JP2024524780A - アンチヒューズ構造、アンチヒューズアレイ及びメモリ - Google Patents

アンチヒューズ構造、アンチヒューズアレイ及びメモリ Download PDF

Info

Publication number
JP2024524780A
JP2024524780A JP2022552391A JP2022552391A JP2024524780A JP 2024524780 A JP2024524780 A JP 2024524780A JP 2022552391 A JP2022552391 A JP 2022552391A JP 2022552391 A JP2022552391 A JP 2022552391A JP 2024524780 A JP2024524780 A JP 2024524780A
Authority
JP
Japan
Prior art keywords
antifuse
gate structure
unit
extension portion
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022552391A
Other languages
English (en)
Inventor
闖明 侯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of JP2024524780A publication Critical patent/JP2024524780A/ja
Pending legal-status Critical Current

Links

Images

Abstract

Figure 2024524780000001
本願実施例に係るアンチヒューズ構造は、第１ユニットと、第２ユニットと、を備え、前記第１ユニットは、第１選択トランジスタ、第１アンチヒューズユニット及び第２アンチヒューズユニットを備え、前記第２ユニットは、第２選択トランジスタ、第３アンチヒューズユニット及び第４アンチヒューズユニットを備え、ここで、前記第１ユニットと前記第２ユニットはアクティブエリアを共有し、前記アクティブエリアの第１側には、互に独立した第１延在部と第２延在部が延在しており、前記アクティブエリアの第２側には、互に独立した第３延在部と第４延在部が延在しており、前記第１側と前記第２側は、互いに対向して設置され、前記第１アンチヒューズユニットは前記第１延在部に設置され、前記第２アンチヒューズユニットは前記第２延在部に設置され、前記第３アンチヒューズユニットは前記第３延在部に設置され、前記第４アンチヒューズユニットは前記第４延在部に設置される。前記アンチヒューズ構造は、アンチヒューズユニットの分布密度を向上させ、小型化の要件を満たすことができる。
【選択図】図１Ａ

Description

［関連出願への相互参照］
本願は、２０２２年０５月２５日に中国特許局に提出された、出願番号が２０２２１０５７７０８４．Ｘであり、発明の名称が「アンチヒューズ構造、アンチヒューズアレイ及びメモリ」である中国特許出願の優先権を主張し、当該中国特許出願の全ての内容が参照として本願に組み込まれている。
本願は、集積回路分野に関し、特に、アンチヒューズ構造、アンチヒューズアレイ及びメモリに関する。
半導体業界では、ヒューズ素子は、その各種用途により、集積回路で広く使用されている。例えば、集積回路には、同じ機能を備えた複数の回路モジュールがバックアップとして設計されており、そのうちの１つの回路モジュールに障害が発生すると、ヒューズ素子により、回路モジュールと集積回路における他の機能回路とのパスを溶断し、故障した回路モジュールの代わりに、同じ機能を備えた別の回路モジュールを使用する。
半導体技術の継続的な発展に伴い、アンチヒューズ（Ａｎｔｉ－ｆｕｓｅ）技術は、多くの発明者やメーカの注目を集めている。アンチヒューズ素子は、絶縁状態から導電状態に変更することにより情報を保存する。アンチヒューズ素子への情報の書き込みは、高電圧の印加による絶縁破壊によって実行される。アンチヒューズメモリセルは、プログラミング前に静電容量特性を持ち、導通チャネルが形成されないが、プログラム破壊が発生すると、セルの両端に導通チャネルが形成され、電流が流れることが可能になり、伝導電流の大きさはプログラミング効果に関連する。
例えば、アンチヒューズ構造は、通常、アンチヒューズセル（ＡＦ ｃｅｌｌ）及び選択トランジスタ（ＸＡＤＤ）を備える。書き込み時には、アンチヒューズユニットに高電圧（約５．５～６Ｖ）を印加し、対応するビット線（ＢＬ）の端を０Ｖにし、選択トランジスタをオンにし、これによって、アンチヒューズユニットの薄いゲート酸化物が高電圧下で破壊され、電気抵抗が大幅に低下し、これにより、書き込みという目的が達成する。
チップのサイズの縮小につれて、メモリアレイの貴重なスペースを節約するために、アンチヒューズアレイの面積も縮小する必要があるが、アンチヒューズ構造の設計規則及び製造可能性要件の制限により、アンチヒューズユニットの数量が変更しないという条件下では、アンチヒューズアレイの面積を減らすことはできないため、チップの小型化の要件を満たすことができない。
本願は、アンチヒューズユニットの数量が変更しないという条件下で、アンチヒューズアレイの面積を減らすことができる、アンチヒューズ構造、アンチヒューズアレイ及びメモリを提供する。
本願はアンチヒューズ構造を提供し、前記アンチヒューズ構造は、第１ユニットと、第２ユニットと、を備え、前記第１ユニットは、第１選択トランジスタ、第１アンチヒューズユニット及び第２アンチヒューズユニットを備え、前記第２ユニットは、第２選択トランジスタ、第３アンチヒューズユニット及び第４アンチヒューズユニットを備え、ここで、前記第１ユニットと前記第２ユニットはアクティブエリアを共有し、前記アクティブエリアの第１側には、互に独立した第１延在部と第２延在部が延在しており、前記アクティブエリアの第２側には、互に独立した第３延在部と第４延在部が延在しており、前記第１側と前記第２側は、互いに対向して設置され、前記第１アンチヒューズユニットは前記第１延在部に設置され、前記第２アンチヒューズユニットは前記第２延在部に設置され、前記第３アンチヒューズユニットは前記第３延在部に設置され、前記第４アンチヒューズユニットは前記第４延在部に設置される。
１つの実施例では、前記アンチヒューズ構造は更に、第１ゲート構造と、第２ゲート構造と、第３ゲート構造と、第４ゲート構造と、第５ゲート構造と、第６ゲート構造と、第１ドープ領域と、第２ドープ領域と、第３ドープ領域と、を備え、前記第１ゲート構造は、前記アクティブエリアの表面に設置され、前記第２ゲート構造は、前記アクティブエリアの表面に設置され且つ前記第１ゲート構造から離間して設置され、前記第３ゲート構造は、前記第１延在部の表面に設置され、前記第４ゲート構造は、前記第２延在部の表面に設置され、前記第５ゲート構造は、前記第３延在部の表面に設置され、前記第６ゲート構造は、前記第４延在部の表面に設置され、前記第１ドープ領域は、前記第１ゲート構造と前記第２ゲート構造との間のアクティブエリア内に設置され、前記第２ドープ領域は、前記第１ゲート構造の前記第２ゲート構造から離れる一方の側のアクティブエリア内、前記第１延在部内及び前記第２延在部内に設置され、前記第３ドープ領域は、前記第２ゲート構造の前記第１ゲート構造から離れる一方の側のアクティブエリア内、前記第３延在部内及び前記第４延在部内に設置され、ここで、前記第１ゲート構造、前記第１ドープ領域及び前記第２ドープ領域は前記第１選択トランジスタを構成し、前記第３ゲート構造及び前記第１延在部内の第２ドープ領域は前記第１アンチヒューズユニットを構成し、前記第４ゲート構造及び前記第２延在部内の第２ドープ領域は前記第２アンチヒューズユニットを構成し、前記第２ゲート構造、前記第１ドープ領域及び前記第３ドープ領域は前記第２選択トランジスタを構成し、前記第５ゲート構造及び前記第３延在部内の第３ドープ領域は前記第３アンチヒューズユニットを構成し、前記第６ゲート構造及び前記第４延在部内の第３ドープ領域は前記第４アンチヒューズユニットを構成する。
１つの実施例では、前記第１側と前記第２側は、第１方向に沿って互いに対向して設置され、前記第１ゲート構造及び前記第２ゲート構造は、前記第１方向に沿って配列される。
１つの実施例では、前記第３ゲート構造及び前記第４ゲート構造は、第２方向に沿って配列され、前記第２方向は、前記第１方向に垂直するか、前記第１方向と鋭角の夾角を持つ。
１つの実施例では、前記第５ゲート構造及び前記第６ゲート構造は、前記第２方向に沿って配列され、前記第２方向は、前記第１方向に垂直するか、前記第１方向と鋭角の夾角を持つ。
１つの実施例では、前記アンチヒューズ構造は更に、ビット線接続構造を備え、前記ビット線接続構造は、前記第１ゲート構造と前記第２ゲート構造との間にある第１ドープ領域に接続され、前記第１ドープ領域は、前記ビット線接続構造を介してビット線に接続されることができる。
１つの実施例では、前記アンチヒューズ構造は更に、第１接続構造と、第２接続構造とを備え、前記第１接続構造は、前記第３ゲート構造に接続され、前記第３ゲート構造は、前記第１接続構造を介して１つのプログラミング線に接続されることができ、前記第１接続構造は、前記第１延在部の前記第２延在部から離れる一方の側に設置され、前記第２接続構造は、前記第４ゲート構造に接続され、前記第４ゲート構造は、前記第２接続構造を介して別のプログラミング線に接続されることができ、前記第４接続構造は、前記第２延在部の前記第１延在部から離れる一方の側に設置される。
１つの実施例では、前記第３ゲート構造は、前記第１延在部に対応して設置された第３メインエリアと、前記第２延在部から離れる方向に向かって突出する第３サブエリアと、を備え、前記第１接続構造は、前記第３サブエリアに接続され、前記第４ゲート構造は、前記第２延在部に対応して設置された第４メインエリアと、前記第１延在部から離れる方向に向かって突出する第４サブエリアと、を備え、前記第２接続構造は、前記第４サブエリアに接続される。
１つの実施例では、前記アンチヒューズ構造は更に、第３接続構造と、第４接続構造と、を備え、前記第３接続構造は、前記第５ゲート構造に接続され、前記第５ゲート構造は、前記第３接続構造を介して１つのプログラミング線に接続されることができ、前記第３接続構造は、前記第３延在部の前記第４延在部から離れる一方の側に設置され、前記第４接続構造は、前記第６ゲート構造に接続され、前記第６ゲート構造は、前記第４接続構造を介して別のプログラミング線に接続されることができ、前記第４接続構造は、前記第４延在部の前記第３延在部から離れる一方の側に設置される。
１つの実施例では、前記第５ゲート構造は、前記第３延在部に対応して設置された第５メインエリアと、前記第４延在部から離れる方向に向かって突出する第５サブエリアと、を備え、前記第３接続構造は、前記第５サブエリアに接続され、前記第６ゲート構造は、前記第４延在部に対応して設置された第６メインエリアと、前記第３延在部から離れる方向に向かって突出する第６サブエリアと、を備え、前記第４接続構造は、前記第６サブエリアに接続される。
１つの実施例では、前記第１選択トランジスタと前記第２選択トランジスタは、第１軸を対称軸として対称して設置され、前記第１アンチヒューズユニットと前記第３アンチヒューズユニットは、前記第１軸を対称軸として対称して設置され、前記第２アンチヒューズユニットと前記第３アンチヒューズユニットは、前記第１軸を対称軸として対称して設置される。
本願実施例は、複数の上記のアンチヒューズ構造を備えるアンチヒューズアレイを更に提供し、複数の前記アンチヒューズ構造は、第１方向及び第２方向に沿ってアレイ状に配列され、前記第１方向は、前記第２方向に垂直するか、前記第２方向と鋭角の夾角を持つ。
１つの実施例では、前記第２方向において、隣接するアンチヒューズ構造の隣接するアンチヒューズユニットは、同一のゲート構造を共有する。
１つの実施例では、前記第２方向に沿って配列されたアンチヒューズ構造の第１選択トランジスタは、同一のゲート構造を共有し、第２選択トランジスタは同一のゲート構造を共有する。
本願実施例は、上記のアンチヒューズアレイを備えるメモリを更に提供する。
１つの実施例では、前記メモリは更に、前記第１方向に沿って配列され且つ前記第２方向に沿って延在する複数のプログラミング線を備え、前記第２方向に沿って配列された一行のアンチヒューズ構造は、４つの前記プログラミング線に対応し、４つの前記プログラミング線は、それぞれ、前記アンチヒューズ構造の前記第１アンチヒューズユニット、前記第２アンチヒューズユニット、前記第３アンチヒューズユニット及び前記第４アンチヒューズユニットに接続される。
１つの実施例では、前記メモリは更に、第２方向に沿って配列され且つ第１方向に沿って延在する複数のビット線を備え、前記第１方向に沿って配列された一列のアンチヒューズ構造は、同一の前記ビット線を共有する。
本願実施例に係るアンチヒューズ構造では、第１ユニットと第２ユニットは同一のアクティブエリアを共有し、これにより、第１ユニットと第２ユニットとが異なるアクティブエリアを使用することによって生じるアクティブエリア間の隙間を排除することができ、アンチヒューズ構造の面積を縮小することができ、また、各ユニットは２つのアンチヒューズユニットを備え、当該２つのアンチヒューズユニットは、それぞれ、独立した延在部に設置されているため、同じ面積でアンチヒューズユニットの数量を２倍にすることができ、つまり、アンチヒューズユニットの設計数が同じである場合、本願のアンチヒューズ構造は、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
本願のいくつかの実施例に係るアンチヒューズ構造の概略図である。 本願のいくつかの実施例に係るアクティブエリアの概略図である。 本願のいくつかの実施例に係るアンチヒューズアレイの概略図である。 本願のいくつかの実施例に係るメモリの概略図である。
以下、図面を参照して、本願に係るアンチヒューズ構造、アンチヒューズアレイ及びメモリの具体的な実施形態について詳細に説明する。
図１Ａは、本願のいくつかの実施例に係るアンチヒューズ構造の概略図であり、図１Ｂは、本願のいくつかの実施例に係るアクティブエリアの概略図であり、図１Ａ及び図１Ｂを参照すると、前記アンチヒューズ構造１０は、第１ユニット１０１及び第２ユニット１０２を備える。
前記第１ユニット１０１は、第１選択トランジスタ、第１アンチヒューズユニット及び第２アンチヒューズユニットを備え、前記第２ユニット１０２は、第２選択トランジスタ、第３アンチヒューズユニット及び第４アンチヒューズユニットを備える。
ここで、前記第１ユニット１０１と前記第２ユニット１０２は、アクティブエリアＡＡを共有し、前記アクティブエリアＡＡの第１側には、互に独立した第１延在部ＡＡ１と第２延在部ＡＡ２が延在しており、前記アクティブエリアＡＡの第２側には、互に独立した第３延在部ＡＡ３と第４延在部ＡＡ４が延在しており、前記第１側と前記第２側は、互いに対向して設置され、前記第１アンチヒューズユニットは前記第１延在部ＡＡ１に設置され、前記第２アンチヒューズユニットは前記第２延在部ＡＡ２に設置され、前記第３アンチヒューズユニットは前記第３延在部ＡＡ３に設置され、前記第４アンチヒューズユニットは前記第４延在部ＡＡ４に設置される。
本願実施例に係るアンチヒューズ構造では、第１ユニット１０１と第２ユニット１０２は同一のアクティブエリアＡＡを共有し、これにより、第１ユニット１０１と第２ユニット１０２とが異なるアクティブエリアＡＡを使用することによって生じるアクティブエリアＡＡ間の隙間を排除することができ、アンチヒューズ構造の面積を縮小することができ、また、各ユニットは２つのアンチヒューズユニットを備え、当該２つのアンチヒューズユニットは、それぞれ、独立した延在部に設置されているため、同じ面積でアンチヒューズユニットの数量を２倍にすることができ、つまり、アンチヒューズユニットの設計数が同じである場合、本願のアンチヒューズ構造は、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
引き続き図１Ａ及び図１Ｂを参照すると、以下、前記第１選択トランジスタ、第１アンチヒューズユニット、第２アンチヒューズユニット、第２選択トランジスタ、第３アンチヒューズユニット及び第４アンチヒューズユニットの構造について具体的に説明する。
前記アクティブエリアＡＡの第１側には、互に独立した第１延在部ＡＡ１と第２延在部ＡＡ２が延在しており、前記アクティブエリアＡＡの第２側には、互に独立した第３延在部ＡＡ３と第４延在部ＡＡ４が延在している。前記第１側と前記第２側は、第１方向（図のＹ方向）に沿って互いに対向して設置され、例えば、本実施例では、前記第１側は、前記アクティブエリアＡＡの上端であり、前記第２側は、前記アクティブエリアＡＡの下端である。
前記アンチヒューズ構造は第１ゲート構造Ｇ１を備える。前記第１ゲート構造Ｇ１は前記アクティブエリアＡＡの表面に設置される。いくつかの実施例では、前記第１ゲート構造Ｇ１は第２方向に沿って延在する。本実施例では、前記第２方向は、水平方向Ｘ方向である。
いくつかの実施例では、前記アンチヒューズ構造は更に、第１ワード線接続構造Ｔ１を備え、前記第１ゲート構造Ｇ１は、前記第１ワード線接続構造Ｔ１を介して周辺制御回路に電気接続され、つまり、前記第１ワード線接続構造Ｔ１は、前記第１ゲート構造Ｇ１と周辺制御回路との間の電気接続を実現するための導電プラグとして機能する。
前記アンチヒューズ構造は更に、第２ゲート構造Ｇ２を備える。前記第２ゲート構造Ｇ２は、前記アクティブエリアＡＡの表面に設置され且つ前記第１ゲート構造Ｇ１から離間して設置される。いくつかの実施例では、前記第１ゲート構造Ｇ１と前記第２ゲート構造Ｇ２は、第１ユニット１０１と第２ユニット１０２の個別制御を実現するために、異なるワード線に接続される。
本実施例では、前記第１ゲート構造Ｇ１及び前記第２ゲート構造Ｇ２は第２方向に沿って延在し、前記第２ゲート構造Ｇ２と前記第１ゲート構造Ｇ１は、第１方向に沿って互いに離間して設置され、前記第１方向は、前記第２方向に垂直するか、前記第２方向と鋭角の夾角を持つ。具体的には、本実施例では、前記第１方向は前記第２方向に垂直し、例えば、前記第２方向は、水平方向Ｘ方向であり、前記第１方向は、垂直方向Ｙ方向である。別のいくつかの実施例では、前記第１方向は、前記第２方向と鋭角の夾角を持ち、例えば、前記第２方向は水平方向Ｘ方向であり、前記第１方向は、水平方向と鋭角を形成する方向である。
いくつかの実施例では、前記アンチヒューズ構造は更に、第２ワード線接続構造Ｔ２を備え、前記第２ゲート構造Ｇ２は、前記第２ワード線接続構造Ｔ２を介して周辺制御回路に電気接続され、つまり、前記第２ワード線接続構造Ｔ２は、前記第２ゲート構造Ｇ２と周辺制御回路との間の電気接続を実現するための導電プラグとして機能する。
前記アンチヒューズ構造は更に、第３ゲート構造Ｇ３を備え、前記第３ゲート構造Ｇ３は、前記第１延在部ＡＡ１の表面に設置され、プログラミング線に接続され得る。いくつかの実施例では、前記第３ゲート構造Ｇ３は、第２方向に沿って延在し、つまり、前記第３ゲート構造Ｇ３と前記第１ゲート構造Ｇ１の延在方向は同じである。前記第１方向において、前記第３ゲート構造Ｇ３は、前記第１ゲート構造Ｇ１から離間して設置され、前記第３ゲート構造Ｇ３は、前記第１ゲート構造Ｇ１の前記第２ゲート構造Ｇ２から離れる一方の側に設置される。前記第３ゲート構造Ｇ３は、前記第１延在部ＡＡ１の表面にのみ設置され、第２延在部ＡＡ２の表面には設置されていない。
本実施例では、前記アンチヒューズ構造は更に、第１接続構造Ｔ３を備える。前記第１接続構造Ｔ３は、前記第３ゲート構造Ｇ３に接続され、前記第３ゲート構造Ｇ３は、前記第１接続構造Ｔ３を介して、その上層に位置するプログラミング線に接続され得る。つまり、前記第１接続構造Ｔ３は、前記第３ゲート構造Ｇ３とその上層に位置するプログラミング線との間の電気接続を実現するための導電プラグとして機能する。
本実施例では、前記第１接続構造Ｔ３は、前記第１延在部ＡＡ１の前記第２延在部ＡＡ２から離れる一方の側に設置される。具体的には、前記第３ゲート構造Ｇ３は、前記第１延在部ＡＡ１に対応して設置された第３メインエリアＧ３１と、前記第２延在部ＡＡ２から離れる方向に向かって突出する第３サブエリアＧ３２と、を備え、つまり、前記第３メインエリアＧ３１と前記第１延在部ＡＡ１は、互いに対向して設置され、前記第３サブエリアＧ３２と前記第１延在部ＡＡ１とは、交錯して設置され、前記第１接続構造Ｔ３は、前記第２延在部ＡＡ２から離れた前記第３サブエリアＧ３２に接続される。
前記アンチヒューズ構造は更に、第４ゲート構造Ｇ４を備える。前記第４ゲート構造Ｇ４は、前記第２延在部ＡＡ２表面に設置され、プログラミング線に接続され得る。いくつかの実施例では、前記第４ゲート構造Ｇ４は、第２方向に沿って延在し、つまり、前記第４ゲート構造Ｇ４の延在方向と前記第１ゲート構造Ｇ１の延在方向は同じである。前記第１方向において、前記第４ゲート構造Ｇ４は、前記第１ゲート構造Ｇ１から離間して設置され、前記第４ゲート構造Ｇ４は、前記第１ゲート構造Ｇ１１の前記第２ゲート構造Ｇ２から離れる一方の側に設置され、第２方向において、前記第４ゲート構造Ｇ４は、前記第３ゲート構造Ｇ３から離間して設置され、前記第４ゲート構造Ｇ４は、前記第２延在部ＡＡ２の表面にのみ設置され、第１延在部ＡＡ１の表面には設置されていない。理解できることとして、いくつかの実施例では、第２方向に沿った前記第３ゲート構造Ｇ３と前記第４ゲート構造Ｇ４の長さは両方とも、第２方向に沿った前記第１ゲート構造Ｇ１の長さより短い。
本実施例では、前記アンチヒューズ構造は更に、第２接続構造Ｔ４を備える。前記第２接続構造Ｔ４は、前記第４ゲート構造Ｇ４に接続され、前記第４ゲート構造Ｇ４は、前記第２接続構造Ｔ４を介して、その上層に位置するプログラミング線に接続され得る。つまり、前記第２接続構造Ｔ４は、前記第４ゲート構造Ｇ４とその上層に位置するプログラミング線との間の電気接続を実現するための導電プラグとして機能する。いくつかの実施例では、前記第３ゲート構造Ｇ３と前記第４ゲート構造Ｇ４は、第１アンチヒューズユニットと第２アンチヒューズユニットの個別制御を実現するために、異なるプログラミング線に接続される。
本実施例では、前記第２接続構造Ｔ４は、前記第２延在部ＡＡ２の前記第１延在部ＡＡ１から離れる一方の側に設置される。具体的には、前記第４ゲート構造Ｇ４は、前記第２延在部ＡＡ２に対応して設置された第４メインエリアＧ４１と、前記第１延在部ＡＡ１から離れる方向に向かって突出する第４サブエリアＧ４２と、を備え、つまり、前記第４メインエリアＧ４１と前記第２延在部ＡＡ２は、互いに対向して設置され、前記第４サブエリアＧ４２と前記第２延在部ＡＡ２とは、交錯して設置され、前記第２接続構造Ｔ４は、前記第１延在部ＡＡ１から離れた前記第４サブエリアＧ４２に接続される。
前記アンチヒューズ構造は更に、第５ゲート構造Ｇ５を備える。前記第５ゲート構造Ｇ５は、前記第３延在部ＡＡ３の表面に設置され、プログラミング線に設置され得る。いくつかの実施例では、前記第５ゲート構造Ｇ５は、第２方向に沿って延在し、つまり、前記第５ゲート構造Ｇ５の延在方向と前記第２ゲート構造Ｇ２の延在方向は同じである。前記第１方向において、前記第５ゲート構造Ｇ５は、前記第２ゲート構造Ｇ２から離間して設置され、前記第５ゲート構造Ｇ５は、前記第２ゲート構造Ｇ２の前記第１ゲート構造Ｇ１から離れる一方の側に設置される。前記第５ゲート構造Ｇ５は、前記第３延在部ＡＡ３の表面にのみ設置され、第４延在部ＡＡ４の表面には設置されてない。
本実施例では、前記アンチヒューズ構造は更に、第３接続構造Ｔ５を備える。前記第３接続構造Ｔ５は、前記第５ゲート構造Ｇ５に接続され、前記第５ゲート構造Ｇ５は、前記第３接続構造Ｔ５を介して、その上層に位置するプログラミング線に接続され得る。つまり、前記第３接続構造Ｔ５は、前記第５ゲート構造Ｇ５とその上層に位置するプログラミング線との間の電気接続を実現するための導電プラグとして機能する。
本実施例では、前記第３接続構造Ｔ５は、前記第３延在部ＡＡ３の前記第４延在部ＡＡ４から離れる一方の側に設置される。具体的には、前記第５ゲート構造Ｇ５は、前記第３延在部ＡＡ３に対応して設置された第５メインエリアＧ５１と、前記第４延在部ＡＡ４から離れる方向に向かって突出する第５サブエリアＧ５２と、を備える。つまり、前記第５メインエリアＧ５１と前記第３延在部ＡＡ３は、互いに対向して設置され、前記第５サブエリアＧ５２と前記第３延在部ＡＡ３とは、交錯して設置され、前記第３接続構造Ｔ５は、前記第３延在部ＡＡ３から離れた前記第５サブエリアＧ５２に接続される。
前記アンチヒューズ構造は更に、第６ゲート構造Ｇ６を備える。前記第６ゲート構造Ｇ６は、前記第４延在部ＡＡ４の表面に設置され、プログラミング線に設置され得る。いくつかの実施例では、前記第６ゲート構造Ｇ６は、第２方向に沿って延在し、つまり、前記第６ゲート構造Ｇ６の延在方向と前記第２ゲート構造Ｇ２の延在方向は同じである。前記第１方向において、前記第６ゲート構造Ｇ６は、前記第２ゲート構造Ｇ２から離間して設置され、前記第６ゲート構造Ｇ６は、前記第２ゲート構造Ｇ２の前記第１ゲート構造Ｇ１から離れる一方の側に設置され、第２方向において、前記第６ゲート構造Ｇ６は、前記第５ゲート構造Ｇ５から離間して設置され、前記第６ゲート構造Ｇ６は、前記第４延在部ＡＡ４の表面にのみ設置され、第３延在部ＡＡ３の表面には設置されていない。理解できることとして、いくつかの実施例では、第２方向に沿った前記第５ゲート構造Ｇ５と前記第６ゲート構造Ｇ６の長さは両方とも、第２方向に沿った前記第２ゲート構造Ｇ２の長さより短い。
本実施例では、前記アンチヒューズ構造は更に、第４接続構造Ｔ６を備える。前記第４接続構造Ｔ６は、前記第６ゲート構造Ｇ６に接続され、前記第６ゲート構造Ｇ６は、前記第４接続構造Ｔ６を介して、その上層に位置するプログラミング線に接続され得る。つまり、前記第４接続構造Ｔ６は、前記第６ゲート構造Ｇ６とその上層に位置するプログラミング線との間の電気接続を実現するための導電プラグとして機能する。いくつかの実施例では、前記第５ゲート構造Ｇ５と前記第６ゲート構造Ｇ６は、第３アンチヒューズユニットと第４アンチヒューズユニットの個別制御を実現するために、異なるプログラミング線に接続される。
本実施例では、前記第４接続構造Ｔ６は、前記第４延在部ＡＡ４の前記第３延在部ＡＡ３から離れる一方の側に設置される。具体的には、前記第６ゲート構造Ｇ６は、前記第４延在部ＡＡ４に対応して設置された第６メインエリアＧ６１と、前記第３延在部ＡＡ３から離れる方向に向かって突出する第６サブエリアＧ６２と、を備え、つまり、前記第６メインエリアＧ６１と前記第４延在部ＡＡ４は、互いに対向して設置され、前記第６サブエリアＧ６２と前記第４延在部ＡＡ４とは、交錯して設置され、前記第４接続構造Ｔ６は、前記第６サブエリアＧ６２に接続される。
前記アンチヒューズ構造は更に、第１ドープ領域Ｄ１を備える。前記第１ドープ領域Ｄ１は、前記第１ゲート構造Ｇ１と前記第２ゲート構造Ｇ２との間のアクティブエリアＡＡ内に設置される。本実施例では、前記アクティブエリアＡＡがＰ型ウェル領域である場合、前記第１ドープ領域Ｄ１はＮ型ドープ領域である。他の実施例では、前記アクティブエリアＡＡがＮ型ウェル領域である場合、前記第１ドープ領域Ｄ１はＰ型ドープ領域である。
前記アンチヒューズ構造は更に、ビット線接続構造ＢＬＣを備える。前記ビット線接続構造ＢＬＣは、前記第１ゲート構造Ｇ１と前記第２ゲート構造との間にある第１ドープ領域Ｄ１に接続され、前記第１ドープ領域Ｄ１は、前記ビット線接続構造ＢＬＣを介してビット線に接続され得る。つまり、前記ビット線接続構造ＢＬＣは、前記第１ドープ領域Ｄ１とビット線とを接続するための導電プラグとして機能し、前記ビット線と前記第１ドープ領域Ｄ１との間の電気接続を実現する。
前記アンチヒューズ構造は更に、第２ドープ領域Ｄ２を備える。前記第２ドープ領域Ｄ２は、前記第１ゲート構造Ｇ１の前記第２ゲート構造Ｇ２から離れる一方の側のアクティブエリアＡＡ内、前記第１延在部ＡＡ１内、及び前記第２延在部ＡＡ２内に設置される。本実施例では、前記第２ドープ領域Ｄ２のドープタイプは、前記第１ドープ領域Ｄ１のドープタイプと同じであり、前記アクティブエリアＡＡのドープタイプと反対であり、前記アクティブエリアＡＡがＰ型ウェル領域である場合、前記第２ドープ領域Ｄ２はＮ型ドープ領域である。他の実施例では、前記アクティブエリアＡＡがＮ型ウェル領域である場合、前記第２ドープ領域Ｄ２はＰ型ドープ領域である。
前記アンチヒューズ構造は更に、第３ドープ領域Ｄ３を備える。前記第３ドープ領域Ｄ３は、前記第２ゲート構造Ｇ２の前記第１ゲート構造Ｇ１から離れる一方の側のアクティブエリアＡＡ内、第３延在部ＡＡ３内、及び第４延在部ＡＡ４内に設置される。本実施例では、前記第３ドープ領域Ｄ３のドープタイプは、前記第１ドープ領域Ｄ１のドープタイプと同じであり、前記アクティブエリアＡＡのドープタイプと反対であり、前記アクティブエリアＡＡがＰ型ウェル領域である場合、前記第３ドープ領域Ｄ３はＮ型ドープ領域である。他の実施例では、前記アクティブエリアＡＡがＮ型ウェル領域である場合、前記第３ドープ領域Ｄ３はＰ型ドープ領域である。
ここで、前記第１ゲート構造Ｇ１及びその下部に位置するアクティブエリアＡＡ及び前記第１ドープ領域Ｄ１、及び前記第２ドープ領域Ｄ２は、前記第１選択トランジスタを構成する。前記第２ドープ領域Ｄ２は前記第１延在部ＡＡ１内に位置し、前記第３ゲート構造Ｇ３及びその下部に位置する第２ドープ領域Ｄ２は、第１アンチヒューズユニットを構成する。前記第２ドープ領域Ｄ２はまた、前記第２延在部ＡＡ２内に位置し、前記第４ゲート構造Ｇ４及びその下部の第２ドープ領域Ｄ２は、第２アンチヒューズユニットを構成する。
本実施例では、前記第３ゲート構造Ｇ３の第３メインエリアＧ３１は有効領域として使用され、前記第３メインエリアＧ３１及び前記第２ドープ領域Ｄ２は前記第１アンチヒューズユニットを構成し、前記第４ゲート構造Ｇ４の第４メインエリアＧ４１は有効領域として使用され、前記第４メインエリアＧ４１及び前記第２ドープ領域Ｄ２は前記第２アンチヒューズユニットを構成する。
前記第２ゲート構造Ｇ２及びその下部のアクティブエリアＡＡ及び前記第１ドープ領域Ｄ１、及び第３ドープ領域Ｄ３は、第２選択トランジスタを構成する。前記第３ドープ領域Ｄ３は前記第３延在部ＡＡ３内に位置し、前記第５ゲート構造Ｇ５及びその下部に位置する第３ドープ領域Ｄ３は第３アンチヒューズユニットを構成する。前記第３ドープ領域Ｄ３はまた、前記第４延在部ＡＡ４内に位置し、前記第６ゲート構造Ｇ６及びその下部に位置する第３ドープ領域Ｄ３は第４アンチヒューズユニットを構成する。
本実施例では、前記第５ゲート構造Ｇ５の第５メインエリアＧ５１は有効領域として使用され、前記第５メインエリアＧ５１及び前記第３ドープ領域Ｄ３は前記第３アンチヒューズユニットを構成し、前記第６ゲート構造Ｇ６の第６メインエリアＧ６１は有効領域として使用され、前記第６メインエリアＧ６１及び前記第３ドープ領域Ｄ３は前記第３アンチヒューズユニットを構成する。
本実施例では、前記第１選択トランジスタと前記第２選択トランジスタは、第１軸Ｏを対称軸として対称して設置され、前記第１アンチヒューズユニットと前記第３アンチヒューズユニットは、前記第１軸Ｏを対称軸として対称して設置され、前記第２アンチヒューズユニットと前記第４アンチヒューズユニットは、前記第１軸Ｏを対称軸として対称して設置され、これにより、アンチヒューズ構造のレイアウト設計の簡略化に有益であり、使用率を向上させる。
理解できることとして、本願実施例では、前記第１ゲート構造Ｇ１、第２ゲート構造Ｇ２、第３ゲート構造Ｇ３、第４ゲート構造Ｇ４、第５ゲート構造Ｇ５及び第６ゲート構造Ｇ６は全て、ゲート（未図示）、及びゲートとアクティブエリアＡＡとの間に位置するゲート誘電体層（未図示）を含み、これによって、ゲート構造の基本機能を実現する。ここで、前記ゲートの材料はポリシリコン（ｐｏｌｙ）であってもよく、前記ゲート誘電体層の材料は、酸化ケイ素、高Ｋ誘電体材料等であってもよい。
本願のいくつかの実施例に係るアンチヒューズ構造では、第１ユニット１０１と第２ユニット１０２は同一のアクティブエリアＡＡを共有し、これにより、第１ユニット１０１と第２ユニット１０２とが異なるアクティブエリアＡＡを使用することによって生じるアクティブエリアＡＡ間の隙間を排除することができ、アンチヒューズ構造の面積を縮小することができ、また、各ユニットは２つのアンチヒューズユニットを備え、当該２つのアンチヒューズユニットは、それぞれ、独立した延在部に設置されているため、同じ面積でアンチヒューズユニットの数量を２倍にすることができ、つまり、アンチヒューズユニットの設計数が同じである場合、本願のアンチヒューズ構造は、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
本願のいくつかの実施例は、アンチヒューズアレイを更に提供し、図２を参照すると、図２は、アンチヒューズアレイの概略図であり、前記アンチヒューズアレイは、複数の上記のアンチヒューズ構造を含む。複数の前記アンチヒューズ構造は、第１方向及び第２方向に沿ってアレイ状に配列され、前記第１方向は、前記第２方向に垂直するか、前記第２方向と鋭角の夾角を持つ。本実施例では、前記第１方向は、垂直方向Ｙ方向であり、前記第２方向は、水平方向Ｘ方向である。図２は、６つのアンチヒューズ構造を概略的に示し、前記６つのアンチヒューズ構造は、それぞれ、アンチヒューズ構造２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ及び２０Ｆであり、ここで、３つのアンチヒューズ構造は、第２方向に沿って１つのグループとして配列されて一行を形成し、異なる行のアンチヒューズユニットは、第１方向に沿って配列されて一列を形成する。例えば、アンチヒューズ構造２０Ａ、２０Ｂ及び２０Ｃは、第２方向に沿って配列されて第１行を形成し、アンチヒューズ構造２０Ｄ、２０Ｅ及び２０Ｆは第２方向に沿って配列されて第２行を形成し、アンチヒューズ構造２０Ａ及び２０Ｄは、第１方向に沿って配列されて第１列を形成し、アンチヒューズ構造２０Ｂ及び２０Ｅは、第１方向に沿って配列されて第２列を形成し、アンチヒューズ構造２０Ｃ及び２０Ｆは、第１方向に沿って配列されて第３列を形成する。
本願実施例に係るアンチヒューズアレイでは、アンチヒューズ構造の第１ユニット１０１（図１Ａを参照）と第２ユニット１０２（図１Ａを参照）は同一のアクティブエリアＡＡを共有し、これにより、第１ユニット１０１と第２ユニット１０２とが異なるアクティブエリアＡＡ（図１Ａ及び図１Ｂを参照）を使用することによって生じるアクティブエリアＡＡ間の隙間を排除することができ、アンチヒューズ構造の面積を縮小することができ、また、各ユニットは２つのアンチヒューズユニットを備え、当該２つのアンチヒューズユニットは、それぞれ、独立した延在部に設置されているため、同じ面積でアンチヒューズユニットの数量を２倍にすることができ、つまり、アンチヒューズユニットの設計数が同じである場合、本願のアンチヒューズアレイは、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
本実施例では、前記第２方向（即ち、水平方向Ｘ方向）において、隣接するアンチヒューズ構造の隣接するアンチヒューズユニットは、同一のゲート構造を共有し（少なくとも、同一のゲート構造のゲートを共有する）、このようにして、２つのゲート構造を使用するときに必ず存在する隙間を無くし、隣接するアンチヒューズ構造間の距離を短縮させ、アンチヒューズアレイの占有空間を更に減少させる。
例えば、図２を参照すると、前記第２方向（即ち、水平方向Ｘ方向）において、アンチヒューズ構造２０Ａは、アンチヒューズ構造２０Ｂに隣接し、アンチヒューズ構造２０Ａの第２アンチヒューズユニットは、アンチヒューズ構造２０Ｂの第１アンチヒューズユニットに隣接し、アンチヒューズ構造２０Ａの第４アンチヒューズユニットは、アンチヒューズ構造２０Ｂの第３アンチヒューズユニットに隣接しており、アンチヒューズ構造２０Ａの第２アンチヒューズユニットとアンチヒューズ構造２０Ｂの第１アンチヒューズユニットは同一のゲート構造２１を共有し、つまり、前記ゲート構造２１は、前記アンチヒューズ構造２０Ａの第２延在部ＡＡ２（図１Ａを参照）の上方から前記アンチヒューズ構造２０Ｂの第１延在部ＡＡ１（図１Ａを参照）の上方まで延在し、アンチヒューズ構造２０Ａの第４アンチヒューズユニットとアンチヒューズ構造２０Ｂの第３アンチヒューズユニットは同一のゲート構造２２を共有し、つまり、前記ゲート構造２２は、前記アンチヒューズ構造２０Ａの第４延在部ＡＡ４（図１Ａを参照）の上方から前記アンチヒューズ構造２０Ｂの第３延在部ＡＡ３（図１Ａを参照）の上方まで延在する。
別の例として、図２を参照すると、前記第２方向（即ち、水平方向Ｘ方向）において、アンチヒューズ構造２０Ｂは、アンチヒューズ構造２０Ｃに隣接し、アンチヒューズ構造２０Ｂの第２アンチヒューズユニットは、アンチヒューズ構造２０Ｃの第１アンチヒューズユニットに隣接し、アンチヒューズ構造２０Ｂの第４アンチヒューズユニットは、アンチヒューズ構造２０Ｃの第３アンチヒューズユニットに隣接しており、アンチヒューズ構造２０Ｂの第２アンチヒューズユニットとアンチヒューズ構造２０Ｃの第１アンチヒューズユニットは同一のゲート構造２３を共有し、つまり、前記ゲート構造２３は、前記アンチヒューズ構造２０Ｂの第２延在部ＡＡ２（図１Ａを参照）の上方から前記アンチヒューズ構造２０Ｃの第１延在部ＡＡ１（図１Ａを参照）の上方まで延在し、アンチヒューズ構造２０Ｂの第４アンチヒューズユニットとアンチヒューズ構造２０Ｃの第３アンチヒューズユニットは同一のゲート構造２４を共有し、つまり、前記ゲート構造２４は、前記アンチヒューズ構造２０Ｂの第４延在部ＡＡ４（図１Ａを参照）の上方から前記アンチヒューズ構造２０Ｃの第３延在部ＡＡ３（図１Ａを参照）の上方まで延在する。
本実施例では、前記アンチヒューズ構造２０Ａの第２アンチヒューズユニットとアンチヒューズ構造２０Ｂの第１アンチヒューズユニットは同一のゲート構造２１を共有するため、１つだけの接続構造を設置することで、前記ゲート構造とそれに対応するプログラミング線とを電気接続することができ、これによって、接続構造の数量を減少させることができる。同様に、１つだけの接続構造を設置することで、前記ゲート構造２２とそれに対応するプログラミング線とを電気接続し、前記ゲート構造２３とそれに対応するプログラミング線とを電気接続し、前記ゲート構造２４とそれに対応するプログラミング線とを電気接続してもよい。
本実施例では、前記第２方向に沿って配列されたアンチヒューズ構造の第１選択トランジスタは、同一のゲート構造を共有し、第２選択トランジスタは同一のゲート構造を共有し、このようにして、２つのゲート構造を使用するときに必ず存在する隙間を無くし、隣接するアンチヒューズ構造間の距離を短縮させ、アンチヒューズアレイの占有空間を更に減少させる。
例えば、図２を参照すると、第１行のアンチヒューズ構造２０Ａ、２０Ｂ、２０Ｃの第１選択トランジスタは、同一のゲート構造２５を共有し（少なくとも、同一のゲート構造２５のゲートを共有する）、第２選択トランジスタは同一のゲート構造２６を共有し（少なくとも、同一のゲート構造２６のゲートを共有する）、第２行のアンチヒューズ構造２０Ｄ、２０Ｅ、２０Ｆの第１選択トランジスタは、同一のゲート構造２７を共有し（少なくとも、同一のゲート構造２７のゲートを共有する）、第２選択トランジスタは同一のゲート構造２８を共有する（少なくとも、同一のゲート構造２８のゲートを共有する）。理解できることとして、前記ゲート構造２５、２６、２７、２８のゲートは全て、ワード線であり（即ち、ワード線の一部が選択トランジスタのゲートとして使用される）、ワード線は周辺制御回路の制御を受け、これによって、前記第１選択トランジスタ及び第２選択トランジスタをオン又はオフにする。
本実施例では、前記第２方向に沿って配列されたアンチヒューズ構造の第１選択トランジスタは同一のゲート構造を共有するため、１つだけのワード線接続構造を設置することで、前記ゲート構造と周辺制御回路とを対応して接続することができ、同様に、前記第２方向に沿って配列されたアンチヒューズ構造の第２選択トランジスタは同一のゲート構造を共有するため、１つだけのワード線接続構造を設置することで前記ゲート構造と周辺制御回路とを対応して接続することができる。
本願実施例はメモリを更に提供し、図３を参照すると、図３は、本開示のいくつかの実施例に係るメモリの概略的な構造図である。前記メモリは、上記のアンチヒューズアレイを備える。
前記メモリは更に、前記第１方向（図におけるＹ方向）及び前記第２方向（図におけるＸ方向）に沿って延在する複数のプログラミング線を備える。ここで、前記第２方向に沿って配列された一行のアンチヒューズ構造は、４つの前記プログラミング線に対応し、４つの前記プログラミング線は、それぞれ、前記アンチヒューズ構造の前記第１アンチヒューズユニット、前記第２アンチヒューズユニット、前記第３アンチヒューズユニット、及び前記第４アンチヒューズユニット接続に接続される。留意すべきこととして、同一のアンチヒューズ構造の第１アンチヒューズユニット、第２アンチヒューズユニット、第３アンチヒューズユニット及び第４アンチヒューズユニットは、それぞれ、異なるプログラミング線に接続され、これによって、個別制御を実現する。図３では、本願実施例に係るメモリの構造を明確に示すために、前記プログラミング線が点線で描かれている。理解できることとして、前記プログラミング線と前記アンチヒューズ構造は、異なる構造層に設けられてもよい。
例えば、前記第２方向（図におけるＸ方向）に沿って配列された一行のアンチヒューズ構造は、アンチヒューズ構造３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ及び３０Ｆを備える。この行のアンチヒューズ構造は、４つの前記プログラミング線に対応し、前記４つの前記プログラミング線は、それぞれ、プログラミング線３１Ａ、プログラミング線３１Ｂ、プログラミング線３１Ｃ及びプログラミング線３１Ｄである。
前記プログラミング線３０Ａは、接続構造３２Ａを介してアンチヒューズ構造３０Ａの第１アンチヒューズユニットに接続され、接続構造３２Ｂを介してアンチヒューズ構造３０Ｂの第２アンチヒューズユニット及びアンチヒューズ構造３０Ｃの第１アンチヒューズユニットに接続され、接続構造３２Ｃを介してアンチヒューズ構造３０Ｄの第２アンチヒューズユニット及びアンチヒューズ構造３０Ｅの第１アンチヒューズユニットに接続され、接続構造３２Ｄを介してアンチヒューズ構造３０Ｆの第２アンチヒューズユニットに接続される。
前記プログラミング線３０Ｂは、接続構造３２Ｅを介してアンチヒューズ構造３０Ａの第２アンチヒューズユニット及びアンチヒューズユニット３０Ｂの第１アンチヒューズユニットに接続され、接続構造３２Ｆを介してアンチヒューズ構造３０Ｃの第２アンチヒューズユニット及びアンチヒューズ構造３０Ｄの第１アンチヒューズユニットに接続され、接続構造３２Ｇを介してアンチヒューズ構造３０Ｅの第２アンチヒューズユニット及びアンチヒューズ構造３０Ｆの第１アンチヒューズユニットに接続される。
前記プログラミング線３０Ｃは、接続構造３２Ｈを介してアンチヒューズ構造３０Ａの第４アンチヒューズユニット及びアンチヒューズユニット３０Ｂの第３アンチヒューズユニットに接続され、接続構造３２Ｉを介してアンチヒューズ構造３０Ｃの第４アンチヒューズユニット及びアンチヒューズ構造３０Ｄの第３アンチヒューズユニットに接続され、接続構造３２Ｊを介してアンチヒューズ構造３０Ｅの第４アンチヒューズユニット及びアンチヒューズ構造３０Ｆの第３アンチヒューズユニットに接続される。
前記プログラミング線３０Ｄは、接続構造３２Ｋを介してアンチヒューズ構造３０Ａの第３アンチヒューズユニットに接続され、接続構造３２Ｌを介してアンチヒューズ構造３０Ｂの第４アンチヒューズユニット及びアンチヒューズ構造３０Ｃの第３アンチヒューズユニットに接続され、接続構造３２Ｍを介してアンチヒューズ構造３０Ｄの第４アンチヒューズユニット及びアンチヒューズ構造３０Ｅの第３アンチヒューズユニットに接続され、接続構造３２Ｎを介してアンチヒューズ構造３０Ｆの第４アンチヒューズユニットに接続される。
本実施例では、前記メモリは更に、第２方向に沿って配列され且つ第１方向に沿って延在する複数のビット線を備え、前記第１方向に沿って配列された一列のアンチヒューズ構造は、同一の前記ビット線を共有する。前記ビット線は、ビット線接続構造ＢＬＣを介して前記アンチヒューズ構造に接続される。
具体的には、図３に示すように、前記メモリは、第２方向（図におけるＸ方向）に沿って配列され且つ第１方向（図におけるＹ方向）に沿って延在する複数のビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、ＢＬ５及びＢＬ６を備える。同一列のアンチヒューズ構造は同一のビット線を共有し、例えば、第１方向に沿って配列されたアンチヒューズ構造３０Ａ及び３０Ｇが一列を構成する場合、アンチヒューズ構造３０Ａ及び３０Ｇは同一のビット線ＢＬ１を共有する。前記ビット線ＢＬ１は、それぞれ、ビット線接続構造ＢＬＣを介して前記アンチヒューズ構造３０Ａ及び３０Ｇに電気接続される。図３では、本願実施例に係るメモリの構造を明確に示すために、前記ビット線が点線で描かれている。理解できることとして、前記ビット線と前記アンチヒューズ構造は、異なる構造層に設けられてもよく、前記ビット線と前記プログラミング線も、異なる構造層に設けられてもよい。本願実施例に係るメモリでは、アンチヒューズユニットの設計数が同じである場合、アンチヒューズアレイは、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
以上に述べたのは、本願の好ましい実施例に過ぎず、当業者であれば、本発明の原理から逸脱することなく、いくつかの改良又は修正を加えることができ、これらの改良及び修正も本願の保護範囲に含まれると見なすべきであることに留意されたい。
［関連出願への相互参照］
本願は、２０２２年０５月２５日に中国特許局に提出された、出願番号が２０２２１０５７７０８４．Ｘであり、発明の名称が「アンチヒューズ構造、アンチヒューズアレイ及びメモリ」である中国特許出願の優先権を主張し、当該中国特許出願の全ての内容が参照として本願に組み込まれている。
本願は、集積回路分野に関し、特に、アンチヒューズ構造、アンチヒューズアレイ及びメモリに関する。
半導体業界では、ヒューズ素子は、その各種用途により、集積回路で広く使用されている。例えば、集積回路には、同じ機能を備えた複数の回路モジュールがバックアップとして設計されており、そのうちの１つの回路モジュールに障害が発生すると、ヒューズ素子により、回路モジュールと集積回路における他の機能回路とのパスを溶断し、故障した回路モジュールの代わりに、同じ機能を備えた別の回路モジュールを使用する。
半導体技術の継続的な発展に伴い、アンチヒューズ（Ａｎｔｉ－ｆｕｓｅ）技術は、多くの発明者やメーカの注目を集めている。アンチヒューズ素子は、絶縁状態から導電状態に変更することにより情報を保存する。アンチヒューズ素子への情報の書き込みは、高電圧の印加による絶縁破壊によって実行される。アンチヒューズメモリセルは、プログラミング前に静電容量特性を持ち、導通チャネルが形成されないが、プログラム破壊が発生すると、セルの両端に導通チャネルが形成され、電流が流れることが可能になり、伝導電流の大きさはプログラミング効果に関連する。
例えば、アンチヒューズ構造は、通常、アンチヒューズセル（ＡＦ ｃｅｌｌ）及び選択トランジスタ（ＸＡＤＤ）を備える。書き込み時には、アンチヒューズユニットに高電圧（約５．５～６Ｖ）を印加し、対応するビット線（ＢＬ）の端を０Ｖにし、選択トランジスタをオンにし、これによって、アンチヒューズユニットの薄いゲート酸化物が高電圧下で破壊され、電気抵抗が大幅に低下し、これにより、書き込みという目的が達成する。
チップのサイズの縮小につれて、メモリアレイの貴重なスペースを節約するために、アンチヒューズアレイの面積も縮小する必要があるが、アンチヒューズ構造の設計規則及び製造可能性要件の制限により、アンチヒューズユニットの数量が変更しないという条件下では、アンチヒューズアレイの面積を減らすことはできないため、チップの小型化の要件を満たすことができない。
本願は、アンチヒューズユニットの数量が変更しないという条件下で、アンチヒューズアレイの面積を減らすことができる、アンチヒューズ構造、アンチヒューズアレイ及びメモリを提供する。
本願はアンチヒューズ構造を提供し、前記アンチヒューズ構造は、第１ユニットと、第２ユニットと、を備え、前記第１ユニットは、第１選択トランジスタ、第１アンチヒューズユニット及び第２アンチヒューズユニットを備え、前記第２ユニットは、第２選択トランジスタ、第３アンチヒューズユニット及び第４アンチヒューズユニットを備え、ここで、前記第１ユニットと前記第２ユニットはアクティブエリアを共有し、前記アクティブエリアの第１側には、互に独立した第１延在部と第２延在部が延在しており、前記アクティブエリアの第２側には、互に独立した第３延在部と第４延在部が延在しており、前記第１側と前記第２側は、互いに対向して設置され、前記第１アンチヒューズユニットは前記第１延在部に設置され、前記第２アンチヒューズユニットは前記第２延在部に設置され、前記第３アンチヒューズユニットは前記第３延在部に設置され、前記第４アンチヒューズユニットは前記第４延在部に設置される。
１つの実施例では、前記アンチヒューズ構造は更に、第１ゲート構造と、第２ゲート構造と、第３ゲート構造と、第４ゲート構造と、第５ゲート構造と、第６ゲート構造と、第１ドープ領域と、第２ドープ領域と、第３ドープ領域と、を備え、前記第１ゲート構造は、前記アクティブエリアの表面に設置され、前記第２ゲート構造は、前記アクティブエリアの表面に設置され且つ前記第１ゲート構造から離間して設置され、前記第３ゲート構造は、前記第１延在部の表面に設置され、前記第４ゲート構造は、前記第２延在部の表面に設置され、前記第５ゲート構造は、前記第３延在部の表面に設置され、前記第６ゲート構造は、前記第４延在部の表面に設置され、前記第１ドープ領域は、前記第１ゲート構造と前記第２ゲート構造との間のアクティブエリア内に設置され、前記第２ドープ領域は、前記第１ゲート構造の前記第２ゲート構造から離れる一方の側のアクティブエリア内、前記第１延在部内及び前記第２延在部内に設置され、前記第３ドープ領域は、前記第２ゲート構造の前記第１ゲート構造から離れる一方の側のアクティブエリア内、前記第３延在部内及び前記第４延在部内に設置され、ここで、前記第１ゲート構造、前記第１ドープ領域及び前記第２ドープ領域は前記第１選択トランジスタを構成し、前記第３ゲート構造及び前記第１延在部内の第２ドープ領域は前記第１アンチヒューズユニットを構成し、前記第４ゲート構造及び前記第２延在部内の第２ドープ領域は前記第２アンチヒューズユニットを構成し、前記第２ゲート構造、前記第１ドープ領域及び前記第３ドープ領域は前記第２選択トランジスタを構成し、前記第５ゲート構造及び前記第３延在部内の第３ドープ領域は前記第３アンチヒューズユニットを構成し、前記第６ゲート構造及び前記第４延在部内の第３ドープ領域は前記第４アンチヒューズユニットを構成する。
１つの実施例では、前記第１側と前記第２側は、第１方向に沿って互いに対向して設置され、前記第１ゲート構造及び前記第２ゲート構造は、前記第１方向に沿って配列される。
１つの実施例では、前記第３ゲート構造及び前記第４ゲート構造は、第２方向に沿って配列され、前記第２方向は、前記第１方向に垂直するか、前記第１方向と鋭角の夾角を持つ。
１つの実施例では、前記第５ゲート構造及び前記第６ゲート構造は、前記第２方向に沿って配列され、前記第２方向は、前記第１方向に垂直するか、前記第１方向と鋭角の夾角を持つ。
１つの実施例では、前記アンチヒューズ構造は更に、ビット線接続構造を備え、前記ビット線接続構造は、前記第１ゲート構造と前記第２ゲート構造との間にある第１ドープ領域に接続され、前記第１ドープ領域は、前記ビット線接続構造を介してビット線に接続されることができる。
１つの実施例では、前記アンチヒューズ構造は更に、第１接続構造と、第２接続構造とを備え、前記第１接続構造は、前記第３ゲート構造に接続され、前記第３ゲート構造は、前記第１接続構造を介して１つのプログラミング線に接続されることができ、前記第１接続構造は、前記第１延在部の前記第２延在部から離れる一方の側に設置され、前記第２接続構造は、前記第４ゲート構造に接続され、前記第４ゲート構造は、前記第２接続構造を介して別のプログラミング線に接続されることができ、前記第２接続構造は、前記第２延在部の前記第１延在部から離れる一方の側に設置される。
１つの実施例では、前記第３ゲート構造は、前記第１延在部に対応して設置された第３メインエリアと、前記第２延在部から離れる方向に向かって突出する第３サブエリアと、を備え、前記第１接続構造は、前記第３サブエリアに接続され、前記第４ゲート構造は、前記第２延在部に対応して設置された第４メインエリアと、前記第１延在部から離れる方向に向かって突出する第４サブエリアと、を備え、前記第２接続構造は、前記第４サブエリアに接続される。
１つの実施例では、前記アンチヒューズ構造は更に、第３接続構造と、第４接続構造と、を備え、前記第３接続構造は、前記第５ゲート構造に接続され、前記第５ゲート構造は、前記第３接続構造を介して１つのプログラミング線に接続されることができ、前記第３接続構造は、前記第３延在部の前記第４延在部から離れる一方の側に設置され、前記第４接続構造は、前記第６ゲート構造に接続され、前記第６ゲート構造は、前記第４接続構造を介して別のプログラミング線に接続されることができ、前記第４接続構造は、前記第４延在部の前記第３延在部から離れる一方の側に設置される。
１つの実施例では、前記第５ゲート構造は、前記第３延在部に対応して設置された第５メインエリアと、前記第４延在部から離れる方向に向かって突出する第５サブエリアと、を備え、前記第３接続構造は、前記第５サブエリアに接続され、前記第６ゲート構造は、前記第４延在部に対応して設置された第６メインエリアと、前記第３延在部から離れる方向に向かって突出する第６サブエリアと、を備え、前記第４接続構造は、前記第６サブエリアに接続される。
１つの実施例では、前記第１選択トランジスタと前記第２選択トランジスタは、第１軸を対称軸として対称して設置され、前記第１アンチヒューズユニットと前記第３アンチヒューズユニットは、前記第１軸を対称軸として対称して設置され、前記第２アンチヒューズユニットと前記第４アンチヒューズユニットは、前記第１軸を対称軸として対称して設置される。
本願実施例は、複数の上記のアンチヒューズ構造を備えるアンチヒューズアレイを更に提供し、複数の前記アンチヒューズ構造は、第１方向及び第２方向に沿ってアレイ状に配列され、前記第１方向は、前記第２方向に垂直するか、前記第２方向と鋭角の夾角を持つ。
１つの実施例では、前記第２方向において、隣接するアンチヒューズ構造の隣接するアンチヒューズユニットは、同一のゲート構造を共有する。
１つの実施例では、前記第２方向に沿って配列されたアンチヒューズ構造の第１選択トランジスタは、同一のゲート構造を共有し、第２選択トランジスタは同一のゲート構造を共有する。
本願実施例は、上記のアンチヒューズアレイを備えるメモリを更に提供する。
１つの実施例では、前記メモリは更に、前記第１方向に沿って配列され且つ前記第２方向に沿って延在する複数のプログラミング線を備え、前記第２方向に沿って配列された一行のアンチヒューズ構造は、４つの前記プログラミング線に対応し、４つの前記プログラミング線は、それぞれ、前記アンチヒューズ構造の前記第１アンチヒューズユニット、前記第２アンチヒューズユニット、前記第３アンチヒューズユニット及び前記第４アンチヒューズユニットに接続される。
１つの実施例では、前記メモリは更に、第２方向に沿って配列され且つ第１方向に沿って延在する複数のビット線を備え、前記第１方向に沿って配列された一列のアンチヒューズ構造は、同一の前記ビット線を共有する。
本願実施例に係るアンチヒューズ構造では、第１ユニットと第２ユニットは同一のアクティブエリアを共有し、これにより、第１ユニットと第２ユニットとが異なるアクティブエリアを使用することによって生じるアクティブエリア間の隙間を排除することができ、アンチヒューズ構造の面積を縮小することができ、また、各ユニットは２つのアンチヒューズユニットを備え、当該２つのアンチヒューズユニットは、それぞれ、独立した延在部に設置されているため、同じ面積でアンチヒューズユニットの数量を２倍にすることができ、つまり、アンチヒューズユニットの設計数が同じである場合、本願のアンチヒューズ構造は、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
本願のいくつかの実施例に係るアンチヒューズ構造の概略図である。 本願のいくつかの実施例に係るアクティブエリアの概略図である。 本願のいくつかの実施例に係るアンチヒューズアレイの概略図である。 本願のいくつかの実施例に係るメモリの概略図である。
以下、図面を参照して、本願に係るアンチヒューズ構造、アンチヒューズアレイ及びメモリの具体的な実施形態について詳細に説明する。
図１Ａは、本願のいくつかの実施例に係るアンチヒューズ構造の概略図であり、図１Ｂは、本願のいくつかの実施例に係るアクティブエリアの概略図であり、図１Ａ及び図１Ｂを参照すると、前記アンチヒューズ構造１０は、第１ユニット１０１及び第２ユニット１０２を備える。
前記第１ユニット１０１は、第１選択トランジスタ、第１アンチヒューズユニット及び第２アンチヒューズユニットを備え、前記第２ユニット１０２は、第２選択トランジスタ、第３アンチヒューズユニット及び第４アンチヒューズユニットを備える。
ここで、前記第１ユニット１０１と前記第２ユニット１０２は、アクティブエリアＡＡを共有し、前記アクティブエリアＡＡの第１側には、互に独立した第１延在部ＡＡ１と第２延在部ＡＡ２が延在しており、前記アクティブエリアＡＡの第２側には、互に独立した第３延在部ＡＡ３と第４延在部ＡＡ４が延在しており、前記第１側と前記第２側は、互いに対向して設置され、前記第１アンチヒューズユニットは前記第１延在部ＡＡ１に設置され、前記第２アンチヒューズユニットは前記第２延在部ＡＡ２に設置され、前記第３アンチヒューズユニットは前記第３延在部ＡＡ３に設置され、前記第４アンチヒューズユニットは前記第４延在部ＡＡ４に設置される。
本願実施例に係るアンチヒューズ構造では、第１ユニット１０１と第２ユニット１０２は同一のアクティブエリアＡＡを共有し、これにより、第１ユニット１０１と第２ユニット１０２とが異なるアクティブエリアＡＡを使用することによって生じるアクティブエリアＡＡ間の隙間を排除することができ、アンチヒューズ構造の面積を縮小することができ、また、各ユニットは２つのアンチヒューズユニットを備え、当該２つのアンチヒューズユニットは、それぞれ、独立した延在部に設置されているため、同じ面積でアンチヒューズユニットの数量を２倍にすることができ、つまり、アンチヒューズユニットの設計数が同じである場合、本願のアンチヒューズ構造は、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
引き続き図１Ａ及び図１Ｂを参照すると、以下、前記第１選択トランジスタ、第１アンチヒューズユニット、第２アンチヒューズユニット、第２選択トランジスタ、第３アンチヒューズユニット及び第４アンチヒューズユニットの構造について具体的に説明する。
前記アクティブエリアＡＡの第１側には、互に独立した第１延在部ＡＡ１と第２延在部ＡＡ２が延在しており、前記アクティブエリアＡＡの第２側には、互に独立した第３延在部ＡＡ３と第４延在部ＡＡ４が延在している。前記第１側と前記第２側は、第１方向（図のＹ方向）に沿って互いに対向して設置され、例えば、本実施例では、前記第１側は、前記アクティブエリアＡＡの上端であり、前記第２側は、前記アクティブエリアＡＡの下端である。
前記アンチヒューズ構造は第１ゲート構造Ｇ１を備える。前記第１ゲート構造Ｇ１は前記アクティブエリアＡＡの表面に設置される。いくつかの実施例では、前記第１ゲート構造Ｇ１は第２方向に沿って延在する。本実施例では、前記第２方向は、水平方向Ｘ方向である。
いくつかの実施例では、前記アンチヒューズ構造は更に、第１ワード線接続構造Ｔ１を備え、前記第１ゲート構造Ｇ１は、前記第１ワード線接続構造Ｔ１を介して周辺制御回路に電気接続され、つまり、前記第１ワード線接続構造Ｔ１は、前記第１ゲート構造Ｇ１と周辺制御回路との間の電気接続を実現するための導電プラグとして機能する。
前記アンチヒューズ構造は更に、第２ゲート構造Ｇ２を備える。前記第２ゲート構造Ｇ２は、前記アクティブエリアＡＡの表面に設置され且つ前記第１ゲート構造Ｇ１から離間して設置される。いくつかの実施例では、前記第１ゲート構造Ｇ１と前記第２ゲート構造Ｇ２は、第１ユニット１０１と第２ユニット１０２の個別制御を実現するために、異なるワード線に接続される。
本実施例では、前記第１ゲート構造Ｇ１及び前記第２ゲート構造Ｇ２は第２方向に沿って延在し、前記第２ゲート構造Ｇ２と前記第１ゲート構造Ｇ１は、第１方向に沿って互いに離間して設置され、前記第１方向は、前記第２方向に垂直するか、前記第２方向と鋭角の夾角を持つ。具体的には、本実施例では、前記第１方向は前記第２方向に垂直し、例えば、前記第２方向は、水平方向Ｘ方向であり、前記第１方向は、垂直方向Ｙ方向である。別のいくつかの実施例では、前記第１方向は、前記第２方向と鋭角の夾角を持ち、例えば、前記第２方向は水平方向Ｘ方向であり、前記第１方向は、水平方向と鋭角を形成する方向である。
いくつかの実施例では、前記アンチヒューズ構造は更に、第２ワード線接続構造Ｔ２を備え、前記第２ゲート構造Ｇ２は、前記第２ワード線接続構造Ｔ２を介して周辺制御回路に電気接続され、つまり、前記第２ワード線接続構造Ｔ２は、前記第２ゲート構造Ｇ２と周辺制御回路との間の電気接続を実現するための導電プラグとして機能する。
前記アンチヒューズ構造は更に、第３ゲート構造Ｇ３を備え、前記第３ゲート構造Ｇ３は、前記第１延在部ＡＡ１の表面に設置され、プログラミング線に接続され得る。いくつかの実施例では、前記第３ゲート構造Ｇ３は、第２方向に沿って延在し、つまり、前記第３ゲート構造Ｇ３と前記第１ゲート構造Ｇ１の延在方向は同じである。前記第１方向において、前記第３ゲート構造Ｇ３は、前記第１ゲート構造Ｇ１から離間して設置され、前記第３ゲート構造Ｇ３は、前記第１ゲート構造Ｇ１の前記第２ゲート構造Ｇ２から離れる一方の側に設置される。前記第３ゲート構造Ｇ３は、前記第１延在部ＡＡ１の表面にのみ設置され、第２延在部ＡＡ２の表面には設置されていない。
本実施例では、前記アンチヒューズ構造は更に、第１接続構造Ｔ３を備える。前記第１接続構造Ｔ３は、前記第３ゲート構造Ｇ３に接続され、前記第３ゲート構造Ｇ３は、前記第１接続構造Ｔ３を介して、その上層に位置するプログラミング線に接続され得る。つまり、前記第１接続構造Ｔ３は、前記第３ゲート構造Ｇ３とその上層に位置するプログラミング線との間の電気接続を実現するための導電プラグとして機能する。
本実施例では、前記第１接続構造Ｔ３は、前記第１延在部ＡＡ１の前記第２延在部ＡＡ２から離れる一方の側に設置される。具体的には、前記第３ゲート構造Ｇ３は、前記第１延在部ＡＡ１に対応して設置された第３メインエリアＧ３１と、前記第２延在部ＡＡ２から離れる方向に向かって突出する第３サブエリアＧ３２と、を備え、つまり、前記第３メインエリアＧ３１と前記第１延在部ＡＡ１は、互いに対向して設置され、前記第３サブエリアＧ３２と前記第１延在部ＡＡ１とは、交錯して設置され、前記第１接続構造Ｔ３は、前記第２延在部ＡＡ２から離れた前記第３サブエリアＧ３２に接続される。
前記アンチヒューズ構造は更に、第４ゲート構造Ｇ４を備える。前記第４ゲート構造Ｇ４は、前記第２延在部ＡＡ２表面に設置され、プログラミング線に接続され得る。いくつかの実施例では、前記第４ゲート構造Ｇ４は、第２方向に沿って延在し、つまり、前記第４ゲート構造Ｇ４の延在方向と前記第１ゲート構造Ｇ１の延在方向は同じである。前記第１方向において、前記第４ゲート構造Ｇ４は、前記第１ゲート構造Ｇ１から離間して設置され、前記第４ゲート構造Ｇ４は、前記第１ゲート構造Ｇ１１の前記第２ゲート構造Ｇ２から離れる一方の側に設置され、第２方向において、前記第４ゲート構造Ｇ４は、前記第３ゲート構造Ｇ３から離間して設置され、前記第４ゲート構造Ｇ４は、前記第２延在部ＡＡ２の表面にのみ設置され、第１延在部ＡＡ１の表面には設置されていない。理解できることとして、いくつかの実施例では、第２方向に沿った前記第３ゲート構造Ｇ３と前記第４ゲート構造Ｇ４の長さは両方とも、第２方向に沿った前記第１ゲート構造Ｇ１の長さより短い。
本実施例では、前記アンチヒューズ構造は更に、第２接続構造Ｔ４を備える。前記第２接続構造Ｔ４は、前記第４ゲート構造Ｇ４に接続され、前記第４ゲート構造Ｇ４は、前記第２接続構造Ｔ４を介して、その上層に位置するプログラミング線に接続され得る。つまり、前記第２接続構造Ｔ４は、前記第４ゲート構造Ｇ４とその上層に位置するプログラミング線との間の電気接続を実現するための導電プラグとして機能する。いくつかの実施例では、前記第３ゲート構造Ｇ３と前記第４ゲート構造Ｇ４は、第１アンチヒューズユニットと第２アンチヒューズユニットの個別制御を実現するために、異なるプログラミング線に接続される。
本実施例では、前記第２接続構造Ｔ４は、前記第２延在部ＡＡ２の前記第１延在部ＡＡ１から離れる一方の側に設置される。具体的には、前記第４ゲート構造Ｇ４は、前記第２延在部ＡＡ２に対応して設置された第４メインエリアＧ４１と、前記第１延在部ＡＡ１から離れる方向に向かって突出する第４サブエリアＧ４２と、を備え、つまり、前記第４メインエリアＧ４１と前記第２延在部ＡＡ２は、互いに対向して設置され、前記第４サブエリアＧ４２と前記第２延在部ＡＡ２とは、交錯して設置され、前記第２接続構造Ｔ４は、前記第１延在部ＡＡ１から離れた前記第４サブエリアＧ４２に接続される。
前記アンチヒューズ構造は更に、第５ゲート構造Ｇ５を備える。前記第５ゲート構造Ｇ５は、前記第３延在部ＡＡ３の表面に設置され、プログラミング線に設置され得る。いくつかの実施例では、前記第５ゲート構造Ｇ５は、第２方向に沿って延在し、つまり、前記第５ゲート構造Ｇ５の延在方向と前記第２ゲート構造Ｇ２の延在方向は同じである。前記第１方向において、前記第５ゲート構造Ｇ５は、前記第２ゲート構造Ｇ２から離間して設置され、前記第５ゲート構造Ｇ５は、前記第２ゲート構造Ｇ２の前記第１ゲート構造Ｇ１から離れる一方の側に設置される。前記第５ゲート構造Ｇ５は、前記第３延在部ＡＡ３の表面にのみ設置され、第４延在部ＡＡ４の表面には設置されてない。
本実施例では、前記アンチヒューズ構造は更に、第３接続構造Ｔ５を備える。前記第３接続構造Ｔ５は、前記第５ゲート構造Ｇ５に接続され、前記第５ゲート構造Ｇ５は、前記第３接続構造Ｔ５を介して、その上層に位置するプログラミング線に接続され得る。つまり、前記第３接続構造Ｔ５は、前記第５ゲート構造Ｇ５とその上層に位置するプログラミング線との間の電気接続を実現するための導電プラグとして機能する。
本実施例では、前記第３接続構造Ｔ５は、前記第３延在部ＡＡ３の前記第４延在部ＡＡ４から離れる一方の側に設置される。具体的には、前記第５ゲート構造Ｇ５は、前記第３延在部ＡＡ３に対応して設置された第５メインエリアＧ５１と、前記第４延在部ＡＡ４から離れる方向に向かって突出する第５サブエリアＧ５２と、を備える。つまり、前記第５メインエリアＧ５１と前記第３延在部ＡＡ３は、互いに対向して設置され、前記第５サブエリアＧ５２と前記第３延在部ＡＡ３とは、交錯して設置され、前記第３接続構造Ｔ５は、前記第３延在部ＡＡ３から離れた前記第５サブエリアＧ５２に接続される。
前記アンチヒューズ構造は更に、第６ゲート構造Ｇ６を備える。前記第６ゲート構造Ｇ６は、前記第４延在部ＡＡ４の表面に設置され、プログラミング線に設置され得る。いくつかの実施例では、前記第６ゲート構造Ｇ６は、第２方向に沿って延在し、つまり、前記第６ゲート構造Ｇ６の延在方向と前記第２ゲート構造Ｇ２の延在方向は同じである。前記第１方向において、前記第６ゲート構造Ｇ６は、前記第２ゲート構造Ｇ２から離間して設置され、前記第６ゲート構造Ｇ６は、前記第２ゲート構造Ｇ２の前記第１ゲート構造Ｇ１から離れる一方の側に設置され、第２方向において、前記第６ゲート構造Ｇ６は、前記第５ゲート構造Ｇ５から離間して設置され、前記第６ゲート構造Ｇ６は、前記第４延在部ＡＡ４の表面にのみ設置され、第３延在部ＡＡ３の表面には設置されていない。理解できることとして、いくつかの実施例では、第２方向に沿った前記第５ゲート構造Ｇ５と前記第６ゲート構造Ｇ６の長さは両方とも、第２方向に沿った前記第２ゲート構造Ｇ２の長さより短い。
本実施例では、前記アンチヒューズ構造は更に、第４接続構造Ｔ６を備える。前記第４接続構造Ｔ６は、前記第６ゲート構造Ｇ６に接続され、前記第６ゲート構造Ｇ６は、前記第４接続構造Ｔ６を介して、その上層に位置するプログラミング線に接続され得る。つまり、前記第４接続構造Ｔ６は、前記第６ゲート構造Ｇ６とその上層に位置するプログラミング線との間の電気接続を実現するための導電プラグとして機能する。いくつかの実施例では、前記第５ゲート構造Ｇ５と前記第６ゲート構造Ｇ６は、第３アンチヒューズユニットと第４アンチヒューズユニットの個別制御を実現するために、異なるプログラミング線に接続される。
本実施例では、前記第４接続構造Ｔ６は、前記第４延在部ＡＡ４の前記第３延在部ＡＡ３から離れる一方の側に設置される。具体的には、前記第６ゲート構造Ｇ６は、前記第４延在部ＡＡ４に対応して設置された第６メインエリアＧ６１と、前記第３延在部ＡＡ３から離れる方向に向かって突出する第６サブエリアＧ６２と、を備え、つまり、前記第６メインエリアＧ６１と前記第４延在部ＡＡ４は、互いに対向して設置され、前記第６サブエリアＧ６２と前記第４延在部ＡＡ４とは、交錯して設置され、前記第４接続構造Ｔ６は、前記第６サブエリアＧ６２に接続される。
前記アンチヒューズ構造は更に、第１ドープ領域Ｄ１を備える。前記第１ドープ領域Ｄ１は、前記第１ゲート構造Ｇ１と前記第２ゲート構造Ｇ２との間のアクティブエリアＡＡ内に設置される。本実施例では、前記アクティブエリアＡＡがＰ型ウェル領域である場合、前記第１ドープ領域Ｄ１はＮ型ドープ領域である。他の実施例では、前記アクティブエリアＡＡがＮ型ウェル領域である場合、前記第１ドープ領域Ｄ１はＰ型ドープ領域である。
前記アンチヒューズ構造は更に、ビット線接続構造ＢＬＣを備える。前記ビット線接続構造ＢＬＣは、前記第１ゲート構造Ｇ１と前記第２ゲート構造との間にある第１ドープ領域Ｄ１に接続され、前記第１ドープ領域Ｄ１は、前記ビット線接続構造ＢＬＣを介してビット線に接続され得る。つまり、前記ビット線接続構造ＢＬＣは、前記第１ドープ領域Ｄ１とビット線とを接続するための導電プラグとして機能し、前記ビット線と前記第１ドープ領域Ｄ１との間の電気接続を実現する。
前記アンチヒューズ構造は更に、第２ドープ領域Ｄ２を備える。前記第２ドープ領域Ｄ２は、前記第１ゲート構造Ｇ１の前記第２ゲート構造Ｇ２から離れる一方の側のアクティブエリアＡＡ内、前記第１延在部ＡＡ１内、及び前記第２延在部ＡＡ２内に設置される。本実施例では、前記第２ドープ領域Ｄ２のドープタイプは、前記第１ドープ領域Ｄ１のドープタイプと同じであり、前記アクティブエリアＡＡのドープタイプと反対であり、前記アクティブエリアＡＡがＰ型ウェル領域である場合、前記第２ドープ領域Ｄ２はＮ型ドープ領域である。他の実施例では、前記アクティブエリアＡＡがＮ型ウェル領域である場合、前記第２ドープ領域Ｄ２はＰ型ドープ領域である。
前記アンチヒューズ構造は更に、第３ドープ領域Ｄ３を備える。前記第３ドープ領域Ｄ３は、前記第２ゲート構造Ｇ２の前記第１ゲート構造Ｇ１から離れる一方の側のアクティブエリアＡＡ内、第３延在部ＡＡ３内、及び第４延在部ＡＡ４内に設置される。本実施例では、前記第３ドープ領域Ｄ３のドープタイプは、前記第１ドープ領域Ｄ１のドープタイプと同じであり、前記アクティブエリアＡＡのドープタイプと反対であり、前記アクティブエリアＡＡがＰ型ウェル領域である場合、前記第３ドープ領域Ｄ３はＮ型ドープ領域である。他の実施例では、前記アクティブエリアＡＡがＮ型ウェル領域である場合、前記第３ドープ領域Ｄ３はＰ型ドープ領域である。
ここで、前記第１ゲート構造Ｇ１及びその下部に位置するアクティブエリアＡＡ及び前記第１ドープ領域Ｄ１、及び前記第２ドープ領域Ｄ２は、前記第１選択トランジスタを構成する。前記第２ドープ領域Ｄ２は前記第１延在部ＡＡ１内に位置し、前記第３ゲート構造Ｇ３及びその下部に位置する第２ドープ領域Ｄ２は、第１アンチヒューズユニットを構成する。前記第２ドープ領域Ｄ２はまた、前記第２延在部ＡＡ２内に位置し、前記第４ゲート構造Ｇ４及びその下部の第２ドープ領域Ｄ２は、第２アンチヒューズユニットを構成する。
本実施例では、前記第３ゲート構造Ｇ３の第３メインエリアＧ３１は有効領域として使用され、前記第３メインエリアＧ３１及び前記第２ドープ領域Ｄ２は前記第１アンチヒューズユニットを構成し、前記第４ゲート構造Ｇ４の第４メインエリアＧ４１は有効領域として使用され、前記第４メインエリアＧ４１及び前記第２ドープ領域Ｄ２は前記第２アンチヒューズユニットを構成する。
前記第２ゲート構造Ｇ２及びその下部のアクティブエリアＡＡ及び前記第１ドープ領域Ｄ１、及び第３ドープ領域Ｄ３は、第２選択トランジスタを構成する。前記第３ドープ領域Ｄ３は前記第３延在部ＡＡ３内に位置し、前記第５ゲート構造Ｇ５及びその下部に位置する第３ドープ領域Ｄ３は第３アンチヒューズユニットを構成する。前記第３ドープ領域Ｄ３はまた、前記第４延在部ＡＡ４内に位置し、前記第６ゲート構造Ｇ６及びその下部に位置する第３ドープ領域Ｄ３は第４アンチヒューズユニットを構成する。
本実施例では、前記第５ゲート構造Ｇ５の第５メインエリアＧ５１は有効領域として使用され、前記第５メインエリアＧ５１及び前記第３ドープ領域Ｄ３は前記第３アンチヒューズユニットを構成し、前記第６ゲート構造Ｇ６の第６メインエリアＧ６１は有効領域として使用され、前記第６メインエリアＧ６１及び前記第３ドープ領域Ｄ３は前記第３アンチヒューズユニットを構成する。
本実施例では、前記第１選択トランジスタと前記第２選択トランジスタは、第１軸Ｏを対称軸として対称して設置され、前記第１アンチヒューズユニットと前記第３アンチヒューズユニットは、前記第１軸Ｏを対称軸として対称して設置され、前記第２アンチヒューズユニットと前記第４アンチヒューズユニットは、前記第１軸Ｏを対称軸として対称して設置され、これにより、アンチヒューズ構造のレイアウト設計の簡略化に有益であり、使用率を向上させる。
理解できることとして、本願実施例では、前記第１ゲート構造Ｇ１、第２ゲート構造Ｇ２、第３ゲート構造Ｇ３、第４ゲート構造Ｇ４、第５ゲート構造Ｇ５及び第６ゲート構造Ｇ６は全て、ゲート（未図示）、及びゲートとアクティブエリアＡＡとの間に位置するゲート誘電体層（未図示）を含み、これによって、ゲート構造の基本機能を実現する。ここで、前記ゲートの材料はポリシリコン（ｐｏｌｙ）であってもよく、前記ゲート誘電体層の材料は、酸化ケイ素、高Ｋ誘電体材料等であってもよい。
本願のいくつかの実施例に係るアンチヒューズ構造では、第１ユニット１０１と第２ユニット１０２は同一のアクティブエリアＡＡを共有し、これにより、第１ユニット１０１と第２ユニット１０２とが異なるアクティブエリアＡＡを使用することによって生じるアクティブエリアＡＡ間の隙間を排除することができ、アンチヒューズ構造の面積を縮小することができ、また、各ユニットは２つのアンチヒューズユニットを備え、当該２つのアンチヒューズユニットは、それぞれ、独立した延在部に設置されているため、同じ面積でアンチヒューズユニットの数量を２倍にすることができ、つまり、アンチヒューズユニットの設計数が同じである場合、本願のアンチヒューズ構造は、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
本願のいくつかの実施例は、アンチヒューズアレイを更に提供し、図２を参照すると、図２は、アンチヒューズアレイの概略図であり、前記アンチヒューズアレイは、複数の上記のアンチヒューズ構造を含む。複数の前記アンチヒューズ構造は、第１方向及び第２方向に沿ってアレイ状に配列され、前記第１方向は、前記第２方向に垂直するか、前記第２方向と鋭角の夾角を持つ。本実施例では、前記第１方向は、垂直方向Ｙ方向であり、前記第２方向は、水平方向Ｘ方向である。図２は、６つのアンチヒューズ構造を概略的に示し、前記６つのアンチヒューズ構造は、それぞれ、アンチヒューズ構造２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ及び２０Ｆであり、ここで、３つのアンチヒューズ構造は、第２方向に沿って１つのグループとして配列されて一行を形成し、異なる行のアンチヒューズユニットは、第１方向に沿って配列されて一列を形成する。例えば、アンチヒューズ構造２０Ａ、２０Ｂ及び２０Ｃは、第２方向に沿って配列されて第１行を形成し、アンチヒューズ構造２０Ｄ、２０Ｅ及び２０Ｆは第２方向に沿って配列されて第２行を形成し、アンチヒューズ構造２０Ａ及び２０Ｄは、第１方向に沿って配列されて第１列を形成し、アンチヒューズ構造２０Ｂ及び２０Ｅは、第１方向に沿って配列されて第２列を形成し、アンチヒューズ構造２０Ｃ及び２０Ｆは、第１方向に沿って配列されて第３列を形成する。
本願実施例に係るアンチヒューズアレイでは、アンチヒューズ構造の第１ユニット１０１（図１Ａを参照）と第２ユニット１０２（図１Ａを参照）は同一のアクティブエリアＡＡを共有し、これにより、第１ユニット１０１と第２ユニット１０２とが異なるアクティブエリアＡＡ（図１Ａ及び図１Ｂを参照）を使用することによって生じるアクティブエリアＡＡ間の隙間を排除することができ、アンチヒューズ構造の面積を縮小することができ、また、各ユニットは２つのアンチヒューズユニットを備え、当該２つのアンチヒューズユニットは、それぞれ、独立した延在部に設置されているため、同じ面積でアンチヒューズユニットの数量を２倍にすることができ、つまり、アンチヒューズユニットの設計数が同じである場合、本願のアンチヒューズアレイは、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
本実施例では、前記第２方向（即ち、水平方向Ｘ方向）において、隣接するアンチヒューズ構造の隣接するアンチヒューズユニットは、同一のゲート構造を共有し（少なくとも、同一のゲート構造のゲートを共有する）、このようにして、２つのゲート構造を使用するときに必ず存在する隙間を無くし、隣接するアンチヒューズ構造間の距離を短縮させ、アンチヒューズアレイの占有空間を更に減少させる。
例えば、図２を参照すると、前記第２方向（即ち、水平方向Ｘ方向）において、アンチヒューズ構造２０Ａは、アンチヒューズ構造２０Ｂに隣接し、アンチヒューズ構造２０Ａの第２アンチヒューズユニットは、アンチヒューズ構造２０Ｂの第１アンチヒューズユニットに隣接し、アンチヒューズ構造２０Ａの第４アンチヒューズユニットは、アンチヒューズ構造２０Ｂの第３アンチヒューズユニットに隣接しており、アンチヒューズ構造２０Ａの第２アンチヒューズユニットとアンチヒューズ構造２０Ｂの第１アンチヒューズユニットは同一のゲート構造２１を共有し、つまり、前記ゲート構造２１は、前記アンチヒューズ構造２０Ａの第２延在部ＡＡ２（図１Ａを参照）の上方から前記アンチヒューズ構造２０Ｂの第１延在部ＡＡ１（図１Ａを参照）の上方まで延在し、アンチヒューズ構造２０Ａの第４アンチヒューズユニットとアンチヒューズ構造２０Ｂの第３アンチヒューズユニットは同一のゲート構造２２を共有し、つまり、前記ゲート構造２２は、前記アンチヒューズ構造２０Ａの第４延在部ＡＡ４（図１Ａを参照）の上方から前記アンチヒューズ構造２０Ｂの第３延在部ＡＡ３（図１Ａを参照）の上方まで延在する。
別の例として、図２を参照すると、前記第２方向（即ち、水平方向Ｘ方向）において、アンチヒューズ構造２０Ｂは、アンチヒューズ構造２０Ｃに隣接し、アンチヒューズ構造２０Ｂの第２アンチヒューズユニットは、アンチヒューズ構造２０Ｃの第１アンチヒューズユニットに隣接し、アンチヒューズ構造２０Ｂの第４アンチヒューズユニットは、アンチヒューズ構造２０Ｃの第３アンチヒューズユニットに隣接しており、アンチヒューズ構造２０Ｂの第２アンチヒューズユニットとアンチヒューズ構造２０Ｃの第１アンチヒューズユニットは同一のゲート構造２３を共有し、つまり、前記ゲート構造２３は、前記アンチヒューズ構造２０Ｂの第２延在部ＡＡ２（図１Ａを参照）の上方から前記アンチヒューズ構造２０Ｃの第１延在部ＡＡ１（図１Ａを参照）の上方まで延在し、アンチヒューズ構造２０Ｂの第４アンチヒューズユニットとアンチヒューズ構造２０Ｃの第３アンチヒューズユニットは同一のゲート構造２４を共有し、つまり、前記ゲート構造２４は、前記アンチヒューズ構造２０Ｂの第４延在部ＡＡ４（図１Ａを参照）の上方から前記アンチヒューズ構造２０Ｃの第３延在部ＡＡ３（図１Ａを参照）の上方まで延在する。
本実施例では、前記アンチヒューズ構造２０Ａの第２アンチヒューズユニットとアンチヒューズ構造２０Ｂの第１アンチヒューズユニットは同一のゲート構造２１を共有するため、１つだけの接続構造を設置することで、前記ゲート構造とそれに対応するプログラミング線とを電気接続することができ、これによって、接続構造の数量を減少させることができる。同様に、１つだけの接続構造を設置することで、前記ゲート構造２２とそれに対応するプログラミング線とを電気接続し、前記ゲート構造２３とそれに対応するプログラミング線とを電気接続し、前記ゲート構造２４とそれに対応するプログラミング線とを電気接続してもよい。
本実施例では、前記第２方向に沿って配列されたアンチヒューズ構造の第１選択トランジスタは、同一のゲート構造を共有し、第２選択トランジスタは同一のゲート構造を共有し、このようにして、２つのゲート構造を使用するときに必ず存在する隙間を無くし、隣接するアンチヒューズ構造間の距離を短縮させ、アンチヒューズアレイの占有空間を更に減少させる。
例えば、図２を参照すると、第１行のアンチヒューズ構造２０Ａ、２０Ｂ、２０Ｃの第１選択トランジスタは、同一のゲート構造２５を共有し（少なくとも、同一のゲート構造２５のゲートを共有する）、第２選択トランジスタは同一のゲート構造２６を共有し（少なくとも、同一のゲート構造２６のゲートを共有する）、第２行のアンチヒューズ構造２０Ｄ、２０Ｅ、２０Ｆの第１選択トランジスタは、同一のゲート構造２７を共有し（少なくとも、同一のゲート構造２７のゲートを共有する）、第２選択トランジスタは同一のゲート構造２８を共有する（少なくとも、同一のゲート構造２８のゲートを共有する）。理解できることとして、前記ゲート構造２５、２６、２７、２８のゲートは全て、ワード線であり（即ち、ワード線の一部が選択トランジスタのゲートとして使用される）、ワード線は周辺制御回路の制御を受け、これによって、前記第１選択トランジスタ及び第２選択トランジスタをオン又はオフにする。
本実施例では、前記第２方向に沿って配列されたアンチヒューズ構造の第１選択トランジスタは同一のゲート構造を共有するため、１つだけのワード線接続構造を設置することで、前記ゲート構造と周辺制御回路とを対応して接続することができ、同様に、前記第２方向に沿って配列されたアンチヒューズ構造の第２選択トランジスタは同一のゲート構造を共有するため、１つだけのワード線接続構造を設置することで前記ゲート構造と周辺制御回路とを対応して接続することができる。
本願実施例はメモリを更に提供し、図３を参照すると、図３は、本開示のいくつかの実施例に係るメモリの概略的な構造図である。前記メモリは、上記のアンチヒューズアレイを備える。
前記メモリは更に、前記第１方向（図におけるＹ方向）及び前記第２方向（図におけるＸ方向）に沿って延在する複数のプログラミング線を備える。ここで、前記第２方向に沿って配列された一行のアンチヒューズ構造は、４つの前記プログラミング線に対応し、４つの前記プログラミング線は、それぞれ、前記アンチヒューズ構造の前記第１アンチヒューズユニット、前記第２アンチヒューズユニット、前記第３アンチヒューズユニット、及び前記第４アンチヒューズユニット接続に接続される。留意すべきこととして、同一のアンチヒューズ構造の第１アンチヒューズユニット、第２アンチヒューズユニット、第３アンチヒューズユニット及び第４アンチヒューズユニットは、それぞれ、異なるプログラミング線に接続され、これによって、個別制御を実現する。図３では、本願実施例に係るメモリの構造を明確に示すために、前記プログラミング線が点線で描かれている。理解できることとして、前記プログラミング線と前記アンチヒューズ構造は、異なる構造層に設けられてもよい。
例えば、前記第２方向（図におけるＸ方向）に沿って配列された一行のアンチヒューズ構造は、アンチヒューズ構造３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ及び３０Ｆを備える。この行のアンチヒューズ構造は、４つの前記プログラミング線に対応し、前記４つの前記プログラミング線は、それぞれ、プログラミング線３１Ａ、プログラミング線３１Ｂ、プログラミング線３１Ｃ及びプログラミング線３１Ｄである。
前記プログラミング線３０Ａは、接続構造３２Ａを介してアンチヒューズ構造３０Ａの第１アンチヒューズユニットに接続され、接続構造３２Ｂを介してアンチヒューズ構造３０Ｂの第２アンチヒューズユニット及びアンチヒューズ構造３０Ｃの第１アンチヒューズユニットに接続され、接続構造３２Ｃを介してアンチヒューズ構造３０Ｄの第２アンチヒューズユニット及びアンチヒューズ構造３０Ｅの第１アンチヒューズユニットに接続され、接続構造３２Ｄを介してアンチヒューズ構造３０Ｆの第２アンチヒューズユニットに接続される。
前記プログラミング線３０Ｂは、接続構造３２Ｅを介してアンチヒューズ構造３０Ａの第２アンチヒューズユニット及びアンチヒューズユニット３０Ｂの第１アンチヒューズユニットに接続され、接続構造３２Ｆを介してアンチヒューズ構造３０Ｃの第２アンチヒューズユニット及びアンチヒューズ構造３０Ｄの第１アンチヒューズユニットに接続され、接続構造３２Ｇを介してアンチヒューズ構造３０Ｅの第２アンチヒューズユニット及びアンチヒューズ構造３０Ｆの第１アンチヒューズユニットに接続される。
前記プログラミング線３０Ｃは、接続構造３２Ｈを介してアンチヒューズ構造３０Ａの第４アンチヒューズユニット及びアンチヒューズユニット３０Ｂの第３アンチヒューズユニットに接続され、接続構造３２Ｉを介してアンチヒューズ構造３０Ｃの第４アンチヒューズユニット及びアンチヒューズ構造３０Ｄの第３アンチヒューズユニットに接続され、接続構造３２Ｊを介してアンチヒューズ構造３０Ｅの第４アンチヒューズユニット及びアンチヒューズ構造３０Ｆの第３アンチヒューズユニットに接続される。
前記プログラミング線３０Ｄは、接続構造３２Ｋを介してアンチヒューズ構造３０Ａの第３アンチヒューズユニットに接続され、接続構造３２Ｌを介してアンチヒューズ構造３０Ｂの第４アンチヒューズユニット及びアンチヒューズ構造３０Ｃの第３アンチヒューズユニットに接続され、接続構造３２Ｍを介してアンチヒューズ構造３０Ｄの第４アンチヒューズユニット及びアンチヒューズ構造３０Ｅの第３アンチヒューズユニットに接続され、接続構造３２Ｎを介してアンチヒューズ構造３０Ｆの第４アンチヒューズユニットに接続される。
本実施例では、前記メモリは更に、第２方向に沿って配列され且つ第１方向に沿って延在する複数のビット線を備え、前記第１方向に沿って配列された一列のアンチヒューズ構造は、同一の前記ビット線を共有する。前記ビット線は、ビット線接続構造ＢＬＣを介して前記アンチヒューズ構造に接続される。
具体的には、図３に示すように、前記メモリは、第２方向（図におけるＸ方向）に沿って配列され且つ第１方向（図におけるＹ方向）に沿って延在する複数のビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、ＢＬ５及びＢＬ６を備える。同一列のアンチヒューズ構造は同一のビット線を共有し、例えば、第１方向に沿って配列されたアンチヒューズ構造３０Ａ及び３０Ｇが一列を構成する場合、アンチヒューズ構造３０Ａ及び３０Ｇは同一のビット線ＢＬ１を共有する。前記ビット線ＢＬ１は、それぞれ、ビット線接続構造ＢＬＣを介して前記アンチヒューズ構造３０Ａ及び３０Ｇに電気接続される。図３では、本願実施例に係るメモリの構造を明確に示すために、前記ビット線が点線で描かれている。理解できることとして、前記ビット線と前記アンチヒューズ構造は、異なる構造層に設けられてもよく、前記ビット線と前記プログラミング線も、異なる構造層に設けられてもよい。本願実施例に係るメモリでは、アンチヒューズユニットの設計数が同じである場合、アンチヒューズアレイは、面積の約半分を占めるだけでよく、よって、小型化の要件を満たすことができる。
以上に述べたのは、本願の好ましい実施例に過ぎず、当業者であれば、本発明の原理から逸脱することなく、いくつかの改良又は修正を加えることができ、これらの改良及び修正も本願の保護範囲に含まれると見なすべきであることに留意されたい。

Claims (17)

  1. アンチヒューズ構造であって、第１ユニットと、第２ユニットと、を備え、
    前記第１ユニットは、第１選択トランジスタ、第１アンチヒューズユニット及び第２アンチヒューズユニットを備え、
    前記第２ユニットは、第２選択トランジスタ、第３アンチヒューズユニット及び第４アンチヒューズユニットを備え、
    前記第１ユニットと前記第２ユニットはアクティブエリアを共有し、前記アクティブエリアの第１側には、互に独立した第１延在部と第２延在部が延在しており、前記アクティブエリアの第２側には、互に独立した第３延在部と第４延在部が延在しており、前記第１側と前記第２側は、互いに対向して設置され、前記第１アンチヒューズユニットは前記第１延在部に設置され、前記第２アンチヒューズユニットは前記第２延在部に設置され、前記第３アンチヒューズユニットは前記第３延在部に設置され、前記第４アンチヒューズユニットは前記第４延在部に設置される、前記アンチヒューズ構造。
  2. 前記アンチヒューズ構造は更に、第１ゲート構造と、第２ゲート構造と、第３ゲート構造と、第４ゲート構造と、第５ゲート構造と、第６ゲート構造と、第１ドープ領域と、第２ドープ領域と、第３ドープ領域と、を備え、
    前記第１ゲート構造は、前記アクティブエリアの表面に設置され、
    前記第２ゲート構造は、前記アクティブエリアの表面に設置され且つ前記第１ゲート構造から離間して設置され、
    前記第３ゲート構造は、前記第１延在部の表面に設置され、
    前記第４ゲート構造は、前記第２延在部の表面に設置され、
    前記第５ゲート構造は、前記第３延在部の表面に設置され、
    前記第６ゲート構造は、前記第４延在部の表面に設置され、
    前記第１ドープ領域は、前記第１ゲート構造と前記第２ゲート構造との間のアクティブエリア内に設置され、
    前記第２ドープ領域は、前記第１ゲート構造の前記第２ゲート構造から離れる一方の側のアクティブエリア内、前記第１延在部内、及び前記第２延在部内に設置され、
    前記第３ドープ領域は、前記第２ゲート構造の前記第１ゲート構造から離れる一方の側のアクティブエリア内、前記第３延在部内、及び前記第４延在部内に設置され、
    前記第１ゲート構造、前記第１ドープ領域及び前記第２ドープ領域は前記第１選択トランジスタを構成し、前記第３ゲート構造及び前記第１延在部内の第２ドープ領域は前記第１アンチヒューズユニットを構成し、前記第４ゲート構造及び前記第２延在部内の第２ドープ領域は前記第２アンチヒューズユニットを構成し、前記第２ゲート構造、前記第１ドープ領域及び前記第３ドープ領域は前記第２選択トランジスタを構成し、前記第５ゲート構造及び前記第３延在部内の第３ドープ領域は前記第３アンチヒューズユニットを構成し、前記第６ゲート構造及び前記第４延在部内の第３ドープ領域は前記第４アンチヒューズユニットを構成する、
    請求項１に記載のアンチヒューズ構造。
  3. 前記第１側と前記第２側は、第１方向に沿って互いに対向して設置され、前記第１ゲート構造及び前記第２ゲート構造は、前記第１方向に沿って配列される、
    請求項２に記載のアンチヒューズ構造。
  4. 前記第３ゲート構造及び前記第４ゲート構造は、第２方向に沿って配列され、前記第２方向は、前記第１方向に垂直するか、前記第１方向と鋭角の夾角を持つ、
    請求項３に記載のアンチヒューズ構造。
  5. 前記第５ゲート構造及び前記第６ゲート構造は、前記第２方向に沿って配列され、前記第２方向は、前記第１方向に垂直するか、前記第１方向と鋭角の夾角を持つ、
    請求項３に記載のアンチヒューズ構造。
  6. 前記アンチヒューズ構造は更に、ビット線接続構造を備え、
    前記ビット線接続構造は、前記第１ゲート構造と前記第２ゲート構造との間にある第１ドープ領域に接続され、前記第１ドープ領域は、前記ビット線接続構造を介してビット線に接続されることができる、
    請求項２に記載のアンチヒューズ構造。
  7. 前記アンチヒューズ構造は更に、第１接続構造と、第２接続構造と、を備え、
    前記第１接続構造は、前記第３ゲート構造に接続され、前記第３ゲート構造は、前記第１接続構造を介して１つのプログラミング線に接続されることができ、前記第１接続構造は、前記第１延在部の前記第２延在部から離れる一方の側に設置され、
    前記第２接続構造は、前記第４ゲート構造に接続され、前記第４ゲート構造は、前記第２接続構造を介して別のプログラミング線に接続されることができ、前記第４接続構造は、前記第２延在部の前記第１延在部から離れる一方の側に設置される、
    請求項２に記載のアンチヒューズ構造。
  8. 前記第３ゲート構造は、前記第１延在部に対応して設置された第３メインエリアと、前記第２延在部から離れる方向に向かって突出する第３サブエリアと、を備え、前記第１接続構造は、前記第３サブエリアに接続され、前記第４ゲート構造は、前記第２延在部に対応して設置された第４メインエリアと、前記第１延在部から離れる方向に向かって突出する第４サブエリアと、を備え、前記第２接続構造は、前記第４サブエリアに接続される、
    請求項７に記載のアンチヒューズ構造。
  9. 前記アンチヒューズ構造は更に、第３接続構造と、第４接続構造と、を備え、
    前記第３接続構造は、前記第５ゲート構造に接続され、前記第５ゲート構造は、前記第３接続構造を介して１つのプログラミング線に接続されることができ、前記第３接続構造は、前記第３延在部の前記第４延在部から離れる一方の側に設置され、
    前記第４接続構造は、前記第６ゲート構造に接続され、前記第６ゲート構造は、前記第４接続構造を介して別のプログラミング線に接続されることができ、前記第４接続構造は、前記第４延在部の前記第３延在部から離れる一方の側に設置される、
    請求項２に記載のアンチヒューズ構造。
  10. 前記第５ゲート構造は、前記第３延在部に対応して設置された第５メインエリアと、前記第４延在部から離れる方向に向かって突出する第５サブエリアと、を備え、前記第３接続構造は、前記第５サブエリアに接続され、前記第６ゲート構造は、前記第４延在部に対応して設置された第６メインエリアと、前記第３延在部から離れる方向に向かって突出する第６サブエリアと、を備え、前記第４接続構造は、前記第６サブエリアに接続される、
    請求項９に記載のアンチヒューズ構造。
  11. 前記第１選択トランジスタと前記第２選択トランジスタは、第１軸を対称軸として対称して設置され、前記第１アンチヒューズユニットと前記第３アンチヒューズユニットは、前記第１軸を対称軸として対称して設置され、前記第２アンチヒューズユニットと前記第３アンチヒューズユニットは、前記第１軸を対称軸として対称して設置される、
    請求項１に記載のアンチヒューズ構造。
  12. アンチヒューズアレイであって、
    複数の請求項１に記載のアンチヒューズ構造を備え、
    複数の前記アンチヒューズ構造は、第１方向及び第２方向に沿ってアレイ状に配列され、前記第１方向は、前記第２方向に垂直するか、前記第２方向と鋭角の夾角を持つ、前記アンチヒューズアレイ。
  13. 前記第２方向において、隣接するアンチヒューズ構造の隣接するアンチヒューズユニットは、同一のゲート構造を共有する、
    請求項１２に記載のアンチヒューズアレイ。
  14. 前記第２方向に沿って配列されたアンチヒューズ構造の第１選択トランジスタは、同一のゲート構造を共有し、第２選択トランジスタは同一のゲート構造を共有する、
    請求項１２に記載のアンチヒューズアレイ。
  15. 請求項１２に記載のアンチヒューズアレイを備える、メモリ。
  16. 前記メモリは更に、前記第１方向に沿って配列され且つ前記第２方向に沿って延在する複数のプログラミング線を備え、前記第２方向に沿って配列された一行のアンチヒューズ構造は、４つの前記プログラミング線に対応し、４つの前記プログラミング線は、それぞれ、前記アンチヒューズ構造の前記第１アンチヒューズユニット、前記第２アンチヒューズユニット、前記第３アンチヒューズユニット、及び前記第４アンチヒューズユニットに接続される、
    請求項１５に記載のメモリ。
  17. 前記メモリは更に、第２方向に沿って配列され且つ第１方向に沿って延在する複数のビット線を備え、前記第１方向に沿って配列された一列のアンチヒューズ構造は、同一の前記ビット線を共有する、
    請求項１５に記載のメモリ。
JP2022552391A 2022-05-25 2022-06-02 アンチヒューズ構造、アンチヒューズアレイ及びメモリ Pending JP2024524780A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210577084.X 2022-05-25

Publications (1)

Publication Number Publication Date
JP2024524780A true JP2024524780A (ja) 2024-07-09

Family

ID=

Similar Documents

Publication Publication Date Title
US10347646B2 (en) Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
KR100423896B1 (ko) 축소가능한 2개의 트랜지스터 기억 소자
US20090115021A1 (en) Antifuse element in which more than two values of information can be written
US7692950B2 (en) Semiconductor memory device
CN114284272A (zh) 小面积低电压反熔丝元件与阵列
KR20030055132A (ko) 반도체 기억장치 및 기록과 판독의 제어방법
CN219628265U (zh) 记忆体装置
TWI835199B (zh) 反熔絲結構、反熔絲陣列及記憶體
KR101562429B1 (ko) 계층적 비트라인을 갖는 반도체 메모리 디바이스
WO2023040362A1 (zh) 反熔丝阵列结构及存储器
JP2024524780A (ja) アンチヒューズ構造、アンチヒューズアレイ及びメモリ
KR100261391B1 (ko) 반도체 기억 장치
EP4303921A1 (en) Anti-fuse structure, anti-fuse array, and memory
US7227232B2 (en) Contactless mask programmable ROM
TW202224148A (zh) 低成本低電壓反熔絲陣列
KR100440410B1 (ko) 다중레벨도전체워드라인스트래핑방식
US7161824B2 (en) Method for programming a memory arrangement and programmed memory arrangement
KR20070097358A (ko) 메모리 및 그 제조 방법
JP3319872B2 (ja) 半導体記憶装置
TWI769095B (zh) 高寫入效率的反熔絲陣列
US20240049461A1 (en) Anti-fuse array and memory
US20120243315A1 (en) Semiconductor memory device
US6864518B1 (en) Bit cells having offset contacts in a memory array
WO2023115967A1 (zh) 反熔丝阵列结构和存储器
US20230290404A1 (en) Semiconductor memory device