CN115705877A - 运用于电阻式存储单元阵列的形成控制方法 - Google Patents

运用于电阻式存储单元阵列的形成控制方法 Download PDF

Info

Publication number
CN115705877A
CN115705877A CN202210931598.0A CN202210931598A CN115705877A CN 115705877 A CN115705877 A CN 115705877A CN 202210931598 A CN202210931598 A CN 202210931598A CN 115705877 A CN115705877 A CN 115705877A
Authority
CN
China
Prior art keywords
resistive memory
memory cell
voltage
forming
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210931598.0A
Other languages
English (en)
Inventor
赖宗沐
吴孟权
张纬宸
林义琅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN115705877A publication Critical patent/CN115705877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提出一种运用于电阻式存储单元阵列的形成控制方法。本发明于电阻式存储单元阵列进行形成动作的过程，利用验证动作来判断电阻式存储单元是否成功完成形成动作。在本发明中，经由适当地改变形成脉冲的形成电压Vform或者脉冲宽度w，使得电阻式存储单元阵列中的所有电阻式存储单元皆能够成功地完成形成动作。

Description

运用于电阻式存储单元阵列的形成控制方法
技术领域
本发明是有关于一种存储单元阵列的控制方法，且特别是有关于一种运用于电阻式存储单元阵列的形成控制方法。
背景技术
电阻式存储器(resistive random-access memory，简称ReRAM)是一种非易失性存储器(non-volatile memory)，其由多个电阻式存储单元(ReRAM cell)组成电阻式存储单元阵列(ReRAM cell array)。由于电阻式存储器的制造工艺步骤较少且具备较快的写入速度，所以电阻式存储器非常适合取代系统单芯片(SOC)中的嵌入式闪存(embedded flashmemory)。
一般来说，电阻式存储单元中包括电阻性元件(resistive element)。而调整电阻性元件的电阻值即可控制电阻式存储单元的储存状态。其中，电阻式存储单元的储存状态可为低电阻值的设定状态(set state)或者高电阻值的重置状态(reset state)。
请参照图1，其所绘示为电阻性元件示意图。如图1所示，电阻性元件100包括堆叠的下电极106、绝缘层104、上电极102。当电阻性元件100制造完成之后，其为初始状态(initial state)。
在电阻性元件100开始正式运作之前，需要先进行形成动作(forming action)。在形成动作时，在上电极102与下电极106之间提供形成电压(forming voltage)，例如形成电压为2.8V。此时，绝缘层104中聚集的氧空位会形成导电丝(conducting filament)108，且导电丝108连接于上电极102与下电极106之间，并使得电阻性元件100成为低电阻值的设定状态(set state)。
当电阻性元件100经过形成动作之后，进一步提供低于形成电压的多种偏压，可使得电阻性元件100在低电阻值的设定状态(set state)与高电阻值的重置状态(resetstate)之间随意地切换。说明如下。
在低电阻值的设定状态时，可经由一重置动作(reset action)将电阻性元件100变更为高电阻值的重置状态。在重置动作时，在上电极102与下电极106之间提供重置电压(reset voltage)，例如重置电压约为1.7V。此时，绝缘层104中的导电丝108会经由氧化还原程序(redox process)，造成得导电丝108几乎不连接于上电极102与下电极106之间。也就是说，当重置动作完成后，上电极102与下电极106之间为高电阻值的重置状态。
在高电阻值的重置状态时，可经由设定动作(set action)将电阻性元件100变更为低电阻值的设定状态。在设定动作时，在上电极102与下电极106之间提供设定电压(setvoltage)，例如设定电压约为2.1V。此时，绝缘层104中的导电丝108会完整地连接于上电极102与下电极106之间。也就是说，当设定动作完成后，上电极102与下电极104之间为低电阻值的设定状态。
由以上说明可知，电阻性元件100制造完成后，皆需要先进行形成动作。之后，才可以对电阻性元件100进行重置动作或者设定动作。
再者，在读取动作时，在上电极102与下电极106之间提供读取电压(readvoltage)，例如读取电压约为0.3V～0.8V，并根据电阻性元件100所产生的读取电流(readcurrent)来判断电阻性元件100的储存状态。举例来说，在读取动作时，提供一参考电流(reference current)。当读取电流小于参考电流时，电阻性元件100被判断为高电阻值的重置状态。当读取电流大于参考电流时，电阻性元件100被判断为低电阻值的设定状态。
当然，读取电压也可以运用于验证动作(verification)。举例来说，对电阻性元件100进行形成动作之后，为了进一步确认电阻性元件100是否成功地形成导电丝108连接于上电极102与下电极106之间。此时，可对电阻性元件100进行验证动作。也就是说，于形成动作后进行验证动作时，一控制器(未绘示)提供读取电压至电阻性元件100，并根据电阻性元件100所产生的读取电流来进一步判断成动作是否成功。如果读取电流较大时，则判定电阻性元件100的形成动作成功并通过(pass)验证动作。反之，如果读取电流太低，则判定电阻性元件100的形成动作失败而无法通过(fail)验证动作。
相同地，对电阻性元件100进行设定动作或者重置动作之后，也可对电阻性元件100进行验证动作，并根据电阻性元件100所产生的读取电流来进一步确认电阻性元件100是否通过验证动作。举例来说，于重置动作后进行验证动作。如果读取电流较小而被判定为高电阻值的重置状态，则电阻性元件100通过验证动作，代表重置动作成功。反之，如果读取电流太大而被判定为低电阻值的设定状态，则电阻性元件100无法通过验证动作，代表重置动作失败。
请参照图2，其所绘示为电阻式存储单元阵列示意图。电阻式存储单元阵列200由m×n个电阻式存储单元c11～cmn所组成，其中m、n为正整数。再者，每个电阻式存储单元c11～cmn的结构相同，以下电阻式存储单元c11为例来说明，其他不再赘述。
电阻式存储单元c11为三端点元件(three-terminal device)。电阻式存储单元c11包括一电阻性元件R11与一选择晶体管M11。电阻性元件R11的第一端作为电阻式存储单元c11的第一端，电阻性元件R11的第二端连接至选择晶体管M11的第一漏/源端(drain/sourceterminal)，选择晶体管M11的第二漏/源端作为电阻式存储单元c11的第二端，选择晶体管M11的栅极端作为电阻式存储单元c11的控制端。
电阻式存储单元阵列200中，第一行n个电阻式存储单元c11～c1n的控制端连接至字线WL1，第一行n个电阻式存储单元c11～c1n的第一端连接至对应的位线BL1～BLn，第一行n个电阻式存储单元c11～c1n的第二端连接至对应的源极线SL1～SLn。第二行n个电阻式存储单元c21～c2n的控制端连接至字线WL2，第二行n个电阻式存储单元c21～c2n的第一端连接至对应的位线BL1～BLn，第二行n个电阻式存储单元c21～c2n的第二端连接至对应的源极线SL1～SLn，并依此类推。同理，第m行的n个电阻式存储单元cm1～cmn的控制端连接至字线WLm，第m行的n个电阻式存储单元cm1～cmn的第一端连接至对应的位线BL1～BLn，第m行的n个电阻式存储单元cm1～cmn的第二端连接至对应的源极线SL1～SLn。
举例来说，电阻式存储单元阵列200中有1024条字线，2048条位线，2048条源极线。亦即，m等于1024，n等于2048。
相同地，当电阻式存储单元阵列200制造完成后，需要先对每一个电阻式存储单元c11～cmn进行形成动作，并确认所有电阻式存储单元c11～cmn的形成动作成功后，才可以对电阻式存储单元c11～cmn进行重置动作或者设定动作。
以下分别以1×n以及m×1的电阻式存储单元阵列为例来说明形成控制方法，而此形成控制方法也可以运用于m×n的电阻式存储单元阵列。
请参照图3A至图3C，其所绘示为电阻式存储单元阵列的形成控制方法示意图。电阻式存储单元阵列由1×n个电阻式存储单元c1～cn所组成。
于进行形成控制方法时，将开启电压Von提供至字线WL1，将接地电压GND(亦即0V)提供至源极线SL1～SLn。接著，将形成脉冲(forming pulse)依序提供至位线BL1～BLn。其中，开启电压Von可为2.5V，形成脉冲(forming pulse)的脉冲宽度(pulse width)为w，脉冲高度(pulse height)为形成电压Vform。举例来说，脉冲宽度w为100ns，形成电压Vform为2.8V。
首先，对电阻式存储单元c1进行形成动作。如第3A图所示，将形成脉冲(formingpulse)提供至位线BL1，将接地电压GND提供至其他位线BL2～BLn。在电阻式存储单元c1中，由于字线WL1接收开启电压Von，选择晶体管M1开启(turn on)，电阻性元件R1二端承受形成电压Vform，并形成导电丝连接于电阻性元件R1二个端点之间。另外，在电阻式存储单元c2～cn中，由于位线BL2～BLn接收接地电压GND，电阻性元件R2～Rn两端未接收形成电压Vform而未形成导电丝。
接著，对电阻式存储单元c2进行形成动作。如图3B所示，将形成脉冲(formingpulse)提供至位线BL2，将接地电压GND提供至其他位线BL1、BL3～BLn。在电阻式存储单元c2中，由于字线WL1接收开启电压Von，选择晶体管M2开启，电阻性元件R2二端承受形成电压Vform，并形成导电丝连接于电阻性元件R2二个端点之间。另外，电阻式存储单元c3～cn中的电阻性元件R3～Rn未形成导电丝。
依此类推，依序提供形成脉冲至单一条位线。最后，对电阻式存储单元cn进行形成动作。如图3C所示，将形成脉冲(forming pulse)提供至位线BLn，将接地电压GND提供至其他位线。在电阻式存储单元cn中，由于字线WL1接收开启电压Von，选择晶体管Mn开启，电阻性元件Rn二端承受形成电压Vform，并形成导电丝连接于电阻性元件Rn二个端点之间。
换言之，利用上述方式，依序提供形成脉冲至位线BL1～BLn后，即可依序对1×n电阻式存储单元阵列的n个电阻式存储单元进行形成动作。
请参照图4A至图4C，其所绘示为电阻式存储单元阵列的形成控制方法示意图。电阻式存储单元阵列由m×1个电阻式存储单元c1～cm所组成。
于进行形成控制方法时，将接地电压GND(亦即0V)提供至源极线SL1，将形成脉冲(forming pulse)提供至位线BL1，并依序将开启电压Von提供至字线WL1～WLm。其中，开启电压Von可为2.5V，形成脉冲的脉冲宽度为w，脉冲高度为形成电压Vform。举例来说，脉冲宽度w为100ns，形成电压Vform为2.8V。
首先，对电阻式存储单元c1进行形成动作。如图4A所示，将开启电压Von提供至字线WL1，将关闭电压Voff提供至其他字线WL2～WLm，将形成脉冲(forming pulse)提供至位线BL1，将接地电压GND提供至源极线SL1。举例来说，关闭电压Voff可在-0.3V～-0.1V之间。在电阻式存储单元c1中，由于字线WL1接收开启电压Von，选择晶体管M1开启(turn on)，电阻性元件R1二端承受形成电压Vform，并形成导电丝连接于电阻性元件R1二个端点之间。另外，在电阻式存储单元c2～cm中，由于字线WL2～WLm接收关闭电压Voff，电阻性元件R2～Rm两端未接收形成电压Vform而未形成导电丝。
接著，对电阻式存储单元c2进行形成动作。如图4B所示，将开启电压Von提供至字线WL2，将关闭电压Voff提供至其他字线WL1、WL3～WLm，将形成脉冲(forming pulse)提供至位线BL1，将接地电压GND提供至源极线SL1。因此，电阻性元件R2二端承受形成电压Vform，并形成导电丝连接于电阻性元件R2二个端点之间。另外，电阻式存储单元c3～cm中的电阻性元件R3～Rm未形成导电丝。
依此类推，依序提供开启电压Von至单一条字线。最后，对电阻式存储单元cm进行形成动作。如图4C所示，将开启电压Von提供至字线WLm，将关闭电压Voff提供至其他字线，将形成脉冲(forming pulse)提供至位线BL1，将接地电压GND提供至源极线SL1。因此，电阻性元件Rm二端承受形成电压Vform，并形成导电丝连接于电阻性元件Rm二个端点之间。
换言之，利用上述方式，依序提供开启电压Von至字线WL1～WLm后，即可依序对m×1电阻式存储单元阵列的m个电阻式存储单元进行形成动作。
理想上，在上述m×1的电阻式存储单元阵列中，当字线的数目很少时，例如20条字线(m＝20)，利用上述方式可成功地对存储单元阵列进行形成动作。然而，当电阻式存储单元阵列中字线数目很多时，例如1024条位线(m＝1024)，考虑到位线BL1的负载(load)以及电阻式存储单元的漏电流(leakage current)，利用上述的形成控制方法会造成形成动作失败。以下说明之。
请参照图5A至图5C，其所绘示为电阻式存储单元阵列进行形成控制方法的实际情况。其中，电阻式存储单元阵列由1024×1个电阻式存储单元c1～c1024所组成。亦即，电阻式存储单元阵列有1024条位线WL1～WL1024。
相同地，于进行形成控制方法时，将形成脉冲(forming pulse)提供至位线BL1，将接地电压GND(亦即0V)提供至源极线SL1。接著，依序将开启电压Von提供至字线WL1～WL1024，其他字线则接收关闭电压Voff。亦即，依序对电阻式存储单元c1～c1024进行形成动作。其中，开启电压Von可为2.5V，关闭电压Voff在-0.3V～-0.1V之间。
首先，对电阻式存储单元c1进行形成动作。如图5A所示，将开启电压Von提供至字线WL1，将关闭电压Voff提供至其他字线WL2～WL1024，将形成脉冲(forming pulse)提供至位线BL1，将接地电压GND提供至源极线SL1。在电阻式存储单元c1中，由于字线WL1接收开启电压Von，选择晶体管M1开启(turn on)。此时，位线BL1接收脉冲高度2.8V的形成脉冲，所以位线电压(VBL1)为2.8V。因此，导电丝连接于电阻性元件R1二个端点之间。亦即，电阻式存储单元c1形成动作成功。
接著，对电阻式存储单元c2进行形成动作，将开启电压Von提供至字线WL2，并将关闭电压Voff提供至其他字线WL1、WL3～WL1024。如图4B所示，在电阻式存储单元c1中，虽然选择晶体管M1接收关闭电压Voff，但由于电阻性元件R1已经变更为低电阻值的设定状态，所以选择晶体管M1会产生漏电流Ileak1，并由位线BL1流向源极线SL1。换句话说，由于电阻式存储单元c1产生的漏电流以及位线BL1的负载影响，会造成脉冲高度(pulse height)下降。
如图5B所示，提供形成脉冲至位线BL1时，形成脉冲的脉冲高度会下降至2.795V，使得位线电压VBL1为2.795V。而2.795V的位线电压VBL1仍可让电阻式存储单元c2内的电阻性元件R2形成导电丝连接于二个端点之间。亦即，电阻式存储单元c2形成动作成功。
同理，继续对电阻式存储单元c3进行形成动作。将开启电压Von提供至字线WL3，并将关闭电压Voff提供至其他字线时。此时，电阻式存储单元c1、c2都会产生漏电流，造成位线电压VBL1更低于2.795V，但仍足以让电阻式存储单元c3的形成动作成功。
随著完成形成动作的电阻式存储单元数目增加，源极线SL1上的漏电流增加，且电阻式存储单元接收到的位线电压VBL1会越低。如图5C所示，对电阻式存储单元c21进行形成动作时，将开启电压Von提供至字线WL21，并将关闭电压Voff提供至其他字线。由于电阻式存储单元阵列中，前二十个电阻式存储单元c1～c20的形成动作成功，所以二十个电阻式存储单元c1～c20皆会产生漏电流，且源极线SL1上的总漏电流Ileak大小为
Figure BDA0003781715990000071
此时，电阻式存储单元c21只能接收约2.7V的位线电压VBL1。
如图5C所示，2.7V的位线电压VBL1已太低，无法让电阻式存储单元c21内的电阻性元件R21形成导电丝连接于二个端点之间。亦即，电阻式存储单元c21形成动作失败。同理，电阻式存储单元阵列中，电阻式存储单元c21之后的电阻式存储单元c22～c1024也会形成动作失败。
发明内容
本发明有关于一种运用于电阻式存储单元阵列的形成控制方法，该电阻式存储单元阵列中包括m个电阻式存储单元，且m为正整数，该形成控制方法包括下列步骤：(a)设定i等于1；(b)提供初始的形成电压；(c)以该形成电压产生形成脉冲，并对该电阻式存储单元阵列中的第i电阻式存储单元进行形成动作；(d)对该第i电阻式存储单元进行验证动作，并判断该第i电阻式存储单元是否通过该验证动作；(e)当该第i电阻式存储单元未通过该验证动作且运用于该第i电阻式存储单元的该形成电压未到达预定改变次数时，提高该形成电压后，执行该步骤(c)；(f)当该第i电阻式存储单元未通过该验证动作且运用于该第i电阻式存储单元的该形成电压到达该预定的改变次数时，将i加1后，执行步骤(c)；(g)当该第i电阻式存储单元通过该验证动作且i不等于m时，将i加1后，执行步骤(c)；以及，(h)当该第i电阻式存储单元通过该验证动作且i等于m时，完成该形成控制方法。
本发明有关于一种运用于电阻式存储单元阵列的形成控制方法，该形成控制方法包括下列步骤：(a)提供初始的形成电压；(b)提供初始的脉冲宽度；(c)根据该形成电压与该脉冲宽度产生形成脉冲，并对选定行中的多个电阻性存储单元进行形成动作；(d)判断该选定行中的该些电阻式存储单元是否都通过该验证动作；(e)当该选定列中的该些电阻式存储单元皆通过该验证动作时，决定下一选定行，并执行步骤(b)；(f)当该选定行中的该些电阻式存储单元未全部通过该验证动作，且该脉冲宽度未到达第一预定改变次数时，增加该脉冲宽度后，执行该步骤(c)；(g)当该选定行中的该些电阻式存储单元未全部通过该验证动作，该脉冲宽度到达该第一预定改变次数，且该形成电压未到达第二预定改变次数时，提高该形成电压后，执行该步骤(b)；以及，(h)当该选定行中的该些电阻式存储单元未全部通过该验证动作，该脉冲宽度到达该第一预定改变次数，且该形成电压到达该第二预定改变次数时，决定下一选定行，并执行步骤(b)。
为了对本发明上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1为电阻性元件示意图；
图2为电阻式存储单元阵列示意图；
图3A至图3C为电阻式存储单元阵列的形成控制方法示意图；
图4A至图4C为电阻式存储单元阵列的形成控制方法示意图；
图5A至图5C为电阻式存储单元阵列进行形成控制方法的实际情况；
图6A为本发明第一实施例的电阻式存储单元阵列的形成控制方法流程图；
图6B为电阻式存储单元阵列中每个电阻式存储单元进行形成动作的次数以及对应的形成电压的统计图；
图7A为本发明第二实施例的电阻式存储单元阵列的形成控制方法流程图；
图7B为电阻式存储单元阵列中每个电阻式存储单元进行形成动作的次数以及对应的形成电压的统计图；
图8A为本发明电阻式存储器；以及
图8B为本发明第三实施例的电阻式存储单元阵列的形成控制方法流程图。
具体实施方式
在电阻式存储单元阵列中，随著形成动作成功的电阻式存储单元数目越多，会产生越多的漏电流导致位线电压下降，并影响到后续尚未进行形成动作成功的电阻式存储单元。
因此，本发明提出一种运用于电阻式存储单元阵列的形成控制方法。本发明利用验证动作来判断电阻式存储单元，并且适当地改变形成脉冲的形成电压Vform或者脉冲宽度w，使得电阻式存储单元阵列中的所有电阻式存储单元皆能够成功地完成形成动作。
请参照图6A，其所绘示为本发明第一实施例的电阻式存储单元阵列的形成控制方法流程图。于开始进行形成控制方法时，设定i等于1(步骤S602)，且提供初始形成电压Vform(步骤S604)。接著，以形成电压Vform产生形成脉冲(forming pulse)来依序对电阻式存储单元ci至cm进行形成动作(步骤S606)。
接著，判断电阻式存储单元ci是否通过验证动作(步骤S608)。当电阻式存储单元ci通过验证动作且电阻式存储单元ci不是最后一个电阻式存储单元，亦即i等于m不成立(步骤S610)时，将i增加1(步骤S612)后回到步骤S608。另外，当电阻式存储单元ci通过验证动作且电阻式存储单元ci为最后一个电阻式存储单元，亦即判断i等于m成立(步骤S610)时，结束形成控制方法。
另外，当电阻式存储单元ci无法通过验证动作时，则提高形成电压Vform(步骤S614)，并回到步骤S606。举例来说，于提高形成电压Vform时，可将原形成电压Vform加上一增量电压，成为更新的形成电压Vform，亦即Vform＝Vform+ΔV。
举例来说，本发明第一实施例的形成控制方法可运用于图5A的电阻式存储单元阵列，其m×1个电阻式存储单元c1～cm所组成。其中，m为1024，电阻式存储单元阵列具有1024条字线WL1～WL1024。
请参照图6B，其所绘示为电阻式存储单元阵列中每个电阻式存储单元进行形成动作的次数以及对应的形成电压的统计图。其中，初始形成电压Vform为2.8V，形成电压Vform的增量电压ΔV为0.2V。
于开始进行第一实施例的形成控制方法时，由图6B的统计图可知，i等于1，且根据2.8V的初始形成电压Vform来产生形成脉冲(forming pulse)，并将开启电压Von依序提供至位线WL1～WL1024，使得电阻式存储单元c1至c1024进行第一次形成动作(1st)。
上述动作完成后，由于i等于1，所以电阻式存储单元c1进行验证动作。当电阻式存储单元c1通过验证动作时，i增加1(亦即，i等于2)，所以电阻式存储单元c2进行验证动作。依此类推，持续对后续的电阻式存储单元进行验证动作。
如图6B所示，于i等于21时，电阻式存储单元c21无法通过验证动作。此时，将形成电压Vform增加为3.0V(2.8V+0.2V)，并根据3.0V的形成电压Vform来产生形成脉冲，并将开启电压Von依序提供至位线WL21～WL1024，使得电阻式存储单元c21至c1024进行第二次形成动作(2nd)。
上述动作完成后，由于i等于21，所以由电阻式存储单元c21开始进行验证动作，并依序对后续的电阻式存储单元进行验证动作。
如图6B所示，于i等于150时，电阻式存储单元c150无法通过验证动作。此时，将形成电压Vform增加为3.2V(3.0V+0.2V)，并根据3.2V的形成电压Vform来产生形成脉冲，并将开启电压Von依序提供至位线WL150～WL1024，使得电阻式存储单元c150至c1024进行第三次形成动作(3rd)。
于上述动作完成后，由于i等于150，所以由电阻式存储单元c150开始进行验证动作，并依序对后续的电阻式存储单元进行验证动作。
相同的流程，于i等于510时，电阻式存储单元c510无法通过验证动作，所以形成脉冲的形成电压Vform分别增加为3.4V，并对电阻式存储单元c510至c1024进行第四次(4th)的形成动作。另外，于i等于775时，电阻式存储单元c775无法通过验证动作，所以形成脉冲的形成电压Vform分别增加为3.6V，并对电阻式存储单元c775至c1024进行第五次(5th)的形成动作。
最后，当形成电压Vform增加至3.8V时，根据3.8V的形成电压Vform来产生形成脉冲，并依序对电阻式存储单元c930至c1024进行第六次形成动作(6th)后，且电阻式存储单元c930至c1024皆通过验证动作。
经由上述的形成控制方法流程后，可确认所有的电阻式存储单元c1～c1024皆成功地通过验证动作，所以结束本发明的形成控制方法。
在本发明第一实施例中，许多电阻式存储单元会进行多次形成动作，使得形成控制方法耗费较多的时间。举例来说，电阻式存储单元c930～c1024会进行六次形成动作。而修改第一实施例的形成控制方法，可以解决上述问题。
请参照图7A，其所绘示为本发明第二实施例的电阻式存储单元阵列的形成控制方法流程图。于开始进行形成控制方法时，设定i等于1(步骤S702)，且提供初始形成电压Vform(步骤S704)。接著，以形成电压Vform产生形成脉冲并对电阻式存储单元ci进行形成动作(步骤S706)。
之后，判断电阻式存储单元ci是否通过验证动作(步骤S708)。当电阻式存储单元ci通过验证动作且电阻式存储单元ci不是最后一个电阻式存储单元，亦即i等于m不成立(步骤S710)时，将i增加1(步骤S712)后回到步骤S706。再者，当电阻式存储单元ci通过验证动作且电阻式存储单元ci是最后一个电阻式存储单元，亦即i等于m成立(步骤S710)时，则结束形成控制方法。
在步骤708中，当电阻式存储单元ci未通过验证时，则进一步判断提供至电阻式存储单元ci的形成电压Vform是否到达预设的改变次数(步骤S714)。如果形成电压Vform尚未到达预设的改变次数，则提高形成电压Vform(步骤S716)，并回到步骤S706。举例来说，于提高形成电压Vform时，可将原形成电压Vform加上一增量电压ΔV，成为更新的形成电压Vform，亦即Vform＝Vform+ΔV。另外，如果形成电压Vform已经到达预设的改变次数，则确认电阻式存储单元ci为损坏存储单元(bad cell)，并回到步骤S712。
相同地，本发明第二实施例的形成控制方法可运用于图5A的电阻式存储单元阵列，其m×1个电阻式存储单元c1～cm所组成。其中，m为1024，电阻式存储单元阵列具有1024条字线WL1～WL1024。
请参照图7B，其所绘示为电阻式存储单元阵列中每个电阻式存储单元进行形成动作的次数以及对应的形成电压的统计图。其中，初始形成电压Vform为2.8V，形成电压Vform的增量电压ΔV为0.2V，形成电压Vform预设的改变次数为1次。
由图7B的统计图可知，于开始进行形成控制方法时，i等于1，以2.8V的初始形成电压Vform来产生形成脉冲，并对电阻式存储单元c1进行形成动作与验证动作。再者，如果电阻式存储单元c1通过验证动作，则i增加1(亦即，i等于2)，并继续以脉冲高度2.8V的形成脉冲对电阻式存储单元c2进行形成动作与验证动作。并依此类推。
如图7B所示，于i等于21时，利用脉冲高度2.8V的形成脉冲进行形成动作后，电阻式存储单元c21无法通过验证动作。由于提供电阻式存储单元c21的形成电压Vform未到达预设的改变次数(1次)，因此形成电压Vform增加为3.0V(2.8V+0.2V)。之后，以脉冲高度3.0V的形成脉冲对电阻式存储单元c21进行形成动作与验证动作。再者，确认电阻式存储单元c21通过验证动作后，则i增加1(亦即，i等于22)，并继续以脉冲高度3.0V的形成脉冲对电阻式存储单元c22进行形成动作与验证动作。并依此类推。
如图7B所示，于i等于150时，利用脉冲高度3.0V的形成脉冲进行形成动作后，电阻式存储单元c150无法通过验证动作。由于提供电阻式存储单元c150的形成电压Vform未到达预设的改变次数(1次)，因此形成电压Vform增加为3.2V(3.0V+0.2V)。之后，以脉冲高度3.2V的形成脉冲对电阻式存储单元c150进行形成动作与验证动作。再者，确认电阻式存储单元c150通过验证动作后，则i增加1(亦即，i等于151)，并继续以脉冲高度3.2V的形成脉冲对电阻式存储单元c151进行形成动作与验证动作。并依此类推。
相同的流程，于i等于510时，电阻式存储单元c510无法通过验证动作，所以形成电压Vform分别增加为3.4V。另外，于i等于775时，电阻式存储单元c775无法通过验证动作，所以形成电压Vform分别增加为3.6V。
最后，当形成电压Vform增加至3.8V时，对电阻式存储单元c930至c1024进行形成动作并通过验证动作。
当上述流程完成后，可确认所有的电阻式存储单元c1～c1024已经成功地通过验证动作，并结束本发明的形成控制方法。
由以上的说明可知，第二实施例的形成控制方法确实可减少电阻式存储单元进行形成动作的次数，大幅减少形成控制方法所需的时间。另外，本发明并未限定步骤S714中预设的改变次数。举例来说，可以设定预设的改变次数为2次，则每个电阻式存储单元最多可以进行三次形成动作。
再者，第一实施例与第二实施例的形成控制方法以m×1的电阻式存储单元阵列为例来说明，并对一行(column)的电阻式存储单元来进行形成动作。
实际上，本发明也可以运用于1×n的电阻式存储单元阵列。举例来说，将第二实施例中，步骤710中的字母"m"由字母"n"取代即可。也就是说，运用于1×n的电阻式存储单元阵列时，于位线WL1接收开启电压Von后，依序对位线BL1～BLn提供形成脉冲，即可对一行(row)的电阻式存储单元进行形成动作。
同理，将本发明第一实施例与第二实施例运用于m×n的电阻式存储单元阵列时，可以对一行(column)的m个电阻式存储单元进行形成动作，之后再对下一行的m个电阻式存储单元进行形成动作，依此类推，进行n次之后，即可结束m×n的电阻式存储单元阵列的形成控制方法。或者，可以对一行的n个电阻式存储单元进行形成动作，之后再对下一行(row)的n个电阻式存储单元进行形成动作，依此类推，进行m次之后，即可结束m×n的电阻式存储单元阵列的形成控制方法。
本发明的第一实施例与第二实施例皆是改变形成电压Vform来改变形成脉冲，脉冲宽度w并未改变。当然，本发明也可以改变脉冲宽度w或形成电压Vform来改变形成脉冲。
请参照图8A，其所绘示为本发明电阻式存储器。电阻式存储器包括控制器810、电阻式存储单元阵列、感测放大器(sense amplifier，SA)860、字线选择器(word lineselector)820、位线选择器(bit line selector)830、源极线选择器(source lineselector)840。基本上，m×n的电阻式存储单元阵列的结构相同于图2，此处不再赘述其连接关系。举例来说，m与n皆为正整数，m等于1024，n等于2048。
控制器810产生字线选择信号WLsel、位线选择信号BLsel、源极线选择信号SLsel用以决定电阻式存储单元阵列中的选定存储单元。再者，控制器810可对选定存储单元进行形成动作、设定动作、重置动作、读取动作以及验证动作。
控制器810包括一脉冲宽度控制电路816与一电压产生电路814。举例来说，于形成动作时，脉冲宽度控制电路816产生脉冲宽度控制信号wctrl，电压产生电路814产生的运作电压VOP即等于形成电压Vform，使得选定存储单元进行形成动作。类似地，于设定动作时，电压产生电路814产生的运作电压VOP即等于设定电压，使得选定存储单元进行设定动作。于重置动作时，电压产生电路814产生的运作电压VOP即等于重置电压，使得选定存储单元进行重置动作。
另外，控制器810还包括一验证控制电路812。于验证动作时，验证控制电路812可接收储存状态信号Ss，用以判断选定存储单元是否通过验证动作。而验证控制电路812更可以控制电压产生电路814改变运作电压VOP(亦即，形成电压Vform)，或者控制脉冲宽度控制电路816改变脉冲宽度控制信号wctrl。
字线选择器820连接至字线WL1～WLm，字线选择器820根据字线选择信号WLsel将开启电压Von提供至字线其中之一，其他字线则提供关闭信号Voff。举例来说，字线选择器820根据字线选择信号WLsel将开启电压Von提供至字线WL1，其他字线WL2～WLm则提供关闭信号Voff。此时，电阻式存储单元阵列中，字线WL1为选定字线(selected word line)，连接至字线WL1的第一行即为选定行(selected row)。
位线选择器830连接至位线BL1～BLn，位线选择器830根据位线选择信号BLsel、脉冲宽度控制信号(pulse width control signal)wctrl、运作电压VOP，将形成脉冲(formingpulse)、设定电压或者重置电压提供至选定位线。其中，位线选择器830包括一切换电路(switching circuit)832与多个驱动器(driver)851～85n。驱动器(driver)851～85n接收运作电压VOP以及脉冲宽度控制信号wctrl。再者，切换电路832连接于驱动器851～85n与位线BL1～BLn之间。切换电路832根据位线选择信号BLsel决定位线BL1～BLn其中之一为选定位线，决定驱动器851～85n其中之一为选定驱动器，并将选定驱动器连接至选定位线。于形成动作时，位线选择器830根据脉冲宽度控制信号wctrl与形成电压Vform，产生形成脉冲并提供至选定位线。类似地，于设定动作时，位线选择器830提供设定电压至选定位线。于重置动作时，位线选择器830提供重置电压至选定位线。
源极线选择器840连接至源极线SL1～SLn，源极线选择器840根据源极线选择信号SLsel决定源极线SL1～SLn其中之一为选定源极线，并于形成动作时将选定源极线连接至接地电压GND(0V)。也就是说，电阻式存储单元阵列中的选定存储单元係由字线选择信号WLsel、位线选择信号BLsel、源极线选择信号SLsel来决定。
另外，于读取动作或者验证动作时，源极线选择器840可提供读取电压至选定源极线。并且，位线选择器830中的切换电路832可以将选定位线上的电流传递至感测放大器860。另外，感测放大器860接收参考电流Iref以及选定源极线上的电流，便产生储存状态信号Ss以决定选定存储单元的储存状态。
请参照图8B，其所绘示为本发明第三实施例的电阻式存储单元阵列的形成控制方法流程图。于开始进行形成控制方法时，提供初始形成电压Vform(步骤S802)以及初始脉冲宽度w(步骤S804)。接著，根据形成电压Vform以及脉冲宽度产生形成脉冲(forming pulse)，并对选定行中的电阻性存储单元进行形成动作(步骤S806)。举例来说，对选定行中尚未通过验证动作的电阻性存储单元进行形成动作。
接著，判断选定行的电阻式存储单元是否都通过验证动作(步骤S808)。在本发明的实施例中，选定行中的电阻式存储单元会先进行形成动作。然后，此选定行中进行形成动作后的电阻式存储单元会继续进行验证动作。也就是说，对步骤S806中进行形成动作的电阻式存储单元进行验证动作。于所有电阻式存储单元通过验证动作时，代表选定行的所有电阻式存储单元都已完成形成动作。此时，即可决定下一选定行(步骤S814)，并回到步骤S804。
于确认选定行中尚有电阻式存储单元未通过验证动作时，代表选定行中尚有电阻式存储单元未完成形成动作。此时，判断脉冲宽度w是否到达预设的改变次数(步骤S810)。如果判断脉冲宽度w未到达预设的改变次数，则增加脉冲宽度w(步骤S812)后，回到步骤S806。举例来说，脉冲宽度w的预设的改变次数为二次，则会有三种脉冲宽度。例如，初始脉冲宽度w为100ns，第一次改变后的脉冲宽度w为500ns，第二次改变后的脉冲宽度w为1μs。也就是说，在形成电压Vform未改变的情况下，步骤S806至步骤S810最多会进行三次。
另外，当脉冲宽度w已到达预设的改变次数(步骤S810)时，则再判断形成电压Vform是否到达预设的改变次数(步骤S816)。如果形成电压Vform尚未到达预设的改变次数(例如一次)时，则提高形成电压Vform(步骤S818)后，进入步骤S804。举例来说，于提高形成电压Vform时，可将原形成电压Vform加上一增量电压，成为更新的形成电压Vform，亦即Vform＝Vform+ΔV。
再者，如果形成电压Vform已经到达预设的改变次数时，虽然选定行中仍有未通过验证动作的电阻性存储单元，但是选定行不再进行任何形成动作，并决定下一选定行(步骤S814)。在上述的步骤中，于决定下一选定行(步骤S814)之前，更可以进一步判断选定行中未通过验证动作的电阻性存储单元数目是否小于临限数目。如果未通过验证动作的电阻性存储单元小于临限数目，则代表此选定行已完成形成动作。反之，如果未通过验证动作的电阻性存储单元数目大于等于临限数目，则代表此选定行为失败行(fail row)。
举例来说，选定行中有2048个电阻式存储单元，且临限数目为3。如果选定行中未通过验证动作的电阻性存储单元数目小于3个，则可视为选定行的电阻性存储单元已成功完成形成动作。如果选定行中未通过验证动作的电阻性存储单元数目大于等于3个，则此选定行被视为失败行，并被捨弃，未来不会用来储存数据。
在图8B中，决定下一选定行(步骤S814)会持续的进行，直到电阻式存储单元阵列中最后一行的电阻式存储单元执行完形成动作后才会结束本发明的形成控制方法。基本上，在本发明的实施例中，当选定行中仍有未通过印证动作的电阻式存储单元(步骤S808)时，则在进行步骤S812或步骤S818后回到步骤S806时，仅对选定行中尚未通过验证动作的电阻式存储单元进行形成动作，而已经通过验证动作的电阻式存储单元则抑制(inhibit)形成动作，亦即通过验证动作的电阻式存储单元不会再进行形成动作。
由以上的说明可知，本发明提出一种运用于电阻式存储单元阵列的形成控制方法。于电阻式存储单元阵列进行形成动作时，利用验证动作来判断电阻式存储单元，并且适当地改变形成脉冲的形成电压Vform或者脉冲宽度w，使得电阻式存储单元阵列中的所有电阻式存储单元皆能够成功地完成形成动作。
综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种修改与润色。因此，本发明的保护范围当视申请专利范围所界定者为准。
【符号说明】
100:电阻式存储单元
102,106:电极
104:绝缘层
108:导电丝
200:电阻式存储单元阵列
810:控制器
812:验证控制电路
814:电压产生电路
816:脉冲宽度控制电路
820:字线选择器
830:位线选择器
832:切换电路
840:源极线选择器
851～85n:驱动器
860:感测放大器
S602～S614:步骤流程
S702～S716:步骤流程
S802～S818:步骤流程

Claims (19)

1.一种运用于电阻式存储单元阵列的形成控制方法，该电阻式存储单元阵列中包括m个电阻式存储单元，且m为正整数，该形成控制方法包括下列步骤：
(a)设定i等于1；
(b)提供初始的形成电压；
(c)以该形成电压产生形成脉冲，并对该电阻式存储单元阵列中的第i电阻式存储单元进行形成动作；
(d)对该第i电阻式存储单元进行验证动作，并判断该第i电阻式存储单元是否通过该验证动作；
(e)当该第i电阻式存储单元未通过该验证动作且运用于该第i电阻式存储单元的该形成电压未到达预定改变次数时，提高该形成电压后，执行该步骤(c)；
(f)当该第i电阻式存储单元未通过该验证动作且运用于该第i电阻式存储单元的该形成电压到达该预定的改变次数时，将i加1后，执行步骤(c)；
(g)当该第i电阻式存储单元通过该验证动作且i不等于m时，将i加1后，执行步骤(c)；以及
(h)当该第i电阻式存储单元通过该验证动作且i等于m时，完成该形成控制方法。
2.如权利要求1所述的形成控制方法，其中该形成脉冲具有脉冲宽度与脉冲高度，且该脉冲高度等于该形成电压。
3.如权利要求1所述的形成控制方法，其中该电阻式存储单元阵列为m×1电阻式存储单元阵列，且该第i电阻式存储单元包括：
电阻性元件，该电阻性元件的第一端连接至该至位线；以及
选择晶体管，该选择晶体管的第一漏/源端连接至该电阻性元件的第二端，该选择晶体管的第二漏/源端连接至源极线，且该选择晶体管的栅极端连接至第i字线。
4.如权利要求3所述的形成控制方法，其中对该第i电阻式存储单元进行该形成动作时，提供开启电压至该第i字线，提供该形成脉冲至该位线，提供该接地电压至该源极线。
5.如权利要求4所述的形成控制方法，其中对该第i电阻式存储单元进行该验证动作时，提供该开启电压至该第i字线，提供读取电压至该第i电阻式存储单元，且根据该第i电阻式存储单元产生的读取电流判断该第i电阻式存储单元是否通过该验证动作。
6.如权利要求5所述的形成控制方法，其中当该读取电流大于一参考电流时，判断该第i电阻式存储单元通过该验证动作；以及，当该读取电流小于该参考电流时，判断该第i电阻式存储单元未通过该验证动作。
7.如权利要求1所述的形成控制方法，其中于该步骤(f)中，确认该第i电阻式存储单元为损坏存储单元。
8.如权利要求1所述的形成控制方法，其中于该步骤(e)中，提高该形成电压时，将该形成电压加上一增量电压成为更新的该形成电压。
9.一种运用于电阻式存储单元阵列的形成控制方法，该形成控制方法包括下列步骤：
(a)提供初始的形成电压；
(b)提供初始的脉冲宽度；
(c)根据该形成电压与该脉冲宽度产生形成脉冲，并对选定行中的多个电阻性存储单元进行形成动作；
(d)判断该选定行中的该些电阻式存储单元是否都通过该验证动作；
(e)当该选定行中的该些电阻式存储单元皆通过该验证动作时，决定下一选定行，并执行步骤(b)；
(f)当该选定行中的该些电阻式存储单元未全部通过该验证动作，且该脉冲宽度未到达第一预定改变次数时，增加该脉冲宽度后，执行该步骤(c)；
(g)当该选定行中的该些电阻式存储单元未全部通过该验证动作，该脉冲宽度到达该第一预定改变次数，且该形成电压未到达第二预定改变次数时，提高该形成电压后，执行该步骤(b)；以及
(h)当该选定行中的该些电阻式存储单元未全部通过该验证动作，该脉冲宽度到达该第一预定改变次数，且该形成电压到达该第二预定改变次数时，决定下一选定行，并执行步骤(b)。
10.如权利要求9所述的形成控制方法，其中该步骤(c)还包括下列步骤：根据该形成电压与该脉冲宽度产生该形成脉冲，对该选定行中的该些电阻性存储单元进行该形成动作，且该些电阻性存储单元尚未通过该验证动作。
11.如权利要求9所述的形成控制方法，其中该形成脉冲具有该脉冲宽度与一脉冲高度，且该脉冲高度等于该形成电压。
12.如权利要求9所述的形成控制方法，其中该电阻式存储单元阵列为m×n电阻式存储单元阵列，且该选定行包括n个电阻式存储单元，其中该n个电阻式存储单元中的第一电阻式存储单元包括：
电阻性元件，该电阻性元件的第一端连接至该至第一位线；以及
选择晶体管，该选择晶体管的第一漏/源端连接至该电阻性元件的第二端，该选择晶体管的第二漏/源端连接至第一源极线，且该选择晶体管的栅极端连接至第一字线。
13.如权利要求12所述的形成控制方法，其中对该第一电阻式存储单元进行该形成动作时，提供开启电压至该第一字线，提供该形成脉冲至该第一位线，提供该接地电压至该第一源极线。
14.如权利要求13所述的形成控制方法，其中对该第一个电阻式存储单元进行该验证动作时，提供该开启电压至该第一字线，提供读取电压至该第一个电阻式存储单元，且根据该第一个电阻式存储单元产生的读取电流判断该第一个电阻式存储单元是否通过该验证动作。
15.如权利要求14所述的形成控制方法，其中当该读取电流大于参考电流时，判断该第一电阻式存储单元通过该验证动作；以及，当该读取电流小于该参考电流时，判断该第一电阻式存储单元未通过该验证动作。
16.如权利要求12所述的形成控制方法，其中该决定下一选定行步骤持续进行，直到电阻式存储单元阵列中的第m行的n个电阻式存储单元执行完形成动作后，结束该形成控制方法。
17.如权利要求12所述的形成控制方法，其中该步骤(h)还包括下列步骤：
(h1)当该选定行中未通过验证动作的电阻性存储单元数目小于临限数目时，决定下一选定行，并执行步骤(b)；以及
(h2)当该选定行中未通过验证动作的电阻性存储单元数目大于等于该临限数目时，该选定行为失败行，决定下一选定行，执行步骤(b)。
18.如权利要求9所述的形成控制方法，其中于该步骤(g)中，提高该形成电压时，将该形成电压加上增量电压成为更新的该形成电压。
19.如权利要求9所述的形成控制方法，其中于进行该步骤(f)或该步骤(g)之后，进入该步骤(c)时，对该选定行中尚未通过该验证动作的电阻性存储单元进行该形成动作，对该选定行中已通过该验证动作的电阻性存储单元则不进行该形成动作。
CN202210931598.0A 2021-08-13 2022-08-04 运用于电阻式存储单元阵列的形成控制方法 Pending CN115705877A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163232668P 2021-08-13 2021-08-13
US63/232,668 2021-08-13

Publications (1)

Publication Number Publication Date
CN115705877A true CN115705877A (zh) 2023-02-17

Family

ID=85176889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210931598.0A Pending CN115705877A (zh) 2021-08-13 2022-08-04 运用于电阻式存储单元阵列的形成控制方法

Country Status (3)

Country Link
US (3) US20230047939A1 (zh)
CN (1) CN115705877A (zh)
TW (3) TWI799240B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915749B2 (en) * 2021-05-14 2024-02-27 Ememory Technology Inc. Resistive memory device and forming method thereof with improved forming time and improved forming uniformity

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321507B2 (en) * 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
US7602029B2 (en) * 2006-09-07 2009-10-13 Alpha & Omega Semiconductor, Ltd. Configuration and method of manufacturing the one-time programmable (OTP) memory cells
JP4901899B2 (ja) * 2009-03-30 2012-03-21 株式会社東芝 磁気抵抗効果メモリ
US8902629B2 (en) * 2010-09-28 2014-12-02 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
KR101194933B1 (ko) * 2010-12-08 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치
JP5209150B1 (ja) * 2011-07-21 2013-06-12 パナソニック株式会社 不揮発性半導体記憶装置とその読み出し方法
US9214214B2 (en) * 2013-09-09 2015-12-15 Qualcomm Incorporated Physically unclonable function based on the random logical state of magnetoresistive random-access memory
US20150071432A1 (en) 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
US10536281B2 (en) 2014-07-30 2020-01-14 University Of South Florida Magnetic memory physically unclonable functions
US9524776B2 (en) * 2015-04-28 2016-12-20 Panasonic Intellectual Property Management Co., Ltd. Forming method for variable-resistance nonvolatile memory element
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
CN106558335B (zh) * 2015-09-30 2020-04-24 华邦电子股份有限公司 存储器驱动装置以及方法
US10163503B2 (en) * 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM array with current limiting element to enable efficient forming operation
US10032521B2 (en) 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN107919375B (zh) 2016-10-06 2020-08-21 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
US9997244B1 (en) 2016-11-29 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based authentication circuit
JP2018186406A (ja) * 2017-04-26 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置、及び固有ｉｄ生成方法
US11088206B2 (en) * 2017-10-16 2021-08-10 Sandisk Tehnologies Llc Methods of forming a phase change memory with vertical cross-point structure
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
US10574469B1 (en) 2019-04-10 2020-02-25 Nxp Usa, Inc. Physically unclonable function and method for generating a digital code
US11049557B2 (en) * 2019-07-19 2021-06-29 Macronix International Co., Ltd. Leakage current compensation in crossbar array
US11018260B2 (en) * 2019-09-17 2021-05-25 Taiwan Semiconductor Manufacturing Company Ltd. Non-volatile memory device with reduced area
US11823739B2 (en) * 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits

Also Published As

Publication number Publication date
US20230052438A1 (en) 2023-02-16
TW202307858A (zh) 2023-02-16
US11980026B2 (en) 2024-05-07
TW202307843A (zh) 2023-02-16
US20230046230A1 (en) 2023-02-16
TWI811052B (zh) 2023-08-01
TWI816451B (zh) 2023-09-21
US20230047939A1 (en) 2023-02-16
TWI799240B (zh) 2023-04-11
TW202307849A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
JP4187197B2 (ja) 半導体メモリ装置の制御方法
JP4113423B2 (ja) 半導体記憶装置及びリファレンスセルの補正方法
JP4221196B2 (ja) 複数のデータ状態で動作する不揮発性メモリのストレージエレメント間の結合による影響を低減させるための動作技術
JP4249992B2 (ja) 半導体記憶装置及びメモリセルの書き込み並びに消去方法
JP6251885B2 (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
EP1426971B1 (en) Semiconductor memory device and method for correcting memory cell data
US9514815B1 (en) Verify scheme for ReRAM
US9711216B2 (en) Semiconductor storage device
US8111573B2 (en) Nonvolatile semiconductor memory device and method of controlling the same
US8411487B2 (en) Semiconductor memory device
KR20120125436A (ko) 불휘발성 반도체 기억 장치
US20110228608A1 (en) Nonvolatile semiconductor memory device
US7724576B2 (en) Soft programming method of non-volatile memory device
US8995167B1 (en) Reverse program and erase cycling algorithms
US7031193B2 (en) Method and device for programming an electrically programmable non-volatile semiconductor memory
CN115705877A (zh) 运用于电阻式存储单元阵列的形成控制方法
JP6457792B2 (ja) 半導体記憶装置
US7068540B2 (en) Method and device for programming an electrically programmable non-volatile semiconductor memory
JP2002109892A (ja) 不揮発性半導体記憶装置
US8659954B1 (en) CBRAM/ReRAM with improved program and erase algorithms
JP2015230736A (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
CN111542882B (zh) 电阻变化型非易失性存储装置
US20170053697A1 (en) Semiconductor storage device
US20200327938A1 (en) Reram programming method including low-current pre-programming for program time reduction
JP2008152866A (ja) 不揮発性記憶装置、および不揮発性記憶装置の制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination