TWI791627B - 半導體結構與裝置及其形成方法 - Google Patents

半導體結構與裝置及其形成方法 Download PDF

Info

Publication number
TWI791627B
TWI791627B TW107134088A TW107134088A TWI791627B TW I791627 B TWI791627 B TW I791627B TW 107134088 A TW107134088 A TW 107134088A TW 107134088 A TW107134088 A TW 107134088A TW I791627 B TWI791627 B TW I791627B
Authority
TW
Taiwan
Prior art keywords
fin
spacers
height
epitaxial
forming
Prior art date
Application number
TW107134088A
Other languages
English (en)
Other versions
TW201919235A (zh
Inventor
游佳達
王聖禎
楊豐誠
陳燕銘
世海 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919235A publication Critical patent/TW201919235A/zh
Application granted granted Critical
Publication of TWI791627B publication Critical patent/TWI791627B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

鰭狀場效電晶體裝置的磊晶結構包括基板、具有兩個鰭狀物的鰭狀結構、沿著鰭狀物的側壁形成的內側鰭狀物間隔物與外側鰭狀物間隔物、以及形成於鰭狀物周圍的隔離區。鰭狀場效電晶體裝置亦包含閘極結構形成於鰭狀結構上，以及磊晶結構形成於源極/汲極區中的鰭狀結構上。磊晶結構的形成方法為合併鰭狀物與至少一磊晶半導體層，並包括氣隙。氣隙的體積取決於內側鰭狀物間隔物的高度與分隔距離。

Description

半導體結構與裝置及其形成方法
本發明實施例一般關於積體電路裝置，更特別關於鰭狀場效電晶體裝置。
積體電路產業已經歷指數成長。積體電路材料與設計的技術進展，使每一代的積體電路均比前一代的積體電路具有更小且更複雜的電路。在積體電路演進時，功能密度(比如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(比如製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程有利於增加產能並降低相關成本。
尺寸縮小亦增加製程與製作積體電路的複雜性。為實現這些進展，在製程與製作積體電路上亦需類似發展。舉例來說，三維鰭狀場效電晶體已取代平面電晶體。雖然現有的鰭狀場效電晶體裝置與其製作方法已適用其發展目的，但無法完全滿足所有方面的需求。舉例來說，鰭狀場效電晶體技術的可行製程朝更小的結構尺寸發展(比如32nm、28nm、20nm、或更小)，以改善源極/汲極磊晶結構特性的作法，在設計與製作裝置時面臨挑戰。
本發明一實施例提供之半導體結構，包括：鰭狀結構，具有第一鰭狀物與第二鰭狀物形成於半導體基板上；多個內側鰭狀物間隔物，沿著第一鰭狀物與第二鰭狀物的內側側壁形成，其中內側鰭狀物間隔物具有高度Hi；多個外側鰭狀物間隔物，沿著第一鰭狀物與第二鰭狀物的外側側壁形成，其中外側鰭狀物間隔物具有高度Ho，且高度Ho實質上小於高度Hi；以及磊晶結構，形成於第一鰭狀物與第二鰭狀物上，其中磊晶結構封閉內側間隔物所形成的氣隙，且氣隙具有至少一寬度，其中寬度為內側鰭狀物間隔物的相對側壁之間的分隔距離。
AA、BB:剖線
d:差異
Ha、Hf、Hi、Ho:高度
P:間距
w:寬度
100:方法
110、120、130、132、134、140、142、144、146、148、150、160:步驟
200、300、400:半導體結構
210:半導體基板
220:鰭狀結構
222:鰭狀物
230:隔離區
240:閘極結構
242:界面層
244:閘極介電層
246:閘極層
248:硬遮罩層
250:介電層
310:側壁間隔物材料層
320:內側鰭狀物間隔物
330:外側鰭狀物間隔物
340:材料層
410:溝槽
420:第一磊晶層
430:第二磊晶層
430A、430B:內側晶面
430C、430D、430E、430F、430G:外側晶面
440:第三磊晶層
442、444、446:厚度
450:氣隙
460:磊晶結構
圖1係本發明多種實施例中，製作包含鰭狀場效電晶體的半導體結構之例示性方法的流程圖。
圖2A與2B係本發明多種實施例中，製作半導體結構之例示性方法的流程圖。
圖3係本發明多種實施例中，半導體結構的三維透視圖。
圖4A、5A、6A、8A、與9A係本發明多種實施例中，半導體結構沿著圖3所示的剖線AA之部份剖視圖。
圖4B、5B、6B、7、8B、9B、10、11、與12係本發明多種實施例中，半導體結構沿著圖3所示的剖線BB之部份剖視圖。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件 上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。
此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。此外，本發明實施例中的結構形成於另一結構上、連接至另一結構、及/或耦接至另一結構等說明，可包含結構直接接觸另一結構的實施例，亦可包含結構與另一結構之間具有額外結構(即未直接接觸)的實施例。此外，空間性的相對用語如「下側」、「上側」、「水平」、「垂直」、「其上」、「上方」、「其下」、「下方」、「上」、「下」、「頂部」、「底部」、類似用語、或衍生用語(如「水平地」、「向下」、「向上」、或類似用語)可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。此外，說明中的數值或數值範圍前若有「約」、「近似」、或類似用語，其涵蓋合理範圍內的數值，比如在所述數值的+/-10%內，或本技術領域中具有通常知識者所理解的其他數值。例如，用語「约5nm」涵蓋4.5nm至5.5nm的範圍。
本發明實施例一般關於積體電路裝置，更特別關於鰭狀場效電晶體裝置。舉例來說，鰭狀場效電晶體裝置包括p型金氧半鰭狀場效電晶體裝置與n型金氧半鰭狀場效電晶體裝置。下述說明繼續以鰭狀場效電晶體為例，說明本發明的多種實施例。然而應理解的是，本發明實施例並不限於特定種類的裝置。
圖1係本發明一些實施例中，製作鰭狀場效電晶體裝置之方法100的流程圖。方法100一開始的步驟110包含形成半導體結構200。如圖3所示的實施例，半導體結構200包含半導體基板210與鰭狀結構220。鰭狀結構220包含兩個鰭狀物222，其由隔離區230分隔。半導體結構200亦包含閘極結構240，其具有多種材料層如介電層、閘極層246、與硬遮罩層248。應理解的是，本發明實施例的半導體結構200亦可具有額外裝置與結構及任何變化。亦應理解的是，圖3所示的半導體結構200僅用於說明方法100，而非侷限本發明實施例。
方法100之製程的步驟110、120、130(包含步驟132與134)、140(包含步驟142、144、146、與148)、150、與160將搭配半導體結構200的剖視圖說明，而剖視圖沿著鰭狀物222之一的剖線AA或沿著鰭狀物222之源極/汲極的剖線BB。
如圖3所示，半導體基板210包含結晶材料，其一般具有規則的原子結構或結晶結構。在一些實施例中，半導體基板210包含結晶結構的半導體元素，比如矽。在其他或額外實施例中，半導體基板210包含另一半導體元素如鍺；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦；或上述之組合。另一方面，半導體基板210為絕緣層上半導體基板，比如絕緣層上矽基板、絕緣層上矽鍺基板、或絕緣層上鍺基板。絕緣層上半導體基板的製作方法可採用佈植氧隔離、晶圓接合、及/或其他合適方法。
在一些實施例中，形成鰭狀結構220(如鰭狀物222)的步驟亦形成隔離區230。如圖4B所示，此處提供的實施例所形成的每一鰭狀物具有高度Hf，其由隔離區230的上表面量測至鰭狀物的上表面。在一些實施例中，高度Hf介於約30nm至約200nm之間。在一些實施例中，隔離區230包含氧化矽、氮化矽、氮氧化矽、氣隙、其他合適的介電材料、或上述之組合。隔離區230可包含不同結構，比如淺溝槽隔離結構、深溝槽隔離結構、及/或局部氧化矽結構。
鰭狀結構220與隔離區230的形成方法可為任何合適製程。在例示性的實施例中，製程可包含下述步驟：進行光微影製程以形成圖案化的光阻層於半導體基板210上，並將圖案轉移至硬遮罩層(未圖示)上，且轉移方法可為蝕刻製程。接著進行蝕刻製程如乾蝕刻及/或濕蝕刻製程，以蝕刻圖案化硬遮罩層未覆蓋的半導體基板210，以形成溝槽於半導體基板210中。接著沉積一或多種介電材料以填入溝槽，可形成隔離區，且沉積製程可為化學氣相沉積製程及/或旋轉塗佈玻璃製程。可填入部份溝槽，而保留於溝槽之間的基板形成鰭狀物222。採用一或多道光微影製程(包含雙重圖案化或多重圖案化製程)，以圖案化硬遮罩層。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其形成的圖案間距小於採用單一直接光微影製程所能產生的圖案間距。舉例來說，一實施例形成犧牲層於半導體基板210上，並採用光微影製程圖案化犧牲層。採用自對準製程以沿著圖案化的犧牲層形成間隔物。接著移除犧牲層，而保留的間隔物(或芯)轉變成圖案化的硬遮 罩層。
另一方面，鰭狀物222與隔離區230的形成方法可為下述製程：沉積絕緣材料於半導體基板210上以完全填入溝槽；平坦化填滿的溝槽上表面，以移除任何多餘的絕緣材料(比如採用研磨製程如化學機械研磨/平坦化製程)；以及選擇性地磊晶成長一或多個半導體材料層於露出的半導體基板210上以形成鰭狀物222，且隔離區230位於鰭狀物222之間。舉例來說，磊晶的半導體材料可為矽、鍺、矽鍺、其他合適材料、或上述之組合。在一些實施例中，填入溝槽中的可為多層結構，比如熱氧化物襯墊層上填有氮化矽或氧化矽。綜上所述，此處提供之實施例所形成的鰭狀物可包含與半導體基板210相同的材料，或改為包含一或多個磊晶成長於半導體基板210上的半導體材料。
在一些實施例中，光微影製程包含對形成於半導體基板210上的硬遮罩層上的光阻層進行曝光前烘烤製程、採用光罩進行曝光製程、對光阻層進行曝光後烘烤製程、並進行顯影製程以形成圖案化的光阻層。在曝光製程時，以射線束如紫外線、深紫外線、或極紫外線曝光光阻層，其中光罩阻擋射線、被射線穿過、及/或反射射線至光阻層，端視光罩的圖案及/或光罩種類(比如雙強度光罩、相移光罩、或極紫外線光罩)而定，因此轉移至光阻層上的影像對應光罩圖案。由於光阻層對射線能量敏感，光阻層的曝光部份將產生化學變化，而顯影製程可用於移除光阻層的曝光部份或未曝光部份，端視光阻層及/或顯影製程時所用之顯影溶液的特性而定。在一些實施例 中，光微影製程採用的技術為雷射圖案化、電子束圖案化、及/或離子束圖案化，以直接形成圖案於光阻層上而不需採用光罩。
在顯影後，將光阻層上的圖案轉移至硬遮罩層，接著採用圖案化的硬遮罩層並進行一或多個蝕刻製程，以形成溝槽於半導體基板210中。硬遮罩層包含任何合適材料，比如氧化矽、氮化矽、碳化矽、碳氧化矽、氮氧化矽、旋轉塗佈玻璃、低介電常數膜、四乙氧基矽烷氧化物、電漿增強化學氣相沉積的氧化物、高深寬比製程形成的氧化物、或其他合適材料，其形成方法可為合適方法如熱氧化、化學氣相沉積、高密度電漿化學氣相沉積、物理氣相沉積、原子層沉積、其他合適方法、或上述之組合。例示性的蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、其他合適的蝕刻製程、或上述之組合。在一些實施例中，進行反應性離子蝕刻製程。在蝕刻製程之後，可自半導體基板210移除圖案化光阻層與硬遮罩層，且移除方法可為剝除製程及/或電漿灰化。
在實施例中，半導體結構200亦包含兩個閘極結構240形成於半導體基板210上。應理解與此處所述的閘極結構240類似的額外閘極結構，亦可形成於鰭狀物222上並與閘極結構240平行。每一閘極結構240貼合鰭狀物222的頂部與側壁部份，比如貼合此處所示的通道區中的鰭狀物222的三側。
如圖4A所示的實施例，半導體結構200中的閘極結構240包含介電層250、閘極層246、與硬遮罩層248。應理解的是，閘極結構240可包含額外層狀物如蓋層、擴散阻障層、介 電層、導電層、其他合適層狀物、及/或上述之組合。舉例來說，介電層250可包含界面層242與閘極介電層244。界面層242形成於隔離區230與鰭狀結構220上。界面層242可由任何合適的製程形成至任何合適的厚度。例示性的界面層包含氧化矽(如熱氧化物或化學氧化物)及/或氮氧化矽。
閘極介電層244形成於界面層242上，並包含介電材料如氧化矽、氮化矽、氮氧化矽、高介電常數的介電材料、其他合適的介電材料、及/或上述之組合。高介電常數的介電材料的例子包含氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鋁、氧化鉿-氧化鋁合金、其他合適的高介電常數之介電材料、及/或上述之組合。
閘極層246形成於介電層250上，並包含任何合適材料如多晶矽、鋁、銅、鈦、鉭、鎢、鉬、氮化鉭、鎳矽化物、鈷矽化物、氮化鈦、氮化鎢、鈦鋁、氮化鈦鋁、碳氮化鉭、碳化鉭、氮化鉭矽、金屬合金、其他合適材料、及/或上述之組合。
硬遮罩層248形成於閘極層246上的方法可為任何合適製程。硬遮罩層248包含任何合適材料，比如氮化矽、氮氧化矽、碳化矽、碳氧化矽、旋轉塗佈玻璃、低介電常數膜、四乙氧基矽烷氧化物、電漿增強化學氣相沉積的氧化物、高深寬比製程形成的氧化物、及/或其他合適材料。
此處提供之閘極結構240的每一層其形成方法可為任何合適製程。舉例來說，每一材料層的形成方法包含沉積、光微影圖案化、與蝕刻製程。舉例來說，沉積製程包含化學氣 相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積、遠端電漿化學氣相沉積、電漿增強化學氣相沉積、電鍍、其他合適方法、及/或上述之組合。光微影圖案化製程包含塗佈光阻(如旋轉塗佈)、軟烘烤、對準光罩、曝光、曝光後烘烤、顯影光阻、沖洗、乾燥(如硬烘烤)、其他合適製程、及/或上述之組合。在其他實施例中，實施光微影曝光製程或改用其他合適方法如無光罩微影、電子束寫入、離子束寫入、及/或奈米壓印，以圖案化光阻層。蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、其他合適的蝕刻製程、或上述之組合。在一些實施例中，進行反應性離子蝕刻製程。
在一些實施例中，形成的閘極結構240為虛置閘極結構。在進行高熱預算製程之後，虛置閘極結構的部份將取代為高介電常數的介電層與金屬閘極結構。在一些實施例中，虛置閘極結構包含虛置介電層(與前述之介電層250類似)、虛置閘極層(包含多晶矽及/或其他合適材料)、硬遮罩層(與前述之硬遮罩層248類似)、以及任何其他合適的材料層(如蓋層、擴散阻障層、介電層、導電層、其他合適的層狀物、及/或上述之組合)。
回到圖1，方法100的步驟120形成側壁間隔物材料層310於半導體結構200上。如圖5A與5B所示，形成側壁間隔物材料層310於閘極結構240與鰭狀結構220上，以形成調整的半導體結構300。側壁間隔物材料層310一般包含介電材料，比如氮化矽、氧化矽、碳化矽、氮氧化矽、或上述之組合。側壁間隔物材料層310的形成方法可為任何合適製程。在實施例中， 側壁間隔物材料層310的形成方法為進行一或多個製程，以沉積介電材料於閘極結構240與鰭狀物222上。舉例來說，沉積製程的實施方式可為化學氣相沉積、高密度電漿化學氣相沉積、物理氣相沉積、原子層沉積、其他合適方法、或上述之組合。
仍如圖1所示之方法100，步驟130或140形成圖6B所示的內側鰭狀物間隔物320與外側鰭狀物間隔物330。一般而言，非等向地回蝕刻側壁間隔物材料層310，可沿著閘極結構240(圖6A)的側壁形成閘極間隔物(圖6A)，並沿著每一鰭狀物222的側壁形成與內側鰭狀物間隔物320與外側鰭狀物間隔物330(圖6B)。在一些實施例中，回蝕刻製程可包含多重步驟的蝕刻，以達蝕刻所用的蝕刻選擇性、彈性、與所需的控制。
如圖2A所示，步驟130一開始的步驟132對側壁間隔物材料層310進行主要蝕刻製程。在一些實施例中，主要蝕刻製程包括乾蝕刻製程。例示性的乾蝕刻劑氣體包括一氧化碳、二氧化碳、氟化甲烷、二氧化硫、甲烷、氬氣、四氟化碳、溴化氫、氧氣、三氟化氮、六氟化硫、與氦氣中的一或多者。為達非等向蝕刻，乾蝕刻製程亦可採用深反應性離子蝕刻的機制。另一方面，主要蝕刻製程亦可採用濕蝕刻製程。舉例來說，濕蝕刻溶液包含氫氧化四甲基銨、氫氟酸與硝酸與醋酸的溶液、或其他合適溶液。
步驟130的步驟134對側壁間隔物材料層310實施過蝕刻。過蝕刻製程所用之例示性的乾蝕刻氣體包含氟化甲烷、氧氣、與甲烷中的一或多者。在一些實施例中，位於鰭狀物222之內側側壁上的側壁間隔物材料層310的蝕刻速率，低於鰭狀 物222之外側側壁上的側壁間隔物材料層310的蝕刻速率。如此一來，內側鰭狀物間隔物320的回蝕刻量小於外側鰭狀物間隔物330。上述蝕刻速率的差異可能來自於下述事實：能與鰭狀物222之間的空間中的間隔物材料反應的蝕刻劑氣體，少於能與鰭狀物222之外的間隔物材料反應的蝕刻劑氣體。如此一來，內側鰭狀物間隔物320的蝕刻速率比外側鰭狀物間隔物330的蝕刻速率慢。步驟134的蝕刻製程亦可調整一或多個蝕刻參數如蝕刻溫度、蝕刻壓力、源功率、射頻偏壓、射頻偏功率、蝕刻劑流速、或其他合適參數。在實施例中，步驟134的蝕刻製程之偏壓可降低至小於約300V，以達所需的蝕刻結果。此外，步驟134亦可採用高壓偏脈衝以精準控制回蝕刻製程，使內側鰭狀物間隔物320回蝕刻的量低於外側鰭狀物間隔物330。
如圖2B所示的其他實施例，步驟120後的步驟140進行主要蝕刻製程的步驟142，接著進行過蝕刻製程的步驟144，其分別與前述的步驟132與134類似。接著步驟140的步驟146沉積材料層340於鰭狀結構220上，使材料層340完全填入鰭狀物222之間的空間並與鰭狀物222相鄰，如圖7所示。在一些實施例中，材料層340包含聚合物材料，比如鈍性載氣(如氬氣或氮氣)中輸送的甲烷或氟化甲烷之聚合物。在其他實施例中，材料層340可包含介電材料如氮化矽、氧化矽、碳化矽、氮氧化矽、碳氮化矽、碳氮氧化矽、其他合適材料、或上述之組合，使材料層340不同於側壁間隔物材料層310。舉例來說，沉積製程可採用化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積、遠端電漿化學氣 相沉積、電漿增強化學氣相沉積、電鍍、其他合適方法、及/或上述之組合。
在沉積材料層340之後，步驟140的步驟148採用步驟132所述的一或多種蝕刻劑氣體，非等向地回蝕刻材料層340與側壁間隔物材料層310。在一些實施例中，在回蝕刻側壁間隔物材料層310時，施加的偏壓介於約1V至約800V之間。在實施例中，偏壓可小於約300V以精準控制回蝕刻製程。與步驟134的蝕刻製程之前述內容類似，步驟134所用的高壓偏脈衝可精準控制過蝕刻製程，使內側鰭狀物間隔物320的回蝕刻量小於外側鰭狀物間隔物330的回蝕刻量。在一些實施例中，在完成步驟148之後完全移除材料層340，並部份地蝕刻側壁間隔物材料層310，因此形成內側鰭狀物間隔物320與外側鰭狀物間隔物330於鰭狀物222的側壁上，如圖6B所示。在許多實施例中，與搭配步驟134說明的前述理由類似，新增的材料層340進一步限制蝕刻氣體與側壁間隔物材料層310反應的量，因此降低內側鰭狀物間隔物320的蝕刻速率(與外側鰭狀物間隔物的蝕刻速率相較)。
綜上所述，可控制步驟130與140提供的蝕刻量，以達高度Hi與高度Ho，其中高度Hi大於高度Ho，如圖6B所示。在一些實施例中，可一起或分別調整一或多種蝕刻參數以控制蝕刻量，使內側鰭狀物間隔物與外側鰭狀物間隔物達到所需的相對高度。應理解的是，自個別鰭狀物間隔物的下表面至上表面量測高度Hi與高度Ho，且內側鰭狀物間隔物320的下表面與外側鰭狀物間隔物330的下表面共平面。在實施例中，內側鰭 狀物間隔物320與外側鰭狀物間隔物330的下表面，物理接觸圍繞鰭狀結構220的隔離區230之上表面。在一些實施例中，高度Hi大於或等於一半的高度Hf。在一些實施例中，內側鰭狀物間隔物320與外側鰭狀物間隔物330亦可由間距P描述，其為內側鰭狀物間隔物320之間的分隔距離。在一些實施例中，間距P為現有技術節點的微影製程所得之鰭狀物222之間所能達到的最小間距。舉例來說，在圖6B所示的實施例中，高度Hf介於約30nm至約200nm之間，間距P介於約0.1nm至約50nm之間，而高度Hi、高度Ho、與高度Hf之間的關係如下式：Hi>>Ho，以及Hi>0.5Hf。本發明實施例考慮高度Hi相對於高度Ho的變化，其影響形成於鰭狀場效電晶體裝置中的磊晶結構。
回到圖1，方法100的步驟150使鰭狀物222凹陷以形成溝槽410，如圖8A、8B、9A、與9B所示。在一些實施例中，凹陷製程包含蝕刻製程，其選擇性地蝕刻半導體結構300之其他結構上的鰭狀物222。在此實施例中，蝕刻鰭狀物222的源極/汲極區使其凹陷，並以閘極結構240保護通道區免於蝕刻。蝕刻製程可為乾蝕刻製程、濕蝕刻製程、或上述之組合。在一些實施例中，濕蝕刻製程採用的蝕刻溶液包含氫氧化鉀。在一些實施例中，濕蝕刻製程採用蝕刻溶液，其包含氫氧化銨、過氧化氫、硫酸、氫氧化四甲基銨、其他合適的濕蝕刻溶液、或上述之組合。舉例來說，濕蝕刻溶液可採用氫氧化銨與過氧化氫的溶液、氫氧化銨與過氧化氫與水的溶液(即已知的氨-過氧化 物混合物)、或硫酸與過氧化氫的溶液(即已知的硫酸過氧化物混合物)。在一些實施例中，乾蝕刻製程採用蝕刻劑氣體，其包括含氟蝕刻劑氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氧氣體、含氯氣體(如氯氣、氯仿、四氯化碳、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、氦、其他合適氣體及/或電漿、或上述之組合。在一些實施例中，凹陷製程採用氧化製程。舉例來說，凹陷製程可將鰭狀物222暴露至臭氧環境以氧化鰭狀物222的部份，接著以清潔製程及/或蝕刻製程移除鰭狀物222的氧化部份，如此處所述。
藉由控制影響凹陷製程的參數(如凹陷時間、凹陷製程條件、或其他凹陷參數)，可調整鰭狀物222的輪廓以符合最終鰭狀場效電晶體裝置所需的多種設計需求。舉例來說，當凹陷製程包含蝕刻製程時，可調整多種製程參數如採用的蝕刻劑、蝕刻溫度、蝕刻壓力、源功率、射頻偏壓、射頻偏功率、蝕刻劑流速、及/或其他合適的蝕刻參數，以移除所需量的鰭狀物222及/或達到鰭狀物222所需的輪廓。
在實施例中，蝕刻鰭狀物222以形成相同高度與相同輪廓的溝槽410。以圖8A與8B為例，蝕刻鰭狀物222後，鰭狀物222的上表面高於隔離區230的上表面。以圖9A與9B為例，蝕刻鰭狀物222後，鰭狀物222的上表面低於隔離區230的上表面。在一些實施例中，溝槽410的側壁實質上垂直並彼此平行。
回到圖1，方法100的步驟160形成磊晶結構460於鰭狀結構220上，以合併半導體結構400的源極/汲極區中的鰭 狀物222。
如圖10所示的實施例，磊晶結構460包含三個磊晶層：第一磊晶層420、第二磊晶層430、與第三磊晶層440。然而應理解的是，磊晶結構460並不限於三個磊晶層，而可包含一個、兩個、或四個磊晶層。每一磊晶層的形成方法可為磊晶成長半導體材料於凹陷的鰭狀物222及/或其他磊晶層的露出表面上。舉例來說，合適的磊晶半導體材料包含單一元素的半導體材料如鍺或矽、半導體化合物材料如砷化鎵或砷化鋁鎵、或半導體合金如矽鍺或磷砷化鎵。對具有超過一個磊晶層的實施例而言，磊晶層的磊晶材料可相同或不同。此外，每一磊晶層可具有任何合適的晶向，比如<100>、<110>、或<111>等晶向。在圖10所示的實施例中，第一磊晶層420的厚度442介於約1nm至約10nm之間，第二磊晶層430的厚度444介於約5nm至約60nm之間，而第三磊晶層440的厚度446介於約1nm至約10nm之間。在一例中，厚度442、厚度444、與厚度446的比例為約1：5：1。
在一些實施例中，磊晶結構460為源極與汲極區中的結構，可稱作磊晶源極/汲極結構。在一些實施例中，磊晶結構460可包含多種摻質。舉例來說，若需形成n型金氧半鰭狀場效電晶體，則磊晶結構460可包含一或多個矽或碳化矽的磊晶層，且矽或碳化矽摻雜n型摻質如砷、磷、其他n型摻質、或上述之組合。另一方面，若需形成p型金氧半鰭狀場效電晶體，則磊晶結構460可包含一或多個矽鍺的磊晶層，且矽鍺摻雜p型摻質如硼、鎵、銦、其他p型摻質、或上述之組合。圖10與11 所示的第一磊晶層420、第二磊晶層430、與第三磊晶層440可包含不同摻質，或不同濃度的相同摻質。在一些實施例中，第一磊晶層420、第二磊晶層430、與第三磊晶層440包含不同濃度的摻質。舉例來說，第一磊晶層420的摻質濃度可小於約1E21原子/cm3、第二磊晶層430的摻質濃度可介於約1E21原子/cm3至約1E22原子/cm3之間、且第三磊晶層440的摻質濃度可小於約1E21原子/cm3。在實施例中，第一磊晶層420、第二磊晶層430、與第三磊晶層440之間的摻質濃度比例為約1：10：1。
可實施任何合適製程如離子佈植製程、擴散製程、原位摻雜製程、或上述之組合，以摻雜沉積於凹陷的鰭狀物222上的磊晶半導體材料。在一些實施例中，進行選擇性磊晶成長製程以成長半導體材料的磊晶層於凹陷的鰭狀物222上，且在選擇性磊晶成長製程中摻雜半導體材料(比如添加摻質至選擇性磊晶成長製程的源極與汲極材料)，以形成摻雜的磊晶層。選擇性磊晶成長製程的實施方法可為任何沉積製程，比如化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積、遠端電漿化學氣相沉積、電漿增強化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、氣相磊晶、超高真空化學氣相沉積、分子束磊晶、其他合適製程、或上述之組合。選擇性磊晶成長製程可採用氣相前驅物(如含矽氣體如矽烷及/或含鍺氣體如鍺烷)及/或液體前驅物，且上述前驅物可與鰭狀物222的組成作用形成磊晶矽或磊晶矽鍺層。可進行一或多道退火製程，以活化磊晶結構460。退火製程包含快速熱退火及/或雷射退火製程。
在圖10與11所示的實施例中，依序形成磊晶結構460的第一磊晶層420、第二磊晶層430、與第三磊晶層440於鰭狀結構220上。一開始形成第一磊晶層420於每一凹陷的鰭狀物222其露出的上表面上。雖然圖示中的第一磊晶層420其上表面與外側鰭狀物間隔物330的上表面共平面，但本發明實施例不限於此設置。舉例來說，第一磊晶層420的上表面可高於或低於外側鰭狀物間隔物330的上表面。此外如上所述，凹陷的鰭狀物222的上表面可高於隔離區230的上表面(如圖11)，或低於隔離區230的上表面(如圖10)。在形成第一磊晶層420之後，形成第二磊晶層430於第一磊晶層420(作為基板材料)上。在實施例中，由於第二磊晶層430中的磊晶半導體其結晶成長的方向，第二磊晶層430具有多個外側晶面430C、430D、430E、與430F。外側晶面430C、430D、430E、與430F提供用於磊晶成長第三磊晶層440的基板，且第三磊晶層440順應性地形成於外側晶面430C、430D、430E、與430F上。
在沉積第二磊晶層430時，形成氣隙450於磊晶結構460中，如圖10至12所示。氣隙450包含內側鰭狀物間隔物320所形成的第一部份，其具有高度Hi所定義的高度，以及內側鰭狀物間隔物的間距P所定義的寬度。氣隙450亦包含由內側鰭狀物間隔物320與第二磊晶層430的內側晶面430A與430B所形成的第二部份，因此第二部份具有高度Ha。在實施例中，高度Ha與高度Hi之間的比例介於約1：3至約1：2之間，而高度Ha與高度Hi之總合為高度Hf的約30%至約80%之間。綜上所述，氣隙450的總體積為第一部份與第二部份的總合，且為高度Hi、間距P、 及/或形成第二磊晶層430所採用之材料的函數。在實施例中，實施步驟130與140可改變側壁間隔物材料層310的回蝕刻量，以明顯地調整內側鰭狀物間隔物320的高度
在實施例中，由於氣隙450的存在，第二磊晶層430與第三磊晶層440可成長為具有五個外側晶面430C、430D、430E、430F、與430G並形成C形的磊晶結構。在其他實施例中，第二磊晶層430與第三磊晶層440可成長為具有四個外側晶面並形成鑽石形的磊晶結構。在圖10所示的例示性實施例中，第二磊晶層430與第三磊晶層440包含五個晶面430C、430D、430E、430F、與430G，且直接位於鰭狀結構220上的晶面(如外側晶面430E)實質上平行於凹陷的鰭狀物222之上表面。應理解的是，外側晶面的寬度w可不相同。舉例來說，外側晶面430E的寬度w可小於第二磊晶層430的其他晶面之寬度w。此外，雖然圖10與11所示的外側晶面430E為平坦，但一些實施例提供的外側晶面430E可包含形貌上的變化。以圖12為例，外側晶面430E的形貌上的最低點與最高點之間的差異d不為0，且小於第二磊晶層430之厚度444的5%。雖然實施例中，第二磊晶層430與第三磊晶層440包含以銳角相連的晶面，但本發明實施例並不限於此，比如晶面可由平滑或圓潤的角度相連。
為降低包含鰭狀場效電晶體裝置(如此處所示的半導體結構400)的積體電路中的電阻電容延遲，需要增加磊晶源極/汲極結構中的氣隙體積(如氣隙450的體積)以加大電容。本發明實施例的優點在於經由此處所述之控制蝕刻的製程，可調整高度Hi以改變氣隙體積。
在方法100之前、之中、或之後可進行額外步驟，且方法100的額外實施例可取代、省略、或調換一些上述步驟。舉例來說，方法100亦可包含在形成磊晶結構460之後，將虛置的閘極結構240置換為高介電常數介電層-金屬閘極結構。
此處提供的半導體結構400可包含於微處理器、記憶體、及/或其他積體電路裝置中。在一些實施例中，半導體結構400可為積體電路晶片的一部份，或者單晶片系統或其部份，其可包含多種被動與主動微電子裝置如電阻、電容、電感、二極體、金氧半場效電晶體、互補式金氧半電晶體、雙極接面電晶體、橫向擴散金氧半電晶體、高壓電晶體、高頻電晶體、其他合適構件、或上述之組合。藉由後續製程步驟，可新增額外結構至半導體結構400。舉例來說，多種垂直內連線結構如接點及/或通孔及/或水平內連線結構如線路，以及多層內連線結構如金屬層與層間介電層可形成於半導體基板210上，其設置以連接半導體結構400的多種結構。多種內連線結構可採用多種導電材料，比如鋁、鋁合金(如鋁矽銅合金、銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、金屬矽化物、其他合適金屬、或上述之組合。金屬矽化物可包含鎳矽化物、鈷矽化物、鎢矽化物、鉭矽化物、鈦矽化物、鉑矽化物、鉺矽化物、鈀矽化物、或上述之組合。
綜上所述，本發明不同的實施例提供鰭狀場效電晶體裝置中的磊晶結構與其製作方法。在一實施例中，提供例示性的半導體結構(如鰭狀場效電晶體裝置)，其包含的鰭狀結構具有第一鰭狀物與第二鰭狀物形成於半導體基板上，內側鰭 狀物間隔物沿著第一鰭狀物與第二鰭狀物的內側側壁形成，外側鰭狀物間隔物沿著第一鰭狀物與第二鰭狀物的外側側壁形成，而磊晶結構形成於第一鰭狀物與第二鰭狀物上。在一些實施例中，內側鰭狀物間隔物具有高度Hi，外側鰭狀物具有高度Ho，且高度Ho實質上小於高度Hi，磊晶結構封閉內側間隔物所形成的氣隙，且氣隙具有至少一寬度，其中寬度為內側鰭狀物間隔物的相對側壁之間的分隔距離(如間距P)。在一些實施例中，磊晶結構包括多個晶面。在例示性的實施例中，直接位於第一鰭狀物與第二鰭狀物的上表面上的晶面，實質上平行於第一鰭狀物與第二鰭狀物的上表面。在例示性的實施例中，磊晶結構包括至少一摻雜的磊晶半導體層。在例示性的實施例中，磊晶結構包括第一磊晶層、第二磊晶層、與第三磊晶層，其中第一磊晶層、第二磊晶層、與第三磊晶層包括不同的摻質濃度。在其他實施例中，第一磊晶層磊晶成長於第一鰭狀物與第二鰭狀物的上表面上，因此第一磊晶層的上表面與外側鰭狀物間隔物的上表面共平面，而第三磊晶層順應性地成長於第二磊晶層所形成的多個晶面上。在一實施例中，高於內側鰭狀物間隔物的氣隙的一部份之高度，介於高度Hi的約1/3至約1/2之間。
在另一實施例中，提供例示性的半導體結構，其包括半導體基板；鰭狀結構，包括第一鰭狀物與第二鰭狀物形成於半導體基板上，其中內側鰭狀物間隔物與外側鰭狀物間隔物垂直地沿著每一第一鰭狀物與第二鰭狀物之兩側的側壁，且其中第一鰭狀物的內側鰭狀物間隔物與第二鰭狀物的內側鰭狀物間隔物相鄰，第一鰭狀物與第二鰭狀物的內側鰭狀物間隔 物之間隔有間距P且具有高度Hi，外側鰭狀物間隔物具有高度Ho，且高度Hi實質上大於高度Ho；閘極結構，形成於鰭狀結構上；磊晶結構，形成鰭狀結構的源極區與汲極區中，其中磊晶結構合併第一鰭狀物與第二鰭狀物及至少一磊晶半導體層，且磊晶半導體層與內側鰭狀物間隔物形成氣隙；以及隔離區，形成於半導體基板上以隔離第一鰭狀物與第二鰭狀物。在一些實施例中，氣隙的高度至少為高度Hi，且氣隙的寬度至少為間距P。在一些實施例中，第一鰭狀物與第二鰭狀物的上表面高於或低於隔離區的上表面。在一些實施例中，源極區與汲極區中的磊晶結構位於閘極結構的兩側上。在一些實施例中，其中磊晶結構的上表面實質上平行於鰭狀結構的上表面。
在另一實施例中，提供例示性的方法，其包括形成鰭狀結構於半導體基板上，且鰭狀結構包括第一鰭狀物與第二鰭狀物，其中第一鰭狀物與第二鰭狀物具有高度Hf；形成閘極結構於鰭狀結構上，其中閘極結構包括至少一介電層與閘極層；沿著第一鰭狀物與第二鰭狀物的側壁形成內側鰭狀物間隔物與外側鰭狀物間隔物，其中內側鰭狀物間隔物位於第一鰭狀物與第二鰭狀物之間；蝕刻內側鰭狀物間隔物與外側鰭狀物間隔物，使內側鰭狀物間隔物具有高度Hi且外側鰭狀物間隔物具有高度Ho，其中高度Hi大於高度Ho與至少一半的高度Hf；使第一鰭狀物與第二鰭狀物凹陷；以及藉由合併凹陷的第一鰭狀物與第二鰭狀物以及至少一磊晶半導體層，形成磊晶結構於源極區或汲極區中。在一些實施例中，磊晶半導體層與內側鰭狀物間隔物形成氣隙於磊晶結構中，且氣隙的體積取決於高度Hi 及內側鰭狀物間隔物之間的分隔間距P所定義。
在一些實施例中，蝕刻內側鰭狀物間隔物與外側鰭狀物間隔物的步驟包括：沉積材料層以填入內側鰭狀物間隔物之間的空間；以及非等向蝕刻內側鰭狀物間隔物與外側鰭狀物間隔物。在一些實施例中，沉積材料層的步驟包括在鈍性載氣中沉積甲烷或氟化甲烷。在其他實施例中，沉積材料層的步驟包括沉積介電材料，且介電材料不同於內側鰭狀物間隔物與外側鰭狀物間隔物。在一些實施例中，形成鰭狀結構的步驟包括形成多個隔離區於半導體基板上。在一些實施例中，形成磊晶結構於源極區或汲極區中的步驟包括在源極區或汲極區中，合併凹陷的第一鰭狀物與第二鰭狀物以及第一磊晶半導體層與第二磊晶半導體層。在例示性的實施例中，第一磊晶半導體層形成於凹陷的第一鰭狀物與第二鰭狀物之上表面上，且第二磊晶半導體層形成於第一磊晶半導體層的上表面上。在一些實施例中，第二磊晶半導體層包括多個外側晶面，其中直接位於凹陷的第一鰭狀物與第二鰭狀物的上表面上的外側晶面，實質上平行於凹陷的第一鰭狀物與第二鰭狀物的上表面。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之申請專利範圍的精神與範疇的前提下進行改變、替換、或更動。
Ha、Hf、Hi、Ho:高度
P:間距
w:寬度
210:半導體基板
222:鰭狀物
230:隔離區
320:內側鰭狀物間隔物
330:外側鰭狀物間隔物
400:半導體結構
420:第一磊晶層
430:第二磊晶層
430A、430B:內側晶面
430C、430D、430E、430F、430G:外側晶面
440:第三磊晶層
442、444、446:厚度
450:氣隙
460:磊晶結構

Claims (12)

  1. 一種半導體結構，包括：一鰭狀結構，具有一第一鰭狀物與一第二鰭狀物形成於一半導體基板上，其中該第一鰭狀物與該第二鰭狀物的一通道區具有高度Hf；多個內側鰭狀物間隔物，沿著該第一鰭狀物與該第二鰭狀物的內側側壁形成，其中該些內側鰭狀物間隔物具有高度Hi；多個外側鰭狀物間隔物，沿著該第一鰭狀物與該第二鰭狀物的外側側壁形成，其中該些外側鰭狀物間隔物具有高度Ho，且高度Ho實質上小於高度Hi；以及一磊晶結構，形成於該第一鰭狀物與該第二鰭狀物上，其中該磊晶結構封閉該些內側鰭狀物間隔物所形成的一氣隙，且該氣隙具有至少寬度P，其中寬度P為該些內側鰭狀物間隔物的相對側壁之間分隔的分隔距離，其中該氣隙包括：該第一鰭狀物與該第二鰭狀物的該些內側鰭狀物間隔物之間的一第一部份，其中該第一部份具有高度Hi；以及該第一部份上的一第二部份，其中該第二部份具有高度Ha，且高度Hi與高度Ha的總和為約30%至約80%的高度Hf。
  2. 如請求項1之半導體結構，其中該磊晶結構包括多個晶面，其中直接位於該第一鰭狀物與該第二鰭狀物的上表面上的晶面，實質上平行於該第一鰭狀物與該第二鰭狀物的上表面。
  3. 一種半導體結構，包括： 一半導體基板；一鰭狀結構，包括一第一鰭狀物與一第二鰭狀物形成於該半導體基板上，其中該第一鰭狀物與該第二鰭狀物的通道區各自具有高度Hf，其中多個內側鰭狀物間隔物與多個外側鰭狀物間隔物垂直地沿著每一該第一鰭狀物與該第二鰭狀物之兩側的側壁，且其中該第一鰭狀物的該內側鰭狀物間隔物與該第二鰭狀物的該內側鰭狀物間隔物相鄰，該第一鰭狀物與該第二鰭狀物的該些內側鰭狀物間隔物之間隔有距離P且具有高度Hi，該些外側鰭狀物間隔物具有高度Ho，且高度Hi實質上大於高度Ho；一閘極結構，形成於該鰭狀結構上；以及一磊晶結構，形成於該鰭狀結構的一源極區與一汲極區中，其中該磊晶結構合併該第一鰭狀物與該第二鰭狀物及至少一磊晶半導體層，且其中該至少一磊晶半導體層與該些內側鰭狀物間隔物形成一氣隙，其中該氣隙包括：該第一鰭狀物與該第二鰭狀物的該些內側鰭狀物間隔物之間的一第一部份，其中該第一部份具有高度Hi；以及該第一部份上的一第二部份，其中該第二部份具有高度Ha，且高度Hi與高度Ha的總和為約30%至約80%的高度Hf。
  4. 如請求項3之半導體結構，其中該氣隙的高度至少為高度Hi，且該氣隙的寬度至少為距離P。
  5. 一種積體電路裝置，包括：一第一鰭狀結構與一第二鰭狀結構位於一基板上，其中每一該第一鰭狀結構與該第二鰭狀結構的通道區具有高度Hf， 該第一鰭狀結構具有一內側側壁表面、與該內側側壁表面相對的一外側側壁表面、以及自該內側側壁表面延伸至該外側側壁表面的一上表面；一內側介電間隔物，沿著該第一鰭狀結構的該內側側壁表面，且該內側介電間隔物延伸高於該基板的距離為第一高度Hi；一外側介電間隔物，沿著該第一鰭狀結構的該外側側壁表面，該外側介電間隔物延伸高於該基板的距離為第二高度Ho，且第二高度Ho小於第一高度Hi；以及一磊晶半導體結構，位於該第一鰭狀結構與該第二鰭狀結構上，其中該磊晶半導體結構密封該第一鰭狀結構與該第二鰭狀結構之間的一氣隙，其中該氣隙包括：與該內側介電間隔物相鄰的一第一部份，延伸至第一高度Hi；以及位於該第一部份上的一第二部份，其中該第二部份具有高度Ha，其中第一高度Hi與高度Ha的總和為約30%至約80%的高度Hf。
  6. 如請求項5之積體電路裝置，其中該磊晶半導體結構包括一第一磊晶材料、一第二磊晶材料、與一第三磊晶材料，其中該第一磊晶材料、該第二磊晶材料、與該第三磊晶材料彼此不同。
  7. 一種半導體結構的形成方法，包括：形成自一半導體基板凸起的一第一鰭狀物與一第二鰭狀物， 其中該第一鰭狀物與該第二鰭狀物由一鰭狀物高度所定義；形成一間隔物層於該第一鰭狀物與該第二鰭狀物上；蝕刻該間隔物層，以沿著每一該第一鰭狀物與該第二鰭狀物的兩側側壁形成多個內側間隔物與多個外側間隔物，其中該些內側間隔物形成於該第一鰭狀物與該第二鰭狀物之間，且其中蝕刻該間隔物層的步驟造成該些內側間隔物延伸高於該些外側間隔物，該些內側間隔物具有高度Hi；形成一源極/汲極凹陷於每一該第一鰭狀物與該第二鰭狀物中；以及形成一磊晶半導體層於該源極/汲極凹陷中，其中形成該磊晶半導體層的步驟與該些內側間隔物形成一氣隙，其中該氣隙包括一第一部份以及一第二部份，該第一部份位於該些內側間隔物之間，其中該第一部份具有高度Hi。
  8. 如請求項7之半導體結構的形成方法，其中蝕刻該間隔物層的步驟包括：進行一主要蝕刻製程以形成該些內側間隔物與該些外側間隔物；以及對該些內側間隔物與該些外側間隔物進行一過蝕刻製程，使該些外側間隔物的蝕刻速率大於該些內側間隔物的蝕刻速率。
  9. 一種半導體結構的形成方法，包括：提供一半導體基板；形成一第一鰭狀物與一第二鰭狀物於該半導體基板上； 形成多個內側鰭狀物間隔物與多個外側鰭狀物間隔物於該第一鰭狀物與該第二鰭狀物的側壁上，其中該第一鰭狀物與該第二鰭狀物之間的該些內側鰭狀物間隔物具有第一高度，且其中與該些內側鰭狀物間隔物相對的該些外側鰭狀物間隔物具有第二高度，且第二高度小於第一高度；形成一源極/汲極結構於每一該第一鰭狀物與該第二鰭狀物的一源極/汲極區上，其中形成該源極/汲極結構的步驟與該些內側鰭狀物間隔物產生一氣隙，其中該氣隙包括一第一部份以及一第二部份，該第一部份位於該些內側鰭狀物間隔物之間，其中該第一部份具有第一高度；以及形成一閘極結構於每一該第一鰭狀物與該第二鰭狀物的一通道區上。
  10. 如請求項9之半導體結構的形成方法，其中形成該些內側鰭狀物間隔物與該些外側鰭狀物間隔物的步驟包括：沉積一間隔物層於該第一鰭狀物與該第二鰭狀物上；非等向移除該間隔物層的部份，以形成該些內側鰭狀物間隔物與該些外側鰭狀物間隔物；以及相對於該些內側鰭狀物間隔物，選擇性蝕刻該些外側鰭狀物間隔物。
  11. 一種半導體結構的形成方法，包括：形成相鄰的一第一鰭狀物與一第二鰭狀物於一半導體基板上，其中該第一鰭狀物與該第二鰭狀物由一鰭狀物高度所定義； 形成一介電層於該第一鰭狀物與該第二鰭狀物上；蝕刻該介電層以形成相對的多個內側間隔物與多個外側間隔物於該第一鰭狀物與該第二鰭狀物的側壁上，其中該些內側間隔物位於該第一鰭狀物與該第二鰭狀物之間並延伸高於該些外側間隔物，該些內側間隔物具有高度Hi；以及形成一源極/汲極結構以合併該第一鰭狀物與該第二鰭狀物的通道區，其中形成該源極/汲極結構的步驟與該些內側間隔物形成一氣隙，其中該氣隙包括一第一部份以及一第二部份，該第一部份位於該些內側間隔物之間，其中該第一部份具有高度Hi。
  12. 如請求項11之半導體結構的形成方法，其中蝕刻該介電層的步驟包括：在一第一蝕刻製程中形成該些內側間隔物與該些外側間隔物；以及在一第二蝕刻製程終使該些內側間隔物與該些外側間隔物凹陷，其中該第二蝕刻製程使該些外側間隔物凹陷的速率大於使該些內側間隔物凹陷的速率。
TW107134088A 2017-11-10 2018-09-27 半導體結構與裝置及其形成方法 TWI791627B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762584254P 2017-11-10 2017-11-10
US62/584,254 2017-11-10
US15/962,500 US10680084B2 (en) 2017-11-10 2018-04-25 Epitaxial structures for fin-like field effect transistors
US15/962,500 2018-04-25

Publications (2)

Publication Number Publication Date
TW201919235A TW201919235A (zh) 2019-05-16
TWI791627B true TWI791627B (zh) 2023-02-11

Family

ID=66432446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134088A TWI791627B (zh) 2017-11-10 2018-09-27 半導體結構與裝置及其形成方法

Country Status (3)

Country Link
US (4) US10680084B2 (zh)
CN (1) CN109768086A (zh)
TW (1) TWI791627B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879124B2 (en) * 2017-11-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form a fully strained channel region
US11088150B2 (en) * 2019-01-28 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11348840B2 (en) 2019-10-30 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR102442812B1 (ko) * 2019-10-30 2022-09-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법
US11862712B2 (en) * 2020-02-19 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of semiconductor device fabrication including growing epitaxial features using different carrier gases
US11063006B1 (en) * 2020-02-21 2021-07-13 Nanya Technology Corporation Semiconductor device structure with fine patterns forming varied height spacer and method for forming the same
US20210265350A1 (en) * 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN113745108A (zh) * 2020-05-27 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11349014B2 (en) * 2020-06-30 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and method of forming same
US11854904B2 (en) * 2020-08-13 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Different source/drain profiles for n-type FinFETs and p-type FinFETs
US11984478B2 (en) 2020-08-14 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Forming source and drain features in semiconductor devices
KR20220065924A (ko) 2020-11-13 2022-05-23 삼성전자주식회사 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160315081A1 (en) * 2015-04-21 2016-10-27 Miseon PARK Semiconductor device having fin active regions and method of fabricating the same
TW201711093A (zh) * 2015-09-15 2017-03-16 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
US20170317213A1 (en) * 2016-04-28 2017-11-02 Samsung Electronics Co., Ltd. Semiconductor devices

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487567B1 (ko) 2003-07-24 2005-05-03 삼성전자주식회사 핀 전계효과 트랜지스터 형성 방법
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8313999B2 (en) * 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain
BR112012017996A2 (pt) 2010-01-27 2016-05-03 Exxonmobil Upstream Res Co sistema supercondutor para produção aumentada de gás natural
US8785286B2 (en) 2010-02-09 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for FinFET doping
US8263451B2 (en) 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
US8937353B2 (en) * 2010-03-01 2015-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Dual epitaxial process for a finFET device
US8062963B1 (en) 2010-10-08 2011-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having an epitaxy region
US8329567B2 (en) 2010-11-03 2012-12-11 Micron Technology, Inc. Methods of forming doped regions in semiconductor substrates
US8598025B2 (en) 2010-11-15 2013-12-03 Varian Semiconductor Equipment Associates, Inc. Doping of planar or three-dimensional structures at elevated temperatures
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
JP2013026345A (ja) 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9147765B2 (en) 2012-01-19 2015-09-29 Globalfoundries Inc. FinFET semiconductor devices with improved source/drain resistance and methods of making same
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
KR101823105B1 (ko) 2012-03-19 2018-01-30 삼성전자주식회사 전계 효과 트랜지스터의 형성 방법
US8872284B2 (en) 2012-03-20 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with metal gate stressor
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
JP2014053452A (ja) 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
KR102047097B1 (ko) 2012-10-25 2019-11-20 삼성전자주식회사 반도체 장치의 제조방법
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9299564B2 (en) 2012-12-12 2016-03-29 Varian Semiconductor Equipment Associates, Inc. Ion implant for defect control
US8956942B2 (en) 2012-12-21 2015-02-17 Stmicroelectronics, Inc. Method of forming a fully substrate-isolated FinFET transistor
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US8877592B2 (en) 2013-03-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of doped film for source and drain regions
US8846508B1 (en) 2013-07-15 2014-09-30 Varian Semiconductor Equipment Associates, Inc. Method of implanting high aspect ratio features
TWI593111B (zh) 2013-08-06 2017-07-21 聯華電子股份有限公司 半導體裝置
US9105559B2 (en) 2013-09-16 2015-08-11 International Business Machines Corporation Conformal doping for FinFET devices
WO2015080945A1 (en) 2013-11-27 2015-06-04 Applied Materials, Inc. Method to reduce k value of dielectric layer for advanced finfet formation
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9564513B2 (en) 2014-02-14 2017-02-07 Taiwan Semiconductor Manufacturing Company Ltd. Epitaxy in semiconductor structure and manufacturing method thereof
KR102146469B1 (ko) * 2014-04-30 2020-08-21 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9793356B2 (en) 2014-09-12 2017-10-17 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
KR20160045528A (ko) * 2014-10-17 2016-04-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 전계 효과 트랜지스터 (ＦｉｎＦＥＴ) 디바이스 및 이의 형성 방법
US9391201B2 (en) 2014-11-25 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure and manufacturing the same
US9595475B2 (en) * 2014-12-01 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage fin formation methods and structures thereof
US9275905B1 (en) 2015-01-28 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming semiconductor structure with anti-punch through structure
US9450047B1 (en) 2015-03-31 2016-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having enlarged regrowth regions and manufacturing method of the same
KR102310076B1 (ko) * 2015-04-23 2021-10-08 삼성전자주식회사 비대칭 소스/드레인 포함하는 반도체 소자
KR102427596B1 (ko) 2015-09-03 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9472620B1 (en) 2015-09-04 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US9831116B2 (en) * 2015-09-15 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETs
US9922975B2 (en) * 2015-10-05 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having field-effect trasistors with dielectric fin sidewall structures and manufacturing method thereof
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9431486B1 (en) 2015-11-30 2016-08-30 International Business Machines Corporation Channel strain and controlling lateral epitaxial growth of the source and drain in FinFET devices
US9935199B2 (en) * 2016-01-15 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure
KR102486477B1 (ko) * 2016-05-31 2023-01-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9859166B1 (en) * 2017-01-24 2018-01-02 International Business Machines Corporation Vertical field effect transistor having U-shaped top spacer
US10020307B1 (en) * 2017-02-10 2018-07-10 Globalfoundries Inc. Integrated circuit structure including laterally recessed source/drain epitaxial region and method of forming same
US10163635B1 (en) * 2017-10-30 2018-12-25 Globalfoundries Inc. Asymmetric spacer for preventing epitaxial merge between adjacent devices of a semiconductor and related method
US10269932B1 (en) * 2018-01-18 2019-04-23 Globalfoundries Inc. Asymmetric formation of epi semiconductor material in source/drain regions of FinFET devices
US11043424B2 (en) * 2018-07-31 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Increase the volume of epitaxy regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160315081A1 (en) * 2015-04-21 2016-10-27 Miseon PARK Semiconductor device having fin active regions and method of fabricating the same
TW201711093A (zh) * 2015-09-15 2017-03-16 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
US20170317213A1 (en) * 2016-04-28 2017-11-02 Samsung Electronics Co., Ltd. Semiconductor devices

Also Published As

Publication number Publication date
CN109768086A (zh) 2019-05-17
US20200303522A1 (en) 2020-09-24
US10680084B2 (en) 2020-06-09
US11735648B2 (en) 2023-08-22
US20210280696A1 (en) 2021-09-09
US20230387269A1 (en) 2023-11-30
US11018245B2 (en) 2021-05-25
US20190148528A1 (en) 2019-05-16
TW201919235A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
TWI791627B (zh) 半導體結構與裝置及其形成方法
TWI633663B (zh) 鰭式場效電晶體的製作方法
TWI662712B (zh) 積體電路裝置及其製造方法
TW201914025A (zh) 半導體裝置與其製作方法
TW202025310A (zh) 半導體裝置的形成方法
TW202017109A (zh) 積體電路裝置及其形成方法
TWI817141B (zh) 微影圖案化和圖案化半導體裝置的方法
TW201919119A (zh) 製造半導體結構之方法
TW202205436A (zh) 半導體裝置
CN110970307A (zh) 半导体装置的形成方法
TW202201543A (zh) 半導體裝置
US11626326B2 (en) Interconnect structures for semiconductor devices and methods of manufacturing the same
TW202215540A (zh) 半導體裝置的形成方法
TW202230740A (zh) 半導體裝置
TW201824364A (zh) 鰭式場效電晶體的共形傳遞摻雜方法
TWI845114B (zh) 半導體裝置與其形成方法
TWI765673B (zh) 半導體裝置與其形成方法
TWI793690B (zh) 半導體結構與其形成方法
TWI783357B (zh) 電晶體與其形成方法
TWI809404B (zh) 微影圖案化的方法與製造半導體裝置的方法
TW202242971A (zh) 積體電路結構之製造方法
CN113964122A (zh) 集成电路
TWI782497B (zh) 半導體裝置與其製造方法
TWI848502B (zh) 半導體裝置與其形成方法
TW202343586A (zh) 半導體結構與其形成方法