TWI775741B - 半導體裝置及感測器系統 - Google Patents

半導體裝置及感測器系統 Download PDF

Info

Publication number
TWI775741B
TWI775741B TW106105375A TW106105375A TWI775741B TW I775741 B TWI775741 B TW I775741B TW 106105375 A TW106105375 A TW 106105375A TW 106105375 A TW106105375 A TW 106105375A TW I775741 B TWI775741 B TW I775741B
Authority
TW
Taiwan
Prior art keywords
transistor
power
sensing
memory
controller
Prior art date
Application number
TW106105375A
Other languages
English (en)
Other versions
TW201801050A (zh
Inventor
小山潤
長尾祥
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201801050A publication Critical patent/TW201801050A/zh
Application granted granted Critical
Publication of TWI775741B publication Critical patent/TWI775741B/zh

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F03—MACHINES OR ENGINES FOR LIQUIDS; WIND, SPRING, OR WEIGHT MOTORS; PRODUCING MECHANICAL POWER OR A REACTIVE PROPULSIVE THRUST, NOT OTHERWISE PROVIDED FOR
    • F03G—SPRING, WEIGHT, INERTIA OR LIKE MOTORS; MECHANICAL-POWER PRODUCING DEVICES OR MECHANISMS, NOT OTHERWISE PROVIDED FOR OR USING ENERGY SOURCES NOT OTHERWISE PROVIDED FOR
    • F03G7/00—Mechanical-power-producing mechanisms, not otherwise provided for or using energy sources not otherwise provided for
    • F03G7/08—Mechanical-power-producing mechanisms, not otherwise provided for or using energy sources not otherwise provided for recovering energy derived from swinging, rolling, pitching or like movements, e.g. from the vibrations of a machine
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Thin Film Transistor (AREA)
  • Measuring Fluid Pressure (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種不需要佈線連接的感測器系統。本發明是一種感測器系統，包括發電裝置、蓄電裝置、無線裝置、感測裝置、PSW(功率開關)。在發送及接收資料時使用無線，將利用振動等的環境發電用作電源，使用PSW停止對不使用的功能供應電源。

Description

半導體裝置及感測器系統
本發明的一個實施方式係關於一種半導體裝置或感測器系統。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的技術領域係關於一種物體、方法或製造方法。或者，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的例子可以舉出半導體裝置、發電裝置、蓄電裝置、記憶體裝置、CPU、無線裝置、PSW(功率開關)、計時器、顯示裝置、電子裝置、這些裝置的驅動方法、這些裝置的製造方法、這些裝置的檢查方法或者包括這些裝置的系統。
低溫配送服務一般有冷藏型和冷凍型，是控制在規定的溫度帶的環境下發送包裹的服務。上述環境是指冷藏庫、冷藏車、冷藏卡車、冷藏集裝箱等，為了管理環境，使用一個或多個感測器。安裝在冷藏庫等中的冷藏機或冷凍機根據來自感測器的輸出(資料)調整輸出，以保持規定的溫度帶。
在調整汽車內的環境的空調中也使用感測器。汽車的空調根據來自感測器的輸出(資料)控制多個條件諸如冷氣或暖氣的能力、所使 用的出風口或出風的強度，以將車內的溫度設定為汽車的利用者所決定的溫度。再者，在豪華汽車中，一般而言，為了各個乘客在各個座位控制成不同溫度。
另一方面，作為實現半導體裝置的低功耗化或微型化等高性能化的方法，提出了將氧化物半導體用於半導體裝置中的電晶體的半導體層(以下，有時也稱為活性層、通道層或通道形成區域)的方法。例如，可以舉出將包含銦、鎵及鋅的氧化物(以下，有時也稱為In-Ga-Zn氧化物)用於通道層的電晶體等(參照專利文獻1)。
[專利文獻1]日本PCT國際申請翻譯第平11-505377號公報
作為低溫配送服務的例子，藉由使用一個或多個感測器，冷藏庫、冷藏車、冷藏卡車、冷藏集裝箱等的溫度保持在規定的溫度帶的技術發展，但是例如在包裹的裝載時或包裹的分類時在外氣下處理包裹。也就是說，在低溫配送服務中，包裹不是一直在規定的溫度帶內，為了監測每個包裹的環境，需要在每個包裹上設置感測器。
在汽車的空調中，為了打造舒適的車內環境，需要配置多個感測器，但是一般來說，對這些感測器從汽車的電池供應電源。若為了實現更舒適的環境、精度更高的控制增加感測器的數量，則來自汽車的電池的金屬佈線也增加，所以感測器的配置複雜化。此外，有作為感測器的電源使用一次電池或二次電池的方法，但是需要定期更換一次電池或定期進行二次電池的充電工作。
鑒於上述課題，本發明的一個實施方式的目的之一是提供一種不需要利用佈線的電源供應、一次電池的更換工作、二次電池的充電工 作的半導體裝置。本發明的一個實施方式的目的之一是提供一種即使不能發電，也能夠藉由感知收集資料的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種功耗低的半導體裝置。
本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。本發明的一個實施方式的目的之一是提供一種包括新穎的半導體裝置的模組。本發明的一個實施方式的目的之一是提供一種使用包括新穎的半導體裝置的模組的電子裝置。此外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置、新穎的記憶體裝置、新穎的模組、新穎的電子裝置或新穎的系統等。
注意，多個目的的記載不互相妨礙彼此的存在。本發明的一個實施方式並不一定必須達到所有上述目的。可從說明書、圖式、申請專利範圍等的記載自然得知上述以外的目的，且這些目的也可成為本發明的一個實施方式的目的。
本發明的一個實施方式是一種半導體裝置，包括：發電裝置；蓄電裝置；無線裝置；感測裝置；感測裝置控制器；PSW(功率開關)；PSW控制器；以及計時器，其中，PSW及PSW控制器具有在感測以外的時間停止上述感測裝置控制器的電源的功能，藉由上述無線裝置發送由上述感測裝置取得的資料，並且，使用上述發電裝置所產生的電力。
在上述方式中，發電裝置較佳為振動發電器。
在上述方式中，較佳為在感測時間停止計時器的電源。
在上述方式中，較佳為包括類比數位轉換電路。
在上述方式中，較佳的是，包括非揮發性記憶體，上述PSW及PSW 控制器在感測以外的時間停止上述非揮發性記憶體的電源。
在上述方式中，上述非揮發性記憶體較佳為包括在通道形成區域中包含氧化物半導體的電晶體。
在上述方式中，較佳的是，包括CPU，上述PSW及PSW控制器在感測以外的時間停止上述CPU的電源。
在上述方式中，上述CPU較佳為包括在通道形成區域中包含氧化物半導體的電晶體。
在上述方式中，較佳為包括影像顯示裝置。
在上述方式中，上述影像顯示裝置較佳為反射型顯示器。
本發明的一個實施方式是一種包括上述方式的半導體裝置的車輛。
本發明的一個實施方式是一種使用上述半導體裝置的感測器系統，其中由上述感測裝置取得溫度、濕度、氣壓、光波長、光量、加速度和氣體濃度中的至少一個。
在上述方式中，較佳為反復進行上述資料取得及所取得的資料的儲存，並且同時發送被保管的多個資料。
本發明的一個實施方式可以提供一種不需要利用佈線的電源供應、一次電池的更換工作、二次電池的充電工作的半導體裝置。本發明的一個實施方式可以提供一種即使沒有振動而不能使振動發電器發電，也能夠藉由感知收集資料的半導體裝置。此外，本發明的一個實施方 式可以提供一種功耗低的半導體裝置。
本發明的一個實施方式可以提供一種新穎的半導體裝置。本發明的一個實施方式可以提供一種包括新穎的半導體裝置的模組。本發明的一個實施方式可以提供一種使用包括新穎的半導體裝置的模組的電子裝置。此外，本發明的一個實施方式可以提供一種新穎的半導體裝置、新穎的記憶體裝置、新穎的模組、新穎的電子裝置或新穎的系統等。
注意，本發明的一個實施方式的效果不侷限於上述列舉的效果。上述列舉的效果並不妨礙其他效果的存在。另外，其他效果是上面沒有提到而將在下面的記載中進行說明的效果。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當抽出該上面沒有提到的效果。此外，本發明的一個實施方式是實現上述列舉的記載及其他效果中的至少一個效果的。因此，本發明的一個實施方式有時不具有上述列舉的效果。
101‧‧‧感測器系統
102‧‧‧感測裝置
103‧‧‧感測裝置控制器
104‧‧‧振動發電器
105‧‧‧電池控制器
106‧‧‧電池
107‧‧‧記憶體
108‧‧‧CPU
109‧‧‧時脈發生器
110‧‧‧匯流排
111‧‧‧計時器
112‧‧‧基帶處理電路
113‧‧‧PSW控制器
114‧‧‧RF接收電路
115‧‧‧RF發送電路
116‧‧‧天線
117‧‧‧PSW
118‧‧‧PSW
119‧‧‧PSW
120‧‧‧PSW
121‧‧‧PSW
122‧‧‧PSW
123‧‧‧PSW
124‧‧‧信號處理部
151‧‧‧感測器系統
152‧‧‧顯示控制器
153‧‧‧反射型顯示器
401‧‧‧工作人員
402‧‧‧包裹
403‧‧‧送貨單
404‧‧‧感測器系統
405‧‧‧冷藏車
451‧‧‧汽車
452‧‧‧空調
453‧‧‧出風口
454‧‧‧出風口
455a‧‧‧感測器系統
455b‧‧‧感測器系統
501‧‧‧OS電晶體
502‧‧‧OS電晶體
503‧‧‧OS電晶體
504‧‧‧OS電晶體
505‧‧‧OS電晶體
506‧‧‧OS電晶體
507‧‧‧OS電晶體
510‧‧‧氧化物層
511‧‧‧金屬氧化物層
512‧‧‧金屬氧化物層
513‧‧‧金屬氧化物層
514‧‧‧金屬氧化物層
521‧‧‧絕緣層
522‧‧‧絕緣層
523‧‧‧絕緣層
524‧‧‧絕緣層
525‧‧‧絕緣層
526‧‧‧絕緣層
527‧‧‧絕緣層
528‧‧‧絕緣層
529‧‧‧絕緣層
530‧‧‧絕緣層
550‧‧‧導電層
550a‧‧‧導電層
550b‧‧‧導電層
550c‧‧‧導電層
551‧‧‧導電層
551a‧‧‧導電層
551b‧‧‧導電層
552‧‧‧導電層
552a‧‧‧導電層
552b‧‧‧導電層
553‧‧‧導電層
553a‧‧‧導電層
553b‧‧‧導電層
560‧‧‧單晶矽晶圓
570‧‧‧CMOS層
571‧‧‧OSFET層
600‧‧‧記憶單元
603‧‧‧記憶單元
604‧‧‧記憶單元
605‧‧‧記憶單元
606‧‧‧記憶單元
610‧‧‧記憶單元
611‧‧‧記憶單元
700‧‧‧記憶體
701‧‧‧週邊電路
710‧‧‧記憶單元陣列
721‧‧‧行解碼器
722:字線驅動電路
730:位元線驅動電路
731:列解碼器
732:預充電電路
733:感測放大器
734:寫入電路
740:輸出電路
760:控制邏輯電路
821:正反器
822:備份電路
823:掃描正反器
825:選擇器
826:正反器
900:振動發電器
901:固定基板
902:可動基板
903:固定電極
904:相對電極
905:駐極體
906:彈簧
7000:電子構件
7001:引線
7002:印刷電路板
7004:電路基板
7100:半導體晶圓
7102:電路區域
7104:分離區域
7106:分離線
7110:晶片
在圖式中：圖1是示出感測器系統的結構例子的方塊圖；圖2是示出感測器系統的工作例子的流程圖；圖3是示出包裹的溫度變化例子的圖；圖4A及圖4B是示出感測器系統的使用例子的圖；圖5是示出感測器系統的使用例子的圖；圖6是示出感測器系統的工作例子的流程圖；圖7是示出感測器系統的結構例子的方塊圖；圖8是示出記憶體的結構例子的方塊圖；圖9A至圖9E是示出記憶單元的結構例子的電路圖； 圖10A及圖10B是示出記憶單元的結構例子的電路圖；圖11是示出正反器的結構例子的電路圖；圖12A至圖12C是示出正反器的工作例子的電路圖；圖13A及圖13B是示出振動發電器的結構例子及工作例子的示意圖；圖14A至圖14E是示出電子構件的製造方法例子的流程圖及電子構件的結構例子的示意圖；圖15A至圖15C是示出OS電晶體的結構例子的俯視圖及剖面圖；圖16A至圖16C是示出OS電晶體的結構例子的俯視圖及剖面圖；圖17A至圖17C是示出OS電晶體的結構例子的俯視圖及剖面圖；圖18A至圖18C是示出OS電晶體的結構例子的俯視圖及剖面圖；圖19A至圖19C是示出OS電晶體的結構例子的俯視圖及剖面圖；圖20A至圖20C是示出OS電晶體的結構例子的俯視圖及剖面圖；圖21A至圖21C是示出OS電晶體的結構例子的俯視圖及剖面圖；圖22是能帶結構的示意圖；圖23是示出半導體裝置的結構例子的剖面圖。
下面，參照圖式對實施方式進行說明。注意，實施方式可以藉由多種不同的方式來實施，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的精神及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
注意，在本說明書中，本發明的一個實施方式的感測器系統是除了振動發電器、電池、記憶體、CPU、計時器、RF接收電路、RF發送電路、功率開關(PSW)以外還包括感知物理量或化學量的裝置的半導體裝置。因此，“感測器系統”是指本發明的一個實施方式的半導體 裝置。由此，有時感測器系統換稱為半導體裝置、電子裝置等。
在圖式中，為了方便起見，有時誇大表示大小、層的厚度或區域等。因此，本發明並不一定限定於圖式中的尺寸。在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。
另外，在本說明書中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於在說明書中說明的詞句，根據情況可以適當地更換。
在本說明書中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。
在本說明書中，“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書中，源極和汲極可以互相調換。
另外，在本說明書中，在沒有特別的說明的情況下，關態電流(off-state current)是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)的汲極電流。在沒有特別的說明的情況下，在n通道型電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道型電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道型電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時流過源極的電流。
在本說明書中，有時將關態電流記作洩漏電流。在本說明書中，關態電流例如有時指當電晶體處於關閉狀態時流在源極與汲極間的電流。
另外，在本說明書中，有時將氧化物半導體表示為OS(Oxide Semiconductor)。因此，有時將在通道形成區域中包含氧化物半導體的電晶體稱為氧化物半導體電晶體、OS電晶體或OSFET。
實施方式1
在本實施方式中說明感測器系統。
〈結構例子1〉
圖1示出感測器系統的一個例子。感測器系統101包括感測裝置102、振動發電器104、電池控制器105、電池106、信號處理部124、天線116。電池控制器105對振動發電器104的輸出進行整流及電壓調整，對感測器系統101供應電壓，且使電池106充電。此外，電池控制器105具有如下功能，當發電量過多時，抑制發電，由此防止過充電。
感測器系統101具有即使振動發電器104的發電停止，也能夠從電池106供應電源的功能。此外，振動發電器104不侷限於振動發電器。根據情況，可以使用太陽能發電器、溫度差發電器等環境發電器。此外，可以將環境發電器與振動發電器組合。
信號處理部124包括感測裝置控制器103、記憶體107、CPU108、時脈發生器109、匯流排110、計時器111、基帶處理電路112、PSW(功率開關)控制器113、RF接收電路114、RF發送電路115、PSW117、PSW118、PSW119、PSW120、PSW121、PSW122、PSW123。
信號處理部124可以設置在一個IC晶片中。
感測裝置102具有測量溫度、濕度、氣壓、光波長、光量、加速度和氣體濃度等環境資訊中的至少一個的功能。感測裝置控制器103包括類比數位轉換電路，具有能夠將感測資料轉換為數位資料，對匯流排110供應該數位資料的功能。
感測器系統101具有根據由計時器111控制的時序取得感測資料的功能。記憶體107是非揮發性記憶體，並具有儲存多個感測資料的功能。
基帶處理電路112、RF接收電路114、RF發送電路115、天線116構成無線裝置(或稱為無線通訊部)。無線裝置具有發送匯流排110的資料的功能以及從外部接收信號的功能。RF接收電路114既可以是不從電池106供應電源的被動型又可以是與電池106連接的主動型。
基帶處理電路112具有將匯流排110的資料轉換為適合於通訊的信號的功能以及將用於通訊的信號轉換為匯流排110的資料的功能。有時在使用CPU108代替其功能的情況下等可以省略基帶處理電路112。
RF發送電路115具有將經過基帶處理的信號調變為用於無線通訊的頻帶的信號的功能，RF接收電路114具有將用於無線通訊的頻帶的信號解調的功能。天線116具有將電信號轉換為電磁波的功能及將電磁波轉換為電信號的功能。
PSW控制器113具有ID判斷功能，並具有分析在RF接收電路114中接收的ID是否一致的功能以及操作PSW117、PSW118、PSW119、PSW120、PSW121、PSW122、PSW123的功能。
PSW117、PSW118、PSW119、PSW120、PSW121、PSW122、PSW123具有停止對分別連接於這些PSW的感測裝置控制器103、記憶體107、CPU108、時脈發生器109、計時器111、基帶處理電路112、RF發送電路115供應電源的功能。
作為電池106可以使用記憶體或二次電池等蓄電裝置等。作為二 次電池，例如可以使用鉛蓄電池、鎳鎘電池、鎳氫電池、鋰離子電池等。作為電容器，例如可以使用雙電層電容器或複合電容器，在該複合電容器中一對電極中的任一個構成雙電層，另一個是使用氧化還原反應。複合電容器例如包括正極構成雙電層且負極構成鋰離子二次電池的鋰離子電容器。
〈工作例子1〉
接著，參照圖2說明感測器系統101的工作例子。圖2是示出感測器系統101的工作例子的流程圖。
當RF接收電路114從外部接收信號(步驟S1)時，PSW控制器113分析來自外部的信號是否與預先註冊的ID一致(步驟S2、S3)。當ID一致時，PSW控制器113操作PSW117、PSW118、PSW119、PSW120，對感測裝置控制器103、記憶體107、CPU108、時脈發生器109供應電源(步驟S5)。當ID不一致時，由於不對感測裝置控制器103、記憶體107、CPU108、時脈發生器109供應電源，所以感測器系統101的工作結束(步驟S4)。
感測裝置控制器103控制感測裝置102，使感測裝置102進行感知。感測裝置102取得外部的物理量或化學量作為感測資料，將感測資料輸出到感測裝置控制器103。感測裝置控制器103將感測資料轉換為數位資料。CPU108將感測裝置控制器103所轉換的數位資料藉由匯流排110容納於記憶體107中(步驟S6)。
接著，CPU108根據結束條件判斷是否繼續測量(步驟S7)。結束條件有測量次數是否達到預先設定的規定次數以及是否從外部接收測量停止的信號等。作為結束條件至少採用一個條件。當不滿足結束條件時，PSW控制器113操作PSW117、PSW118、PSW119、PSW120、PSW121，停止對感測裝置控制器103、記憶體107、CPU108、時脈發生器109供 應電源，而對計時器111供應電源(步驟S8)。在此狀態下，計時器111計數直到下一個感測(步驟S9、S10)。
計時器111計數時間，在到下一個感測時序時，對PSW控制器113發送計數結束的信號(步驟S10)。PSW控制器113操作PSW117、PSW118、PSW119、PSW120，對感測裝置控制器103、記憶體107、CPU108、時脈發生器109供應電源，且操作PSW121，停止對計時器111供應電源(步驟S5)。
感測裝置控制器103控制感測裝置102，並且，當感測裝置102取得外部的物理量或化學量作為感測資料時，感測裝置控制器103將該感測資料轉換為數位資料。CPU108將感測裝置控制器103所轉換的數位資料藉由匯流排110容納於記憶體107中(步驟S6)。
如此，CPU108將感測資料規定次數儲存於記憶體107中，或者將感測資料多次儲存於記憶體107中直到RF接收電路114從外部接收停止信號為止。由於感測器系統101在進行測量(步驟S6)以外的期間停止對感測裝置控制器103、記憶體107、CPU108、時脈發生器109供應電源，所以可以降低感測器系統101的功耗。此外，同樣地，也可以在測量以外的期間停止對感測裝置102供應電源。
當將感測資料規定次數儲存於記憶體107中或RF接收電路114從外部接收停止信號時，PSW控制器113操作PSW117、PSW118、PSW119、PSW120、PSW122、PSW123，對記憶體107、CPU108、時脈發生器109、基帶處理電路112、RF發送電路115供應電源，停止對感測裝置控制器103供應電源(步驟S11)。
CPU108將儲存於記憶體107中的感測資料藉由基帶處理電路112、RF發送電路115、天線116發送到外部(步驟S12)，PSW控制器113 使PSW118、PSW119、PSW120、PSW122、PSW123關閉(步驟S13)，一系列的工作結束(步驟S14)。
以下說明感測器系統的使用例子。
〈使用例子1〉
作為使用方法的一個例子，示出應用於適合於食品運輸的低溫配送服務的例子。低溫配送服務一般有冷藏型和冷凍型，由於在將包裹裝上冷藏車或對包裹進行分類等時包裹暴露於外氣，所以包裹並不是一直處於保冷狀態。雖然服務事業者對利用者說明由於上述理由包裹的溫度一時上升，但是，所希望的外氣溫度或暴露時間與實際上的外氣溫度或暴露時間之間的差異成為問題。
一般而言，在配送事業中，由事業者的營業所、便利商店、取貨及送貨車等收集包裹，該包裹從營業所、便利商店、取貨及送貨車等配送到地區的配送中心。在配送中心中，包裹被進行分類且裝上各方面的大型卡車，配送到目的地的配送中心。再者，包裹被進行分類及裝載，且配送到各目的地的營業所，然後配送到住宅等目的地。
在圖3中，縱軸表示將包裹帶進事業者的營業所(1)至配送到目的地的包裹的環境溫度，橫軸表示時間。在該例子中，利用低溫配送服務，使用冷藏車及冷藏卡車代替上述取貨及送貨車以及大型卡車。當然，運輸方法不侷限於卡車。根據運輸距離及目的地等有時使用船舶、飛機或列車等。
包裹帶進營業所(1)時及裝上冷藏車時暴露於外氣，再者由於在出發地的配送中心(1)及目的地的配送中心(2)中需要分類工作，所以有時在較長時間暴露於外氣。然後，在目的地的營業所(2)中，最後裝貨之後，配送到住宅等各目的地。
如此，利用者瞭解包裹一時暴露於外氣，但是有時因為包裹暴露於外氣的時間或溫度發生問題。於是，為了測量包裹暴露於外氣的時間或溫度，使用結構例子1的感測器系統。圖4A及圖4B示出將感測器系統安裝在包裹上的例子。
如圖4A所示，在包裹402上貼合有送貨單403及感測器系統404。當收集包裹時，與送貨單403同樣，可以將感測器系統404貼合在包裹402上。作為感測器系統404應用上述感測器系統101。在工作人員401處理包裹402的期間，由感測器系統404檢測溫度。從外部將測量開始的無線信號發送到感測器系統404，將包裹402配送到目的地之後，發送測量結束的無線信號，而讀出資料即可。
例如，將從感測器系統404讀出的資料儲存在事業所的資料中心中。所儲存的資料利用記在送貨單403上的送貨單號碼藉由網際網路被下載。或者，利用者可以使用智慧手機等從感測器系統404直接讀出資料。將所得到的資料的圖表表示與圖3同樣的溫度履歷。例如，事業者提供用來使資料可見化(圖表、表等)的應用程式。利用者藉由給電腦終端(智慧手機、平板終端、個人電腦等)下載該應用程式，可以在電腦終端上確認到包裹402的溫度隨時間的變化。
如圖4B所示，在低溫配送服務中，包裹402被冷藏車405配送。在冷藏車405行駛中，感測器系統404的振動發電器利用振動發電，對構成感測器系統404的裝置供應電源，且對電池進行充電。
感測器系統404由於包括發電機構及蓄電機構，所以不需要用於供電的佈線，對安裝位置沒有限制。若當配送包裹402時，回收感測器系統404，則可以再次利用感測器系統404。在等紅綠燈等冷藏車405的振動停止的期間，由於可以從內置電池供電，所以感測器系統404 可以在規定的間隔繼續取得資料。像這樣得到的資料從食品等包裹的安全性、配送事業者的信任的觀點來看很重要。
〈使用例子2〉
圖5示出將感測器系統用於汽車內的環境感測器的例子。在汽車451中配置有空調452、出風口453、454。感測器系統455a、455b配置於天花板上，定期測量溫度、濕度、光量等環境資訊，用無線將資料發送到空調452。作為感測器系統455a、455b應用上述感測器系統101。
圖6是示出感測器系統455a、455b的工作例子的流程圖。步驟S21至步驟S24與圖2中的步驟S1至步驟S4相同。這裡，當將資料發送到空調452時，不需要儲存資料，所以在步驟S25中，PSW控制器113操作PSW117、PSW118、PSW119、PSW120、PSW122、PSW123，對感測裝置控制器103、記憶體107、CPU108、時脈發生器109、基帶處理電路112、RF發送電路115供應電源。
感測裝置控制器103控制感測裝置102，並且，當感測裝置102取得外部的物理量或化學量作為感測資料時，感測裝置控制器103將該感測資料轉換為數位資料。CPU108將由感測裝置控制器103轉換的數位資料藉由匯流排110轉送到基帶處理電路112。資料藉由RF發送電路115、天線116發送到外部(步驟S26)。
接著，CPU108判斷是否繼續測量(步驟S27)。步驟S27的結束條件是指是否從外部接收測量停止的信號等。當不滿足條件時，PSW控制器113操作PSW117、PSW118、PSW119、PSW120、PSW121、PSW122、PSW123，停止對感測裝置控制器103、記憶體107、CPU108、時脈發生器109、基帶處理電路112、RF發送電路115供應電源，對計時器111供應電源(步驟S28)。在此狀態下，計時器111計數直到下一個感測(步驟 S29、S30)。
計時器111計數時間，在到下一個感測時序時，對PSW控制器113發送計數結束的信號(步驟S30)。PSW控制器113操作PSW117、PSW118、PSW119、PSW120、PSW121、PSW122、PSW123，對感測裝置控制器103、記憶體107、CPU108、時脈發生器109、基帶處理電路112、RF發送電路115供應電源，停止對計時器111供應電源(步驟S25)。
感測裝置控制器103控制感測裝置102，並且，當感測裝置102取得外部的物理量或化學量作為感測資料時，感測裝置控制器103將該感測資料轉換為數位資料。CPU108將由感測裝置控制器103轉換的數位資料藉由匯流排110轉送到基帶處理電路112。資料藉由RF發送電路115、天線116發送到外部(步驟S26)。
如此，CPU108直到RF接收電路114從外部接收停止信號將感測資料多次發送到外部。由於感測器系統101在進行測量(步驟S26)以外的期間停止對感測裝置控制器103、記憶體107、CPU108、時脈發生器109、基帶處理電路112、RF發送電路115供應電源，可以降低感測器系統455a、455b的功耗。此外，同樣地，也可以在測量以外的期間停止對感測裝置102供應電源。
當RF接收電路114從外部接收停止信號時，PSW控制器113使PSW117、PSW118、PSW119、PSW120、PSW122、PSW123關閉(步驟S31)，一系列的工作結束(步驟S32)。
由於感測器系統455a、455b都包括振動發電器104，所以汽車451在行駛中藉由振動發電，所以可以對構成感測器系統的裝置供應電源，且對電池進行充電。在等紅綠燈等汽車451的振動停止時，可以從內置電池供電，所以感測器系統455a、455b可以在規定的間隔繼續測量 且發送資料。
例如，在每秒進行一次測量，測量及資料發送所需要的時間為0.1秒時，在剩下的0.9秒可以使CPU108及RF發送電路115關閉，所以可以降低感測器系統455a、455b的功耗。不需要從汽車的電池延伸供電等所需要的佈線，由此可以增加能夠配置感測器系統的位置的數量，亦即感測器系統可以容易配置在腳下或車箱裡。藉由在多個地方配置感測器系統，可以實現高精度的環境管理，可以由簡單的結構獲得舒適的空間。
〈結構例子2〉
也可以對感測器系統附加顯示裝置。圖7所示的感測器系統151具有對感測器系統101添加顯示控制器152、反射型顯示器153的結構。
感測器系統151所包括的CPU108具有將通知現在的測量值及超過規定值的信號等發送顯示控制器152的功能。顯示控制器152具有將反射型顯示器153的驅動所需要的信號、電源及影像資料發送到反射型顯示器153的功能。
例如，感測器系統151可以在反射型顯示器153上顯示現在的測量值及通知數值超過規定值的警報等。作為反射型顯示器153可以舉出反射型液晶顯示器、電子紙等。反射型顯示器153由於不需要光源，可以降低感測器系統151的功耗。
反射型顯示器153的像素中的切換電晶體較佳為使用氧化物半導體電晶體。在本說明書中，將通道形成區域包含氧化物半導體的電晶體稱為氧化物半導體電晶體或OS電晶體。
由於氧化物半導體電晶體的洩漏電流非常小，所以藉由作為像素的切換電晶體使用氧化物半導體電晶體，可以長時間保持影像資料，由此可以抑制更新次數。因此，可以降低更新所需要的功耗。
實施方式2
在本實施方式中說明記憶體。本實施方式的記憶體可以應用於上述感測器系統的記憶體。
圖8示出記憶體的結構的一個例子。記憶體700包括週邊電路701及記憶單元陣列710。
在記憶單元陣列710中設置有多個記憶單元、多個位元線及多個字線。在實施方式3中說明記憶單元。
週邊電路701包括行解碼器721、字線驅動電路722、位元線驅動電路730、輸出電路740、控制邏輯電路760。
位元線驅動電路730包括列解碼器731、預充電電路732、感測放大器733及寫入電路734。預充電電路732具有使位元線預充電的功能。感測放大器733具有使從位元線讀出的資料信號放大的功能。被放大的資料信號藉由輸出電路740作為數位的資料信號RDATA輸出到記憶體700的外部。
此外，對記憶體700從外部作為電源電壓供應低電源電壓(VSS)、用於週邊電路701的高電源電壓(VDD)、用於記憶單元陣列710的高電源電壓(VIL)。
另外，對記憶體700從外部輸入控制信號(CE、WE、RE)、位址信 號ADDR、資料信號WDATA。ADDR被輸入到行解碼器721及列解碼器731，WDATA被輸入到寫入電路734。
控制邏輯電路760對來自外部的輸入信號(CE、WE、RE)進行處理來生成行解碼器721及列解碼器731的控制信號。CE是晶片賦能信號，WE是寫入賦能信號，並且RE是讀出賦能信號。控制邏輯電路760所處理的信號不侷限於此，根據必要而輸入其他控制信號即可。
注意，根據需要可以適當地使用或省略上述各電路或各信號。
藉由將p通道型Si電晶體及其通道形成區域包含後面的實施方式所示的氧化物半導體(較佳為包含In、Ga及Zn的氧化物)的電晶體用於記憶體700，可以提供小型的記憶體700。此外，可以提供低功耗的記憶體700。此外，可以提供工作速度高的記憶體700。尤其是，藉由僅將p通道型電晶體用作Si電晶體，可以降低製造成本。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式3
在本實施方式中說明記憶單元。圖9A至圖9E、圖10A、圖10B是示出記憶單元的結構例子的電路圖。
圖9A所示的記憶單元603包括電晶體Mos3及電容元件C103。電晶體Mos3的源極和汲極中的一個與佈線BL電連接，電晶體Mos3的源極和汲極中的另一個與電容元件C103的一個電極電連接，電晶體Mos3的閘極與佈線WL電連接。電容元件C103的另一個電極被施加低電源電壓(VSS)。
在電晶體Mos3的源極和汲極中的另一個與電容元件C103的一個電極之間設置有節點FN3，這成為資料保持部。電晶體Mos3被用作連接節點FN3與佈線BL的開關。對佈線BL輸入信號D且從佈線BL輸出信號D作為寫入用信號及讀出用信號。佈線WL被輸入作為記憶單元選擇用信號的信號OSG。
藉由使電晶體Mos3處於開啟狀態以使節點FN3與佈線BL連接，進行資料寫入及讀出。佈線BL、BLB是位元線。
在圖10A的記憶單元610及圖10B的記憶單元611中示出在記憶單元603中設置背閘極的結構。記憶單元610設置有電晶體Mos3中的背閘極BG以及佈線BGL，並且低電位從佈線BGL施加到背閘極BG。藉由控制來自佈線BGL的電位，可以控制電晶體Mos3的臨界電壓。在記憶單元611中，在電晶體Mos3中設置有背閘極BG，該背閘極BG與電晶體Mos3的前閘極(或者，佈線WL)電連接。藉由採用上述結構，由於前閘極及背閘極BG被施加同一電位，所以可以增加使電晶體Mos3處於開啟狀態時流過的電流。
注意，設置有背閘極的結構不僅可以應用於記憶單元610及記憶單元611，也可以應用於其他記憶單元。例如，也可以在本實施方式中後面說明的記憶單元604、記憶單元605、記憶單元606、記憶單元600中設置背閘極。
圖9B所示的記憶單元604包括電晶體Mos4、電晶體M104及電容元件C104。電晶體Mos4的源極和汲極中的一個與佈線BL電連接，電晶體Mos4的源極和汲極中的另一個與電容元件C104的一個電極及電晶體M104的閘極電連接，電晶體Mos4的閘極與佈線WL電連接。電晶體M104的源極和汲極中的一個與佈線BL電連接，電晶體M104的源極 和汲極中的另一個與佈線SL電連接。電容元件C104的另一個電極與佈線WLC電連接。
在電晶體Mos4的源極和汲極中的另一個與電晶體M104的閘極與電容元件C104的一個電極之間設置有節點FN4，這成為資料保持部。電晶體Mos4被用作使節點FN4與佈線BL連接的開關。佈線WL被輸入信號OSG。電容元件C104使佈線WLC與節點FN4連接。佈線WLC是用來在寫入工作及讀出工作時對電容元件C104的電極供應恆定電壓的佈線。電晶體M104是p通道型電晶體。
藉由在對佈線WLC、SL施加恆定電壓的狀態下使電晶體Mos4處於開啟狀態，使節點FN4與佈線BL連接，進行資料寫入。藉由對佈線BL、WLC、SL施加恆定電壓進行資料讀出。流過電晶體M104的源極-汲極間的電流的值根據節點FN4的電壓變動。由於佈線BL藉由電晶體M104的源極-汲極間的電流進行充電或放電，所以藉由檢測出佈線BL的電壓(信號D)，可以讀出保持在記憶單元604中的資料值。
電晶體M104可以是n通道型電晶體。根據電晶體M104的導電型決定施加到佈線(BL、SL、WLC)的電壓。
圖9C所示的記憶單元606包括電晶體Mos6、電晶體M107、電晶體M108。電晶體Mos6的源極和汲極中的一個與佈線WBL電連接，電晶體Mos6的源極和汲極中的另一個與電晶體M108的閘極電連接，電晶體Mos6的閘極與佈線WWL電連接。電晶體M107的源極和汲極中的一個與佈線RBL電連接，電晶體M107的源極和汲極中的另一個與電晶體M108的源極和汲極中的一個電連接，電晶體M107的閘極與佈線RWL電連接。電晶體M108的源極和汲極中的另一個被施加低電源電壓(VSS)。
在電晶體Mos6的源極和汲極中的另一個與電晶體M108的閘極之間設置有節點FN6，這成為資料保持部。電晶體Mos6被用作使節點FN6與佈線WBL連接的開關。電晶體M107被用作使佈線RBL與電晶體M108的源極和汲極中的一個連接的開關。佈線WBL作為資料寫入用信號被輸入信號D。佈線WWL作為記憶單元選擇用信號被輸入信號OSG。
藉由使電晶體Mos6處於開啟狀態以使節點FN6與佈線WBL連接，進行資料寫入。在預先對佈線RBL施加恆定電壓之後，使電晶體M107處於開啟狀態，進行資料讀出。流過電晶體M108的源極-汲極間的電流的值根據節點FN6的電壓變動。由於佈線RBL藉由電晶體M108的源極-汲極間的電流進行充電或放電，所以藉由檢測出佈線RBL的電壓(信號DB)，可以讀出保持在記憶單元606中的資料值。
圖9D是示出記憶單元的結構的一個例子的電路圖。記憶單元605包括電晶體Mos5、電晶體M105、電晶體M106及電容元件C105。電晶體Mos5的源極和汲極中的一個與佈線BL電連接，電晶體Mos5的源極和汲極中的另一個與電晶體M106的閘極及電容元件C105的一個電極電連接，電晶體Mos5的閘極與佈線WL電連接。電晶體M105的源極和汲極中的一個與佈線BL電連接，電晶體M105的源極和汲極中的另一個與電晶體M106的源極和汲極中的一個電連接，電晶體M105的閘極與佈線RWL電連接。電晶體M106的源極和汲極中的另一個與電容元件C105的另一個電極電連接。電晶體M106的源極和汲極中的另一個及電容元件C105的另一個電極被施加低電源電壓(VSS)。
在電晶體Mos5的源極和汲極中的另一個與電晶體M106的閘極與電容元件C105的一個電極之間設置有節點FN5，這成為資料保持部。電晶體Mos5被用作使節點FN5與佈線BL連接的開關。佈線WL被輸入信號OSG。
藉由使電晶體Mos5處於開啟狀態以使節點FN5與佈線BL連接，進行資料寫入。藉由使電晶體M105處於開啟狀態，進行資料讀出。流過電晶體M106的源極-汲極間的電流值根據節點FN5的電壓變動。由於佈線BL藉由電晶體M106的源極-汲極間的電流進行充電或放電，所以藉由檢測出佈線BL的電壓(信號D)，可以讀出保持在記憶單元605中的資料的值。
電晶體M105、M106可以是p通道型電晶體。根據電晶體M105、M106的導電型決定施加到佈線RWL的電壓、施加到電容元件C105的電壓即可。
圖9E所示的記憶單元600是能夠進行備份的SRAM單元的一個例子。記憶單元600包括電晶體M101、電晶體M102、電晶體Mos1、電晶體Mos2、反相器INV101、反相器INV102、電容元件C101、電容元件C102。記憶單元600與佈線(WL、BL、BLB、BRL)連接。此外，對記憶單元600作為電源電壓供應低電源電壓(VSS)等。
反相器INV101及反相器INV102的輸入節點與輸出節點彼此連接，構成反相器環形電路。電晶體M101及電晶體M102的閘極電極與佈線WL連接。電晶體M101被用作使佈線BL與反相器INV101的輸入節點連接的開關，電晶體M102被用作使佈線BLB與反相器INV102的輸入節點連接的開關。
佈線WL被用作寫入/讀出用字線，記憶單元的選擇用信號(WLE)從字線驅動電路被輸入。佈線BL、佈線BLB被用作發送資料信號D、DB的位元線。資料信號DB是資料信號D的邏輯值被反轉的信號。資料信號D、DB從位元線驅動電路被供應。此外，佈線BL、佈線BLB也是將從記憶單元600讀出的資料發送到輸出電路的佈線。
記憶單元600相當於包括揮發性記憶體電路(反相器INV101、反相器INV102、電晶體M101、電晶體M102)、一對記憶體電路((電晶體Mos1、電容元件C101)、(電晶體Mos2、電容元件C102))的電路。一對記憶體電路((電晶體Mos1、電容元件C101)、(電晶體Mos2、電容元件C102))是藉由分別儲存保持在節點NET1、節點NET2中的電位，對揮發性記憶體電路的資料進行備份的電路。這些記憶體電路藉由使電晶體Mos1、Mos2處於開啟狀態，對電容元件C101、電容元件C102進行充電或放電，進行資料寫入，使電晶體Mos1、Mos2處於關閉狀態，保持儲存在電容元件C101、電容元件C102中的電荷，在沒有供應電源的狀態下保持資料。
藉由使電晶體Mos1、電晶體Mos2處於開啟狀態，進行資料恢復。在停止對反相器INV101、反相器INV102供應電源的狀態下，使電晶體Mos1、電晶體Mos2處於開啟狀態，使節點FN1與節點NET1連接，在節點FN1及節點NET1中共同具有電荷的同時，使節點FN2與節點NET2連接，在節點FN2及節點NET2中共同具有電荷。然後，藉由對反相器INV101、反相器INV102供應電源，根據節點NET1及節點NET2的電位，資料恢復到反相器環形電路。然後，使電晶體Mos1、電晶體Mos2處於關閉狀態。
電晶體Mos1、電晶體Mos2的閘極電極與佈線BRL連接。佈線BRL被輸入信號OSG。藉由信號OSG，一對記憶體電路((電晶體Mos1、電容元件C101)、(電晶體Mos2、電容元件C102))被驅動，且進行備份或恢復。
以下，說明一對記憶體電路((電晶體Mos1、電容元件C101)、(電晶體Mos2、電容元件C102))的結構及其工作。
一對記憶體電路((電晶體Mos1、電容元件C101)、(電晶體Mos2、 電容元件C102))藉由在電容元件C101、電容元件C102中積累電荷，保持節點FN1、FN2的電位。藉由使電晶體Mos1、電晶體Mos2處於開啟狀態，使節點NET1與節點FN1連接，節點FN1被施加保持在節點NET1中的電位，此外，藉由使電晶體Mos2處於開啟狀態，使節點NET2與節點FN2連接，節點FN2被施加保持在節點NET2中的電位。然後，藉由使電晶體Mos1、電晶體Mos2處於關閉狀態，使節點FN1、節點FN2處於電浮動狀態，保持積累在電容元件C101、電容元件C102中的電荷，由此，記憶體電路處於資料保持狀態。
例如，當節點FN1為高位準電位時，有從電容元件C101洩漏電荷而逐漸降低其電壓的擔憂。電晶體Mos1、電晶體Mos2較佳為在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)。其結果是，由於關閉狀態下的流過源極-汲極間的洩漏電流(關態電流)極小，所以可以抑制節點FN1的電壓的變動。也就是說，也可以將包括電晶體Mos1及電容元件C101的電路用作非揮發性記憶體電路或在沒有供應電源的狀態下長期間保持資料的記憶體電路。此外，包括電晶體Mos2及電容元件C102的電路也與上述同樣，這些電路可以被用作揮發性記憶體電路(反相器INV101、反相器INV102、電晶體M101、電晶體M102)的備份用記憶體電路。
可以將在實施方式7中示出的電晶體應用於電晶體Mos1、電晶體Mos2。由於電晶體Mos1、電晶體Mos2的關態電流小，所以記憶單元600可以在長期間沒有供應電源的狀態下保持資料。由於電晶體Mos1、電晶體Mos2的開關特性良好，所以記憶單元600可以容易進行備份及恢復。
與圖9E同樣地，在圖9A至圖9D所示的記憶單元的結構例子中，電晶體Mos3、電晶體Mos4、電晶體Mos5、電晶體Mos6也較佳為在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物) 的電晶體。其結果是，由於其關態電流極小，所以可以抑制節點FN3、節點FN4、節點FN5、節點FN6的電壓的變動。也就是說，可以將記憶單元603、記憶單元604、記憶單元605及記憶單元606用作能夠在沒有供應電源的狀態下長期間保持資料的記憶體電路。
藉由在本實施方式中說明的記憶單元以及實施方式7所示的在通道形成區域中包含氧化物半導體的電晶體應用於在上述實施方式1中說明的記憶體107，可以提供一種記憶體107，該記憶體107包括能夠在沒有供應電源的狀態下長期間保持資料的記憶體電路，可以實現小型、低功耗、高速或電源電壓的變動的降低。
此外，也可以將用於記憶單元的n通道型電晶體都置換為在實施方式7中示出的在通道形成區域中包含氧化物半導體的電晶體。藉由作為Si電晶體只採用p通道型電晶體，可以降低製造成本。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4
在上述感測器系統中，藉由對CPU進行電源閘控，降低功耗。CPU的暫存器使用正反器構成，但是一般的正反器停止電源時失去所保持的資料，所以為了對CPU進行電源閘控，需要對正反器的資料進行備份。在本實施方式中，說明能夠備份資料的正反器。
圖11是示出正反器的結構例子的電路圖。正反器821包括備份電路822及掃描正反器823。也就是說，正反器821是具備備份電路的正反器。藉由在CPU中設置正反器821，能夠實現CPU的電源閘控。
對掃描正反器823的電路結構沒有特別的限制。此外，可以使用準備在電路庫中的掃描正反器。掃描正反器823包括節點D、Q、CK、SD、SE、選擇器825、正反器826。節點CK被輸入信號GCLK。信號GCLK是時脈信號。節點SE被輸入信號SI。根據信號SI的邏輯，選擇器825選擇節點D和節點SD中的任一個，將輸入到被選擇的節點中的資料輸出到正反器826。
掃描正反器823被輸入電位Vdd_core、GND作為電源電位。電位Vdd_core藉由功率開關供應到掃描正反器823。
備份電路822包括節點RE、BK、SDIN、FN、b1、b2、電晶體M71至M73、電容元件C71。節點FN是資料保持節點。節點FN與電容元件C71電連接。節點b1與節點Q電連接，節點b2與節點SD電連接。節點BK被輸入備份信號(BKUP_LS)，節點RE被輸入恢復信號(RES_LS)。
電晶體M71至M73是包括背閘極的OS電晶體。這些背閘極被輸入電位Vbg_ff。電晶體M71、M73的閘極與節點BK電連接，電晶體M72的閘極與節點RE電連接。備份電路822由於不包括Si電晶體，所以可以層疊於使用Si電晶體形成的掃描正反器823上。
參照圖12A至圖12C的電路圖說明正反器821的工作例子。在圖12A至圖12C中，以開關表示電晶體M71至M73。
〈正常工作〉
圖12A示出活動模式中的正反器821的工作例子，正反器821進行正常工作。正反器821與信號GCLK的上升(或下降)同步地提取從節點D輸入的資料，從節點Q輸出所保持的資料。由於從節點D提取資料，所以例如“L”(低位準)的信號SI輸入到節點SE。由於信號BKUP_LS、RES_LS是“L”，所以電晶體M71至M73處於關閉狀態。
〈備份工作〉
在停止對CPU供應電源之前，將掃描正反器823的資料備份於備份電路822中。首先，停止信號GCLK的輸入。由該時脈閘控確定節點Q的邏輯。接著，將“H”的信號BKUP_LS輸入到節點BK，使電晶體M71、M73開啟(圖12B)。由於在節點FN與節點Q處於導通狀態，所以節點FN的邏輯成為與節點Q相同的邏輯。如果節點Q的邏輯為“1”，則節點FN的邏輯也成為“1”，如果節點Q的邏輯為“0”，則節點FN的邏輯也成為“0”。
接著，將“L”的信號BKUP_LS輸入到節點BK，使電晶體M71處於關閉狀態。由此，節點FN處於電浮動狀態，備份工作結束。在備份結束之後，根據需要停止對掃描正反器823供應電位Vdd_core的電源。由於電晶體M71、M72是關態電流極小的OS電晶體，所以備份電路822可以長時間保持資料。關態電流是指電晶體處於關閉狀態下的流過源極-汲極間的洩漏電流。
〈恢復工作〉
藉由再次開始對CPU供應電源，開始掃描正反器823的資料恢復。藉由功率開關的操作，再次開始對掃描正反器823供應電位Vdd_core。接著，將“H”的信號S1輸入到節點SE，使掃描正反器823處於被輸入節點SD的資料的狀態。將“H”的信號RES_LS輸入到節點RE，使電晶體M72處於開啟狀態。在節點FN與節點SD之間處於導通狀態，節點FN的資料寫入到節點SD(圖12C)。接著，輸入1循環的信號GCLK，將節點SD的資料寫入到節點Q。
將“L”的信號RES_LS輸入到節點RE，使電晶體M72關閉，恢復工作結束。掃描正反器823恢復到能夠從節點Q輸出與剛停止信號GCLK的輸入之後的節點Q相同的邏輯的資料的狀態。藉由再次開始信號 GCLK的輸入，掃描正反器823開始正常工作。
由於電晶體M71、M72是關態電流極小的OS電晶體，備份電路822可以長時間保持資料。藉由將負電位輸入到電晶體M71、M72的背閘極，可以降低電晶體M71、M72的截止電流，所以對使資料保持時間延長有效。
藉由電晶體M71至M73是OS電晶體，可以層疊於掃描正反器823上。因此，可以設置備份電路822而不改變掃描正反器823的設計及佈局。因此，可以使因備份電路822導致的面積附加實質上成為0。
正反器821可以進行高速的資料備份及資料恢復。例如，可以在幾個時脈內完成備份工作及恢復工作。此外，備份工作及恢復工作是指根據電晶體M71、M72的切換工作使節點FN充放電的工作，因此這些工作所需的能量像DRAM單元那樣小。另外，備份電路822不伴隨資料保持而消耗功率，由此可以減少正反器821的待機功率。因為在進行正常工作時不需要對備份電路822供應電源，所以即使在設置備份電路822的情況下也可以說正反器821的動態功率實質上不增大。
另外，因為設置有備份電路822，所以對節點Q附有電晶體M71的寄生電容，但是該寄生電容比連接於節點Q的邏輯電路的寄生電容小，由此可以忽視對正反器821的正常工作的負面影響。就是說，即使在設置備份電路822的情況下也可以說活動模式下的正反器821的性能實質上不下降。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
在上述感測器系統中作為電源使用振動發電器。振動發電的發電方式已知有電磁感應型、壓電型、電容型等，在本實施方式中，對使用駐極體的電容型進行說明。這裡，駐極體是指即使電介質極化(dielectric polarizer)沒有電場也殘留的物質，半永久性地形成電場。
圖13A示出振動發電器的結構的一個例子。振動發電器900包括固定基板901、可動基板902、固定電極903、相對電極904、駐極體905、彈簧906。在圖13A中，使用彈簧906使可動基板902移動，但是也可以使用彈簧以外的方法使可動基板移動。
當沒有振動時，在固定電極903、駐極體905上配置有相對電極904。由於駐極體905形成電場，所以相對電極904吸引電荷，處於帶電狀態。
在該狀態下，發生振動時，駐極體905與相對電極904的重疊面積變化。當駐極體905與相對電極904的重疊面積減少時，相對電極904吸引的電荷也減少，所以電荷流過負載來產生電壓。藉由使該電壓整流，可以得到直流電壓。圖13B示出駐極體905與相對電極904的重疊面積變化時產生的電壓的例子。
實施方式6
在本實施方式中，作為半導體裝置的一個例子，對IC晶片、電子構件及電子裝置等進行說明。
〈電子構件的製造方法例子〉
圖14A是示出電子構件的製造方法例子的流程圖。電子構件也被 稱為半導體封裝或IC用封裝等。該電子構件根據端子取出方向或端子的形狀具有多個不同規格和名稱。在本實施方式中，說明其一個例子。
藉由組裝製程(後製程)，在印刷電路板上組合多個能夠裝卸的構件，可以形成由電晶體構成的半導體裝置。後製程可以藉由進行圖14A所示的各製程完成。明確而言，在由前製程得到的元件基板完成(步驟ST71)之後，對基板背面進行研磨。藉由在此步驟使基板薄膜化，減少在前製程中產生的基板的翹曲等，而實現構件的小型化。接著，進行將基板分成多個晶片的“切割(dicing)製程”(步驟ST72)。
圖14B是進行切割製程之前的半導體晶圓7100的俯視圖。圖14C是圖14B的部分放大圖。半導體晶圓7100設置有多個電路區域7102。電路區域7102設置有本發明的實施方式的半導體裝置(例如，記憶體、計時器、CPU等)。
多個電路區域7102的每一個都被分離區域7104圍繞。分離線(也稱為“切割線”)7106位於與分離區域7104重疊的位置上。在切割製程(步驟ST72)中，藉由沿著分離線7106切割半導體晶圓7100，從半導體晶圓7100切割出包括電路區域7102的晶片7110。圖14D示出晶片7110的放大圖。
另外，也可以在分離區域7104中設置導電層或半導體層。藉由在分離區域7104中設置導電層或半導體層，可以緩和可能在切割製程中產生的ESD，而防止起因於切割製程的良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊將溶解有碳酸氣體等以降低了其電阻率的純水供應給切削部一邊進行切割製程。藉由在分離區域7104中設置導電層或半導體層，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。
在進行步驟ST72之後，拾取分離後的晶片並將其安裝且接合於引線框架上，亦即進行晶片接合(die bonding)製程(步驟ST73)。晶片接合製程中的晶片與引線框架的接合方法可以根據產品選擇合適的方法。例如，可以使用樹脂或膠帶進行接合。晶片接合製程中的晶片與引線框架的接合可以藉由在插入物(interposer)上安裝晶片來進行。在打線接合(wire bonding)製程中，將引線框架的引線與晶片上的電極藉由金屬細線(Wire)電連接(步驟ST74)。作為金屬細線可以使用銀線或金線。打線接合可以使用球焊(ball bonding)或楔焊(wedge bonding)。
實施由環氧樹脂等密封進行了打線接合的晶片的模塑(molding)製程(步驟ST75)。藉由進行模塑製程，使電子構件的內部被樹脂填充，可以減輕機械外力所導致的對內置的電路部及金屬細線的損傷，還可以降低因水分或灰塵所導致的特性劣化。接著，對引線框架的引線進行電鍍處理。並且，對引線進行切斷及成型加工(步驟ST76)。藉由該電鍍處理可以防止引線生銹，而在之後將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，對封裝表面實施印字處理(marking)(步驟ST77)。然後，藉由檢驗步驟(步驟ST78)完成電子構件(步驟ST79)。藉由組裝上述實施方式的半導體裝置，可以提供功耗低的小型電子構件。
圖14E示出完成的電子構件的透視示意圖。在圖14E中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的透視示意圖。如圖14E所示，電子構件7000包括引線7001及晶片7110。
電子構件7000例如安裝於印刷電路板7002。藉由組合多個這樣的電子構件7000並使其在印刷電路板7002上彼此電連接，可以將電子 構件7000安裝於電子裝置。完成的電路基板7004設置於電子裝置等的內部。藉由安裝電子構件70O0，可以降低電子裝置的功耗。或者，容易實現小型電子裝置。
實施方式7
在本實施方式中，說明氧化物半導體電晶體等。
〈OS電晶體的結構例子1〉
圖15A是示出OS電晶體的結構例子的俯視圖。圖15B是圖15A的X1-X2線之間的剖面圖，圖15C是圖15A的Y1-Y2線之間的剖面圖。在此，有時將X1-X2線的方向稱為通道長度方向，將Y1-Y2線的方向稱為通道寬度方向。圖15B是示出OS電晶體的通道長度方向上的剖面結構的圖，圖15C是示出OS電晶體的通道寬度方向上的剖面結構的圖。為了明確地示出裝置結構，在圖15A中省略部分組件。
OS電晶體501形成在絕緣表面上。在此，OS電晶體501形成在絕緣層521上。OS電晶體501被絕緣層528及529覆蓋。OS電晶體501包括絕緣層522至527、金屬氧化物層511至513以及導電層550至553。
圖中的絕緣層、金屬氧化物層、導電體等可以為單層或疊層。在製造這些層時，可以使用濺射法、分子束磊晶(MBE)法、脈衝雷射燒蝕(PLA)法、CVD法、原子層沉積法(ALD法)等各種成膜方法。CVD法包括電漿CVD法、熱CVD法、有機金屬CVD法等。
將金屬氧化物層511至513總稱為氧化物層510。如圖15B和圖15C所示，氧化物層510包括依次層疊有金屬氧化物511、金屬氧化物512及金屬氧化物513的部分。在OS電晶體501處於開啟狀態時，通 道主要形成在氧化物層510的金屬氧化物層512中。
OS電晶體501的閘極電極由導電層550構成，用作源極電極或汲極電極的一對電極由導電層551、552構成。背閘極電極由導電層553構成。導電層553包括導電層553a、553b。此外，OS電晶體501也可以不包括背閘極電極。後述的OS電晶體502至507也是同樣的。
閘極(前閘極)一側的閘極絕緣層由絕緣層527構成，背閘極一側的閘極絕緣層由絕緣層524至526的疊層構成。絕緣層528是層間絕緣層。絕緣層529是障壁層。
金屬氧化物層513覆蓋包括金屬氧化物層511、512以及導電層551、552的疊層體。絕緣層527覆蓋金屬氧化物層513。導電層551、552分別具有隔著金屬氧化物層513及絕緣層527與導電層550重疊的區域。
導電層551、552藉由利用用來形成金屬氧化物層511及金屬氧化物層512的疊層的硬遮罩而形成。例如，藉由下述步驟可以形成金屬氧化物層511、512及導電層551、552：形成兩層金屬氧化物膜；在金屬氧化物膜上形成導電膜；對該導電膜進行蝕刻形成硬遮罩；使用硬遮罩對兩層金屬氧化物膜進行蝕刻，來形成金屬氧化物層511和金屬氧化物層512的疊層；接著，對硬遮罩進行蝕刻形成導電層551及導電層552。由於經過這些步驟，導電層551、552不包括與金屬氧化物層511、512的側面接觸的區域。
〈導電層〉
作為用於導電層550至553的導電材料，有如下材料：以摻雜有磷等的雜質元素的多晶矽為代表的半導體；鎳矽化物等矽化物；鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬或以上述元素為成分的金屬 氮化物(氮化鉭、氮化鈦、氮化鉬、氮化鎢)等。此外，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
藉由將功函數高的導電材料用於導電層550，可以增大OS電晶體501的Vth，並且可以減少截止電流。導電層550可以使用其功函數較佳為4.8eV以上，更佳為5.0eV以上，更佳為5.2eV以上，更佳為5.4eV以上，更佳為5.6eV以上的導電材料。作為功函數高的導電材料，例如可以舉出鉬、氧化鉬、Pt、Pt矽化物、Ni矽化物、銦錫氧化物、添加有氮的In-Ga-Zn氧化物等。
截止電流是指閘極-源極之間的電壓為OV時的源極-汲極間的電流。
例如，導電層550為氮化鉭或鉭的單層。或者，在導電層550為兩層結構或三層結構時，可以採用如下組合：(鋁、鈦)；(氮化鈦、鈦)；(氮化鈦、鎢)；(氮化鉭、鎢)；(氮化鎢、鎢)；(鈦、鋁、鈦)；(氮化鈦、鋁、鈦)；(氮化鈦、鋁、氮化鈦)。其中前者構成絕緣層527一側的層。
導電層551及導電層552具有相同的層結構。例如，在導電層551為單層時，可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等的金屬或以這些金屬為主要成分的合金。在導電層551為兩層結構或三層結構時，可以採用如下組合：(鈦、鋁)；(鎢、鋁)；(鎢、銅)；(銅-鎂-鋁合金、銅)；(鈦、銅)；(鈦或氮化鈦、鋁或銅、鈦或氮化鈦)；(鉬或氮化鉬、鋁或銅、鉬或氮化鉬)。其中前者構成絕緣層527一側的層。
例如，較佳的是，導電層553a為對氫具有阻擋性的導電層(例如，氮化鉭層)，導電層553b為其導電率比導電層553a高的導電層(例如，鎢)。藉由採用該結構，導電層553具有佈線的功能以及抑制氫擴散到氧化物層510的功能。
〈絕緣體〉
作為用於絕緣層521至529的絕緣材料，有如下材料：氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、矽酸鋁等。絕緣層521至529由包括這些絕緣材料的單層或疊層構成。構成絕緣層521至529的層可以包含多種絕緣材料。
在本說明書等中，氧氮化物是指氧含量大於氮含量的化合物，氮氧化物是指氮含量大於氧含量的化合物。
為了抑制氧化物層510中的氧缺陷增加，絕緣層526至528較佳為包含氧的絕緣層。絕緣層526至528中的至少一個較佳為使用藉由加熱可釋放氧的絕緣膜(以下稱為“包含過量氧的絕緣膜”)形成。藉由從包含過量氧的絕緣膜向氧化物層510供應氧，可以填補氧化物層510中的氧缺陷。由此，可以提高OS電晶體501的可靠性及電特性。
包含過量氧的絕緣層為在利用熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)時膜表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的範圍內的氧分子的釋放量為1.0×1018[分子/cm3]以上的膜。氧分子的釋放量較佳為3.0×1020atoms/cm3以上。
包含過剰氧的絕緣膜可以藉由進行對絕緣膜添加氧的處理來形成。作為氧的添加處理，可以使用氧氛圍下的加熱處理、離子植入法、離子摻雜法、電漿浸沒離子佈植技術或電漿處理等。作為用來添加氧的 氣體，可以使用16O2或18O2等氧氣體、一氧化二氮氣體或臭氧氣體等。
為了防止氧化物層510中的氫濃度增加，較佳為降低絕緣層521至529中的氫濃度。尤其是，較佳為降低絕緣層523至528中的氫濃度。明確而言，其氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。
為了防止氧化物層510中的氮濃度增加，較佳為降低絕緣層523至528中的氮濃度。明確而言，其氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
上述氫濃度和氮濃度是藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)而測量的。
在OS電晶體501中，氧化物層510較佳為被對氧和氫具有阻擋性的絕緣層(以下稱為障壁層)包圍。藉由採用該結構，可以抑制氧從氧化物層510釋放出並可以抑制氫侵入到氧化物層510，由此可以提高OS電晶體501的可靠性及電特性。
例如，絕緣層529被用作障壁層，絕緣層521、522、524中的至少一個被用作障壁層。障壁層可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等的材料形成。
另外，還可以在氧化物層510和導電層550之間設置障壁層。或者，也可以設置對氧和氫具有阻擋性的金屬氧化物層作為金屬氧化物層513。
藉由減薄絕緣層524、絕緣層525和絕緣層526的各厚度，可以容易使用導電層550的電壓控制OS電晶體的臨界電壓，所以是較佳的。例如，絕緣層524至526的各厚度為50nm以下。各厚度較佳為30nm以下，更佳為10nm以下，進一步較佳為5nm以下。
在此示出絕緣層521至529的結構例子。在該例子中，絕緣層521、522、525、529都被用作障壁層。絕緣層526至528是包含過剰氧的氧化物層。絕緣層521是氮化矽層，絕緣層522是氧化鋁層，絕緣層523是氧氮化矽層。背閘極一側的閘極絕緣層(524至526)是氧化矽、氧化鋁和氧化矽的疊層。前閘極一側的閘極絕緣層(527)是氧氮化矽層。層間絕緣層(528)是氧化矽層。絕緣層529是氧化鋁層。
〈金屬氧化物層〉
金屬氧化物層511至513的各厚度為3nm以上且500nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且60nm以下。
為了降低OS電晶體501的關態電流，金屬氧化物層512例如較佳為具有大能隙。金屬氧化物層512的能隙為2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
氧化物層510較佳為結晶性金屬氧化物層。較佳的是，在氧化物層510中，至少金屬氧化物層512為結晶性金屬氧化物層。由此，可以實現可靠性及電特性優異的OS電晶體501。
可以用於金屬氧化物層512的氧化物的典型例子是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M為Al、Ga、Y或Sn)。金屬氧化物層512不侷限於包含銦的氧化物層。金屬氧化物層512例如可以使用Zn-Sn氧化物、Ga-Sn氧化物、Zn-Mg氧化物等形成。金屬氧化物層511、 513也可以使用與金屬氧化物層512同樣的氧化物形成。金屬氧化物層511、513分別可以使用Ga氧化物形成。在此情況下，金屬氧化物層512較佳為包含Ga的金屬氧化物層。
當在金屬氧化物層512與金屬氧化物層511之間的介面形成有介面能階時，由於通道區域也形成在介面附近的區域中，因此OS電晶體501的臨界電壓發生變動。因此，金屬氧化物層511較佳為包含構成金屬氧化物層512的金屬元素中的至少一個作為其組件。由此，在金屬氧化物層512與金屬氧化物層513之間的介面就不容易形成介面能階，而可以降低OS電晶體501的臨界電壓等電特性的偏差。
金屬氧化物層513較佳為包含構成金屬氧化物層512的金屬元素中的至少一個作為其組件。由此，在金屬氧化物層512與金屬氧化物層513之間的介面不容易發生介面散射，且不容易阻礙載子的遷移，因此可以提高OS電晶體501的場效移動率。
較佳的是，在金屬氧化物層511至513中，金屬氧化物層512具有最高的載子移動率。由此，可以在遠離絕緣層526、527的金屬氧化物層512中形成通道。
例如，In-M-Zn氧化物等包含In的金屬氧化物可以藉由提高In的含量來提高載子移動率。在In-M-Zn氧化物中，主要是重金屬的s軌域推動載子傳導，藉由增加銦含量可增加s軌域的重疊，由此銦含量多的氧化物的移動率比銦含量少的氧化物高。因此，藉由將銦含量多的氧化物用於氧化物半導體膜，可以提高載子移動率。
例如，使用In-Ga-Zn氧化物形成金屬氧化物層512，並且使用Ga氧化物形成金屬氧化物層511、513。例如，當使用In-M-Zn氧化物形成金屬氧化物層511至513時，在該三層中，金屬氧化物層511為In 的含量最高的In-M-Zn氧化物。當利用濺射法形成In-M-Zn氧化物時，藉由改變靶材中的金屬元素的原子數比，可以改變In含量。
例如，用來形成金屬氧化物層512的靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、3：1：2或4：2：4.1。例如，用來形成金屬氧化物層511、513的靶材的金屬元素的原子數比較佳為In：M：Zn=1：3：2或1：3：4。使用In：M：Zn=4：2：4.1的靶材形成的In-M-Zn氧化物的原子數比大致為In：M：Zn=4：2：3。
為了對OS電晶體501賦予穩定的電特性，較佳為降低氧化物層510中的雜質濃度。在金屬氧化物中，氫、氮、碳、矽以及除了主要成分以外的金屬元素都是雜質。例如，氫和氮引起施體能階的形成，導致載子密度增高。此外，矽和碳引起氧化物半導體中的雜質能階的形成。該雜質能階成為陷阱，有時使OS電晶體的電特性劣化。
例如，氧化物層510具有矽濃度為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下的區域。氧化物層510中的碳濃度也是同樣的。
氧化物層510具有鹼金屬濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下的區域。其鹼土金屬濃度也是同樣的。
氧化物層510具有氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。
氧化物層510具有氫濃度低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3的區域。
上述氧化物層510中的雜質濃度是藉由SIMS而測量的。
在金屬氧化物層512具有氧缺陷的情況下，有時因為氫進入該氧缺陷部而形成施體能階。其結果是，OS電晶體501的通態電流降低。氧缺陷部在氧進入時比氫進入時更加穩定。因此，藉由降低金屬氧化物層512中的氧缺陷，有時能夠提高OS電晶體501的通態電流。由此，藉由減少金屬氧化物層512中的氫來防止氫進入氧缺陷部的方法對通態電流特性的提高是有效的。
包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時氫的一部分與鍵合於金屬原子的氧鍵合，而產生作為載子的電子。由於通道形成區域設置在金屬氧化物層512中，所以當金屬氧化物層512包含氫時，OS電晶體501容易具有常開啟特性。由此，較佳為儘可能減少金屬氧化物層512中的氫。
圖15A至圖15C示出氧化物層510為三層結構的例子，但是不侷限於此。例如，氧化物層510也可以為沒有金屬氧化物層511或金屬氧化物層513的兩層結構。或者，也可以採用在金屬氧化物層511之上或之下或者在金屬氧化物層513之上或之下設置有作為金屬氧化物層511、金屬氧化物層512及金屬氧化物層513而示出的氧化物半導體層中的任一個層的四層結構。或者，可以在氧化物層510的任意的層之間、氧化物層510之上和氧化物層510之下中的任兩個以上的位置設置一層或多層與金屬氧化物層511至513同樣的金屬氧化物層。
〈能帶結構〉
參照圖22對金屬氧化物層511至513的疊層效果進行說明。圖22是OS電晶體501的通道形成區域的能帶結構的示意圖。在此，以OS電晶體501為例子進行說明，但是後述的OS電晶體502、503中的金 屬氧化物層511至513的疊層效果也是同樣的。
Ec526、Ec511、Ec512、Ec513、Ec527分別表示絕緣層526、金屬氧化物層511、金屬氧化物層512、金屬氧化物層513、絕緣層527的導帶底的能量。
這裡，真空能階與導帶底的能量之間的能量差(也稱為“電子親和力”)是真空能階與價帶頂之間的能量差(也稱為游離電位)減去能隙而得到的值。另外，能隙可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)來測量。此外，真空能階與價帶頂之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。
因為絕緣層526、527是絕緣體，所以Ec526及Ec527比Ec511、Ec512及Ec513更接近於真空能階(其電子親和力小)。
金屬氧化物層512的電子親和力比金屬氧化物層511、513大。例如，金屬氧化物層512與金屬氧化物層511的電子親和力之差以及金屬氧化物層512與金屬氧化物層513的電子親和力之差都為0.07eV以上且1.3eV以下。該電子親和力之差較佳為0.1eV以上且0.7eV以下，更佳為0.15eV以上且0.4eV以下。電子親和力是真空能階與導帶底之間的能量差。
當對OS電晶體501的閘極電極(導電層550)施加電壓時，通道主要形成在金屬氧化物層511、金屬氧化物層512和金屬氧化物層513中的電子親和力較大的金屬氧化物層512中。
銦鎵氧化物具有小電子親和力和高氧阻擋性。因此，金屬氧化物層513較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為 70%以上，較佳為80%以上，更佳為90%以上。
有時在金屬氧化物層511與金屬氧化物層512之間存在金屬氧化物層511和金屬氧化物層512的混合區域。另外，有時在金屬氧化物層513與金屬氧化物層512之間存在金屬氧化物層513和金屬氧化物層512的混合區域。混合區域的介面態密度較低，因此在金屬氧化物層511至513的疊層體(氧化物層510)的能帶結構中，各介面附近的能量連續地變化(也稱為連續接合)。
在具有上述能帶結構的氧化物層510中，電子主要在金屬氧化物層512中遷移。因此，即使在金屬氧化物層511與絕緣層526之間的介面或者金屬氧化物層513與絕緣層527之間的介面存在能階，這些介面能階也不容易阻礙氧化物層510中的電子遷移，因此可以增加OS電晶體501的通態電流。
此外，如圖22所示，雖然在金屬氧化物層511與絕緣層526之間的介面附近以及金屬氧化物層513與絕緣層527之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階Et526、Et527，但是由於金屬氧化物層511、513的存在，可以使金屬氧化物層512遠離陷阱能階Et526、Et527。
在此，當Ec511與Ec512的能量差小時，有時金屬氧化物層512的電子越過該能量差達到陷阱能階Et526。在電子被陷阱能階Et526俘獲時，在絕緣膜的介面產生固定負電荷，這導致電晶體的臨界電壓漂移到正方向。在Ec513與Ec512的能量差小時也是同樣的。
為了減小OS電晶體501的臨界電壓的變動而提高OS電晶體501的電特性，Ec511與Ec512的能量差以及Ec513與Ec512的能量差較佳為0.1eV以上，更佳為0.15eV以上。
〈OS電晶體的結構例子2〉
圖16A至圖16C所示的OS電晶體502是OS電晶體501的變形例子。OS電晶體502的導電層550包括導電層550a、導電層550b及導電層550c。
導電層550a藉由熱CVD法、MOCVD法或ALD法形成。尤其是，較佳為利用ALD法形成。藉由使用ALD法等形成導電層550a，可以減少絕緣層527受到的電漿所導致的損傷。另外，由於能夠提高覆蓋性，所以較佳為藉由ALD法等形成導電層550a。因此可以提供一種可靠性高的OS電晶體502。
導電層550b使用鉭、鎢、銅、鋁等導電性高的材料形成。再者，形成在導電層550b上的導電層550c較佳為使用氮化鎢等耐氧化性的導電體形成。當將其中的氧會脫離的氧化物材料用於絕緣層528時，可以防止脫離出的氧使導電層550氧化。因此，可以抑制導電層550的氧化，並且可以將從絕緣層528脫離的氧高效率地供應給氧化物層510。
藉由作為與具有過量氧區域的絕緣層528接觸的面積大的導電層550c使用耐氧化性的導電體，可以抑制絕緣層528的過量氧被導電層550吸收。另外，藉由作為導電層550b使用導電性高的導電體，可以提供一種功耗小的OS電晶體502。
〈OS電晶體的結構例子3〉
圖17A至圖17C所示的OS電晶體503是OS電晶體501的變形例子。在OS電晶體503中，以導電層550為蝕刻遮罩對金屬氧化物層513及絕緣層527進行蝕刻。
〈OS電晶體的結構例子4〉
圖18A至圖18C所示的OS電晶體504是OS電晶體501的變形例子。
導電層550具有導電層550a和導電層550b的兩層結構。導電層550被絕緣層530覆蓋。
例如，絕緣層530為對氧具有阻擋性的絕緣層。由此，可以抑制從絕緣層528等脫離的氧使導電層550氧化。此時，作為絕緣層530可以使用氧化鋁等金屬氧化物。絕緣層530的厚度只要是能夠防止導電層550的氧化的程度即可，例如為1nm以上且10nm以下，較佳為3nm以上且7nm以下。
另外，與OS電晶體503同樣，在OS電晶體504中也可以部分地去除金屬氧化物層513和絕緣層527，來使導電層551、552的頂面的一部分露出。或者，也可以只部分地去除絕緣層527。
〈OS電晶體的結構例子5〉
圖19A至圖19C所示的OS電晶體505是OS電晶體501的變形例子。
導電層551具有導電層551a和導電層551b的兩層結構，導電層552具有導電層552a和導電層552b的兩層結構。
在導電層551中，導電層551a、552a較佳為使用與金屬氧化物層512的密接性高的導電膜形成。當藉由ALD法形成這些導電膜時，可以提高覆蓋性，所以是較佳的。導電層551b、552b較佳為使用具有比導電層551a、552a高的導電率的導電體形成。藉由設置導電層551a、552a，對可用於導電層551b、552b的導電體材料的制約變小。藉由將鉭、鎢、 銅、鋁等導電性高的材料用於導電層551a、552a，可以降低由OS電晶體505構成的電路的功耗。
〈OS電晶體的結構例子6〉
圖20A至圖20C所示的OS電晶體506是OS電晶體501的變形例子。兩者的主要不同之處是閘極電極的結構。
在形成於絕緣層528中的開口部中設置有金屬氧化物層513、絕緣層527及導電層550。也就是說，可以藉由利用絕緣層528的開口部以自對準的方式形成閘極電極。因此，在OS電晶體506中，閘極電極(550)不具有隔著閘極絕緣層(527)與源極電極及汲極電極(551、552)重疊的區域。由此，可以降低閘極-源極之間的寄生電容及閘極-汲極之間的寄生電容，從而可以提高頻率特性。此外，由於可以利用絕緣層528的開口部控制閘極電極的寬度，所以能夠容易地製造通道長度短的OS電晶體。
〈OS電晶體的結構例子7〉
圖21A至圖21C所示的OS電晶體507是OS電晶體506的變形例子。
氧化物層510還包括金屬氧化物層514。金屬氧化物層514覆蓋金屬氧化物層511、512及導電層551、552。
金屬氧化物層512與絕緣層528由金屬氧化物層514隔開。在氧化物層510中，通道主要形成在金屬氧化物層512中，因此，當金屬氧化物層512沒有接觸於絕緣層528的區域時，可以抑制在通道附近產生較淺能階。由此，可以提高OS電晶體507的可靠性。
〈半導體裝置的結構例子〉
參照圖23說明由OS電晶體及Si電晶體構成的半導體裝置的結構例子。
圖23是說明正反器821(圖11)的疊層結構的剖面圖。
正反器821由CMOS層570、佈線層W1至W5、OSFET層571、佈線層W6和W7的疊層構成。
在CMOS層570中設置有構成正反器821的Si電晶體。Si電晶體的活性層設置在單晶矽晶圓560中。
在OSFET層571中設置有正反器821的OS電晶體。圖23典型地示出正反器821(備份電路822)的電晶體M71、M72。電晶體M71、M72具有與OS電晶體503(圖17A至圖17C)相同的結構。這些電晶體的背閘極電極設置在佈線層W5中。在佈線層W6中設置有備份電路822的電容元件C71。
實施方式8
在本實施方式中，說明氧化物半導體。氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於準穩態且原子的配置沒有被固定化；鍵角不固定；具有短程有序而不具有長程有序；等。
亦即，不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS〉
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
CAAC-OS具有c軸配向性，其多個結晶部(奈米晶)在a-b面方向上連結而其結晶結構具有畸變。一個結晶部的尺寸為1nm以上或3nm以上。因此，可以將CAAC-OS的結晶部稱為奈米晶，並且可以將CAAC-OS稱為具有CAA crystal(c-axis-aligneda-b-plane-anchored crystal)的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導 體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等具有大原子半徑(或分子半徑)，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時會因光或熱等發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。例如，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
〈nc-OS〉
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。nc-OS在不同的結晶部之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。在結晶部(奈米晶)之間結晶定向沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
由於nc-OS的結晶不具有配向性，所以有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
此外，a-like OS的密度比nc-OS及CAAC-OS低。明確而言，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在滿足In：Ga：Zn=1：1：1[原子數比]的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如， 在滿足In：Ga：Zn=1：1：1[原子數比]的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在滿足In：Ga：Zn=1：1：1[原子數比]的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。氧化物半導體的結構可以藉由X射線繞射(XRD)、奈米束電子繞射、TEM(穿透式電子顯微鏡)觀察而指定。
〈氧化物半導體的載子密度〉
接著，對氧化物半導體的載子密度進行說明。作為影響氧化物半導體的載子密度的因素，可以舉出氧化物半導體中的氧缺陷(V0)或氧化物半導體中的雜質等。
當氧化物半導體中的氧缺陷增多時，氫與該氧缺陷鍵合(也可以將該狀態稱為VoH)而使缺陷態密度增高。另外，當氧化物半導體中的雜質增多時，缺陷態密度也增高。由此，可以藉由控制氧化物半導體中的缺陷態密度來控制氧化物半導體的載子密度。
為了抑制OS電晶體的Vth的負向漂移或降低關態電流，較佳為減少氧化物半導體的載子密度。而降低氧化物半導體的載子密度，可以 藉由降低氧化物半導體中的雜質濃度以降低缺陷態密度而實現。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。
在OS電晶體中，為了增加通態電流及場效移動率，有時較佳為提高氧化物半導體的載子密度。藉由略微提高氧化物半導體的雜質濃度，或者藉由略微提高氧化物半導體的缺陷態密度，可以提高氧化物半導體的載子密度。例如，在可得到OS電晶體的通態電流與關態電流的理想比率(Ion/Ioff)的範圍內，雜質濃度稍高或缺陷態密度稍高的氧化物半導體可以被看作實質上本質。
此外，因電子親和力大而能帶間隙小的熱激發電子(載子)密度增加的氧化物半導體可以被看作實質上本質。另外，在使用電子親和力更大的氧化物半導體的情況下，OS電晶體的Vth更低。
載子密度得到提高的氧化物半導體略微被n型化。因此，可以將載子密度得到提高的氧化物半導體稱為“Slightly-n”型氧化物半導體。
高純度本質的氧化物半導體的載子密度例如小於8×1015cm-3，較佳為小於1×1011cm-3，更佳為小於1×1010cm-3，且為1×10-9cm-3以上。
實質上高純度本質的氧化物半導體的載子密度例如為1×105cm-3以上且小於1×1018cm-3，較佳為1×107cm-3以上且1×1017cm-3以下，更佳為1×109cm-3以上且5×1016cm-3以下，進一步較佳為1×1010cm-3以上且1×1016cm-3以下，進一步較佳為1×1011cm-3以上且1×1015cm-3以下。
101‧‧‧感測器系統
102‧‧‧感測裝置
103‧‧‧感測裝置控制器
104‧‧‧振動發電器
105‧‧‧電池控制器
106‧‧‧電池
107‧‧‧記憶體
108‧‧‧CPU
109‧‧‧時脈發生器
110‧‧‧匯流排
111‧‧‧計時器
112‧‧‧基帶處理電路
113‧‧‧PSW控制器
114‧‧‧RF接收電路
115‧‧‧RF發送電路
116‧‧‧天線
117‧‧‧PSW
118‧‧‧PSW
119‧‧‧PSW
120‧‧‧PSW
121‧‧‧PSW
122‧‧‧PSW
123‧‧‧PSW
124‧‧‧信號處理部

Claims (18)

  1. 一種半導體裝置，包括：發電裝置；與該發電裝置電連接的蓄電裝置；無線裝置；進行感知的感測裝置；將由該感測裝置取得的資料轉換為數位資料的感測裝置控制器；功率開關；功率開關控制器；以及記憶體，其中，該記憶體包括其通道形成區域包含氧化物半導體的電晶體，該功率開關控制器在經由該無線裝置從外部接收到用於測量的信號時藉由操作該功率開關對該感測裝置控制器及該記憶體供應電源，該功率開關控制器在感知完成於預先設定的次數或經由該無線裝置從外部接收到用於停止測量的信號時藉由操作該功率開關停止該感測裝置控制器及該記憶體的電源，藉由該感測裝置控制器及該無線裝置發送由該感測裝置取得的資料，並且，該感測裝置使用該發電裝置所產生的電力。
  2. 根據申請專利範圍第1項之半導體裝置，其中該發電裝置是振動發電器。
  3. 根據申請專利範圍第1項之半導體裝置，還包括計時器，其中在進行感知的期間藉由操作該功率開關停止該計時器的電源。
  4. 根據申請專利範圍第1項之半導體裝置，其中該感測裝置控制器包括類比數位轉換電路。
  5. 根據申請專利範圍第4項之半導體裝置，其中該記憶體是非揮發性記憶體。
  6. 根據申請專利範圍第4項之半導體裝置，還包括CPU，其中該功率開關及該功率開關控制器在不藉由操作該功率開關進行感知時停止該CPU的電源。
  7. 根據申請專利範圍第6項之半導體裝置，其中該CPU包括其通道形成區域包含氧化物半導體的電晶體。
  8. 根據申請專利範圍第4項之半導體裝置，還包括影像顯示裝置以及將該數位資料儲存於該記憶體的CPU，其中該CPU將該數位資料發送到該影像顯示裝置以顯示現在的測量值。
  9. 根據申請專利範圍第8項之半導體裝置，其中該影像顯示裝置是反射型顯示器。
  10. 一種包括申請專利範圍第1項之半導體裝置的車輛。
  11. 一種感測器系統，包括：發電裝置；與該發電裝置電連接的蓄電裝置；無線裝置；進行感知的感測裝置；將由該感測裝置取得的資料轉換為數位資料的感測裝置控制器；功率開關；功率開關控制器；以及記憶體，其中，該記憶體包括其通道形成區域包含氧化物半導體的電晶體，該功率開關控制器在經由該無線裝置從外部接收到用於測量的信號時藉由操作該功率開關對該感測裝置控制器及該記憶體供應電源，該功率開關控制器在感知完成於預先設定的次數或經由該無線裝置從外部接收到用於停止測量的信號時藉由操作該功率開關停止該感測裝置控制器及該記憶體的電源，藉由該感測裝置控制器及該無線裝置發送由該感測裝置取得的資 料，該感測裝置使用該發電裝置所產生的電力，並且，由該感測裝置取得溫度、濕度、氣壓、光波長、光量、加速度和氣體濃度中的至少一個。
  12. 根據申請專利範圍第11項之感測器系統，其中該發電裝置是振動發電器。
  13. 根據申請專利範圍第11項之感測器系統，還包括計時器，其中在進行感知的期間藉由操作該功率開關停止該計時器的電源。
  14. 根據申請專利範圍第11項之感測器系統，其中該感測裝置控制器包括類比數位轉換電路。
  15. 根據申請專利範圍第14項之感測器系統其中該記憶體是非揮發性記憶體。
  16. 根據申請專利範圍第14項之感測器系統，還包括CPU，其中該功率開關及該功率開關控制器在不藉由操作該功率開關進行感知時停止該CPU的電源。
  17. 根據申請專利範圍第14項之感測器系統，還包括影像顯示裝置以及將該數位資料儲存於該記憶體的CPU，其中該CPU將該數位資料發送到該影像顯示裝置以顯示現在的測量值。
  18. 根據申請專利範圍第17項之感測器系統，其中該影像顯示裝置是反射型顯示器。
TW106105375A 2016-02-26 2017-02-17 半導體裝置及感測器系統 TWI775741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-035307 2016-02-26
JP2016035307 2016-02-26

Publications (2)

Publication Number Publication Date
TW201801050A TW201801050A (zh) 2018-01-01
TWI775741B true TWI775741B (zh) 2022-09-01

Family

ID=59679424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105375A TWI775741B (zh) 2016-02-26 2017-02-17 半導體裝置及感測器系統

Country Status (5)

Country Link
US (1) US10371129B2 (zh)
JP (3) JP2017157212A (zh)
KR (1) KR102658280B1 (zh)
TW (1) TWI775741B (zh)
WO (1) WO2017145000A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478883A (zh) 2016-07-19 2019-03-15 株式会社半导体能源研究所 半导体装置
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
CN109643713A (zh) * 2016-09-05 2019-04-16 夏普株式会社 半导体装置
US10797706B2 (en) 2016-12-27 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10276578B2 (en) * 2017-06-25 2019-04-30 United Microelectronics Corp. Dynamic oxide semiconductor random access memory(DOSRAM) having a capacitor electrically connected to the random access memory (SRAM)
JP2019067938A (ja) * 2017-10-02 2019-04-25 シャープ株式会社 薄膜トランジスタ
CN114885615A (zh) * 2019-10-02 2022-08-09 纳博特斯克有限公司 传感器装置、减速器、履带用行驶单元、流体阀、流体缸、流体泵、流体压缩机、电动马达、电动致动器、构造物、传感器装置执行的方法、传感器系统以及标牌
WO2021065925A1 (ja) * 2019-10-02 2021-04-08 ナブテスコ株式会社 センサ装置、管理システム、管理サーバ、受入検査装置、センサ装置が実行する方法および銘板
TWI719809B (zh) * 2020-01-20 2021-02-21 瑞昱半導體股份有限公司 溫度感測電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237760A (ja) * 2000-02-24 2001-08-31 Nec Aerospace Syst Ltd 観測装置および観測システム
CN101031852A (zh) * 2004-09-30 2007-09-05 罗斯蒙德公司 具有诊断通知的过程装置
JP2012206630A (ja) * 2011-03-30 2012-10-25 Asahi Glass Co Ltd 移動体
TW201309532A (zh) * 2011-08-29 2013-03-01 Shimano Kk 腳踏車用感測器之控制裝置及腳踏車用感測器之控制方法
US20140173300A1 (en) * 2012-12-13 2014-06-19 Semiconductor Energy Laboratory Co., Ltd. Power storage system and power storage device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP2004024551A (ja) * 2002-06-26 2004-01-29 Renesas Technology Corp センサシステム用半導体装置
US7280729B2 (en) * 2006-01-17 2007-10-09 Micron Technology, Inc. Semiconductor constructions and light-directing conduits
EP2002383B1 (en) * 2006-03-15 2012-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102006057747B4 (de) * 2006-09-27 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5038813B2 (ja) * 2007-08-07 2012-10-03 株式会社東芝 無線センサ装置及び無線センサ装置の起動制御方法
JP2009177298A (ja) * 2008-01-22 2009-08-06 Ricoh Elemex Corp ガスメータシステム
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2011043196A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN110061144A (zh) * 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
KR101750982B1 (ko) * 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011081041A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN102714001B (zh) * 2010-01-29 2015-11-25 株式会社半导体能源研究所 半导体装置与包含半导体装置的电子装置
US8698137B2 (en) * 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5816545B2 (ja) * 2011-12-28 2015-11-18 株式会社フジクラ 無線センサシステム
JP2014063480A (ja) 2012-08-30 2014-04-10 Semiconductor Energy Lab Co Ltd 警報システム
US9614258B2 (en) * 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
JP6052885B2 (ja) * 2013-04-22 2016-12-27 日本電信電話株式会社 センサデータ送信装置およびセンサデータ送信方法
JP6310700B2 (ja) 2014-01-15 2018-04-11 株式会社半導体エネルギー研究所 プログラム、情報処理装置
JP2016073196A (ja) 2014-09-26 2016-05-09 株式会社半導体エネルギー研究所 二次電池モジュールおよび給電システム
TWI688211B (zh) 2015-01-29 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置、電子組件及電子裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237760A (ja) * 2000-02-24 2001-08-31 Nec Aerospace Syst Ltd 観測装置および観測システム
CN101031852A (zh) * 2004-09-30 2007-09-05 罗斯蒙德公司 具有诊断通知的过程装置
JP2012206630A (ja) * 2011-03-30 2012-10-25 Asahi Glass Co Ltd 移動体
TW201309532A (zh) * 2011-08-29 2013-03-01 Shimano Kk 腳踏車用感測器之控制裝置及腳踏車用感測器之控制方法
US20140173300A1 (en) * 2012-12-13 2014-06-19 Semiconductor Energy Laboratory Co., Ltd. Power storage system and power storage device

Also Published As

Publication number Publication date
JP7223188B2 (ja) 2023-02-15
US10371129B2 (en) 2019-08-06
JP2022095703A (ja) 2022-06-28
WO2017145000A1 (en) 2017-08-31
KR20180121538A (ko) 2018-11-07
JP2023052877A (ja) 2023-04-12
US20170248128A1 (en) 2017-08-31
TW201801050A (zh) 2018-01-01
JP2017157212A (ja) 2017-09-07
KR102658280B1 (ko) 2024-04-16

Similar Documents

Publication Publication Date Title
TWI775741B (zh) 半導體裝置及感測器系統
US10693448B2 (en) Semiconductor device, electronic component, and electronic device
JP2023002628A (ja) 環境センサ
KR20170108832A (ko) 반도체 장치, 반도체 웨이퍼, 및 전자 기기
KR20140071234A (ko) 반도체 장치
US9883129B2 (en) Semiconductor device
US20210384751A1 (en) Power storage device and method for operating power storage device
WO2020012296A1 (ja) 半導体装置
KR20210127721A (ko) 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기
US11973198B2 (en) Device detecting abnormality of secondary battery and semiconductor device
US9276125B2 (en) Semiconductor device and method for manufacturing the same
US11356089B2 (en) Semiconductor device
US20210190471A1 (en) Anomaly detection system for secondary battery
US20230353110A1 (en) Semiconductor device, amplifier, and electronic device
CN114303315A (zh) 半导体装置及半导体装置的工作方法
US12087863B2 (en) Matching circuit, semiconductor device, and electronic device
WO2022018560A1 (ja) 半導体装置
KR102714401B1 (ko) 반도체 장치
US12126344B2 (en) Semiconductor device
KR20230011276A (ko) 반도체 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent