JP2017157212A - 半導体装置及びセンサシステム - Google Patents

半導体装置及びセンサシステム Download PDF

Info

Publication number
JP2017157212A
JP2017157212A JP2017029845A JP2017029845A JP2017157212A JP 2017157212 A JP2017157212 A JP 2017157212A JP 2017029845 A JP2017029845 A JP 2017029845A JP 2017029845 A JP2017029845 A JP 2017029845A JP 2017157212 A JP2017157212 A JP 2017157212A
Authority
JP
Japan
Prior art keywords
transistor
layer
power
psw
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017029845A
Other languages
English (en)
Inventor
小山　潤
Jun Koyama
潤 小山
長尾　祥
Sho Nagao
祥 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017157212A publication Critical patent/JP2017157212A/ja
Priority to JP2022046279A priority Critical patent/JP7223188B2/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F03—MACHINES OR ENGINES FOR LIQUIDS; WIND, SPRING, OR WEIGHT MOTORS; PRODUCING MECHANICAL POWER OR A REACTIVE PROPULSIVE THRUST, NOT OTHERWISE PROVIDED FOR
    • F03G—SPRING, WEIGHT, INERTIA OR LIKE MOTORS; MECHANICAL-POWER PRODUCING DEVICES OR MECHANISMS, NOT OTHERWISE PROVIDED FOR OR USING ENERGY SOURCES NOT OTHERWISE PROVIDED FOR
    • F03G7/00—Mechanical-power-producing mechanisms, not otherwise provided for or using energy sources not otherwise provided for
    • F03G7/08—Mechanical-power-producing mechanisms, not otherwise provided for or using energy sources not otherwise provided for recovering energy derived from swinging, rolling, pitching or like movements, e.g. from the vibrations of a machine
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

【課題】配線接続の必要ないセンサシステムを提供する。【解決手段】発電装置１０４と、蓄電装置１０６と、無線装置１１４、１１５と、センシングデバイス１０２と、ＰＳＷ（パワースイッチ）（１１７〜１２３）を有するセンサシステム１０１である。データの送受信には無線を使用し、振動などを利用した環境発電を電源とし、ＰＳＷで使用していない機能への電源を遮断する。【選択図】図１

Description

本発明の一形態は、半導体装置、またはセンサシステムに関する。
なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一形態の技術分野としては、半導体装置、発電装置、蓄電装置、記憶装置、ＣＰＵ、無線装置、ＰＳＷ（パワースイッチ）、タイマ、表示装置、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、またはそれらのシステムを一例として挙げることができる。
低温輸送サービスは、一般的に冷蔵タイプと冷凍タイプがあるが、それぞれの決められた温度帯域に管理された環境で、荷物を配送するサービスである。管理された環境とは、保冷庫、保冷車、保冷トラック、保冷コンテナ等のことを指すが、環境を管理するために、１つもしくは複数のセンサが用いられている。保冷庫等に据え付けられた、冷蔵機や冷凍機は、センサからの出力（データ）に基づいて、決められた温度帯域に収まるよう、出力を調整している。
自動車の車内環境を整えるエア・コンディショナにも、センサが用いられている。自動車のエア・コンディショナは、車内が、自動車の利用者が定めた温度になるよう、センサからの出力（データ）に基づいて、冷房や暖房の能力、利用する送風口や、風の強さなど、複数の項目を管理している。さらに高級車では、個々の乗客に合わせて、座席ごとに異なった温度に管理することが、一般的になってきている。
一方、半導体装置の低消費電力化、微細化などの高性能化を図る方法として、半導体装置に使われているトランジスタの半導体層（以下、活性層、チャネル層、チャネル形成領域という場合がある）を酸化物半導体にする提案がある。例えば、チャネル層にインジウム、ガリウム、及び亜鉛を含む酸化物（以下、Ｉｎ−Ｇａ−Ｚｎ酸化物という場合がある）を用いたトランジスタなどが挙げられる（特許文献１参照）。
特表平１１−５０５３７７号公報
低温輸送サービスの例において、保冷庫、保冷車、保冷トラック、保冷コンテナ等の中は、１つもしくは複数のセンサを用いて、決められた温度帯域に保つ技術が発達したが、荷物を積み替えるタイミングや、仕分けのタイミング等、荷物が外気で扱われる時間がある。つまり、低温輸送サービスを通して、常に荷物が決められた温度帯域にあるわけではなく、個々の荷物が置かれた環境については、個々の荷物にセンサを取り付ける必要がある。
自動車のエア・コンディショナにおいては、快適な車内空間を得るため、複数のセンサを配置する必要があるが、これらのセンサは自動車のバッテリから電源供給されるのが一般的であった。より快適な環境、より精度の高い制御を行うため、センサの数を増やすと、自動車のバッテリからの金属配線も増え、センサの配置が煩雑なものになっていくという課題があった。また、センサの電源に、一次電池や二次電池を用いる方法もあるが、定期的に一次電池の交換作業や二次電池の充電作業が必要であるという課題があった。
上記問題を鑑み、本発明の一形態は、配線による電源供給や一次電池の交換作業、二次電池の充電作業が必要でない半導体装置を提供することを課題の一つとする。または、本発明の一形態は、発電ができない状況においても、センシングによるデータ収集が可能な半導体装置を提供することを課題の一つとする。または、本発明の一形態は、消費電力の低い半導体装置を提供することを課題の一つとする。
または、本発明の一形態は、新規な半導体装置を提供することを課題の一つとする。または、本発明の一形態は、新規な半導体装置を有するモジュールを提供することを課題の一つとする。または、本発明の一形態は、新規な半導体装置を有するモジュールを使用した電子機器を提供することを課題の一つとする。または、本発明の一形態は、新規な半導体装置、新規な記憶装置、新規なモジュール、新規な電子機器、または新規なシステムなどを提供することを課題の一つとする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全てを解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一形態は、発電装置と、蓄電装置と、無線装置と、センシングデバイスと、センシングデバイスコントローラと、ＰＳＷ（パワースイッチ）と、ＰＳＷコントローラと、タイマと、を有する半導体装置である。ＰＳＷとＰＳＷコントローラは、センシング以外の時間に、前記センシングデバイスコントローラの電源を遮断する機能を有し、前記センシングデバイスで取得したデータの送信は、前記無線装置を介して行い、前記発電装置が発電した電力を使用する。
上記形態において、発電装置は振動発電器であることが好ましい。
上記形態において、センシングの時間にタイマの電源を遮断することが好ましい。
上記形態において、アナログデジタル変換回路を有することが好ましい。
上記形態において、不揮発性メモリを有し、前記ＰＳＷとＰＳＷコントローラは、センシング以外の時間に、前記不揮発性メモリの電源を遮断することが好ましい。
上記形態において、前記不揮発性メモリは、チャネル形成領域に酸化物半導体を有するトランジスタを、有することが好ましい。
上記形態において、ＣＰＵを有し、前記ＰＳＷとＰＳＷコントローラは、センシング以外の時間に、前記ＣＰＵの電源を遮断することが好ましい。
上記形態において、前記ＣＰＵは、チャネル形成領域に酸化物半導体を有するトランジスタを、有することが好ましい。
上記形態において、映像表示装置を有することが好ましい。
上記形態において、前記映像表示装置は、反射型ディスプレイであることが好ましい。
また、本発明の一形態は、上記形態の半導体装置を有する、車両である。
また、本発明の一形態は、上記形態における半導体装置を用いて、温度、湿度、気圧、光の波長、光量、加速度、またはガス濃度、の少なくともいずれか一つを、前記センシングデバイスで取得することを特徴とするセンサシステムである。
上記形態において、前記データ取得と、取得したデータの保管を、繰り返し行い、前記保管した複数のデータを一度に送信することが好ましい。
本発明の一形態は、配線による電源供給や一次電池の交換作業、二次電池の充電作業が必要でない半導体装置を提供することができる。または、本発明の一形態は、振動がなく、振動発電器が発電できない状況においても、センシングによるデータ収集が可能な半導体装置を提供することができる。または、本発明の一形態は、消費電力の低い半導体装置を提供することができる。
または、本発明の一形態は、新規な半導体装置を提供することができる。または、本発明の一形態は、新規な半導体装置を有するモジュールを提供することができる。または、本発明の一形態は、新規な半導体装置を有するモジュールを使用した電子機器を提供することができる。または、本発明の一形態は、新規な半導体装置、新規な記憶装置、新規なモジュール、新規な電子機器または新規なシステムなどを提供することができる。
なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。
センサシステムの構成例を示すブロック図。 センサシステムの動作例を示すフローチャート。 荷物の温度変化例を示す図。 センサシステムの使用例を示す図。 センサシステムの使用例を示す図。 センサシステムの動作例を示すフローチャート。 センサシステムの構成例を示すブロック図。 メモリの構成例を示すブロック図。 メモリセルの構成例を示す回路図。 メモリセルの構成例を示す回路図。 フリップフロップの構成例を示す回路図。 フリップフロップの動作例を示す回路図。 振動発電器の構成例および動作例を示す模式図。 電子部品の作製方法例を示すフローチャートおよび電子部品の構成例を示す模式図。 ＯＳトランジスタの構成例を示す上面図および断面図。 ＯＳトランジスタの構成例を示す上面図および断面図。 ＯＳトランジスタの構成例を示す上面図および断面図。 ＯＳトランジスタの構成例を示す上面図および断面図。 ＯＳトランジスタの構成例を示す上面図および断面図。 ＯＳトランジスタの構成例を示す上面図および断面図。 ＯＳトランジスタの構成例を示す上面図および断面図。 エネルギーバンド構造の模式図。 半導体装置の構成例を示す断面図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書において、本発明の一形態であるセンサシステムは、振動発電器、バッテリ、メモリ、ＣＰＵ、タイマ、ＲＦ受信回路、ＲＦ送信回路、パワースイッチ（ＰＳＷ）に加え、物理量または化学量をセンシングするデバイスによって構成された半導体装置である。したがって、「センサシステム」と表記した場合、本発明の一形態である半導体装置を指す。したがって、センサシステムを半導体装置、電子機器などと言い換える場合がある。
また、図面において、大きさ、層の厚さ、領域等は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。
また、本明細書において、酸化物半導体をＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタを、酸化物半導体トランジスタ、ＯＳトランジスタ、またはＯＳＦＥＴという場合がある。
（実施の形態１）
本実施の形態では、センサシステムについて説明する。
＜構成例１＞
図１に、センサシステムの一例を示す。センサシステム１０１は、センシングデバイス１０２と、振動発電器１０４と、バッテリコントローラ１０５と、バッテリ１０６と、信号処理部１２４と、アンテナ１１６と、を有している。バッテリコントローラ１０５は、振動発電器１０４の出力を整流、電圧調整し、センサシステム１０１に供給、およびバッテリ１０６を充電する。また、発電量が過多の場合は、発電を抑制し、過充電を防ぐ機能を有する。
センサシステム１０１は、振動発電器１０４の発電が停止した場合も、バッテリ１０６から電源を供給できる機能を有している。なお、振動発電器１０４は、振動発電器に限定されない。状況に応じて、太陽光発電器、温度差発電器などの、環境発電器が使用できる。また、振動発電器と組み合わせることができる。
信号処理部１２４は、センシングデバイスコントローラ１０３と、メモリ１０７と、ＣＰＵ１０８と、クロックジェネレータ１０９と、バス１１０と、タイマ１１１と、ベースバンド処理回路１１２と、ＰＳＷ（パワースイッチ）コントローラ１１３と、ＲＦ受信回路１１４と、ＲＦ送信回路１１５と、ＰＳＷ１１７と、ＰＳＷ１１８と、ＰＳＷ１１９と、ＰＳＷ１２０と、ＰＳＷ１２１と、ＰＳＷ１２２と、ＰＳＷ１２３と、を有している。
信号処理部１２４は、１つのＩＣチップに設けることができる。
センシングデバイス１０２は、温度、湿度、気圧、光の波長、光量、加速度、およびガス濃度など環境情報の、少なくとも一つを計測する機能を有する。センシングデバイスコントローラ１０３は、アナログデジタル変換回路を有し、センシングデータをデジタルデータに変換し、バス１１０に供給できる機能を有している。
センサシステム１０１は、タイマ１１１でコントロールされたタイミングで、センシングデータを取得する機能を有している。メモリ１０７は不揮発性メモリであり、複数のセンシングデータを保管する機能を有している。
ベースバンド処理回路１１２と、ＲＦ受信回路１１４と、ＲＦ送信回路１１５と、アンテナ１１６は、無線装置（または、無線通信部という）を構成する。無線装置は、バス１１０のデータを送信する機能、および外部からの信号を受信する機能を有している。ＲＦ受信回路１１４は、バッテリ１０６からの電源供給を受けない、パッシブ型としてもよいし、バッテリ１０６と接続し、アクティブ型としてもよい。
ベースバンド処理回路１１２は、バス１１０のデータを、通信に適した形に変換する機能、および通信に使われた信号を、バス１１０のデータに変換する機能を有している。ベースバンド処理回路１１２は、ＣＰＵ１０８でその機能を代替できる場合など、省略できる場合がある。
ＲＦ送信回路１１５は、ベースバンド処理された信号を、無線通信で使用する周波数帯の信号に、変調する機能を有し、ＲＦ受信回路１１４は、無線通信で使用された周波数帯の信号を、復調する機能を有している。アンテナ１１６は、電気信号を電磁波に変換する機能、および電磁波を電気信号に変換する機能を有している。
ＰＳＷコントローラ１１３は、ＩＤ判定機能を有し、ＲＦ受信回路１１４にて受信したＩＤが、一致するか否かを解析する機能、および、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０、ＰＳＷ１２１、ＰＳＷ１２２、ＰＳＷ１２３を個別に操作する機能を有している。
ＰＳＷ１１７と、ＰＳＷ１１８と、ＰＳＷ１１９と、ＰＳＷ１２０と、ＰＳＷ１２１と、ＰＳＷ１２２と、ＰＳＷ１２３は、それぞれ接続された、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９、タイマ１１１、ベースバンド処理回路１１２、ＲＦ送信回路１１５への、電源供給を遮断する機能を有している。
バッテリ１０６には、キャパシタまたは二次電池などの蓄電装置などを用いることができる。二次電池として、例えば、鉛蓄電池、ニッケルカドミウム電池、ニッケル水素電池、リチウムイオン電池などを用いることができる。キャパシタとして、例えば、電気二重層キャパシタや、一対の電極のいずれか一方が電気二重層を構成し、他方が酸化還元反応を使用したハイブリッドキャパシタを用いることができる。ハイブリッドキャパシタには、例えば、正極が電気二重層を構成し、負極がリチウムイオン二次電池を構成している、リチウムイオンキャパシタが含まれる。
＜動作例１＞
次に、図２を参照して、センサシステム１０１の動作例について説明する。図２はセンサシステム１０１の動作例を示すフローチャートである。
ＲＦ受信回路１１４が、外部からの信号を受信する（ステップＳ１）と、ＰＳＷコントローラ１１３は、外部からの信号が、あらかじめ登録されたＩＤと一致するか否か解析を行う（ステップＳ２、Ｓ３）。ＩＤが一致した場合、ＰＳＷコントローラ１１３は、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０を操作し、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９へ、電源を供給する（ステップＳ５）。ＩＤが一致しない場合は、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９への電源供給が行われないため、センサシステム１０１の動作は終了する（ステップＳ４）。
センシングデバイスコントローラ１０３は、センシングデバイス１０２を制御し、センシングを行わせる。センシングデバイス１０２は、外界の物理量、または化学量をセンシングデータとして取得し、センシングデータをセンシングデバイスコントローラ１０３に出力する。センシングデバイスコントローラ１０３は、センシングデータをデジタルデータに変換する。ＣＰＵ１０８は、センシングデバイスコントローラ１０３が変換したデジタルデータを、バス１１０を介して、メモリ１０７に格納する（ステップＳ６）。
次に、ＣＰＵ１０８は、終了条件に基づいて、測定を継続するか否か、判断を行う（ステップＳ７）。終了条件には、測定回数が、あらかじめ設定された規定回数に達したか、および、外部から測定停止の信号を受信したか、などがある。終了条件として、少なくとも１つの条件が用いられる。終了条件に合わない場合、ＰＳＷコントローラ１１３は、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０、ＰＳＷ１２１を操作し、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９への電源を遮断し、タイマ１１１へ電源を供給する（ステップＳ８）。この状態で、タイマ１１１は、次回センシングまでの時間をカウントする（ステップＳ９、Ｓ１０）。
タイマ１１１は、時間をカウントし、次のセンシングタイミングが来ると、ＰＳＷコントローラ１１３へ、カウント終了の信号を送信する（ステップＳ１０）。ＰＳＷコントローラ１１３は、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０を操作し、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９へ電源を供給し、かつＰＳＷ１２１を操作し、タイマ１１１への電源を遮断する（ステップＳ５）。
センシングデバイスコントローラ１０３は、センシングデバイス１０２を制御し、センシングデバイス１０２が、外界の物理量、または化学量をセンシングデータとして取得すると、センシングデバイスコントローラ１０３は、デジタルデータに変換する。ＣＰＵ１０８は、センシングデバイスコントローラ１０３が変換したデジタルデータを、バス１１０を介して、メモリ１０７に格納する（ステップＳ６）。
このようにして、ＣＰＵ１０８は、規定回数回、センシングデータをメモリ１０７に保管する、もしくは、ＲＦ受信回路１１４が、外部から停止信号を受信するまで、複数回、センシングデータをメモリ１０７に保管する。センサシステム１０１では、測定（ステップＳ６）を実行している以外の期間は、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９への電源が遮断されているため、センサシステム１０１の消費電力を小さく抑えることができる。また、センシングデバイス１０２に関しても、同様に、測定時以外の期間は、電源を遮断してもよい。
規定回数回、センシングデータをメモリ１０７に保管するか、ＲＦ受信回路１１４が、外部から停止信号を受信すると、ＰＳＷコントローラ１１３は、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０、ＰＳＷ１２２、ＰＳＷ１２３を操作し、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９、ベースバンド処理回路１１２、ＲＦ送信回路１１５へ、電源を供給し、センシングデバイスコントローラ１０３への電源を遮断する（ステップＳ１１）。
ＣＰＵ１０８は、メモリ１０７に保管したセンシングデータを、ベースバンド処理回路１１２、ＲＦ送信回路１１５、アンテナ１１６を介して外部へ送信し（ステップＳ１２）、ＰＳＷコントローラ１１３は、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０、ＰＳＷ１２２、ＰＳＷ１２３をＯＦＦ（ステップＳ１３）、一連の動作を終了する（ステップＳ１４）。
以下に、センサシステムの使用例を説明する。
＜使用例１＞
使用方法の一例として、食品などの発送に便利な、低温輸送サービスに適用する例を示す。低温輸送サービスには、一般に冷蔵タイプと冷凍タイプがあるが、いずれも保冷車への積み込みや、荷物仕分けのタイミングなどで、荷物が外気にさらされるため、常に保冷されているわけではない。このような理由で、荷物の温度が一時的に上昇してしまうことを、サービスの事業者は利用者に対し説明をおこなっているが、実際にさらされる外気の温度や時間といった程度が、問題となるケースがあった。
一般的に、宅配事業においては、事業者の営業所、コンビニエンスストア、または集配車などによって荷物が集められ、そこから地域の物流センターへ配送される。物流センターにおいて、荷物は、各方面への大型トラックへ、仕分けと積み込みが行われ、目的地域の物流センターへ配送される。さらに、仕分けと積み込みが行われ、各目的地の営業所へ配送されると、そこから住宅などの目的地へ届けられることになる。
図３は、縦軸を、事業者の営業所（１）へ荷物を持ち込み、目的地への配送まで、荷物がおかれる環境の温度として、横軸を時間として示した例である。この例では、低温輸送サービスを利用し、前述の集配車の代わりに保冷車、大型トラックの代わりに保冷トラックが、使用される前提である。もちろん、輸送手段は、トラックに限定されない。輸送距離、および目的地等に応じて、船舶、航空機、または列車等が使われることもある。
営業所（１）での荷物預かりの際、及び保冷車への積み込みの際、荷物は外気にさらされ、さらに、出発地域の物流センター（１）と目的地域の物流センター（２）では、仕分け作業等が必要なため、比較的長い時間、外気にさらされる場合がある。その後、目的地域の営業所（２）で、最後の積み込みを終えた後、住宅等、各目的地へ配送される。
このように、一時的に荷物が外気にさらされることを、利用者は理解しているが、外気にさらされる時間や温度によっては、問題となるケースがある。そこで、外気にさらされる時間や温度を測定するために、構成例１のセンサシステムを使用する。センサシステムを荷物に取り付けた例を、図４に示す。
図４（Ａ）に示すように、荷物４０２には、伝票４０３、およびセンサシステム４０４が貼り付けられている。荷物を預かる際、センサシステム４０４を、伝票４０３と同じように、荷物４０２に貼り付ければよい。センサシステム４０４には、上掲のセンサシステム１０１が適用されている。作業員４０１が荷物４０２を扱っている間も、センサシステム４０４によって温度が測定されている。外部から、測定開始の無線信号をセンサシステム４０４に送信し、荷物４０２を目的地に届けた後、測定終了の無線信号を送信、データを読み出せばよい。
例えば、センサシステム４０４から読み出したデータを、事業所のデータセンタに保存する。保存されたデータは、伝票４０３に記載された伝票番号を利用して、インターネットを介してダウンロードする。あるいは、利用者がスマートフォン等で、センサシステム４０４からデータを直接読み出すことが可能である。得られたデータをグラフ化すると、図３と同様の温度履歴を示す。例えば、事業者は、データを可視化（グラフ、表など）するためのアプリケーションを提供する。利用者は、コンピュータ端末（スマートフォン、タブレット端末、パーソナルコンピュータ等）にこのアプリケーションをインストールすることによって、コンピュータ端末上で、荷物４０２の温度履歴を確認することができる。
図４（Ｂ）に示すように、低温輸送サービスでは、荷物４０２は保冷車４０５によって配送される。保冷車４０５が走行中は、振動によって、センサシステム４０４の振動発電器が発電し、センサシステム４０４を構成するデバイスへの電源供給と、バッテリへの充電が行われる。
センサシステム４０４は、発電機構と蓄電機構を備えるため、給電用の配線が必要なく、取り付け場所に制約がない。荷物４０２の配送時に、センサシステム４０４を回収すれば、そのまま再利用できる。信号待ちなどで、保冷車４０５の振動が止まっている間も、内蔵バッテリから給電できるため、センサシステム４０４は、あらかじめ定めた間隔で、データを取り続けることができる。こうして得られたデータは、食品など荷物の安全性、宅配事業者の信用という点において、重要性をもつ。
＜使用例２＞
図５は、センサシステムを、自動車内の環境センサに使用した例を示す。自動車４５１において、エア・コンディショナ４５２と、送風口４５３、４５４が、配置されている。センサシステム４５５ａ、４５５ｂは、天井に配置され、定期的に温度、湿度、光量などの環境情報を測定し、無線にてエア・コンディショナ４５２に、データを送信している。センサシステム４５５ａ、４５５ｂは、上掲のセンサシステム１０１が適用される。
図６は、センサシステム４５５ａ、４５５ｂの動作例を示すフローチャートである。ステップＳ２１からステップＳ２４は、図２における、ステップＳ１からステップＳ４と同様である。ここで、エア・コンディショナ４５２へのデータ送信の場合、データを蓄積する必要がないため、ステップＳ２５において、ＰＳＷコントローラ１１３は、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０、ＰＳＷ１２２、ＰＳＷ１２３を操作し、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９、ベースバンド処理回路１１２、ＲＦ送信回路１１５へ電源を供給する。
センシングデバイスコントローラ１０３は、センシングデバイス１０２を制御し、センシングデバイス１０２が、外界の物理量、または化学量をセンシングデータとして取得すると、センシングデバイスコントローラ１０３は、デジタルデータに変換する。ＣＰＵ１０８は、センシングデバイスコントローラ１０３が変換したデジタルデータを、バス１１０を介して、ベースバンド処理回路１１２へ転送する。データは、ＲＦ送信回路１１５、アンテナ１１６を介して、外部へ送信される（ステップＳ２６）。
次に、測定を継続するか否かの判断を行う（ステップＳ２７）。ステップＳ２７の終了条件とは、外部から測定停止の信号を受信したか、などを指す。条件に合わない場合、ＰＳＷコントローラ１１３は、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０、ＰＳＷ１２１、ＰＳＷ１２２、ＰＳＷ１２３を操作し、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９、ベースバンド処理回路１１２、ＲＦ送信回路１１５への電源を遮断し、タイマ１１１へ電源を供給する（ステップＳ２８）。この状態で、タイマ１１１は、次回センシングまでの時間をカウントする（ステップＳ２９、Ｓ３０）。
タイマ１１１は、時間をカウントし、次のセンシングタイミングが来ると、ＰＳＷコントローラ１１３へ、カウント終了の信号を送信する（ステップＳ３０）。ＰＳＷコントローラ１１３は、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０、ＰＳＷ１２１、ＰＳＷ１２２、ＰＳＷ１２３を操作し、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９、ベースバンド処理回路１１２、ＲＦ送信回路１１５へ、電源を供給し、タイマ１１１への電源を遮断する（ステップＳ２５）。
センシングデバイスコントローラ１０３は、センシングデバイス１０２を制御し、センシングデバイス１０２が、外界の物理量、または化学量をセンシングデータとして取得すると、センシングデバイスコントローラ１０３は、デジタルデータに変換する。ＣＰＵ１０８は、センシングデバイスコントローラ１０３が変換したデジタルデータを、バス１１０を介して、ベースバンド処理回路１１２へ転送する。データは、ＲＦ送信回路１１５、アンテナ１１６を介して、外部へ送信される（ステップＳ２６）。
このようにして、ＣＰＵ１０８は、ＲＦ受信回路１１４が、外部から停止信号を受信するまで、複数回、センシングデータを、外部へ送信する。センサシステム１０１では、測定（ステップＳ２６）を実行している以外の期間は、センシングデバイスコントローラ１０３、メモリ１０７、ＣＰＵ１０８、クロックジェネレータ１０９、ベースバンド処理回路１１２、ＲＦ送信回路１１５への電源が遮断されているため、センサシステム４５５ａ、４５５ｂは、消費電力を抑えることができる。また、センシングデバイス１０２に関しても、同様に、測定時以外の期間は、電源を遮断してもよい。
ＲＦ受信回路１１４が、外部から停止信号を受信すると、ＰＳＷコントローラ１１３は、ＰＳＷ１１７、ＰＳＷ１１８、ＰＳＷ１１９、ＰＳＷ１２０、ＰＳＷ１２２、ＰＳＷ１２３をＯＦＦ（ステップＳ３１）、一連の動作を終了する（ステップＳ３２）。
センサシステム４５５ａ、４５５ｂは、振動発電器１０４を内蔵しているため、自動車４５１が走行中は、振動によって発電し、センサシステムを構成する、デバイスへの電源供給と、バッテリへの充電を行うことができる。信号待ちなどで、自動車４５１の振動が止まっている間も、内蔵バッテリから給電できるため、センサシステム４５５ａ、４５５ｂは、あらかじめ定めた間隔でデータを測定、送信し続けることができる。
例えば、１秒間に１回測定し、測定とデータ送信に要する時間が０．１秒とすると、残りの０．９秒は、ＣＰＵ１０８やＲＦ送信回路１１５をＯＦＦにすることができるため、センサシステム４５５ａ、４５５ｂは、消費電力を小さく抑えることができる。給電等に要する配線を、自動車のバッテリから引き回す必要がなく、足元や荷室など、センサシステムの配置数を増やすことも容易である。複数個所にセンサシステムを配置することで、高精度な環境管理ができ、簡単な構成で、快適な空間を得ることができる。
＜構成例２＞
センサシステムに、表示装置を付加してもよい。図７に示すセンサシステム１５１は、ディスプレイコントローラ１５２、反射型ディスプレイ１５３を、センサシステム１０１に付加した構成を有している。
センサシステム１５１が有するＣＰＵ１０８は、現在の測定値、および規定値を超えたことを知らせる信号などを、ディスプレイコントローラ１５２に送信する機能を有している。ディスプレイコントローラ１５２は、反射型ディスプレイ１５３の駆動に必要な信号、電源、および画像データを、反射型ディスプレイ１５３に送る機能を有している。
例えば、センサシステム１５１は、反射型ディスプレイ１５３に、現在の測定値、および規定値を超えた場合のアラームなどを、表示させることができる。反射型ディスプレイ１５３としては、反射型液晶ディスプレイ、電子ペーパーなどが挙げられる。反射型ディスプレイ１５３は、光源が不要のため、センサシステム１５１の消費電力を抑えることができる。
反射型ディスプレイ１５３の、画素中のスイッチングトランジスタには、酸化物半導体トランジスタを用いるのが望ましい。本明細書では、チャネル形成領域が酸化物半導体を有するトランジスタを、酸化物半導体トランジスタ、もしくはＯＳトランジスタという。
酸化物半導体トランジスタは、リーク電流が非常に小さいため、画素のスイッチングトランジスタに酸化物半導体トランジスタを用いることで、画像データの長時間保持が可能となり、リフレッシュの回数を抑えることができる。したがって、リフレッシュに要する消費電力を低減することができる。
（実施の形態２）
本実施の形態では、メモリについて説明する。本実施の形態のメモリは、上掲のセンサシステムのメモリに適用することができる。
図８にメモリの構成の一例を示す。メモリ７００は、周辺回路７０１、およびメモリセルアレイ７１０を有する。
メモリセルアレイ７１０には、複数のメモリセル、複数のビット線、および複数のワード線が設けられている。メモリセルについては、実施の形態３で説明する。
周辺回路７０１は、ローデコーダ７２１、ワード線ドライバ回路７２２、ビット線ドライバ回路７３０、出力回路７４０、コントロールロジック回路７６０を有する。
ビット線ドライバ回路７３０は、カラムデコーダ７３１、プリチャージ回路７３２、センスアンプ７３３、および書き込み回路７３４を有する。プリチャージ回路７３２は、ビット線をプリチャージする機能を有する。センスアンプ７３３は、ビット線から読み出されたデータ信号を増幅する機能を有する。増幅されたデータ信号は、出力回路７４０を介して、デジタルのデータ信号ＲＤＡＴＡとしてメモリ７００の外部に出力される。
また、メモリ７００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路７０１用の高電源電圧（ＶＤＤ）、メモリセルアレイ７１０用の高電源電圧（ＶＩＬ）が供給される。
また、メモリ７００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。ＡＤＤＲは、ローデコーダ７２１およびカラムデコーダ７３１に入力され、ＷＤＡＴＡは書き込み回路７３４に入力される。
コントロールロジック回路７６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ７２１、カラムデコーダ７３１の制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路７６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
また、ｐチャネル型Ｓｉトランジスタと、後述する実施の形態の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを用い、メモリ７００に適用することで、小型のメモリ７００を提供できる。また、消費電力を低減することが可能なメモリ７００を提供できる。また、動作速度を向上することが可能なメモリ７００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、メモリセルについて、説明する。図９（Ａ）乃至図９（Ｅ）、図１０（Ａ）、図１０（Ｂ）は、メモリセルの構成例を示す回路図である。
図９（Ａ）に示すメモリセル６０３は、トランジスタＭｏｓ３および容量素子Ｃ１０３を有する。トランジスタＭｏｓ３のソースまたはドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭｏｓ３のソースまたはドレインの他方は、容量素子Ｃ１０３の一方の電極と電気的に接続され、トランジスタＭｏｓ３のゲートは、配線ＷＬと電気的に接続されている。容量素子Ｃ１０３の他方の電極には、低電源電圧（ＶＳＳ）が印加されている。
トランジスタＭｏｓ３のソースまたはドレインの他方と、容量素子Ｃ１０３の一方の電極と、の間にノードＦＮ３があり、これがデータ保持部となっている。トランジスタＭｏｓ３は、ノードＦＮ３と配線ＢＬを接続するスイッチとして機能する。配線ＢＬには、書き込み用信号と読み出し用信号として、信号Ｄが入出力される。配線ＷＬには、メモリセル選択用信号として、信号ＯＳＧが入力される。
データ書き込みおよび読み出しは、トランジスタＭｏｓ３をオン状態にし、ノードＦＮ３を配線ＢＬに接続することで行われる。配線ＢＬ、ＢＬＢは、ビット線である。
また、メモリセル６０３にバックゲートを設けた構成を図１０（Ａ）のメモリセル６１０、図１０（Ｂ）のメモリセル６１１に示す。メモリセル６１０は、トランジスタＭｏｓ３にバックゲートＢＧ、および配線ＢＧＬを設けた回路となっており、低電位を配線ＢＧＬからバックゲートＢＧに印加する構成となっている。配線ＢＧＬからの電位を制御することによって、トランジスタＭｏｓ３のしきい値電圧を制御することができる。メモリセル６１１は、トランジスタＭｏｓ３にバックゲートＢＧを設けた回路となっており、トランジスタＭｏｓ３のフロントゲート（または、配線ＷＬ）と電気的に接続されている。この構成により、フロントゲートとバックゲートＢＧには、同じ電位が印加されるため、トランジスタＭｏｓ３がオン状態の時に流れる電流を増加させることができる。
なお、バックゲートを設けた構成は、メモリセル６１０、およびメモリセル６１１に限定されず、他のメモリセルの場合でも適用が可能である。例えば、本実施の形態で後述するメモリセル６０４、メモリセル６０５、メモリセル６０６、メモリセル６００についても、バックゲートを構成することができる。
図９（Ｂ）に示すメモリセル６０４は、トランジスタＭｏｓ４、トランジスタＭ１０４および容量素子Ｃ１０４を有する。トランジスタＭｏｓ４のソースまたはドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭｏｓ４のソースまたはドレインの他方は、容量素子Ｃ１０４の一方の電極と、トランジスタＭ１０４のゲートと電気的に接続され、トランジスタＭｏｓ４のゲートは配線ＷＬと電気的に接続されている。トランジスタＭ１０４のソースまたはドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭ１０４のソースまたはドレインの他方は、配線ＳＬと電気的に接続されている。容量素子Ｃ１０４の他方の電極は、配線ＷＬＣと電気的に接続されている。
トランジスタＭｏｓ４のソースまたはドレインの他方と、トランジスタＭ１０４のゲートと、容量素子Ｃ１０４の一方の電極との間にノードＦＮ４があり、これがデータ保持部となっている。トランジスタＭｏｓ４は、ノードＦＮ４と配線ＢＬを接続するスイッチとして機能する。配線ＷＬに、信号ＯＳＧが入力される。容量素子Ｃ１０４は、配線ＷＬＣとノードＦＮ４間を接続する。配線ＷＬＣは、書き込み動作、および読み出し動作時に、容量素子Ｃ１０４の電極に一定の電圧を供給するための配線である。トランジスタＭ１０４は、ｐチャネル型トランジスタである。
データの書き込みは、配線ＷＬＣ、ＳＬに一定電圧を与えた状態で、トランジスタＭｏｓ４をオン状態にし、ノードＦＮ４を配線ＢＬに接続することで行われる。データの読み出しは、配線ＢＬ、ＷＬＣ、ＳＬに一定電圧を与える。ノードＦＮ４の電圧に応じて、トランジスタＭ１０４のソース―ドレイン間を流れる電流値が変動する。トランジスタＭ１０４のソース―ドレイン電流により、配線ＢＬが充電あるいは放電されるので、配線ＢＬの電圧（信号Ｄ）を検出することで、メモリセル６０４に保持されているデータ値を読み出すことができる。
なお、トランジスタＭ１０４は、ｎチャネル型トランジスタとすることができる。トランジスタＭ１０４の導電型に合わせて、配線（ＢＬ、ＳＬ、ＷＬＣ）に印加する電圧が決定される。
図９（Ｃ）に示すメモリセル６０６は、トランジスタＭｏｓ６、トランジスタＭ１０７、トランジスタＭ１０８を有する。トランジスタＭｏｓ６のソースまたはドレインの一方は、配線ＷＢＬと電気的に接続され、トランジスタＭｏｓ６のソースまたはドレインの他方は、トランジスタＭ１０８のゲートと電気的に接続され、トランジスタＭｏｓ６のゲートは、配線ＷＷＬと電気的に接続されている。トランジスタＭ１０７のソースまたはドレインの一方は、配線ＲＢＬと電気的に接続され、トランジスタＭ１０７のソースまたはドレインの他方は、トランジスタＭ１０８のソースまたはドレインの一方と電気的に接続され、トランジスタＭ１０７のゲートは、配線ＲＷＬと電気的に接続されている。トランジスタＭ１０８のソースまたはドレインの他方には、低電源電圧（ＶＳＳ）が印加されている。
トランジスタＭｏｓ６のソースまたはドレインの他方と、トランジスタＭ１０８のゲートとの間にノードＦＮ６があり、これがデータ保持部となっている。トランジスタＭｏｓ６は、ノードＦＮ６と配線ＷＢＬを接続するスイッチとして機能する。トランジスタＭ１０７は、配線ＲＢＬとトランジスタＭ１０８のソースまたはドレインの一方を接続するスイッチとして機能する。配線ＷＢＬには、データ書き込み用信号として、信号Ｄが入力される。配線ＷＷＬには、メモリセル選択用信号として、信号ＯＳＧが入力される。
データ書き込みは、トランジスタＭｏｓ６をオン状態にし、ノードＦＮ６を配線ＷＢＬに接続することで行われる。データの読み出しは、事前に配線ＲＢＬに一定の電圧を与えた後に、トランジスタＭ１０７をオン状態にする。ノードＦＮ６の電圧に応じて、トランジスタＭ１０８のソース―ドレイン間を流れる電流値が変動する。トランジスタＭ１０８のソース―ドレイン電流により、配線ＲＢＬが充電あるいは放電されるので、配線ＲＢＬの電圧（信号ＤＢ）を検出することで、メモリセル６０６に保持されているデータ値を読み出すことができる。
図９（Ｄ）は、メモリセルの構成の一例を示す回路図である。メモリセル６０５は、トランジスタＭｏｓ５、トランジスタＭ１０５、トランジスタＭ１０６および容量素子Ｃ１０５を有する。トランジスタＭｏｓ５のソースまたはドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭｏｓ５のソースまたはドレインの他方は、トランジスタＭ１０６のゲートと、容量素子Ｃ１０５の一方の電極と電気的に接続され、トランジスタＭｏｓ５のゲートは、配線ＷＬと電気的に接続されている。トランジスタＭ１０５のソースまたはドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭ１０５のソースまたはドレインの他方は、トランジスタＭ１０６のソースまたはドレインの一方と電気的に接続され、トランジスタＭ１０５のゲートは配線ＲＷＬと電気的に接続されている。トランジスタＭ１０６のソースまたはドレインの他方は、容量素子Ｃ１０５の他方の電極と電気的に接続されている。トランジスタＭ１０６のソースまたはドレインの他方と、容量素子Ｃ１０５の他方の電極には、低電源電圧（ＶＳＳ）が印加されている。
トランジスタＭｏｓ５のソースまたはドレインの他方と、トランジスタＭ１０６のゲートと、容量素子Ｃ１０５の一方の電極との間にノードＦＮ５があり、これがデータ保持部となっている。トランジスタＭｏｓ５は、ノードＦＮ５と配線ＢＬを接続するスイッチとして機能する。配線ＷＬに、信号ＯＳＧが入力される。
データの書き込みは、トランジスタＭｏｓ５をオン状態にして、ノードＦＮ５を配線ＢＬに接続することで行われる。データの読み出しは、トランジスタＭ１０５をオン状態にすることで行われる。ノードＦＮ５の電圧に応じて、トランジスタＭ１０６のソース―ドレイン間を流れる電流値が変動する。トランジスタＭ１０６のソース―ドレイン電流により、配線ＢＬが充電あるいは放電されるので、配線ＢＬの電圧（信号Ｄ）を検出することで、メモリセル６０５に保持されているデータ値を読み出すことができる。
なお、トランジスタＭ１０５、Ｍ１０６は、ｐチャネル型トランジスタとすることができる。トランジスタＭ１０５、Ｍ１０６の導電型に合わせて、配線ＲＷＬに印加する電圧、容量素子Ｃ１０５に印加する電圧を決定すればよい。
図９（Ｅ）に示すメモリセル６００は、バックアップ可能なＳＲＡＭセルの一例である。メモリセル６００は、トランジスタＭ１０１、トランジスタＭ１０２、トランジスタＭｏｓ１、トランジスタＭｏｓ２、インバータＩＮＶ１０１、インバータＩＮＶ１０２、および容量素子Ｃ１０１、容量素子Ｃ１０２を有する。メモリセル６００は、配線（ＷＬ、ＢＬ、ＢＬＢ、ＢＲＬ）に接続されている。また、メモリセル６００には、電源電圧として低電源電圧（ＶＳＳ）等が供給される。
インバータＩＮＶ１０１とインバータＩＮＶ１０２は、入力ノードと出力ノードが互いに接続され、インバータループ回路を構成している。トランジスタＭ１０１、およびトランジスタＭ１０２のゲート電極は配線ＷＬに接続されている。トランジスタＭ１０１は、配線ＢＬとインバータＩＮＶ１０１の入力ノード間を接続するスイッチとして機能し、トランジスタＭ１０２は、配線ＢＬＢとインバータＩＮＶ１０２の入力ノード間を接続するスイッチとして機能する。
配線ＷＬは、書き込み／読み出し用ワード線として機能し、メモリセルの選択用信号（ＷＬＥ）がワード線ドライバ回路から入力される。配線ＢＬ、配線ＢＬＢは、データ信号Ｄ、ＤＢを送るビット線として機能する。データ信号ＤＢは、データ信号Ｄの論理値が反転された信号である。データ信号Ｄ、ＤＢは、ビット線ドライバ回路から供給される。また、配線ＢＬ、配線ＢＬＢは、メモリセル６００から読み出したデータを出力回路に送る配線でもある。
メモリセル６００は、揮発性の記憶回路（インバータＩＮＶ１０１、インバータＩＮＶ１０２、トランジスタＭ１０１、トランジスタＭ１０２）に、一対の記憶回路（（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２））を設けた回路に相当する。一対の記憶回路（（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２））は、それぞれ、ノードＮＥＴ１、ノードＮＥＴ２で保持されている電位を記憶することで、揮発性の記憶回路のデータをバックアップするための回路である。これらの記憶回路は、トランジスタＭｏｓ１、Ｍｏｓ２をオン状態にすることで、容量素子Ｃ１０１、容量素子Ｃ１０２を充電または放電して、データを書き込み、これをオフ状態にすることで、容量素子Ｃ１０１、容量素子Ｃ１０２に蓄積された電荷を保持することで、電源供給なしにデータを保持するものである。
データのリカバリも、トランジスタＭｏｓ１、トランジスタＭｏｓ２をオン状態にすることで行われる。インバータＩＮＶ１０１、インバータＩＮＶ１０２への電源供給を停止した状態で、トランジスタＭｏｓ１、トランジスタＭｏｓ２をオン状態にして、ノードＦＮ１とノードＮＥＴ１を接続し、ノードＦＮ１とノードＮＥＴ１で電荷を共有すると共に、ノードＦＮ２とノードＮＥＴ２を接続し、ノードＦＮ２とノードＮＥＴ２で電荷を共有する。その後、インバータＩＮＶ１０１、インバータＩＮＶ１０２へ電源を供給することで、ノードＮＥＴ１とノードＮＥＴ２の電位に応じて、インバータループ回路にデータが復帰される。しかる後、トランジスタＭｏｓ１、トランジスタＭｏｓ２をオフ状態にする。
トランジスタＭｏｓ１、トランジスタＭｏｓ２のゲート電極は、配線ＢＲＬに接続されている。配線ＢＲＬには、信号ＯＳＧが入力される。信号ＯＳＧにより一対の記憶回路（（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２））が駆動され、バックアップ、またはリカバリが行われる。
以下、一対の記憶回路（（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２））の構成とその動作について説明する。
一対の記憶回路（（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２））は、容量素子Ｃ１０１、容量素子Ｃ１０２に電荷を蓄積することで、ノードＦＮ１、ＦＮ２の電位を保持する。トランジスタＭｏｓ１、トランジスタＭｏｓ２をオン状態にすることで、ノードＮＥＴ１とノードＦＮ１が接続され、ノードＦＮ１にノードＮＥＴ１で保持している電位が印加され、また、トランジスタＭｏｓ２をオン状態にすることで、ノードＮＥＴ２とノードＦＮ２が接続され、ノードＦＮ２にノードＮＥＴ２で保持している電位が印加される。そして、トランジスタＭｏｓ１、トランジスタＭｏｓ２をオフ状態にすることで、ノードＦＮ１、ノードＦＮ２が電気的に浮遊状態となり、容量素子Ｃ１０１、容量素子Ｃ１０２に蓄積された電荷が保持され、記憶回路はデータ保持の状態となる。
例えば、ノードＦＮ１が高レベル電位である場合、容量素子Ｃ１０１から電荷がリークして徐々にその電圧が低下してしまうおそれがある。トランジスタＭｏｓ１、トランジスタＭｏｓ２は、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。その結果、オフ状態でのソース―ドレイン間を流れるリーク電流（オフ電流）が極めて小さいため、ノードＦＮ１の電圧の変動が抑えられる。つまり、トランジスタＭｏｓ１および容量素子Ｃ１０１でなる回路を不揮発性の記憶回路、あるいは電源供給なしで長期間データを保持することができる記憶回路として動作させることが可能である。また、トランジスタＭｏｓ２および容量素子Ｃ１０２でなる回路も同様であり、これらの回路を、揮発性の記憶回路（インバータＩＮＶ１０１、インバータＩＮＶ１０２、トランジスタＭ１０１、トランジスタＭ１０２）のバックアップ用記憶回路として用いることができる。
トランジスタＭｏｓ１、トランジスタＭｏｓ２に実施の形態７で例示するトランジスタを適用することができる。トランジスタＭｏｓ１、トランジスタＭｏｓ２のオフ電流が小さいために、メモリセル６００は、長期間電源供給なしに情報を保持することができる。トランジスタＭｏｓ１、トランジスタＭｏｓ２のスイッチング特性が良好であるために、メモリセル６００は、バックアップとリカバリを容易に行うことができる。
図９（Ｅ）と同様に、図９（Ａ）乃至図９（Ｄ）に示したメモリセルの構成例において、トランジスタＭｏｓ３、トランジスタＭｏｓ４、トランジスタＭｏｓ５、トランジスタＭｏｓ６も、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタであることが望ましい。その結果、オフ電流が極めて小さいため、ノードＦＮ３、ノードＦＮ４、ノードＦＮ５、ノードＦＮ６の電圧の変動が抑えられる。つまり、メモリセル６０３、メモリセル６０４、メモリセル６０５、及びメモリセル６０６、を電源供給なしで長期間データを保持することができる記憶回路として動作させることが可能である。
本実施の形態で説明したメモリセル、および実施の形態７で例示する酸化物半導体をチャネル形成領域に含むトランジスタを、先の実施の形態１で説明したメモリ１０７に適用することで、電源供給なしで長期間データを保持することができる記憶回路を有する、小型、低消費電力、高速、あるいは電源電圧の変動を低減することが可能なメモリ１０７を提供できる。
また、メモリセルに用いるｎチャネル型トランジスタを全て、実施の形態７で例示する酸化物半導体をチャネル形成領域に含むトランジスタで置き換えても良い。Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
上掲のセンサシステムにおいては、ＣＰＵをパワーゲーティングすることで、消費電力を削減している。ＣＰＵのレジスタは、フリップフロップを用いて構成されているが、一般的なフリップフロップは、電源を遮断すると保持しているデータが失われてしまうため、ＣＰＵをパワーゲーティングするためには、フリップフロップのデータをバックアップすることが必要になる。本実施の形態では、データをバックアップすることが可能なフリップフロップについて説明する。
図１１は、フリップフロップの構成例を示す回路図である。フリップフロップ８２１は、バックアップ回路８２２およびスキャンフリップフロップ８２３を有する。つまり、フリップフロップ８２１は、バックアップ回路を備えたフリップフロップである。フリップフロップ８２１をＣＰＵに設けることで、ＣＰＵのパワーゲーティングが可能になる。
スキャンフリップフロップ８２３の回路構成に、特段の制約はない。回路ライブラリに用意されているスキャンフリップフロップを用いることができる。スキャンフリップフロップ８２３は、ノードＤ、Ｑ、ＣＫ、ＳＤ、ＳＥ、セレクタ８２５、フリップフロップ８２６を有する。ノードＣＫには信号ＧＣＬＫが入力される。信号ＧＣＬＫはクロック信号である。ノードＳＥには、信号ＳＩが入力される。信号ＳＩの論理に応じて、セレクタ８２５は、ノードＤまたはノードＳＤの何れか一方を選択し、選択したノードに入力されるデータを、フリップフロップ８２６に出力する。
スキャンフリップフロップ８２３には、電位Ｖｄｄ＿ｃｏｒｅ、ＧＮＤが電源電位として入力される。電位Ｖｄｄ＿ｃｏｒｅはパワースイッチを介して、スキャンフリップフロップ８２３に供給される。
バックアップ回路８２２は、ノードＲＥ、ＢＫ、ＳＤＩＮ、ＦＮ、ｂ１、ｂ２、トランジスタＭ７１乃至Ｍ７３、容量素子Ｃ７１を有する。ノードＦＮはデータ保持ノードである。ノードＦＮには容量素子Ｃ７１が電気的に接続されている。ノードｂ１はノードＱに電気的に接続され、ノードｂ２はノードＳＤに電気的に接続されている。ノードＢＫには、バックアップ信号（ＢＫＵＰ＿ＬＳ）が入力され、ノードＲＥにはリストア信号（ＲＥＳ＿ＬＳ）が入力される。
トランジスタＭ７１乃至Ｍ７３は、バックゲートを有するＯＳトランジスタである。これらバックゲートには、電位Ｖｂｇ＿ｆｆが入力される。トランジスタＭ７１、Ｍ７３のゲートはノードＢＫに電気的に接続され、トランジスタＭ７２のゲートはノードＲＥに電気的に接続されている。バックアップ回路８２２は、Ｓｉトランジスタを有さない回路構成であるため、Ｓｉトランジスタで構成されるスキャンフリップフロップ８２３上に積層することができる。
図１２（Ａ）乃至図１２（Ｃ）の回路図を参照して、フリップフロップ８２１の動作例を説明する。図１２（Ａ）乃至図１２（Ｃ）では、トランジスタＭ７１乃至Ｍ７３をスイッチで表している。
＜通常動作＞
図１２（Ａ）は、アクティブモードでのフリップフロップ８２１の動作例を示しており、フリップフロップ８２１は通常動作を行う。フリップフロップ８２１は、信号ＧＣＬＫの立ち上がり（または立ち下り）に同期して、ノードＤから入力されるデータを取り込み、保持しているデータをノードＱから出力する。ノードＤからデータを取り込むため、例えば、“Ｌ”（低レベル）の信号ＳＩがノードＳＥに入力される。信号ＢＫＵＰ＿ＬＳ、ＲＥＳ＿ＬＳは“Ｌ”であるので、トランジスタＭ７１乃至Ｍ７３はオフ状態である。
＜バックアップ動作＞
ＣＰＵへの電源供給を遮断する前に、スキャンフリップフロップ８２３のデータをバックアップ回路８２２にバックアップする。先ず、信号ＧＣＬＫの入力を停止する。このクロックゲーティングによって、ノードＱの論理が確定する。次に、“Ｈ”の信号ＢＫＵＰ＿ＬＳをノードＢＫに入力し、トランジスタＭ７１、Ｍ７３をオンにする（図１２（Ｂ））。ノードＦＮとノードＱ間が導通状態となり、ノードＦＮの論理はノードＱと同じになる。ノードＱの論理が“１”であれば、ノードＦＮの論理も“１”となり、ノードＱの論理が“０”であれば、ノードＦＮの論理も“０”となる。
次に、“Ｌ”の信号ＢＫＵＰ＿ＬＳをノードＢＫに入力し、トランジスタＭ７１をオフ状態にする。これにより、ノードＦＮが電気的に浮遊状態となり、バックアップ動作が終了する。バックアップが完了した後、必要に応じて、スキャンフリップフロップ８２３への電位Ｖｄｄ＿ｃｏｒｅの電源供給を停止する。トランジスタＭ７１、Ｍ７２は、オフ電流が極めて小さいＯＳトランジスタであるので、バックアップ回路８２２で長時間データを保持することが可能である。オフ電流とは、トランジスタがオフ状態での、ソース―ドレイン間を流れるリーク電流である。
＜リストア動作＞
ＣＰＵへの電源供給が再開することで、スキャンフリップフロップ８２３のデータのリストアが開始される。パワースイッチの操作により、スキャンフリップフロップ８２３への電位Ｖｄｄ＿ｃｏｒｅの供給を再開する。次に、“Ｈ”の信号ＳＩをノードＳＥに入力し、スキャンフリップフロップ８２３を、ノードＳＤのデータが入力される状態にする。“Ｈ”の信号ＲＥＳ＿ＬＳをノードＲＥに入力して、トランジスタＭ７２をオン状態にする。ノードＦＮとノードＳＤ間が導通状態となり、ノードＦＮのデータがノードＳＤに書き込まれる（図１２（Ｃ））。次に、１サイクルの信号ＧＣＬＫを入力して、ノードＳＤのデータをノードＱに書き込む。
“Ｌ”の信号ＲＥＳ＿ＬＳをノードＲＥに入力して、トランジスタＭ７２をオフにすることで、リストア動作が終了する。スキャンフリップフロップ８２３は、信号ＧＣＬＫの入力停止直後のノードＱと同じ論理のデータを、ノードＱから出力できる状態に復帰する。信号ＧＣＬＫの入力を再開することで、スキャンフリップフロップ８２３は通常動作を始める。
トランジスタＭ７１、Ｍ７２は、オフ電流が極めて小さいＯＳトランジスタであるので、バックアップ回路８２２で長時間データを保持することが可能である。トランジスタＭ７１、Ｍ７２のバックゲートに負電位を入力することで、トランジスタＭ７１、Ｍ７２のカットオフ電流を低減できるので、データ保持時間を長くすることに有効である。
トランジスタＭ７１乃至Ｍ７３をＯＳトランジスタとすることで、スキャンフリップフロップ８２３に積層できる。そのため、スキャンフリップフロップ８２３の設計変更、およびレイアウト変更をせずに、バックアップ回路８２２を設けることが可能である。そのため、バックアップ回路８２２による面積オーバーヘッドを実質的にゼロにすることが可能である。
フリップフロップ８２１は、高速でデータのバックアップ、リストアが可能である。例えば、バックアップ動作、リストア動作を数クロック以内で完了することが可能である。また、バックアップ動作、リストア動作はトランジスタＭ７１、Ｍ７２のスイッチング動作によってノードＦＮを充放電することであるため、これらの動作に要するエネルギーはＤＲＡＭセルと同様に小さい。また、バックアップ回路８２２はデータ保持によって電力消費しないため、フリップフロップ８２１のスタンバイ電力を小さくすることができる。通常動作時ではバックアップ回路８２２への電源供給は必要ないので、バックアップ回路８２２を設けても、フリップフロップ８２１のダイナミック電力は、実質的に増加しない。
なお、バックアップ回路８２２を設けたことによって、トランジスタＭ７１による寄生容量がノードＱに付加することになるが、ノードＱに接続されている論理回路による寄生容量と比較して小さいので、フリップフロップ８２１の通常動作への影響は無視できる。つまり、バックアップ回路８２２を設けても、アクティブモードでのフリップフロップ８２１の性能を実質的に低下させることがない。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
上掲のセンサシステムには、電源として振動発電器が用いられている。振動発電の発電方式には、電磁誘導型、圧電型、静電容量型などが知られているが、本実施の形態では、エレクトレットを用いた静電容量型について説明を行う。ここで、エレクトレットとは、誘電分極が電界をなくしても残留する物質で、半永久的に電界を形成する。
図１３（Ａ）に、振動発電器の構成の一例を示す。振動発電器９００は、固定基板９０１、可動基板９０２、固定電極９０３、対向電極９０４、エレクトレット９０５、スプリング９０６を有する。図１３（Ａ）では、スプリング９０６を用いて、可動基板９０２が動くように設置されているが、スプリング以外の方法で可動基板が動くようにしてもよい。
振動がないとき、固定電極９０３、エレクトレット９０５の直上に、対向電極９０４が配置されている。エレクトレット９０５は電界を形成しているため、対向電極９０４に電荷が引き寄せられ、帯電した状態となる。
この状態で、振動が加わると、エレクトレット９０５と対向電極９０４の重なり面積が変化する。エレクトレット９０５と対向電極９０４の重なり面積が減少すると、対向電極９０４に引き寄せられた電荷も減少するため、電荷が負荷に流れて電圧を発生させる。これを整流することで、直流電圧を得ることができる。図１３（Ｂ）に、エレクトレット９０５と対向電極９０４の、重なり面積が変化したときに発生する電圧の例を示す。
（実施の形態６）
本実施の形態では、半導体装置の一例として、ＩＣチップ、電子部品、電子機器等について説明する。
＜電子部品の作製方法例＞
図１４（Ａ）は、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図１４（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴ７１）した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴ７２）。
図１４（Ｂ）は、ダイシング工程が行われる前の半導体ウエハ７１００の上面図である。図１４（Ｃ）は、図１４（Ｂ）の部分拡大図である。半導体ウエハ７１００には、複数の回路領域７１０２が設けられている。回路領域７１０２には、本発明の形態に係る半導体装置（例えば、メモリ、タイマ、ＣＰＵ等）が設けられている。
複数の回路領域７１０２は、それぞれが分離領域７１０４に囲まれている。分離領域７１０４と重なる位置に分離線（「ダイシングライン」ともいう）７１０６が設定される。ダイシング工程（ステップＳＴ７２）では、分離線７１０６に沿って半導体ウエハ７１００を切断することで、回路領域７１０２を含むチップ７１１０を、半導体ウエハ７１００から切り出す。図１４（Ｄ）に、チップ７１１０の拡大図を示す。
分離領域７１０４に導電層や半導体層を設けてもよい。分離領域７１０４に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１０４に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
ステップＳＴ７２を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴ７３）。ダイボンディング工程におけるチップとリードフレームとの接着方法は、製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳＴ７４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴ７５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力によって内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴ７６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理（マーキング）を施す（ステップＳＴ７７）。検査工程（ステップＳＴ７８）を経て、電子部品が完成する（ステップＳＴ７９）。上掲した実施の形態の半導体装置を組み込むことで、低消費電力で、小型な電子部品を提供することができる。
完成した電子部品の斜視模式図を図１４（Ｅ）に示す。図１４（Ｅ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図１４（Ｅ）に示すように、電子部品７０００は、リード７００１及びチップ７１１０を有する。
電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで、電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。電子部品７０００を搭載することで、電子機器の消費電力を削減することができる。または、電子機器を小型化することが容易になる。
（実施の形態７）
本実施の形態では、酸化物半導体トランジスタ等について説明する。
＜ＯＳトランジスタの構成例１＞
図１５（Ａ）はＯＳトランジスタの構成例を示す上面図である。図１５（Ｂ）は、図１５（Ａ）のＸ１−Ｘ２線断面図であり、図１５（Ｃ）はＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図１５（Ｂ）は、ＯＳトランジスタのチャネル長方向の断面構造を示す図であり、図１５（Ｃ）は、ＯＳトランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図１５（Ａ）では、一部の構成要素が省略されている。
ＯＳトランジスタ５０１は、絶縁表面に形成される。ここでは、絶縁層５２１上に形成されている。ＯＳトランジスタ５０１は、絶縁層５２８、５２９で覆われている。ＯＳトランジスタ５０１は、絶縁層５２２−５２７、金属酸化物層５１１−５１３、導電層５５０−５５３を有する。
なお、図中の絶縁層、金属酸化物層、導電体等は、単層でも積層でもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法には、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
金属酸化物層５１１−５１３をまとめて酸化物層５１０と呼ぶ。図１５（Ｂ）、図１５（Ｃ）に示すように、酸化物層５１０は、金属酸化物層５１１、金属酸化物層５１２、金属酸化物層５１３の順に積層している部分を有する。ＯＳトランジスタ５０１がオン状態のとき、チャネルは酸化物層５１０の金属酸化物層５１２に主に形成される。
ＯＳトランジスタ５０１のゲート電極は、導電層５５０で構成され、ソース電極またはドレイン電極として機能する一対の電極は、導電層５５１、５５２で構成される。バックゲート電極は、導電層５５３で構成される。導電層５５３は、導電層５５３ａ、５５３ｂを有する。なお、ＯＳトランジスタ５０１は、バックゲート電極を有さない構造としてもよい。後述するＯＳトランジスタ５０２−５０７も同様である。
ゲート（フロントゲート）側のゲート絶縁層は、絶縁層５２７で構成され、バックゲート側のゲート絶縁層は、絶縁層５２４−５２６の積層で構成される。絶縁層５２８は層間絶縁層である。絶縁層５２９はバリア層である。
金属酸化物層５１３は、金属酸化物層５１１、５１２、導電層５５１、５５２でなる積層体を覆っている。絶縁層５２７は、金属酸化物層５１３を覆っている。導電層５５１、５５２は、それぞれ金属酸化物層５１３、絶縁層５２７を介して、導電層５５０と重なる領域を有する。
導電層５５１、５５２は、金属酸化物層５１１と金属酸化物層５１２との積層を形成するために使用されるハードマスクから作製されている。例えば、次のような工程を経て、金属酸化物層５１１、５１２、導電層５５１、５５２を作製することができる。２層の金属酸化物膜を形成する。金属酸化物膜上に導電膜を形成する。この導電膜をエッチングしてハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜をエッチングして、金属酸化物層５１１と金属酸化物層５１２の積層を形成する。次に、ハードマスクをエッチングして、導電層５５１および導電層５５２を形成する。このような工程を経て形成されるため、導電層５５１、５５２は、金属酸化物層５１１、５１２の側面に接する領域を有していない。
＜導電層＞
導電層５５０―５５３に用いられる導電材料には、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイド、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、または上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
導電層５５０に仕事関数の高い導電性材料を用いることで、ＯＳトランジスタ５０１のＶｔｈを大きくし、カットオフ電流を下げることができる。導電層５５０の仕事関数は好ましくは、４．８ｅＶ以上、さらに好ましくは５．０ｅＶ以上、さらに好ましくは５．２ｅＶ以上、さらに好ましくは５．４ｅＶ以上、さらに好ましくは５．６ｅＶ以上の導電性材料を用いればよい。仕事関数の大きな導電性材料として、例えば、モリブデン、酸化モリブデン、Ｐｔ、Ｐｔシリサイド、Ｎｉシリサイド、インジウム錫酸化物、窒素添加されたＩｎ−Ｇａ−Ｚｎ酸化物などが挙げられる。
なお、カットオフ電流とは、ゲート−ソース間電圧が０Ｖであるときのソース―ドレイン間電流のことをいう。
例えば、導電層５５０は、窒化タンタル、またはタングステン単層である。あるいは、導電層５５０が２層構造、および３層構造の場合、次のような組み合わせがある。（アルミニウム、チタン）、（窒化チタン、チタン）、（窒化チタン、タングステン）、（窒化タンタル、タングステン）、（窒化タングステン、タングステン）、（チタン、アルミニウム、チタン）、（窒化チタン、アルミニウム、チタン）、（窒化チタン、アルミニウム、窒化チタン）。先に記載した導電体が絶縁層５２７側の層を構成する。
導電層５５１と導電層５５２は同じ層構造をもつ。例えば、導電層５５１が単層である場合、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金で構成すればよい。導電層５５１が２層構造、および３層構造の場合、次のような組み合わせがある。（チタン、アルミニウム）、（タングステン、アルミニウム）、（タングステン、銅）（銅−マグネシウム−アルミニウム合金、銅）、（チタン膜、銅）、（チタン又は窒化チタン、アルミニウムまたは銅、チタンまたは窒化チタン）、（モリブデンまたは窒化モリブデン、アルミニウムまたは銅、モリブデンまたは窒化モリブデン）。先に記載した導電体が絶縁層５２７側の層を構成する。
例えば、導電層５５３ａは、水素に対するバリア性を有する導電層（例えば、窒化タンタル層）とし、導電層５５３ｂは、導電層５５３ａよりも導電率の高い導電層（例えばタングステン）とすることが好ましい。このような構造であることで、導電層５５３は配線としての機能と、酸化物層５１０への水素の拡散を抑制する機能とをもつ。
＜絶縁体＞
絶縁層５２１−５２９に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層５２１−５２９はこれらの絶縁材料でなる単層、または積層して構成される。絶縁層５２１−５２９を構成する層は、複数の絶縁材料を含んでいてもよい。
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことをいう。
酸化物層５１０の酸素欠損の増加を抑制するため、絶縁層５２６−５２８は、酸素を含む絶縁層であることが好ましい。絶縁層５２６−５２８の少なくとも１つは、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」という）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層５１０に酸素を供給することで、酸化物層５１０の酸素欠損を補償することができる。したがって、ＯＳトランジスタ５０１の信頼性および電気特性を向上することができる。
過剰酸素を含む絶縁層とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０１８［分子／ｃｍ３］以上である膜とする。酸素分子の放出量は、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。
酸化物層５１０の水素濃度の増加を防ぐために、絶縁層５２１―５２９中の水素濃度を低減することが好ましい。特に絶縁層５２３−５２８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
酸化物層５１０の窒素濃度の増加を防ぐために、絶縁層５２３―５２８の窒素濃度を低減することが好ましい。具体的には、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満であり、５×１０１８ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１８ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１７ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
上掲の水素濃度、窒素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
ＯＳトランジスタ５０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層）によって、酸化物層５１０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層５１０から酸素が放出されること、酸化物層５１０に水素が侵入することを抑えることができるので、ＯＳトランジスタ５０１の信頼性、電気特性を向上できる。
例えば、絶縁層５２９をバリア層として機能させ、かつ絶縁層５２１、５２２、５２４の少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。
酸化物層５１０と導電層５５０の間に、バリア層をさらに設けてもよい。もしくは、金属酸化物層５１３として、酸素および水素に対してバリア性をもつ金属酸化物層を設けてもよい。
絶縁層５２４、絶縁層５２５、絶縁層５２６の膜厚をそれぞれ薄くすることで、導電層５５０の電圧によるＯＳトランジスタのしきい値電圧の制御が容易になり、好ましい。例えば、絶縁層５２４−５２６の各膜厚は５０ｎｍ以下にする。各膜厚は３０ｎｍ以下が好ましく、１０ｎｍ以下がより好ましく、５ｎｍ以下がさらに好ましい。
絶縁層５２１−５２９の構成例を記す。この例では、絶縁層５２１、５２２、５２５、５２９は、それぞれ、バリア層として機能する。絶縁層５２６―５２８は過剰酸素を含む酸化物層である。絶縁層５２１は窒化シリコンであり、絶縁層５２２は酸化アルミニウムであり、絶縁層５２３は酸化窒化シリコンである。バックゲート側のゲート絶縁層（５２４−５２６）は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層（５２７）は、酸化窒化シリコンである。層間絶縁層（５２８）は、酸化シリコンである。絶縁層５２９は酸化アルミニウムである。
＜金属酸化物層＞
金属酸化物層５１１―５１３の各厚さは３ｎｍ以上５００ｎｍ以下であり、３ｎｍ以上１００ｎｍ以下が好ましく、３ｎｍ以上６０ｎｍ以下がさらに好ましい。
ＯＳトランジスタ５０１のオフ電流の低減のために、金属酸化物層５１２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物層５１２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。
酸化物層５１０は、結晶性金属酸化物層であることが好ましい。酸化物層５１０において、少なくとも、金属酸化物層５１２は結晶性金属酸化物層であることが好ましい。信頼性、および電気特性の良いＯＳトランジスタ５０１を実現できる。
金属酸化物層５１２に適用できる酸化物は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）である。金属酸化物層５１２は、インジウムを含む酸化物層に限定されない。金属酸化物層５１２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物層５１１、５１３も、金属酸化物層５１２と同様の酸化物で形成することができる。金属酸化物層５１１、５１３は、それぞれ、Ｇａ酸化物で形成することができる。この場合、金属酸化物層５１２はＧａを含む金属酸化物層であることが好ましい。
金属酸化物層５１２と金属酸化物層５１１の界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、ＯＳトランジスタ５０１のしきい値電圧が変動してしまう。そのため、金属酸化物層５１１は、構成要素として、金属酸化物層５１２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物層５１２と金属酸化物層５１３の界面には、界面準位が形成されにくくなり、ＯＳトランジスタ５０１のしきい値電圧等の電気特性のばらつきを低減することができる。
金属酸化物層５１３は、構成要素として、金属酸化物層５１２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物層５１２と金属酸化物層５１３との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、ＯＳトランジスタ５０１の電界効果移動度を高くすることができる。
金属酸化物層５１１−５１３のうち、金属酸化物層５１２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層５２６、５２７から離間している金属酸化物層５１２にチャネルを形成することができる。
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、酸化物半導体膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物層５１２を形成し、Ｇａ酸化物で金属酸化物層５１１、５１３を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物層５１１−５１３を形成する場合、３層のうち、金属酸化物層５１１を最もＩｎ含有率が高いＩｎ−Ｍ−Ｚｎ酸化物層とする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。
例えば、金属酸化物層５１２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、または４：２：４．１が好ましい。例えば、金属酸化物層５１１、５１３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、または１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
ＯＳトランジスタ５０１に安定した電気特性を付与するには、酸化物層５１０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は酸化物半導体中で不純物準位の形成に寄与する。不純物準位はトラップとなり、ＯＳトランジスタの電気特性を劣化させることがある。
例えば、酸化物層５１０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層５１０の炭素濃度も同様である。
酸化物層５１０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。アルカリ土類金属の濃度についても同様である。
酸化物層５１０は、窒素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３未満の、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下の、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。
酸化物層５１０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
上掲した酸化物層５１０の不純物濃度は、ＳＩＭＳにより得られる値である。
金属酸化物層５１２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、ＯＳトランジスタ５０１のオン電流を減少させてしまう。酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物層５１２中の酸素欠損を低減することで、ＯＳトランジスタ５０１のオン電流を大きくできる場合がある。よって、金属酸化物層５１２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性の向上に有効である。
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物層５１２にチャネル形成領域が設けられるので、金属酸化物層５１２に水素が含まれていると、ＯＳトランジスタ５０１はノーマリーオン特性となりやすい。このため、金属酸化物層５１２中の水素はできる限り低減されていることが好ましい。
図１５は、酸化物層５１０が３層構造の例であるが、これに限定されない。例えば、酸化物層５１０を金属酸化物層５１１または金属酸化物層５１３のない２層構造とすることができる。または、金属酸化物層５１１の上もしくは下、または金属酸化物層５１３上もしくは下に、金属酸化物層５１１、金属酸化物層５１２および金属酸化物層５１３として例示した酸化物半導体層のいずれか一を有する４層構造とすることもできる。または、酸化物層５１０の任意の層の間、酸化物層５１０の上、酸化物層５１０の下のいずれか二箇所以上に、金属酸化物層５１１―５１３と同様の金属酸化物層を１層または複数を設けることができる。
＜エネルギーバンド構造＞
図２２を参照して、金属酸化物層５１１―５１３の積層によって得られる効果を説明する。図２２は、ＯＳトランジスタ５０１のチャネル形成領域のエネルギーバンド構造の模式図である。ここでは、ＯＳトランジスタ５０１を例に説明するが、金属酸化物層５１１―５１３の積層による効果は、後述するＯＳトランジスタ５０２、５０３でも同様である。
Ｅｃ５２６、Ｅｃ５１１、Ｅｃ５１２、Ｅｃ５１３、Ｅｃ５２７は、それぞれ、絶縁層５２６、金属酸化物層５１１、金属酸化物層５１２、金属酸化物層５１３、絶縁層５２７の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
絶縁層５２６、５２７は絶縁体であるため、Ｅｃ５２６とＥｃ５２７は、Ｅｃ５１１、Ｅｃ５１２、およびＥｃ５１３よりも真空準位に近い（電子親和力が小さい）。
金属酸化物層５１２は、金属酸化物層５１１、５１３よりも電子親和力が大きい。例えば、金属酸化物層５１２と金属酸化物層５１１との電子親和力の差、および金属酸化物層５１２と金属酸化物層５１３との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
ＯＳトランジスタ５０１のゲート電極（導電層５５０）に電圧を印加すると、金属酸化物層５１１、金属酸化物層５１２、金属酸化物層５１３のうち、電子親和力が大きい金属酸化物層５１２に主にチャネルが形成される。
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物層５１３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
また、金属酸化物層５１１と金属酸化物層５１２との間には金属酸化物層５１１と金属酸化物層５１２の混合領域が存在する場合がある。また、金属酸化物層５１３と金属酸化物層５１２との間には金属酸化物層５１３と金属酸化物層５１２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物層５１１−５１３の積層体（酸化物層５１０）は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。
このようなエネルギーバンド構造を有する酸化物層５１０において、電子は主に金属酸化物層５１２を移動することになる。そのため、金属酸化物層５１１と絶縁層５２６との界面に、または、金属酸化物層５１３と絶縁層５２７との界面に準位が存在したとしても、これらの界面準位により、酸化物層５１０中を移動する電子の移動が阻害されにくくなるため、ＯＳトランジスタ５０１のオン電流を高くすることができる。
また、図２２に示すように、金属酸化物層５１１と絶縁層５２６の界面近傍、および金属酸化物層５１３と絶縁層５２７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ５２６、Ｅｔ５２７が形成され得るものの、金属酸化物層５１１、５１３があることにより、金属酸化物層５１２をトラップ準位Ｅｔ５２６、Ｅｔ５２７から離間することができる。
なお、Ｅｃ５１１とＥｃ５１２とのエネルギー差が小さい場合、金属酸化物層５１２の電子が該エネルギー差を越えてトラップ準位Ｅｔ５２６に達することがある。トラップ準位Ｅｔ５２６に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。Ｅｃ５１３とＥｃ５１２とのエネルギー差が小さい場合も同様である。
ＯＳトランジスタ５０１のしきい値電圧の変動が低減され、ＯＳトランジスタ５０１の電気特性を良好なものとするため、Ｅｃ５１１とＥｃ５１２とのエネルギー差、Ｅｃ５１３とＥｃ５１２とのエネルギー差は、それぞれ０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
＜ＯＳトランジスタの構成例２＞
図１６（Ａ）−図１６（Ｃ）に示すＯＳトランジスタ５０２は、ＯＳトランジスタ５０１の変形例である。ＯＳトランジスタ５０２の導電層５５０は、導電層５５０ａ、導電層５５０ｂ、導電層５５０ｃを有する。
導電層５５０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁層５２７に対するプラズマによるダメージを減らすことができる。また、被覆性を向上させることができるため、導電層５５０ａをＡＬＤ法等により形成することが好ましい。従って、信頼性が高いＯＳトランジスタ５０２を提供することができる。
導電層５５０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いて形成する。さらに、導電層５５０ｂ上に形成する導電層５５０ｃは、窒化タングステンなどの酸化しづらい導電体を用いて形成することが好ましい。絶縁層５２８に酸素が脱離する酸化物材料を用いる場合、導電層５５０が、脱離した酸素により酸化することを防止することができる。従って、導電層５５０の酸化を抑制し、絶縁層５２８から、脱離した酸素を効率的に酸化物層５１０へと供給することができる。
過剰酸素領域を有する絶縁層５２８と接する面積が大きい導電層５５０ｃに、酸化しにくい導電体を用いることで、絶縁層５２８の過剰酸素が導電層５５０に吸収されることを抑制することができる。また、導電層５５０ｂに導電性が高い導電体を用いることで、消費電力が小さいＯＳトランジスタ５０２を提供することができる。
＜ＯＳトランジスタの構成例３＞
図１７（Ａ）−図１７（Ｃ）に示すＯＳトランジスタ５０３は、ＯＳトランジスタ５０１の変形例である。ＯＳトランジスタ５０３では、導電層５５０をエッチングマスクに用いて、金属酸化物層５１３および絶縁層５２７がエッチングされている。
＜ＯＳトランジスタの構成例４＞
図１８（Ａ）−図１８（Ｃ）に示すＯＳトランジスタ５０４は、ＯＳトランジスタ５０１の変形例である。
導電層５５０は、導電層５５０ａと導電層５５０ｂの２層構造である。導電層５５０は絶縁層５３０に覆われている。
例えば、絶縁層５３０は、酸素に対してバリア性を有する絶縁層とする。これにより、絶縁層５２８等から離脱した酸素によって、導電層５５０が酸化することを抑制することができる。この場合、絶縁層５３０には、酸化アルミニウムなどの金属酸化物を用いることができる。絶縁層５３０の厚さは、導電層５５０の酸化を防止できる程度であればよく、例えば、１ｎｍ以上１０ｎｍ以下であり、好ましくは３ｎｍ以上７ｎｍ以下である。
なお、ＯＳトランジスタ５０４も、ＯＳトランジスタ５０３と同様に、金属酸化物層５１３と絶縁層５２７を部分的に除去し、導電層５５１、５５２の上面の一部を露出させてもよい。あるいは、絶縁層５２７のみを部分的に除去してもよい。
＜ＯＳトランジスタの構成例５＞
図１９（Ａ）−図１９（Ｃ）に示すＯＳトランジスタ５０５は、ＯＳトランジスタ５０１の変形例である。
導電層５５１は、導電層５５１ａと導電層５５１ｂの２層構造であり、導電層５５２は、導電層５５２ａと導電層５５２ｂの２層構造である。
導電層５５１において、導電層５５１ａ、５５２ａは金属酸化物層５１２との密着性が高い導電膜で形成することが好ましい。この導電膜をＡＬＤ法で成膜することは、被覆性を向上させることができるので、好ましい。導電層５５１ｂ、５５２ｂは、導電層５５１ａ、５５２ａよりも高い導電率をもつ導電体で形成することが好ましい。導電層５５１ａ、５５２ａを設けることで、導電層５５１ｂ、５５２ｂに用いることのできる導電体材料の制約が小さくなる。導電層５５１ａ、５５２ａに、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いることで、ＯＳトランジスタ５０５で構成される回路の消費電力を低減できる。
＜ＯＳトランジスタの構成例６＞
図２０（Ａ）−図２０（Ｃ）に示すＯＳトランジスタ５０６は、ＯＳトランジスタ５０１の変形例であり、主に、ゲート電極の構造が異なる。
絶縁層５２８に形成された開口部には、金属酸化物層５１３、絶縁層５２７、導電層５５０が設けられている。つまり、絶縁層５２８の開口部を利用して、ゲート電極が自己整合的に形成することができる。よって、ＯＳトランジスタ５０６では、ゲート電極（５５０）は、ゲート絶縁層（５２７）を介してソース電極およびドレイン電極（５５１、５５２）と重なる領域を有していない。そのため、ゲート−ソース間の寄生容量、ゲート−ドレイン間の寄生容量が低減でき、周波数特性を向上できる。また、絶縁層５２８の開口部によってゲート電極幅を制御できるため、チャネル長の短いＯＳトランジスタの作製が容易である。
＜ＯＳトランジスタの構成例７＞
図２１（Ａ）−図２１（Ｃ）に示すＯＳトランジスタ５０７は、ＯＳトランジスタ５０６の変形例である。
酸化物層５１０は、さらに金属酸化物層５１４を有する。金属酸化物層５１４は、金属酸化物層５１１、５１２、導電層５５１、５５２を覆っている。
金属酸化物層５１４によって、金属酸化物層５１２は絶縁層５２８から離間される。酸化物層５１０において、金属酸化物層５１２に主にチャネルが形成されるため、金属酸化物層５１２が絶縁層５２８と接している領域が存在しないようにすることで、チャネル近傍に浅い準位が生じることが抑制できる。よって、ＯＳトランジスタ５０７の信頼性を向上できる。
＜半導体装置の構成例＞
図２３を参照して、ＯＳトランジスタとＳｉトランジスタとで構成されている半導体装置の構成例を説明する。
図２３は、フリップフロップ８２１（図１１）の積層構造を説明するための断面図である。
フリップフロップ８２１は、ＣＭＯＳ層５７０、配線層Ｗ１−Ｗ５、ＯＳＦＥＴ層５７１、配線層Ｗ６、Ｗ７の積層で構成されている。
ＣＭＯＳ層５７０には、フリップフロップ８２１を構成するＳｉトランジスタが設けられている。Ｓｉトランジスタの活性層は、単結晶シリコンウエハ５６０に設けられている。
ＯＳＦＥＴ層５７１には、フリップフロップ８２１のＯＳトランジスタが、設けられている。図２３には、フリップフロップ８２１（バックアップ回路８２２）のトランジスタＭ７１、Ｍ７２を代表的に示す。トランジスタＭ７１、Ｍ７２は、ＯＳトランジスタ５０３（図１７（Ａ）−図１７（Ｃ））と同様の構造を有する。これらのバックゲート電極は、配線層Ｗ５に設けられている。配線層Ｗ６には、バックアップ回路８２２の容量素子Ｃ７１が設けられている。
（実施の形態８）
本実施の形態では、酸化物半導体について説明する。酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また、別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数の結晶部（ナノ結晶）が連結し、歪みを有した結晶構造となっている。結晶部一つの大きさは１ｎｍ以上、または３ｎｍ以上である。よって、ＣＡＡＣ−ＯＳの結晶部をナノ結晶と称することができ、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは、結晶性の高い酸化物半導体である。酸化物半導体の結晶性は、不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
＜ｎｃ−ＯＳ＞
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。結晶部（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳの結晶は配向性を有さないので、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。酸化物半導体の構造は、Ｘ線回折（ＸＲＤ）、ナノビーム電子回折、ＴＥＭ（透過型電子顕微鏡）観察などによって、特定することができる。
＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について説明する。酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（ＶＯ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ＯＳトランジスタにおいて、Ｖｔｈのマイナスシフトを抑制する、またはオフ電流を低減するためには、酸化物半導体のキャリア密度が低い方が好ましい。酸化物半導体のキャリア密度を低くするには、酸化物半導体中の不純物濃度を低くして、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。
ＯＳトランジスタにおいて、オン電流の増加、電界効果移動度の増加のためには、酸化物半導体のキャリア密度を高くする方が好ましい場合がある。酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めることで、酸化物半導体のキャリア密度を高くすることができる。例えば、ＯＳトランジスタのオフ電流に対するオン電流比（Ｉｏｎ／Ｉｏｆｆ）がとれる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。
また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、電子親和力がより大きな酸化物半導体を用いた場合には、ＯＳトランジスタのＶｔｈはより低くなる。
キャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」型の酸化物半導体と呼称してもよい。
高純度真性の酸化物半導体のキャリア密度は、例えば、８×１０１５ｃｍ−３未満であり、好ましくは１×１０１１ｃｍ−３未満が好ましく、１×１０１０ｃｍ−３未満がさらに好ましく、１×１０−９ｃｍ−３以上であるとよい。
実質的に高純度真性の酸化物半導体のキャリア密度は、例えば、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満であり、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下が好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がより好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
１０１ センサシステム
１０２ センシングデバイス
１０３ センシングデバイスコントローラ
１０４ 振動発電器
１０５ バッテリコントローラ
１０６ バッテリ
１０７ メモリ
１０８ ＣＰＵ
１０９ クロックジェネレータ
１１０ バス
１１１ タイマ
１１２ ベースバンド処理回路
１１３ ＰＳＷコントローラ
１１４ ＲＦ受信回路
１１５ ＲＦ送信回路
１１６ アンテナ
１１７ ＰＳＷ
１１８ ＰＳＷ
１１９ ＰＳＷ
１２０ ＰＳＷ
１２１ ＰＳＷ
１２２ ＰＳＷ
１２３ ＰＳＷ
１２４ 信号処理部
１５１ センサシステム
１５２ ディスプレイコントローラ
１５３ 反射型ディスプレイ
４０１ 作業員
４０２ 荷物
４０３ 伝票
４０４ センサシステム
４０５ 保冷車
４５１ 自動車
４５２ エア・コンディショナ
４５３ 送風口
４５４ 送風口
４５５ａ センサシステム
４５５ｂ センサシステム
５０１ ＯＳトランジスタ
５０２ ＯＳトランジスタ
５０３ ＯＳトランジスタ
５０４ ＯＳトランジスタ
５０５ ＯＳトランジスタ
５０６ ＯＳトランジスタ
５０７ ＯＳトランジスタ
５１０ 酸化物層
５１１ 金属酸化物層
５１２ 金属酸化物層
５１３ 金属酸化物層
５１４ 金属酸化物層
５２１ 絶縁層
５２２ 絶縁層
５２３ 絶縁層
５２４ 絶縁層
５２５ 絶縁層
５２６ 絶縁層
５２７ 絶縁層
５２８ 絶縁層
５２９ 絶縁層
５３０ 絶縁層
５５０ 導電層
５５０ａ 導電層
５５０ｂ 導電層
５５０ｃ 導電層
５５１ 導電層
５５１ａ 導電層
５５１ｂ 導電層
５５２ 導電層
５５２ａ 導電層
５５２ｂ 導電層
５５３ 導電層
５５３ａ 導電層
５５３ｂ 導電層
５６０ 単結晶シリコンウエハ
５７０ ＣＭＯＳ層
５７１ ＯＳＦＥＴ層
６００ メモリセル
６０３ メモリセル
６０４ メモリセル
６０５ メモリセル
６０６ メモリセル
６１０ メモリセル
６１１ メモリセル
７００ メモリ
７０１ 周辺回路
７１０ メモリセルアレイ
７２１ ローデコーダ
７２２ ワード線ドライバ回路
７３０ ビット線ドライバ回路
７３１ カラムデコーダ
７３２ プリチャージ回路
７３３ センスアンプ
７３４ 書き込み回路
７４０ 出力回路
７６０ コントロールロジック回路
８２１ フリップフロップ
８２２ バックアップ回路
８２３ スキャンフリップフロップ
８２５ セレクタ
８２６ フリップフロップ
９００ 振動発電器
９０１ 固定基板
９０２ 可動基板
９０３ 固定電極
９０４ 対向電極
９０５ エレクトレット
９０６ スプリング
７０００ 電子部品
７００１ リード
７００２ プリント基板
７００４ 回路基板
７１００ 半導体ウエハ
７１０２ 回路領域
７１０４ 分離領域
７１０６ 分離線
７１１０ チップ

Claims (13)

  1. 発電装置と、
    蓄電装置と、
    無線装置と、
    センシングデバイスと、
    センシングデバイスコントローラと、
    パワースイッチと、
    パワースイッチコントローラと、
    タイマと、を有し、
    前記パワースイッチと前記パワースイッチコントローラは、センシング以外の時間に、前記センシングデバイスコントローラの電源を遮断する機能を有し、
    前記センシングデバイスで取得したデータの送信は、前記無線装置を介して行い、
    前記発電装置が発電した電力を使用することを特徴とする、半導体装置。
  2. 請求項１において、
    前記発電装置は振動発電器であることを特徴とする、半導体装置。
  3. 請求項１または請求項２において、
    センシングの時間に前記タイマの電源を遮断することを特徴とする、半導体装置。
  4. 請求項１乃至請求項３のいずれか１項において、
    アナログデジタル変換回路を有することを特徴とする、半導体装置。
  5. 請求項４において、
    不揮発性メモリを有し、
    前記パワースイッチと前記パワースイッチコントローラは、センシング以外の時間に、前記不揮発性メモリの電源を遮断することを特徴とする、半導体装置。
  6. 請求項５において、
    前記不揮発性メモリは、チャネル形成領域に酸化物半導体を有するトランジスタを、有することを特徴とする、半導体装置。
  7. 請求項４乃至請求項６のいずれか１項において、
    ＣＰＵを有し、
    前記パワースイッチと前記パワースイッチコントローラは、センシング以外の時間に、前記ＣＰＵの電源を遮断することを特徴とする、半導体装置。
  8. 請求項７において、
    前記ＣＰＵは、チャネル形成領域に酸化物半導体を有するトランジスタを、有することを特徴とする、半導体装置。
  9. 請求項４乃至請求項８のいずれか１項において、
    映像表示装置を有することを特徴とする、半導体装置。
  10. 請求項９において、
    前記映像表示装置は、反射型ディスプレイであることを特徴とする、半導体装置。
  11. 請求項１乃至請求項１０のいずれか１項に記載の半導体装置を有する、車両。
  12. 請求項１乃至請求項１０のいずれか１項に記載の半導体装置を用いて、
    温度、湿度、気圧、光の波長、光量、加速度、またはガス濃度、の少なくともいずれか一つを、前記センシングデバイスで取得することを特徴とする、センサシステム。
  13. 請求項１２において、
    前記データ取得と、取得したデータの保管を、繰り返し行い、
    前記保管した複数のデータを一度に送信することを特徴とする、センサシステム。
JP2017029845A 2016-02-26 2017-02-21 半導体装置及びセンサシステム Withdrawn JP2017157212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022046279A JP7223188B2 (ja) 2016-02-26 2022-03-23 半導体装置、車両及びセンサシステム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016035307 2016-02-26
JP2016035307 2016-02-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022046279A Division JP7223188B2 (ja) 2016-02-26 2022-03-23 半導体装置、車両及びセンサシステム

Publications (1)

Publication Number Publication Date
JP2017157212A true JP2017157212A (ja) 2017-09-07

Family

ID=59679424

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017029845A Withdrawn JP2017157212A (ja) 2016-02-26 2017-02-21 半導体装置及びセンサシステム
JP2022046279A Active JP7223188B2 (ja) 2016-02-26 2022-03-23 半導体装置、車両及びセンサシステム
JP2023015038A Pending JP2023052877A (ja) 2016-02-26 2023-02-03 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022046279A Active JP7223188B2 (ja) 2016-02-26 2022-03-23 半導体装置、車両及びセンサシステム
JP2023015038A Pending JP2023052877A (ja) 2016-02-26 2023-02-03 半導体装置

Country Status (5)

Country Link
US (1) US10371129B2 (ja)
JP (3) JP2017157212A (ja)
KR (1) KR102658280B1 (ja)
TW (1) TWI775741B (ja)
WO (1) WO2017145000A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021065926A1 (ja) * 2019-10-02 2021-04-08 ナブテスコ株式会社 センサ装置、減速機、クローラ用走行ユニット、流体バルブ、流体シリンダ、流体ポンプ、流体コンプレッサ、電動モータ、電動アクチュエータ、構造物、センサ装置が実行する方法、センサシステムおよび銘板
JPWO2021065925A1 (ja) * 2019-10-02 2021-04-08

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478883A (zh) 2016-07-19 2019-03-15 株式会社半导体能源研究所 半导体装置
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
WO2018043425A1 (ja) * 2016-09-05 2018-03-08 シャープ株式会社 半導体装置
WO2018122658A1 (en) 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10276578B2 (en) * 2017-06-25 2019-04-30 United Microelectronics Corp. Dynamic oxide semiconductor random access memory(DOSRAM) having a capacitor electrically connected to the random access memory (SRAM)
JP2019067938A (ja) * 2017-10-02 2019-04-25 シャープ株式会社 薄膜トランジスタ
TWI719809B (zh) * 2020-01-20 2021-02-21 瑞昱半導體股份有限公司 溫度感測電路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004024551A (ja) * 2002-06-26 2004-01-29 Renesas Technology Corp センサシステム用半導体装置
JP2009042928A (ja) * 2007-08-07 2009-02-26 Toshiba Corp 無線センサ装置及び無線センサ装置の起動制御方法
JP2009177298A (ja) * 2008-01-22 2009-08-06 Ricoh Elemex Corp ガスメータシステム
JP2012206630A (ja) * 2011-03-30 2012-10-25 Asahi Glass Co Ltd 移動体
JP2014063480A (ja) * 2012-08-30 2014-04-10 Semiconductor Energy Lab Co Ltd 警報システム
JP2014215631A (ja) * 2013-04-22 2014-11-17 日本電信電話株式会社 センサデータ送信装置およびセンサデータ送信方法
JP2015222440A (ja) * 2009-12-28 2015-12-10 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP2001237760A (ja) 2000-02-24 2001-08-31 Nec Aerospace Syst Ltd 観測装置および観測システム
US7991582B2 (en) 2004-09-30 2011-08-02 Rosemount Inc. Process device with diagnostic annunciation
US7280729B2 (en) * 2006-01-17 2007-10-09 Micron Technology, Inc. Semiconductor constructions and light-directing conduits
EP2002383B1 (en) * 2006-03-15 2012-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102006057747B4 (de) * 2006-09-27 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2486596A4 (en) * 2009-10-09 2013-08-28 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
IN2012DN01823A (ja) * 2009-10-16 2015-06-05 Semiconductor Energy Lab
KR102009305B1 (ko) * 2009-11-06 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102714001B (zh) * 2010-01-29 2015-11-25 株式会社半导体能源研究所 半导体装置与包含半导体装置的电子装置
JP2013047657A (ja) * 2011-08-29 2013-03-07 Shimano Inc 自転車用センサの制御装置、自転車用センサの制御方法
US8698137B2 (en) * 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5816545B2 (ja) * 2011-12-28 2015-11-18 株式会社フジクラ 無線センサシステム
US9577446B2 (en) * 2012-12-13 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Power storage system and power storage device storing data for the identifying power storage device
US9614258B2 (en) * 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
JP6310700B2 (ja) 2014-01-15 2018-04-11 株式会社半導体エネルギー研究所 プログラム、情報処理装置
JP2016073196A (ja) 2014-09-26 2016-05-09 株式会社半導体エネルギー研究所 二次電池モジュールおよび給電システム
TWI688211B (zh) 2015-01-29 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置、電子組件及電子裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004024551A (ja) * 2002-06-26 2004-01-29 Renesas Technology Corp センサシステム用半導体装置
JP2009042928A (ja) * 2007-08-07 2009-02-26 Toshiba Corp 無線センサ装置及び無線センサ装置の起動制御方法
JP2009177298A (ja) * 2008-01-22 2009-08-06 Ricoh Elemex Corp ガスメータシステム
JP2015222440A (ja) * 2009-12-28 2015-12-10 株式会社半導体エネルギー研究所 半導体装置
JP2012206630A (ja) * 2011-03-30 2012-10-25 Asahi Glass Co Ltd 移動体
JP2014063480A (ja) * 2012-08-30 2014-04-10 Semiconductor Energy Lab Co Ltd 警報システム
JP2014215631A (ja) * 2013-04-22 2014-11-17 日本電信電話株式会社 センサデータ送信装置およびセンサデータ送信方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021065926A1 (ja) * 2019-10-02 2021-04-08 ナブテスコ株式会社 センサ装置、減速機、クローラ用走行ユニット、流体バルブ、流体シリンダ、流体ポンプ、流体コンプレッサ、電動モータ、電動アクチュエータ、構造物、センサ装置が実行する方法、センサシステムおよび銘板
JPWO2021065926A1 (ja) * 2019-10-02 2021-04-08
JPWO2021065925A1 (ja) * 2019-10-02 2021-04-08
WO2021065925A1 (ja) * 2019-10-02 2021-04-08 ナブテスコ株式会社 センサ装置、管理システム、管理サーバ、受入検査装置、センサ装置が実行する方法および銘板
JP7202478B2 (ja) 2019-10-02 2023-01-11 ナブテスコ株式会社 センサ装置、管理システム、管理サーバ、受入検査装置、センサ装置が実行する方法および銘板
JP7320798B2 (ja) 2019-10-02 2023-08-04 ナブテスコ株式会社 センサ装置、減速機、構造物、センサ装置が実行する方法、センサシステムおよび銘板
TWI819242B (zh) * 2019-10-02 2023-10-21 日商納博特斯克股份有限公司 感測裝置、構造物、感測裝置所執行之方法、感測系統及銘牌
TWI819241B (zh) * 2019-10-02 2023-10-21 日商納博特斯克股份有限公司 感測裝置、管理系統、管理伺服器、驗收檢查裝置、感測裝置所執行之感測方法及銘牌
US11852504B2 (en) 2019-10-02 2023-12-26 Nabtesco Corporation Sensor device, speed reducer, traveling unit for crawler, fluid valve, fluid cylinder, fluid pump, fluid compressor, electric motor, electric actuator, construction, method executed by sensor device, sensor system, and nomenclature plate

Also Published As

Publication number Publication date
JP2022095703A (ja) 2022-06-28
JP7223188B2 (ja) 2023-02-15
TWI775741B (zh) 2022-09-01
KR102658280B1 (ko) 2024-04-16
JP2023052877A (ja) 2023-04-12
KR20180121538A (ko) 2018-11-07
US20170248128A1 (en) 2017-08-31
WO2017145000A1 (en) 2017-08-31
US10371129B2 (en) 2019-08-06
TW201801050A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
JP7223188B2 (ja) 半導体装置、車両及びセンサシステム
US11776645B2 (en) Stacked electronic device capable of retaining an analog potential
US10693448B2 (en) Semiconductor device, electronic component, and electronic device
JP6773851B2 (ja) 環境センサ
US10777687B2 (en) Semiconductor device
JP2015195076A (ja) 半導体メモリ装置、並びにそれを有する半導体装置および電子機器
WO2020084398A1 (ja) 蓄電装置及び蓄電装置の動作方法
WO2020012296A1 (ja) 半導体装置
WO2020109901A1 (ja) 半導体装置、二次電池システム
US11799430B2 (en) Semiconductor device and method for operating semiconductor device
JP6796461B2 (ja) 半導体装置、コンピュータ及び電子機器
US20220255511A1 (en) Communication device
KR20230041967A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220105

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220324