TWI775504B - 半導體電容結構 - Google Patents

Abstract

本發明提供一種半導體電容結構，包含一下電極，該下電極包含有一金屬層以及多個金屬晶粒位於該金屬層上，一絕緣層，覆蓋於該下電極上，以及一上電極，覆蓋於該上電極上。

Description

半導體電容結構

本發明係有關於半導體領域，尤其是關於一種將金屬晶粒生長於電容結構的下電極，以提高電容面積的半導體電容結構及其製作方法。

電容結構具有儲存電荷的功能，被廣泛地運用在例如記憶體等半導體元件之中。習知平板式的電容結構，是由兩片平板狀的金屬導電層以及中間的絕緣層所構成，電容結構的面積愈大，則可以儲存更多的電荷。

平板式電容結構發展到一定程度，開始出現立體狀的電容結構，其具有例如垂直狀、U形狀等其他的剖面形狀，可以進一步在有限的容積內，提高電容有效面積。然而，如何能夠進一步增加立體電容結構的有效面積，仍是半導體領域發展的目標之一。

本發明提供一種半導體電容結構，包含一下電極，該下電極包含有一金屬層以及多個金屬晶粒位於該金屬層上，一絕緣層，覆蓋於該下電極上，以及一上電極，覆蓋於該上電極上。

本發明另提供一種形成半導體電容結構的方法，包含形成一金屬層，在該金屬層上生長多個金屬晶粒，其中該金屬層與該多個金屬晶粒共同形成一下電極，形成一絕緣層，覆蓋於該下電極上，以及形成一上電極，覆蓋於該上電極上。

本發明的特徵在於，提供一種垂直狀的電容結構，其中將金屬晶粒生長在電容的下電極表面，使得電容下電極的表面呈現凹凸狀，如此一來，可以有效地增加電容結構的有效電容面積。另外本發明中搭配回蝕刻步驟，使得絕緣層形成一L型剖面結構覆蓋於下電極的U型剖面結構的最頂部，如此一來可以更有效地隔絕下電極與上電極，提高電容結構的良率。

10:氧化層

12:凹槽

14:金屬層

16:金屬晶粒

18:導電層

19:下電極

20:遮罩層

22:絕緣層

24:上電極

26:金屬墊層

28:介電層

H1:高度

H2:高度

L:L型的剖面部分

P1:回蝕刻步驟

P2:平坦化步驟

第1圖至第8圖繪示本發明製作半導體電容結構的剖面流程示意圖。

第9圖繪示本發明另一實施例的半導體電容結構的剖面示意圖。

為使熟習本發明所屬技術領域之一般技藝者能更進一步瞭解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

為了方便說明，本發明之各圖式僅為示意以更容易瞭解本發明，其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係，在本領域之人皆應能理解其係指物件之相對位置而言，因此皆可以 翻轉而呈現相同之構件，此皆應同屬本說明書所揭露之範圍，在此容先敘明。

第1圖至第8圖繪示本發明製作半導體電容結構的剖面流程示意圖。如第1圖所示，首先，提供一氧化層10，在氧化層10中形成凹槽12，且在凹槽內形成一金屬層14。其中，氧化層10例如為半導體結構中的其中一介電層，材質例如為氧化矽等絕緣層，凹槽12可以藉由蝕刻等方式形成，為後續形成電容結構的位置。金屬層14為電容結構的下電極的其中一部份，本實施例中金屬層14為氮化鈦(TiN)、鈦(Ti)、氮化鉭(TaN)、鉭(Ta)與其組合，但不限於此。

接著，如第2圖所示，在金屬層14上形成金屬晶粒(grain)16，本實施例中，在金屬層14上以長晶的方式形成金屬晶粒16，在長晶步驟的過程中，金屬晶粒16經過長晶、晶粒成長、晶粒聚集等階段，也就是說晶粒將會由小變大逐漸聚集，在金屬層14上先形成多個大致上彼此分離的多個晶粒結構，然後這些彼此分離的晶粒結構再繼續聚集而逐漸相連，並且最終形成金屬層。本實施例中，在晶粒成長與晶粒聚集的階段時停止繼續長晶，因此彼此分離的金屬晶粒16尚未聚集形成一整片的金屬層。此時在金屬層14的表面，會形成由金屬晶粒16所構成的凹凸表面。

本實施例中，金屬層14與金屬晶粒16共同被視作為電容結構中的下電極，也就是說，藉由長晶形成多個彼此分離的金屬晶粒16，使得下電極擁有凹凸不平的表面，也增加了下電極的表面積。如此一來，可以有效增加後續所形成的電容結構的有效電容面積。本實施例中，金屬晶粒16的材質可以選用鋁，因為根據申請人的實驗結果發現，鋁晶粒在長晶的過程中較不容易匯聚在一起，因此相對容易形成彼此分離的金屬晶粒16，但本發明不限於此，也可選用 其他的金屬當作金屬晶粒的材料。

接下來，如第3圖所示，先形成一導電層18於金屬晶粒16的凹凸表面上，並且導電層18具有對應於該凹凸表面的一波浪狀剖面。導電層18例如為氮化鈦(TiN)，導電層18也可以當作電容結構的下電極的一部分。值得注意的是，如果在金屬晶粒16的表面形成有導電層18，可以增加後續形成的電容結構的電性表現。但是，在本發明的其他實施例中也可以省略導電層18而不形成，該種結構也屬於本發明的涵蓋範圍內，本實施例中以形成有導電層18為例繼續說明。然後，在導電層18上形成遮罩層20，遮罩層20例如為光阻或是氧化矽等絕緣材質，但不限於此。

如第4圖所示，先執行一回蝕刻步驟P1，移除部分的遮罩層20，並且同時移除凹槽內的部分導電層18(在一些實施例中可省略)、金屬晶粒16以及金屬層14以形成下電極19。然後如第5圖所示，以一清除或蝕刻步驟移除剩餘的遮罩層20。在此時，所留下的電容結構的下電極19的高度H1，將會低於氧化層10的高度H2。將電容結構的下電極19的高度降至低於氧化層10的高度，可以讓後續形成的絕緣層完整地覆蓋於下電極19的最頂面，達到更好的保護效果，詳細將會在後續段落繼續說明。

如第6圖所示，依序形成一絕緣層22以及一上電極24於凹槽內，並且覆蓋於下電極19的表面。其中本實施例中，絕緣層22的材質例如為氮化矽(SiN)、氮氧化矽(SiON)、氧化矽(SiO2)、高介電(high-k)材料與其組合，上電極24的材質例如為氮化鈦(TiN)，但不限於此。值得注意的是，由於上述步驟中已經藉由回蝕刻步驟P1將下電極19的高度降低至低於氧化層10的高度，因此當絕緣層22形成 時，絕緣層22的一部分將會覆蓋在下電極19的最頂處，並且從剖面圖來看，絕緣層22會形成一個類似L型的剖面部分L，除此之外，其他部分的絕緣層22因為形成於金屬晶粒16的凹凸表面上，所以絕緣層22具有類似波浪狀的剖面。接著，上電極24才形成於此L型的剖面部分L上。值得注意的是，由於上電極22的厚度足夠厚且可以藉由沉積等方式形成，因此可以抵銷金屬晶粒16造成的凹凸表面。也就是說，本實施例的上電極24具有相對平坦的表面，但不限於此。此處形成L型的剖面部分L，可以讓下電極19與上電極24彼此之間的隔絕效果更好，較不容易造成電容結構的上下電極之間的短路。

如第7圖所示，形成一金屬墊層26於上電極24上並且填滿凹槽，然後如第8圖所示，進行一平坦化步驟P2，例如為化學機械研磨(CMP)，移除氧化層10表面多餘的絕緣層22、上電極24、以及金屬墊層26，使得金屬墊層26的頂面與上電極24的一最頂部切齊。此處的金屬墊層26材質例如為鎢(W)等具有良好導電性的金屬，在平坦化步驟P2完成後，下電極19與剩餘的絕緣層22、上電極24共同被視作一電容結構，而剩餘的金屬墊層26位於電容結構上，當後續繼續形成例如接觸結構時，金屬墊層26可以當作接觸墊使用，方便電性連接電容結構與接觸結構。

在本發明的其他實施例中，也可以不形成金屬墊層26。第9圖繪示本發明另一實施例的半導體電容結構的剖面示意圖，如第9圖所示，以另外一介電層28(材質例如為氧化矽)代替原先金屬墊層26的位置。然後後續形成接觸結構(圖未示)時，接觸結構則穿透過介電層28並與電容結構的上電極24電性連接。此種結構也屬於本發明所涵蓋的範圍內。

綜合以上說明書與圖式，本發明提供一種半導體電容結構，包含一下電極19，下電極19包含有一金屬層14以及多個金屬晶粒16位於金屬層14上，一絕緣層22，覆蓋於下電極19上，以及一上電極24，覆蓋於絕緣層上。

在本發明的其中一些實施例中，其中金屬晶粒16位於金屬層14上並且呈現一凹凸表面。

在本發明的其中一些實施例中，其中金屬晶粒16包含鋁晶粒。

在本發明的其中一些實施例中，其中下電極19與絕緣層22均呈現一U型剖面結構。

在本發明的其中一些實施例中，其中絕緣層22至少部分覆蓋下電極19的U型剖面結構的一最頂部，並呈現一L型剖面結構L位於下電極19的U型剖面結構的最頂部上方。

在本發明的其中一些實施例中，其中至少一部分的絕緣層22的U型剖面結構呈現一波浪狀剖面。

在本發明的其中一些實施例中，其中更包含有至少一金屬墊層26位於上電極24的一U型剖面結構上方，其中金屬墊層26的一頂面與上電極24的一最頂部切齊。

在本發明的其中一些實施例中，其中下電極19的金屬層14的材質包 含氮化鈦，且上電極24的材質也包含有氮化鈦。

在本發明的其中一些實施例中，其中上電極24具有一平坦頂面。

在本發明的其中一些實施例中，其中半導體電容結構位於一氧化層中。

本發明另提供一種形成半導體電容結構的方法，包含形成一金屬層14，在金屬層14上生長多個金屬晶粒16，其中金屬層14與多個金屬晶粒16共同形成一下電極19，形成一絕緣層22，覆蓋於下電極19上，以及形成一上電極24，覆蓋於絕緣層22上。

在本發明的其中一些實施例中，其中下電極19、絕緣層14與上電極24均形成於一氧化層10中的一凹槽中。

在本發明的其中一些實施例中，其中下電極19完成後，更包含進行一回蝕刻步驟P1，使下電極19的一最頂面低於氧化層10的一頂面。

在本發明的其中一些實施例中，其中回蝕刻步驟P1執行後，才形成絕緣層22與上電極24於下電極19上。

綜上所述，本發明的特徵在於，提供一種垂直狀的電容結構，其中將金屬晶粒生長在電容的下電極表面，使得電容下電極的表面呈現凹凸狀，如此一來，可以有效地增加電容結構的有效電容面積。另外本發明中搭配回蝕刻 步驟，使得絕緣層形成一L型剖面結構覆蓋於下電極的U型剖面結構的最頂部，如此一來可以更有效地隔絕下電極與上電極，提高電容結構的良率。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:氧化層

14:金屬層

16:金屬晶粒

18:導電層

19:下電極

22:絕緣層

24:上電極

26:金屬墊層

Claims (19)

1. 一種半導體電容結構，包含：一下電極，該下電極包含：一金屬層；多個金屬晶粒位於該金屬層上；以及一導電層位於該些金屬晶粒上，其中該些金屬晶粒與該導電層具有彼此對應的凹凸表面；一絕緣層，覆蓋於該下電極上；以及一上電極，覆蓋於該絕緣層上，其中該些金屬晶粒呈現一凹凸表面。
2. 如申請專利範圍第1項所述的半導體電容結構，其中位於該些金屬晶粒上的該絕緣層呈現一波浪狀剖面。
3. 如申請專利範圍第1項所述的半導體電容結構，其中該些金屬晶粒包含鋁晶粒。
4. 如申請專利範圍第1項所述的半導體電容結構，其中該上電極、該下電極與該絕緣層位於一凹槽中，並且均呈現一U型剖面結構。
5. 如申請專利範圍第4項所述的半導體電容結構，其中該絕緣層至少部分覆蓋該下電極的該U型剖面結構的一最頂部，以隔絕該下電極與該上電極。
6. 如申請專利範圍第4項所述的半導體電容結構，其中更包含一金屬襯墊位於該上電極上並且填滿該凹槽，其中該金屬襯墊的一頂面與該上電極的 一最頂部切齊。
7. 如申請專利範圍第4項所述的半導體電容結構，其中更包含一介電層位於該上電極上並且填滿該凹槽，以及一接觸結構穿過該介電層並且與該上電極電性連接。
8. 如申請專利範圍第1項所述的半導體電容結構，其中該下電極的該金屬層的材質包含氮化鈦，且該上電極的材質也包含有氮化鈦。
9. 如申請專利範圍第1項所述的半導體電容結構，其中該導電層具有對應於該金屬晶粒的凹凸表面的一波浪狀剖面。
10. 一種形成半導體電容結構的方法，包含：形成一金屬層；在該金屬層上生長多個金屬晶粒，接著在該些金屬晶粒上形成一導電層，其中該金屬層、該些金屬晶粒與該導電層共同形成一下電極，並且該些金屬晶粒與該導電層具有彼此對應的凹凸表面；形成一絕緣層，覆蓋於該下電極上；以及形成一上電極，覆蓋於該絕緣層上。
11. 如申請專利範圍第10項所述的形成半導體電容結構的方法，其中該金屬晶粒包含鋁晶粒。
12. 如申請專利範圍第10項所述的形成半導體電容結構的方法，其中 該下電極、該絕緣層與該上電極均形成於一氧化層中的一凹槽中。
13. 如申請專利範圍第12項所述的形成半導體電容結構的方法，其中在形成該金屬層與該些金屬晶粒之後，更包含進行一回蝕刻步驟移除凹槽內的部分該金屬層與該些金屬晶粒，使該下電極的一最頂面低於該氧化層的一頂面。
14. 如申請專利範圍第13項所述的形成半導體電容結構的方法，其中該回蝕刻步驟同時移除該凹槽內的部分該導電層。
15. 如申請專利範圍第13項所述的形成半導體電容結構的方法，其中該回蝕刻步驟執行後，才依序形成該絕緣層與該上電極於該下電極上，並且該絕緣層覆蓋該下電極的一最頂部，以隔絕該上電極與該下電極。
16. 如申請專利範圍第15項所述的形成半導體電容結構的方法，其中更包含形成一金屬墊層於該上電極上並且填滿該凹槽，以及進行一平坦化步驟移除該氧化層上的該絕緣層、該上電極、以及該金屬墊層。
17. 如申請專利範圍第15項所述的形成半導體電容結構的方法，其中更包含形成一介電層於該上電極上並且填滿該凹槽，以及形成一接觸結構穿過該介電層與該上電極電性連接。
18. 如申請專利範圍第10項所述的形成半導體電容結構的方法，其中位於該些金屬晶粒上的該絕緣層呈現一波浪狀剖面。
19. 如申請專利範圍第10項所述的形成半導體電容結構的方法，其中該下電極的該金屬層的材質包含氮化鈦，且該上電極的材質也包含有氮化鈦。

Images