TWI529861B - 具有金屬－絕緣體－金屬（ｍｉｍ）電容器之半導體裝置及其製造方法 - Google Patents

具有金屬－絕緣體－金屬（ｍｉｍ）電容器之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI529861B
TWI529861B TW100102354A TW100102354A TWI529861B TW I529861 B TWI529861 B TW I529861B TW 100102354 A TW100102354 A TW 100102354A TW 100102354 A TW100102354 A TW 100102354A TW I529861 B TWI529861 B TW I529861B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
region
spacer
upper electrode
Prior art date
Application number
TW100102354A
Other languages
English (en)
Other versions
TW201227879A (en
Inventor
趙振衍
姜永守
具尚根
Original Assignee
美格納半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美格納半導體有限公司 filed Critical 美格納半導體有限公司
Publication of TW201227879A publication Critical patent/TW201227879A/zh
Application granted granted Critical
Publication of TWI529861B publication Critical patent/TWI529861B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

具有金屬-絕緣體-金屬(MIM)電容器之半導體裝置及其製造方法
以下描述係關於一種半導體裝置及其製造方法，且更特定言之，係關於一種具有高介電常數之金屬-絕緣體-金屬(MIM)電容器及其製造方法。
一般而言，需要一種以高速操作同時在功能態樣上具有高儲存容量之半導體裝置。
出於此目的，已開發製造半導體裝置之技術以改良整合度、響應速度及可靠性。為了增強半導體裝置之再新特性，包括於半導體裝置中之組成元件(諸如電容器)之靜電容量值應為高的。
然而，近年來，隨著半導體裝置變得高度整合，單位晶胞面積持續減小。因此，半導體裝置之晶胞靜電電容亦減小，從而使得難以確保用於裝置操作所需之靜電容量。
一般而言，經由增加相對電極之面積而增加電容器之靜電電容，從而增加介電物質之相對介電常數且減小介電物質之厚度。因此，電容器之結構得以多樣化同時減小介電物質之厚度以獲得適合靜電容量。
另一方面，已進行以下研究：應用具有高介電常數之材料而非迄今已使用之氮化矽介電層，以獲得適合靜電容量。具有高介電常數之材料包括二氧化鉿、氧化鋁及氧化鉭。
然而，當將高介電常數(高k)材料用作MIM電容器之絕緣層時，歸因於在蝕刻該MIM電容器之上部電極之後剩餘的絕緣層，其後續製程將受影響。
此外，金屬佈線之輪廓歸因於以下而惡化：不足光阻(PR)邊限、剩餘高介電常數之絕緣層產生金屬聚合物，及金屬聚合物在後續導通體蝕刻製程中保留在孔內部。歸因於此等問題，導通體電阻增加，藉此降低電容器之可靠性。
另外，若增加後續導通體過度蝕刻目標以移除剩餘絕緣層，則產生擊穿電壓特性惡化。
通用態樣係針對一種金屬-絕緣體-金屬(MIM)電容器及經組態以製造該MIM電容器之方法，在該等態樣中增強可靠性，最小化對後續製程之影響，且藉由將該MIM電容器與一外部環境隔離而防止歸因於導通體過度蝕刻目標之擊穿電壓惡化。
為了實現上述目標，根據本發明之一實施例的MIM電容器可包括：一下部電極及一上部電極，該下部電極及該上部電極係形成於一基板上；一具有高介電常數之介電層，該介電層係形成於該下部電極與該上部電極之間；一第一保護層，該第一保護層圍繞該上部電極之一橫向表面及一上表面；及一第二保護層，該第二保護層圍繞該介電層及該保護層之一橫向表面，其中該介電層之寬度大於該上部電極之寬度，且該第一保護層及該第二保護層係由具有不同蝕刻速率之材料構成。
為了實現上述目標，根據本發明之一實施例的製造MIM電容器之方法可包括：在一基板上形成一下部電極；在該下部電極上形成一介電層；在該介電層之區域上形成一上部電極及一硬式遮罩；及在該介電層、該上部電極及該硬式遮罩之一橫向表面處形成一隔件。
為了實現上述目標，根據本發明之一實施例的製造MIM電容器之方法可包括：在一基板上形成一第一金屬層；在該第一金屬層上依序層壓一介電層、一第二金屬層及一硬式遮罩絕緣體；圖案化該硬式遮罩絕緣體及該第二金屬層以形成一硬式遮罩及一上部電極；在包括該硬式遮罩、該上部電極及該介電層之整個基板上形成一隔件絕緣層；蝕刻該隔件絕緣層之整個表面以在該硬式遮罩、該上部電極及該介電層之一橫向表面處形成一隔件；在該隔件、該硬式遮罩及該第一金屬層上形成一緩衝絕緣層；及圖案化該緩衝絕緣層及該第一金屬層以形成一下部電極。
在一通用態樣中，提供一種半導體裝置，其包括：一下部電極，該下部電極形成於一基板上；一介電層，該介電層包括形成於該下部電極上之一蝕刻介電區域及一原生介電區域；一上部電極，該上部電極形成於該原生介電區域上；一硬式遮罩，該硬式遮罩形成於該上部電極上；一隔件，該隔件形成於該硬式遮罩及該上部電極之一側表面處以及該蝕刻介電區域上方；及一緩衝絕緣層，該緩衝絕緣層形成於該硬式遮罩及該隔件上。
該裝置可進一步提供：該介電層包括原子雷射沈積(ALD)高k HfO2/Al2O3膜堆疊。
該裝置可進一步提供：使用一相同遮罩來圖案化該硬式遮罩及該上部電極以使該硬式遮罩及該上部電極具有一相同形狀。
該裝置可進一步提供：該隔件隔離該硬式遮罩及該上部電極之該側表面。
該裝置可進一步提供：該原生介電區域將該下部電極與該上部電極分離。
該裝置可進一步提供：該下部電極之一長度大於該上部電極之一長度。
該裝置可進一步提供：該下部電極包括TiN/Ti，及該上部電極包括TiN。
該裝置可進一步提供：該蝕刻介電區域自該原生介電區域延伸且大致終止於該隔件之一末端處，該隔件之該末端形成於與該隔件之接觸該硬式遮罩及該上部電極之該側表面的一側面相對的該隔件之一側面上，且該蝕刻介電區域之一厚度小於該原生介電區域之一厚度。
該裝置可進一步提供：該隔件之該末端由該緩衝絕緣層及該蝕刻介電區域界定。
該裝置可進一步提供：一彎曲介電區域，該彎曲介電區域形成於該原生介電區域與該蝕刻介電區域之間。
該裝置可進一步提供：該隔件形成於該彎曲介電區域上方。
該裝置可進一步提供：該蝕刻介電區域自該彎曲介電區域延伸且大致終止於該隔件之一末端處，該隔件之該末端形成於與該隔件之接觸該硬式遮罩及該上部電極之該側表面的一側面相對的該隔件之一側面上，該彎曲介電區域經組態以連接該蝕刻介電區域及該原生介電區域，且該蝕刻介電區域之一厚度小於該原生介電區域及該彎曲介電區域之一厚度。
該裝置可進一步提供：該緩衝絕緣層包括SiON。
在另一態樣中，提供一種製造一半導體裝置之方法。該方法包括：在一基板上形成一第一金屬層；在該第一金屬層上依序層壓一介電層、一第二金屬層及一硬式遮罩絕緣體；選擇性地圖案化該硬式遮罩絕緣體、該第二金屬層及該介電層，以形成一硬式遮罩、一上部電極及一具有一蝕刻介電區域及一原生介電區域之介電層圖案；在該硬式遮罩之上表面及側表面、該上部電極之一側表面及該介電層圖案之該蝕刻介電區域上形成一隔件絕緣層；蝕刻該隔件絕緣層以在該硬式遮罩之該側表面、該上部電極之該側表面及該介電層之該蝕刻介電區域處形成一隔件；在該隔件、該硬式遮罩及該第一金屬層上形成一緩衝絕緣層；及圖案化該緩衝絕緣層及該第一金屬層以形成一下部電極。
該方法可進一步提供：該選擇性地圖案化該硬式遮罩絕緣體及該第二金屬層包括在該第二金屬層下之該蝕刻介電區域中同時蝕刻一厚度之一部分。
該方法可進一步提供：該同時蝕刻該部分包括在該原生介電區域與該蝕刻介電區域之間形成一彎曲介電區域。
該方法可進一步提供：該隔件之一下表面接觸該蝕刻介電區域，該隔件之一側表面接觸該硬式遮罩及該上部電極，且該隔件之彎曲表面分別接觸該緩衝絕緣層及該彎曲介電層。
該方法可進一步提供：該隔件之一下表面接觸該蝕刻介電區域，且該隔件之一側表面接觸該硬式遮罩及該上部電極。
該方法可進一步提供：該蝕刻介電區域之一厚度小於該原生介電區域之一厚度。
該方法可進一步提供：該緩衝絕緣層包括SiON。
通用態樣可提供一種MIM電容器，該MIM電容器與一外部環境隔離且受保護以防各種缺陷，藉此確保一良好漏電流特性。
另外，通用態樣可提供：沈積於該金屬層之一上部部分上之SiON在蝕刻期間緩衝一蝕刻目標，藉此防止一MIM電容器之擊穿電壓特性惡化。
結果，當使用一種根據通用態樣之製造MIM電容器之製程時，在諸如擊穿電壓、缺陷密度及其類似者之可靠性態樣方面可能具有一極佳特性。
其他特徵及態樣可自以下實施方式、圖式及申請專利範圍中顯而易見。
提供以下實施方式，以便有助於讀者獲得對本文中所描述之方法、設備及/或系統之綜合理解。因此，一般熟習此項技術者將想到本文中所描述之系統、設備及/或方法之各種改變、修改及等效物。又，為了提高清晰性及簡明性，可省略熟知功能及構造之描述。
應理解，本發明之特徵可以不同形式體現，且不應解釋為限於本文中所闡述之實例實施例。實情為，提供實施例以使得本發明將為詳盡且完整的，且將本發明之全部範疇傳達給熟習此項技術者。該等圖式可能未必按比例調整，且在一些情況下，可能已放大比例以便清楚地說明實施例之特徵。當一第一層稱為在一第二層「上」或在一基板「上」時，其不僅可指代該第一層直接形成於該第二層或該基板上的狀況，而且亦可指代一第三層存在於該第一層與該第二層或該基板之間的狀況。
在下文中，參看隨附圖式詳細描述具有MIM電容器之半導體裝置之結構的實例。
圖1A說明包括一互連區域200及一MIM電容器區域300之半導體裝置之一實例的示意性橫截面圖。在互連區域200中，一下部互連層可由下部互連金屬層103b及下部互連罩蓋層105b形成。在下部互連層上方，上部互連層可具備安置於其間之金屬間絕緣層131。上部互連層可由上部互連金屬層139c及上部互連罩蓋層141c形成。上部互連層可藉由一金屬插塞137c電連接至下部互連層。
參看圖1A，根據本發明之MIM電容器可包括：形成於基板101上之下部電極105a；形成於下部電極105a上之介電層107，其具有高介電常數且包括第一區域及介電層突出部分107a，該介電層突出部分107a係自第一區域突出之第二區域；形成於介電層107之第一區域上的上部電極109a；及形成於介電層107及上部電極109a之橫向表面處的隔件121a。
此處，介電層107可包括與上部電極109a重疊之第一區域，及自第一區域延伸且突出的介電層突出部分107a。此時，介電層之水平長度(或寬度)係經形成為長於在介電層107上所形成之上部電極109a的水平長度(或寬度)。可藉由形成較上部電極更寬廣之介電層而將上部電極與下部電極良好地分離，藉此幫助抑制洩漏產生。若介電層及上部電極具有相同寬度，則上部電極與下部電極之間的長度短，由此可能由電場沿其橫向表面產生洩漏。相反地，若介電層之寬度如上文所述大於上部電極的寬度，則有可能防止此問題。
下部結構係形成於基板101上。該下部結構可包括墊、插塞、導電層圖案、介電層圖案、閘極結構、電晶體及其類似者。此外，基板101可包括半導體基板或金屬氧化物單晶體基板。舉例而言，基板101可包括矽基板、鍺基板、SOI基板、GOI基板、氧化鋁單晶體基板、氧化鈦單晶體基板及其類似者。
此外，將絕緣結構(未圖示)插置於基板101與電容器之間。該絕緣結構可具有由氧化物層製成之單層結構。舉例而言，該絕緣結構(未圖示)可藉由使用硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、未摻雜之矽酸鹽玻璃(USG)、旋塗玻璃(SOG)、可流動氧化物(FOX)、四乙基原矽酸酯(TEOS)、電漿增強型(PE)-TEOS、高密度電漿-化學氣相沈積(HDP-CVD)氧化物及其類似者而形成。另一方面，該絕緣結構(未圖示)可具有多層結構，該多層結構包括形成於基板101上之至少一氧化物層、至少一氮化物層及/或至少一氮氧化物層。此處，可藉由分別使用氧化矽、氮化矽及氮氧化矽而形成氧化物層、氮化物層及氮氧化物層。
參看圖1A，MIM電容器區域300中之MIM電容器400之一實例包括金屬佈線103a、金屬佈線103a上之下部電極105a、介電層107及上部電極109a。金屬佈線103a可由與下部互連金屬層103b相同之材料製成，且以與下部互連金屬層103b相同之製造步驟形成。下部電極105a可由與下部互連罩蓋層105b相同之材料製成，且以與下部互連罩蓋層105b相同之製造步驟形成。
金屬佈線103a可由鋁(Al)、銅(Cu)或Al與Cu之組合構成。在一通用態樣中，金屬佈線103a可由AlCu構成。下部電極105a可藉由使用金屬、合金或導電金屬化合物形成。舉例而言，下部電極105a可為選自由以下各物組成之群組的至少任一者：Ru、Pt、TaN、WN、TiN、TiAlN、Co、Cu、Hf、Cu或其合金，或可以單一或混合方式使用其中每一者。在一通用態樣中，下部電極105a可由TiN(頂部)/Ti(底部)層構成。可能需要Ti層以改良TiN與AlCu之間的黏著力。
可形成介電層107以用於增加MIM電容器400之電容。在一通用態樣中，介電層107可由包括氮化矽(SiN)、氧化鉭(Ta2O5)、二氧化鉿(HfO2)、氧化鋁(Al2O3)及其類似者之絕緣材料中之任一者構成。在另一通用態樣中，介電層107可以諸如HfO2/Al2O3層及Al2O3/HfO2層之堆疊結構形成。在又一通用態樣中，介電層107可以高k HfO2/Al2O3膜堆疊之重複結構形成。此外，HfO2層可有效於減小漏電流。在一通用態樣中，可使用原子層沈積(ALD)高k HfO2/Al2O3膜堆疊之重複結構來展示4 fF/μm2與12 fF/μm2之間的電容密度。
上部電極109a可藉由使用金屬、合金或導電金屬化合物而形成。舉例而言，上部電極109a可為選自由以下各物組成之群組的至少任一者：Ru、Pt、TaN、WN、TiN、TiAlN、Co、Cu、Hf、Cu或其合金，或可以單一或混合方式使用其中每一者。在一通用態樣中，上部電極109a可由TiN層構成。下部電極105a可由TiN(頂部)/Ti(底部)層構成。因此，上部電極109a可包括不同於下部電極105a之材料的材料。
如先前所提及，下部電極105a之Ti層可充當黏著層以改良下部電極與金屬佈線103a之AlCu層之間的黏著力。然而，因為介電層107直接在上部電極109a以下，所以上部電極109a不需要使用在TiN層之下的Ti層。在上部電極109a與介電層107之間不需要Ti黏著層。
此外，可在上部電極109a之上表面上形成硬式遮罩111a以獲得在上部電極109a之側面處形成之側壁隔件之足夠高度。僅上部電極109a之高度可能太小以至於不能界定在上部電極109a之側面處之側壁隔件。因此，可能需要硬式遮罩111a以使得在硬式遮罩111a及上部電極109a之側面處形成側壁隔件。
另外，硬式遮罩111a在蝕刻上部電極109a之TiN層期間減少聚合物之產生。若將光阻圖案用作遮罩而非硬式遮罩，則在上部電極109a之側壁及介電層107之過度蝕刻部分之上表面上產生大量聚合物。所產生之聚合物可能如同電極表現，因為其含有已自上部電極109a轉移之金屬成分之緣故。介電層107之過度蝕刻部分比介電層107之原生(as-grown)部分薄。因此，自金屬聚合物至介電層107之變薄部分發生漏電流，藉此使MIM電容器之可靠性降級。然而，使用硬式遮罩111a之蝕刻製程可在上部電極109a之側壁上禁止聚合物產生，且防止上文提及之問題發生。
硬式遮罩111a可以由氧化物層製成之單層結構形成。舉例而言，硬式遮罩111a可由以下各者構成：基於氧化矽之材料(諸如BPSG、PSG、USG、SOG、FOX、TEOS、PE-TEOS、HDP-CVD氧化物及其類似者)，或基於氮化矽之材料(諸如SiN及SiON)。硬式遮罩111a可具有包括至少一氧化物層、至少一氮化物層及/或至少一氮氧化物之多層結構。在一通用態樣中，氧化物層、氮化物層及氮氧化物層可藉由分別使用氧化矽、氮化矽及氮氧化矽形成。硬式遮罩111a之厚度可在約100 至4000 之範圍內。
此外，隔件121a可藉由氧化物層所製成之單層結構形成。舉例而言，隔件121a可由以下各者構成：基於氧化矽之材料(諸如BPSG、PSG、USG、SOG、FOX、TEOS、PE-TEOS、HDP-CVD氧化物及其類似者)，或基於氮化矽之材料(諸如SiN及SiON)。因為氮化矽相較於氧化矽可能更可能在上部電極109a與下部電極105a之間誘發不當之邊緣電容，所以隔件121a之材料可為氧化矽而非氮化矽。
緩衝絕緣層123可存在於互連區域200與MIM電容器區域300兩者之間。緩衝絕緣層123可覆蓋硬式遮罩111a之上表面、隔件121a之側表面及下部電極105a之暴露表面。因為上部電極109a由隔件121a及硬式遮罩111a封閉，所以緩衝絕緣層123不接觸上部電極109a。緩衝絕緣層123可由含有氮原子之氧化矽層(亦即，氮氧化矽(SiON))構成。因此，緩衝絕緣層123可執行一抗反射層之作用，該抗反射層經組態以在後續金屬圖案化期間增加微影製程之邊限。
此外，緩衝絕緣層123可同時執行一緩衝層之作用，該緩衝層經組態以緩衝一導通體蝕刻目標。另外，緩衝絕緣層123亦可用作一硬式遮罩，該硬式遮罩經組態以蝕刻金屬佈線層103及第一金屬層105(圖2A至圖2E中所說明)。為了蝕刻金屬佈線層103及第一金屬層105，將光阻(PR)用作遮罩。然而，PR遮罩並不足以蝕刻金屬佈線層103及第一金屬層105。在一通用態樣中，緩衝絕緣層123之厚度可在100 至500 之範圍內。另一方面，緩衝絕緣層123可藉由使用有機底部抗反射塗層(BARC)而非無機SiON來形成。
此外，金屬間絕緣層131可形成於緩衝絕緣層123上方。第一墊139a及第二墊139b以及第一抗反射層141a及第二抗反射層141b可形成於金屬間絕緣層131上方。第一墊139a及第二墊139b可分別經由第一插塞137a及第二插塞137b而電連接至下部電極105a及上部電極109a。第一插塞137a及第二插塞137b可包括鎢(W)、銅及其類似者。在一通用態樣中，第一插塞137a及第二插塞137b可包括鎢(W)。另外，前金屬絕緣層(未展示)可插入於基板101與金屬佈線103a之間。
圖1B說明圖1A之介電層107之鄰區之一實例的放大示意性橫截面圖。可將介電層107劃分為三個區域。第一區域可為蝕刻介電區域107a，該蝕刻介電區域107a之蝕刻厚度小於原生介電區域107b之原生厚度。蝕刻介電區域107a可自原生介電區域107b延伸。彎曲(或階梯式)介電區域107c可處於在蝕刻介電區域107a與原生介電區域107b之間的鄰近部分。
蝕刻介電區域107a之厚度可小於原生介電區域107b之厚度，藉此增加電容。亦即，由於蝕刻介電區域107a之厚度減小，故電容增加。因此，因為蝕刻介電區域107a之存在，所以可獲得此效應。
因為上部電極109a與硬式遮罩111a彼此不同，所以可實施彎曲介電區域107c。隔件121a可形成於MIM電容器400中以減少上部電極109a與下部電極105a之間的漏電流。隔件121a可覆蓋硬式遮罩111a、上部電極109a之側表面及介電層107之暴露表面。在一通用態樣中，介電層107之暴露表面可包括蝕刻介電區域107a及彎曲介電區域107c之表面。
下部電極105a之水平長度(或寬度)可大於上部電極109a之水平長度(或寬度)。藉由形成介電層107，上部電極109a可與下部電極105a良好分離，藉此幫助抑制漏電流之產生。若下部電極105a與上部電極109a具有相同寬度，則可能由電場沿著其側表面產生漏電流。相反地，如上文所描述，若下部電極105a之寬度大於上部電極109a之寬度，則有可能防止此問題。
如上文所描述，可使用隔件121a及硬式遮罩111a將MIM電容器400與外部環境隔離且保護該MIM電容器400以防各種缺陷，藉此獲得良好漏電流特性。
將參看圖2A至圖2R描述一種根據通用態樣之製造MIM電容器之方法。
圖2A至圖2R說明製造MIM電容器之一實例的橫截面圖。
儘管未在圖式中展示，但首先可在基板101上形成下部結構(未展示)，且可在下部結構上沈積前金屬介電層(未展示)。儘管未在圖式中展示，但下部結構可包括墊、導電圖案、佈線、閘結構、電晶體及其類似者。
接著，如圖2A中所說明，可在前金屬絕緣層(未展示)上依序沈積用於下部電極之金屬佈線層103及第一金屬層105。可根據佈線製程所需之Rs(電阻)值而改變金屬佈線層103之厚度。金屬佈線層103可包括鋁(Al)、銅及其類似者。在一通用態樣中，金屬佈線層103包括AlCu。
第一金屬層105可包括金屬、合金或導電金屬化合物。舉例而言，第一金屬層105可為選自由以下各者組成之群中之至少任一者：Ti、TaN、WN、TiN、TiAlN或其任何組合。在一通用態樣中，第一金屬層105包括TiN(頂部)/Ti(底部)層。
隨後，介電層107可沈積於第一金屬層105上。介電層107可使用以下製程形成：原子層沈積(ALD)製程、濺鍍製程、脈衝雷射沈積製程、電子束沈積製程或化學氣相沈積製程。在一通用態樣中，使用ALD來形成高k HfO2/Al2O3膜堆疊之重複結構。
儘管稍後將描述，若具有高介電常數值之絕緣材料保留於第一金屬層105上之導通體開口區域中，則在用於形成導通體開口之蝕刻製程期間可能出現問題。然而，關於氮化矽(SiN)，不可能出現問題，因為氮化矽在形成導通體開口時容易蝕刻，甚至當其繼續保留於第一金屬層105上之側面時亦如此。
可減小SiN之厚度以增加電容器之電容。若減小SiN之厚度，則可導致漏電流。因此，若厚度相同，則較佳使用具有高介電常數值之材料。另一方面，在形成介電層107之後，可針對介電層107另外執行熱處理製程、臭氧處理製程、氧處理製程、電漿退火製程及其類似者，以改良介電層107之電特性。
介電層107可包括第一區域及第二區域。第一區域可為一蝕刻區域，其中在後續製程期間蝕刻該區域之一部分。第二區域可為原生區域，該原生區域用作MIM電容器之介電物質同時為非蝕刻區域。
緊接著，用作上部電極之第二金屬層109可沈積於介電層107上。第二金屬層109可使用金屬、合金或導電金屬化合物形成。舉例而言，第二金屬層109可為選自由以下各者組成之群中之至少任一者：W、Al、Cu、Ti、TaN、WN、TiN、TiAlN或其任何組合。在一通用態樣中，第二金屬層109包括TiN。
隨後，硬式遮罩絕緣體111可沈積於第二金屬層109上以獲得待在上部電極之側面處形成之側壁隔件之足夠高度。仍待形成之上部電極之高度可能太小以至於不能界定在上部電極之側面處之側壁隔件。因此，需要硬式遮罩絕緣體111以使得在硬式遮罩及仍待形成之上部電極之側面處形成側壁隔件。可以在約100 至4000 之範圍中之沈積厚度來沈積硬式遮罩絕緣體111。
可藉由使用化學氣相沈積(CVD)製程、低壓化學氣相沈積(LPCVD)製程、電漿增強型化學氣相沈積(PECVD)製程或高密度電漿化學氣相沈積(HDP-CVD)製程來形成硬式遮罩絕緣體111。硬式遮罩絕緣體111可具有由氧化物層製成之單層結構。舉例而言，硬式遮罩絕緣體111可使用以下兩者：基於氧化矽之材料(諸如BPSG、PSG、USG、SOG、FOX、TEOS、PE-TEOS、HDP-CVD氧化物及其類似者)，或基於氮化矽之材料(諸如SiN及SiON)。此外，硬式遮罩絕緣體111可具有多層結構，該多層結構包括至少一氧化物層、至少一氮化物層及/或至少一氮氧化物層。此處，可藉由分別使用氧化矽、氮化矽及氮氧化矽來形成氧化物層、氮化物層及氮氧化物層。
緊接著，如圖2B及圖2C中所說明，可將光阻(PR)層113塗佈在硬式遮罩絕緣體111上，且接著將其圖案化以形成充當第一PR遮罩113a的第一光阻層圖案113a。
隨後，如圖2D中所說明，可使用相同遮罩來蝕刻硬式遮罩絕緣體111及第二金屬層109，從而產生硬式遮罩111a及上部電極109a，且硬式遮罩111a及上部電極109a可經圖案化以使得其具有相同形狀。可在介電層107處停止蝕刻以至於不將第一金屬層105暴露於外部。若在蝕刻硬式遮罩絕緣體111及第二金屬層109時暴露第一金屬層105，則產生金屬聚合物，藉此導致漏電流。
由於可執行過度蝕刻以蝕刻第二金屬層109，故可蝕刻蝕刻介電區域107a之一部分，使得蝕刻介電區域107a中之介電層107之厚度可經形成為小於原生介電區域107b中之介電層107之至少一厚度。此處，蝕刻介電區域107a中之剩餘介電層107之層厚度可在約100 至4000 之範圍內。此外，可控制蝕刻介電區域107a中之剩餘介電層107之厚度以增強製程邊限。當將第一光阻層圖案113a用作遮罩層來執行蝕刻製程時，可在蝕刻硬式遮罩絕緣體111過程中使用CF4/CHxFy/O2/N2/Ar之氣體或其類似者，可在蝕刻MIM電容器之上部電極之第二金屬層109過程中使用Cl2/BCl3，且將N2、Ar或其類似者用作蝕刻輪廓控制之添加氣體。在蝕刻之後，可藉由灰化製程來剝除第一光阻層圖案113a。
緊接著，如圖2E中所說明，可沈積隔件絕緣體121作為絕緣膜，以使得其覆蓋硬式遮罩111a之上表面及側表面、上部電極109a之側表面及介電層107之暴露表面。隔件絕緣體121可具有在約100 至4000 之範圍中的沈積厚度。隔件絕緣體121可使用與硬式遮罩絕緣體111之沈積材料相同之材料，此將在隔件絕緣體121與硬式遮罩絕緣體111之間保留黏著力問題。
可藉由使用化學氣相沈積(CVD)製程、低壓化學氣相沈積(LPCVD)製程、電漿增強型化學氣相沈積(PECVD)製程或高密度電漿化學氣相沈積(HDP-CVD)製程來形成隔件絕緣體121。隔件絕緣體121可具有由氧化物層製成之單層結構。舉例而言，隔件絕緣體121可使用以下兩者：基於氧化矽之材料(諸如BPSG、PSG、USG、SOG、FOX、TEOS、PE-TEOS、HDP-CVD氧化物及其類似者)，或基於氮化矽之材料(諸如SiN及SiON)。此外，隔件絕緣體121可具有多層結構，該多層結構包括至少一氧化物層、至少一氮化物層及/或至少一氮氧化物層。此處，可藉由分別使用氧化矽、氮化矽及氮氧化矽來形成氧化物層、氮化物層及氮氧化物層。
隨後，如圖2F中所說明，可回蝕介電層107及隔件絕緣體121之暴露部分，直至暴露第一金屬層105為止。另外，可在硬式遮罩111a與上部電極109a兩者之側表面上及蝕刻介電區域107a及彎曲介電區域107c之表面上形成隔件121a。藉由使用過度蝕刻製程，可完全移除保留在導通體開口區域處之介電區域107。若不完全移除蝕刻介電區域107a，則蝕刻介電區域107a之剩餘部分可能在形成導通體開口之後續蝕刻製程中充當蝕刻阻止層，藉此阻礙導通體開口之形成。
結果，經由形成隔件121a之製程，介電層107之水平長度(或寬度)可形成為大於在介電層107上形成之上部電極109a之水平長度(或寬度)。藉由形成比上部電極109a寬大之介電層107，上部電極109a可與下部電極105a良好分離，藉此幫助抑制漏電流之產生。
另一方面，硬式遮罩111a可能在蝕刻隔件絕緣體121之製程中稍微受損。此可能歸因於硬式遮罩111a之材料與隔件絕緣體121之材料相同。第一金屬層105之暴露上部部分可能在蝕刻隔件絕緣體121之製程中稍微受損。此可能歸因於第一金屬層105之過度蝕刻，以確保僅保留隔件絕緣體121之側表面。
當以此方式完成形成隔件121a之製程時，MIM電容器400可與外部環境完全分離。結果，隔件121a可執行保護上部電極109a連同硬式遮罩111a之側表面的作用。蝕刻介電區域107a可存在於隔件121a之下，且下部電極105a之第一金屬層105可存在於蝕刻介電區域107a之下。在一通用態樣中，存在於隔件121a之下的蝕刻介電區域107a之厚度可小於原生介電區域107b之厚度。上部電極109a、彎曲介電區域107c及硬式遮罩111a可與隔件121a之側表面接觸。
隨後，如圖2G中所說明，可沈積具有基於氮化矽之材料(諸如SiON)之緩衝絕緣層123作為一抗反射層，使得其覆蓋硬式遮罩111a之上表面、隔件121a之側表面、蝕刻介電區域107a之側表面及第一金屬層105之暴露表面。緩衝絕緣層123具有與用於隔件絕緣體121或硬式遮罩111a中之材料不同之蝕刻速率。緩衝絕緣層123可在形成導通體孔時第一次在緩衝絕緣體上誘發蝕刻停止。
在一通用態樣中，可藉由使用SiON形成緩衝絕緣層123。SiON可執行用於在後續金屬圖案化期間增加微影製程之邊限之抗反射層的作用。此外，緩衝絕緣層123可同時執行用於緩衝導通體蝕刻目標之緩衝層之作用。在一通用態樣中，可在約50 至1000 之範圍內沈積緩衝絕緣層123之厚度。
由於緩衝絕緣層123可沈積於基板101之整個表面上，故緩衝絕緣層123可與暴露於外部之下部電極105a之第一金屬層105直接接觸。然而，因為可分別用隔件121a及硬式遮罩111a封閉上部電極109a之側表面及上表面，所以緩衝絕緣層123不與上部電極109a接觸。隔件之下表面接觸蝕刻介電區域。隔件之側表面接觸硬式遮罩及上部電極。隔件之彎曲表面分別接觸緩衝絕緣層及彎曲介電區域。
此外，可藉由在350℃至420℃之溫度範圍內使用SiH4/N2O氣體而沈積用於緩衝絕緣層123之SiON。考慮到微影製程之邊限，n(折射率)及k(消光係數)之值可分別改變至1.8-22及0.30-0.45。可藉由控制SiH4/N2O之氣體比來改變值n及k。值n及k可隨著SiH4/N2O之氣體比的減小而增加，藉此用來增加N2O之分率。
此外，若反射率高，則相鄰光阻(PR)層可能歸因於漫反射而溶解，藉此導致難以控制光DI臨界尺寸(CD)。有機BARC可用於緩衝絕緣層123而非無機SiON。
另外，當導通體過度蝕刻目標小於約5000 時，可以在約50 至400 內之範圍中之相對低的厚度來沈積SiON以確保微影製程之邊限，且將SiON用作用於精細圖案化之抗反射層。
然而，當導通體過度蝕刻目標大於約5000 時，以在約400 至1000 之範圍中之厚度來沈積SiON。此外，當蝕刻形成一導通體時，藉由使用具有高C/F比(諸如，C4F8、C5F8、C4F6及其類似者)之氣體化學性質來增加氧化層至SiON之蝕刻選擇性。SiON在執行用於緩衝導通體蝕刻目標之緩衝層之作用的同時執行用於精細圖案化之抗反射層之作用。
另外，緩衝絕緣層123亦可用作用於蝕刻金屬佈線層103及第一金屬層105之硬式遮罩層。然而，僅PR遮罩可能不足以蝕刻金屬佈線層103與第一金屬層105兩者。此處，緩衝絕緣層123之厚度可在約100 至500之範圍內。
緊接著，如圖2H及圖2I中所說明，可在緩衝絕緣層123上塗佈第二光阻層125，且藉由光微影製程使用第二遮罩130來進行曝光並顯影，且接著進行圖案化以形成第二PR遮罩125a。
隨後，如圖2J中所說明，可藉由使用第二PR遮罩125a蝕刻緩衝絕緣層123。此外，可藉由以單一或混合方式使用CHF3、CF4,及CH2F2氣體而蝕刻緩衝絕緣層123。可添加諸如N2、O2、Ar及其類似者之氣體以控制蝕刻速率或橫截面輪廓。
緊接著，可將基板101置放於金屬蝕刻設備上。接著，使用第二PR遮罩125a及緩衝絕緣層123依序蝕刻第一金屬層105及金屬佈線層103以形成金屬佈線103a及下部互連金屬層103b、下部電極105a、及下部互連罩蓋層105b，藉此完成形成MIM電容器400之製程。此外，當蝕刻第一金屬層105及金屬佈線層103時可以單一方式使用Cl2或BCl3，且可使用諸如N2、C2H4、CH4、CHF3、Ar或其類似者之氣體來實施橫截面輪廓。隨後，如圖2K中所說明，藉由使用氧(O2)電漿來移除第二光阻層圖案125a。
緊接著，如圖2L中所說明，為了填充金屬佈線103a與下部互連金屬層103b之間的區，可沈積金屬間絕緣層131。可執行化學機械平坦化(CMP)製程以平坦化金屬間絕緣層131。
隨後，如圖2M中所說明，藉由光微影製程使用遮罩(未圖示)來對第三光阻層(未圖示)進行曝光並顯影，且接著將其圖案化以形成第三光阻層圖案133。
緊接著，如圖2N中所說明，可同時形成導通體開口135a、135b及135c以分別連接上部電極109a及下部電極105a。藉由蝕刻層間絕緣層131及緩衝絕緣層123來形成第一開口135a，且藉由蝕刻層間絕緣層131、緩衝絕緣層123及硬式遮罩111a來形成第二開口135b。若在形成用於形成下部電極105a之導通體開口時保留具有高介電常數之蝕刻介電區域107a，則蝕刻介電區域107a可充當蝕刻障壁，從而導致開口失效。然而，因為先前完全移除蝕刻介電區域107a(例如，在圖2F中)，所以可防止開口失效。
隨後，如圖2O中所說明，將用於填充第一開口135a及第二開口135b之第三金屬層137沈積於層間絕緣層131上。此時，可藉由使用濺鍍製程、化學氣相沈積、原子層沈積(ALD)製程、電子束沈積製程、脈動雷射沈積(PLD)製程及其類似者來形成第三金屬層137。此外，可藉由使用鎢(W)、鋁(Al)、鈦、鉭、銅、氮化鎢、氮化鋁、氮化鈦、氮化鈦鋁、氮化鉭及其類似者來形成第三金屬層137。在此實施例中，藉由使用鎢(W)來形成第三金屬層137。
緊接著，如圖2P中所說明，經由化學機械拋光製程來平坦化第三金屬層137，以分別在第一開口135a及第二開口135b內形成第一插塞137a及第二插塞137b。此時，第一插塞137a及第二插塞137b分別連接至下部電極105a及上部電極109a。
隨後，如圖2Q中所說明，依序將第四金屬層139及抗反射層141沈積於包括第一插塞137a及第二插塞137b之層間絕緣層131上，且接著將第四光阻層(未圖示)塗佈於抗反射層141上。
緊接著，儘管未展示於圖式中，但經由光微影製程使用遮罩(未圖示)對第四光阻層(未圖示)進行曝光並顯影，且將其圖案化以形成第四光阻層圖案143。
隨後，如圖2R中所說明，藉由使用第四光阻層圖案143依序蝕刻抗反射層141及第四金屬層139，以形成分別經由第一插塞137a及第二插塞137b連接至下部電極105a及上部電極109a的第一墊139a及第二墊139b以及第一抗反射層圖案141a及第二抗反射層圖案141b，藉此完成佈線形成製程。將金屬插塞137a、137b及137c分別連接至下部電極105a、上部電極109a及下部互連罩蓋層105b。在一通用態樣中，可將鎢(W)用於金屬插塞。可分別在金屬插塞137a、137b及137c上方形成第一墊139a及第二墊139b以及上部互連金屬層139c，藉此完成佈線形成製程。
如上文所描述，MIM電容器可與外部環境隔離且受保護以防各種缺陷，藉此確保良好漏電流特性。另外，沈積於金屬層之一上部部分上之SiON可在蝕刻期間緩衝一蝕刻目標，藉此防止MIM電容器之擊穿電壓特性惡化。
此外，下部電極之水平長度(或寬度)可大於上部電極之水平長度(或寬度)。藉由形成比上部電極寬大之介電層之水平長度，上部電極可與下部電極良好分離，藉此幫助抑制漏電之產生。因為實施根據上文引用之通用態樣之製造MIM電容的方法，所以關於擊穿電壓、缺陷密度及其類似者可能具有極佳可靠性。
可使用包括諸如第一、第二等之術語來描述各種元件，但該等元件不應受該等術語限制。僅出於將一元件與另一元件區分之目的而使用該等術語。舉例而言，在不脫離以下申請專利範圍之範疇的情況下，可將一第一元件命名為一第二元件，且類似地，可將一第二元件命名為一第一元件。
應注意，本文中所使用之術語並不僅限於描述通用態樣。順便提及，除非另外清楚地使用，否則以單數形式之表達包括複數意思。在此應用中，術語「包含」、「包括」或其類似者意欲表達特性、數字、步驟、操作、元件、零件或其組合之存在，且不欲排除另一特性、數字、步驟、操作、元件、零件或其組合，或對其之任何添加。
除非另有定義，否則本文中所使用的包括技術或科學術語之術語具有一般熟習此項技術者通常理解之相同意思。本文中所使用之術語不應僅基於任何辭典之定義而亦基於所用領域之意思來解釋。另外，除非清楚地定義，否則本文中所使用之術語不應解釋地太理想或正式。
上文已描述許多實例。然而，將理解，可進行各種修改。舉例而言，若以不同次序執行所描述之技術及/或若以不同方式組合所描述之系統、架構、裝置或電路中之組件，及/或若由其他組件或其等效物替換或補充該等組件，則可達成適合結果。因此，其他實施係在以下申請專利範圍之範疇內。
101．．．基板
103．．．金屬佈線層
103a．．．金屬佈線
103b．．．下部互連金屬層
105．．．第一金屬層
105a．．．下部電極
105b．．．下部互連罩蓋層
107．．．介電層
107a．．．蝕刻介電區域/介電層突出部分
107b．．．原生介電區域
107c．．．彎曲介電區域
109．．．第二金屬層
109a．．．上部電極
111．．．硬式遮罩絕緣體
111a．．．硬式遮罩
113．．．光阻(PR)層
113a．．．第一光阻層圖案/第一PR遮罩
121．．．隔件絕緣體
121a．．．隔件
123．．．緩衝絕緣層
125．．．第二光阻層
125a．．．第二PR遮罩/第二光阻層圖案
130．．．第二遮罩
131．．．金屬間絕緣層/層間絕緣層
133．．．第三光阻層圖案
135a．．．導通體開口/第一開口
135b．．．導通體開口/第二開口
135c．．．導通體開口
137．．．第三金屬層
137a．．．金屬插塞/第一插塞
137b．．．金屬插塞/第二插塞
137c．．．金屬插塞
139．．．第四金屬層
139a．．．第一墊
139b．．．第二墊
139c．．．上部互連金屬層
141．．．抗反射層
141a．．．第一抗反射層/第一抗反射層圖案
141b．．．第二抗反射層/第二抗反射層圖案
141c．．．上部互連罩蓋層
143．．．第四光阻層圖案
200．．．互連區域
300．．．金屬-絕緣體-金屬(MIM)電容器區域
400．．．金屬-絕緣體-金屬(MIM)電容器
圖1A說明包括一互連區域及一MIM電容器區域之半導體裝置之一實例的示意性橫截面圖。
圖1B說明圖1A之介電層107之鄰區之一實例的放大的示意性橫截面圖。
圖2A至圖2R說明製造MIM電容器之一實例的橫截面圖。
貫穿圖式及[實施方式]，除非另有描述，否則相同圖式參考數字將理解為指代相同元件、特徵及結構。出於清晰性、說明及方便起見，可放大此等元件之相對大小及描繪。
101．．．基板
103a．．．金屬佈線
103b．．．下部互連金屬層
105a．．．下部電極
105b．．．下部互連罩蓋層
107．．．介電層
107a．．．蝕刻介電區域/介電層突出部分
107b．．．原生介電區域
107c．．．彎曲介電區域
109a．．．上部電極
111a．．．硬式遮罩
121a．．．隔件
123．．．緩衝絕緣層
131．．．金屬間絕緣層/層間絕緣層
135a．．．導通體開口/第一開口
135b．．．導通體開口/第二開口
135c．．．導通體開口
137a．．．金屬插塞/第一插塞
137b．．．金屬插塞/第二插塞
137c．．．金屬插塞
139a．．．第一墊
139b．．．第二墊
139c．．．上部互連金屬層
141a．．．第一抗反射層/第一抗反射層圖案
141b．．．第二抗反射層/第二抗反射層圖案
141c．．．上部互連罩蓋層
200．．．互連區域
300．．．金屬-絕緣體-金屬(MIM)電容器區域
400．．．金屬-絕緣體-金屬(MIM)電容器

Claims (34)

  1. 一種半導體裝置，其包含：一下部電極，該下部電極形成於一基板上；一介電層，該介電層形成於該下部電極上，其包含一蝕刻介電區域、一原生介電區域及一彎曲介電區域，該彎曲介電區域位於該原生介電區域與該蝕刻介電區域之間；一上部電極，該上部電極形成於該原生介電區域上；一硬式遮罩，該硬式遮罩形成於該上部電極上；一隔件，該隔件形成於該硬式遮罩及該上部電極之一側表面處以及該蝕刻介電區域上方；及一緩衝絕緣層，該緩衝絕緣層形成於該硬式遮罩及該隔件上。
  2. 如請求項1之半導體裝置，其中該介電層包含原子層沈積(ALD)高k HfO2/Al2O3膜堆疊。
  3. 如請求項1之半導體裝置，其中該硬式遮罩及該上部電極係使用一相同遮罩來圖案化以具有一相同形狀。
  4. 如請求項1之半導體裝置，其中該隔件隔離該硬式遮罩及該上部電極之該側表面。
  5. 如請求項1之半導體裝置，其中該原生介電區域將該下部電極與該上部電極分離。
  6. 如請求項1之半導體裝置，其中該下部電極之一長度大於該上部電極之一長度。
  7. 如請求項6之半導體裝置，其中： 該下部電極包含TiN/Ti；及該上部電極包含TiN。
  8. 如請求項1之半導體裝置，其中該蝕刻介電區域自該原生介電區域延伸且大致終止於該隔件之一末端處，該隔件之該末端係形成於與該隔件之接觸該硬式遮罩及該上部電極之該側表面的一側面相對的該隔件之一側面上；及該蝕刻介電區域之一厚度係小於該原生介電區域之一厚度。
  9. 如請求項8之半導體裝置，其中該隔件之該末端係由該緩衝絕緣層及該蝕刻介電區域界定。
  10. 如請求項1之半導體裝置，其中該隔件係形成於該彎曲介電區域上方。
  11. 如請求項1之半導體裝置，其中：該蝕刻介電區域自該彎曲介電區域延伸且大致終止於該隔件之一末端處，該隔件之該末端係形成於與該隔件之接觸該硬式遮罩及該上部電極之該側表面的一側面相對的該隔件之一側面上；該彎曲介電區域係經組態以連接該蝕刻介電區域及該原生介電區域；及該蝕刻介電區域之一厚度係小於該原生介電區域及該彎曲介電區域之一厚度。
  12. 如請求項1之半導體裝置，其中該緩衝絕緣層包含SiON。
  13. 一種製造一半導體裝置之方法，該方法包含：在一基板上形成一第一金屬層；在該第一金屬層上依序層壓一介電層、一第二金屬層及一硬式遮罩絕緣體；選擇性地蝕刻該硬式遮罩絕緣體、該第二金屬層及該介電層，以形成一硬式遮罩、一上部電極及一包含一蝕刻介電區域、一原生介電區域及一彎曲介電區域之介電層，該彎曲介電區域位於該原生介電區域與該蝕刻介電區域之間；在該硬式遮罩之上表面及側表面、該上部電極之一側表面及該介電層圖案之該蝕刻介電區域上形成一隔件絕緣；蝕刻該隔件絕緣層以在該硬式遮罩之該側表面、該上部電極之該側表面及該介電層之該蝕刻介電區域處形成一隔件；在該隔件、該硬式遮罩及該第一金屬層上形成一緩衝絕緣層；及圖案化該緩衝絕緣層及該第一金屬層以形成一下部電極。
  14. 如請求項13之方法，其中該選擇性地圖案化該硬式遮罩絕緣體、該第二金屬層及該介電層包含蝕刻在該第二金屬層下之該蝕刻介電區域的一部分。
  15. 如請求項13之方法，其中：該隔件之一下表面接觸該蝕刻介電區域； 該隔件之一側表面接觸該硬式遮罩及該上部電極；及該隔件之彎曲表面分別接觸該緩衝絕緣層及該彎曲介電區域。
  16. 如請求項13之方法，其中：該隔件之一下表面接觸該蝕刻介電區域；及該隔件之一側表面接觸該硬式遮罩及該上部電極。
  17. 如請求項16之方法，其中該蝕刻介電區域之一厚度係小於該原生介電區域之一厚度。
  18. 如請求項13之方法，其中該緩衝絕緣層包括SiON。
  19. 一種金屬-絕緣體-金屬(MIM)電容器，其包含：一下部電極，該下部電極形成於一基板上；一介電層，該介電層形成於該下部電極上，其包含一第一區域、一第二區域及一彎曲介電區域，該彎曲介電區域位於該第一區域與該第二區域之間；一上部電極，該上部電極形成於該介電層之該第二區域上；一硬式遮罩，該硬式遮罩形成於該上部電極上；及一隔件，該隔件形成於該硬式遮罩、該上部電極及該介電層之一橫向表面處。
  20. 如請求項19之MIM電容器，其中在該隔件之一下部部分處的該介電層之該第一區域具有小於在該上部電極下的該介電層之該第二區域之厚度的一厚度。
  21. 如請求項19之MIM電容器，其中一緩衝絕緣層形成於該硬式遮罩、該上部電極及該介電層之一上表面上。
  22. 如請求項19之MIM電容器，其中該隔件之一下表面接觸該介電層之該第一區域，且該隔件之一橫向表面接觸該上部電極及該介電層的該第二區域。
  23. 一種MIM電容器，其包含：一下部電極及一上部電極，該下部電極及該上部電極形成於一基板上；一具有高介電常數之介電層，該介電層形成於該下部電極與該上部電極之間；一第一保護層，該第一保護層圍繞該上部電極之一上表面；及一第二保護層，該第二保護層圍繞該介電層及該保護層之一橫向表面，其中該介電層之寬度大於該上部電極之寬度，且該第一保護層及該第二保護層係由具有不同蝕刻速率之材料構成，其中該介電層包含一原生介電區域、一蝕刻介電區域及一彎曲介電區域，該彎曲介電區域位於該原生介電區域與該蝕刻介電區域之間。
  24. 如請求項23之MIM電容器，其中該介電層包含由Al2O3、HfO及HfO2/Al2O3之分層結構及重複之HfO2/Al2O3層的層狀結構組成之絕緣材料群組中之至少任一者。
  25. 一種製造一MIM電容器之方法，該方法包含：在一基板上形成一下部電極；在該下部電極上形成一介電層，該介電層包含一第一 區域、一第二區域及一彎曲介電區域，該彎曲介電區域位於該第一區域與該第二區域之間；在該介電層之該第二區域上形成一上部電極及一硬式遮罩；及在該硬式遮罩、該上部電極及該介電層之一橫向表面處形成一隔件。
  26. 如請求項25之方法，其中該形成該上部電極及該硬式遮罩包含：在該介電層上依序形成一金屬層及一絕緣層；在該絕緣層上形成一光阻層圖案；及使用該光阻層圖案作為一遮罩層來圖案化該絕緣層及該金屬層以形成一硬式遮罩及一上部電極。
  27. 如請求項26之方法，其中在該圖案化該絕緣層及該金屬層之過程中一起蝕刻在該金屬層下的該介電層之該第一區域中之部分厚度。
  28. 如請求項27之方法，其中該介電層之該經蝕刻及剩餘第一區域的厚度為50Å至100Å。
  29. 如請求項27之方法，其中該形成該隔件包含：在該介電層之其中包括該硬式遮罩及該上部電極之部分厚度已被蝕刻之該第一區域上形成一隔件絕緣層；及蝕刻該隔件絕緣層之整個表面，以在該硬式遮罩、該上部電極及該介電層之一橫向表面處形成一隔件。
  30. 如請求項29之方法，其中在該蝕刻該隔件絕緣層之整個表面的過程中一起移除在一除該隔件外之區域中的該介 電層之該第一區域。
  31. 如請求項29之方法，其中該隔件之一下表面接觸該介電層之該第一區域，且該隔件之一橫向表面接觸該硬式遮罩、該上部電極及該介電層的該第二區域。
  32. 如請求項31之方法，其中接觸該隔件之一下部部分的該介電層之該第一區域的厚度小於接觸於該上部電極下的該介電層之該第二區域的厚度。
  33. 如請求項25之方法，其中該形成該下部電極包含：在該基板上形成一用於形成一下部電極之金屬層；在該金屬層上依序形成一介電層、一上部電極及一硬式遮罩；在該介電層、該上部電極及該硬式遮罩之一橫向表面處形成一隔件；在該金屬層、該隔件及該硬式遮罩上形成一緩衝絕緣層；及選擇性地圖案化該緩衝絕緣層及該金屬層以形成一下部電極。
  34. 如請求項25之方法，其中該介電層包含由SiN、SiO2、Al2O3、HfO、Ta2O5及HfO2/Al2O3之分層結構及重複之HfO2/Al2O3層的層狀結構組成之絕緣材料群組中之至少任一者。
TW100102354A 2010-07-16 2011-01-21 具有金屬－絕緣體－金屬（ｍｉｍ）電容器之半導體裝置及其製造方法 TWI529861B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100069232A KR101261969B1 (ko) 2010-07-16 2010-07-16 엠아이엠 캐패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201227879A TW201227879A (en) 2012-07-01
TWI529861B true TWI529861B (zh) 2016-04-11

Family

ID=45515486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100102354A TWI529861B (zh) 2010-07-16 2011-01-21 具有金屬－絕緣體－金屬（ｍｉｍ）電容器之半導體裝置及其製造方法

Country Status (3)

Country Link
KR (1) KR101261969B1 (zh)
CN (1) CN102339869B (zh)
TW (1) TWI529861B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751177A (zh) * 2012-07-26 2012-10-24 上海宏力半导体制造有限公司 电容结构及其制作方法
CN103187244B (zh) * 2013-04-03 2016-05-11 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
CN103346081B (zh) * 2013-06-03 2016-05-04 上海华力微电子有限公司 一种消除金属层-绝缘层-金属层之钻蚀的方法
CN103337456B (zh) * 2013-06-27 2016-01-27 上海华力微电子有限公司 改善电容器件击穿电压的方法
US9466663B2 (en) * 2013-10-25 2016-10-11 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement having capacitor separated from active region
JP6342728B2 (ja) * 2014-06-26 2018-06-13 ラピスセミコンダクタ株式会社 半導体装置の製造方法および半導体装置
US9793339B2 (en) * 2015-01-08 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors
CN105632897A (zh) * 2016-02-23 2016-06-01 中航（重庆）微电子有限公司 一种mim电容及其制备方法
US10177215B1 (en) * 2017-10-25 2019-01-08 Texas Instruments Incorporated Analog capacitor on submicron pitch metal level
CN111199953B (zh) * 2018-11-16 2022-04-08 无锡华润上华科技有限公司 一种mim电容及其制作方法
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
CN110265762B (zh) * 2019-05-10 2021-07-16 华为技术有限公司 电子设备及其制备方法
US11716858B1 (en) 2021-05-07 2023-08-01 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11997853B1 (en) 2022-03-07 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset
US20230395134A1 (en) 2022-06-03 2023-12-07 Kepler Computing Inc. Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2337633B (en) * 1998-05-20 2003-04-02 Mitel Corp Method of forming capacitors in a semiconductor device
JP4947849B2 (ja) * 2001-05-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6576526B2 (en) 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration
US7582901B2 (en) * 2004-03-26 2009-09-01 Hitachi, Ltd. Semiconductor device comprising metal insulator metal (MIM) capacitor
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
TW201227879A (en) 2012-07-01
CN102339869A (zh) 2012-02-01
CN102339869B (zh) 2016-01-06
KR101261969B1 (ko) 2013-05-08
KR20120008402A (ko) 2012-01-30

Similar Documents

Publication Publication Date Title
TWI529861B (zh) 具有金屬－絕緣體－金屬（ｍｉｍ）電容器之半導體裝置及其製造方法
US11923405B2 (en) Metal-insulator-metal structure and methods of fabrication thereof
US8445991B2 (en) Semiconductor device with MIM capacitor and method for manufacturing the same
US10629811B2 (en) Resistance variable memory structure and method of forming the same
CN109560194B (zh) 半导体装置及其制造方法
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
US9196674B2 (en) Insulation layer to improve capacitor breakdown voltage
EP2202783B1 (en) Capacitor and method for fabricating the same
TW201731089A (zh) 電阻式隨機存取記憶體單元
KR100977716B1 (ko) 반도체 장치 및 그 제조방법
TW201740552A (zh) 半導體結構及其製造方法
US20100129938A1 (en) Semiconductor device and method of manufacturing the same
TW201742285A (zh) 積體電路與電容的形成方法
US7361598B2 (en) Method for fabricating semiconductor device capable of preventing scratch
US7585723B2 (en) Method for fabricating capacitor
KR20110024520A (ko) 반도체 소자의 제조 방법
TWI641096B (zh) 接觸開口結構與製作方法及其應用
CN108573912A (zh) 半导体结构及其形成方法
TWI624090B (zh) 電阻式隨機存取記憶體裝置及其製造方法
KR20100053210A (ko) 반도체 장치 제조방법
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20070020753A (ko) 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법
KR20040063574A (ko) 엠아이엠 커패시터를 갖는 반도체 소자의 제조방법