CN101009216A - 储存电荷元件的制造方法 - Google Patents
储存电荷元件的制造方法 Download PDFInfo
- Publication number
- CN101009216A CN101009216A CN 200610002341 CN200610002341A CN101009216A CN 101009216 A CN101009216 A CN 101009216A CN 200610002341 CN200610002341 CN 200610002341 CN 200610002341 A CN200610002341 A CN 200610002341A CN 101009216 A CN101009216 A CN 101009216A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- manufacture method
- store charge
- substrate
- charge element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种储存电荷元件的制造方法,利用原子层沉积法能精确控制薄膜成长厚度以及硅含量的特性,在沉积氧化硅铪HfxSiyOz的过程中,渐变式改变硅含量,因此可容易的制作出堆叠的渐变材料层。然后,利用硅含量y会影响氢氟酸溶液对氧化硅铪HfxSiyOz蚀刻率的特性,使经稀释氢氟酸溶液蚀刻后的堆叠的渐变材料层侧壁轮廓呈现不规则状。由于下电极、电容介电层、上电极是形成在具有不规则轮廓的渐变式的堆叠绝缘层的侧壁上,因此可以增加下电极与上电极之间所夹的面积,而可以提高储存电荷元件的储存量。
Description
技术领域
本发明涉及一种半导体元件的制造方法,且特别涉及一种储存电荷元件的制造方法。
背景技术
当半导体进入深亚微米(Deep Sub-Micron)的工艺时,元件的尺寸逐渐缩小,对以往的动态随机存取存储器结构而言,也就是代表作为电容器的空间愈来愈小。另一方面,由于计算机应用软件的逐渐庞大,因此所需的存储器容量也就愈来愈大,对于这种尺寸变小而存储器容量却需要增加的情形,显示以往的动态随机存取存储器之电容器的制造方法必须有所改变,以符合趋势所需。
一般而言,增加电容器储存电荷能力的方法有很多种,例如是增加电容器的面积或是采用高介电常数的电容介电层,以使整个储存于电容器内的电荷数量增加。因此,采用MIM(Metal-insulator-Metal)结构搭配使用高介电常数(high-k)材料作为绝缘层的电容将是下世代DRAM电容的主要形式。使用金属作为电极虽然具有较低介电反应的优点,但是对于金属电极而言,要增加表面积并不容易。因此,寻找新的储存电容器结构及其制造方法,以便于储存电容器所占的平面缩小的情况下,仍维持所需的电容值将是目前元件集成度不断增加下所欲达到的目标之一。
发明内容
本发明的一目的就是提供一种储存电荷元件的制造方法,可以增加储存电荷元件的下电极面积。
本发明的再一目的是提供一种储存电荷元件的制造方法,可简化工艺并能使元件往更小型化发展。
本发明提供一种储存电荷元件之制造方法,包括下列步骤。首先,提供基底,并于基底上形成堆叠绝缘层,此堆叠绝缘层由多层渐变材料层所构成。这些渐变材料层之材质的通式为bycz或axbycz,a、b、c分别表示不同的元素。x、y、z则分别代表不同元素所占的原子百分比。x+y+z=100%。从各个渐变材料层的底部至顶部,该y值逐渐改变,x+y+z值固定为100%。然后,于堆叠绝缘层上形成掩膜层,并图案化掩膜层及堆叠绝缘层,以形成暴露基底之开口。接着,进行蚀刻步骤,使开口所暴露的堆叠绝缘层具有不规则形状之侧壁。
在上述的储存电荷元件的制造方法中,于基底上形成堆叠绝缘层之前,还可以于基底上形成衬层。而且,衬层之材质可为氧化硅。衬层之形成方法可为等离子辅助化学气相沉积法。
在上述的储存电荷元件的制造方法中,于基底上形成堆叠绝缘层的方法可为化学气相沉积法、原子层沉积法或等离子辅助原子层沉积法。堆叠绝缘层的材质可为氧化硅(SiyOz)、氮化硅(SiyNz)、氧化硅铪(HfxSiyOz)、氧化硅锆(ZrxSiyOz)。
在上述的储存电荷元件的制造方法中,蚀刻步骤可为湿式蚀刻步骤。
在上述的储存电荷元件的制造方法中,掩膜层之材质与堆叠绝缘层的材质具有不同之蚀刻选择性。
在上述的储存电荷元件的制造方法中,还可以于开口所暴露的堆叠绝缘层的侧壁及基底上依次形成下电极、电容介电层与上电极。
在上述的储存电荷元件的制造方法中,电容介电层可为介电常数大于等于4的介电材料。电容介电层的材质可为五氧化二钽(Ta2O5)、三氧化二铝(Al2O3)、二氧化铪(HfO2)或二氧化钛(TiO2)。电容介电层的形成方法可为化学气相沉积法、原子层沉积法或等离子辅助原子层沉积法。
在上述的储存电荷元件的制造方法中,于基底上形成该堆叠绝缘层的步骤如下。(1)将基底置于原子层沉积机台的反应室。(2)于反应室中通入含金属前驱物后,移除未反应之金属前驱物。(3)于反应室中通入氧化剂后,移除未反应之氧化剂。(4)于反应室中通入硅前驱物后,移除未反应之硅前驱物。(5)于反应室中通入氧化剂后,移除未反应之氧化剂。(6)重复步骤(2)至步骤(5)以形成堆叠绝缘层,其中在重复步骤(2)至步骤(5)时,周期性的改变金属前驱物与硅前驱物的脉冲比。
本发明又提出一种储存电荷元件的制造方法,包括下列步骤。首先,提供基底,并以原子层沉积法于基底上形成堆叠绝缘层。此堆叠绝缘是由多层渐变材料层所构成,渐变材料层之材质为氧化硅铪(HfxSiyOz),其中从各渐变材料层的底部至顶部,y值逐渐改变。于堆叠绝缘层上形成掩膜层后,图案化掩膜层及堆叠绝缘层,以形成暴露基底之开口。进行蚀刻步骤,使开口所暴露之堆叠绝缘层具有不规则形状之侧壁。
在上述的储存电荷元件的制造方法中,于基底上形成堆叠绝缘层之前,也可以于基底上形成衬层。
在上述的储存电荷元件的制造方法中,蚀刻步骤可为湿式蚀刻步骤,且蚀刻步骤使用稀释的氢氟酸作为蚀刻剂。
在上述的储存电荷元件的制造方法中,掩膜层之材质与堆叠绝缘层的材质具有不同之蚀刻选择性。
在上述的储存电荷元件的制造方法中,还可以于开口所暴露之堆叠绝缘层的侧壁及该基底上依次形成下电极、电容介电层及上电极。
在上述的储存电荷元件的制造方法中,电容介电层可为介电常数大于等于4的介电材料。电容介电层的材质可为五氧化二钽(Ta2O5)、三氧化二铝(Al2O3)、二氧化铪(HfO2)或二氧化钛(TiO2)。
在上述的储存电荷元件的制造方法中,电容介电层的形成方法可为化学气相沉积法、原子层沉积法或等离子辅助原子层沉积法。
在上述的储存电荷元件的制造方法中,以原子层沉积法于基底上形成堆叠绝缘层的步骤如下。(1)将基底置于一反应室中。(2)于反应室中通入HfCl4后,移除未反应之HfCl4。(3)于反应室中通入H2O后,移除未反应之H2O。(4)于反应室中通入SiCl4后,移除未反应之SiCl4。(5)于反应室中通入H2O后,移除未反应之H2O。(6)重复步骤(2)至步骤(5)以形成堆叠绝缘层,其中在重复步骤(2)至步骤(5)时,周期性的改变HfCl4与SiCl4的脉冲比。
本发明的储存电荷元件的制造方法,先利用原子层沉积法能精确控制薄膜成长厚度与材料组成的特性,可容易的制作出渐变式的堆叠绝缘层,再利用材料组成会影响蚀刻率的特性,使经蚀刻后的渐变式的堆叠绝缘层侧壁轮廓呈现不规则状,以增加形成在渐变式的堆叠绝缘层侧壁的储存电荷元件的储存量。
本发明之储存电荷元件的制造方法,由于只要在一个反应室中,通过调整前驱物(反应气体)的含量或反应时间等,就可以制作出本发明之堆叠绝缘层(渐变材料层),因此工艺较为简单,而可以节省成本。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举本发明之较佳实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1F为本发明之储存电荷元件的制造流程剖面图。
图2为渐变材料层的厚度对HfxSiyOz中硅比率及渐变材料层的厚度对蚀刻率的关系图。
主要元件标记说明
100:基底
102:绝缘层
104:顶盖层
106:插塞
108:衬层
110:堆叠绝缘层
110a:渐变材料层
112:掩膜层
114:开口
114a:侧壁
116:导体层
118:电容介电层
120:导体层
具体实施方式
图1A至图1F为本发明之储存电荷元件的制造流程剖面图。图2为渐变材料层的厚度对HfxSiyOz中硅比率及渐变材料层的厚度对蚀刻率的关系图。
请参照图1A,首先提供基底100。此基底100例如是硅基底(为简化起见,基底100内之元件并未绘出)。然后,于基底100上形成一层绝缘层102与一层顶盖层104。绝缘层102之材质例如是氧化硅。绝缘层102的形成方法,例如是以四-乙基-邻-硅酸酯(Tetra-Ethyl-Ortho-Silicate,TEOS)/臭氧(O3)为气体源,利用等离子增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition,PECVD)来形成的。当然,绝缘层102的材质也可以是其它半导体工艺中常用的绝缘材料。顶盖层104的材质与绝缘层102之材质具有不同蚀刻选择性,例如是氮化硅或氮氧化硅。顶盖层104之形成方法,例如是等离子增强化学气相沉积法。
接着,于顶盖层104与绝缘层102中形成插塞106。插塞106的材质包括导体材料,例如是金属,如铜、铝、钨、镍等。插塞106的形成方法例如是先于顶盖层104与绝缘层102中形成开口,接着于基底100上形成导体层,然后移除开口以外之导体层。
请参照图1B,于基底100上形成衬层108。此衬层108之材质例如是氧化硅。此衬层108之形成方法例如是等离子辅助化学气相沉积法。当然,衬层108的形成是可选择的,亦即可视实际需要而形成衬层或不形成衬层。
接着,于基底100上形成一层堆叠绝缘层110。堆叠绝缘层110例如是由多层渐变材料层110a所构成。渐变材料层110a之材质的通式例如是bycz或axbycz。其中,a、b、c分别表示不同的元素。x、y、z则分别代表不同元素所占的原子百分比。x+y+z=100%。在本发明中,所谓的渐变材料层是指材料的组成会随着位置的改变而逐渐改变的膜层。举例来说,在本实施例中,当渐变材料层110a的通式为bycz时,从每一层渐变材料层110a的底部至顶部,y值例如是逐渐变大后再变小,或者y值也可以先逐渐变小后再变大;当渐变材料层110a的通式为axbycz时,从每一个渐变材料层110a的底部至顶部,y值例如是逐渐变大后再变小,或者y值也可以先逐渐变小后再变大,但是x+y+z值固定为100%。堆叠绝缘层110的材质例如是氧化硅(SiyOz)、氮化硅(SiyNz)、氧化硅铪(HfxSiyOz)、氧化硅锆(ZrxSiyOz)。当然,在渐变材料层110a的主要组成中,y值只要逐渐改变即可,并没有限定其改变方式一定要先逐渐变大后再变小,或者先逐渐变小后再变大。
在此,以渐变材料层之材质为氧化硅铪(HfxSiyOz)为例,说明以原子层沉积法形成堆叠绝缘层110的详细步骤。
(1)在衬层108形成后,将基底100置于原子层沉积反应室中。
(2)然后于反应室中通入四氯化铪(HfCl4)作为金属前驱物(precursor),四氯化铪(HfCl4)前驱物与衬层108形成Si-O-HfCl3。然后,进行排空(purge)步骤,通入惰性气体,如钝气(氦、氖、氩、氪、氙氡)或氮气等,以移除未反应之四氯化铪(HfCl4)。
(3)接着,于反应室中通入氧化氢(H2O)作为氧化剂,将Si-O-HfCl3转换为Si-O-Hf(OH)3。然后,进行排空(purge)步骤,通入惰性气体,如钝气(氦、氖、氩、氪、氙氡)或氮气等,以移除未反应之氧化氢(H2O)。
(4)然后于反应室中通入四氯化硅(SiCl4)作为硅前驱物(precursor)。然后,进行排空(purge)步骤,通入惰性气体,如钝气(氦、氖、氩、氪、氙氡)或氮气等,以移除未反应之四氯化硅(SiCl4)。
(5)接着,于反应室中通入氧化氢(H2O)作为氧化剂。然后,进行排空(purge)步骤,通入惰性气体,如钝气(氦、氖、氩、氪、氙氡)或氮气等,以移除未反应之氧化氢(H2O)。
在上述步骤中,从步骤(1)至步骤(5)定义为一个循环。重复进行多次上述循环而形成一层渐变材料层110a。举例来说,如图2中符号■所示,进行19个循环以形成厚度0.9纳米的渐变材料层110a。在第1次循环时,通入的四氯化硅(SiCl4)前驱物(precursor)含量为零,而可以形成约0.05纳米厚度的二氧化铪(HfO2)。然后,依次进行第2次至第10次循环,依次增加通入的四氯化硅(SiCl4)前驱物(precursor)含量,而使得氧化硅铪(HfxSiyOz)中的硅含量逐渐增加;再依次进行第11次至第19次循环,依次减少通入的四氯化硅(SiCl4)前驱物(precursor)含量,而使得氧化硅铪(HfxSiyOz)中的硅含量逐渐减少。如此则可以形成从底部至顶部,材料组成中硅含量(y值)逐渐变大后再变小的一层渐变材料层110a。然后,重复形成多层渐变材料层110a而构成堆叠绝缘层110。其中,重复形成多层渐变材料层110a为一连续性的工艺,因此在形成堆叠绝缘层110的整个工艺中,可通过周期性的改变HfCl4与SiCl4的脉冲比(pulse ratio)来达到堆叠绝缘层110的制作。
请参照图1C,图案化掩膜层112及堆叠绝缘层110,以形成暴露基底100之开口114。开口114至少需暴露出插塞106。图案化掩膜层112及堆叠绝缘层110之方法例如是光刻及蚀刻技术。而且,在蚀刻掩膜层112及堆叠绝缘层110时,顶盖层104例如是作为蚀刻终止层,以避免过度蚀刻(over etch)造成插塞106的损害。
请参照图1D,进行蚀刻步骤,使开口114所暴露的堆叠绝缘层110具有不规则形状之侧壁114a。所进行的蚀刻步骤例如湿式蚀刻法。由于在堆叠绝缘层110中的材料组成呈周期性变化,使蚀刻剂对于材料光刻胶层亦呈现周期变化,因此进行蚀刻步骤后,开口114所暴露的堆叠绝缘层110会具有不规则形状之侧壁114a或轮廓呈波浪状的侧壁114a。
举例来说,若渐变材料层之材质为氧化硅铪(HfxSiyOz)时,而采用稀释氢氟酸(0.01%)作为蚀刻剂时,如图2中符号●所示,HfxSiyOz中硅含量越多,则稀释氢氟酸对HfxSiyOz的蚀刻率越小;HfxSiyOz中硅含量越少,则稀释氢氟酸对HfxSiyOz的蚀刻率越大。
请参照图1E,于基底100上形成一层导体层116。导体层116之材质例如是金属,如铜、铝、钨、镍等。导体层116之形成方法例如是化学气相沉积法、原子层沉积法、等离子辅助原子层沉积法等。而且,在于开口114所暴露的堆叠绝缘层110之侧壁114a上的导体层116a具有不规则或轮廓呈波浪状的表面。
请参照图1F,移除开口114以外的导体层116与掩膜层112只留下位于开口114之侧壁114a上的导体层116a。移除开口114以外的导体层116与掩膜层112的方法例如是化学机械研磨法。在移除开口114以外的导体层116与掩膜层112时,以堆叠绝缘层110作为研磨终止层。导体层116a是作为储存电荷元件的下电极。
然后,于基底100上形成一层电容介电层118。电容介电层118的材质包括介电常数大于等于4的高介电常数材料,例如五氧化二钽(Ta2O5)、三氧化二铝(Al2O3)、二氧化铪(HfO2)与二氧化钛(TiO2)等。电容介电层118的形成方法例如是化学气相沉积法、原子层沉积法、等离子辅助原子层沉积法。而且,在开口114所暴露的堆叠绝缘层110之侧壁114a上的电容介电层118也具有不规则或轮廓呈波浪状的表面。
之后,于电容介电层118上形成一层导体层120。导体层120之材质例如是金属,如铜、铝、钨、镍等。导体层120之形成方法例如是化学气相沉积法、原子层沉积法、等离子辅助原子层沉积法等。而且,在开口114所暴露的堆叠绝缘层110之侧壁114a上的导体层120具有不规则或轮廓呈波浪状的表面。导体层120是作为储存电荷元件的上电极。
而且,在上述实施例中,利用原子层沉积法能精确控制薄膜成长厚度以及Si含量的特性,在沉积HfxSiyOz的过程中,渐变式改变Si含量,因此可容易的制作出堆叠绝缘层110(渐变材料层110a)。然后,利用Si含量会影响HF溶液对HfxSiyOz蚀刻率的特性。使经稀释氢氟酸溶液蚀刻后的堆叠绝缘层110(渐变材料层110a)侧壁轮廓呈现不规则状。由于导体层116a(下电极)、电容介电层118、导体层120(上电极)是形成在具有不规则轮廓的堆叠绝缘层110的侧壁114上,因此可以增加导体层116a(下电极)与导体层120(上电极)之间所夹的面积,而可以提高储存电荷元件的储存量。
综上所述,在本发明之储存电荷元件的制造方法中,由于只要在一个反应室中,通过调整前驱物(反应气体)的含量或反应时间等,就可以制作出本发明之堆叠绝缘层(渐变材料层),因此工艺较为简单。
而且,在本发明之储存电荷元件的制造方法中,利用原子层沉积法能精确控制薄膜成长厚度,并且利用渐变材料层中材料组成的含量会改变蚀刻率的特性,可以容易地使堆叠绝缘层之侧壁具有不规则或轮廓呈波浪状的表面。因此工艺较为简单,亦可以节省成本。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与改进,因此本发明的保护范围当视权利要求所界定者为准。
Claims (20)
1.一种储存电荷元件的制造方法,其特征是包括:
提供基底;
于该基底上形成堆叠绝缘层,该堆叠绝缘层由多层渐变材料层所构成,上述这些渐变材料层之材质的通式为bycz或axbycz,a、b、c分别表示不同的元素,其中从各上述这些渐变材料层的底部至顶部,该y值逐渐改变,x+y+z值固定为100%;
于该堆叠绝缘层上形成掩膜层;
图案化该掩膜层及该堆叠绝缘层,以形成暴露该基底之开口;
进行蚀刻步骤,使该开口具有不规则形状之侧壁;以及
于该开口侧壁及该基底上形成下电极。
2.根据权利要求1所述之储存电荷元件的制造方法,其特征是于该基底上形成该堆叠绝缘层之前,还包括于该基底上形成衬层。
3.根据权利要求1所述之储存电荷元件的制造方法,其特征是该衬层之材质包括氧化硅。
4.根据权利要求1所述之储存电荷元件的制造方法,其特征是形成该衬层之方法包括等离子辅助化学气相沉积法。
5.根据权利要求1所述之储存电荷元件的制造方法,其特征是于该基底上形成该堆叠绝缘层的方法包括化学气相沉积法、原子层沉积法、等离子辅助原子层沉积法中的一种方法。
6.根据权利要求1所述之储存电荷元件的制造方法,其特征是该堆叠绝缘层的材质选自氧化硅,通式:SiyOz、氮化硅,通式:SiyNz、氧化硅铪,通式:HfxSiyOz、氧化硅锆,通式:ZrxSiyOz所组之族群中的一种。
7.根据权利要求1所述之储存电荷元件的制造方法,其特征是该蚀刻步骤包括湿式蚀刻步骤。
8.根据权利要求1所述之储存电荷元件的制造方法,其特征是该掩膜层之材质与该堆叠绝缘层的材质具有不同之蚀刻选择性。
9.根据权利要求1所述之储存电荷元件的制造方法,其特征是于该基底上形成该堆叠绝缘层的步骤包括:
(1)将该基底置于原子层沉积机台的反应室;
(2)于该反应室中通入含金属前驱物后,移除未反应之金属前驱物;
(3)于该反应室中通入氧化剂后,移除未反应之氧化剂;
(4)于该反应室中通入硅前驱物后,移除未反应之硅前驱物;
(5)于该反应室中通入氧化剂后,移除未反应之氧化剂;
(6)重复步骤(2)至步骤(5)以形成该堆叠绝缘层,其中在重复步骤(2)至步骤(5)时,周期性的改变金属前驱物与硅前驱物的脉冲比。
10.根据权利要求1所述之储存电荷元件的制造方法,其特征是还包括:
于该下电极上形成电容介电层;以及
于该电容介电层上形成上电极。
11.根据权利要求10所述之储存电荷元件的制造方法,其特征是该电容介电层为介电常数大于等于4的介电材料。
12.一种储存电荷元件的制造方法,其特征是包括:
提供基底;
以原子层沉积法于该基底上形成堆叠绝缘层,该堆叠绝缘层由多层渐变材料层所构成,上述这些渐变材料层之材质为氧化硅铪,通式:HfxSiyOz,其中从各上述这些渐变材料层的底部至顶部,该y值逐渐改变;
于该堆叠绝缘层上形成掩膜层;
图案化该掩膜层及该堆叠绝缘层,以形成暴露该基底之开口;
进行蚀刻步骤,使该开口所暴露之该堆叠绝缘层具有不规则形状之侧壁;以及
于该开口所暴露之该堆叠绝缘层的侧壁及该基底上形成下电极。
13.根据权利要求12所述之储存电荷元件的制造方法,其特征是于该基底上形成该堆叠绝缘层之前,还包括于该基底上形成衬层。
14.根据权利要求12所述之储存电荷元件的制造方法,其特征是该蚀刻步骤包括湿式蚀刻步骤。
15.根据权利要求12所述之储存电荷元件的制造方法,其特征是该蚀刻步骤使用稀释的氢氟酸作为蚀刻剂。
16.根据权利要求12所述之储存电荷元件的制造方法,其特征是该掩膜层之材质与该堆叠绝缘层的材质具有不同之蚀刻选择性。
17.根据权利要求12所述之储存电荷元件的制造方法,其特征是以原子层沉积法于该基底上形成该堆叠绝缘层的步骤包括:
(1)将该基底置于反应室;
(2)于该反应室中通入四氯化铪后,移除未反应之四氯化铪;
(3)于该反应室中通入氧化氢后,移除未反应之氧化氢;
(4)于该反应室中通入四氯化硅后,移除未反应之四氯化硅;
(5)于该反应室中通入氧化氢后,移除未反应之氧化氢;以及
(6)重复步骤(2)至步骤(5)以形成该堆叠绝缘层,其中在重复步骤(2)至步骤(5)时,周期性的改变四氯化铪与四氯化硅的脉冲比。
18.根据权利要求12所述之储存电荷元件的制造方法,其特征是还包括:
于该下电极上形成电容介电层;以及
于该电容介电层上形成上电极。
19.根据权利要求18所述之储存电荷元件的制造方法,其特征是该电容介电层为介电常数大于等于4的介电材料。
20.根据权利要求19所述之储存电荷元件的制造方法,其特征是该电容介电层的材质选自五氧化二钽、三氧化二铝、二氧化铪与二氧化钛所组之族群。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100023418A CN100565795C (zh) | 2006-01-26 | 2006-01-26 | 储存电荷元件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100023418A CN100565795C (zh) | 2006-01-26 | 2006-01-26 | 储存电荷元件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101009216A true CN101009216A (zh) | 2007-08-01 |
CN100565795C CN100565795C (zh) | 2009-12-02 |
Family
ID=38697551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100023418A Expired - Fee Related CN100565795C (zh) | 2006-01-26 | 2006-01-26 | 储存电荷元件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100565795C (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102460548A (zh) * | 2009-06-18 | 2012-05-16 | 惠普开发有限公司 | 电流驱动像素电路及相关方法 |
CN110211963A (zh) * | 2019-06-11 | 2019-09-06 | 南京邮电大学 | 一种mos存储器及制备方法 |
CN111681966A (zh) * | 2020-02-28 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种超薄焊接堆叠封装方法 |
TWI725769B (zh) * | 2020-03-13 | 2021-04-21 | 力晶積成電子製造股份有限公司 | 電容器的製造方法 |
CN114134482A (zh) * | 2021-11-25 | 2022-03-04 | 横店集团东磁股份有限公司 | 一种晶硅太阳能电池pecvd背膜优化工艺 |
TWI775504B (zh) * | 2021-06-23 | 2022-08-21 | 力晶積成電子製造股份有限公司 | 半導體電容結構 |
-
2006
- 2006-01-26 CN CNB2006100023418A patent/CN100565795C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102460548A (zh) * | 2009-06-18 | 2012-05-16 | 惠普开发有限公司 | 电流驱动像素电路及相关方法 |
CN102460548B (zh) * | 2009-06-18 | 2016-08-24 | 应用材料公司 | 电流驱动像素电路及相关方法 |
CN110211963A (zh) * | 2019-06-11 | 2019-09-06 | 南京邮电大学 | 一种mos存储器及制备方法 |
CN111681966A (zh) * | 2020-02-28 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种超薄焊接堆叠封装方法 |
TWI725769B (zh) * | 2020-03-13 | 2021-04-21 | 力晶積成電子製造股份有限公司 | 電容器的製造方法 |
TWI775504B (zh) * | 2021-06-23 | 2022-08-21 | 力晶積成電子製造股份有限公司 | 半導體電容結構 |
CN114134482A (zh) * | 2021-11-25 | 2022-03-04 | 横店集团东磁股份有限公司 | 一种晶硅太阳能电池pecvd背膜优化工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN100565795C (zh) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405166B2 (en) | Method of manufacturing charge storage device | |
CN100565795C (zh) | 储存电荷元件的制造方法 | |
JP5094057B2 (ja) | 半導体素子のキャパシタ製造方法 | |
US9466660B2 (en) | Semiconductor structures including molybdenum nitride, molybdenum oxynitride or molybdenum-based alloy material, and method of making such structures | |
CN109509836B (zh) | 形成存储器电容的方法 | |
US9887083B2 (en) | Methods of forming capacitors | |
US20070066012A1 (en) | Semiconductor device and method for fabricating the same | |
CN110957304A (zh) | 一种电容器结构及其制造方法 | |
CN103227101B (zh) | 半导体器件及其制造方法 | |
US20110024874A1 (en) | Semiconductor device having a 3d capacitor and method for manufacturing the same | |
US6855594B1 (en) | Methods of forming capacitors | |
KR100968427B1 (ko) | 불순물이 도핑된 유전막을 포함하는 캐패시터 및 그 제조방법 | |
US20110095396A1 (en) | Method and structure for silicon nanocrystal capacitor devices for integrated circuits | |
US6451650B1 (en) | Low thermal budget method for forming MIM capacitor | |
CN114823539A (zh) | 半导体结构的制作方法及半导体结构 | |
US9058984B2 (en) | Method for fabricating semiconductor device | |
WO2010082605A1 (ja) | キャパシタ及びキャパシタの製造方法 | |
US20060145233A1 (en) | Method of fabricating a semiconductor device capacitor having a dielectric barrier layer and a semiconductor device capacitor having the same | |
CN1773710A (zh) | 堆叠式电容器及其制备方法 | |
KR20090043325A (ko) | 반도체 메모리소자의 캐패시터 형성방법 | |
KR100890049B1 (ko) | 반도체 메모리소자의 캐패시터 형성방법 | |
US20220359643A1 (en) | Semiconductor device and method for fabricating the same | |
CN209993622U (zh) | 电容器、存储单元及存储器 | |
CN108389848A (zh) | 下电极的制作方法 | |
KR20070045661A (ko) | 캐패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091202 Termination date: 20160126 |
|
EXPY | Termination of patent right or utility model |