TWI772887B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI772887B
TWI772887B TW109131369A TW109131369A TWI772887B TW I772887 B TWI772887 B TW I772887B TW 109131369 A TW109131369 A TW 109131369A TW 109131369 A TW109131369 A TW 109131369A TW I772887 B TWI772887 B TW I772887B
Authority
TW
Taiwan
Prior art keywords
gate electrode
layer
etch
sacrificial layer
dielectric layer
Prior art date
Application number
TW109131369A
Other languages
English (en)
Other versions
TW202137556A (zh
Inventor
黃宏書
劉銘棋
周東和
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202137556A publication Critical patent/TW202137556A/zh
Application granted granted Critical
Publication of TWI772887B publication Critical patent/TWI772887B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B13/00—Viewfinders; Focusing aids for cameras; Means for focusing for cameras; Autofocus systems for cameras
    • G03B13/32—Means for focusing
    • G03B13/34—Power focusing
    • G03B13/36—Autofocus systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S3/00—Direction-finders for determining the direction from which infrasonic, sonic, ultrasonic, or electromagnetic waves, or particle emission, not having a directional significance, are being received
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/40—Extraction of image or video features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/20—Movements or behaviour, e.g. gesture recognition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/45—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from two or more image sensors being of different type or operating in different modes, e.g. with a CMOS sensor for moving images in combination with a charge-coupled device [CCD] for still images
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/61—Control of cameras or camera modules based on recognised objects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/675—Focus control based on electronic image sensor signals comprising setting of focusing regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/69—Control of means for changing angle of the field of view, e.g. optical zoom objectives or electronic zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/698—Control of cameras or camera modules for achieving an enlarged field of view, e.g. panoramic image capture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/90—Arrangement of cameras or camera modules, e.g. multiple cameras in TV studios or sports stadiums
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Ceramic Engineering (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Software Systems (AREA)
  • Psychiatry (AREA)
  • Evolutionary Computation (AREA)
  • Databases & Information Systems (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Social Psychology (AREA)
  • Medical Informatics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Studio Devices (AREA)
  • Automatic Focus Adjustment (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本揭露的各種實施例提供一種形成具有高厚度均勻性的 凹陷閘極電極的方法。沈積對槽進行襯墊的閘極介電層，且在閘極介電層之上沈積對槽進行襯墊的多層膜。多層膜包括閘極電極層、位於閘極電極層之上的第一犧牲層及位於第一犧牲層之上的第二犧牲層。對第二犧牲層執行平坦化且所述平坦化終止於第一犧牲層上。對第一犧牲層及第二犧牲層執行第一蝕刻，以移除位於槽的側面處的第一犧牲層。使用第一犧牲層作為罩幕對閘極電極層執行第二蝕刻，以形成凹陷閘極電極。在第二蝕刻之後，執行第三蝕刻以移除第一犧牲層。

Description

半導體裝置及其形成方法
本發明實施例是有關於一種半導體裝置及其形成方法。
積體電路(integrated circuit，IC)可包括低壓(low voltage，LV)金屬氧化物半導體(metal-oxide-semiconductor，MOS)裝置及高壓(high voltage，HV)MOS裝置。MOS裝置包括閘極電極及將閘極電極與基板隔開的閘極介電層。HV MOS裝置通常具有比LV MOS裝置厚的閘極介電層，且因此通常具有比LV MOS裝置高的高度。然而，較大的高度會增加整合HV MOS裝置的製造製程與LV MOS裝置的製造製程的難度。因此，HV MOS裝置的閘極電極可凹陷至基板中以最小化由於增大的高度所造成的影響。
本發明實施例提供一種半導體裝置，包括：基板、一對源極/汲極區、閘極介電層以及閘極電極。一對源極/汲極區位於基板中。閘極介電層上覆於基板上。閘極電極凹陷至閘極介電層的 頂部中且在側向上位於源極/汲極區之間。閘極電極的頂表面具有分別位於閘極電極的相對側上的第一邊緣與第二邊緣。閘極電極的厚度自第一邊緣至第二邊緣實質上均勻。閘極電極具有一對特徵，一對特徵分別位於第一邊緣及第二邊緣處。
本發明實施例提供一種積體電路，包括：基板、一對源極/汲極區、閘極電極以及閘極介電層。一對源極/汲極區位於基板中。閘極電極在側向上位於源極/汲極區之間。閘極電極的頂部具有在側向上以閉合路徑沿閘極電極的周邊延伸的特徵，其中特徵具有分別位於閘極電極的相對側上的第一段與第二段。閘極電極的頂部自第一段至第二段為實質上平整的。特徵是突起部或凹部。閘極介電層，自閘極電極的側壁至閘極電極的底表面包繞於閘極電極的底部周圍。
本發明實施例提供一種形成半導體裝置的方法，包括：形成上覆於基板上的槽；沈積對槽進行襯墊及局部填充的閘極介電層；在閘極介電層之上沈積對槽的其餘部分進行填充的多層膜，且多層膜包括閘極電極層、位於閘極電極層之上的第一犧牲層及位於第一犧牲層之上的第二犧牲層；對第二犧牲層執行平坦化，平坦化終止於第一犧牲層上並移除位於槽的側面處的第二犧牲層；對第一犧牲層及第二犧牲層執行第一蝕刻，以移除位於槽的側面處的第一犧牲層；以及使用第一犧牲層作為罩幕對閘極電極層中執行第二蝕刻，以移除位於槽的側面處的閘極電極層並形成在槽中位於第一犧牲層之下的閘極電極。
100、300、400、500A、500B、500C、500D、500E、500F、600、700A、700B、800A、800B、800C、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600、2700、2800、2900、3000、3100、3200、3300、3400、3600、3700、3800、3900、4000、4100、4200、4300、4400、4500、4600、4700、4800、4900:剖視圖
102:半導體裝置
104:凹陷閘極電極
104t、1208t:頂表面
106:基板
106c:通道區
108:環形特徵
108a:第一特徵
108b:第二特徵
110:閘極介電層
112、112a:源極/汲極區
200A、200B:頂部佈局
302:溝渠隔離結構
302a:段/溝渠隔離段
304:內連結構
306:層間介電(ILD)層
306a:第一層間介電(ILD)層
306b:第二層間介電(ILD)層
308:接觸通孔
310:矽化物層
312:硬罩幕
314:基礎介電層
316:接觸蝕刻終止層(CESL)
1102:第二基礎介電層
1104:槽
1106、2002、2304、3702:光阻罩幕
1202:多層膜
1204:閘極電極層
1204r:凹陷表面
1206:第一犧牲層
1208:第二犧牲層
1402:突起部
1702:角
1902:硬罩幕層
2302:開口
3500、5000:方塊圖
3502、3504、3506、3508、3510、3512、3514、3516、3518、 3520、3522、5002、5004、5006、5008、5010、5012、5014、5016、5018:動作
3602:虛設結構
A、B:線
D1、D2:深度
Tg、Ts:厚度
Wg:寬度
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1例示出包括具有高厚度均勻性的凹陷閘極電極的半導體裝置的一些實施例的剖視圖。
圖2A及圖2B例示出圖1的凹陷閘極電極的各種實施例的頂部佈局。
圖3例示出包括圖1的半導體裝置的積體電路(IC)的一些實施例的剖視圖。
圖4例示出其中溝渠隔離結構及通道區發生變化的圖3的IC的一些替代實施例的剖視圖。
圖5A至圖5F例示出其中凹陷閘極電極是變化的圖4的IC的各種替代實施例的剖視圖。
圖6例示出其中凹陷閘極電極凹陷至閘極介電層中而非凹陷至基板中的圖3的IC的一些替代實施例的剖視圖。
圖7A及圖7B例示出圖6的IC的各種實施例在與圖6的剖視圖正交的方向上的剖視圖。
圖8A至圖8C例示出其中凹陷閘極電極發生變化的圖6的IC的各種替代實施例的剖視圖。
圖9例示出其中閘極介電層上覆於源極/汲極區上的圖6的IC的一些替代實施例的剖視圖。
圖10例示出其中凹陷閘極電極發生變化的圖9的IC的一些替代實施例的剖視圖。
圖11至圖24例示出形成包括具有高厚度均勻性的凹陷閘極電極的半導體裝置的方法的一些實施例的一系列剖視圖。
圖25至圖29例示出其中閘極電極層具有相對於閘極介電層的頂表面而言凹陷的凹陷表面的圖11至圖24的方法的一些替代實施例的一系列剖視圖。
圖30至圖34例示出其中閘極電極層具有升高至閘極介電層的頂表面上方達較大量的凹陷表面的圖11至圖24的方法的一些替代實施例的一系列剖視圖。
圖35例示出圖11至圖34的方法的一些實施例的方塊圖。
圖36至圖43例示出其中代替虛設結構形成的凹陷閘極電極的圖11至圖24的方法的一些替代實施例的一系列剖視圖。
圖44至圖49例示出其中閘極電極層具有相對於閘極介電層的頂表面而言凹陷的凹陷表面的圖36至圖43的方法的一些替代實施例的一系列剖視圖。
圖50例示出圖36至圖49的方法的一些實施例的方塊圖。
本揭露提供用於實施本揭露的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且非旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用元件標號及/或字母。此種重複使用是出於簡潔及清晰的目的，而並非自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於......之下(beneath)」、「位於......下方(below)」、「下部的(lower)」、「位於......上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所例示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
本揭露的各種實施例是有關於一種形成包括具有高厚度均勻性的凹陷閘極電極的半導體裝置的方法以及由所述方法得到的半導體裝置。在一些實施例中，形成上覆於基板上的槽。沈積對所述槽進行襯墊及局部填充的閘極介電層，且在所述閘極介 電層之上沈積對所述槽的其餘部分進行填充的多層膜。所述多層膜包括閘極電極層、位於所述閘極電極層之上的第一犧牲層及位於所述第一犧牲層之上的第二犧牲層。對所述第二犧牲層執行平坦化且所述平坦化終止於所述第一犧牲層上。對所述第一犧牲層執行第一蝕刻，以移除位於所述槽的側面處的所述第一犧牲層的部分。使用所述第一犧牲層作為罩幕對所述閘極電極層執行第二蝕刻，以移除位於所述槽的所述側面處的所述閘極電極層的部分並形成在所述槽中位於所述第一犧牲層之下的凹陷閘極電極。第一蝕刻以及(在一些實施例中)第二蝕刻移除第二犧牲層。執行第三蝕刻以移除第一犧牲層。在一些實施例中，第一蝕刻及第二蝕刻藉由乾式蝕刻執行，而第三蝕刻藉由濕式蝕刻執行。然而，其他類型的蝕刻亦是可行的。
在一些實施例中，沈積多層膜，使得多層膜的每一單獨的層在槽之上凹進(indent)。如此一來，在完成平坦化時，第二犧牲層的一部分直接保留在槽之上。第二犧牲層的其餘部分用作罩幕以在第一蝕刻期間保護第一犧牲層的下伏部分，使得第一犧牲層不會自槽之正上方移除。第一犧牲層在第二蝕刻期間用作罩幕，且持續至完成第二蝕刻，以保護與凹陷閘極電極對應的閘極電極層的下伏部分。如此一來，在整個第二蝕刻中，凹陷閘極電極保持由第一犧牲層保護且可具有與沈積閘極電極層相同的厚度。
由於沈積製程可形成具有高厚度均勻性的閘極電極 層，因此凹陷閘極電極可具有高的厚度均勻性。此外，由於凹陷閘極電極在整個第二蝕刻中被第一犧牲層持續保護，因此凹陷閘極電極的頂表面可具有高度的平整度。當批量製造半導體裝置時，高的厚度均勻性及高度的平整度可使得凹陷閘極電極及/或半導體裝置的電性特性具有高的均勻性。舉例而言，凹陷閘極電極的電阻及/或凹陷閘極電極的功函數可具有高的均勻性，使得半導體裝置的臨限值電壓可具有高的均勻性。
參照圖1，提供包括具有高厚度均勻性的凹陷閘極電極104的半導體裝置102的一些實施例的剖視圖100。凹陷閘極電極104凹陷至基板106的頂部中。凹陷閘極電極104可例如為或包含金屬、經摻雜的多晶矽、一些其他合適的導電材料、或前述材料的任意組合。基板106可例如為或包括單晶矽基板、絕緣體上矽(silicon-on-insulator，SOI)基板、或一些其他合適的半導體基板。
凹陷閘極電極104的頂表面104t在第一特徵108a與第二特徵108b之間具有高度的平整度(例如，平整或實質上平整)，第一特徵108a與第二特徵108b分別位於凹陷閘極電極104的相對側上且位於凹陷閘極電極104的周邊。此外，凹陷閘極電極104的厚度Tg在第一特徵108a與第二特徵108b之間具有高的均勻性(例如，均勻或實質上均勻)。在至少一些實施例中，由於根據本揭露的方法形成凹陷閘極電極104，因此頂表面104t具有高度的平整度且厚度Tg具有高的均勻性。
如下文所見，所述方法的至少一些實施例可使用平坦化 及蝕刻二者以將多層膜形成為凹陷閘極電極104。此外，可以防止凹陷閘極電極104暴露於平坦化且限制凹陷閘極電極104於凹陷閘極電極104的周邊處暴露於蝕刻劑的方式來執行平坦化及蝕刻。此種對蝕刻劑的有限度的暴露可得到第一特徵108a及第二特徵108b。由於凹陷閘極電極104被限制為於凹陷閘極電極104的周邊處暴露，因此於凹陷閘極電極104的其餘部分處沈積為厚度Tg。由於沈積製程可沈積具有高厚度均勻性的材料，因此凹陷閘極電極104的其餘部分處的厚度Tg可具有高的均勻性。
在一些實施例中，若頂表面104t上的最高高度與頂表面104t上的最低高度之間的差小於最高高度的約百分之1、百分之2、百分之5或一些其他合適的百分比，則凹陷閘極電極104的頂表面104t具有高度的平整度。此外，在一些實施例中，若最小厚度值與最大厚度值之間的差小於最大厚度值的約百分之1、百分之2、百分之5或一些其他合適的百分比，則厚度Tg具有高的均勻性。若頂表面104t具有過多變化(例如，大於最高高度的約百分之5或一些其他合適的百分比的變化)，及/或厚度Tg具有過多變化(例如，大於最大厚度值的約百分之5或一些其他合適的百分比的變化)，則凹陷閘極電極104的電性特性及/或半導體裝置102的電性特性可能經歷大的偏離及/或可能偏離規格。電性特性可包括例如閘極電阻、閘極功函數、臨限值電壓、其他合適的特性、或前述特性的任意組合。
在一些實施例中，厚度Tg為約20奈米至200奈米、約 20奈米至110奈米、約110奈米至200奈米、約100.16奈米、約100.35奈米或一些其他合適的值。若厚度Tg過小(例如，小於約20奈米或一些其他合適的值)，則在凹陷閘極電極104上形成接觸通孔期間，過蝕刻可能延伸穿過凹陷閘極電極104，且對位於凹陷閘極電極104之下的閘極介電層110造成損壞。此種損壞可能使半導體裝置102的操作參數偏離規格及/或使半導體裝置102的效能劣化。若厚度Tg過大(例如，大於約200奈米或一些其他合適的值)，則可能難以與基板106上的其他半導體裝置的一體化。舉例而言，半導體裝置102的頂表面可升高至其他半導體裝置的頂表面上方達以下程度：使得半導體裝置102處的化學機械研磨(chemical mechahical polish，CMP)負載可能太高。因此，平坦化的表面可能為成角度的及/或不均勻的而非實質上水平的及/或實質上平整的。此可能導致交疊錯誤及/或其他製程困難。
第一特徵108a及第二特徵108b是凹陷閘極電極104的頂部中的凹槽及/或凹部。在替代實施例中，第一特徵108a及第二特徵108b是向上突起部、倒置的圓角、或一些其他合適的特徵。由於第一特徵108a及第二特徵108b將不均勻性引入至凹陷閘極電極104的厚度Tg中，因此第一特徵108a及第二特徵108b被表徵為特徵。如下文所見，且在以上簡要提及，第一特徵108a及第二特徵108b可例如是用於形成凹陷閘極電極104的方法的副產物。
在一些實施例中，第一特徵108a是第二特徵108b的鏡 像。此外，在一些實施例中，第一特徵108a及第二特徵108b在凹陷閘極電極104向基板106的頂表面上及/或水平面上的二維(two-dimensional，2D)投影中佔據表面積的小的百分比。凹陷閘極電極104的2D投影亦可例如被稱為凹陷閘極電極104的覆蓋區(footprint)。所述小的百分比可例如為小於約百分之5、百分之10或百分之20的百分比或一些其他合適的百分比。
由於第一特徵108a及第二特徵108b將不均勻性引入至凹陷閘極電極104的厚度Tg中，因此厚度Tg由於第一特徵108a及第二特徵108b佔據較小的表面積而變得更均勻。若第一特徵108a及第二特徵108b佔據過大的表面積(例如，大於約百分之20或一些其他合適的百分比)，則凹陷閘極電極104的電性特性可能經歷大的偏離及/或可能偏離規格。
閘極介電層110以杯狀圍繞凹陷閘極電極104的下側且將凹陷閘極電極104與基板106隔開。閘極介電層110可為或包含例如氧化矽及/或一些其他合適的電介質。此外，一對源極/汲極區112位於基板106中。源極/汲極區112分別位於凹陷閘極電極104的相對側上。源極/汲極區112可為或包含例如基板106的經摻雜的半導體區及/或生長於基板106上的磊晶層。
通道區106c在基板106中位於凹陷閘極電極104之下且自源極/汲極區112中的一者延伸至源極/汲極區112中的另一者。通道區106c被配置成根據施加至凹陷閘極電極104的偏置電壓在導電狀態與非導電狀態之間改變。舉例而言，當以高於臨限 值電壓的電壓對凹陷閘極電極104進行偏置(biased)時，通道區106c可改變成導電狀態。作為另一實例，當以低於臨限值電壓的電壓對凹陷閘極電極104進行偏置時，通道區106c可改變成非導電狀態。
在一些實施例中，半導體裝置102是場效電晶體(field-effect transistor，FET)、一些其他合適的電晶體、記憶體單元或一些其他合適的半導體裝置。在一些實施例中，半導體裝置102為大的。當凹陷閘極電極104的寬度Wg大於約20微米、30微米或一些其他合適的值時，半導體裝置102可例如為大的。此外，半導體裝置102可例如在用於HV應用或一些其他合適的應用時具有如此大的寬度。高壓(HV)應用可例如為其中半導體裝置102在超過100伏特、200伏特、600伏特、1200伏特或一些其他合適值的電壓下操作的應用。
參照圖2A及圖2B，提供圖1的凹陷閘極電極104的各種實施例的頂部佈局200A、頂部佈局200B。圖1的剖視圖100可例如沿圖2A及圖2B中的任一者中的線A截取，或者沿圖2A及圖2B中的任一者中的一些其他合適的線(未示出)截取。
第一特徵108a及第二特徵108b與環形特徵108(以虛線示出)的區對應，環形特徵108以閉合路徑沿凹陷閘極電極104的邊緣延伸。在圖2A中，凹陷閘極電極104是方形的且環形特徵108是方形的環形形狀。在圖2B中，凹陷閘極電極104是圓形的且環形特徵108是圓形的環形形狀。儘管圖2A及圖2B提供凹陷 閘極電極104及環形特徵108的特定形狀，然而對於凹陷閘極電極104及環形特徵108，其他形狀亦是可行的。
參照圖3，提供包括圖1的半導體裝置102的積體電路(IC)的一些實施例的剖視圖300。半導體裝置102被溝渠隔離結構302環繞。溝渠隔離結構302延伸至基板106的頂部中且在半導體裝置102與其他半導體裝置(未示出)之間提供電性隔離。溝渠隔離結構302是或包含氧化矽及/或一些其他合適的電介質。此外，溝渠隔離結構302可為或包括例如淺溝渠隔離(shallow trench isolation，STI)結構或一些其他合適的溝渠隔離結構。
在基板106上及半導體裝置102上上覆有內連結構304，且內連結構304包括層間介電(interlayer dielectric，ILD)層306及多個接觸通孔308。接觸通孔308位於ILD層306中且分別延伸至源極/汲極區112及凹陷閘極電極104。在一些實施例中，內連結構304更包括交替堆疊於接觸通孔308之上的多條配線(未示出)及多條配線間通孔(inter-wire via)(未示出)，以界定自接觸通孔308引出的導電路徑。ILD層306可為或包含例如氧化矽及/或一些其他合適的電介質。接觸通孔308可為或包含例如金屬及/或一些其他合適的導電材料。
位於凹陷閘極電極104上的是矽化物層310，且矽化物層310在凹陷閘極電極104與對應的接觸通孔308之間提供歐姆耦合(ohmic coupling)。在替代實施例中，省略矽化物層310。此外，在替代實施例中，矽化物層(未示出)位於源極/汲極區112 上，以在源極/汲極區112與對應的接觸通孔308之間提供歐姆耦合。矽化物層310可為或包含例如矽化鎳及/或一些其他合適的金屬矽化物。
硬罩幕312位於凹陷閘極電極104及閘極介電層110上。硬罩幕312具有分別鄰接矽化物層310的相對邊緣的一對段，且所述段分別自源極/汲極區112分別延伸至相對邊緣。如下文所見，硬罩幕312可例如在形成源極/汲極區112及/或矽化物層310期間用作罩幕。硬罩幕312可例如為或包含氮化矽、氧化矽、一些其他合適的電介質、或前述材料的任意組合。
基礎介電層314位於閘極介電層110的側面處的溝渠隔離結構302及基板106上且位於硬罩幕312與基板106之間。此外，接觸蝕刻終止層(contact etch stop layer，CESL)316位於基礎介電層314及硬罩幕312上。如下文所見，CESL 316可在對開口進行蝕刻的同時用作蝕刻終止件，在開口內形成有對應於源極/汲極區112的接觸通孔。基礎介電層314可為或包含例如氧化矽及/或一些其他合適的電介質。CESL 316可例如為或包含氮化矽及/或一些其他合適的電介質。
參照圖4，提供其中溝渠隔離結構302的段302a將相鄰的源極/汲極區112a與凹陷閘極電極104隔開的圖3的IC的一些替代實施例的剖視圖400。因此，通道區106c共形圍繞此溝渠隔離段302a的底部且具有增加的長度。此外，在相鄰的源極/汲極區112a及溝渠隔離段302a處的通道區106c的一部分比通道區106c 的其餘部分更遠離凹陷閘極電極104。因此，與通道區106c的其餘部分相比，通道區106c的該部分依賴於更強的電場以在導電狀態與非導電狀態之間改變。此繼而容許半導體裝置102在更高的電壓下操作。
參照圖5A至圖5F，提供其中凹陷閘極電極104發生變化的圖4的IC的各種替代實施例的剖視圖500A至剖視圖500F。在圖5A中，第一特徵108a及第二特徵108b是倒置的圓角及/或凹的角。在一些實施例中，倒置的圓角及/或凹的角自凹陷閘極電極104的頂表面至凹陷閘極電極104的側壁以減小的斜率連續向下彎曲。在圖5B中，第一特徵108a及第二特徵108b是向上突起且具有圓的頂部的突起部。在圖5C中，第一特徵108a及第二特徵108b是向上突起且具有平整或實質上平整的頂部的突起部。在圖5D中，第一特徵108a及第二特徵108b是向上突起且具有帶有凹槽的頂表面的突起部。
在圖5E及圖5F二者中，凹陷閘極電極104及閘極介電層110不太呈直線性且除此之外具有更圓的邊緣及更傾斜的側壁。在圖5E中，第一特徵108a及第二特徵108b是突起部。在圖5F中，凹陷閘極電極104局部上覆於溝渠隔離結構302的段302a上且具有不均勻的底表面且在段302a處改變高度。此外，凹陷閘極電極104的厚度Tg朝與溝渠隔離結構302的段302a相鄰的源極/汲極區112a增加。由於溝渠隔離結構302使由凹陷閘極電極104產生的電場耗散，因此將凹陷閘極電極104配置在溝渠隔離段302a 之上可能夠使半導體裝置102在更高的電壓下操作。
儘管針對圖1的凹陷閘極電極104闡述了圖2A及圖2B，然而應理解，圖2A及圖2B亦適用於圖3、圖4及5A至圖5F中的任意一者中的凹陷閘極電極104。舉例而言，圖3、圖4及5A至圖5F中的任意一者可沿圖2A及圖2B中的任一者中的線A截取，或者沿圖2A及圖2B中的任一者中的一些其他合適的線(未示出)截取。儘管圖5A至圖5F中的溝渠隔離結構302及通道區106c被配置成如圖4所示，然而溝渠隔離結構302及通道區106c亦可作為另一種選擇被配置成如圖1及圖3所示。
參照圖6，提供其中凹陷閘極電極104凹陷至閘極介電層110中但未凹陷至基板106中的圖3的IC的一些替代實施例的剖視圖600。此外，源極/汲極區112的頂表面升高至基板106的頂表面上方，省略基礎介電層314及硬罩幕312，且CESL 316位於閘極介電層110的側壁上。在替代實施例中，保留基礎介電層314及/或硬罩幕312。
參照圖7A及圖7B，提供圖6的IC的各種實施例在與圖6的剖視圖600正交的方向上的剖視圖700A、剖視圖700B。圖7A及圖7B的剖視圖700A、700B是彼此的替代實施例，且圖6的剖視圖600可例如沿圖7A及圖7B中的任一者中的線B截取。在圖7A中，半導體裝置102是平面式FET，使得凹陷閘極電極104的底表面是平坦的或實質上是平坦的。在圖7B中，半導體裝置102是鰭式FET，使得凹陷閘極電極104的底表面包繞於由基 板106界定的鰭的頂部周圍。在圖7A及圖7B兩圖中，半導體裝置102局部上覆於溝渠隔離結構302上。
參照圖8A至圖8C，提供其中凹陷閘極電極104發生變化的圖6的IC的各種替代實施例的剖視圖800A至剖視圖800C。在圖8A中，第一特徵108a及第二特徵108b是倒置的圓角。在圖8B中，第一特徵108a及第二特徵108b是向上突起且具有圓形頂部的突起部。在圖8C中，第一特徵108a及第二特徵108b是向上突起且具有平整的或實質上平整的頂部的突起部。在替代實施例中，凹陷閘極電極104可為如圖1、圖3、圖4及圖5A至圖5F中的任意一者所示。
參照圖9，提供其中閘極介電層110上覆於源極/汲極區112上的圖6的IC的一些替代實施例的剖視圖900。此外，第一特徵108a與第二特徵108b更加對稱且凹陷閘極電極104的頂表面升高至閘極介電層110的頂表面上方。在替代實施例中，凹陷閘極電極104的頂表面可與閘極介電層110的頂表面大致相等或者凹陷在閘極介電層110的頂表面下方。
參照圖10，提供圖9的IC的一些替代實施例的剖視圖1000，其中第一特徵108a及第二特徵108b是向上突起且具有平整的或實質上平整的頂表面的突起部。此外，突起部的頂表面與閘極介電層110的頂表面大致相等。在替代實施例中，突起部的頂表面可升高至閘極介電層110的頂表面上方或凹陷在閘極介電層110的頂表面下方。在替代實施例中，凹陷閘極電極104可為 如圖1、圖3、圖4、圖5A至圖5F、圖6、圖7A、圖7B及圖8A至圖8C中的任意一者所示。
儘管針對圖1的凹陷閘極電極104闡述了圖2A及圖2B，然而應理解，圖2A及圖2B適用於圖6、圖7A、圖7B、圖8A至圖8C、圖9及圖10中的任意一者中的凹陷閘極電極104。舉例而言，圖6、圖7A、圖7B、圖8A至圖8C、圖9及圖10中的任意一者可沿圖2A及圖2B中的任一者中的線A截取，或者沿圖2A及圖2B中的任一者中的一些其他合適的線(未示出)截取。儘管針對圖6的半導體裝置102闡述了圖7A及圖7B，然而應理解，圖7A及圖7B可應用於圖8A至圖8C、圖9及圖10中的任意一者中的半導體裝置102。舉例而言，圖8A至圖8C、圖9及圖10中的任意一者可沿圖7A及圖7B中的任一者中的線B截取，或者沿圖7A及圖7B中的任一者中的一些其他合適的線(未示出)截取。
參照圖11至圖24，提供形成半導體裝置的方法的一些實施例的一系列剖視圖1100至2400，所述半導體裝置包括具有高厚度均勻性的凹陷閘極電極。剖視圖1100至2400對應於圖4的剖視圖400，且因此例示出圖4中的IC及半導體裝置102的形成。然而，剖視圖1100至2400所例示的方法亦可用於形成圖1、圖3、圖4及圖5A至圖5F中的任意一者中的IC及/或半導體裝置102。
如圖11的剖視圖1100所例示，提供基板106。基板106被第一基礎介電層314及第二基礎介電層1102覆蓋。此外，溝渠 隔離結構302延伸至基板106的頂部中，且亦被第一基礎介電層314及第二基礎介電層1102覆蓋。第二基礎介電層1102可為或包含例如氮化矽及/或一些其他合適的電介質。在一些實施例中，第一基礎介電層314是或包含氧化矽，而第二基礎介電層1102是或包含氮化矽。
同樣由圖11的剖視圖1100所例示，將基板106圖案化以形成延伸至基板106中達深度D1的槽1104。深度D1可為例如約500埃至1500埃、約500埃至1000埃、約1000埃至1500埃、約1000埃、或一些其他合適的值。圖案化可例如藉由微影/蝕刻製程或一些其他合適的製程來執行。微影/蝕刻製程可例如採用光阻罩幕1106及/或上覆於第二基礎介電層1102上的一些其他合適的罩幕。
如圖12的剖視圖1200所例示，沈積上覆於第二基礎介電層1102上且對槽1104進行襯墊的閘極介電層110。閘極介電層110在槽1104處凹陷且可為或包含例如氧化矽及/或一些其他合適的電介質。
同樣由圖12的剖視圖1200所例示，在閘極介電層110之上沈積多層膜1202且多層膜1202對槽1104進行襯墊。多層膜1202包括各自單獨凹陷於槽1104處的閘極電極層1204、第一犧牲層1206及第二犧牲層1208。閘極電極層1204是導電的且可為或包含例如經摻雜的多晶矽、金屬、一些其他合適的導電材料、或前述材料的任意組合。第一犧牲層1206上覆於閘極電極層1204 上且可為或包含例如氮化矽、氧化矽、氮氧化矽、一些其他合適的電介質、或前述材料的任意組合。第二犧牲層1208上覆於第一犧牲層1206上且為與第一犧牲層1206不同的材料。第二犧牲層1208可為氧化矽及/或一些其他合適的電介質。作為另一種選擇，第二犧牲層1208可為金屬、經摻雜的多晶矽、一些其他合適的導電材料、或前述材料的任意組合。在一些實施例中，閘極電極層1204與第二犧牲層1208是或包含相同的材料。此外，在一些實施例中，閘極電極層1204是或包括經摻雜的多晶矽，第一犧牲層1206是或包含氮化矽，且第二犧牲層1208是或包含氧化矽。
在一些實施例中，共形地沈積閘極介電層110以及多層膜1202的各個層。此外，在一些實施例中，閘極介電層110以及多層膜1202的各個層藉由化學氣相沈積(chemical vapor deposition，CVD)、物理氣相沈積(physical vapor deposition，PVD)、一些其他合適的沈積製程、或前述製程的任意組合來沈積。
閘極電極層1204沈積為厚度Tg，所述厚度Tg對應於此後由閘極電極層1204形成的凹陷閘極電極的最終厚度。由於CVD、PVD、及其他合適的沈積製程可形成具有高厚度均勻性的閘極電極層1204，因此凹陷閘極電極可具有高的厚度均勻性。當批量製造半導體裝置時，高的厚度均勻性可使得凹陷閘極電極及/或半導體裝置的電性特性具有高的均勻性。舉例而言，凹陷閘極電極的電阻及/或凹陷閘極電極的功函數可具有高的均勻性，使得半導體裝置的臨限值電壓可具有高的均勻性。
此外，厚度Tg使得閘極電極層1204的凹陷表面1204r升高至閘極介電層110的頂表面上方達距離D2。在替代實施例中，厚度Tg使得閘極電極層1204的凹陷表面1204r與閘極介電層110的頂表面大致相等(例如，距離D2約為零)。如將在下文中所見，厚度Tg的變化可能導致凹陷閘極電極具有不同的輪廓。
如圖13的剖視圖1300所例示，對第二犧牲層1208執行第一平坦化且第一平坦化終止於第一犧牲層1206上。第一平坦化可例如藉由CMP及/或一些其他合適的平坦化製程來執行。由於第一平坦化終止於第一犧牲層1206上且第一犧牲層1206在槽1104處凹陷，因此第二犧牲層1208保留在槽1104處。此外，在至少一些實施例中，第一平坦化藉由CMP來執行，不同的CMP移除速率可導致第二犧牲層1208處的碟化(dish)。如此一來，第二犧牲層1208的頂表面1208t可為凹形及/或第二犧牲層1208的厚度Ts可為不均勻的。
如圖14的剖視圖1400所例示，對多層膜1202執行第一蝕刻。第一蝕刻移除位於槽1104的側面處以及未被第二犧牲層1208覆蓋的部分第一犧牲層1206(參見例如圖13)。因此，第一犧牲層1206在第一犧牲層1206的周邊處以及分別在第一犧牲層1206的相對側上具有一對突起部1402。另外，第一蝕刻使閘極電極層1204薄化並移除第二犧牲層1208(參見例如圖13)。在替代實施例中，第一蝕刻未移除第二犧牲層1208而是使第二犧牲層1208薄化。不論第二犧牲層1208是被移除抑或是僅被第一蝕刻薄 化，第二犧牲層1208均用作罩幕來保護第一犧牲層1206的下伏部分。然而對於第二犧牲層1208，上覆於槽1104上的部分第一犧牲層1206將被移除或實質上薄化。
在一些實施例中，第一蝕刻是利用非選擇性蝕刻劑來執行。非選擇性蝕刻劑可例如為非選擇性的，此是由於其對於第一犧牲層1206具有與對於第二犧牲層1208及/或閘極電極層1204相同或實質上相同的蝕刻速率。在替代實施例中，第一蝕刻是利用相對於第二犧牲層1208及/或閘極電極層1204而言對第一犧牲層1206具有高選擇性(例如，高蝕刻速率)的選擇性蝕刻劑來執行。在一些實施例中，第一蝕刻是藉由乾式蝕刻來執行。在替代實施例中，第一蝕刻是藉由濕式蝕刻及/或一些其他合適類型的蝕刻來執行。
如圖15的剖視圖1500所例示，對閘極電極層1204執行第二蝕刻且第二蝕刻終止於第一犧牲層1206及閘極介電層110上。第二蝕刻移除位於槽1104的側面處以及未被第一犧牲層1206覆蓋的部分閘極電極層1204。因此，第二蝕刻在槽1104中形成凹陷閘極電極104。此外，第二蝕刻移除第二犧牲層1208的任意其餘部分(參見例如圖13)。
將第一犧牲層1206用作罩幕來保護閘極電極層1204的下伏部分。由於第一犧牲層1206保護閘極電極層1204且第二蝕刻終止於第一犧牲層1206上，因此凹陷閘極電極104的厚度Tg與經沈積的閘極電極層1204(參見例如圖12)的厚度相同，此厚 度與凹陷閘極電極104被第一犧牲層1206覆蓋的厚度相同。由於閘極電極層1204可以高的厚度均勻性沈積，因此凹陷閘極電極104可具有高的厚度均勻性。當批量製造凹陷閘極電極104時，高的厚度均勻性可使得凹陷閘極電極104的電性特性具有高的均勻性。
由於凹陷閘極電極104在凹陷閘極電極104的周邊處未被第一犧牲層1206覆蓋，因此第二蝕刻在凹陷閘極電極104的周邊處對凹陷閘極電極104過蝕刻。因此，第一特徵108a及第二特徵108b可分別位於凹陷閘極電極104的相對側上形成於凹陷閘極電極104的周邊處。凹陷閘極電極104的頂部佈局可例如如圖2A及圖2B中的任一者所示及/或圖15的剖視圖1500可例如沿圖2A及圖2B中的任一者中的線A截取。然而，其他頂部佈局亦是可行的。
第二蝕刻是利用相對於第一犧牲層1206及/或閘極介電層110而言對閘極電極層1204具有高蝕刻速率的選擇性蝕刻劑來執行。在一些實施例中，第二蝕刻是藉由乾式蝕刻來執行。在替代實施例中，第二蝕刻是藉由濕式蝕刻及/或一些其他合適類型的蝕刻來執行。然而，乾式蝕刻可獲得比濕式蝕刻高的選擇性。由於較高的選擇性，因此與濕式蝕刻相比，乾式蝕刻不太可能蝕刻穿過凹陷閘極電極104處的第一犧牲層1206。因此，與濕式蝕刻相比，乾式蝕刻不太可能對凹陷閘極電極104造成損壞。
在一些實施例中，第一蝕刻及第二蝕刻是在共用的處理 室內執行，使得基板106自第一蝕刻的開始至第二蝕刻結束保持在共用的處理室內。在替代實施例中，第一蝕刻及第二蝕刻是在單獨的處理室中執行。在一些實施例中，第一蝕刻及第二蝕刻是藉由相同的蝕刻類型來執行。舉例而言，第一蝕刻及第二蝕刻可藉由乾式蝕刻來執行。在替代實施例中，第一蝕刻及第二蝕刻藉由不同的蝕刻類型來執行。舉例而言，第一蝕刻可藉由濕式蝕刻執行，而第二蝕刻可藉由乾式蝕刻執行，或反之亦然。
在一些實施例中，第一蝕刻及第二蝕刻是在共用的處理室內藉由乾式蝕刻來執行並被界定為共用的乾式蝕刻製程。共用的乾式蝕刻製程可例如包括：在共用的處理室中利用第一組處理氣體執行第一蝕刻；在共用的處理室中自第一組處理氣體轉換至第二組處理氣體；以及在共用的處理室中利用第二組處理氣體執行第二蝕刻。
如圖16的剖視圖1600所例示，對第一犧牲層1206(參見例如圖15)執行第三蝕刻。第三蝕刻移除第一犧牲層1206。此外，在一些實施例中，第三蝕刻使凹陷閘極電極104的角變圓及/或使閘極介電層110的角變圓。第三蝕刻是使用相對於凹陷閘極電極104而言對第一犧牲層1206具有高選擇性(例如，高蝕刻速率)的蝕刻劑來執行，使得凹陷閘極電極104不被蝕刻及/或被最小程度地蝕刻。
在一些實施例中，第三蝕刻是藉由濕式蝕刻來執行。舉例而言，在其中第一犧牲層1206是或包含氮化矽的至少一些實施 例中，第三蝕刻可藉由使用包含磷酸(例如，H3PO4)的蝕刻劑的濕式蝕刻來執行。作為另一實例，在其中第一犧牲層1206是或包含氧化矽的至少一些實施例中，第三蝕刻可藉由使用包含稀釋氫氟酸(dilute hydrofluoric acid，DHF)的蝕刻劑的濕式蝕刻來執行。然而，其他合適的蝕刻劑亦適用於第三蝕刻。在替代實施例中，第二蝕刻製程是藉由乾式蝕刻及/或一些其他合適的蝕刻類型來執行。然而，藉由乾式蝕刻的物理離子轟擊(physical ion bombardment)比濕式蝕刻更可能對凹陷閘極電極104造成損壞。因此，乾式蝕刻更有可能導致凹陷閘極電極104的厚度Tg的不均勻性。如上所述，當批量製造凹陷閘極電極104時，厚度Tg的此種不均勻性可能導致凹陷閘極電極104的電性特性具有不均勻性。
如圖17的剖視圖1700所例示，對閘極介電層110執行第四蝕刻。第四蝕刻移除上覆於第二基礎介電層1102上的部分閘極介電層110。此外，第四蝕刻在第一特徵108a及第二特徵108b處使凹陷閘極電極104的角1702變圓。第四蝕刻是使用相對於凹陷閘極電極104而言對閘極介電層110具有高選擇性(例如，高蝕刻速率)的蝕刻劑來執行，使得凹陷閘極電極104不被蝕刻及/或被最小程度地蝕刻。
在一些實施例中，第四蝕刻是藉由濕式蝕刻來執行。舉例而言，在其中閘極介電層110是或包含氧化矽的至少一些實施例中，第四蝕刻可藉由使用包含DHF的蝕刻劑的濕式蝕刻來執行。然而，其他合適的蝕刻劑亦適用於第四蝕刻。在替代實施例 中，第四蝕刻是藉由乾式蝕刻及/或一些其他合適的蝕刻類型來執行。然而，藉由乾式蝕刻的離子轟擊比濕式蝕刻更有可能對凹陷閘極電極104造成損壞。
在一些實施例中，閘極介電層110與第一犧牲層1206(參見例如圖15)是或包含相同的材料。舉例而言，閘極介電層110及第一犧牲層1206可為或包含氧化矽。在其中閘極介電層110與第一犧牲層1206是或包含相同材料的至少一些實施例中，第三蝕刻與第四蝕刻藉由相同的蝕刻動作一起執行。舉例而言，在其中閘極介電層110及第一犧牲層1206是或包含氧化矽的至少一些實施例中，第三蝕刻及第四蝕刻可藉由使用DHF的濕式蝕刻一起執行。因此，在一些實施例中，同時移除閘極介電層110及第一犧牲層1206。
如圖18的剖視圖1800所例示，對第二基礎介電層1102執行第五蝕刻。第五蝕刻移除第二基礎介電層1102。此外，第五蝕刻進一步在第一特徵108a及第二特徵108b處使凹陷閘極電極104的角1702變圓。第五蝕刻是使用相對於凹陷閘極電極104而言對第二基礎介電層1102具有高選擇性(例如，高蝕刻速率)的蝕刻劑來執行，使得凹陷閘極電極104不被蝕刻及/或被最小程度地蝕刻。
在一些實施例中，第五蝕刻是藉由濕式蝕刻來執行。舉例而言，在其中第二基礎介電層1102是或包含氮化矽的至少一些實施例中，第五蝕刻可藉由使用包含磷酸(例如，H3PO4)的蝕刻 劑的濕式蝕刻來執行。然而，其他合適的蝕刻劑亦適用於第五蝕刻。在替代實施例中，第五蝕刻是藉由乾式蝕刻及/或一些其他合適的蝕刻類型來執行。然而，藉由乾式蝕刻的離子轟擊比濕式蝕刻更有可能對凹陷閘極電極104造成損壞。
在一些實施例中，第一蝕刻及第二蝕刻是藉由乾式蝕刻來執行及/或定義多步驟的乾式蝕刻製程，而第三蝕刻、第四蝕刻及第五蝕刻是藉由濕式蝕刻來執行及/或定義多步驟的濕式蝕刻製程。在一些實施例中，第二基礎介電層1102(參見例如圖17)及第一犧牲層1206(參見例如圖15)是或包含氮化矽，而閘極介電層110是或包含氧化矽。在至少一些此種實施例中，第三蝕刻及第五蝕刻是藉由使用包含磷酸的蝕刻劑的濕式蝕刻來執行，而第四蝕刻是藉由使用包含DHF的蝕刻劑的濕式蝕刻來執行。
如圖19的剖視圖1900所例示，在凹陷閘極電極104及基板106之上沈積硬罩幕層1902。硬罩幕層1902可為或包含例如氮化矽、氧化矽、一些其他合適的電介質、或前述材料的任意組合。
如圖20的剖視圖2000所例示，將硬罩幕層1902(例如，參見圖19)圖案化以自凹陷閘極電極104的側面移除硬罩幕層1902並形成上覆於凹陷閘極電極104上的硬罩幕312。圖案化可例如藉由微影/蝕刻或一些其他合適的圖案化製程來執行。微影/蝕刻製程可例如採用光阻罩幕2002及/或上覆於硬罩幕層1902上的一些其他合適的罩幕。
如圖21的剖視圖2100所例示，在基板106中形成一對源極/汲極區112。源極/汲極區112分別形成於凹陷閘極電極104的相對側上。源極/汲極區112可例如藉由向基板106中進行的離子注入、磊晶沈積製程、一些其他合適的製程、或前述製程的任意組合來形成。凹陷閘極電極104、閘極介電層110及源極/汲極區112局部或全部界定成半導體裝置102。半導體裝置102可為例如FET、一些其他合適的電晶體、記憶體單元、或一些其他合適的半導體裝置。
同樣由圖21的剖視圖2100所例示，在硬罩幕312及基板106之上沈積CESL 316及第一ILD層306a。第一ILD層306a可例如為或包含氧化矽及/或一些其他合適的電介質。
如圖22的剖視圖2200所例示，對第一ILD層306a及CESL 316執行第二平坦化以暴露出硬罩幕312。此外，第二平坦化使第一ILD層306a的頂表面及CESL 316的頂表面與硬罩幕312的頂表面共面。第二平坦化可例如藉由CMP及/或一些其他合適的平坦化製程來執行。
如圖23的剖視圖2300所例示，將硬罩幕312圖案化以形成暴露出凹陷閘極電極104的開口2302。圖案化可例如藉由微影/蝕刻或一些其他合適的圖案化製程來執行。微影/蝕刻製程可例如採用光阻罩幕2304及/或上覆於硬罩幕312上的一些其他合適的罩幕。
同樣由圖23的剖視圖2300所例示，在開口2302中且 在凹陷閘極電極104上形成矽化物層310。矽化物層310可例如藉由自對準矽化物(salicide)製程及/或一些其他合適的矽化物形成製程來形成。
如圖24的剖視圖2400所例示，形成第二ILD層306b，第二ILD層306b填充開口2302(參見例如圖23)且進一步上覆於第一ILD層306a及矽化物層310上。第二ILD層306b可例如為或包含氧化矽及/或一些其他合適的電介質。用於形成第二ILD層306b的製程可例如包括：沈積第二ILD層306b；且隨後向第二ILD層306b的頂表面中執行平坦化。
同樣由圖24的剖視圖2400所例示，在第二ILD層306b中形成分別自源極/汲極區112及矽化物層310延伸的接觸通孔308。形成接觸通孔308的製程可例如包括：選擇性地蝕刻第一ILD層306a及第二ILD層306b以形成接觸開口；在接觸開口中沈積導電材料；以及對導電材料進行平坦化。然而，其他製程亦是可行的。
由於凹陷閘極電極104是根據本揭露的方法形成，因此凹陷閘極電極104的厚度Tg具有高的均勻性且凹陷閘極電極104在凹陷閘極電極104的中心處不太可能太薄。若凹陷閘極電極104在凹陷閘極電極104的中心處變得太薄，則接觸通孔308的形成可能過蝕刻穿過凹陷閘極電極104且損壞閘極介電層110。此種損壞會使半導體裝置102的效能劣化及/或導致半導體裝置102的故障。
儘管圖11至圖24是參照一種方法的各種實施例進行闡述，然而應理解，圖11至圖24中所示的結構並不限於所述方法，而是可單獨地獨立於所述方法。儘管圖11至圖24被闡述為一系列動作，然而應理解，在其他實施例中，動作的次序可改變。儘管圖11至圖24例示且闡述為一組特定動作，然而在其他實施例中，可省略例示及/或闡述的一些動作。此外，未例示出及/或闡述的動作可包括在其他實施例中。
參照圖25至圖29，提供圖11至圖24的方法的一些替代實施例的一系列剖視圖2500至剖視圖2900，其中閘極電極層具有相對於閘極氧化層的頂表面而言凹陷的凹陷表面。剖視圖2500至剖視圖2900對應於圖5B的剖視圖500B，且因此例示出圖5B中的IC及半導體裝置102的形成。然而，剖視圖2500至剖視圖2900所例示的方法亦可用於形成圖1、圖3、圖4及圖5A至圖5F中的任意者中的IC及/或半導體裝置102。
如圖25的剖視圖2500所例示，在基板106中形成槽1104。此外，沈積對槽1104進行襯墊的閘極介電層110及多層膜1202。除了閘極電極層1204的凹陷表面1204r凹陷至閘極介電層110的頂表面下方達距離D2之外，分別如針對圖11及圖12所例示及闡述形成槽1104、閘極介電層110及多層膜1202。
如圖26的剖視圖2600所例示，如針對圖13所闡述，對第二犧牲層1208執行第一平坦化。
如圖27的剖視圖2700所例示，如針對圖14及圖15所 闡述，分別執行第一蝕刻及第二蝕刻以形成凹陷閘極電極104。由於閘極電極層1204的凹陷表面1204r凹陷在閘極介電層110的頂表面下方，因此第一特徵108a及第二特徵108b是向上突起且具有平整的或實質上平整的頂表面的突起部。在替代實施例中，頂表面是彎曲的及/或具有一些其他合適的輪廓。
如圖28的剖視圖2800所例示，執行第三蝕刻、第四蝕刻及第五蝕刻以分別移除：1)第一犧牲層1206(參見例如圖27)；2)位於凹陷閘極電極104的側面處的閘極介電層110；以及3)第二基礎介電層1102(參見例如圖27)。第三蝕刻、第四蝕刻及第五蝕刻可例如分別如針對圖16至圖18所闡述來執行。如上所述，在其中閘極介電層110與第一犧牲層1206是或包含相同材料的至少一些實施例中，藉由相同的蝕刻動作一起執行第三蝕刻與第四蝕刻。因此，在一些實施例中，同時移除閘極介電層110及第一犧牲層1206。
如圖29的剖視圖2900所例示，如針對圖19至圖24所闡述形成第一ILD層306a及第二ILD層306b、CESL 316、矽化物層310、源極/汲極區112、接觸通孔308及硬罩幕312。
儘管圖25至圖29是參照一種方法的各種實施例來闡述，然而應理解，圖25至圖29中所示的結構不限於所述方法，而是可單獨地獨立於所述方法。儘管圖25至圖29被闡述為一系列動作，然而應理解，在其他實施例中，動作的次序可改變。儘管圖25至圖29例示且闡述為一組特定動作，然而在其他實施例 中，可省略例示及/或闡述的一些動作。此外，未例示及/或闡述的動作可包括在其他實施例中。
參照圖30至圖34，提供圖11至圖24的方法的一些替代實施例的一系列剖視圖3000至剖視圖3400，其中閘極電極層具有升高至閘極介電層的頂表面上方達較大量的凹陷表面。剖視圖3000至剖視圖3400對應於圖5A的剖視圖500A，且因此例示出圖5A中的IC及半導體裝置102的形成。然而，剖視圖3000至剖視圖3400所例示的方法亦可用於形成圖1、圖3、圖4及圖5A至圖5F中的任意者中的IC及/或半導體裝置102。
如圖30的剖視圖3000所例示，在基板106中形成槽1104。此外，沈積對槽1104進行襯墊的閘極介電層110及多層膜1202。除了閘極電極層1204的厚度Tg大於圖12中的厚度之外，如分別針對圖11及圖12例示及闡述形成槽1104、閘極介電層110及多層膜1202。
如圖31的剖視圖3100所例示，如針對圖13所闡述，對第二犧牲層1208執行第一平坦化。
如圖32的剖視圖3200所例示，如針對圖14及圖15所闡述，分別執行第一蝕刻及第二蝕刻以形成凹陷閘極電極104。由於閘極電極層1204的厚度Tg大於圖15中的厚度，因此第一特徵108a及第二特徵108b與圖15中相比更不對稱。
如圖33的剖視圖3300所例示，執行第三蝕刻、第四蝕刻及第五蝕刻以分別移除：1)第一犧牲層1206(參見例如圖32)； 2)位於凹陷閘極電極104的側面處的閘極介電層110；以及3)第二基礎介電層1102(參見例如圖32)。第三蝕刻、第四蝕刻及第五蝕刻可例如分別如針對圖16至圖18所闡述來執行。如上所述，在其中閘極介電層110與第一犧牲層1206是或包含相同材料的至少一些實施例中，第三蝕刻與第四蝕刻是藉由相同的蝕刻動作一起執行。因此，在一些實施例中，同時移除閘極介電層110及第一犧牲層1206。
如圖34的剖視圖3400所例示，如針對圖19至圖24所闡述形成第一ILD層306a及第二ILD層306b、CESL 316、矽化物層310、源極/汲極區112、接觸通孔308及硬罩幕312。
儘管圖30至圖34是參照一種方法的各種實施例來闡述，然而應理解，圖30至圖34中所示的結構不限於所述方法，而是可單獨地獨立於所述方法。儘管圖30至圖34被闡述為一系列動作，然而應理解，在其他實施例中，動作的次序可改變。儘管圖30至圖34例示且闡述為一組特定動作，然而在其他實施例中，可省略例示及/或闡述的一些動作。此外，未例示出及/或闡述的動作可包括在其他實施例中。
參照圖35，提供圖11至圖34的方法的一些實施例的方塊圖3500。
在3502處，在基板及基礎介電層中形成槽。參見，例如圖11、圖25或圖30。
在3504處，沈積對槽進行襯墊及局部填充的閘極介電 層。參見，例如圖12、圖25或圖30。
在3506處，在閘極介電層之上沈積對槽的其餘部分進行填充的多層膜，且多層膜包括閘極電極層、位於閘極介電層之上的第一犧牲層以及位於第一犧牲層之上的第二犧牲層。參見，例如圖12、圖25或圖30。
在3508處，對第二犧牲層執行平坦化，其中平坦化終止於第一犧牲層上且移除位於槽的側面處的第二犧牲層。參見，例如圖13、圖26或圖31。
在3510處，對第一犧牲層及第二犧牲層執行第一蝕刻以移除位於槽的側面處的第一犧牲層並移除或薄化位於槽之上的第二犧牲層，其中第二犧牲層用作罩幕以保護第一犧牲層的下伏部分。參見，例如圖14、圖27或圖32。
在3512處，對閘極電極層執行第二蝕刻以在槽中形成閘極電極，其中第二蝕刻終止於第一犧牲層及閘極介電層上且其中第一犧牲層用作罩幕以保護閘極電極層的下伏部分。參見，例如圖15、圖27或圖32。在一些實施例中，第一蝕刻及/或第二蝕刻是藉由乾式蝕刻來執行。在一些實施例中，第一蝕刻及第二蝕刻在公共的處理室中藉由公共的乾式蝕刻製程來執行。
在3514處，執行一系列附加蝕刻以移除位於閘極電極之上的第一犧牲層、位於閘極電極的側面處的閘極介電層、以及基礎介電層。參見，例如圖16至圖18、圖28或圖33。在一些實施例中，藉由濕式蝕刻來執行一系列蝕刻。
在3516處，在閘極電極之上形成硬罩幕。參見，例如圖19及圖20、圖29或圖34。
在3518處，在基板中且分別在閘極電極的相對側上形成源極/汲極區。參見，例如圖21、圖29或圖34。
在3520處，在閘極電極上且在硬罩幕的開口中形成矽化物層。參見，例如圖21至圖23、圖29或圖34。
在3522處，分別在矽化物層及源極/汲極區上形成接觸通孔。參見，例如圖24、圖29或圖34。
儘管圖35的方塊圖3500在本文中被例示及闡述為一系列動作或事件，然而應理解，該些動作或事件的例示次序不應被解釋為具有限制性意義。舉例而言，一些動作可能以不同的次序發生及/或與除本文中例示及/或闡述的動作或事件之外的其他動作或事件同時發生。另外，在實施本文說明的一或多個態樣或實施例時可能並不需要所有所例示的動作，且本文中所繪示的動作中的一或多個動作可在一或多個不同的動作及/或階段中施行。
參照圖36至圖43，提供其中形成凹陷閘極電極來代替虛設結構的圖11至圖24的方法的一些替代實施例的一系列剖視圖3600至剖視圖4300。剖視圖3600至剖視圖4300對應於圖6的剖視圖600，且因此例示出圖6中的IC及半導體裝置102的形成。然而，剖視圖3600至剖視圖4300所例示的方法亦可用於形成圖7A、圖7B、圖8A至圖8C、圖9及圖10中的任意者中的IC及/或半導體裝置102。
如圖36的剖視圖3600所例示，提供基板106。基板106位於一對源極/汲極區112、虛設結構3602、CESL 316及第一ILD層306a之下且支撐所述一對源極/汲極區112、虛設結構3602、CESL 316及第一ILD層306a。虛設結構3602在側向上位於源極/汲極區112之間且在側向上被CESL 316及第一ILD層306a環繞。第一ILD層306a上覆於源極/汲極區112上且藉由CESL 316與源極/汲極區112隔開。
如圖37的剖視圖3700所例示，移除虛設結構3602(參見例如圖36)以暴露或以其他方式形成具有深度D1的槽1104。深度D1可例如為約500埃至1500埃、約500埃至1000埃、約1000埃至1500埃、約1000埃、或一些其他合適的值。所述移除可例如藉由微影/蝕刻製程或一些其他合適的製程來執行。微影/蝕刻製程可例如採用光阻罩幕3702及/或上覆於第一ILD層306a上的一些其他合適的罩幕。
如圖38的剖視圖3800所例示，沈積對槽1104進行襯墊的閘極介電層110及多層膜1202。閘極介電層110及多層膜1202如針對圖12所例示及闡述所示形成。
如圖39的剖視圖3900所例示，如針對圖13所闡述，對第二犧牲層1208執行第一平坦化。
如圖40的剖視圖4000所例示，如針對圖14及圖15所闡述，對多層膜1202(參見例如圖39)執行第一蝕刻及第二蝕刻以形成凹陷閘極電極104。
如圖41的剖視圖4100所例示，執行第三蝕刻及第四蝕刻以移除：1)第一犧牲層1206(參見例如圖40)；以及2)位於凹陷閘極電極104的側面處的閘極介電層110。可例如如針對圖16及圖17所闡述執行第三蝕刻及第四蝕刻。
如圖42的剖視圖4200所例示，在凹陷閘極電極104上形成矽化物層310。矽化物層310可例如藉由自對準矽化物製程及/或一些其他合適的矽化物形成製程來形成。
如圖43的剖視圖4300所例示，如針對圖24所闡述形成第二ILD層306b及接觸通孔308。
儘管圖36至圖43是參照一種方法的各種實施例來闡述，然而應理解，圖36至圖43中所示的結構不限於所述方法，而是可單獨地獨立於所述方法。儘管圖36至圖43被闡述為一系列動作，然而應理解，在其他實施例中，動作的次序可改變。儘管圖36至圖43例示且闡述為一組特定動作，然而在其他實施例中，可省略例示及/或闡述的一些動作。此外，未例示出及/或闡述的動作可包括在其他實施例中。
參照圖44至圖49，提供圖36至圖43的方法的一些替代實施例的一系列剖視圖4400至剖視圖4900，其中閘極電極層具有相對於閘極氧化層的頂表面而言凹陷的凹陷表面。剖視圖4400至剖視圖4900對應於圖8B的剖視圖800B，且因此例示出圖8B中的IC及半導體裝置102的形成。然而，由剖視圖4400至剖視圖4900例示出的方法亦可用於形成圖6、圖7A、圖7B、圖8A、圖 8C、圖9及圖10中的任意者中的IC及/或半導體裝置102。
如圖44的剖視圖4400所例示，形成槽1104。此外，沈積對槽1104進行襯墊的閘極介電層110及多層膜1202。槽1104如針對圖36及圖37闡述所示形成。除了閘極電極層1204的凹陷表面1204r凹陷至閘極介電層110的頂表面下方達距離D2之外，分別如針對圖11及圖12所例示及所闡述形成閘極介電層110及多層膜1202。
如圖45的剖視圖4500所例示，如針對圖13所闡述，對第二犧牲層1208執行第一平坦化。
如圖46的剖視圖4600所例示，如針對圖14及圖15所闡述，分別執行第一蝕刻及第二蝕刻以形成凹陷閘極電極104。由於閘極電極層1204的凹陷表面1204r凹陷在閘極介電層110的頂表面下方，因此第一特徵108a及第二特徵108b是突起部而非槽。
如圖47的剖視圖4700所例示，執行第三蝕刻及第四蝕刻以分別移除：1)第一犧牲層1206(參見例如圖46)；以及2)位於凹陷閘極電極104的側面處的閘極介電層110。第三蝕刻及第四蝕刻可例如針對如圖16及圖17闡述所示來執行。
如圖48的剖視圖4800所例示，在凹陷閘極電極104上形成矽化物層310。矽化物層310可例如藉由自對準矽化物製程及/或一些其他合適的矽化物形成製程來形成。
如圖49的剖視圖4900所例示，如針對圖24闡述所示形成第二ILD層306b及接觸通孔308。
儘管圖44至圖49是參照一種方法的各種實施例來闡述，然而應理解，圖44至圖49中所示的結構不限於所述方法，而是可單獨地獨立於所述方法。儘管圖44至圖49被闡述為一系列動作，然而應理解，在其他實施例中，動作的次序可改變。儘管圖44至圖49例示且闡述為一組特定動作，然而在其他實施例中，可省略例示及/或闡述的一些動作。此外，未例示出及/或闡述的動作可包括在其他實施例中。
參照圖50，提供圖36至圖49的方法的一些實施例的方塊圖。
在5002處，移除上覆於基板上的虛設結構以形成槽，其中槽位於源極/汲極區之間。參見，例如圖36及圖37或圖44。
在5004處，沈積對槽進行襯墊及局部填充的閘極介電層。參見，例如圖38或圖44。
在5006處，在閘極介電層之上沈積對槽的其餘部分進行填充的多層膜，且多層膜包括閘極電極層、位於閘極介電層之上的第一犧牲層以及位於第一犧牲層之上的第二犧牲層。參見，例如圖38或圖44。
在5008處，對多層膜執行平坦化，其中平坦化終止於第一犧牲層上且移除位於槽的側面處的第二犧牲層。參見，例如圖39或圖45。
在5010處，對第一犧牲層及第二犧牲層執行第一蝕刻，以移除位於槽的側面處的第一犧牲層且移除或薄化位於槽之上的 第二犧牲層，其中第二犧牲層用作罩幕以保護第一犧牲層的下伏部分。參見，例如圖40或圖46。
在5012處，對閘極電極層執行第二蝕刻以在槽中形成閘極電極，其中第二蝕刻終止於第一犧牲層及閘極介電層上，且其中第一犧牲層用作罩幕以保護閘極電極層的下伏部分。參見例如圖40或圖46。在一些實施例中，第一蝕刻及/或第二蝕刻是藉由乾式蝕刻來執行。在一些實施例中，第一蝕刻及第二蝕刻是在共用的處理室中藉由共用的乾式蝕刻製程來執行。
在5014處，執行一系列附加蝕刻以移除位於閘極電極之上的第一犧牲層及位於閘極電極的側面處的閘極介電層。參見例如圖41或圖47。在一些實施例中，所述一系列蝕刻是藉由濕式蝕刻來執行。
在5016處，在閘極電極上形成矽化物層。參見例如圖42或圖48。
在5018處，分別在矽化物層及源極/汲極區上形成接觸通孔。參見例如圖43或圖49。
儘管在本文中將圖50的方塊圖5000例示並闡述為一系列動作或事件，然而應理解，該些動作或事件的例示次序不應被解釋為具有限制性意義。舉例而言，一些動作可能以不同的次序發生及/或與除本文中例示及/或闡述的動作或事件之外的其他動作或事件同時發生。此外，在實施本文說明的一或多個態樣或實施例時可能並不需要所有例示動作，且本文中所繪示的動作中的 一或多個動作可在一或多個不同的動作及/或階段中施行。
在一些實施例中，本揭露提供一種半導體裝置，所述半導體裝置包括：基板；一對源極/汲極區，位於所述基板中；閘極介電層，上覆於所述基板上；以及閘極電極，凹陷至所述閘極介電層的頂部中且在側向上位於所述源極/汲極區之間，其中所述閘極電極的頂表面具有分別位於所述閘極電極的相對側上的第一邊緣與第二邊緣，其中所述閘極電極的厚度自所述第一邊緣至所述第二邊緣實質上均勻，且其中所述閘極電極具有一對特徵，所述一對特徵分別位於所述第一邊緣及所述第二邊緣處。在一些實施例中，所述特徵是倒置的圓角。在一些實施例中，所述特徵是向上的突起部。在一些實施例中，所述特徵是凹槽。在一些實施例中，所述一對特徵包括分別具有第一橫截面輪廓及第二橫截面輪廓的第一特徵及第二特徵，其中所述第一橫截面輪廓是所述第二橫截面輪廓的鏡像。在一些實施例中，所述特徵是共用特徵的不同的區，所述共用特徵在側向上以閉合路徑延伸以環繞所述閘極電極的所述頂表面。在一些實施例中，所述閘極電極凹陷至所述基板的頂部中且藉由所述閘極介電層而與所述基板隔開。在一些實施例中，所述基板界定向上突起的鰭，其中所述閘極電極包繞於所述鰭的頂部周圍。
在一些實施例中，本揭露提供一種IC，所述IC包括：基板；一對源極/汲極區，位於所述基板中；閘極電極，在側向上位於所述源極/汲極區之間，其中所述閘極電極的頂部具有在側向上 以閉合路徑沿所述閘極電極的周邊延伸的特徵，其中所述特徵具有分別位於所述閘極電極的相對側上的第一段與第二段，其中所述閘極電極的所述頂部自所述第一段至所述第二段為實質上平整的，且其中所述特徵是突起部或凹部；以及閘極介電層，自所述閘極電極的側壁至所述閘極電極的底表面包繞於所述閘極電極的底部周圍。在一些實施例中，所述特徵是向上突起的突起部。在一些實施例中，所述特徵是倒置的角，所述倒置的角自所述閘極電極的頂表面至所述閘極電極的側壁以減小的斜率向下彎曲。在一些實施例中，所述特徵是槽。在一些實施例中，所述IC更包括：ILD層，上覆於所述基板及所述源極/汲極區上，其中所述閘極電極下沈至所述ILD層的頂部中，其中所述閘極介電層將所述閘極電極與所述基板及所述ILD層的側壁隔開。在一些實施例中，所述閘極電極下沈至所述基板的頂部中，使得所述閘極電極的底表面位於所述基板的頂表面下方。
在一些實施例中，本揭露提供一種形成半導體裝置的方法，所述方法包括：形成上覆於基板上的槽；沈積對所述槽進行襯墊及局部填充的閘極介電層；在所述閘極介電層之上沈積對所述槽的其餘部分進行填充的多層膜，所述多層膜包括閘極電極層、位於所述閘極電極層之上的第一犧牲層及位於所述第一犧牲層之上的第二犧牲層；對所述第二犧牲層執行平坦化，所述平坦化終止於所述第一犧牲層上並移除位於所述槽的側面處的所述第二犧牲層；對所述第一犧牲層及所述第二犧牲層執行第一蝕刻， 以移除位於所述槽的所述側面處的所述第一犧牲層；以及使用所述第一犧牲層作為罩幕對所述閘極電極層執行第二蝕刻，以移除位於所述槽的所述側面處的所述閘極電極層並形成在所述槽中位於所述第一犧牲層之下的閘極電極。在一些實施例中，所述第一蝕刻與所述第二蝕刻是藉由共用的乾式蝕刻製程來執行。在一些實施例中，所述第一蝕刻是對所述第一犧牲層與對所述第二犧牲層具有實質上相同的蝕刻速率的非選擇性蝕刻，且其中所述第二蝕刻是相對於所述第一犧牲層而言對所述閘極電極層具有高的蝕刻速率的選擇性蝕刻。在一些實施例中，所述方法更包括：在所述第二蝕刻之後對所述第一犧牲層執行第三蝕刻，以自所述閘極電極的頂部移除所述第一犧牲層；以及執行第四蝕刻，以移除位於所述槽的側面處的所述閘極介電層。在一些實施例中，所述第三蝕刻與所述第四蝕刻是藉由使用相同的蝕刻劑的共用的濕式蝕刻製程來執行。在一些實施例中，所述形成所述槽包括向所述基板中執行蝕刻以在所述基板中形成所述槽。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。
3500:方塊圖
3502、3504、3506、3508、3510、3512、3514、1516、3518、3520、3522:動作

Claims (10)

  1. 一種半導體裝置，包括：基板；一對源極/汲極區，位於所述基板中；閘極介電層，上覆於所述基板上；以及閘極電極，凹陷至所述閘極介電層的頂部中且在平行於所述基板的頂表面的側向上位於所述源極/汲極區之間，其中所述閘極電極的頂表面具有分別位於所述閘極電極的相對側上的第一邊緣與第二邊緣，其中所述閘極電極的厚度自所述第一邊緣至所述第二邊緣實質上均勻，且其中所述閘極電極具有一對特徵，所述一對特徵分別位於所述第一邊緣及所述第二邊緣處。
  2. 如請求項1所述的半導體裝置，其中所述特徵是倒置的圓角、向上的突起部或凹槽。
  3. 如請求項1所述的半導體裝置，其中所述特徵是共用特徵的不同的區，所述共用特徵在側向上以閉合路徑延伸以環繞所述閘極電極的所述頂表面。
  4. 如請求項1所述的半導體裝置，其中所述閘極電極凹陷至所述基板的頂部中且藉由所述閘極介電層而與所述基板隔開。
  5. 如請求項1所述的半導體裝置，其中所述基板界定向上突起的鰭，且其中所述閘極電極包繞於所述鰭的頂部周圍。
  6. 一種積體電路，包括： 基板；一對源極/汲極區，位於所述基板中；閘極電極，在側向上位於所述源極/汲極區之間，其中所述閘極電極的頂部具有在側向上以閉合路徑沿所述閘極電極的周邊延伸的特徵，其中所述特徵具有分別位於所述閘極電極的相對側上的第一段與第二段，其中所述閘極電極的所述頂部自所述第一段至所述第二段為實質上平整的，且其中所述特徵是突起部或凹部；以及閘極介電層，自所述閘極電極的側壁至所述閘極電極的底表面包繞於所述閘極電極的底部周圍。
  7. 如請求項6所述的積體電路，更包括：層間介電(ILD)層，上覆於所述基板及所述源極/汲極區上，其中所述閘極電極下沈至所述層間介電層的頂部中，且其中所述閘極介電層將所述閘極電極與所述基板及所述層間介電層的側壁隔開。
  8. 一種形成半導體裝置的方法，所述方法包括：形成上覆於基板上的槽；沈積對所述槽進行襯墊及局部填充的閘極介電層；在所述閘極介電層之上沈積對所述槽的其餘部分進行填充的多層膜，且所述多層膜包括閘極電極層、位於所述閘極電極層之上的第一犧牲層及位於所述第一犧牲層之上的第二犧牲層；對所述第二犧牲層執行平坦化，所述平坦化終止於所述第一 犧牲層上並移除位於所述槽的側面處的所述第二犧牲層；對所述第一犧牲層及所述第二犧牲層執行第一蝕刻，以移除位於所述槽的所述側面處的所述第一犧牲層；以及使用所述第一犧牲層作為罩幕對所述閘極電極層中執行第二蝕刻，以移除位於所述槽的所述側面處的所述閘極電極層並形成在所述槽中位於所述第一犧牲層之下的閘極電極。
  9. 如請求項8所述的方法，其中所述第一蝕刻與所述第二蝕刻是藉由共用的乾式蝕刻製程來執行。
  10. 如請求項8所述的方法，更包括：在所述第二蝕刻之後對所述第一犧牲層執行第三蝕刻，以自所述閘極電極的頂部移除所述第一犧牲層；以及執行第四蝕刻，以移除位於所述槽的所述側面處的所述閘極介電層。
TW109131369A 2014-07-31 2020-09-11 半導體裝置及其形成方法 TWI772887B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2014/070164 WO2016016984A1 (ja) 2014-07-31 2014-07-31 撮像装置およびその被写体追尾方法
US16/822,424 US11445104B2 (en) 2014-07-31 2020-03-18 Device with a recessed gate electrode that has high thickness uniformity
US16/822,424 2020-03-18

Publications (2)

Publication Number Publication Date
TW202137556A TW202137556A (zh) 2021-10-01
TWI772887B true TWI772887B (zh) 2022-08-01

Family

ID=55216925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131369A TWI772887B (zh) 2014-07-31 2020-09-11 半導體裝置及其形成方法

Country Status (7)

Country Link
US (6) US10609273B2 (zh)
JP (1) JPWO2016016984A1 (zh)
KR (1) KR102375643B1 (zh)
CN (2) CN106575027B (zh)
DE (1) DE102020108663A1 (zh)
TW (1) TWI772887B (zh)
WO (1) WO2016016984A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6525724B2 (ja) * 2015-05-20 2019-06-05 キヤノン株式会社 パンニング情報表示装置、パンニング情報の表示処理を実行する方法およびパンニング情報表示プログラム
US10291842B2 (en) * 2015-06-23 2019-05-14 Samsung Electronics Co., Ltd. Digital photographing apparatus and method of operating the same
JP6552315B2 (ja) * 2015-07-27 2019-07-31 キヤノン株式会社 撮像装置
JP6648916B2 (ja) * 2015-07-27 2020-02-14 キヤノン株式会社 撮像装置
US10270965B2 (en) 2015-12-04 2019-04-23 Ebay Inc. Automatic guided capturing and presentation of images
KR20180020689A (ko) * 2016-08-19 2018-02-28 엘지전자 주식회사 이동 단말기
KR102593824B1 (ko) 2016-08-31 2023-10-25 삼성전자주식회사 카메라를 제어하기 위한 방법 및 그 전자 장치
JP6906995B2 (ja) * 2017-03-27 2021-07-21 キヤノン株式会社 電子機器、撮像装置、及び制御方法、並びにプログラム
JP6979799B2 (ja) * 2017-06-06 2021-12-15 ローム株式会社 カメラおよび動画の撮影方法
US10863079B2 (en) * 2017-07-13 2020-12-08 Canon Kabushiki Kaisha Control apparatus, image capturing apparatus, and non-transitory computer-readable storage medium
CN108605081B (zh) * 2017-07-18 2020-09-01 杭州他若信息科技有限公司 智能目标追踪
KR102645340B1 (ko) * 2018-02-23 2024-03-08 삼성전자주식회사 전자 장치 및 그의 녹화 방법
CN108897789B (zh) * 2018-06-11 2022-07-26 西南科技大学 一种跨平台的社交网络用户身份识别方法
TWI670646B (zh) 2018-06-15 2019-09-01 財團法人工業技術研究院 資訊顯示方法及其顯示系統
TWI693828B (zh) * 2018-06-28 2020-05-11 圓展科技股份有限公司 顯示擷取裝置與其操作方法
US10679065B2 (en) * 2018-07-03 2020-06-09 Hitachi, Ltd. Non-invasive data extraction from digital displays
AT521845B1 (de) * 2018-09-26 2021-05-15 Waits Martin Verfahren zur Fokuseinstellung einer Filmkamera
KR102170921B1 (ko) * 2018-11-13 2020-10-28 에이치엔티 일렉트로닉스(주) 촬영 시스템 및 촬영 시스템 제어방법
CN109889727A (zh) * 2019-03-14 2019-06-14 睿魔智能科技（深圳）有限公司 无人拍摄目标切换方法及系统、无人摄像机及存储介质
JP2020167517A (ja) * 2019-03-29 2020-10-08 ソニー株式会社 画像処理装置と画像処理方法とプログラムおよび撮像装置
JP7296817B2 (ja) * 2019-08-07 2023-06-23 キヤノン株式会社 撮像装置及びその制御方法
WO2021039114A1 (ja) * 2019-08-29 2021-03-04 富士フイルム株式会社 撮像装置、撮像装置の動作方法、及びプログラム
JP7379083B2 (ja) * 2019-10-24 2023-11-14 キヤノン株式会社 制御装置、撮像装置、制御方法、および、プログラム
JP7173067B2 (ja) * 2020-02-28 2022-11-16 カシオ計算機株式会社 撮像装置、撮影システム、撮像方法及びプログラム
US11601589B2 (en) * 2020-09-15 2023-03-07 Micron Technology, Inc. Actuating an image sensor
CN112954220A (zh) * 2021-03-03 2021-06-11 北京蜂巢世纪科技有限公司 图像预览方法及装置、电子设备、存储介质
CN115278043B (zh) * 2021-04-30 2024-09-20 华为技术有限公司 一种目标追踪方法及相关装置
US12033390B2 (en) * 2021-10-26 2024-07-09 Hitachi, Ltd. Method and apparatus for people flow analysis with inflow estimation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001233A (ko) * 2017-06-27 2019-01-04 한국전기연구원 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0580248A (ja) 1991-09-19 1993-04-02 Ricoh Co Ltd オートフオーカス装置
AUPO960197A0 (en) 1997-10-03 1997-10-30 Canon Information Systems Research Australia Pty Ltd Multi-media editing method and apparatus
US6040220A (en) * 1997-10-14 2000-03-21 Advanced Micro Devices, Inc. Asymmetrical transistor formed from a gate conductor of unequal thickness
US6093947A (en) * 1998-08-19 2000-07-25 International Business Machines Corporation Recessed-gate MOSFET with out-diffused source/drain extension
US6614998B1 (en) * 1999-10-18 2003-09-02 Fuji Photo Film Co., Ltd. Automatic focusing camera and shooting method
JP4507392B2 (ja) * 2000-11-15 2010-07-21 株式会社ニコン 電子カメラ
US7214991B2 (en) * 2002-12-06 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS inverters configured using multiple-gate transistors
JP2006032410A (ja) 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007041046A (ja) 2005-07-29 2007-02-15 Eastman Kodak Co 撮像装置
JP2007103694A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4586709B2 (ja) 2005-11-02 2010-11-24 オムロン株式会社 撮像装置
KR20070056749A (ko) * 2005-11-30 2007-06-04 주식회사 하이닉스반도체 개선된 리프레쉬 특성을 가지는 리세스 채널 트랜지스터제조 방법
US7371645B2 (en) * 2005-12-30 2008-05-13 Infineon Technologies Ag Method of manufacturing a field effect transistor device with recessed channel and corner gate device
JP4875942B2 (ja) 2006-07-31 2012-02-15 イーストマン コダック カンパニー 複数光学系を有する撮像装置
JP4930509B2 (ja) * 2006-08-30 2012-05-16 株式会社ニコン 画像追尾装置、画像追尾方法、およびカメラ
JP2008084995A (ja) * 2006-09-26 2008-04-10 Sharp Corp 高耐圧トレンチｍｏｓトランジスタ及びその製造方法
JP2008136024A (ja) 2006-11-29 2008-06-12 Fujifilm Corp 撮影装置、撮影システムおよび撮影方法
NO327899B1 (no) * 2007-07-13 2009-10-19 Tandberg Telecom As Fremgangsmate og system for automatisk kamerakontroll
JP5060233B2 (ja) * 2007-09-25 2012-10-31 富士フイルム株式会社 撮像装置およびその自動撮影方法
KR20090041152A (ko) * 2007-10-23 2009-04-28 삼성전자주식회사 균일한 두께의 게이트 유전막을 갖는 리세스 채널트랜지스터의 제조방법
TWI489394B (zh) * 2008-03-03 2015-06-21 Videoiq Inc 用於追蹤、索引及搜尋之物件匹配
JP5326345B2 (ja) 2008-04-30 2013-10-30 株式会社ニコン 撮影装置
JP5709367B2 (ja) * 2009-10-23 2015-04-30 キヤノン株式会社 画像処理装置、および画像処理方法
US20120002958A1 (en) * 2010-07-01 2012-01-05 Nokia Corporation Method And Apparatus For Three Dimensional Capture
JP5712519B2 (ja) 2010-07-23 2015-05-07 株式会社リコー 撮像装置および撮像方法
JP2012049651A (ja) * 2010-08-24 2012-03-08 Ricoh Co Ltd 撮像装置及び撮像方法
JP2012147370A (ja) * 2011-01-14 2012-08-02 Panasonic Corp 撮像装置
JP2013013050A (ja) * 2011-05-27 2013-01-17 Ricoh Co Ltd 撮像装置及びこの撮像装置を用いた表示方法
WO2013015052A1 (ja) * 2011-07-28 2013-01-31 富士フイルム株式会社 カメラ制御システムおよびその動作制御方法
KR101543712B1 (ko) * 2011-08-25 2015-08-12 한국전자통신연구원 증강현실을 이용한 보안 감시 장치 및 방법
US8890207B2 (en) 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
JP6004371B2 (ja) * 2011-11-16 2016-10-05 パナソニックＩｐマネジメント株式会社 撮像装置
US8759916B2 (en) * 2012-01-27 2014-06-24 International Business Machines Corporation Field effect transistor and a method of forming the transistor
KR101293245B1 (ko) * 2012-02-21 2013-08-09 (주)비에이치비씨 광학 줌 카메라의 줌 트래킹 자동 초점 제어기 및 그 제어 방법
JP5872981B2 (ja) 2012-08-02 2016-03-01 オリンパス株式会社 撮影機器，動体の撮影方法，撮影プログラム
JP2014050022A (ja) * 2012-09-03 2014-03-17 Nikon Corp 画像処理装置、撮像装置、およびプログラム
US9209182B2 (en) 2012-12-28 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal gate structures to reduce dishing during chemical-mechanical polishing
WO2014183004A1 (en) * 2013-05-10 2014-11-13 Robert Bosch Gmbh System and method for object and event identification using multiple cameras
CN104241366B (zh) * 2013-06-07 2017-06-13 台湾积体电路制造股份有限公司 FinFET器件的源极区和漏极区中的位错形成
US9076766B2 (en) * 2013-06-13 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming metal gate structure
US10115819B2 (en) * 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9443958B2 (en) * 2014-10-06 2016-09-13 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device and method of forming the same
US9728646B2 (en) * 2015-08-28 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flat STI surface for gate oxide uniformity in Fin FET devices
US9781350B2 (en) * 2015-09-28 2017-10-03 Qualcomm Incorporated Systems and methods for performing automatic zoom
US10431663B2 (en) * 2018-01-10 2019-10-01 Globalfoundries Inc. Method of forming integrated circuit with gate-all-around field effect transistor and the resulting structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001233A (ko) * 2017-06-27 2019-01-04 한국전기연구원 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법

Also Published As

Publication number Publication date
KR20210117896A (ko) 2021-09-29
US20200221014A1 (en) 2020-07-09
US20220353430A1 (en) 2022-11-03
US11860511B2 (en) 2024-01-02
CN113054024A (zh) 2021-06-29
US10609273B2 (en) 2020-03-31
WO2016016984A1 (ja) 2016-02-04
KR102375643B1 (ko) 2022-03-17
US20240069412A1 (en) 2024-02-29
US20170223261A1 (en) 2017-08-03
US11846871B2 (en) 2023-12-19
JPWO2016016984A1 (ja) 2017-06-01
DE102020108663A1 (de) 2021-09-23
US20200221015A1 (en) 2020-07-09
TW202137556A (zh) 2021-10-01
US11445104B2 (en) 2022-09-13
US20240061320A1 (en) 2024-02-22
CN106575027A (zh) 2017-04-19
CN106575027B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
TWI772887B (zh) 半導體裝置及其形成方法
US11114550B2 (en) Recessing STI to increase FIN height in FIN-first process
CN108122845B (zh) 接触结构制造方法及半导体装置
US8975698B2 (en) Control fin heights in FinFET structures
US11710736B2 (en) Semiconductor device and method of manufacturing the same
TWI683356B (zh) 半導體裝置及其形成方法
US9331178B2 (en) Method for manufacturing non-planar field effect transistor having a semiconductor fin
KR102451417B1 (ko) 반도체 장치
US9190497B2 (en) Method for fabricating semiconductor device with loop-shaped fin
US20170294356A1 (en) Fin field effect transistor and manufacturing method thereof
KR20210053164A (ko) 더미 게이트 절단 공정 및 결과적인 게이트 구조물들
US11189525B2 (en) Via-first process for connecting a contact and a gate electrode
TW201919230A (zh) 積體電路
TWI721515B (zh) 用於中電壓裝置的凹槽閘極
TWI777225B (zh) 積體晶片及其形成方法
US10804160B2 (en) Semiconductor device and method of manufacturing the same
KR20140102028A (ko) 반도체 소자 및 그 제조 방법