TWI683356B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI683356B
TWI683356B TW107108083A TW107108083A TWI683356B TW I683356 B TWI683356 B TW I683356B TW 107108083 A TW107108083 A TW 107108083A TW 107108083 A TW107108083 A TW 107108083A TW I683356 B TWI683356 B TW I683356B
Authority
TW
Taiwan
Prior art keywords
gate
forming
length
isolation plug
etching
Prior art date
Application number
TW107108083A
Other languages
English (en)
Other versions
TW201919112A (zh
Inventor
謝文碩
林志翰
劉得湧
蔡世昌
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919112A publication Critical patent/TW201919112A/zh
Application granted granted Critical
Publication of TWI683356B publication Critical patent/TWI683356B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

鰭式場效電晶體的閘極隔離插塞的形成方法包含形成長形閘極，形成與長形閘極之第一和第二側壁接觸的第一和第二間隙物，使用第一蝕刻步驟和第二蝕刻步驟將長形閘極分離為第一閘極部分和第二閘極部分，以及在第一閘極部分與第二閘極部分之間形成閘極隔離插塞，其中閘極隔離插塞之長度大於第一閘極部分或第二閘極部分之長度。

Description

半導體裝置及其形成方法
本發明實施例是關於半導體裝置及其形成方法，特別是有關於鰭式場效電晶體及其形成方法。
金屬氧化物半導體(metal-oxide-semiconductor，MOS)裝置為積體電路中基礎的構成元件。典型上，現存的金屬氧化物半導體裝置具有摻雜P型或N型雜質之多晶矽的閘極電極，使用例如為離子佈值或熱擴散的摻雜操作(operation)。調整閘極電極之功函數至矽的能帶邊緣(band-edge)。對於N型的金屬氧化物半導體(NMOS)裝置，可將其功函數調整至接近矽的傳導帶(conduction band)。對於P型的金屬氧化物半導體(PMOS)裝置，可將其功函數調整至接近矽的價帶(valence band)。藉由選擇合適的雜質以達成多晶矽閘極電極之功函數的調整。
具有多晶矽閘極電極之金屬氧化物半導體裝置展現出載子空乏(carrier depletion)效應，也稱為多晶矽空乏(poly depletion)效應。當施加的電場自靠近閘極介電質之閘極區域清除載子形成空乏層時，即產生多晶矽空乏效應。在N型摻雜的多晶矽層中，空乏層包含離子化不可移動的施體(donor)位置，而在P型摻雜的多晶矽層中，空乏層包含離子化不可移動的受 體(acceptor)位置。空乏效應使得有效閘極介電質之厚度增加，進而使半導體的表面較難產生反轉(inversion)層。
多晶矽空乏問題可藉由形成金屬閘極電極或金屬矽化物閘極電極以解決，且N型金屬氧化物半導體(NMOS)裝置和P型金屬氧化物半導體(PMOS)裝置中使用的金屬閘極也可具有能帶邊緣的功函數。由於N型金屬氧化物半導體裝置和P型金屬氧化物半導體裝置在功函數方面具有不同的需求，故使用雙閘極(dual-gate)的互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)裝置。
在金屬閘極電極的形成中，先形成長的虛設(dummy)閘極，然後將其蝕刻，以使長的虛設閘極的部分彼此分離。接著在藉由蝕刻移除長的虛設閘極的部分留下的孔洞內填入介電材料。隨後研磨介電材料，留下在虛設閘極的剩餘部分之間的介電材料的部分。接著以金屬閘極替換虛設閘極的分離部分。
根據本發明的一實施例，半導體裝置的形成方法包含形成長形(elongated)閘極，以及形成與長形閘極之第一側壁和第二側壁接觸的第一間隙物和第二間隙物。半導體裝置的形成方法也包含使用第一蝕刻步驟和第二蝕刻步驟將長形閘極分離為第一閘極部分和第二閘極部分。半導體裝置的形成方法更包含在第一閘極部分與第二閘極部分之間形成閘極隔離插塞，其中閘極隔離插塞之長度大於第一閘極部分或第二閘極部分之長度。
根據本發明的另一實施例，半導體裝置的形成方法包含形成長形閘極，其包含第一長度。半導體裝置的形成方法也包含形成接觸長形閘極的第一間隙物和第二間隙物，以及蝕刻長形閘極以形成第一開口，其中第一開口將長形閘極分離為第一閘極部分和第二閘極部分。半導體裝置的形成方法更包含蝕刻長形閘極以形成大於第一開口的第二開口，第二開口包含大於第一長度的第二長度，以及在第二開口內沉積介電層。
根據本發明的又一實施例，半導體裝置包含長形閘極，其包含第一長度，以及閘極隔離插塞，將長形閘極區分為第一閘極部分和第二閘極部分，其中閘極隔離插塞包含大於第一長度的第二長度。半導體裝置也包含第一鰭式場效電晶體，其包含第一半導體鰭，其中第一閘極部分橫跨第一半導體鰭。半導體裝置更包含第二鰭式場效電晶體，其包含第二半導體鰭，其中第二閘極部分橫跨第二半導體鰭。
2‧‧‧半導體晶圓
20‧‧‧基底
22‧‧‧隔離區
22A、22B‧‧‧隔離位置
24‧‧‧半導體鰭
26‧‧‧閘極介電質
28‧‧‧虛設閘極電極
30‧‧‧硬遮罩
32、32A、32B‧‧‧虛設閘極堆疊
34‧‧‧閘極間隙物
34A、34B‧‧‧閘極間隙物部分
34A’、34B’‧‧‧縮小尺寸的閘極間隙物部分
36‧‧‧層間介電層
38‧‧‧源極和汲極區
40‧‧‧源/汲極矽化物區
42‧‧‧源/汲極接觸插塞
46‧‧‧開口
48‧‧‧裝置區
50‧‧‧裝置部分
52‧‧‧介電閘極隔離插塞
52A、52B、52C、52D‧‧‧閘極隔離插塞
56A、56B‧‧‧金屬閘極部分
58、62、64、68‧‧‧末端部分
60、66‧‧‧中央部分
70A、70B、70C、70D‧‧‧插塞長度
72A、72B、72C、72D‧‧‧金屬閘極長度
200‧‧‧製造流程
202、204、206、208、210、212、214、302、304、306A、306B、306C、306D‧‧‧步驟
藉由以下的詳述配合所附圖式，我們能更加理解本發明實施例的內容。需注意的是，根據工業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，這些部件的尺寸可能被任意地增加或減少。
第1A-1C、2A-2C、3A-3C、4A-4C、5A-5C和6A-6D圖是根據一些實施例，顯示形成鰭式場效電晶體(finfield effect transistor，FinFET)和閘極隔離插塞之各個中間階段的剖面示意圖、上視圖和透視圖；第7A-7D和8圖是根據一些實施例，顯示形成閘極隔離插 塞之製程流程圖。
以下提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例的說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，以下敘述中提及第一部件形成於第二部件之上或上方，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本發明實施例在各種範例中可能重複參考數字及/或字母，此重複是為了簡化和清楚，並非在討論的各種實施例及/或組態之間指定其關係。
再者，空間上相關的措辭，例如「在......之下」、「在......下方」、「下方的」、「在......上方」、「上方的」和其他類似的用語可用於此，使得描述圖中所示之一元件或部件與其他元件或部件之間的關係更容易。此空間上相關的措辭意欲包含除圖式描繪之方向外，使用或操作中的裝置之不同方向。設備可以其他方向定位(旋轉90度或其他定位方向)，且在此使用的空間相關描述可同樣依此解讀。
根據各種示範的實施例，提供半導體裝置及其形成方法，特別是有關於閘極隔離結構及其形成方法。根據一些實施例，顯示形成閘極隔離結構之各個中間階段。一些實施例的一些變化將在此進行討論。在以下各個示意圖和顯示的實施例中，相似的參考符號係用以指明相似的元件。
第1A-1C、2A-2C、3A-3C、4A-4C、5A-5C和6A-6D圖是根據一些實施例，顯示形成鰭式場效電晶體(FinFET)和閘極隔離結構之各個中間階段的剖面示意圖、上視圖和透視圖。第1A-1C、2A-2C、3A-3C、4A-4C、5A-5C和6A-6D圖所繪示的各個中間階段也示意性地顯示於第7A-7D和8圖的製程流程中。
第1A圖是根據一些實施例，顯示初始步驟及產生的結構。提供基底20，基底20為半導體晶圓2的一部分。基底20可為半導體基底，例如矽基底，或者可使用其他材料，例如矽鍺、碳化矽或其相似物。基底20也可為整體(bulk)半導體基底或絕緣層上覆半導體(semiconductor-on-insulator)基底。
在一實施例中，形成延伸進入基底20的隔離區22，然而，若使用其他方法來製造半導體鰭24可能並非這種情況。隔離區22可例如為淺溝槽隔離(shallow trench isolation，STI)區。淺溝槽隔離區22的形成方式可包含蝕刻半導體基底20以形成溝槽(未繪示)，並將介電材料填入溝槽以形成淺溝槽隔離區22。淺溝槽隔離區22可由氧化矽形成，然而在其他實施例中也可使用其他的介電材料。
半導體鰭24自淺溝槽隔離區22的頂面突出，且與底下的半導體長條(strip)重疊，半導體長條係指在淺溝槽隔離區22之間的半導體基底20的部分。半導體鰭24的形成方式可包含形成頂面齊平於半導體鰭24之頂面的淺溝槽隔離區22，以及將淺溝槽隔離區22凹陷。在淺溝槽隔離區22移除的部分之間的半導體材料的部分因此成為半導體鰭24。半導體鰭24以及一些或大抵上整體的半導體長條可由矽或其他包含矽的化合物(包 含但不限於碳化矽、矽鍺或其相似物)形成。
在淺溝槽隔離區22和半導體鰭24上形成虛設閘極堆疊32。相應的步驟顯示於第8圖所示之製造流程200的步驟202中。虛設閘極堆疊32包含閘極介電質26和位於閘極介電質26上的虛設閘極電極28。根據一些實施例，可在後續之步驟中移除位於虛設閘極電極28下之部分的閘極介電質26，因此，閘極介電質26為虛設閘極介電質。根據一些實施例，虛設閘極電極28下的部分的閘極介電質26也可保留至最終裝置中，因此，閘極介電質26作為結果產生的鰭式場效電晶體的閘極介電質。根據本發明的一些實施例，閘極介電質26包含氧化矽。根據一些其他的實施例，閘極介電質26也可使用其他材料來形成，例如氮化矽、碳化矽或其相似物。閘極介電質26可藉由將半導體鰭24氧化以形成，因此閘極介電質26如第1A圖所示共形地(conformally)形成於半導體鰭24上。根據一些其他的實施例，藉由沉積以形成閘極介電質26，因此閘極介電質26除了顯示的部分以外，也將包含位於淺溝槽隔離區22之頂面上的水平部分。閘極介電質26之水平部分係以虛線顯示。
虛設閘極電極28可包含多晶矽。根據一些實施例，虛設閘極堆疊32更包含在虛設閘極電極28上的硬遮罩30。舉例而言，硬遮罩30可由氮化矽形成，然而也可使用其他材料來形成，例如碳化矽、氮氧化矽或其相似物。一些其他的實施例中可不形成硬遮罩30。因此，第1A圖中使用虛線以顯示硬遮罩30的位置。
如第1A圖所示，虛設閘極堆疊32橫跨於複數個半 導體鰭24之上。第1B圖係根據一些實施例顯示虛設閘極堆疊32的上視圖，其中第1A圖為沿著第1B圖之線1A-1A的剖面示意圖，以下又稱為順著閘極方向的剖面示意圖。可以理解的是，雖然為了簡化，第1A和1B圖顯示虛設閘極堆疊32橫跨於兩個半導體鰭24之上，然而虛設閘極堆疊32可橫跨於三個、四個或更多的半導體鰭24之上(且延伸至半導體鰭24之側壁上)。
參見第1B圖，在虛設閘極堆疊32的側壁上形成閘極間隙物34。閘極間隙物34可形成為包圍虛設閘極堆疊32的環。閘極間隙物34可由氧化物、氮化物、氮氧化物、碳化物或其相似物形成。在一些特別的實施例中，閘極間隙物34可由SiN、SiON、SiOCN、SiC或SiOC，或者其他相似的材料以形成。閘極間隙物34可具有約5Å至500Å的厚度。根據一些示範的實施例，閘極間隙物34可包含氧化矽層和氧化矽層上的氮化矽層，其中氧化矽層可具有L形的剖面，且氮化矽層係位於氧化矽層之水平的腳(即水平的部分)上。
再參見第1B圖，層間介電(inter-layer dielectric，ILD)層36環繞虛設閘極堆疊32和閘極間隙物34。也參見第1B圖的裝置區48，裝置區48對應至後續將詳細描述之圖案化的硬遮罩30的區域，包含閘極間隙物部分34A和34B。
第1C圖顯示第1B圖中結構的剖面示意圖，其中第1C圖為沿著第1B圖之線1C-1C的剖面示意圖，以下又稱為穿過閘極之方向的剖面示意圖。層間介電層36的頂面與虛設閘極堆疊32的頂面和閘極間隙物34的頂面共平面(閘極間隙物34包含閘極間隙物部分34A和34B)。層間介電層36可毯覆性地形成於 高於虛設閘極堆疊32之頂面的高度上，然後進行平坦化(例如化學機械研磨(chemical mechanical polish，CMP))以移除層間介電層36超出的部分，其中層間介電層36超出的部分係指高於虛設閘極堆疊32之頂面和閘極間隙物34之頂面的部分。層間介電層36可包含流動式的氧化物，使用例如流動式化學氣相沉積(flowable chemical vapor deposition，FCVD)以形成。層間介電層36也可為使用旋轉塗佈(spin coating)以形成的旋塗式玻璃(spin-on glass)。層間介電層36也可由磷矽酸鹽玻璃(phosopho-silicate glass，PSG)、硼矽酸鹽玻璃(boron-silicate glass，BSG)、摻硼磷矽酸鹽玻璃(boron-doped phosopho-silicate glass，BPSG)、四乙氧基矽烷(tetraethyl orthosilicate，TEOS)氧化物、TiN、SiOC或其他低介電常數(low-k)無孔洞(non-porous)的介電材料以形成。
根據一些實施例，如第1C圖所示，在半導體鰭24兩側末端部分未由虛設閘極堆疊32所覆蓋處形成源極和汲極區38(後續又稱為源/汲極區)。可藉由在半導體鰭24的末端部分進行佈植以形成源/汲極區38，或者藉由凹陷半導體鰭24的末端部分以形成凹陷，隨後在凹陷內再成長源/汲極區38。源/汲極矽化物區40可形成於源/汲極區38的表面上。可形成延伸進入層間介電層36以電性連接於源/汲極區38的源/汲極接觸插塞42。源/汲極接觸插塞42可由鎢或其他導電材料/金屬以形成。在其他實施例中，將源/汲極矽化物區40和源/汲極接觸插塞42在後續的階段形成，而非在此階段形成。相似地，源/汲極接觸插塞42也可於初始階段或在後續的階段形成，因此，使用虛 線以繪示出源/汲極接觸插塞42的位置。
第1C圖也顯示裝置部分50，相關的部分包含一部分的層間介電層36、閘極間隙物34和虛設閘極堆疊32。第1A至1C圖繪示出根據一些實施例準備形成閘極隔離插塞的裝置的三個不同的示意圖。特別來說，第1A至1C圖顯示第8圖中製程步驟202與204之間包含個別部件的細節。第1B圖繪示出虛設閘極堆疊32與相關的閘極間隙物部分34A和34B以及包含裝置區48的上視圖。第1A圖繪示出順著裝置的虛設閘極堆疊32、選擇性形成的硬遮罩30、半導體鰭24和隔離區22之閘極方向的剖面示意圖。第1C圖繪示出穿過裝置之閘極的方向的剖面示意圖，顯示隔離區22、分離的層間介電層36、閘極間隙物部分34A和34B、虛設閘極堆疊32以及選擇性形成的硬遮罩30。
參見第2A圖，將硬遮罩30圖案化。第2B圖顯示出第2A圖之結構的上視圖。如第2B圖所示，硬遮罩30覆蓋虛設閘極堆疊32的兩側末端部分，同時留下未覆蓋的虛設閘極堆疊32的中央部分。然後藉由硬遮罩30中的開口蝕刻虛設閘極堆疊32。相應的步驟顯示於第8圖所示之製造流程200的步驟204中。結果，如第2A和2B圖所示，移除虛設閘極堆疊32的中央部分，根據一些實施例，將長的虛設閘極堆疊32切為兩個分離且彼此不連續的部分。剩餘的部分稱為虛設閘極堆疊32A和32B。在本實施例中，第1B圖的虛設閘極堆疊32橫跨三個、四個或更多的半導體鰭24，可將虛設閘極堆疊32切為三個、四個或更多個分離的部分。再者，虛設閘極堆疊32的每一個分離的部分可橫跨一個、兩個或更多的半導體鰭24，以形成具有單一 個鰭的鰭式場效電晶體，或具有多個鰭的鰭式場效電晶體。
蝕刻虛設閘極堆疊32的結果，使得虛設閘極堆疊32A與32B之間形成開口46。再者，開口46係形成於閘極間隙物部分34A與34B之間，且閘極間隙物部分34A和34B為閘極間隙物34的兩側平行部分。每一個閘極間隙物部分34A和34B具有暴露於開口46的側壁。如第2A圖所示，當虛設閘極介電質26具有如虛線所繪示之水平部分時，開口46可暴露出水平部分。再者，在蝕刻虛設閘極堆疊32的期間，可移除閘極介電質26暴露出的水平部分，或留下(且薄化)閘極介電質26暴露出的水平部分。
根據一些實施例，第2A至2C圖繪示形成裝置之閘極隔離插塞的第一蝕刻步驟期間的三個示意圖。如前述關於第1A至1C圖的討論，第2B圖顯示在第一蝕刻步驟之後，相同裝置部分上視圖，後續將進行詳細的討論，其中第2A圖為沿著第2B圖之線2A-2A的裝置部分的剖面示意圖，即前述之順著閘極的方向，且第2C圖為沿著第2B圖之線2C-2C的裝置部分的剖面示意圖，即前述之穿過閘極的方向。第2A、2B和2C圖繪示出X、Y和Z軸，其中以虛線繪示出自圖式之表面向外延伸的軸向。
特別來說，第2A至2C圖顯示在第8圖之製程步驟204的第一蝕刻步驟期間的裝置。第2B圖繪示出藉由第一蝕刻步驟使用硬遮罩30(未繪示於第2B圖中)將虛設閘極堆疊32於開口46的位置分離為虛設閘極堆疊32A和32B。第2A圖繪示出藉由第一蝕刻步驟使用硬遮罩30將虛設閘極堆疊32於開口46的位置分離為虛設閘極堆疊32A和32B，且順著裝置之虛設閘 極堆疊32的閘極方向的剖面示意圖。第2C圖繪示使用第一蝕刻步驟將開口46處的虛設閘極堆疊32移除，且穿過閘極的方向的裝置部分50的剖面示意圖。
根據一些實施例，參照第3A至3C、4A至4C和5A至5C圖，進一步解釋蝕刻虛設閘極堆疊32以在虛設閘極堆疊32A與32B之間形成開口46。特別在與第1A圖之剖面示意圖相關的特殊後續製程步驟、結構及個別部件中，裝置區48(繪示於第1B圖之上視圖中)和裝置部分50(繪示於第1C圖之剖面示意圖中)將在以下做進一步地詳述。根據一些實施例，第6A至6C圖顯示放置於虛設閘極堆疊32A與32B之間的開口46內之不同形狀的閘極隔離插塞。
根據一些實施例，第3A至3C圖繪示出形成裝置之閘極隔離插塞的第二蝕刻步驟期間的三個示意圖。特別來說，第3A至3C圖顯示出在第8圖之製程步驟204的第二蝕刻步驟期間的裝置。根據一些實施例，第3B圖繪示出使用第二蝕刻步驟使開口46擴大及延伸進入閘極間隙物部分34A和34B之裝置區48的上視圖。第3A圖繪示出藉由第二蝕刻步驟使用硬遮罩30在開口46之位置持續分離閘極堆疊部分32A和32B，順著裝置之閘極方向的剖面示意圖。第3C圖繪示出使用第二蝕刻步驟縮小閘極間隙物部分34A和34B之尺寸，以產生縮小尺寸的閘極間隙物部分34A’和34B’。第一蝕刻步驟使用乾式蝕刻，且第二蝕刻步驟可為乾式蝕刻或濕式蝕刻步驟。再者，以下將根據一些實施例，詳述第一蝕刻步驟和第二蝕刻步驟，以及可形成之相應的閘極隔離插塞的各種形狀和尺寸。
根據一些實施例，第4A至4C圖繪示在形成閘極隔離插塞和移除虛設閘極之期間裝置的三個示意圖。特別來說，第4A至4C圖顯示出在第8圖之製程步驟206、208和210的裝置。第4B圖繪示出裝置區48的上視圖，顯示沉積介電閘極隔離插塞52、化學機械研磨，以及隨後移除隔離位置22A和22B上之虛設閘極堆疊部分。第4A圖繪示出順著裝置之閘極方向的剖面示意圖，顯示沉積介電閘極隔離插塞52，以及移除虛設閘極堆疊。第4C圖繪示出穿過閘極方向之裝置部分50的剖面示意圖，顯示沉積介電閘極隔離插塞52，以及化學機械研磨步驟的結果。
介電閘極隔離插塞52(又稱為閘極隔離插塞)使用的介電材料可為SiN、SiON、SiCON、SiC、SiOC、SiO2、SiC或其他相似的材料。閘極隔離插塞52可具有約5Å至200Å的厚度。
根據一些實施例，第5A至5C圖繪示在形成金屬替代閘極之期間裝置的三個示意圖。特別來說，第5A至5C圖顯示出在第8圖之製程步驟214的裝置。第5B圖繪示出裝置區48的上視圖，顯示由閘極隔離插塞52所分離的金屬閘極部分56A和56B。第5A圖繪示出順著裝置之閘極方向的剖面示意圖，顯示由閘極隔離插塞52所分離的金屬閘極部分56A和56B。第5C圖繪示出穿過閘極方向之裝置部分50的剖面示意圖，顯示金屬閘極形成之後的剖面示意圖。由於在第5C圖中無法看見金屬閘極，因此第4C和5C圖大抵上相同。
金屬閘極部分56A和56B可由鎢(W)、Al、Cu、 AlCu、Ti、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、Ta、TaN、Co、Ni，或者其他金屬或金屬合金以形成。金屬閘極部分56A和56B可具有約5Å至5000Å的厚度。
第6A至6D圖顯示包含金屬閘極部分56A和56B(又稱為第一和第二金屬閘極部分)、相關的閘極間隙物部分34A和34B，以及對應的閘極隔離插塞52A、52B、52C和52D之裝置區48的四個上視圖。以下將詳述每一個閘極隔離插塞52A、52B、52C和52D之形狀、尺寸和形成方法。
第6A圖大致相應於先前的第5B圖，但被重複以顯示出其與另外三個閘極隔離插塞的形狀對比，以及包含金屬閘極長度和閘極隔離插塞長度的尺寸。第6A圖繪示包含金屬閘極部分56A和56B、閘極間隙物部分34A和34B以及閘極隔離插塞52A(又稱為介電閘極隔離插塞)之裝置區48的上視圖。在一實施例中，閘極隔離插塞52A具有橢圓或橄欖球的形狀。以下接著描述產生橢圓形的閘極隔離插塞52A的第一和第二蝕刻步驟。注意插塞長度70A大於金屬閘極長度72A，且閘極隔離插塞52A延伸進入閘極間隙物部分34A和34B。在第6A至6D圖中，插塞長度70A和金屬閘極長度72A係定義在相同的方向上。在一實施例中，金屬閘極長度72A大約為7nm，然而也可使用其他的閘極長度，例如14nm、16nm、20nm和45nm，以及其他為了符合特殊應用而設定的閘極長度。在一實施例中，插塞長度70A與金屬閘極長度72A之間的差異大於約3Å。因此，在一實施例中，金屬閘極長度72A大約為7nm(70Å)且插塞長度70A大於約7.3nm(73Å)。
如前所述，在第一蝕刻步驟中，使用乾式蝕刻以移除矽虛設閘極的一部分。第一蝕刻步驟中的乾式蝕刻化學液使用F、Cl或HBr乾式蝕刻，具有高度的Si對SiN的蝕刻選擇性(只蝕刻Si)，以及使用非常高的500伏特至1500伏特的偏壓電壓(垂直蝕刻)和20毫托(mTorr)至100mTorr的壓力(或其他合適的工作壓力)。乾式蝕刻的時間長度約為30分鐘至200分鐘，持續時間視使用的電壓及壓力而定。第一蝕刻步驟之後，接著在溫度範圍約50℃至100℃的狀態下使用稀釋的HF(10%-90%)進行約20至120分鐘的清洗步驟。清洗步驟的持續時間視使用的濃度和溫度而定。
在一實施例中，第二蝕刻步驟為濕式蝕刻步驟，且第二蝕刻步驟係用於回推閘極間隙物的SiN。第二蝕刻步驟中的濕式蝕刻化學液係使用濕式蝕刻製程(H3PO4)以回推SiN，H3PO4具有高度的SiN對Si的蝕刻選擇性(只蝕刻SiN)。H3PO4係在約50℃至100℃的溫度下使用。使用約10分鐘至35分鐘的蝕刻時間。第二蝕刻步驟的蝕刻時間視使用的溫度而定。
第6B圖繪示出包含金屬閘極部分56A和56B、閘極間隙物部分34A和34B以及介電閘極隔離插塞52B之裝置區48的上視圖。在一實施例中，閘極隔離插塞52B具有正方形的形狀，且具有圓滑的角落。以下接著描述產生正方形的閘極隔離插塞52B的第一和第二蝕刻步驟。注意插塞長度70B大於金屬閘極長度72B，且閘極隔離插塞52B延伸進入閘極間隙物部分34A和34B。在一實施例中，插塞長度70B與金屬閘極長度72B之間 的差異大於約3Å。在一實施例中，如前所述，閘極隔離插塞52B的外部尺寸至少在長度上為73Å。
形成閘極隔離插塞52B的第一蝕刻步驟和相應的清洗步驟與前述第6A圖所示的閘極隔離插塞52A相同。
第二蝕刻步驟為乾式蝕刻步驟。第二蝕刻步驟中的乾式蝕刻化學液係使用乾式蝕刻製程(CH3F或CHF3)，以及500伏特至1400伏特的高偏壓電壓和約5mTorr至60mTorr的低壓。使用在約7分鐘至約55分鐘之間的蝕刻時間，蝕刻時間視使用的壓力、化學液及偏壓電壓而定。
第6C圖繪示出包含金屬閘極部分56A和56B、閘極間隙物部分34A和34B以及介電閘極隔離插塞52C之裝置區48的上視圖。在一實施例中，閘極隔離插塞52C具有變形之正方形的形狀，其具有規則的中央部分60以及第一和第二不規則的末端部分58和62。以下接著描述產生閘極隔離插塞52C的第一和第二蝕刻步驟。注意插塞長度70C大於金屬閘極長度72C，且閘極隔離插塞52C延伸進入閘極間隙物部分34A和34B。在一實施例中，插塞長度70C與金屬閘極長度72C之間的差異大於約3Å。在一實施例中，如前所述，閘極隔離插塞52C的外部尺寸至少在長度上為73Å。
形成閘極隔離插塞52C的第一蝕刻步驟和相應的清洗步驟與前述第6A圖所示的閘極隔離插塞52A相同。
第二蝕刻步驟為乾式蝕刻步驟。第二蝕刻步驟中的乾式蝕刻化學液係使用CH3F或CHF3，以及在100伏特至200伏特的低偏壓電壓和80mTorr至160mTorr的高壓力下進行。使 用約14分鐘至約100分鐘之間的蝕刻時間，蝕刻時間可視使用的壓力、化學液及偏壓電壓而定。
第6D圖繪示出包含金屬閘極部分56A和56B、閘極間隙物部分34A和34B以及介電閘極隔離插塞52D之裝置區48的上視圖。在一實施例中，閘極隔離插塞52D具有檸檬形的形狀，具有大致橢圓的中央部分66以及兩個末端部分64和68。以下接著描述產生檸檬形之閘極隔離插塞52D的第一和第二蝕刻步驟。注意插塞長度70D大於金屬閘極長度72D，且閘極隔離插塞52D延伸進入閘極間隙物部分34A和34B。在一實施例中，插塞長度70D與金屬閘極長度72D之間的差異大於約3Å。在一實施例中，如前所述，閘極隔離插塞52D的外部尺寸至少在長度上為73Å。
形成閘極隔離插塞52D的第一蝕刻步驟和相應的清洗步驟與前述第6A圖所示的閘極隔離插塞52A相同。
第二蝕刻步驟為濕式蝕刻步驟，如前所述，濕式蝕刻步驟使用H3PO4以回推閘極間隙物的SiN，H3PO4具有高度的SiN對Si的蝕刻選擇性(只蝕刻SiN)。H3PO4係在約50℃至100℃的溫度下使用。使用約35分鐘至90分鐘的蝕刻時間，視第二蝕刻製程使用的溫度而定。
第7A至7D圖為第一和第二蝕刻步驟以及清洗步驟之總結，第一和第二蝕刻步驟以及清洗步驟係用於將第一和第二虛設閘極部分，以及後續的金屬閘極部分分離且形成閘極隔離插塞。第一和第二蝕刻步驟，以及清洗步驟全部皆發生在第8圖之切割虛設閘極堆疊以及形成開口之步驟204，以下將進行 總結。第7A圖顯示關於橢圓形閘極隔離插塞52A之一實施方式，包含乾式蝕刻步驟302、清洗步驟304和進行第一時間區段T1的濕式蝕刻步驟306A。第7B圖顯示關於正方形閘極隔離插塞52B之一實施方式，包含乾式蝕刻步驟302、清洗步驟304，以及在第一偏壓電壓V1和第一壓力P1下進行的乾式蝕刻步驟306B。第7C圖顯示關於變形之正方形閘極隔離插塞52C之一實施方式，包含乾式蝕刻步驟302、清洗步驟304，以及在第二偏壓電壓V2和第二壓力P2下進行的乾式蝕刻步驟306C。第7D圖顯示關於檸檬形閘極隔離插塞52D之一實施方式，包含乾式蝕刻步驟302、清洗步驟304和進行第二時間區段T2的濕式蝕刻步驟306D。一些實施例中，第一時間區段T1與第二時間區段T2為不同的時間區段，第一偏壓電壓V1與第二偏壓電壓V2為不同的電壓，且第一壓力P1與第二壓力P2為不同的壓力。
第8圖總結了前述使用閘極隔離插塞之鰭式場效電晶體的實施方法的製造流程200。虛設閘極堆疊於步驟202中形成，且在步驟204中切割虛設閘極結構以及形成開口。在步驟206中將介電層填入開口，以及在步驟208中進行平坦化以形成閘極隔離插塞。在步驟210中移除虛設閘極堆疊，且在步驟212中將閘極隔離插塞平坦化。在步驟214中形成替代閘極，例如金屬閘極。
可以理解的是，雖然在此使用鰭式場效電晶體為範例，本發明之一些實施例的概念也可用於平面(planar)電晶體。平面電晶體的結構和形成方法以及相應的閘極隔離插塞相似於前述內容及前述所示，除了使用平面主動區而非半導體鰭 以外。
本發明的一些實施例具有一些優勢特徵。參照第6A至6D圖，可使用任何閘極隔離插塞52A至52D以縮小或大抵上消除關於不同電性隔離之鰭式場效電晶體的閘極金屬部分56A與56B之間的漏電流。
根據本發明的一實施例，半導體裝置的形成方法包含形成長形閘極，以及形成與長形閘極之第一側壁和第二側壁接觸的第一間隙物和第二間隙物。半導體裝置的形成方法也包含使用第一蝕刻步驟和第二蝕刻步驟將長形閘極分離為第一閘極部分和第二閘極部分。半導體裝置的形成方法更包含在第一閘極部分與第二閘極部分之間形成閘極隔離插塞，其中閘極隔離插塞之長度大於第一閘極部分或第二閘極部分之長度。閘極隔離插塞與第一閘極部分或第二閘極部分之長度差至少為3Å。一些實施例中，閘極隔離插塞可包含橢圓的形狀、正方形的形狀或檸檬的形狀，且可包含規則中央部分、第一不規則末端部分和第二不規則末端部分。第一閘極部分和第二閘極部分可包含金屬閘極部分或虛設閘極部分。第一間隙物和第二間隙物可包含介電間隙物，且閘極隔離插塞可包含介電閘極隔離插塞。
根據本發明的另一實施例，半導體裝置的形成方法包含形成長形閘極，包含第一長度。半導體裝置的形成方法也包含形成接觸長形閘極的第一間隙物和第二間隙物，以及蝕刻長形閘極以形成第一開口，其中第一開口將長形閘極分離為第一閘極部分和第二閘極部分。半導體裝置的形成方法更包含 蝕刻長形閘極以形成大於第一開口的第二開口，第二開口包含大於第一長度的第二長度，以及在第二開口內沉積介電層。蝕刻長形閘極以形成第一開口可包含乾式蝕刻方法。蝕刻長形閘極以形成第二開口可包含濕式蝕刻方法或乾式蝕刻方法。第二長度與第一長度之差至少為3Å。
根據本發明的又一實施例，半導體裝置包含長形閘極，包含第一長度，以及閘極隔離插塞，將長形閘極區分為第一閘極部分和第二閘極部分，其中閘極隔離插塞包含大於第一長度的第二長度。半導體裝置也包含第一鰭式場效電晶體，包含第一半導體鰭，其中第一閘極部分橫跨第一半導體鰭。半導體裝置更包含第二鰭式場效電晶體，包含第二半導體鰭，其中第二閘極部分橫跨第二半導體鰭。第二長度和第一長度之差至少為3Å。閘極隔離插塞的形狀可包含橢圓的形狀、正方形的形狀，或者包含具有規則中央部分、第一不規則末端部分和第二不規則末端部分之形狀。
以上概述數個實施例或範例之特徵，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例或範例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例之精神和範圍之下，做各式各樣的改變、取代和替換。
34A、34B‧‧‧閘極間隙物部分
52A‧‧‧閘極隔離插塞
56A、56B‧‧‧金屬閘極部分
70A‧‧‧插塞長度
72A‧‧‧金屬閘極長度

Claims (10)

  1. 一種半導體裝置的形成方法，包括：形成一長形閘極；形成與該長形閘極之一第一側壁和一第二側壁接觸的一第一間隙物和一第二間隙物；使用一第一蝕刻步驟和一第二蝕刻步驟將該長形閘極分離為一第一閘極部分和一第二閘極部分；以及在該第一閘極部分與該第二閘極部分之間形成一閘極隔離插塞，其中該閘極隔離插塞之長度大於該第一閘極部分或該第二閘極部分之長度。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該閘極隔離插塞與該第一閘極部分或該第二閘極部分之長度差至少為3Å。
  3. 如申請專利範圍第1或2項所述之半導體裝置的形成方法，其中該閘極隔離插塞包括一橢圓、正方形或檸檬的形狀，或者包括一規則中央部分、一第一不規則末端部分和一第二不規則末端部分。
  4. 如申請專利範圍第1或2項所述之半導體裝置的形成方法，其中該第一閘極部分和該第二閘極部分包括金屬閘極部分或虛設閘極部分。
  5. 如申請專利範圍第1或2項所述之半導體裝置的形成方法，其中該閘極隔離插塞包括介電閘極隔離插塞。
  6. 一種半導體裝置的形成方法，包括：形成一長形閘極，其包括一第一長度； 形成接觸該長形閘極的一第一間隙物和一第二間隙物；蝕刻該長形閘極以形成一第一開口，其中該第一開口將該長形閘極分離為一第一閘極部分和一第二閘極部分；蝕刻該長形閘極以形成大於該第一開口的一第二開口，該第二開口包括大於該第一長度的一第二長度；以及在該第二開口內沉積一介電層。
  7. 如申請專利範圍第6項所述之半導體裝置的形成方法，其中蝕刻該長形閘極以形成該第一開口包括一乾式蝕刻方法。
  8. 如申請專利範圍第6或7項所述之半導體裝置的形成方法，其中蝕刻該長形閘極以形成該第二開口包括一濕式蝕刻方法或一乾式蝕刻方法。
  9. 一種半導體裝置，包括：一長形閘極，其包括一第一長度；一閘極隔離插塞，將該長形閘極區分為一第一閘極部分和一第二閘極部分，其中該閘極隔離插塞包括大於該第一長度的一第二長度；一第一鰭式場效電晶體，包括一第一半導體鰭，其中該第一閘極部分橫跨該第一半導體鰭；一第二鰭式場效電晶體，包括一第二半導體鰭，其中該第二閘極部分橫跨該第二半導體鰭；以及一第一閘極間隙物部分與一第二閘極間隙物部分，分別位於該長形閘極的相對兩側，其中該第一閘極間隙物部分的一外側壁與該第二閘極間隙物部分的一外側壁之間相隔的一距離大於該第二長度。
  10. 如申請專利範圍第9項所述之半導體裝置，其中該閘極隔離插塞的形狀包括一橢圓或正方形的形狀，或者包括一規則中央部分、一第一不規則末端部分和一第二不規則末端部分。
TW107108083A 2017-10-31 2018-03-09 半導體裝置及其形成方法 TWI683356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/798,742 US10163640B1 (en) 2017-10-31 2017-10-31 Gate isolation plugs structure and method
US15/798,742 2017-10-31

Publications (2)

Publication Number Publication Date
TW201919112A TW201919112A (zh) 2019-05-16
TWI683356B true TWI683356B (zh) 2020-01-21

Family

ID=64692202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108083A TWI683356B (zh) 2017-10-31 2018-03-09 半導體裝置及其形成方法

Country Status (5)

Country Link
US (3) US10163640B1 (zh)
KR (1) KR102058565B1 (zh)
CN (1) CN109727854B (zh)
DE (1) DE102017127542B4 (zh)
TW (1) TWI683356B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug
US10468527B2 (en) * 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods of fabricating thereof
US11031290B2 (en) * 2017-11-30 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with cutting depth control and method for fabricating the same
US10461171B2 (en) * 2018-01-12 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with metal gate stacks
US20210202321A1 (en) * 2019-12-30 2021-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. High Voltage Devices
DE102020120099A1 (de) * 2020-01-29 2021-07-29 Taiwan Semiconductor Manufacturing Co. Ltd. Isolationsstrukturen für halbleitervorrichtungen
US11521969B2 (en) 2020-01-29 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures for semiconductor devices
DE102020114860A1 (de) 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-gates und verfahren zum bilden davon
US11437287B2 (en) * 2020-01-31 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gates and methods of forming thereof
US20230011218A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet with bowl-shaped gate isolation and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133632A1 (en) * 2014-11-12 2016-05-12 Hong-bae Park Integrated circuit device and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW567575B (en) * 2001-03-29 2003-12-21 Toshiba Corp Fabrication method of semiconductor device and semiconductor device
CN102332431B (zh) * 2010-07-13 2016-02-03 中国科学院微电子研究所 半导体器件结构及其制造方法
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US9991375B2 (en) * 2012-05-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate electrode of a semiconductor device
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US9799762B2 (en) * 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US9041125B2 (en) * 2013-03-11 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin shape for fin field-effect transistors and method of forming
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
KR102208063B1 (ko) * 2014-04-22 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9312388B2 (en) * 2014-05-01 2016-04-12 Globalfoundries Inc. Methods of forming epitaxial semiconductor material in trenches located above the source and drain regions of a semiconductor device
US9773912B2 (en) 2016-01-28 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and manufacturing method thereof
US9704754B1 (en) 2016-09-22 2017-07-11 International Business Machines Corporation Self-aligned spacer for cut-last transistor fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133632A1 (en) * 2014-11-12 2016-05-12 Hong-bae Park Integrated circuit device and method of manufacturing the same

Also Published As

Publication number Publication date
CN109727854B (zh) 2021-01-22
US20200273709A1 (en) 2020-08-27
US10163640B1 (en) 2018-12-25
US20190221431A1 (en) 2019-07-18
TW201919112A (zh) 2019-05-16
CN109727854A (zh) 2019-05-07
US11145512B2 (en) 2021-10-12
DE102017127542B4 (de) 2023-12-07
KR102058565B1 (ko) 2019-12-24
US10692723B2 (en) 2020-06-23
DE102017127542A1 (de) 2019-05-02
KR20190049315A (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
TWI683356B (zh) 半導體裝置及其形成方法
US10186511B2 (en) Metal gate isolation structure and method forming same
TWI701830B (zh) 半導體裝置及其形成方法
TWI617034B (zh) 半導體裝置及其製造方法
TWI572035B (zh) 半導體裝置及其製造方法
TWI696220B (zh) 半導體裝置的形成方法
TWI677981B (zh) 積體晶片及其形成方法
TWI755106B (zh) 半導體結構及其形成方法
TW201624548A (zh) 半導體結構及其形成方法
TW201903858A (zh) 半導體裝置的製造方法
US20240096707A1 (en) Footing Removal in Cut-Metal Process
US11121130B2 (en) Structure and formation method of semiconductor device with gate stacks
CN111276543B (zh) 制造半导体器件的方法
TW201926479A (zh) 半導體裝置的製造方法
TWI780714B (zh) 半導體結構及其形成方法
US20240096753A1 (en) Semiconductor device including insulating structure surrounding through via and method for forming the same