TWI758800B - 具化合物半導體的半導體裝置結構及其製造方法 - Google Patents

具化合物半導體的半導體裝置結構及其製造方法 Download PDF

Info

Publication number
TWI758800B
TWI758800B TW109125833A TW109125833A TWI758800B TW I758800 B TWI758800 B TW I758800B TW 109125833 A TW109125833 A TW 109125833A TW 109125833 A TW109125833 A TW 109125833A TW I758800 B TWI758800 B TW I758800B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
layer
semiconductor layer
device structure
substrate
Prior art date
Application number
TW109125833A
Other languages
English (en)
Other versions
TW202119569A (zh
Inventor
阿曼 克盧普
Original Assignee
弗勞恩霍夫爾協會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 弗勞恩霍夫爾協會 filed Critical 弗勞恩霍夫爾協會
Publication of TW202119569A publication Critical patent/TW202119569A/zh
Application granted granted Critical
Publication of TWI758800B publication Critical patent/TWI758800B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明涉及一種半導體結構，包括基板、金屬化層及化合物半導體層。基板具有位於第一基板側上的第一主面，及位於相對的第二基板側上的第二主面，且基板包含垂直通孔，其在第一主面和第二主面之間完全延伸穿過基板。金屬化層位在第一基板側上，其與通孔電連接並配置在通孔的區域中。化合物半導體層與金屬化層電連接並配置在金屬化層上。此外，本發明涉及一種製造上述半導體裝置結構的方法。

Description

具化合物半導體的半導體裝置結構及其製造方法
本發明涉及一種具有化合物半導體的半導體裝置結構、具有此半導體裝置結構的三維半導體裝置以及製造此半導體裝置結構的方法。
本發明可以特別有利地用於3D系統整合領域。三維整合（integration）是藉由平面技術所產生之裝置的垂直連接（機械和電力）。後者也被稱為二維或2D系統，因為電路結構配置在水平二維平面（也稱為水平主基板平面）。至少兩個由傳統平面技術產生並相互重疊的二維系統可以垂直連接以形成一個三維系統。在此，垂直方向係相對於上述各2D系統的水平二維平面或以平面（水平）方式延伸跨過各自基板的裝置結構（如積體電路或摻雜區域）而言，其中垂直方向基本上垂直於水平面。因此，3D系統（垂直和水平）可以包括至少兩個或多個2D系統（水平），其垂直地彼此上下排列。
三維系統主要分為兩大群組。在所謂的三維封裝中，兩個或多個個別組件，如晶片或晶粒，其係彼此垂直堆疊並整合在一個三維設置的封裝中。個別組件藉由垂直通孔相互連接。在此，個別晶片的電路不整合在一個單一的共同電路中。它們仍然經由電信號在晶片外部進行通信，就像它們被安裝在同一印刷電路板的不同外殼中一樣。然而，在所謂的IC（IC=積體電路）中，一個共同電路的幾個組件彼此垂直地排列在一起，並藉由垂直通孔連接到一個單一的共同電路。這意味著一個3D積體電路可以運作地就像一個單一的積體電路。所有晶片級別上的所有組件在3D積體電路內彼此通信，這取決於3D積體電路如何設計，包括垂直和水平。
在本發明中，如果討論三維系統整合、3D系統或三維半導體裝置等等，則始終包括上述兩個主要群組。
三維整合微電子系統的優點是，與傳統的平面技術生產的二維系統相比，採用相同的設計規則可以獲得更高的填充密度和開關速度。這些較高的開關速度一方面是由於個別裝置或電路之間的傳導路徑較短，另一方面是由於可選擇並行資訊處理。
此外，3D系統的優點在於，當增加集積密度（integration density）時，與2D系統相比，可以保持裝置的佔用空間小，因為集積密度的增加導致2D系統中在橫向（或水平）方向上的更高的空間需求，而3D系統中的額外可用空間是用於垂直方向。
這在神經形態或神經元網路中尤其有利，因為空間有限，橫向延伸不理想。此外，在這種應用中，快速的開關速度以及低功耗是特別需要的。與傳統的2D系統相比，3D系統可以更好地實現這一點。在3D系統中，例如，由於訊號驅動器的省略，也可以藉最小的導電線來實現最小功耗。
非矽基神經網路所需的材料和/或生產技術大多不相容於SMOS。根據目前的技術狀況，可以使用各種貴金屬，如金、鉑、鈀，但也可使用非貴金屬材料，如鉬、銅、鈦或鎢。類比突觸和神經元（如憶阻器或憶阻電晶體）所需的裝置的生產溫度（最大到800°C）部分高於已加工之CMOS電路的最高允許溫度（最大到450°C）。因此，需要與CMOS的處理分別生產。然而，神經元裝置或網路與CMOS或類比晶片的空間接近是有利的，因為訊號也必須進一步處理或呈現。
到目前為止，這些方法僅僅是在使用矽作為半導體的CMOS技術的框架內。申請人現時不知道上述問題的解決方案。在先前技術中，矽結構是垂直結構的（採用矽技術的鰭式場效電晶體（FinFET）），以實現較小的占地面積，同時也利用所謂的完全耗盡作為電子效應。在FinFET中，首先，將翅片（fin）蝕刻到矽基板中，然後藉由LPCVD製程在翅片上沉積重摻雜多晶矽。這就產生了一個三維結構的結果，例如，可以用作電晶體（transistor）。這種三維結構與三維系統的進一步整合總是藉由通孔實現的，這些通孔藉由晶片的分別金屬導體線間接連接到裝置的摻雜區域。
由於單晶矽的電學特性，單晶矽比多晶矽更好。然而，在製程控制中，為了沉積單晶矽，溫度必須升高到矽的熔化溫度，這將不可避免地造成底層組件結構，尤其是CMOS技術中產生的結構將受到無法修復的損壞。
因此，本發明的一個目的是提供一種可作為用於產生3D系統的組件的矽基裝置結構的替代方案。另外，較佳提供一種用於生產這種替代裝置結構的方法，其不存在與矽基生產技術相關聯的問題，或者僅以大幅減少與矽基生產技術相關聯的形式。
為達上述目的，本發明提出了一種具有請求項1所述特徵的半導體裝置結構，以及一種具有請求項14所述特徵的半導體裝置結構的製造方法。相關實施例和其他有利的實施態樣在各自的依附項中陳述。
本發明的半導體裝置結構包括基板，其具有位於第一基板側的第一主面和位於相對的第二基板側的第二主面，可以在第一主面配置平面層堆疊。基板例如可以是導電基板、非導電基板或半導電基板，並且可以包括例如矽、玻璃或石英。基板包括在第一主面和第二主面之間完全延伸穿過基板的垂直通孔。平面層堆疊包括金屬化層，金屬化層配置在第一基板側的通孔區域中，並且與通孔電連接，此外，平面層堆疊包括配置在金屬化層上且與金屬化層電連接的化合物半導體層，化合物半導體層包括至少一種配置在金屬化層上並與金屬化層電連接的化合物半導體，化合物半導體層可直接且緊密地配置在金屬化層上。金屬化層和配置在其上的化合物半導體層可以在基板的第一主面上形成水平或平面的層堆疊，其中層堆疊的個別層可以水平地延伸並且基本上平行於基板的第一主面和第二主面。在習知技術中，這種半導體裝置結構主要是在矽技術中生產的，亦即使用元素半導體，而不使用化合物半導體。就矽而言，現時最多可在金屬化層上沉積多晶矽，因為要生產單晶矽，在製程控制過程中必須進行高於矽熔化溫度的加熱，然而，這將導致底層的破壞，比如金屬化層。然而，在本發明中係形成具有化合物半導體之層堆疊，因此金屬化層可以保持完整。除此之外，化合物半導體可包含直接帶隙（direct band gap），而元素半導體（例如矽）主要包含間接帶隙（indirect band gap），直接帶隙導致半導體的電性特性顯著改善，這就是為什麼本發明的化合物半導體比現時使用的元素半導體（例如矽）更可取。
根據一實施例，化合物半導體層可包含單晶化合物半導體。與多晶結構相比，單晶化合物半導體具有特別好的電性特性，因此，在傳統的矽基方法中，較佳使用單晶矽。然而，如上所述，由於現有製程，最多可將多晶矽直接沉積在金屬化層上，以使其不會受到不可修復的損壞，但本發明可使單晶化合物半導體材料能夠直接沉積在金屬化層上，具有或多或少的複雜化合物的單晶也是單晶化合物半導體材料的一部分。
根據另一實施例，化合物半導體層可包含至少一種2D複合材料，2D複合材料不同於本說明書中也描述的2D系統，2D材料有時也稱為單層（single layer或monolayer）材料，是僅由單一原子層組成的晶體材料。這些單層中有幾個可以上下疊在一起。二維材料的特點是其以單晶的方式沉積或施行。由於此不尋常的特點，這也是廣泛（基礎）研究的主題。一般來說，二維材料既可以看作是不同元素的二維同素異形體，也可以看作是具有共價鍵的不同元素的化合物，即所謂的二維複合材料。例如，石墨烯是同素異形二維材料的已知代表，作為二維複合材料的非限制性和非窮盡性示例，其例如為石墨烯、硼硝烯、磷化鍺和硫化鉬（IV）。在下文中，將特別考慮不同元素的化合物，即2D複合材料，這裡特別考慮化合物半導體。二維材料在三維系統中的有效整合仍然是一個極端的挑戰，也是系統整體效能和電路設計的一個限制因素。
根據另一實施例，化合物半導體層可包含過渡金屬硫屬化合物（transition metal dichalcogenides）中的至少一材料，這意味著化合物半導體層可以包括過渡金屬族和硫屬化合物族的元素組合。過渡金屬硫屬化合物也被稱為TMD，TMD通常由三個原子平面構成，主要包括兩種不同的原子種類，即一種金屬和兩種硫屬化合物。過渡金屬硫屬化合物也稱為TMD單層，其係為MX2 型原子薄半導體，其中M表示過渡金屬原子（例如Mo、W等），X表示硫屬化合物原子（例如，S、Se或Te）。在此，通常，一層M原子配置在兩層X原子之間。這些配置是二維材料的上層族的一部分。TMD單層，例如MoS2 、WS2 、MoSe2 、WSe2 、MoTe2 具有直接帶隙，此特徵使得它們可以用作本發明化合物半導體層中的化合物半導體。
根據另一實施例，化合物半導體層可包含二硫化鉬（MoS2 ），由於其電特性，二硫化鉬特別適合作為本發明化合物半導體層中的化合物半導體。此外，MoS2 單層膜的厚度僅為6.5Å。
根據另一實施例，金屬化層可直接配置在基板的第一主面上。例如，這種配置適用於當基板不具有導電特性的情況。此外，例如當基板具有導電特性時，可在基板的第一基板側配置電絕緣層，其位於第一主面與金屬化層之間。
根據另一實施例，化合物半導體層可藉由沉積方式配置在金屬化層上。在此，化合物半導體層可以直接沉積在金屬化層上，沉積化合物半導體材料是在金屬化層上配置化合物半導體層的簡單且相對成本效益佳的選擇。
根據另一實施例，化合物半導體層可藉由化學轉化由金屬化層的至少一部分形成。另外，化合物半導體層可由藉由化學轉化沉積在金屬化層上的另一層（如另一金屬化層）的至少一部分形成。化學轉化是指不同於前述沉積方法的新方法。在化學轉化中，輸出層的一部分藉由化學反應轉化為化合物半導體層。金屬化層或另一層可用作為輸出層。輸出層較佳為金屬化層，尤其是過渡金屬層，例如鉬。同樣可以藉由合適的反應夥伴，如硫，來進行轉化。在這種化學轉化中，輸出層的至少一部分被轉換成包含TMD單層的2D材料的化合物半導體層，在本例中為MoS2 。
根據另一實施例，半導體裝置結構可更包括一第二化合物半導體層，第二化合物半導體層配置在化合物半導體層上並與化合物半導體層電連接。例如，藉由這種配置，可以產生二極體結構。
根據另一實施例，第二化合物半導體層可包含至少一種2D複合材料。因此，與前述（第一）化合物半導體層類似，第二化合物半導體層可包括例如過渡金屬硫屬化合物族的至少一種材料，尤其是MoS2 。
根據另一實施例，所述半導體裝置結構可進一步包括一第三化合物半導體層，其配置在第二化合物半導體層上並與第二化合物半導體層電連接。例如，藉由這種配置可以產生半導體結構。
根據另一實施例，第三化合物半導體層可至少包含一種2D複合材料。因此，與前述（第一）化合物半導體層及/或第二化合物半導體層一樣，第三化合物半導體層可包括例如過渡金屬硫屬化合物族的至少一種材料，尤其是MoS2 。
根據另一實施例，與垂直通孔電連接的接觸部分可以配置在第一及/或第二基板側，其中，半導體裝置結構可藉由該接觸部分與附加的獨立電子裝置結構電連接及/或機械連接，以產生三維電子半導體裝置，其中，半導體裝置結構和附加的獨立電子裝置結構彼此垂直地上下排列。因此，利用本發明的半導體裝置結構，可以藉由將附加的獨立電子裝置配置相對於第一及/或第二基板側來產生三維電子半導體裝置（3D系統），第一及/或第二基板側機械及/或電連接到半導體裝置結構，並且具體地說，藉由接觸部分形成的化合物半導體層。例如，獨立電子裝置結構可以是以平面技術產生的二維系統或進一步發明的半導體裝置結構。以該方式生產的3D系統可以是3D封裝或3D積體電路。
平面層堆疊可包括平面2D裝置、可形成平面2D裝置或可配置為平面2D裝置。關於2D系統的定義，參見說明書的上述部分。2D裝置可提供可僅超過導電電荷載體的唯一電功能的功能，這可以將2D裝置與通孔區分開，後者僅提供導電電荷載體的唯一電功能。
此外，本發明涉及一種用於產生相應的半導體裝置結構的方法，包括提供一基板，其具有位於第一基板側的第一主面和位於相對的第二基板側的第二主面，以及在第一主面和第二主面之間構造完全延伸穿過基板的垂直通孔。該方法還包括在基板的第一主面上配置平面層堆疊的步驟，其中配置平面層堆疊的步驟可包括將金屬化層配置在通孔區域的第一基板側，使得金屬化層與通孔電連接，並且將化合物半導體層設置在金屬化層上，使得化合物半導體層與金屬化層電連接。關於本方法的優點，可參考前述關於相應的裝置的陳述。
以下將參考附圖更詳細地描述實施例，其中具有相同或類似功能的元件具有相同的參考符號。
在方塊圖中示出並參考此方塊圖討論的方法步驟也可以按照所示或描述的順序以任何其他形式執行。另外，與設備的特定特徵相關的方法步驟可以與設備的此特徵互相交換，反之亦然。
圖1示出了本發明的半導體裝置結構100的橫剖面示意圖。半導體裝置結構100包括基板10，其具有第一主面11位於第一基板側1上，以及第二主面12位於相對的第二基板側2上。
此外，半導體裝置結構100包括垂直通孔13。垂直通孔13在基板10的第一主面11和基板10的第二主面12之間完全延伸穿過基板10。
垂直通孔13可至少部分或較佳全部填充導電材料，其係例如為金屬，特別是過渡金屬。
導電層31配置在第一基板側1上並位在垂直通孔13的區域中。在垂直通孔13的區域中意味著導電層31在俯視圖中至少部分地覆蓋垂直通孔13。這是有利的，因為這樣可以使導電層31和垂直通孔13之間的訊號路由路徑盡可能短。
導電層31可以具有與垂直通孔13相同的材料。另外，導電層31可能是垂直通孔13的一部分。垂直通孔13可以例如藉由沉積等方式填充導電材料。在此，導電材料可以至少部分地沉積在垂直通孔13的區域中的第一基板側1上，使得沉積在第一基板側1上的材料形成導電層31。這意味著導電層31將由垂直通孔13的材料形成，因此是垂直通孔13的一部分。換句話說，相應地，垂直通孔13和導電層31可以是一體成形。
在本文所示的實施例中，導電層31可直接且緊密地配置在基板10的第一主面11上。在其他實施例中（如圖5A-5D所示），可在基板10的第一主面11和導電層31之間配置附加的電絕緣層35。這同樣適用於相對的第二基板側2或基板10的第二主面12。
導電層31例如可以是金屬化層。在此，金屬化層被描述為導電層的非限制性示例。配置在第一基板側1上的金屬化層31與垂直通孔13電連接。金屬化層31可以包括例如過渡金屬。
化合物半導體層21配置在金屬化層31上。化合物半導體層21可以直接且緊密地配置在金屬化層31上。還可以在化合物半導體層21和金屬化層31之間設置一個或多個附加層，尤其是導電層。在這種情況下，化合物半導體層21將間接地配置在金屬化層31上的相應附加層的上方。化合物半導體層21與金屬化層31電連接。
相應地，可以分別在基板10的第一基板側1和第一主面11上產生層堆疊20。在所示實施例中，層堆疊20包括金屬化層31和化合物半導體層21。然而，也有可能層堆疊20包括其他附加層，其係參考後續圖式討論如下。
層堆疊20可以在平面技術中產生。在此，層堆疊20的複數層（在此：金屬化層31和化合物半導體層21）可以分別以平面或水平方式配置在基板10的第一基板側1和第一主面11上，並且基本上平行於基板10的第一基板側1和第一主面11。
化合物半導體層21和金屬化層31可以具有相同的層厚度。然而，不同的層厚度也是可能的。例如，化合物半導體層21可以具有比金屬化層31更小的層厚度。在眾多原因中，這種配置可歸因於金屬化層31可用於在盡可能大且較佳完全的區域內接觸化合物半導體層21。另一方面，化合物半導體層21可較佳地配置為單晶2D材料，其僅包含一個或數個（例如2到5個）個別原子層，因此非常薄。
根據本發明，化合物半導體層21包括設置在金屬化層31上並與金屬化層31電連接的化合物半導體。根據定義，化合物半導體是不同於元素半導體，元素半導體是由個別元素（如矽）組成的，而化合物半導體是由多個元素組成的。
除此之外，當化合物電晶體是單晶時是有利的。然而，例如，矽元素半導體不能以單晶矽的形式沉積在金屬化層上，因為此製程的沉積溫度必須在加工過程中高於矽的熔化溫度，這在實作中會導致周圍構件和組件的損壞。
因此，根據實施例，化合物半導體層21可以包括所謂的2D材料。為了更準確地定義2D材料，請參考上述描述的通用部分中的段落。2D材料具有可在金屬化層31上以單晶方式排列的特徵及相應所生的優點。在此，2D材料在分子等級上形成了由個別原子層組成的層，即所謂的單層，且2D材料可以包括個別原子層，也可以將多個原子層組合成一個普通的2D複合材料。
有利地，化合物半導體層21可包含過渡金屬硫屬化合物族中的至少一種材料。這意味著化合物半導體層21可以包括過渡金屬族和硫屬化合物族的元素組合，例如，化合物半導體層21可包含2D複合材料，該2D複合材料具有至少一種過渡金屬硫屬化合物族的材料，例如具有過渡金屬族和硫屬化合物族的元素組合。過渡金屬硫屬化合物或過渡金屬族和硫屬化合物族的元素組合是MX2 型原子薄半導體，其中M表示過渡金屬原子（例如Mo、W等），X表示硫屬化合物原子（例如S、Se或Te）。在此，通常，一層M原子排列在兩層X原子之間，其例如是MoS2 、WS2 、MoSe2 、WSe2 、MoTe2 。
本發明的半導體裝置結構100可以有利地用於構成3D系統（例如3D積體電路、3D封裝）。在3D系統中，數個裝置結構，其主要是由平面技術產生的，且其是垂直上下排列。本發明的半導體裝置結構100可以表示這些裝置結構中的一種態樣，其中附加的獨立裝置結構將垂直地配置在半導體裝置結構100的上方，即分別與基板10的第一基板側1和第一主面11相對，及/或將另一個附加的獨立裝置結構垂直地設置於半導體裝置結構100之下，即分別與基板10的第二基板側和第二主面12相對。因此，可以形成具有相互垂直排列的多個裝置結構的3D系統，其中個別裝置結構可以藉由垂直通孔13彼此電性連接且可能是機械性連接。
圖2示出了具有本發明半導體裝置結構100和附加的獨立電子裝置結構101的本發明三維半導體裝置1000的實施例。在本實施例中，附加的獨立電子裝置結構101垂直地配置在本發明的半導體裝置結構100的下方。這意味著附加的獨立電子裝置結構101設置在分別與基板10的第二基板側2和第二主面12相對的位置。
另外，在本實施例中，接觸部分110設置在第二基板側2上，接觸部分110可以包括導電材料，如圖所示，接觸部分110可以包括與垂直通孔13電連接的一層。如圖2所示，可選地，電絕緣層115可以設置在基板10的第二主面12上，並且可以將接觸部分110和接觸層110分別設置在電絕緣層115上。當基板10具有導電特性時，這是有利的。或者，例如，如果基板10本身沒有導電特性，則接觸部分110也可以直接設置在基板10的第二主面12上。可選地或另外地，接觸部分110可以具有一導線。
藉由此接觸部分110，半導體裝置結構100與附加的獨立電子裝置結構101電性連接和/或機械連接。這種連接可以藉由所謂的金屬間化合物（IMC）連接方法來實現。接觸部分110可以包括例如一個或多個金屬墊111a。附加的獨立電子裝置結構101也可以包括一個或多個金屬墊111b。接觸墊112可以配置在金屬墊111a、111b之間，以便將金屬墊111a、111b彼此電性連接和/或機械連接。例如，金屬墊111a、111b可以包括銅，並且接觸墊112可以例如包括銅和/或錫。
可替代地或另外地，可以將附加的獨立裝置結構101或另一（未示出）附加的獨立裝置結構分別設置在與基板10的第一主側1和第一主面11相對的位置。在這種情況下，接觸部分可以分別設置在基板10的第一主面11上和設置在第一主面11上的可選電絕緣層105上，並且可以與垂直通孔13電連接。此接觸部分隨後可用於與設置在基板10的第一主面11相對的裝置結構（未示出）電接觸。
如圖2所示，附加的獨立電子裝置結構101可以包括例如具有積體金屬化層114的基板113。金屬化層114可藉由接觸部分110與本發明半導體裝置結構100，尤其是化合物半導體21電連接。
因此，接觸部分110可以電連接到垂直通孔13。藉這種配置，可以產生所示的三維電子半導體裝置1000，其中化合物半導體層21可以經由垂直通孔13與獨立的電子裝置結構101電連接。
圖2中所示的分別與第二基板2和基板10的第二主面12相對的附加獨立電子裝置結構101本身可以是本文所述的本發明的半導體裝置結構100。或者，如圖2所示，附加的獨立電子裝置結構101可以是用平面技術產生的2D系統。例如，附加的獨立電子裝置結構101可以包括IC，其再次與本發明的半導體裝置結構100的電路結構配合以形成3D積體電路。或者，附加的獨立電子裝置結構101可以包括個別裝置，例如與本發明的半導體裝置結構100一起形成3D封裝的晶片。
在圖2所示的實施例中，接觸部分110設置在第二基板側2上並在基板10和附加獨立電子裝置結構101之間。可替代地或另外地，可在半導體裝置結構100上方設置另一附加的獨立電子裝置結構（未示出），即分別與基板10的第一基板側和第一主面11相對。
只要一個附加的獨立電子裝置結構101，並且在其之上（未示出）附加的獨立電子裝置結構以上述方法連接到本發明的半導體裝置結構100，則本發明的半導體裝置結構100將被配置在這兩個附加的獨立電子裝置結構100之間，因此，也形成三維電子半導體裝置1000（例如3D積體電路或3D封裝）。
此外，參照圖2討論的分別與第二基板側2和第二主面12相對的配置在下面的附加獨立電子裝置結構101的所有特徵相應地適用於配置在上面的（未示出）附加獨立電子裝置結構，即與第一電子裝置結構相對基板側1和第一主面11。
圖3示出用於製造半導體裝置結構100的本發明之方法的方塊圖。
在方塊301中，提供具有第一主面11位於第一基板側1上且第二主面12位於相對的第二基板側12上的基板10。
在方塊302中，形成垂直通孔13，其中垂直通孔13完全延伸穿過第一主面11和第二主面12之間的基板10。
在方塊303中，金屬化層31配置在通孔13區域的第一基板側1上，使得金屬化層31與通孔13電連接。
在方塊304中，化合物半導體層21設置在金屬化層31上，使得化合物半導體層21與金屬化層31電連接。
當以所述順序執行步驟303和304時，這導致層堆疊20，其中金屬化層31配置在化合物半導體層21和基板10之間。
然而，步驟303和304也可以按相反的順序執行。在這種情況下，將產生層堆疊20，其中化合物半導體層21配置在金屬化層31和基板10之間。
一般來說，這裡描述的所有方法步驟也可以以與所述順序不同的順序執行。
創新地，化合物半導體層21可以以兩種不同的途徑配置在金屬化層31上。在第一實施例中，化合物半導體層21可沉積於金屬化層31上。例如，用於沉積單晶2D材料的溫度可以顯著低於沉積單晶矽的溫度，因此，可以確保製程相容性。
在第二實施例中，化合物半導體層21可藉由化學轉化形成。其中，金屬化層31的一部分可以配合適當的反應夥伴轉換或轉化為化合物半導體層21。金屬化層31可以包括例如過渡金屬族的材料（如鉬）。舉例而言，一個適當的轉化反應夥伴是硫，硫可與鉬結合產生二硫化鉬（IV）（MoS2 ），轉化後直接以單晶2D複合材料或單層形式存在。
或者，除了轉換金屬化層31的一部分，可以在金屬化層31上配置合適的材料，例如金屬，特別是過渡金屬。在此，同樣地，過渡金屬族的材料可以配置在金屬化層31上，利用合適的反應夥伴，例如硫，此附加材料層可轉換或轉化為化合物半導體層21。
與沉積相比，化學轉化的優點在於，在化學轉化中，金屬化層31和化合物半導體層21的各自層厚度可以比沉積中小得多。在沉積過程中，化合物半導體層21作為附加材料沉積在金屬化層31上，即，層堆疊20的總層厚度由金屬化層31的層厚度加上配置在其上的化合物半導體層21的層厚度組合而成。然而，在化學轉化中，金屬化層31至少部分地轉換或轉化為化合物半導體層21，在此，層堆疊21的總層厚度因此僅由原始金屬化層31的層厚度構成。
下面將參考圖4A和4B說明這一點。圖4A示出了本發明半導體裝置結構100的實施例，其中化合物半導體層21藉由沉積製程沉積在金屬化層31上。圖4B示出了本發明半導體裝置結構100的實施例，其中化合物半導體層21藉由化學轉化由金屬化層31的至少一部分所形成。
在圖4A和4B中，水平或平面層堆疊20另外包括除金屬化層31和沉積在其上的化合物半導體層21之外的其他層。層堆疊20可包括例如第二化合物半導體層22。第二化合物半導體層22可配置在上述化合物半導體層21上，化合物半導體層21在具有多個層的層疊層20中也可被稱為第一化合物半導體層21，並且可以電連接到該層。
在此，第二化合物半導體層22可以配置在第一化合物半導體層21與金屬化層31相對的一側，使得第一化合物半導體層21配置在金屬化層31和第二化合物半導體層22之間。第二化合物半導體層22可以直接或緊密地配置在第一化合物半導體層21上。
第二化合物半導體層22還可以包括上述關於第一化合物半導體層21所述的材料之一，例如2D複合材料，特別是過渡金屬硫屬化物族的材料（如MoS2 ）。參照如上所述的第一化合物半導體層21，第二化合物半導體層22也可以藉由沉積或化學轉化配置在第一化合物半導體層21上。對於化學轉化，例如，可以在第一化合物半導體層21上預沉積適當的附加材料，例如金屬或過渡金屬，然後可以藉由化學轉化將其轉換或轉化為第二化合物半導體層22。
後續各層如圖4A和4B所示。只要層堆疊20至少包括第一化合物半導體層21和第二化合物半導體層22，本發明的半導體裝置結構100就可以實現為二極體結構。
此外，水平和平面層堆疊20可分別包括第三化合物半導體層23，第三化合物半導體層23可設置在上述第二化合物半導體層22上並與之電連接。
在此，第三化合物半導體層23可以配置在與第一化合物半導體層21相對的第二化合物半導體層22的一側，使得第二化合物半導體層22配置在第一化合物半導體層21和第三化合物半導體層23之間。第三化合物半導體層23可以直接或緊密地配置在第二化合物半導體層22上。
第三化合物半導體層23還可以包括上述關於第一化合物半導體層21所述的材料之一，例如2D複合材料，特別是過渡金屬硫屬化物族的材料（如MoS2 ）。參照如上所述之第一化合物半導體層21，第三化合物半導體層23也可以藉由沉積或化學轉化配置在第二化合物半導體層22上。對於化學轉化，例如，可以在第二化合物半導體層22上預沉積適當的附加材料，例如金屬或過渡金屬，然後可以藉由化學轉化將其轉換或轉化為第三化合物半導體層23。
只要層疊層20包括圖4A和4B中所示的化合物半導體層，即第一化合物半導體層21、第二化合物半導體層22以及第三化合物半導體層23，本發明半導體裝置結構100可以實現為電晶體結構。
還可以在個別層21、22、23、31之間配置更多層，例如金屬化層。
如上所述，藉由化學轉化將化合物半導體層21配置在金屬化層31上可以具有總厚度比沉積化合物半導體層21時薄的優點。
因此，可以看到，例如在圖4A中，化合物半導體層21直接沉積在金屬化層31上，在此，金屬化層31包括層厚度D31，化合物半導體層21包括層厚度D21，兩層加在一起有一個由兩個層厚度D21和D31組成的總層厚度D。
在圖4B中，可以看到化合物半導體層21藉由化學轉化由金屬化層31的至少一部分形成。金屬化層31的原始層厚度對應於所示的層厚度D。上部，即分別朝向基板10的第一基板1和第一主面11的金屬化層31的一部分，已被化學轉化，由此產生化合物半導體層21，這意味著金屬化層31的一部分已轉化為化合物半導體層21。
如此，金屬化層31的原始層厚度D比化合物半導體層21少了層厚度D21。化學轉化後剩餘的金屬化層31的層厚度用D31表示。相應地，藉由化學轉化產生的具有金屬化層31和化合物半導體層21的層堆疊20的總層厚度D對應於金屬化層31的原始層厚度D，並且少於圖4A所示的層21、31的總層厚度D，其中化合物半導體層21沉積在金屬化層31上。
另外，在圖4A和4B之間的直接比較中可以看出，藉由化學轉化產生的整個層堆疊20明顯低於藉由沉積產生的層堆疊20。
可選地，附加的隔離體層34（例如電介質）可以配置在第一基板側1上。隔離體層34可以例如直接配置在基板10的第一主面11上，且隔離體層34可相對於基板10上的其它導電結構橫向電絕緣金屬化層31。
本發明的半導體裝置結構100還可以包括多於所示出的三個化合物半導體層21、22、23。例如，第四化合物半導體層可以配置在第三化合物半導體層23上，在這種情況下，例如，可以產生閘流體結構。另外，第五化合物半導體層可以設置在第四化合物半導體層上，例如，在這種情況下，可以產生憶阻器結構。
另外，圖4A所示的化合物半導體層21和圖4B所示的化合物半導體層21可以分別具有不同的材料和不同的半導體。另外，圖4A所示的化合物半導體層21可以例如藉由先前沉積在金屬化層31上的過渡金屬層的化學轉化而形成。這意味著可以將例如沉積在金屬化層31上的層（例如金屬層）和特別是過渡金屬層配置在金屬化層31上。然後，該先前沉積的層可藉由使用適當反應夥伴之化學轉化而完全或部分轉換或轉化為化合物半導體層21，進而將轉換或產生的化合物半導體層21配置在金屬化層31上。
圖5A到5D示出了在不同製程時間下的本發明半導體裝置結構100的製造過程，其中，在本實例中，化合物半導體層21是藉由化學轉化從金屬化層31的一部分產生的。上述化合物半導體層21在金屬化層31上的沉積也是可能的。
根據該實例，基板10可包含數個垂直通孔13，只要基板10具有導電特性，通孔13可選擇性地藉由電絕緣層14相對於基板10電絕緣。這意味著垂直通孔13可以配置為相對於基板10電絕緣的垂直通孔。此外，任選地，電絕緣覆蓋層31可配置在第一基板側1上，例如直接配置在基板10的第一主面11上，其中通孔13可延伸穿過此電絕緣蓋層35，電絕緣蓋層35例如可以是平面化電介質。
金屬化層31可以配置在通孔13區域的第一基板側31上，並且可以與相應的通孔13電連接。例如，如上圖所述，金屬化層31可以直接配置在基板10的第一主面11上，或者金屬化層31可以配置在電絕緣蓋層35上（如果存在的話），如圖5A-5D所示。
可以任選地將能夠相對於基板10上的其它導電結構橫向電絕緣金屬化層31的隔離體層34配置在第一基板側1上，例如，直接配置在基板10的第一主面11上，或者，如果存在，則配置在電絕緣蓋層35上。隔離體層34例如可以是平面化介電層。
另一層，例如，第二金屬化層32可配置在金屬化層31上。另一層，例如，第三金屬化層33可再次配置在第二金屬化層32上。在本發明的每個實施例中，金屬化層31、32、33可包括至少一種過渡金屬或可配置為過渡金屬層。
如圖5B所示，金屬化層31、32、33可藉由化學轉化至少部分地轉化為化合物半導體層21、22、23。例如，如上文參考圖4B所述，第一金屬化層31的朝向基板10的上半部分，可以藉由化學轉化轉換或轉化為第一化合物半導體層21。第二金屬化層32可以藉由化學轉化完全或部分地轉換或轉化為第二化合物半導體層22。第三金屬化層33可藉由化學轉化完全或部分轉化為第三化合物半導體層23。個別層可在一個共同步驟中進行化學轉化，即首先將所有金屬化層31、32、33配置為上下排列，然後將金屬化層31、32、33一起進行化學轉化，例如同時添加合適的反應夥伴進行化學轉化。
結果是本發明的半導體裝置結構100包括至少一個金屬化層31和配置在其上的化合物半導體層21，如圖5B所示。
配置在周圍通孔13上的第一金屬化層31的區域也可以藉由化學轉化完全或部分地轉換或轉化為化合物半導體層。
如圖5C所示，可選地，一個或多個鈍化層51可以配置在第一基板側1上。鈍化層51可包括配置在通孔13上方的相應層21、22、23、31的區域中的開口52。
如圖5D所示，一個或多個連接金屬化層61可以配置在第一基板側1上，特別是在上述開口52的區域中。
另外，基板10可從後部（即分別從第二基板側2和第二主面12）向後減薄，直到暴露出垂直通孔13。這樣，所示出的半導體裝置結構100可以整合在3D系統中，其中化合物半導體層21經由垂直通孔13連接到配置在與第二主面12相對的附加的獨立的裝置結構（未示出）。
在所示配置中，裝置半導體結構100可以形成電晶體結構。在此，三個相互疊置的化合物半導體層21、22、23可以形成實現電晶體結構的三個交替p-n接面。根據連接類型，第一化合物半導體層21可以提供電晶體的射極層，第二化合物半導體層22可以提供電晶體的基極層，以及第三化合物半導體層23可以提供電晶體的集極層。射極層和集極層也可以互換。通常情況下，射極層的電荷載子密度將高於基極層，並且基極層將再具有高於集極層的電荷載子密度。
以上敘述應用於如圖5A-5D所示的具有三個化合物半導體層21、22、23的電晶體結構的情况。當本發明的半導體裝置結構被配置為包含兩個化合物電晶體層21、22的二極體結構，上述內容也相應地適用。
儘管在本發明的半導體裝置結構100的說明中已經描述了上述態樣，但是顯而易見，這些態樣還表示用於產生本發明半導體裝置結構100的相應方法的描述，因此設備的方塊或裝置也可以被視為相應的方法步驟或方法步驟的特徵。類似地，在方法步驟的說明中或作為方法步驟描述的態樣也表示對相應方塊或相應設備的細節或特徵的描述。
在下文中，將再次簡單地概括本發明，換句話說：
本發明涉及一種用於生產三維電子系統1000的方法，特別是三維積體電路。三維整合是指裝置的（機械地和電性地）垂直連接。三維積體電子系統1000的優點在於，與二維系統（平面技術）相比，可以獲得更高的填充密度和開關速度（由於較短的傳導路徑）。
本發明的半導體裝置結構100實現了在3D系統1000內單晶（2D）半導體材料和電觸點與下一子系統101之間的盡可能短的連接。這對於神經形態網路（例如用於低損耗神經元網路的3D系統結構）具有最小佔用空間和最小功耗的電子裝置的垂直結構特別有利。
為此，根據本發明，建議通過與半導體結構21直接接觸的基板10（通過基板通孔；TSV）產生電絕緣的通孔13，可以先形成基板通孔13，半導體層21可以沉積並形成在基板通孔13上，或者可以藉直接化學反應在局部形成。藉由進一步的沉積或化學轉化，得到包括至少一個基板通孔13的更複雜的半導體裝置。在裝置100的基板通孔金屬和半導體層21、22、23之間，可以引入其它金屬或半導體層作為緩衝層以適配接觸電阻，這在半導體21和基板通孔13以及3D系統1000的目標晶片之間提供了盡可能短的連接。
本發明的實施例形成基板通孔13和化合物半導體結構21的微電子連接。
根據本發明的一個態樣，提出了一種用於連接至少兩個電組件的方法，包括以下步驟： 提供基板10， 形成導電通道13，其穿過基板10並相對於基板10電絕緣， 形成以導電方式連接到導電通道13的接觸元件31， 形成以導電方式連接到接觸元件31的第一化合物半導體層21， 形成以導電方式連接到第一化合物半導體層21的第二化合物半導體層22，及 形成以導電方式連接到第二化合物半導體層22的第三化合物半導體層23。
根據另一態樣，化合物半導體層21、22、23中的至少一個是由沉積產生的。
根據另一態樣，化合物半導體層21、22、23中的至少一個是由化學反應局部產生的。
圖5A-5D顯示了在與半導體層21接觸的情況下產生基板通孔13的層序列和過程，以產生電晶體結構的局部化學轉化為例。
此外，建議一種半導體裝置結構100，在下文中也稱為微電子連接裝置，包括： 一基板10； 一通道13，其穿過基板10，並相對於基板10電絕緣； 一接觸元件31，以導電方式連接到導電通道13； 一第一化合物半導體層21，以導電方式連接到接觸元件31； 一第二化合物半導體層22，以導電方式連接到第一化合物半導體層21；及 一第三化合物半導體層23，以導電方式連接到第二化合物半導體層22。
本發明可以下列的實施例再予以理解。
1. 一種半導體裝置結構，包括： 一基板，其具有位於一第一基板側的一第一主面和位於一相對基板側的一第二主面；以及 一垂直通孔，其在第一主面和第二主面之間完全延伸穿過基板； 一金屬化層，其配置在第一基板側的通孔區域中，並且與通孔電連接；及 一化合物半導體層，其配置在金屬化層上且與金屬化層電連接。 2. 如實施例1所述的半導體裝置結構，其中，化合物半導體層包括一單晶化合物半導體。 3. 如實施例1或2所述的半導體裝置結構，其中，化合物半導體層包括至少一二維複合材料。 4. 如前述實施例中任一者所述的半導體裝置結構，其中，化合物半導體層包括過渡金屬族和硫屬化合物族的一元素組合。 5. 如前述實施例中任一者所述的半導體裝置結構，其中，金屬化層直接配置在基板的第一主面，或 其中，一電絕緣層配置在第一基板側並在基板的第一主面和金屬化層之間。 6. 如前述實施例中任一者所述的半導體裝置結構，其中，化合物半導體層藉由沉積配置在金屬化層上。 7. 如實施例1至5中任一者所述的半導體裝置結構，其中，化合物半導體層由金屬化層的至少一部分藉由化學轉化形成。 8. 如前述實施例中任一者所述的半導體裝置結構，其中更包括配置在化合物半導體層上並與化合物半導體層電連接的一第二化合物半導體層。 9. 如實施例8所述的半導體裝置結構，其中，第二化合物半導體層包括至少一二維複合材料。 10. 如實施例8或9所述的半導體裝置結構，其中更包括配置在第二化合物半導體層上並與第二化合物半導體層電連接的一第三化合物半導體層。 11. 如實施例10所述的半導體裝置結構，其中，第三化合物半導體層包括至少一二維複合材料。 12. 如前述實施例中任一者所述的半導體裝置結構， 其中，與垂直通孔電連接的一接觸部分配置在第一基板側及/或第二基板側上，並且 其中，半導體裝置結構可藉由接觸部分與一附加的獨立電子裝置結構電性及/或機械連接，以產生三維電子半導體裝置，其中半導體裝置結構和附加的獨立電子裝置結構配置成彼此垂直。 13. 一種三維電子半導體裝置，具有至少一個如前述實施例中任一者所述的半導體裝置結構， 其中，半導體裝置結構可藉由垂直通孔與一附加的獨立電子裝置結構電性及/或機械連接，並且 其中半導體裝置結構和附加的獨立電子裝置結構配置成彼此垂直。 14. 一種製造一半導體裝置架構的方法，包含下列步驟： 提供一基板，基板具有位於一第一基板側的一第一主面和位於一相對基板側的一第二主面； 形成在第一主面和第二主面之間完全延伸穿過基板的一垂直通孔； 在通孔的區域中的第一基板側上配置一金屬化層，使得金屬化層與通孔電連接；以及 在金屬化層上配置一化合物半導體層，使得化合物半導體層與金屬化層電連接。 15. 如實施例14所述的方法，其中，化合物半導體層包括一單晶化合物半導體配置在金屬化層上。 16. 如實施例14或15所述的方法，其中，配置化合物半導體層的步驟包括配置至少一二維複合材料在金屬化層上。 17. 如實施例14至16中任一者所述的方法，其中，配置化合物半導體層的步驟包括配置過渡金屬族和硫屬化合物族的一元素組合在金屬化層上。 18. 如實施例14至17中任一者所述的方法，其中，金屬化層直接配置在基板的第一主面，或 其中，一電絕緣層配置在第一基板側並在基板的第一主面和金屬化層之間。 19. 如實施例14至18中任一者所述的方法，其中，配置化合物半導體層的步驟包括化合物半導體層藉使用一沉積方法沉積在金屬化層上。 20. 如實施例14至18中任一者所述的方法，其中，配置化合物半導體層的步驟包括化合物半導體層由至少一部分的金屬化層藉由化學轉化形成。 21. 如實施例14至20中任一者所述的方法，其中，一第二化合物半導體層配置在化合物半導體層上並與化合物半導體層電連接。 22. 如實施例21所述的方法，其中，第二化合物半導體層包括至少一二維複合材料在金屬化層上。 23. 如實施例21至22所述的方法，其中，一第三化合物半導體層配置在第二化合物半導體層上並與第二化合物半導體層電連接。 24. 如實施例23所述的方法，其中，第三化合物半導體層包括至少一二維複合材料在金屬化層上。 25. 如前述實施例中任一者所述的方法，更包括： 配置一接觸部分在基板的第二主面上，使得接觸部分與垂直通孔電連接；以及 藉由接觸部分使半導體裝置結構與一附加的獨立電子裝置結構電性及/或機械連接，以產生一三維電子半導體裝置，其中附加的獨立電子裝置結構配置相對於基板的第二主面。
上面描述的實施例僅用於說明本發明的原理。應當理解，本文描述的配置和細節的修改和變化對於本領域的其他技術人員將是顯而易見的。 因此，本發明旨在僅由所附申請專利的範圍來限制，而不受就本文實施例的描述和解釋而給出的具體細節的限制。
1000:半導體裝置 100:半導體裝置結構 1:第一基板側 2:第二基板側 10:基板 11:第一主面 12:第二主面 13:垂直通孔、通孔、基板通孔、導電通道 14:電絕緣層 20:層堆疊 21:第一化合物半導體層 22:第二化合物半導體層 23:第三化合物半導體層 31,32,33:金屬化層 34:隔離體層 35:電絕緣蓋層 51:鈍化層 52:開口 61:連接金屬化層 101:電子裝置結構 105,115:電絕緣層 110:接觸部分 111a,111b:金屬墊 112:接觸墊 113:基板 114:金屬化層 301~304:步驟 D,D21,D31:厚度
在附圖中例示了一些實施例，並敘述如下，其顯示： 圖1為根據一實施例的半導體裝置結構的橫剖面示意圖， 圖2為根據一實施例的本發明半導體裝置結構可以產生的3D半導體裝置的橫剖面示意圖， 圖3示出根據一實施例的用於產生垂直化合物電晶體結構的方法的個別方法步驟的示意方塊圖， 圖4A為根據一實施例的半導體裝置結構的連接結構的橫剖面示意圖，其中化合物半導體層藉由沉積方法沉積在金屬化層上， 圖4B為根據一實施例的半導體裝置結構的連接結構的橫剖面示意圖，其中化合物半導體層藉由化學轉化由金屬化層的至少一部分產生，以及 圖5A-5D示出了根據實施例的用於產生本發明半導體裝置結構的個別方法步驟的橫剖面示意圖，其中藉由化學轉化由多個金屬化層產生多個化合物半導體層。
100:半導體結構
1:第一基板側
2:第二基板側
10:基板
11:第一主面
12:第二主面
13:垂直通孔
20:層堆疊
21:第一化合物半導體層
31:金屬化層

Claims (13)

  1. 一種半導體裝置結構，包括：一基板，其具有位於一第一基板側的一第一主面和位於一相對基板側的一第二主面，其中，在該第一主面配置一平面層堆疊；以及一垂直通孔，其在該第一主面和該第二主面之間完全延伸穿過該基板；其中，該平面層堆疊包括：一金屬化層，其配置在該第一基板側的通孔區域中，並且與該通孔電連接；一化合物半導體層，其配置在該金屬化層上且與該金屬化層電連接；以及一第二化合物半導體層，其配置在該化合物半導體層上並與該化合物半導體層電連接；以及其中，該化合物半導體層及/或該第二化合物半導體層包括至少一二維複合材料。
  2. 如請求項1所述的半導體裝置結構，其中，該化合物半導體層包括一單晶化合物半導體層，及/或其中，該化合物半導體層包括過渡金屬族和硫屬化合物族的一元素組合。
  3. 如請求項1所述的半導體裝置結構，其中，該金屬化層直接配置在該基板的該第一主面或其中，一電絕緣層配置在該第一基板側並在該基板的該第一主面和該金屬化層之間。
  4. 如請求項1所述的半導體裝置結構，其中，該化合物半導體層藉由沉積配置在該金屬化層上，或其中，該化合物半導體層由該金屬化層的至少一部分藉由化學轉化形成。
  5. 如請求項1所述的半導體裝置結構，其中，該平面層堆疊更包括配置在該第二化合物半導體層上並與該第二化合物半導體層電連接的一第三化合物半導體層。
  6. 如請求項5所述的半導體裝置結構，其中，該第三化合物半導體層包括至少一二維複合材料。
  7. 如請求項1所述的半導體裝置結構，其中，與該垂直通孔電連接的一接觸部分配置在該第一基板側及/或該第二基板側上，並且其中，該半導體裝置結構可藉由該接觸部分與一附加的獨立電子裝置結構電性及/或機械連接，以產生一三維電子半導體裝置，其中該半導體裝置結構和該附加的獨立電子裝置結構彼此垂直排列。
  8. 如請求項1所述的半導體裝置結構，其中，該平面層堆疊形成一平面二維裝置。
  9. 一種三維電子半導體裝置，具有至少一個如請求項1所述的半導體裝置結構，其中該半導體裝置結構可藉由該垂直通孔與一附加的獨立電子裝置結構電性及/或機械連接，其中該半導體裝置結構和該附加的獨立電子裝置結構彼此垂直排列。
  10. 一種製造一半導體裝置架構的方法，包含下列步驟：提供一基板，該基板具有位於一第一基板側的一第一主面和位於一相對基板側的一第二主面；在該基板的該第一主面配置一平面層堆疊；以及在該第一主表面和該第二主表面之間構造完全延伸穿過該基板的一垂直通孔；其中，配置該平面層堆疊的步驟包括：在該通孔的區域中的該第一基板側上配置一金屬化層，使得該金屬化層與該通孔電連接；在該金屬化層上配置一化合物半導體層，使得該化合物半導體層與該金屬化層電連接；以及在該化合物半導體層上配置一第二化合物半導體層，並使得該第二化合物半導體層與該化合物半導體層電連接；以及 其中，該化合物半導體層及/或該第二化合物半導體層包括至少一二維複合材料。
  11. 如請求項10所述的方法，其中，該化合物半導體層包括一單晶化合物半導體層，及/或其中，該化合物半導體層包括過渡金屬族和硫屬化合物族的至少一元素組合。
  12. 如請求項10所述的方法，其中，配置該化合物半導體層的步驟包括該化合物半導體層使用一沉積方法沉積在該金屬化層上，或其中，配置該化合物半導體層的步驟包括該化合物半導體層由至少一部分的該金屬化層藉由化學轉化形成。
  13. 如請求項10所述的方法，其中，配置該平面層堆疊的步驟還包括配置在該第二化合物半導體層上並與該第二化合物半導體層電連接的一第三化合物半導體層。
TW109125833A 2019-07-31 2020-07-30 具化合物半導體的半導體裝置結構及其製造方法 TWI758800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019211465.2 2019-07-31
DE102019211465.2A DE102019211465A1 (de) 2019-07-31 2019-07-31 Halbleiter-bauelementstruktur mit verbindungshalbleiter und verfahren zum herstellen derselbigen

Publications (2)

Publication Number Publication Date
TW202119569A TW202119569A (zh) 2021-05-16
TWI758800B true TWI758800B (zh) 2022-03-21

Family

ID=71894603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125833A TWI758800B (zh) 2019-07-31 2020-07-30 具化合物半導體的半導體裝置結構及其製造方法

Country Status (6)

Country Link
US (1) US20210035915A1 (zh)
EP (1) EP3772092A1 (zh)
KR (1) KR20210015698A (zh)
CN (1) CN112310024A (zh)
DE (1) DE102019211465A1 (zh)
TW (1) TWI758800B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150060039A1 (en) * 2013-08-30 2015-03-05 Taiwan Semiconductor Manufacturing Company Limited Structure and method for cooling three-dimensional integrated circuits
TW201807851A (zh) * 2016-05-18 2018-03-01 日商東京威力科創股份有限公司 自旋扭矩傳輸磁阻性隨機存取記憶體之附加形成用方法
TW201913841A (zh) * 2017-08-31 2019-04-01 大陸商長江存儲科技有限責任公司 形成三維集成佈線結構的方法及其半導體結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709958B2 (en) * 2004-06-18 2010-05-04 Uri Cohen Methods and structures for interconnect passivation
DE112012003214T5 (de) * 2011-08-01 2014-09-11 Ngk Spark Plug Co., Ltd. Halbleiter-Leistungsmodul, Herstellungsverfahren für Halbleiter-Leistungsmodul und Schaltkreissubstrat
US20140209926A1 (en) * 2013-01-28 2014-07-31 Win Semiconductors Corp. Semiconductor integrated circuit
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
US9728485B1 (en) * 2016-02-05 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnect structure having catalys layer
WO2017195486A1 (ja) * 2016-05-11 2017-11-16 ソニー株式会社 複合型トランジスタ
DE102017215354B4 (de) * 2016-10-14 2021-10-07 Infineon Technologies Ag Halbleiter und verfahren zum herstellen von halbleiterbauelementen
JP2018067664A (ja) * 2016-10-20 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 半導体記憶素子、半導体記憶装置、および半導体システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150060039A1 (en) * 2013-08-30 2015-03-05 Taiwan Semiconductor Manufacturing Company Limited Structure and method for cooling three-dimensional integrated circuits
TW201807851A (zh) * 2016-05-18 2018-03-01 日商東京威力科創股份有限公司 自旋扭矩傳輸磁阻性隨機存取記憶體之附加形成用方法
TW201913841A (zh) * 2017-08-31 2019-04-01 大陸商長江存儲科技有限責任公司 形成三維集成佈線結構的方法及其半導體結構

Also Published As

Publication number Publication date
KR20210015698A (ko) 2021-02-10
US20210035915A1 (en) 2021-02-04
DE102019211465A1 (de) 2021-02-04
CN112310024A (zh) 2021-02-02
TW202119569A (zh) 2021-05-16
EP3772092A1 (de) 2021-02-03

Similar Documents

Publication Publication Date Title
CN107039372B (zh) 半导体结构及其形成方法
JP2022521618A (ja) 複数の機能性チップを伴う三次元ｎａｎｄメモリデバイスの集積
JP5536731B2 (ja) 接続構造体を実現するためのプロセス
TWI694596B (zh) 鍵合記憶體元件及其製造方法
TW202101733A (zh) 具有閘極或接點插塞之自對準閘極端蓋（ｓａｇｅ）架構
TW202017056A (zh) 半導體裝置及其製造方法
US10396013B2 (en) Advanced through substrate via metallization in three dimensional semiconductor integration
TWI839470B (zh) 具有垂直溝槽之源極或汲極結構
TW201143019A (en) Semiconductor integrated circuit having a multi-chip structure
US20220223530A1 (en) Architecture for Computing System Package
TW202036839A (zh) 用於鍺ｎ通道裝置的源極或汲極結構
TWI786872B (zh) 積體電路及其製造方法
TW202040821A (zh) 半導體元件
KR102598519B1 (ko) 반도체 장치 및 그 제조 방법
CN114927509A (zh) 封装件及其形成方法
TWI757946B (zh) 半導體元件及用於製造半導體元件的方法
US20230207621A1 (en) Vertical compound semiconductor structure and method for producing the same
TWI758800B (zh) 具化合物半導體的半導體裝置結構及其製造方法
TWI833887B (zh) 具有閘極接點之自對準閘極端蓋（ｓａｇｅ）架構
WO2023225155A1 (en) Sequential complimentary fet incorporating backside power distribution network through wafer bonding prior to formation of active devices
TWI779903B (zh) 具有含錳互連結構的半導體元件結構及其製備方法
KR102597962B1 (ko) 반도체 디바이스 및 방법
CN219832659U (zh) 三维集成电路叠层
US20240113078A1 (en) Three dimensional heterogeneous integration with double-sided semiconductor dies and methods of forming the same
CN116779588A (zh) 中介层及其制作方法和集成电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees