TWI756743B - 一種EtherCAT主從站一體橋接控制器及控制方法 - Google Patents

一種EtherCAT主從站一體橋接控制器及控制方法 Download PDF

Info

Publication number
TWI756743B
TWI756743B TW109124305A TW109124305A TWI756743B TW I756743 B TWI756743 B TW I756743B TW 109124305 A TW109124305 A TW 109124305A TW 109124305 A TW109124305 A TW 109124305A TW I756743 B TWI756743 B TW I756743B
Authority
TW
Taiwan
Prior art keywords
slave
master
data
party
bridge controller
Prior art date
Application number
TW109124305A
Other languages
English (en)
Other versions
TW202139022A (zh
Inventor
熊鈺麟
Original Assignee
大陸商寧波弘訊科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商寧波弘訊科技股份有限公司 filed Critical 大陸商寧波弘訊科技股份有限公司
Publication of TW202139022A publication Critical patent/TW202139022A/zh
Application granted granted Critical
Publication of TWI756743B publication Critical patent/TWI756743B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

本案提供一種EtherCAT主從站一體橋接控制器控制方法、EtherCAT主從站一體橋接控制器、基於主從一體站橋接控制器的控制系統和可讀存儲介質。該技術方案中，構建了基於FPGA的EtherCAT主從站一體橋接控制器。由於FPGA具有硬體並行運算能力，因此，該EtherCAT主從一體橋接控制器中的主站具有較高的硬即時特性，保障了EtherCAT網路資料收發的即時性，減少了對CPU性能、作業系統即時性的依賴；該EtherCAT主從一體橋接控制器能夠同時作為第三方主站設備的從設備，也可以作為第三方從站設備的主設備，減少了EtherCAT匯流排網路的負荷，提高了網路拓樸結構的靈活性。

Description

一種EtherCAT主從站一體橋接控制器及控制方法
本案內容係關於通信技術領域，特別係關於一種EtherCAT主從站一體橋接控制器控制方法、EtherCAT主從站一體橋接控制器、基於主從一體站橋接控制器的控制系統和可讀存儲介質。
EtherCAT（Ether Control Automation Technology，乙太網控制自動化技術）是一個以乙太網為基礎的開放架構的現場匯流排系統，由於其具有網路即時性高、拓樸結構靈活、系統組態簡單等特點，目前已得到越來越廣泛的應用。
現有的EtherCAT技術採用主從介質存取控制方式，主站採用標準乙太網卡，從站採用專門的ESC（EtherCAT Slave Controller）晶片如ET1100、ET1200、LAN9252實現從站功能。主站設備與從站設備之間線性拓樸結構通信。具體的，主站設備發送資料報文，從站設備在報文經過其節點時讀取相應編址的主站下發資料，同時，將返回給主站的資料也在報文經過時插入至報文中。整個過程中，報文有幾十奈秒的時間延遲。報文經過所有從站完成資料交換後，由EtherCAT網段中的末端從站將報文返回。
EtherCAT主站設備是整個EtherCAT主從系統的核心，EtherCAT主站設備必須能夠穩定可靠的運行，保證從站設備的即時性和同步性。EtherCAT主站的實現主要是採用德國倍福公司基於PC機的Windows作業系統、Linux作業系統或Android作業系統的嵌入式解決方案。由於Windows、Linux、或Android作業系統均為非即時性作業系統，EtherCAT協定解析過程的任務調度優先順序不可控、不確定，造成主、從站接收資料的時間延長、通信週期加大、週期抖動加大，因此無法滿足CNC高精度同步控制的要求。為保證主站即時性，雖然有一些設備採用RTOS即時操作系統，如Vxworks、QNX、uC/OS II，但由於RTOS系統版權價格昂貴，軟體移植工作量大，難以被廣泛推廣應用。且現有的EtherCAT匯流排控制系統通常只包括一個EtherCAT主站設備和多個EtherCAT從站設備。單主站網路拓樸結構的通信依賴於一個主站的分配和調度，一旦主站設備或任意一個從站設備出現故障，則面臨整個網路癱瘓的可能。
綜上所述，如何有效地解決EtherCAT主從站一體橋接控制器控制中的可靠控制等問題，是目前本領域技術人員急需解決的技術問題。
本案的目的是提供一種EtherCAT(Ether Control Automation Technology，乙太網控制自動化技術)主從站一體橋接控制器控制方法、EtherCAT主從站一體橋接控制器、基於主從一體站橋接控制器的控制系統和可讀存儲介質，以提高現場匯流排控制中的控制可靠性。
為了解決上述問題，本案提供下列技術方案。
一種EtherCAT主從站一體橋接控制器控制方法，其應用於基於FPGA構建的EtherCAT主從站一體橋接控制器中，EtherCAT主從站一體橋接控制器包括主站部分、從站部分和GPMC(General-Purpose Memory Controller，通用記憶體控制器)匯流排，橋接控制器控制方法，包含下列步驟；主站部分通過GPMC匯流排獲取外部CPU(Central Processing Unit，中央處理器)中待發送的第一資料，並將第一資料發送給第三方從站設備；主站部分接收第三方從站設備發送的第二資料，並將第二資料回饋給外部CPU；從站部分通過GPMC匯流排獲取外部CPU中待發送的第三資料，並將第三資料發送給第三方主站設備；以及從站部分接收該第三方主站設備發送的第四資料，並將第四資料回饋給外部CPU。
進一步來說，主站部分包括主站發送快取和主站時鐘，主站部分通過GPMC匯流排獲取外部CPU中待發送的第一資料，並將第一資料發送給第三方從站設備，包括 下列步驟；獲取第一資料，並將第一資料存入主站發送快取中，並基於主站時鐘定時發送所述第一資料給第三方從站設備。進一步來說，主站部分包括主站接收快取；主站部分接收第三方從站設備發送的第二資料，並將第二資料回饋給外部CPU，包括下列步驟；接收第二資料，並將第二資料存入所述主站接收快取中，以便所述外部CPU讀取所述第二資料。
進一步來說，從站部分包括從站發送快取和從站處理模組，從站部分通過GPMC匯流排獲取外部CPU中待發送的第三資料，並將第三資料發送給第三方主站設備，包括下列步驟；獲取第三資料，並將第三資料存入從站發送快取中，由從站處理模組插入資料包，以將第三資料發送給第三方主站設備。
進一步來說，從站部分包括從站接收快取，從站部分接收第三方主站設備發送的第四資料，並將第四資料回饋給外部CPU，包括下列步驟；接收第四資料，並將第四資料暫存在所述從站接收快取中，以便外部CPU讀取所述第四資料。
本案提供一種EtherCAT主從站一體橋接控制器，橋接控制器構建於FPGA中，該橋接控制器包含主站部分、從站部分和GPMC匯流排。主站部分通過GPMC匯流排連接外部CPU。從站部分通過該GPMC匯流排連接外部CPU。主站部分通過網路驅動晶片與第三方從站設備相連接。從站部分通過網路驅動晶片與第三方主站設備相連 接。
進一步來說，主站部分包括主站處理模組、主站時鐘、主站發送快取、主站接收快取、主站狀態暫存器。
進一步來說，從站部分包括：從站處理模組、從站時鐘、從站發送快取、從站接收快取和從站狀態暫存器。
進一步來說，GPMC匯流排包括：解碼器、單向位址匯流排、雙向資料匯流排、GPMC匯流排控制信號、中斷仲裁控制器；其中GPMC匯流排控制信號包括片選信號、寫信號、讀信號。
一種基於主從一體站橋接控制器的控制系統，包括至少一個如上述的橋接控制器、一個第三方主站設備、一個或多個第三方從站設備以及用於控制橋接控制器的外部CPU。第三方主站設備與橋接控制器中的從站部分相連，第三方從站設備與橋接控制器中的主站部分通信連接；外部CPU通過GPMC匯流排與主站部分或從站部分通信連接。
一種可讀存儲介質，可讀存儲介質上存儲有電腦程式，電腦程式被處理器執行時實現上述EtherCAT主從站一體橋接控制器控制方法的步驟。
在基於FPGA構建的橋接控制器中應用本案所提供的EtherCAT主從站一體橋接控制器控制方法，橋接控制器包括主站部分、從站部分和GPMC匯流排；EtherCAT主從站一體橋接控制器控制方法，包括下列步驟；主站部分通過GPMC匯流排獲取外部CPU中待發送的 第一資料，並將第一資料發送給第三方從站設備；主站部分接收第三方從站設備發送的第二資料，並將第二資料回饋給外部CPU；從站部分通過GPMC匯流排獲取外部CPU中待發送的第三資料，並將第三資料發送給第三方主站設備；從站部分接收第三方主站設備發送的第四資料，並將第四資料回饋給外部CPU。
可見，在本方法中，基於FPGA所構建的橋接控制器，由於FPGA具有並行特點，因此，該橋接控制器還具有硬即時特性以及並行能力，如此在對工業匯流排進行控制時，能夠保障了資料收發的即時性，可減少對CPU以及作業系統的依賴，且還能夠同時作為第三方主站設備的從設備，以及第三方從站設備的主設備。也就是說，該橋接控制器能夠連通第三方主站設備與第三方從站設備，且橋接控制器能夠同時作為主站也可作為從站。通過串接兩個或兩個以上的橋接控制器還可改變第三方主站設備與第三方從站設備之間的連接拓樸介面，可將現有的單一的線性通信，以橋接控制器為連接節點，構建出樹狀結構的網路拓樸，提高了網路拓樸結構的靈活性，降低了網路的負荷，提高所構建的網路系統的可靠性、即時性。
相應地，本案實施例還提供了與上述EtherCAT主從站一體橋接控制器控制方法相對應的EtherCAT主從站一體橋接控制器和基於主從一體站橋接控制器的控制系統和可讀存儲介質，具有上述技術效果，在此不再贅述。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示內容之範圍與意涵。同樣地，本揭露亦不僅以於此說明書所示出的各種實施例為限。
請參考第1圖，第1圖為本案實施例中一種EtherCAT（Ether Control Automation Technology，乙太網控制自動化技術）主從站一體橋接控制器控制方法的實施流程圖。特別地，本案所提供的EtherCAT主從站一體橋接控制器控制方法可應用於基於FPGA構建的橋接控制器中，如第2圖所示，該橋接控制器包括主站部分、從站部分和GPMC (General-Purpose Memory Controller，通用記憶體控制器)匯流排。
在本揭露中，諸如第一、第二、第三和第四等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。
具體的， EtherCAT主從站一體橋接控制器控制方法包括以下步驟。
在步驟S101中。主站部分通過GPMC匯流排獲取外部CPU (Central Processing Unit，中央處理器)中待發送的第一資料，並將第一資料發送給第三方從站設備。
其中，主站部分即相對於第三方從站設備，該橋接控制器以其主站角色存在，也就是說，該主站部分可視為在FPGA構建的橋接控制器中的虛擬主站，該主站部分具有主站設備的處理能力/功能。第三方從站設備可具體為該橋接控制器之外的其他橋接控制器或EtherCAT從站設備。
其中，第一資料可具體為外部CPU用於控制第三方從站設備的控制資料。
當該主站部分包括主站發送快取和主站時鐘時，對於第一資料的處理可具體包括獲取第一資料，並將第一資料存入主站發送快取中，並基於主站時鐘定時發送第一資料給第三方從站設備。也就是說，橋接控制器可通過GPMC匯流排獲取到外部CPU中待發送的第一資料，並且將該第一資料存入主站發送快取中。在主站時鐘的作用下，可定時將第一資料發送給第三方從站設備。
在步驟S102中，主站部分接收第三方從站設備發送的第二資料，並將第二資料回饋給外部CPU。
其中，第二資料可具體為第三方從站設備響應於外部CPU的控制管理的資料，或第三方從站設備在運行中產生的需要上報給外部CPU進行處理的事件資料。
當主站部分包括主站接收快取時，主站部對於第二資料的處理可具體包括接收第二資料，並將第二資料存入主站接收快取中，以便外部CPU讀取第二資料。也就是說，橋接控制器中的主站部分在接收到第二資料之後，可將第二資料存入到主站接收快取中，如此，外部CPU可通過讀取該主站接收快取，即可獲得第二資料。
在步驟S103中，從站部分通過GPMC匯流排獲取外部CPU中待發送的第三資料，並將第三資料發送給第三方主站設備。
其中，從站部分為基於FPGA構建的橋接控制器中實現從站功能的部分。第三方主站設備可具體為該橋接控制器之外的其他橋接控制器或EtherCAT主站設備。第三資料可具體為外部CPU用於控制第三方主站設備的資料。
當從站部分包括從站發送快取和從站處理模組時，該從站部分對於第三資料的處理過程，可包括：獲取第三資 料，並將第三資料存入從站發送快取中，由從站處理模組插入資料包，以將第三資料發送給第三方主站設備。亦即，從站部分獲得第二CPU中待發送的第三資料時，可將第三資料暫存在從站發送快取中，然後又由從站處理模組插入資料包，如此便可將第三資料發送給第三方主站設備。
在步驟S104中，從站部分接收第三方主站設備發送的第四資料，並將第四資料回饋給外部CPU。
其中，第四資料可具體為第三方主站設備需要發送給外部CPU的資料，如響應資料。
當從站部分包括從站接收快取時，從站部分對第四資料的處理過程，包括：接收第四資料，並將第四資料暫存在從站接收快取中，以便外部CPU讀取第四資料。當橋接控制器中的從站部分接收到第三方主站設備發送的第四資料時，可將第四資料暫存在從站接收快取中，以便外部CPU從該從站接收快取中讀取第四資料。
需要說明的是，在上述步驟描述中，對於橋接控制器中的主站部分和從站部分各自對應的具體內容進行了簡單描述，但是實際應用中，主站設備以及從站部分其內的模組還可具體包括時鐘、狀態暫存器等具體的功能模組，詳情可參考本案提供的橋接控制器。另外，上述步驟S101、S102、S103和S104之間無必然的先後順序，即這四個步驟可以並存執行也可按照具體的資料傳輸需求，循序執行。
在基於FPGA構建的橋接控制器中應用本案所提 供的EtherCAT主從站一體橋接控制器控制方法，橋接控制器包括主站部分、從站部分和GPMC匯流排。EtherCAT主從站一體橋接控制器控制方法，包括下列步驟；主站部分通過GPMC匯流排獲取外部CPU中待發送的第一資料，並將第一資料發送給第三方從站設備；主站部分接收第三方從站設備發送的第二資料，並將第二資料回饋給外部CPU；從站部分通過GPMC匯流排獲取外部CPU中待發送的第三資料，並將第三資料發送給第三方主站設備；從站部分接收第三方主站設備發送的第四資料，並將第四資料回饋給外部CPU。
可見，在本方法中，基於FPGA所構建的橋接控制器，由於FPGA具有並行特點，因此，該橋接控制器還具有硬即時特性以及並行能力，如此在對工業匯流排進行控制時，能夠保障了資料收發的即時性，可減少對CPU以及作業系統的依賴，且還能夠同時作為第三方主站設備的從設備，以及第三方從站設備的主設備。也就是說，該橋接控制器能夠連通第三方主站設備與第三方從站設備，且橋接控制器能夠同時作為主站也可作為從站。通過串接兩個或兩個以上的橋接控制器還可改變第三方主站設備與第三方從站設備之間的連接拓樸介面，可將現有的單一的線性通信，以橋接控制器為連接節點，構建出樹狀結構的網路拓樸，提高了網路拓樸結構的靈活性，降低了網路的負荷，提高所構建的網路系統的可靠性、即時性。
相應於上述EtherCAT主從站一體橋接控制器控制方法，本案還提供了一種EtherCAT主從站一體橋接控制器，其具體結構請參考第2圖和第3圖，第2圖為本案實施例中一種橋接控制器的具體結構示意圖；第3圖為本案實施例中一種橋接控制器與外界設備的具體連接示意圖。該橋接控制器100構建於FPGA（Field Programmable Gate Array，場域可程式化邏輯閘陣列模組）中，橋接控制器包括主站部分102、從站部分101和GPMC匯流排103。主站部分通過GPMC匯流排連接外部CPU；從站部分通過GPMC匯流排連接外部CPU；主站部分通過網路驅動晶片(例如:PHY晶片4003)與第三方從站設備相連接；從站部分通過網路驅動晶片(例如：PHY晶片3005和3006)與第三方主站設備相連接。
其中，網路驅動晶片可具體為PHY晶片。
由於FPGA具有平行計算的能力，保證了主站、從站資料幀收發的即時性，降低了對作業系統、CPU性能的依賴。其中，主站部分包括主站處理模組1020、主站時鐘1024、主站發送快取1021、主站接收快取1023、主站狀態暫存器1022。
具體的，主站處理模組1020與外部的PHY晶片4003、網路隔離變壓器4002、EtherCAT匯流排介面4001構成橋接控制器100的主站輸入/輸出物理鏈路，作為主站設備，與一個或者多個第三方EtherCAT從站設備構成第二級EtherCAT網路。外部CPU通過GPMC匯流排，將要發送給第三方從站設備的資料寫入主站發送快取1021，每寫入一包資料，狀態暫存器1022中的發送快取（FIFO）計數器+1；當發送快取（FIFO）計數器大於10時，表示發送快取（FIFO）已經寫滿，CPU停止寫操作。
主站處理模組根據主站時鐘設定的PDO資料（同步資料包）發送週期，讀出主站發送快取1021的資料包，經由發送物理鏈路（PHY晶片4003、網路隔離變壓器4002、EtherCAT匯流排介面4001）發送給第三方從站設備；主站處理模組每讀取一個資料包，發送快取計數器-1；當設定的PDO資料發送週期觸發時，如果發送快取計數器為0時，主站處理模組停止發送資料，並令狀態暫存器1022中的發送錯誤計數器+1。
主站處理模組接收第三方從站設備經由接收物理鏈路（EtherCAT匯流排介面4001、網路隔離變壓器4002、PHY晶片4003）輸入的資料，並將資料存入到主站接收快取（FIFO）1023中；每寫入一包資料到主站接收快取（FIFO），狀態暫存器中的接收快取計數器+1。
外部CPU通過GPMC匯流排，讀出狀態暫存器中的接收快取計數器數值，當該數值大於1時，表明主站處理模組已接收到完整的資料包；外部CPU通過GPMC匯流排讀出主站接收快取中的資料包，每讀出一個資料包，接收快取計數器-1；當接收快取計數器等於0時，CPU停止讀操作。
主站狀態暫存器1022包括發送快取計數器、接收快取計數器、錯誤計數器、PHY晶片4003連接狀態；其中發送快取計數器記錄當前發送快取中的資料包個數，CPU寫入一個資料包，該計數器+1，從站處理模組每讀取一個資料包，該計數器-1；接收快取計數器記錄當前接收快取中的資料包個數，CPU讀取一個資料包，該計數器-1，從站處理模組每寫入一個資料包，該計數器+1；錯誤計數器記錄當前從站處理模組發送/接收資料包錯誤次數；PHY晶片4003連接狀態記錄當前網線連接狀態，網線接入為1，無網路連接為0。
主站時鐘1024可與第三方從站設備的時鐘同步；外部CPU通過GPMC匯流排，可設定主站處理模組發送PDO資料包的週期，寫入到主站時鐘1024暫存器中；到達PDO資料包週期到時，主站時鐘1024觸發主站處理模組發送一包PDO資料。
其中，從站部分包括：從站處理模組1010、從站時鐘1014、從站發送快取1011、從站接收快取1013和從站狀態暫存器1012。
具體的，從站處理模組1010與PHY晶片3005（網路驅動晶片）、網路隔離變壓器3003、EtherCAT匯流排介面3001構成橋接控制器100的從站輸入物理鏈路，接收第三方EtherCAT主站發送的資料幀。
從站處理模組1010與外部的PHY晶片3006、網路隔離變壓器3004、EtherCAT匯流排界面3002構成橋接控制器100的從站輸出物理鏈路，將第三方EtherCAT主站發送的資料幀轉發至下一級從站設備。
從站處理模組1010將第三方EtherCAT主站發送的資料幀中符合本控制器位址的資料包載入到接收快取(FIFO)中，每一包完整的資料包載入到接收快取(FIFO)時，狀態暫存器中的接收快取(FIFO)計數器+1；外部CPU通過GPMC匯流排獲取從站接收快取(FIFO)狀態資訊，獲取當前接收快取(FIFO)中資料包的數量；當接收快取(FIFO)計數器大於1時，外部CPU通過GPMC匯流排讀取資料包，每讀出一包資料，接收快取計數器-1，直到接收快取計數器值為0，CPU停止讀操作。
外部CPU通過GPMC匯流排，將需要經從站部分發送到第三方主站設備的資料寫入從站發送快取1011，每寫入一包資料，狀態暫存器中的發送快取(FIFO)計數器+1；當發送快取(FIFO)計數器大於10時，表示發送快取(FIFO)已經寫滿，CPU停止寫入的操作；從站處理模組讀出發送快取1011的資料包，插入到經由接收物理鏈路(EtherCAT匯流排介面3001、網路隔離變壓器3003、PHY晶片3005)輸入的主站資料包中，再由從站發送物理鏈路(PHY晶片3006、網路隔離變壓器3004、EtherCAT匯流排介面3002)轉發到下一級從站。
從站時鐘1014實現與第三方主站設備、各EtherCAT從站的時鐘同步。
從站狀態暫存器1012包括發送快取計數器、接收快取計數器、錯誤計數器、PHY晶片3005和3006連接狀態。其中發送快取計數器記錄當前發送快取中的資料包個數，CPU寫入一個資料包，該計數器+1，從站處理模組每讀取一個資料包，該計數器-1；接收快取計數器記錄當前接收快取中的資料包個數，CPU讀取一個資料包，該計數器-1，從站處理模組每寫入一個資料包，該計數器+1；錯誤計數器記錄當前從站處理模組發送/接收資料包錯誤次數；PHY晶片3005和3006連接狀態記錄當前網線連接狀態，網線接入為1，無網路連接為0。
其中，GPMC匯流排包括：解碼器1031、16bit單向位址匯流排、16bit雙向資料匯流排、GPMC匯流排控制信號、中斷仲裁控制器1032；其中GPMC匯流排控制信號包括片選信號nCS、寫信號nWE、讀信號nOE，低電平有效。
具體的，外部CPU通過GPMC匯流排讀寫控制主從站混合工業橋接控制器各單元模組；將使中斷仲裁控制器1032能屏蔽主從站混合工業橋接控制器向CPU產生的中斷信號。
解碼器1031將外部CPU發送的16bit位址進行解碼，控制CPU分別讀、寫控制從站發送快取、從站接收快取、從站狀態暫存器、從站時鐘、主站發送快取、主站接收快取、主站狀態暫存器和主站時鐘，具體位址如表1：
功能 地址
從站發送快取 0x0000~0x0fff
從站接收快取 0x1000~0x1fff
從站狀態暫存器 0x2000~0x2fff
從站時鐘 0x3000~0x3fff
主站發送快取 0x4000~0x4fff
主站接收快取 0x5000~0x5fff
主站狀態暫存器 0x6000~0x6fff
主站時鐘 0x7000~0x7fff
表1 位址解碼
需要說明的是，在上文中描述的注入計數器次數、地址位分配等涉及到的具體數值僅僅只是個別示例，而非全部可選資料，在實際應用時，還可根據實際情況進行設置和調整。
可見，在本方法中，基於FPGA所構建的橋接控制器，由於FPGA具有並行特點，因此，該橋接控制器還具有硬即時特性以及並行能力，如此在對工業匯流排進行控制時，能夠保障了資料收發的即時性，可減少對CPU以及作業系統的依賴，且還能夠同時作為第三方主站設備的從設備，以及第三方從站設備的主設備。也就是說，該橋接控制器能夠連通第三方主站設備與第三方從站設備，且橋接控制器能夠同時作為主站也可作為從站。通過串接兩個或兩個以上的橋接控制器還可改變第三方主站設備與第三方從站設備之間的連接拓樸介面，可將現有的單一的線性通信，以橋接控制器為連接節點，構建出樹狀結構的網路拓樸，提高了網路拓樸結構的靈活性，降低了網路的負荷，提高所構建的網路系統的可靠性、即時性。
相應於上述方法以及設備實施例，在本案中還提供了一種基於主從一體站橋接控制器的控制系統。具體的，請參考第4圖，第4圖為本案實施例中一種基於主從一體站橋接控制器的控制系統的網路拓樸圖，該系統包括一個或多個實施例所提供的橋接控制器、一個第三方主站設備、一個或多個第三方從站設備和用於控制橋接控制器的外部CPU。
第三方主站設備與橋接控制器中的從站部分相連，第三方從站設備與橋接控制器中的主站部分通信連接；外部CPU通過GPMC匯流排與主站部分或從站部分通信連接。
具體的，一個第三方EtherCAT主站設備可以通過EtherCAT匯流排串聯一個或者多個橋接控制器構成的主從站混合系統；而每一橋接控制器則可串聯一個或者多個第三方EtherCAT從站設備，從而改變系統的網路拓樸。
本實施例中，第三方EtherCAT主站設備擴展從站設備有了更大靈活性，減少了網路的負荷、提高了網路拓樸結構的靈活性，有效提升了資料幀收發的效率及穩定性。且，橋接控制器串聯一個或者多個第三方 EtherCAT從站設備，由於採用基於FPGA的硬即時控制策略，大大降低了CPU的處理壓力，並且通過在FPGA中實現時鐘同步，保證了主站資料幀收發的即時性，降低了對作業系統、CPU性能的依賴。
相應於上面的方法實施例，本案實施例還提供了一種可讀存儲介質，下文描述的一種可讀存儲介質與上文描述的一種EtherCAT主從站一體橋接控制器控制方法可相互對應參照。
一種可讀存儲介質，可讀存儲介質上存儲有電腦程式，電腦程式被處理器執行時實現上述方法實施例的EtherCAT主從站一體橋接控制器控制方法的步驟。
該可讀存儲介質具體可以為USB記憶體、移動硬碟、唯讀記憶體（Read-Only Memory，ROM）、隨機存取記憶體（Random Access Memory，RAM）、磁碟或者光碟等各種可存儲程式碼的可讀存儲介質。
專業人員還可以進一步意識到，結合本文中所公開的實施例描述的各示例的單元及演算法步驟，能夠以電子硬體、電腦軟體或者二者的結合來實現，為了清楚地說明硬體和軟體的可互換性，在上述說明中已經按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬體還是軟體方式來執行，取決於技術方案的特定應用和設計約束條件。專業技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本案的範圍。
為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下： S101,S102,S103,S104:步驟 100:橋接控制器 101:從站部分 1010:從站處理模組 1011:發送快取 1012:狀態暫存器 1013:接收快取 1014:從站時鐘 102:主站部分 1020:主站處理模組 1021:發送快取 1022:狀態暫存器 1023:接收快取 1024:主站時鐘 103:GPMC匯流排 1031:譯碼器 1032:中斷仲裁控制器 3001:EtherCAT匯流排界面 3002:EtherCAT匯流排界面 3003:網路隔離變壓器 3004:網路隔離變壓器 3005:PHY晶片 3006:PHY晶片 4001:EtherCAT匯流排界面 4002:網路隔離變壓器 4003:PHY晶片
為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖為本揭露實施例之EtherCAT主從站一體橋接控制器控制方法的實施流程圖。 第2圖為本揭露實施例之橋接控制器的具體結構示意圖。 第3圖為本揭露實施例之橋接控制器與外界設備的具體連接示意圖。 第4圖為本揭露實施例之基於主從一體站橋接控制器的控制系統的網路拓樸圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
S101,S102,S103,S104:步驟

Claims (11)

  1. 一種EtherCAT主從站一體橋接控制器控制方法，應用於基於FPGA構建的EtherCAT主從站一體橋接控制器中，該EtherCAT主從站一體橋接控制器包括一主站部分、一從站部分和GPMC匯流排，該橋接控制器控制方法，包含：該主站部分通過該GPMC匯流排獲取一外部CPU中待發送的第一資料，並將該第一資料發送給一第三方從站設備；該主站部分接收該第三方從站設備發送的第二資料，並將該第二資料回饋給該外部CPU；該從站部分通過該GPMC匯流排獲取該外部CPU中待發送的第三資料，並將該第三資料發送給一第三方主站設備，其中該第三方主站設備相異於該第三方從站設備；以及該從站部分接收該第三方主站設備發送的第四資料，並將該第四資料回饋給該外部CPU。
  2. 如請求項1所述的EtherCAT主從站一體橋接控制器控制方法，該主站部分包含一主站發送快取和一主站時鐘，該主站部分通過該GPMC匯流排獲取該外部CPU中待發送的該第一資料，並將該第一資料發送給第三方從站設備，該橋接控制器控制方法更包含：獲取該第一資料，並將該第一資料存入該主站發送快取 中，並基於該主站時鐘定時發送該第一資料給該第三方從站設備。
  3. 如請求項1所述的EtherCAT主從站一體橋接控制器控制方法，該主站部分包含一主站接收快取；該主站部分接收該第三方從站設備發送的第二資料，並將該第二資料回饋給該外部CPU，該橋接控制器控制方法更包含：接收該第二資料，並將該第二資料存入該主站接收快取中，以便該外部CPU讀取該第二資料。
  4. 如請求項1所述的EtherCAT主從站一體橋接控制器控制方法，該從站部分包含一從站發送快取和一從站處理模組，該從站部分通過該GPMC匯流排獲取該外部CPU中待發送的第三資料，並將該第三資料發送給一第三方主站設備，該橋接控制器控制方法更包含：獲取該第三資料，並將該第三資料存入該從站發送快取中，由該從站處理模組插入資料包，以將該第三資料發送給該第三方主站設備。
  5. 如請求項1所述的EtherCAT主從站一體橋接控制器控制方法，該從站部分包括一從站接收快取，該從站部分接收該第三方主站設備發送的第四資料，並將該第四資料回饋給該外部CPU，該橋接控制器控制方法更包 含：接收該第四資料，並將該第四資料暫存在該從站接收快取中，以便該外部CPU讀取該第四資料。
  6. 一種EtherCAT主從站一體橋接控制器，其中該橋接控制器構建於FPGA中，該橋接控制器包含一主站部分、一從站部分和一GPMC匯流排；該主站部分通過該GPMC匯流排連接外部CPU；該從站部分通過該GPMC匯流排連接該外部CPU；該主站部分通過網路驅動晶片與第三方從站設備相連接，其中該第三方主站設備相異於該第三方從站設備；以及該從站部分通過網路驅動晶片與第三方主站設備相連接。
  7. 如請求項6所述的橋接控制器，該主站部分包含主站處理模組、主站時鐘、主站發送快取、主站接收快取、主站狀態暫存器。
  8. 如請求項6所述的橋接控制器，該從站部分包含：從站處理模組、從站時鐘、從站發送快取、從站接收快取和從站狀態暫存器。
  9. 如請求項6所述的橋接控制器，該GPMC匯流排包括：解碼器、單向位址匯流排、雙向資料匯流排、 GPMC匯流排控制信號、中斷仲裁控制器；其中該GPMC匯流排控制信號包括片選信號、寫信號、讀信號。
  10. 一種基於主從一體站橋接控制器的控制系統，包含：至少一個如請求項6至9任一項所述的橋接控制器、一個第三方主站設備、一個或多個第三方從站設備和用於控制該橋接控制器的一外部CPU；其中：該第三方主站設備與該橋接控制器中的該從站部分相連，該第三方從站設備與該橋接控制器中的該主站部分通信連接；該外部CPU通過該GPMC匯流排與該主站部分或該從站部分通信連接。
  11. 一種可讀存儲介質，該可讀存儲介質上存儲有電腦程式，該電腦程式被處理器執行時實現如請求項1至5任一項所述EtherCAT主從站一體橋接控制器控制方法的步驟。
TW109124305A 2020-04-14 2020-07-17 一種EtherCAT主從站一體橋接控制器及控制方法 TWI756743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010291113.7A CN113542090B (zh) 2020-04-14 2020-04-14 一种EtherCAT主从站一体网桥控制器及控制方法
CN202010291113.7 2020-04-14

Publications (2)

Publication Number Publication Date
TW202139022A TW202139022A (zh) 2021-10-16
TWI756743B true TWI756743B (zh) 2022-03-01

Family

ID=77851797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124305A TWI756743B (zh) 2020-04-14 2020-07-17 一種EtherCAT主從站一體橋接控制器及控制方法

Country Status (5)

Country Link
US (1) US11294844B2 (zh)
JP (1) JP7024047B2 (zh)
CN (1) CN113542090B (zh)
DE (1) DE102020123047A1 (zh)
TW (1) TWI756743B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11483127B2 (en) 2018-11-18 2022-10-25 Mellanox Technologies, Ltd. Clock synchronization
US11283454B2 (en) 2018-11-26 2022-03-22 Mellanox Technologies, Ltd. Synthesized clock synchronization between network devices
US11543852B2 (en) 2019-11-07 2023-01-03 Mellanox Technologies, Ltd. Multihost clock synchronization
US11552871B2 (en) * 2020-06-14 2023-01-10 Mellanox Technologies, Ltd. Receive-side timestamp accuracy
US11606427B2 (en) 2020-12-14 2023-03-14 Mellanox Technologies, Ltd. Software-controlled clock synchronization of network devices
US11588609B2 (en) 2021-01-14 2023-02-21 Mellanox Technologies, Ltd. Hardware clock with built-in accuracy check
CN113992473A (zh) * 2021-10-29 2022-01-28 宁波弘讯科技股份有限公司 一种通信方法、装置及电子设备和存储介质
CN114137871B (zh) * 2021-11-22 2023-10-03 珠海格力电器股份有限公司 总线控制装置及其配置方法、楼宇控制系统
CN114064550A (zh) * 2021-11-27 2022-02-18 积成电子股份有限公司 一种基于fpga和emac/gmac控制器的多cpu通信系统与方法
CN114205263B (zh) * 2021-12-08 2023-10-13 中国信息通信研究院 用于Ether CAT网络的通信方法、系统和存储介质
US11907754B2 (en) 2021-12-14 2024-02-20 Mellanox Technologies, Ltd. System to trigger time-dependent action
CN114257469A (zh) * 2021-12-22 2022-03-29 深圳市英威腾电气股份有限公司 一种EtherCAT主站的通讯方法、装置以及介质
CN114285695B (zh) * 2021-12-24 2023-06-23 深圳市汇川技术股份有限公司 通信方法、装置、设备、系统和存储介质
US11835999B2 (en) 2022-01-18 2023-12-05 Mellanox Technologies, Ltd. Controller which adjusts clock frequency based on received symbol rate
US11706014B1 (en) 2022-01-20 2023-07-18 Mellanox Technologies, Ltd. Clock synchronization loop
CN114844739A (zh) * 2022-04-22 2022-08-02 道莅智远科技(青岛)有限公司 一种可实现工业总线实时性的方法
CN115001898A (zh) * 2022-05-07 2022-09-02 通号城市轨道交通技术有限公司 网络设备冗余通信系统及方法
WO2023238255A1 (ja) * 2022-06-07 2023-12-14 日本電信電話株式会社 データ通信システム、データ通信方法、中継装置、中継方法、及びプログラム
CN115314534A (zh) * 2022-07-12 2022-11-08 埃夫特智能装备股份有限公司 一种基于EtherCAT通信协议的实时性优化模拟机器人系统
US11917045B2 (en) 2022-07-24 2024-02-27 Mellanox Technologies, Ltd. Scalable synchronization of network devices
CN115442218B (zh) * 2022-09-05 2024-04-09 成都夸克光电技术有限公司 一种基于FPGA的Ethercat环形双冗余链路切换方法及系统
CN116319155B (zh) * 2022-09-20 2024-01-30 深圳市同芯智控技术有限公司 一种基于EtherCAT总线协议的分布式控制系统
CN115378761B (zh) * 2022-09-27 2023-01-20 傲拓科技股份有限公司 一种基于PLC的EtherCAT主站系统快速实现方法
CN116566762B (zh) * 2023-07-07 2023-10-20 武汉亚为电子科技有限公司 一种基于Modbus-RTU协议的级联设备及其使用方法
CN116866112B (zh) * 2023-08-31 2023-12-01 南京德克威尔自动化有限公司 一种基于总线耦合器的通信方法及系统
CN117092903B (zh) * 2023-10-20 2024-01-23 浙江禾川科技股份有限公司 一种冗余控制系统及方法
CN117714237B (zh) * 2024-02-05 2024-05-03 中国电子信息产业集团有限公司第六研究所 一种网关通讯板及数据传输方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702474A (zh) * 2015-03-11 2015-06-10 华中科技大学 一种基于FPGA的EtherCAT主站装置
CN104765321A (zh) * 2015-01-22 2015-07-08 镇江同舟螺旋桨有限公司 一种兼容多种现场总线协议的运动控制器
CN106647500A (zh) * 2016-12-26 2017-05-10 上海振华重工电气有限公司 基于arm和fpga的船舶动力定位控制系统
CN108650159A (zh) * 2018-04-12 2018-10-12 佛山金皇宇机械实业有限公司 一种基于rs485接口的现场总线通信方法
CN109318216A (zh) * 2018-12-17 2019-02-12 珠海格力电器股份有限公司 多轴伺服驱控系统及机器人系统
CN109922088A (zh) * 2019-04-28 2019-06-21 赛思特(北京)自动化科技有限公司 工业通讯三网合一装置及其工作方法
CN109960242A (zh) * 2017-12-25 2019-07-02 欧姆龙株式会社 控制系统以及控制装置
US20190324931A1 (en) * 2018-04-20 2019-10-24 Lenze Automation Gmbh Electrical Controller and Controller System
CN110376936A (zh) * 2019-06-21 2019-10-25 欧科华创自动化(深圳)有限公司 一种一体化运动控制器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226083A (ja) 2007-03-15 2008-09-25 Nec Electronics Corp オンチップ・デバッグ・エミュレータおよびデバッグ方法並びにマイクロコンピュータ
US9246862B2 (en) 2012-03-09 2016-01-26 Facebook, Inc. Dynamic duty-cycling of processor of mobile device based on operating condition of mobile device
US9565137B2 (en) * 2012-04-26 2017-02-07 Nxp Usa, Inc. Cut-through forwarding module and a method of receiving and transmitting data frames in a cut-through forwarding mode
JP6600518B2 (ja) * 2015-09-28 2019-10-30 ルネサスエレクトロニクス株式会社 バスシステム
CN105589447A (zh) * 2016-01-25 2016-05-18 海天塑机集团有限公司 一种EtherCAT主从站一体控制卡及控制系统
CN205540223U (zh) * 2016-01-25 2016-08-31 海天塑机集团有限公司 一种EtherCAT主从站一体控制卡及控制系统
JP6753262B2 (ja) * 2016-10-14 2020-09-09 オムロン株式会社 制御装置および通信装置
JP6428805B2 (ja) 2017-02-07 2018-11-28 オムロン株式会社 演算装置、制御装置および制御方法
DE102017208824B4 (de) * 2017-05-24 2022-12-29 Wago Verwaltungsgesellschaft Mbh Busumsetzer
DE102017008945B3 (de) * 2017-09-23 2018-12-13 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Schaltung zur Kopplung eines Feldbusses und eines Lokalbusses
JP6863305B2 (ja) 2018-01-29 2021-04-21 オムロン株式会社 ネットワークシステム、制御方法および制御装置
CN110177013B (zh) 2019-05-16 2021-10-15 浙江理工大学 一种基于FPGA的EtherCAT主从站设计与实现方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104765321A (zh) * 2015-01-22 2015-07-08 镇江同舟螺旋桨有限公司 一种兼容多种现场总线协议的运动控制器
CN104702474A (zh) * 2015-03-11 2015-06-10 华中科技大学 一种基于FPGA的EtherCAT主站装置
CN106647500A (zh) * 2016-12-26 2017-05-10 上海振华重工电气有限公司 基于arm和fpga的船舶动力定位控制系统
CN109960242A (zh) * 2017-12-25 2019-07-02 欧姆龙株式会社 控制系统以及控制装置
CN108650159A (zh) * 2018-04-12 2018-10-12 佛山金皇宇机械实业有限公司 一种基于rs485接口的现场总线通信方法
US20190324931A1 (en) * 2018-04-20 2019-10-24 Lenze Automation Gmbh Electrical Controller and Controller System
CN109318216A (zh) * 2018-12-17 2019-02-12 珠海格力电器股份有限公司 多轴伺服驱控系统及机器人系统
CN109922088A (zh) * 2019-04-28 2019-06-21 赛思特(北京)自动化科技有限公司 工业通讯三网合一装置及其工作方法
CN110376936A (zh) * 2019-06-21 2019-10-25 欧科华创自动化(深圳)有限公司 一种一体化运动控制器

Also Published As

Publication number Publication date
JP2021170311A (ja) 2021-10-28
DE102020123047A1 (de) 2021-10-14
JP7024047B2 (ja) 2022-02-22
US11294844B2 (en) 2022-04-05
CN113542090A (zh) 2021-10-22
TW202139022A (zh) 2021-10-16
CN113542090B (zh) 2023-07-14
US20210318978A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
TWI756743B (zh) 一種EtherCAT主從站一體橋接控制器及控制方法
JP4571671B2 (ja) 通信モジュールのメッセージメモリのデータへアクセスする方法および装置
RU2380841C2 (ru) КОММУНИКАЦИОННЫЙ МОДУЛЬ ДЛЯ СЕТИ FlexRay
RU2401452C2 (ru) Способ передачи данных в сообщениях по линии связи системы связи, а также коммуникационный модуль, абонентское устройство системы связи и система связи для осуществления этого способа
KR101831550B1 (ko) 다중슬롯 링크 계층 플릿에서의 제어 메시징
KR100981461B1 (ko) 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법
RU2454710C2 (ru) Коммуникационный модуль
JP4903801B2 (ja) ＦｌｅｘＲａｙ通信モジュールとＦｌｅｘＲａｙ加入者装置とを繋ぐ加入者インタフェース、およびＦｌｅｘＲａｙ通信モジュールとＦｌｅｘＲａｙ加入者装置とを繋ぐ加入者インタフェースを経由するメッセージの伝送方法
CN101449253B (zh) 多处理器网关
RU2398357C2 (ru) Способ сохранения сообщений в памяти сообщений и соответствующая память сообщений
WO2022001417A1 (zh) 一种数据传输方法、处理器系统及内存访问系统
JP2009511318A (ja) マイクロコントローラとＦｌｅｘＲａｙ通信モジュールとを繋ぐ加入者インタフェース、ＦｌｅｘＲａｙ加入者装置、およびマイクロコントローラとＦｌｅｘＲａｙ通信モジュールとを繋ぐ加入者インタフェースを経由するメッセージの伝送方法
WO2018041074A1 (zh) 一种内存设备的访问方法、装置和系统
JP2009502072A (ja) ＦｌｅｘＲａｙ通信モジュール及びＦｌｅｘＲａｙ通信制御装置、並びにＦｌｅｘＲａｙ通信接続とＦｌｅｘＲａｙ加入者装置との間でメッセージを伝送する方法
US20160070669A1 (en) Multi-port transmitter device for transmitting at least partly redundant data, an associated control system, an associated method and an associated computer program product
CN114185830A (zh) 基于mailbox的多处理器通信方法、设备、系统和存储介质
US20080091850A1 (en) Method for processing consistent data sets
JP2012038260A (ja) バス転送システム
CN116909954A (zh) Dma控制电路
TW202347136A (zh) 用於互連協定的同步電路、控制器以及儲存裝置