CN115442218B - 一种基于FPGA的Ethercat环形双冗余链路切换方法及系统 - Google Patents
一种基于FPGA的Ethercat环形双冗余链路切换方法及系统 Download PDFInfo
- Publication number
- CN115442218B CN115442218B CN202211079714.7A CN202211079714A CN115442218B CN 115442218 B CN115442218 B CN 115442218B CN 202211079714 A CN202211079714 A CN 202211079714A CN 115442218 B CN115442218 B CN 115442218B
- Authority
- CN
- China
- Prior art keywords
- slave station
- downlink
- ethercat
- uplink
- ethercat slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000009977 dual effect Effects 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
- H04L41/0663—Performing the actions predefined by failover planning, e.g. switching to standby network elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种基于FPGA的Ethercat环形双冗余链路切换方法及系统，基于上行Ethercat从站芯片、以及两个下行Ethercat从站芯片的引入，从主站与各通信链路之间的网络状态、各通信链路分别是否向主站返回数据包、以及各通信链路上相邻返回数据包时长间隔分析的几方面入手，选择相对主站的最优通信链路，并将主站与从站之间的通信切换至此最优通信链路上，解决了链路的可靠性和稳定性问题；并且在通信链路切换后，主站与从站的通信依旧可以恢复正常工作的状态；同时全部使用的是ethercat从站芯片来进行连接，体现了设计的一直性，实际应用中，可以推广应用到目前及未来的工业以太网，实现工业以太网的稳定性和可靠性。
Description
技术领域
本发明涉及一种基于FPGA的Ethercat环形双冗余链路切换方法及系统，属于冗余链路切换控制技术领域。
背景技术
在主站和从站通信的时候，网口可能存在故障，主站与从站之间链路出现中断的故障等等。而工业以太网对稳定性要求比较高，所以当其中的一条链路出现故障的时候，就自动切换到另一条通信链路继续进行通信，但是现有的冗余切换方式比较简单，实际操作下的稳定性不高，并且容易出现数据丢失。
发明内容
本发明所要解决的技术问题是提供一种基于FPGA的Ethercat环形双冗余链路切换方法，采用全新设计逻辑，能够提高工业以太网的稳定性、以及可靠性。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种基于FPGA的Ethercat环形双冗余链路切换方法，基于对应上行接口连接主站的第一上行Ethercat从站芯片，以及两个对应下行接口分别连接各从站相连所构建的通信链路、各从站分别所对应备用从站相连所构建的另一通信链路的第一下行Ethercat从站芯片，结合第一上行Ethercat从站芯片分别对接两第一下行Ethercat从站芯片，在主站按预设周期向从站方向下发数据包，并经第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片同时下发至两条通信链路的情况下，执行如下步骤，实现主站与从站之间关于两通信链路的切换；
步骤A. 判断第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片的网络状态是否均连接，是则进入步骤B；否则若第一上行Ethercat从站芯片网络状态未连接、或者两第一下行Ethercat从站芯片的网络状态均未连接，则表示主站与从站之间通信断开；若第一上行Ethercat从站芯片网络状态连接、且仅有一个第一下行Ethercat从站芯片的网络状态连接，则切换主站与从站之间的通信至该连接状态第一下行Ethercat从站芯片所对应的通信链路；
步骤B. 分别检测两第一下行Ethercat从站芯片内部数据缓存区中是否均存在来自对应通信链路的返回数据包，是则进入步骤C；否则若仅一个第一下行Ethercat从站芯片内部数据缓存区中存在来自对应通信链路的返回数据包，则切换主站与从站之间的通信至该第一下行Ethercat从站芯片所对应的通信链路；若两第一下行Ethercat从站芯片内部数据缓存区中均不存在来自对应通信链路的返回数据包，则表示主站与从站之间通信断开；
步骤C. 分别针对两第一下行Ethercat从站芯片，获得第一下行Ethercat从站芯片内部数据缓存区中所获相邻两返回数据包之间的时长间隔，并判断各第一下行Ethercat从站芯片分别所对应时长间隔是否均超过或均未超过主站所对应预设周期时长的预设比例波动值，是则切换主站与从站之间的通信至最小时长间隔所属第一下行Ethercat从站芯片对应的通信链路；否则即仅一个第一下行Ethercat从站芯片所对应时长间隔未超过主站所对应预设周期时长的预设比例波动值，则切换主站与从站之间的通信至该第一下行Ethercat从站芯片所对应的通信链路。
与上述相对应，本发明还要解决的技术问题是提供一种基于FPGA的Ethercat环形双冗余链路切换方法的系统，采用全新设计逻辑，能够提高工业以太网的稳定性、以及可靠性。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种基于FPGA的Ethercat环形双冗余链路切换方法的系统，包括与所述第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片相对应的第一冗余卡，第一冗余卡中包括数据选择器、FPGA模块；第一冗余卡的连接结构中，FPGA模块包括链路切换模块，以及分别与链路切换模块相连接的上行通道接口、两个下行通道接口；FPGA模块中的上行通道接口外接所述第一上行Ethercat从站芯片，FPGA模块中的两个下行通道接口分别外接所述两第一下行Ethercat从站芯片，由FPGA模块中的链路切换模块经上行通道接口、两个下行通道接口，分别对第一上行Ethercat从站芯片、两第一下行Ethercat从站芯片的网络状态与内部数据缓存区进行监测；第一上行Ethercat从站芯片的P1接口作为连接下行网络的数据口、对接数据选择器，两第一下行Ethercat从站芯片的P0接口作为连接上行ethercat的数据口、对接数据选择器，且数据选择器连接链路切换模块，由数据选择器在链路切换模块的控制下实现对第一上行Ethercat从站芯片与两第一下行Ethercat从站芯片之间的切换连接；第一上行Ethercat从站芯片的P0接口作为连接主站的数据口、连接主站，两第一下行Ethercat从站芯片的P1接口分别作为连接对应通信链路的数据口、分别连接对应通信链路的一端，实现主站与从站之间的数据上下行传输。
作为本发明的一种优选技术方案：所述第一冗余卡中FPGA模块中的上行通道接口通过LOCAL_BUS总线外接所述第一上行Ethercat从站芯片，FPGA模块中的两个下行通道接口分别通过LOCAL_BUS总线外接所述两第一下行Ethercat从站芯片。
作为本发明的一种优选技术方案：还包括连接结构与所述第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片相同的第二上行Ethercat从站芯片、以及两第二下行Ethercat从站芯片，以及连接结构与第一冗余卡相同，且与第二上行Ethercat从站芯片、两第二下行Ethercat从站芯片相对应的第二冗余卡，第二冗余卡所对应两第二下行Ethercat从站芯片的P1接口分别作为连接对应通信链路的数据口、分别连接对应通信链路的另一端，第二冗余卡的工作方式与第一冗余卡的工作方式相同。
本发明所述一种基于FPGA的Ethercat环形双冗余链路切换方法及系统，采用以上技术方案与现有技术相比，具有以下技术效果：
本发明所设计一种基于FPGA的Ethercat环形双冗余链路切换方法及系统，基于上行Ethercat从站芯片、以及两个下行Ethercat从站芯片的引入，从主站与各通信链路之间的网络状态、各通信链路分别是否向主站返回数据包、以及各通信链路上相邻返回数据包时长间隔分析的几方面入手，选择相对主站的最优通信链路，并将主站与从站之间的通信切换至此最优通信链路上，解决了链路的可靠性和稳定性问题；并且在通信链路切换后，主站与从站的通信依旧可以恢复正常工作的状态；同时全部使用的是ethercat从站芯片来进行连接，体现了设计的一直性，实际应用中，可以推广应用到目前及未来的工业以太网，实现工业以太网的稳定性和可靠性。
附图说明
图1是本发明设计应用中所涉及的双冗余架构示意图；
图2是本发明设计基于FPGA的Ethercat环形双冗余链路切换方法的系统的示意图。
具体实施方式
下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。
本发明设计了一种基于FPGA的Ethercat环形双冗余链路切换方法，实际应用当中，如图1所示，基于对应上行接口连接主站的第一上行Ethercat从站芯片，以及两个对应下行接口分别连接各从站相连所构建的通信链路、各从站分别所对应备用从站相连所构建的另一通信链路的第一下行Ethercat从站芯片，结合第一上行Ethercat从站芯片分别对接两第一下行Ethercat从站芯片，在主站按预设周期向从站方向下发数据包，并经第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片同时下发至两条通信链路的情况下，执行如下步骤A至步骤C，实现主站与从站之间关于两通信链路的切换。
步骤A. 判断第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片的网络状态是否均连接，是则进入步骤B；否则若第一上行Ethercat从站芯片网络状态未连接、或者两第一下行Ethercat从站芯片的网络状态均未连接，则表示主站与从站之间通信断开；若第一上行Ethercat从站芯片网络状态连接、且仅有一个第一下行Ethercat从站芯片的网络状态连接，则切换主站与从站之间的通信至该连接状态第一下行Ethercat从站芯片所对应的通信链路。
步骤B. 分别检测两第一下行Ethercat从站芯片内部数据缓存区中是否均存在来自对应通信链路的返回数据包，是则进入步骤C；否则若仅一个第一下行Ethercat从站芯片内部数据缓存区中存在来自对应通信链路的返回数据包，则切换主站与从站之间的通信至该第一下行Ethercat从站芯片所对应的通信链路；若两第一下行Ethercat从站芯片内部数据缓存区中均不存在来自对应通信链路的返回数据包，则表示主站与从站之间通信断开。
步骤C. 分别针对两第一下行Ethercat从站芯片，获得第一下行Ethercat从站芯片内部数据缓存区中所获相邻两返回数据包之间的时长间隔，并判断各第一下行Ethercat从站芯片分别所对应时长间隔是否均超过或均未超过主站所对应预设周期时长的预设比例波动值，是则切换主站与从站之间的通信至最小时长间隔所属第一下行Ethercat从站芯片对应的通信链路；否则即仅一个第一下行Ethercat从站芯片所对应时长间隔未超过主站所对应预设周期时长的预设比例波动值，则切换主站与从站之间的通信至该第一下行Ethercat从站芯片所对应的通信链路。
将上述所设计基于FPGA的Ethercat环形双冗余链路切换方法应用于实际当中，具体设计实施系统，如图2所示，包括与所述第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片相对应的第一冗余卡，第一冗余卡中包括数据选择器Mux、FPGA模块；第一冗余卡的连接结构中，FPGA模块包括链路切换模块，以及分别与链路切换模块相连接的上行通道接口、两个下行通道接口；FPGA模块中的上行通道接口外接所述第一上行Ethercat从站芯片，FPGA模块中的两个下行通道接口分别外接所述两第一下行Ethercat从站芯片，由FPGA模块中的链路切换模块经上行通道接口、两个下行通道接口，分别对第一上行Ethercat从站芯片、两第一下行Ethercat从站芯片的网络状态与内部数据缓存区进行监测；第一上行Ethercat从站芯片的P1接口作为连接下行网络的数据口、对接数据选择器Mux，两第一下行Ethercat从站芯片的P0接口作为连接上行ethercat的数据口、对接数据选择器Mux，且数据选择器Mux连接链路切换模块，由数据选择器Mux在链路切换模块的控制下实现对第一上行Ethercat从站芯片与两第一下行Ethercat从站芯片之间的切换连接；第一上行Ethercat从站芯片的P0接口作为连接主站的数据口、连接主站，两第一下行Ethercat从站芯片的P1接口分别作为连接对应通信链路的数据口、分别连接对应通信链路的一端，实现主站与从站之间的数据上下行传输。
上述系统设计在实际实施中，具体设计第一冗余卡中FPGA模块中的上行通道接口通过LOCAL_BUS总线外接所述第一上行Ethercat从站芯片，FPGA模块中的两个下行通道接口分别通过LOCAL_BUS总线外接所述两第一下行Ethercat从站芯片。
如图1和图2所示，关于上述设计系统，进一步设计还包括连接结构与所述第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片相同的第二上行Ethercat从站芯片、以及两第二下行Ethercat从站芯片，以及连接结构与第一冗余卡相同，且与第二上行Ethercat从站芯片、两第二下行Ethercat从站芯片相对应的第二冗余卡，第二冗余卡所对应两第二下行Ethercat从站芯片的P1接口分别作为连接对应通信链路的数据口、分别连接对应通信链路的另一端，第二冗余卡的工作方式与第一冗余卡的工作方式相同。
基于上述所设计系统，实际应用当中，执行上述所设计步骤A至步骤C的基于FPGA的Ethercat环形双冗余链路切换方法，整个设计基于上行Ethercat从站芯片、以及两个下行Ethercat从站芯片的引入，从主站与各通信链路之间的网络状态、各通信链路分别是否向主站返回数据包、以及各通信链路上相邻返回数据包时长间隔分析的几方面入手，选择相对主站的最优通信链路，并将主站与从站之间的通信切换至此最优通信链路上，解决了链路的可靠性和稳定性问题；并且在通信链路切换后，主站与从站的通信依旧可以恢复正常工作的状态；同时全部使用的是ethercat从站芯片来进行连接，体现了设计的一直性，实际应用中，可以推广应用到目前及未来的工业以太网，实现工业以太网的稳定性和可靠性。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (4)
1.一种基于FPGA的Ethercat环形双冗余链路切换方法，其特征在于：基于对应上行接口连接主站的第一上行Ethercat从站芯片，以及两个对应下行接口分别连接各从站相连所构建的通信链路、各从站分别所对应备用从站相连所构建的另一通信链路的第一下行Ethercat从站芯片，结合第一上行Ethercat从站芯片分别对接两第一下行Ethercat从站芯片，在主站按预设周期向从站方向下发数据包，并经第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片同时下发至两条通信链路的情况下，执行如下步骤，实现主站与从站之间关于两通信链路的切换；
步骤A. 判断第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片的网络状态是否均连接，是则进入步骤B；否则若第一上行Ethercat从站芯片网络状态未连接、或者两第一下行Ethercat从站芯片的网络状态均未连接，则表示主站与从站之间通信断开；若第一上行Ethercat从站芯片网络状态连接、且仅有一个第一下行Ethercat从站芯片的网络状态连接，则切换主站与从站之间的通信至该状态连接第一下行Ethercat从站芯片所对应的通信链路；
步骤B. 分别检测两第一下行Ethercat从站芯片内部数据缓存区中是否均存在来自对应通信链路的返回数据包，是则进入步骤C；否则若仅一个第一下行Ethercat从站芯片内部数据缓存区中存在来自对应通信链路的返回数据包，则切换主站与从站之间的通信至该第一下行Ethercat从站芯片所对应的通信链路；若两第一下行Ethercat从站芯片内部数据缓存区中均不存在来自对应通信链路的返回数据包，则表示主站与从站之间通信断开；
步骤C. 分别针对两第一下行Ethercat从站芯片，获得第一下行Ethercat从站芯片内部数据缓存区中所获相邻两返回数据包之间的时长间隔，并判断各第一下行Ethercat从站芯片分别所对应时长间隔是否均超过或均未超过主站所对应预设周期时长的预设比例波动值，是则切换主站与从站之间的通信至最小时长间隔所属第一下行Ethercat从站芯片对应的通信链路；否则即仅一个第一下行Ethercat从站芯片所对应时长间隔未超过主站所对应预设周期时长的预设比例波动值，则切换主站与从站之间的通信至该第一下行Ethercat从站芯片所对应的通信链路。
2.实现权利要求1所述一种基于FPGA的Ethercat环形双冗余链路切换方法的系统，其特征在于：包括与所述第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片相对应的第一冗余卡，第一冗余卡中包括数据选择器、FPGA模块；第一冗余卡的连接结构中，FPGA模块包括链路切换模块，以及分别与链路切换模块相连接的上行通道接口、两个下行通道接口；FPGA模块中的上行通道接口外接所述第一上行Ethercat从站芯片，FPGA模块中的两个下行通道接口分别外接所述两第一下行Ethercat从站芯片，由FPGA模块中的链路切换模块经上行通道接口、两个下行通道接口，分别对第一上行Ethercat从站芯片、两第一下行Ethercat从站芯片的网络状态与内部数据缓存区进行监测；第一上行Ethercat从站芯片的P1接口作为连接下行网络的数据口、对接数据选择器，两第一下行Ethercat从站芯片的P0接口作为连接上行ethercat的数据口、对接数据选择器，且数据选择器连接链路切换模块，由数据选择器在链路切换模块的控制下实现对第一上行Ethercat从站芯片与两第一下行Ethercat从站芯片之间的切换连接；第一上行Ethercat从站芯片的P0接口作为连接主站的数据口、连接主站，两第一下行Ethercat从站芯片的P1接口分别作为连接对应通信链路的数据口、分别连接对应通信链路的一端，实现主站与从站之间的数据上下行传输。
3.根据权利要求2所述一种基于FPGA的Ethercat环形双冗余链路切换方法的系统，其特征在于：所述第一冗余卡中FPGA模块中的上行通道接口通过LOCAL_BUS总线外接所述第一上行Ethercat从站芯片，FPGA模块中的两个下行通道接口分别通过LOCAL_BUS总线外接所述两第一下行Ethercat从站芯片。
4.根据权利要求2或3所述一种基于FPGA的Ethercat环形双冗余链路切换方法的系统，其特征在于：还包括连接结构与所述第一上行Ethercat从站芯片、以及两第一下行Ethercat从站芯片相同的第二上行Ethercat从站芯片、以及两第二下行Ethercat从站芯片，以及连接结构与第一冗余卡相同，且与第二上行Ethercat从站芯片、两第二下行Ethercat从站芯片相对应的第二冗余卡，第二冗余卡所对应两第二下行Ethercat从站芯片的P1接口分别作为连接对应通信链路的数据口、分别连接对应通信链路的另一端，第二冗余卡的工作方式与第一冗余卡的工作方式相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211079714.7A CN115442218B (zh) | 2022-09-05 | 2022-09-05 | 一种基于FPGA的Ethercat环形双冗余链路切换方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211079714.7A CN115442218B (zh) | 2022-09-05 | 2022-09-05 | 一种基于FPGA的Ethercat环形双冗余链路切换方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115442218A CN115442218A (zh) | 2022-12-06 |
| CN115442218B true CN115442218B (zh) | 2024-04-09 |
Family
ID=84246781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211079714.7A Active CN115442218B (zh) | 2022-09-05 | 2022-09-05 | 一种基于FPGA的Ethercat环形双冗余链路切换方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115442218B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117092903B (zh) * | 2023-10-20 | 2024-01-23 | 浙江禾川科技股份有限公司 | 一种冗余控制系统及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107222380A (zh) * | 2017-06-08 | 2017-09-29 | 中国电子信息产业集团有限公司第六研究所 | 支持链路冗余的双线EtherCAT协议转换方法及装置 |
| CN107347027A (zh) * | 2017-06-08 | 2017-11-14 | 中国电子信息产业集团有限公司第六研究所 | 一种基于EtherCAT的链路冗余通信系统 |
| CN107612800A (zh) * | 2017-09-14 | 2018-01-19 | 北京鼎实创新科技股份有限公司 | 一种连接profibus冗余网络与单总线网络的y型转换设备的实现方法及控制装置 |
| WO2020194005A1 (en) * | 2019-03-26 | 2020-10-01 | Lenovo (Singapore) Pte. Ltd. | Extracting ethercat datagrams from an ethercat frame |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113542090B (zh) * | 2020-04-14 | 2023-07-14 | 宁波弘讯科技股份有限公司 | 一种EtherCAT主从站一体网桥控制器及控制方法 |
-
2022
- 2022-09-05 CN CN202211079714.7A patent/CN115442218B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107222380A (zh) * | 2017-06-08 | 2017-09-29 | 中国电子信息产业集团有限公司第六研究所 | 支持链路冗余的双线EtherCAT协议转换方法及装置 |
| CN107347027A (zh) * | 2017-06-08 | 2017-11-14 | 中国电子信息产业集团有限公司第六研究所 | 一种基于EtherCAT的链路冗余通信系统 |
| CN107612800A (zh) * | 2017-09-14 | 2018-01-19 | 北京鼎实创新科技股份有限公司 | 一种连接profibus冗余网络与单总线网络的y型转换设备的实现方法及控制装置 |
| WO2020194005A1 (en) * | 2019-03-26 | 2020-10-01 | Lenovo (Singapore) Pte. Ltd. | Extracting ethercat datagrams from an ethercat frame |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的EtherCAT主从站设计与实现;吴超;《中国硕士论文全文数据库》;20210215;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115442218A (zh) | 2022-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4835422B2 (ja) | ネットワーク装置及び通信システム | |
| CN103001799B (zh) | 基于链状网络的冗余实现方法及节点 | |
| CN100502253C (zh) | 通信设备及主控板和业务板主备倒换的实现方法 | |
| CN102014019B (zh) | 聚合链路切换方法及装置 | |
| CN107508640B (zh) | 基于光纤通道技术的双环冗余自愈光纤网络构建方法 | |
| CN115442218B (zh) | 一种基于FPGA的Ethercat环形双冗余链路切换方法及系统 | |
| CN103780365A (zh) | 动态的多链路冗余数据传输方法和系统 | |
| CN111865704B (zh) | 数据传输方法、系统和网络设备 | |
| US20130301404A1 (en) | Communication system, communication method, and communication apparatus | |
| EP2426855B1 (en) | Address refresh method and system | |
| CN101009542B (zh) | 一种数据网络节点设备端口的扩展装置 | |
| CN102407868B (zh) | 适用于轨道交通现代监控系统通讯规约的热备双连接方法 | |
| CN108632786B (zh) | 铁路通信网络优化测试的方法、系统、控制端及测试端 | |
| CN100420217C (zh) | 框间互连的通信系统及其数据交换方法 | |
| CN103379527A (zh) | 基于共享基带池的系统和方法 | |
| CN100515138C (zh) | 无线网络及基站的传输控制方法 | |
| CN100449983C (zh) | 实现至少一个不出故障的通信关系的方法和通信装置 | |
| CN216751793U (zh) | 一种多功能多协议智能网关 | |
| CN101702839A (zh) | Ir接口主备链路倒换功能实现装置及方法 | |
| CN202261320U (zh) | Scada数据传输系统 | |
| EP2395789A1 (en) | Wireless transmission method and wireless transmission device | |
| CN113923626B (zh) | 列车车载5g网络系统、通信连接方法及列车 | |
| CN100579249C (zh) | 通信系统中框间互连的系统及其业务传输方法 | |
| CN114553376B (zh) | 用于计算机联锁系统的二乘二取二平台通信方法及系统 | |
| CN102318271A (zh) | 一种保护倒换方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |