CN117896452A - 一种提高控制器局域网报文滤波效率的装置及方法 - Google Patents

一种提高控制器局域网报文滤波效率的装置及方法 Download PDF

Info

Publication number
CN117896452A
CN117896452A CN202311778685.8A CN202311778685A CN117896452A CN 117896452 A CN117896452 A CN 117896452A CN 202311778685 A CN202311778685 A CN 202311778685A CN 117896452 A CN117896452 A CN 117896452A
Authority
CN
China
Prior art keywords
message
logic unit
random access
access memory
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311778685.8A
Other languages
English (en)
Inventor
叶海荣
何代明
贾莹莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Zhaoxun Electronic Technology Co ltd
Original Assignee
Tianjin Zhaoxun Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Zhaoxun Electronic Technology Co ltd filed Critical Tianjin Zhaoxun Electronic Technology Co ltd
Priority to CN202311778685.8A priority Critical patent/CN117896452A/zh
Publication of CN117896452A publication Critical patent/CN117896452A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/02—Capturing of monitoring data
    • H04L43/028—Capturing of monitoring data by filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了一种提高控制器局域网报文滤波效率的装置及方法。该装置包括总线控制逻辑单元、静态随机存取存储器、滤波器逻辑单元；其中，总线控制逻辑单元接收CAN总线信号，将其转换为对静态随机存取存储器读取/写入的控制信号。另一方面，滤波器逻辑单元从CAN总线上接收报文，并向CAN总线反馈相应的接收完成信号。滤波器逻辑单元利用内置的状态机对报文进行滤波和控制，相应的报文滤波结果由静态随机存取存储器读取，并反馈回总线控制逻辑单元中。本发明大幅降低了CAN总线上的数据通信所需要耗费的时间，显著提升了CAN总线的数据传输效率。

Description

一种提高控制器局域网报文滤波效率的装置及方法
技术领域
本发明涉及一种提高控制器局域网报文滤波效率的装置，同时也涉及相应的方法，属于数据通信技术领域。
背景技术
控制器局域网(Controller Area Network，简写为CAN)是一种能够实现分布式实时控制的串行通信网络，目前被广泛地应用于工业自动化、船舶、医疗设备等领域。典型的CAN总线包括4层结构，具体功能如下：
·物理层规定了节点的全部电气特性，为数据通信提供了物理连接，而实际的数据通信在其他3层中完成。在一个控制器局域网中，要实现不同节点之间的数据传输，所有节点的物理层必须是相同的。
·传输层描述了CAN通信协议的内核，它负责位时序(bittiming)、同步、仲裁、应答、错误探测等。
·对象层负责报文的滤波和控制。
·应用层用于完成用户指定的数据传输任务。
CAN总线作为数字串行通信技术，与其他同类技术相比，在可靠性、实时性和灵活性方面具有独特的技术优势。其中，CAN总线以多主机方式工作，任意一个节点均可以在任意时刻主动向CAN网络上的其他节点发送信息而不分主从，通信方式灵活自由。CAN总线通过报文滤波即可实现点对点、一点对多点及全局广播等几种方式传送数据，无需专门的调度机制。但是，随着CAN总线上的节点越来越多，实现报文滤波需要越来越大的运算量，导致其滤波效率受到严重的不利影响。
在专利号为ZL 201710743658.5的中国发明专利中，公开了一种CAN报文滤波解析方法。该方法将RAM_CODE_SEG代码段对应的FLASH空间中的程序复制到对应的RAM空间中，当MCU运行CAN报文接收、滤波和解析函数时，程序计数器自动指向RAM_CODE_SEG所在的RAM空间，在RAM内运行所述程序；在RAM中执行CAN报文接收、滤波和解析函数，这样不仅能够降低中断服务程序的运行时间，还可以降低对系统堆栈的要求。同时，将报文匹配算法放在中断服务程序中进行，降低了报文接收缓冲区和CAN报文解析任务消息队列对RAM资源的要求。
发明内容
本发明所要解决的首要技术问题在于提供一种提高控制器局域网报文滤波效率的装置。
本发明所要解决的另一技术问题在于提供一种提高控制器局域网报文滤波效率的方法。
为实现上述技术目的，本发明采用以下的技术方案：
根据本发明实施例的第一方面，提供一种提高控制器局域网报文滤波效率的装置，包括总线控制逻辑单元、静态随机存取存储器和滤波器逻辑单元；其中，
所述总线控制逻辑单元接收控制器局域网总线信号，将其转换为对静态随机存取存储器读取/写入的控制信号；
所述滤波器逻辑单元从控制器局域网总线上接收报文，并向控制器局域网总线反馈相应的接收完成信号；
所述滤波器逻辑单元利用内置的状态机对所述报文进行滤波和控制，相应的报文滤波结果由所述静态随机存取存储器读取，并反馈回所述总线控制逻辑单元中。
其中较优地，所述滤波器逻辑单元的内部设置有通过数字电路实现的状态机，用于按照预先设置的报文滤波逻辑对控制器局域网总线传来的报文进行滤波，并将符合滤波要求的报文传输到所述静态随机存取存储器中保存以供后续使用。
其中较优地，当所述滤波器逻辑单元不被使用时，所述静态随机存取存储器的读取接口供控制器局域网总线使用。
其中较优地，所述状态机由异或门、非门和或门串联组成，多个所述状态机的输出结果进行与操作，操作后的比较结果对外输出。
其中较优地，读取报文和接收报文输入异或门，掩码数据输入或门，进行按位逻辑操作。
根据本发明实施例的第二方面，提供一种提高控制器局域网报文滤波效率的方法，包括如下步骤：
S1：将滤波器逻辑单元内部的状态机设置为初始状态；
S2：当状态机接收完成一包数据后，进行随机存取存储器的地址设置；
S3：滤波器逻辑单元从静态随机存取存储器中读取随机存取存储器的预设地址的报文数据；
S4：滤波器逻辑单元从静态随机存取存储器中读取随机存取存储器的预设地址的掩码数据；
S5：滤波器逻辑单元对报文数据和掩码数据进行比较；
若比较结果为一致，则认为比较成功，对外输出高电平，接着进入S6；若比较结果为不一致，则认为比较失败，在随机存取存储器的地址加2，并读取下一组报文数据和掩码数据，重复上述步骤S2～S5；若读取完随机存取存储器中的所有预设地址仍然没有比较成功，则直接进入步骤S6；
S6：执行完成后返回步骤S1，等待下一个控制器局域网的报文接收完成。
其中较优地，所述步骤S2中，一包数据包括从静态随机存取存储器中读取的读取报文，来自控制器局域网的接收报文和接收完成信号。
其中较优地，所述步骤S5包括如下子步骤：
S51：将所述读取报文和所述接收报文进行异或操作；
S52：将步骤S51得到的异或结果进行非操作；
S53：将经过非操作后的结果和对应的掩码数据进行或操作；
S54：将步骤S53得到的结果进行与操作；
S55：输出与操作后的比较结果。
与现有技术相比较，本发明中实现CAN报文滤波仅需要3个机器周期，即地址设置、读取报文数据、读取掩码数据，即可完成CAN报文的滤波过程，从而大幅降低了CAN总线上的数据通信所需要耗费的时间，显著提升了CAN总线的数据传输效率。
附图说明
图1为本发明实施例提供的一种提高控制器局域网报文滤波效率的装置结构图；
图2为本发明实施例中，滤波器逻辑单元实现报文滤波的处理过程示意图；
图3为本发明实施例中，CAN报文的标准帧和扩展帧的比较简图；
图4A为本发明实施例中，包含数据段的CAN报文的标准帧和扩展帧的比较详图；
图4B为本发明实施例中，不包含数据段的CAN报文的标准帧和扩展帧的比较详图；
图5为本发明实施例提供的一种提高控制器局域网报文滤波效率的方法流程图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
如图1所示，本发明实施例首先提供一种提高控制器局域网报文滤波效率的装置，包括总线控制逻辑(Bus Interface Logic)单元、静态随机存取存储器(Static Random-Access Memory，简写为SRAM)和滤波器逻辑(Filter Logic)单元。其中，总线控制逻辑单元接收CAN总线信号，将其转换为对静态随机存取存储器读取/写入的控制信号。另一方面，滤波器逻辑单元从CAN总线上接收到报文，并向CAN总线反馈相应的接收完成信号。滤波器逻辑单元利用内置的状态机对该报文进行滤波和控制，相应的报文滤波结果由静态随机存取存储器读取，并反馈回总线控制逻辑单元中。
在本发明的一个实施例中，静态随机存取存储器可以采用512*32bit单端口随机存取存储器。其中，512*32bit单端口随机存取存储器一共分为256组，因此该装置最大可以支持256路报文同步实现滤波。需要说明的是，上述随机存取存储器的具体数量仅为举例说明，可以根据实际使用场景进行调整，本发明对此不予限制。
在本发明的一个实施例中，滤波器逻辑单元的内部设置有通过数字电路实现的状态机，用于按照预先设置的报文滤波逻辑(后文中有进一步的说明)对CAN总线传来的报文进行滤波，并将符合滤波要求的报文传输到静态随机存取存储器中保存以供后续使用，而不符合滤波要求的报文则直接丢弃。当滤波器逻辑单元不被使用时，该静态随机存取存储器的读取接口可以供CAN总线使用。
图2显示了滤波器逻辑单元实现报文滤波的处理过程。在图2所示的实施例中，每个状态机由异或门、非门和或门串联组成，多个状态机的输出结果进行与操作，操作后的比较结果对外输出。如图2所示，读取报文(即读取ID[0]……读取ID[31])和接收报文(即接收ID[0]……接收ID[31])输入异或门，掩码数据的报文输入或门，进行按位逻辑操作。当读取报文和接收报文以及掩码数据的值均为0的情况下，比较一致则输出高电平，即报文滤波成功。需要说明的是，掩码(MASK)的作用在于屏蔽部分报文比特不进行比较。当掩码数据为1的时候需要屏蔽，因此在非门之后设置了或门，所以只要掩码数据的值为1，则输出为1，即高电平，此时无需考虑读取报文和接收报文的比较结果。
为了进一步改善针对CAN报文的滤波效率，本发明实施例中使用了经过扩展的CAN报文(扩展帧)，具体说明如下：
如图3所示，CAN报文的标准帧(标准ID)最长为11比特，扩展帧(扩展ID)最长可为29比特。由于标准帧和扩展帧的前11个位没有区分，所以标准帧和扩展帧复用该地址段。另外，扩展帧单独使用地址空间的[28:11]位。位于[29]位的IDE(扩展帧标识符)的作用在于区分该帧是扩展帧还是标准帧；位于[30]位的RTR标识符的作用在于区分该帧是远程帧还是数据帧；位于[31]位的FDF标识符的作用在于区分该帧是CAN FD(可变速率的CAN)帧还是CAN 2.0帧。通过使用上述标识符，可以有效地区分某个CAN报文是扩展帧还是标准帧；远程帧还是数据帧；CAN FD帧还是CAN 2.0帧？另一方面，位于[31:0]位的掩码的作用在于：当掩码数据的值为1时，对应的该比特不产生作用；当掩码数据的值为0时，对应的该比特产生作用。
图4A和图4B所示的实施例进一步显示了CAN报文的标准帧和扩展帧的区别。其中，扩展帧中移除了帧起始(SOF)段，并对后续的仲裁段(Arbitration Field)进行了改造：仲裁段的前11位为29位标识符的最高有效位(基本ID)。紧随这11位的是替代远程请求(Substitute Remote Request，简写为SRR)位，定义为隐性状态。SRR位之后是IDE位，该位为隐性状态时表示这是CAN报文的扩展帧。需要说明的是，如果发送完扩展帧标识符的前11位后，CAN总线仲裁无果，而此时其中一个等待仲裁的节点发出CAN报文的标准帧(11位标识符)，那么，由于节点发出了显性IDE位而使标准帧赢得总线仲裁。另外，扩展帧的SRR位应为隐性，以允许正在发送远程帧的节点发出显性的RTR位。在SRR和IDE位之后，是标识符的其余18位(扩展ID)及一个远程发送请求位。
为使标准帧和扩展帧都能在CAN总线上发送，需要将扩展帧中的29位的扩展帧标识符(IDE)拆分成高11位和低18位两部分。拆分后可以确保IDE位在标准帧和扩展帧中的位置保持一致。仲裁段之后是6位的控制段。控制段的前两位为保留位，必须定义为显性位。其余4位为DLC位，用来指定报文中包含的数据字节数。扩展帧的其他部分(数据段、CRC段、ACK段、帧结束)与标准帧的结构相同，在此不予赘述。
需要说明的是，标准帧和扩展帧是按照IDE(扩展帧标识符)标志位进行区别的。当解包过程中发现IDE标志位为0为标准帧，如果IDE标志位为1为扩展帧。在本发明的一个实施例中，可以在滤波器逻辑单元的状态机中设置相应的规则，通过IDE标志位有效地区分标准帧和扩展帧。另外，也可以将掩码数据的值暂时设置为1，这样可以临时屏蔽上述规则的适用。
针对上述的标准帧和扩展帧，CAN总线实现滤波过程可以用汇编指令实现。在本发明的一个实施例中，ARM汇编指令如下：
LDR R0 ADDR0：寄存器中读取地址ADDR0数据(接收数据)到R0
LDR R1 ADDR1：寄存器中读取地址ADDR1数据(匹配ID)到R1
EOR R2 R1 R0：R1和R0进行异或操作
MVN R3 R2：按位取反的结果给R3
LDR R4 ADDR2：读取地址2的MASK数据到R4
ORR R5 R4 R3：R3 R4寄存器进行或操作
CMP R5#0：将或的结果R5和0值比较，如果非0则说明有数据包匹配上。
以上一共需要7条指令，也就是7个机器周期。如果CAN总线按照流水线操作也需要多出两个机器周期用于取址、译码，所以是7+2个机器周期。如果采用C语言实现，可能会耗费更多的机器周期。
为了进一步优化上述CAN总线的滤波过程，如图5所示，本发明实施例提供了一种提高控制器局域网报文滤波效率的方法，包括如下步骤：
S1：将滤波器逻辑单元内部的状态机设置为初始(idle)状态。
S2：当状态机接收完成一包数据后，进入地址设置(addr_set)状态，即进行随机存取存储器的地址设置。
这里，随机存取存储器的初始地址为0。参见图1，一包数据可以包括从静态随机存取存储器中读取的读取报文、来自控制器局域网的接收报文和接收完成信号。
S3：滤波器逻辑单元从静态随机存取存储器中读取随机存取存储器的预设地址的报文数据。
S4：滤波器逻辑单元从静态随机存取存储器中读取随机存取存储器的预设地址的掩码数据。
S5：滤波器逻辑单元对报文数据和掩码数据进行比较。
若比较结果为一致，则认为比较成功，对外输出高电平，接着进入S6；若比较结果为不一致，则认为比较失败，在随机存取存储器的地址加2，并读取下一组报文数据和掩码数据，重复上述步骤S2～S5。若读取完随机存取存储器中的所有预设地址仍然没有比较成功，则直接进入步骤S6。
在步骤S5中，具体包括如下子步骤：
S51：将读取报文和接收报文进行异或操作；
S52：将步骤S51得到的异或结果进行非操作；
S53：将经过非操作后的结果和对应的掩码数据进行或操作；
S54：将步骤S53得到的结果进行与操作；
S55：输出与操作后的比较结果。
需要说明的是，滤波器逻辑单元中进行的比较运算是并行计算，所以不需要机器周期，只存在一些电路门的延迟，实践中可以忽略不计。另外，每一次进行比较，出现变化的地址包括一个报文数据和一个掩码数据，所以总的地址变化为2，因此在随机存取存储器的地址加2。
S6：执行完成后返回步骤S1，等待下一个控制器局域网的报文接收完成。
从上述操作过程可以看出，利用上述方法实现CAN报文滤波仅需要3个机器周期，即地址设置、读取报文数据、读取掩码数据，即可完成CAN报文的滤波过程，从而大幅降低了CAN总线上的数据通信所需要耗费的时间，显著提升了CAN总线的数据传输效率。
上面对本发明提供的提高控制器局域网报文滤波效率的装置及方法进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

Claims (8)

1.一种提高控制器局域网报文滤波效率的装置，其特征在于包括总线控制逻辑单元、静态随机存取存储器和滤波器逻辑单元；其中，
所述总线控制逻辑单元接收控制器局域网总线信号，将其转换为对静态随机存取存储器读取/写入的控制信号；
所述滤波器逻辑单元从控制器局域网总线上接收报文，并向控制器局域网总线反馈相应的接收完成信号；
所述滤波器逻辑单元利用内置的状态机对所述报文进行滤波和控制，相应的报文滤波结果由所述静态随机存取存储器读取，并反馈回所述总线控制逻辑单元中。
2.如权利要求1所述的装置，其特征在于：
所述滤波器逻辑单元的内部设置有通过数字电路实现的状态机，用于按照预先设置的报文滤波逻辑对控制器局域网总线传来的报文进行滤波，并将符合滤波要求的报文传输到所述静态随机存取存储器中保存以供后续使用。
3.如权利要求2所述的装置，其特征在于：
当所述滤波器逻辑单元不被使用时，所述静态随机存取存储器的读取接口供控制器局域网总线使用。
4.如权利要求2所述的装置，其特征在于：
所述状态机由异或门、非门和或门串联组成，多个所述状态机的输出结果进行与操作，操作后的比较结果对外输出。
5.如权利要求4所述的装置，其特征在于：
读取报文和接收报文输入异或门，掩码数据输入或门，进行按位逻辑操作。
6.一种提高控制器局域网报文滤波效率的方法，基于权利要求1～5中任意一项所述的装置实现，其特征在于包括如下步骤：
S1：将滤波器逻辑单元内部的状态机设置为初始状态；
S2：当状态机接收完成一包数据后，进行随机存取存储器的地址设置；
S3：滤波器逻辑单元从静态随机存取存储器中读取随机存取存储器的预设地址的报文数据；
S4：滤波器逻辑单元从静态随机存取存储器中读取随机存取存储器的预设地址的掩码数据；
S5：滤波器逻辑单元对报文数据和掩码数据进行比较；
若比较结果为一致，则认为比较成功，对外输出高电平，接着进入S6；若比较结果为不一致，则认为比较失败，在随机存取存储器的地址加2，并读取下一组报文数据和掩码数据，重复上述步骤S2～S5；若读取完随机存取存储器中的所有预设地址仍然没有比较成功，则直接进入步骤S6；
S6：执行完成后返回步骤S1，等待下一个控制器局域网的报文接收完成。
7.如权利要求6所述的方法，其特征在于所述步骤S2中，一包数据包括从静态随机存取存储器中读取的读取报文，来自控制器局域网的接收报文和接收完成信号。
8.如权利要求7所述的方法，其特征在于所述步骤S5包括如下子步骤：
S51：将所述读取报文和所述接收报文进行异或操作；
S52：将步骤S51得到的异或结果进行非操作；
S53：将经过非操作后的结果和对应的掩码数据进行或操作；
S54：将步骤S53得到的结果进行与操作；
S55：输出与操作后的比较结果。
CN202311778685.8A 2023-12-22 2023-12-22 一种提高控制器局域网报文滤波效率的装置及方法 Pending CN117896452A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311778685.8A CN117896452A (zh) 2023-12-22 2023-12-22 一种提高控制器局域网报文滤波效率的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311778685.8A CN117896452A (zh) 2023-12-22 2023-12-22 一种提高控制器局域网报文滤波效率的装置及方法

Publications (1)

Publication Number Publication Date
CN117896452A true CN117896452A (zh) 2024-04-16

Family

ID=90638537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311778685.8A Pending CN117896452A (zh) 2023-12-22 2023-12-22 一种提高控制器局域网报文滤波效率的装置及方法

Country Status (1)

Country Link
CN (1) CN117896452A (zh)

Similar Documents

Publication Publication Date Title
JP7024047B2 (ja) ＥｔｈｅｒＣＡＴマスタースレーブ統合ブリッジコントローラー及び制御方法
Di Natale et al. Understanding and using the controller area network communication protocol: theory and practice
Chen et al. Research on the controller area network
US6651107B1 (en) Reduced hardware network adapter and communication
KR950005145B1 (ko) 수신 데이타 처리장치 및 방법
US7801173B2 (en) Communication message conversion apparatus and communication message conversion method
JP3340738B2 (ja) 並行パケットバスに関する方法及び装置
JP4571671B2 (ja) 通信モジュールのメッセージメモリのデータへアクセスする方法および装置
CN101930416B (zh) 硬件协助处理器间的沟通
US5919250A (en) Data transmission system used for plant control and based on local area network
CN100566276C (zh) FlexRay通信组件
KR100981461B1 (ko) 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법
JP2008519373A (ja) ハードウエアによる周辺コンポーネント・メモリー・アラインメントの方法
US20090129395A1 (en) Method, communication network, and control unit for the cyclical transmission of data
US20200218215A1 (en) Circuit for coupling a field bus and a local bus
JPH0691538B2 (ja) パケツト終了信号発生器
JP2008509463A (ja) メッセージをメッセージメモリに記憶する方法およびメッセージメモリ
JP2009502072A (ja) ＦｌｅｘＲａｙ通信モジュール及びＦｌｅｘＲａｙ通信制御装置、並びにＦｌｅｘＲａｙ通信接続とＦｌｅｘＲａｙ加入者装置との間でメッセージを伝送する方法
CN112367236B (zh) Lin总线的数据调度方法及系统
CN111008169B (zh) 一种低成本高速通信总线及其传输控制方法
JP3075809B2 (ja) データ伝送システムにおける受信データ転送制御装置
CN117896452A (zh) 一种提高控制器局域网报文滤波效率的装置及方法
KR20170117326A (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
CN106603430A (zh) 基于sopc的通用数据通信接口集成方法
CN113609041A (zh) 一种数据传输方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination