JPH0691538B2 - パケツト終了信号発生器 - Google Patents

パケツト終了信号発生器

Info

Publication number
JPH0691538B2
JPH0691538B2 JP61271628A JP27162886A JPH0691538B2 JP H0691538 B2 JPH0691538 B2 JP H0691538B2 JP 61271628 A JP61271628 A JP 61271628A JP 27162886 A JP27162886 A JP 27162886A JP H0691538 B2 JPH0691538 B2 JP H0691538B2
Authority
JP
Japan
Prior art keywords
packet
address
rfd
lan
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61271628A
Other languages
English (en)
Other versions
JPS62115947A (ja
Inventor
ステフアン・ピーター・リームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPS62115947A publication Critical patent/JPS62115947A/ja
Publication of JPH0691538B2 publication Critical patent/JPH0691538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40026—Details regarding a bus guardian
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/18—Protocol analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はLAN媒体からのパケットを受信し、該パケット
の終了時点を検出して通知するパケット終了信号発生器
に関する。
〔発明の技術的背景及びその問題点〕
ローカル・エリア・ネットワーク（LAN）は小地域内の
種々のデータ通信装置の相互接続を行う通信ネットワー
クである。（William Stallings著「Local Networks」
P.2（MacMillan Publishing Company 1984発行）参
照。）典型的なLANはプラント敷地またはオフィスビル
ディングのような地理的に小地域に限定されたコンピュ
ータネットワークである。コンピュータ，端末などのよ
うな種々の装置はネットワークの種々の位置でそのネッ
トワークに“プラグイン”される。このような各装置
は、ネットワーク内の装置間でディジタル通信の送受信
が正しく行われるようにアドレスが割当てられる。
周知の商業的に受入れられたLAN規格は、電気電子技術
者協会（IEEE）規格802.3に含まれている。ディジタル
・エクイップメント社（Digital Equipment Corporatio
n）によるこの規格の一実施例はイーサネット（Etherne
t）という商標名で周知である。IEEE802.3規格は、２個
またはそれ以上の局（装置）が共通のバス送信媒体（通
常は同軸ケーブル）を共用する、衝突検出をもったキャ
リア検知多重アクセス（CSMA/CD）媒体アクセス法を特
徴としている。LANを通じて送信をうために、１つの局
（装置）はバス上で静かな期間、すなわち他のどの局も
送信していない期間を待ち、その意図したメッセージを
ビット・シリアル形式で最大10メガビット／秒の速度で
送信する。
イーサネット/IEEE802.3システムでは、ネットワーク上
の装置間でのメッセージはパケット（又はフレームとも
いわれている）でバス上を移動する。イーサネットパケ
ットは第４図に示されている。パケットを先端から後端
まで調べると、それは64ビットの前文（preamble）,48
ビットの受信局（destinaton）アドレス,48ビットの送
信局（source）アドレス,16ビットのタイプフィールド,
46バイト〜1500バイトのデータフィールドからなり、最
後の４バイトは32ビットの循環的冗長度検査（CRC）あ
るいはフレーム検査シーケンスを構成することがわか
る。このイーサネットメッセージ形式はLAN技術の広飯
囲の実現に必要な基準を確立する。LANの全ての装置，
たとえばコンピュータ，端末，試験装置などは当然にLA
Nインタフェース回路を有していなければならない。こ
のような回路に一般的に用いられかつ重要な構成要素
は、インテル（Intel）82586LANコプロセッサである。8
2586は、フレーミング，前文発生とストリッピング，送
信局アドレス発生，受信局アドレスチェッキングおよび
CRC発生／チェッキングを初めとして多数の作用を行
う。
（Microsystem Component Handbook, VolumeII,p7−288
（Intel.1984）参照。
82586が決定的な役割を演ずるLAN技術の重要な部分は一
般にプロトコルアナライザとして知られたデータ通信試
験装置を含んでいる。このような装置は、イーサネット
送信バスのようなLAN上のトラフィックを発生，監視
し、次に、それをフィールドサービス，電子データ処理
センタ・サポート，ネットワーク要素の調査，開発，製
造，設置，サービスおよび一般的なネットワークの修理
の目的で分析するように考案されている。
このようなアナライイザ、LAN上で“立ち聞き”して、
特定の形状のパケットのパケット・トラフィックを調べ
るために必要である。このようにして、アナライザはLA
Nからその送信を中断させないでパケットを読取り、比
較プロセスを通して読んだ内容を送信する。このプロセ
スは同時に、パケットをメモリ内に配置し、それをター
ゲット形状と比較するいわゆるトラップ機を介してそれ
を循環させることを含む。この比較プロセスはフィルタ
リングとして知られている。限られた量のメモリおよび
他の資源は、ターゲット形状と一致しないパケットは捨
てられ、一致するパケットはメモリ内に保持されること
を要求する。
明らかに、正確な比較を行うためには、トラップ機はそ
れが１つのパケットを別のパケットから区別できるよう
にパケットの最後を決定できるものでなければならな
い。この問題に対する現在の解決法は82586の中断出力
ピンを用いることである。しかし、いくつかのトラップ
機の高速比較サイクルでは、中断信号は、２つのパケッ
トが次々と、すなわち“背中合せ”に到着する場合は、
その中断信号があまり遅れて到着するので不適当であ
る。このような場合、第２パケットのデータは第１パケ
ットからの中断信号が生じる前に既に記憶されている。
これに対する解決法は第２パケットのデータが記憶され
る前にトリガする別のリアルタイ信号を発生することで
ある。このリアルタイムのパケット終了（EOP）信号を
発生する回路が本発明である。
〔発明の目的〕
従って本発明の目的は、パケットの終了を実時間で通知
できるパケット終了信号の発生を可能にし上記の問題を
解消することである。
〔発明の概要〕
本発明の好適実施例はインテル82586ローカル・エリア
・ネットワーク（LAN）コプロセッサーとともに用いる
ことを意図している。82586はイーサネットパケット
（フレーム）を通信媒体から読み取り、それらをホスト
装置メモリ内に高度に組織化された型式で記憶する。各
パケットは単一の均一に組織化されたメモリ領域を占め
る。パケットサイズしたがってパケットが占めるメモリ
量のサイズは変化することがあるけれども、82586によ
って企画されたメモリ領域の構造は各パケットについて
ほぼ同じである。82586は、各パケットが完全に受信さ
れたとき各パケットのメモリ構造と結びつけられる状態
語（Status word）の最上位ビットを設定することによ
ってメモリ内のそれぞれのパケットを追跡する。各状態
語の最上位ビットは“完全ビット”といわれる。本発明
は、３つの同時発生条件すなわち、82586がライト・サ
イクル（書込みサイクル）にあること、状態語のアドレ
スに書込みをしていることおよび完全ビットが設定され
ていることに対してモニタすることによってリアルタイ
ムのパケット終了信号を用意する。これら３つの状態全
部が真（true）である場合は、本発明はパケット終了信
号を発生する。
〔発明の実施例〕
本発明の好適実施例を理解するためには、まず、インテ
ル82586LANコプロセッサの動作を知っておく必要があ
る。82586は、到来するイーサネットパケットの前文，
受信局アドレス，送信局アドレス，タイプフィールドお
よびデータフィールドを検出する際に多くの仕事をな
す。それはまた、受信した各パケットに対するこの情報
を最初に記憶もする。82586は、特にこれらの作用と行
い、共用メモリを介してそのホスト装置と連絡する。82
586はホスト装置のメモリへの直接アクセスを有し、デ
ータブロックを自律的に転送し、それによってバイト転
送オーバヘッドからホストCPUを救済するとができる。
（Microsystem Components Handbook, VolumeII,P.7 28
7−321（Intel,1984））参照。
概念的には、82586はコマンドユニット（CU）および受
信ユニット（RU）という２つのユニットからなる。CUは
共用メモリ内に記憶されたコマンドを実行する。CUはパ
ケット受信に関連した全ての機能を実施する。CUとRUは
それぞれの機能を並行に行い、ホストCPUの介入はCUが
１列のコマンドを実行したかまたはRUが一連のパケット
を記憶した後にのみ必要になる。
82586動作に重要な共用メモリ構造は４つの部分、すな
わち、初期化アドレス、特に共用メモリの他の部分への
ポインタを含むシステムコントロールブロック（SC
B），コマンドリスト（CL）およびイーサネットパケッ
トを保持する受信フレーム領域（RFA）からなる。本発
明の目的にとって最も重要なのはRFAであ。そしてそれ
は、本来的に共用メモリ構造内で、SCBの受信フレーム
ポインタによって指示されたメモリ構造である。
フレームすなわちイーサネットパケットを受信するため
に、ホストCPUはメモリの適当な量の受信バッファスペ
ースを設定し、82586のRUを使用可能にする。次にRUは
フレーム（パケット）を持ち、それらを自動的にRFAに
記憶する。
RFAは受信記述子リストとフリーバッファリストからな
る。受信記述子リストは個々の受信フレーム記述子（RF
D）からなり、各RFDは単一の受信フレームに属する。フ
リーバッファリストはデータバッファを指す別々のバッ
ファ記述子（BD）からなる。各RFDは82586によって用い
られるある量のメモリで、各受信フレームの受信局アド
レス，送信局アドレス，タイプフィールドおよび状態が
記憶される。各RFDはまた次のRFDへのポインタおよびフ
リーバッファリストへのポインタも含む。
第４図に示されたようなフレームが到着すると、82586
は次の利用可能なRFDの中に受信局アドレス，送信局ア
ドレスおよびタイプフィールドを記憶する。次にフレー
ムのデータフィールドは、フリーバッファリスト上の次
のフリーデータバッファ（これは現在のRFDによって指
示される）以降のデータバッファに詰め込まれる。１つ
のデータバッファがいっぱいになると、別のデータバッ
ファがそのフレームのデータフィールド全体が記憶され
るまで自動的に取り出される。フレーム全体の受信につ
づいて、次のフリーRFDのアドレスを取出すというよう
な種々のハウスキーピングタスクが実施される。
所望の実施例では、共用メモリ内の各RFDは第２図に示
されるように構成される。RFDのヘッドの状態語は“完
全ビット”（これは状態語の最上位ビットである）を含
む。状態語のビットは82586によって設定される。この
完全ビットは上記RFDに特有のフレームが記憶されたと
きに設定される。
〔発明の技術的背景及びその問題点〕において言及した
ように、82586によって主張された一般的な中断より速
いリアルタイムのパケット終了（EOP）信号は速くかつ
信頼できるフィルタリングのために要求される。本発明
はこのようなEOP信号を、３つの条件すなわち、82586が
メモリ書込みサイクルにあること、その書込みがRFDの
状態語にアドレス指定されることおよびその状態語の完
全ビットが設定されていることの同時発生に対してモニ
タすることによって供給する。３つの条件全部が真の場
合、リアルタイムのEOP信号は真であると主張できる。
本発明の好適実施例は探索（ルックアップ）読取専用メ
モリ（ROM）を用いて何らかの所定書込みが状態語にア
ドレス指定されるかどうかを決定する。書込みが生じて
いて、それが状態語の１つにアドレス指定され、完全ビ
ットが“1"である場合、EOP信号が発生され、他の装置
に使用のために送られる。
第２図は、受信フレーム領域と呼ばれる、イーサネット
フレームが82586に記憶される共用メモリ構造の概略ブ
ロック図である。上述したように、RFAは受信フレーム
記述子（RFD）のリストからなり、単一のRFDは単一の受
信イーサネットフレームと結びついている。さらに、各
RFDは特に受信バッファ記述子（RBD）のリストを指し、
各RBDは特にイーサネットフレームのデータフィールド
を保持するために用いられるバッファを指す。また、イ
ーサネットフレームに対しては１個だけのRFDが存在す
るのに対し、RFDに対しては１個またはそれ以上のRBDが
存在していてもよい。すなわち、イーサネットフレーム
が単一のRBDデータバッファに対して過剰のデータを保
持する場合は、フレームが収容されるまで付加的なRBD
とデータバッファがリンクされる。
第２図で、参照番号10はメモリ内の所定アドレスにあ
り、RFAの第１のRFDを指すRFAポインタを表す。参照番
号15は状態語で、それは任意のRFDの第１語で、その特
定のRFDの状態を示す。参照番号20はRFAの次のRFDに対
するポインタを示す。この「次のRFDポインタ」はRFDの
状態語に続く語の１つである。参照番号25は当該のRFD
に関連した第１のRBDへのポインタである。この第1RBD
ポインタはRFD内の「次のRFDポインタ」に続く語であ
る。
第３図は典型的なRFDの形式および構造を詳細に示すブ
ロック図である。この図からわかるように、本発明の好
適実施例において用いられるような各RFDは11個の隣接
した16ビットのブロックからなる。第１語は上述したよ
うにそのRFDに属する状態語である。第２語は制御語で
ある。第３語は次のRFDを指す。第４語はそのRFDと関連
した第１のRBDを指す。第5,第６および第７語はそのRFD
が属するイーサネットフレームの受信局アドレスフィー
ルドを保持するのに用いられる。第8,第９および第10語
はそのフレームの送信局アドレスを保持するのに用いら
れる。
第11語はそのフレームのタイプフィールドを保持する
（そのフレームのデータフィールドは当該RFDと関連し
たRBDによって配列されたデータバッファ内に配置され
る）。
参照番号50は、完全ビットさらにＣビットといわれる任
意のRFDの状態語の最上位ビットを表す。状態語の完全
ビットは、その状態語が属する特定のRFDと関連したイ
ーサネットフレームの終りがそのRFDのRBDバッファに完
全に記憶されるときに82586によって設定される。完全
ビットの設定は本発明によって与えられたリアルタイム
のパケット終了信号に対するキーである。
前述したように共用メモリの受信フレーム領域（RFA）
は、イーサネットフレームが第２図に示される高度に組
織化された形式で記憶される場所である。本発明の好適
実施例で、RFAのRFDはRFA内の一定領域の隣接アドレス
（そこでは領域境界は既知である）に限定される。さら
に、第３図に示されるようなRFDの形式が与えられれ
ば、RFD領域の第11語毎が状態語となる。状態語のアド
レスはROMチップにリストされる。
82586がフレームの記憶を完了したとき、それは上述し
たように、適当なRFD状態語に完全ビットを設定する。
このようにするためには82586は問題の状態語のアドレ
スに書込みをしなければならない。したがって、パケッ
トの終わりに到達したということを保証するためには３
つの条件、すなわち、82586が書込みサイクルにあるこ
と、状態語のアドレスに書込みを行っていること、およ
び完全ビットが設定しつつあること、が満足されなけれ
ばならない。本発明はこれら３つの事象を監視し、３つ
全部が同時に生じたときに“high"となって、リアルタ
イムのパケット終了信号を発生する。
状態語への82586によるアクセスを検出するために、前
述したように、探索ROMが用いられ任意の所定書込みがR
FDの状態語にアドレス指定されるかどうかを決定する。
もう一度いうと、RFDは第11語毎が状態語である一定領
域のメモリに限定される。ROMは82586がメモリへの書込
みのために用いるホスト装置メモリアドレスバスを“立
ち聞き”できる。ROMは状態語がアドレス指定されると
き真の出力を発生するように設計されている。
さらに、82586は、それがライト・メモリ→サイクル
（メモリ書込みサイクル）を実施していることを示すラ
イト・ストローブピン（書込みストローブピン）を備え
ている。（Microsystem Components Handbook,VolumeI
I,P7−290（Intel,1984）参照。このストローブ信号は
ライト・サイクルの期間、検出するために監視される。
最後に完全ビットの設定は、ライト・サイクルの間にホ
スト装置メモリデータバスの最上位データ線すなわち、
最上位ビットをモニタすることによって決定できる。
第１図は本発明の好適実施例の概略ブロック図で、本発
明の原理を示す。第１図の参照番号100はそこを通って8
2586がデータをRFAに送信するメモリデータバスを表わ
す。第１図の参照番号110は、メモリアドレスバスを表
し、それを使って、82586がデータバス100を通ってデー
タを送信すべきRFA内のアドレスを選択する。参照番号1
15は、参照番号120によって表されたROMがそれによって
メモリアドレスバス上で、“立ち聞き”する手段を表
す。ROM120は、RFAのRFD内の状態語のアドレスに対応す
るアドレスで“真”値でロードされる。状態語がメモリ
アドレスバス110内でアドレス指定されると、ROM120の
適当なアドレス選択線も手段115を介してアドレス指定
され、それによって参照番号130によって表されたROM出
力線上に真出力を誘起する。メモリアドレスバス110上
の他の全てのアドレス信号はROM出力線130を通って偽出
力をトリガすることになる。
さらに、ROM出力線130はメモリデータバス100の最上位
ビット線（手段125経由）と参照番号135によって表され
た電子ANDゲートで結合される。そのメモリデータバス
の最上位ビット、すなわち好適実施例のビットNO.15は
状態語の完全ビットのデータをもつ。ROM120出力と完全
ビットが共に真の場合だけゲート135の出力が真とな
る。したがって、パケット終了信号の発生のための３つ
の限定条件のうち２つ、すなわち、状態語がアドレス指
定されること、および完全ビットが設定されつつあるこ
と、がゲート135が真値を出力するためには真でなけれ
ばならない。
ゲート135の出力は参照番号145によって表されたＤ型フ
リップフロップの入力に手段142を介して送られる。Ｄ
型フリップフロップはクロックされた時その入力に送ら
れる信号を出力として発生するように設計されている。
好適実施例では、Ｄ型フリップフロップ145は82586のラ
イト・ストローブ信号で手段140を介してクロックされ
る。したがって、82586がライト・サイクルにあると
き、Ｄ型フリップフロップ145はクロックされ、従って
手段142を介してそこに送られる入力信号を出力手段150
を介して発生する。従って、手段150は正しいリアルタ
イムのパケット終了信号を送ることになる。それは、３
つの条件すなわち、82586がライト・サイクルにあるこ
と、状態語がアドレス指定されつつあること、および完
全ビットが設定されつつあること、の全てが満足された
ときのみ真となる。
〔発明の効果〕
上記の本発明の１実施例から明らかになるように、本発
明のパケット終了信号発生器は、パケット終了を実時間
で通知することができるから、引き続いてパケットが到
着するような通信状態でも正しくパケットの識別ができ
るので実用に供して有益である。
【図面の簡単な説明】
第１図は本発明の１実施例の簡略ブロック図、第２図は
イーサネット・フレームを格納する共用メモリ構造の簡
略ブロック図、第３図は典型的な受信フレーム記述子の
構造とフォーマットを示す図、第４図はイーサネット・
パケットの略図である。 120:ROM 135:電子ANDゲート 145:D型フリップフロップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】LAN媒体よりLANパケットを受信してホスト
    装置メモリに格納し、格納された前記各LANパケット毎
    に前記LANパケットの状態語を生成保守するとともに、
    前記LANパケットの終了点で前記状態語の所定のビット
    を真にし、前記ホスト装置メモリに対する書込みサイク
    ルとなる毎にライト・ストローブ信号を発生するコプロ
    セッサと、 前記コプロセッサによって書き込まれている前記ホスト
    装置メモリ内のアドレスが前記状態語のアドレスである
    ときに検出出力を発生するアドレス比較手段と、 前記コプロセッサが前記ホスト装置メモリに対する書込
    みサイクルにあり、前記アドレス比較手段の検出出力お
    よび前記状態語の前記所定のビットが共に真の場合に前
    記LANパケットの終了信号を発生する手段と、 を備えて成るパケット終了信号発生器。
  2. 【請求項２】前記LANパケットの終了信号を発生する手
    段が、 前記アドレス比較手段の検出出力と前記状態語の前記所
    定のビットが共に真のとき真出力を発生する電子論理ゲ
    ートと、 前記電子論理ゲートの出力を入力し、前記ライト・スト
    ローブ信号をそのクロック信号として前記LANパケット
    の終了信号を発生するフリップ・フロップと、 を備えて成ることを特徴とする特許請求の範囲第（１）
    項記載のパケット終了信号発生器。
  3. 【請求項３】前記状態語の前記所定のビットが最上位ビ
    ットであることを特徴とする特許請求の範囲第（１）項
    または第（２）項記載のパケット終了信号発生器。
JP61271628A 1985-11-14 1986-11-14 パケツト終了信号発生器 Expired - Fee Related JPH0691538B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/798,054 US4680755A (en) 1985-11-14 1985-11-14 Real-time end of packet signal generator
US798054 1985-11-14

Publications (2)

Publication Number Publication Date
JPS62115947A JPS62115947A (ja) 1987-05-27
JPH0691538B2 true JPH0691538B2 (ja) 1994-11-14

Family

ID=25172420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61271628A Expired - Fee Related JPH0691538B2 (ja) 1985-11-14 1986-11-14 パケツト終了信号発生器

Country Status (5)

Country Link
US (1) US4680755A (ja)
EP (1) EP0223460B1 (ja)
JP (1) JPH0691538B2 (ja)
CA (1) CA1270570C (ja)
DE (1) DE3685196D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL95206A0 (en) * 1989-09-29 1991-06-10 Motorola Inc Parallel control for a packet/fast packet switch
US5495482A (en) * 1989-09-29 1996-02-27 Motorola Inc. Packet transmission system and method utilizing both a data bus and dedicated control lines
US5477541A (en) * 1989-09-29 1995-12-19 White; Richard E. Addressing technique for storing and referencing packet data
US5353353A (en) * 1993-04-26 1994-10-04 Advanced Micro Devices, Inc. Repeater security system
US5590201A (en) * 1994-11-10 1996-12-31 Advanced Micro Devices Inc. Programmable source address locking mechanism for secure networks
US5493562A (en) * 1994-11-10 1996-02-20 Lo; William Apparatus and method for selectively storing error statistics
US5539737A (en) * 1994-12-30 1996-07-23 Advanced Micro Devices, Inc. Programmable disrupt of multicast packets for secure networks
US5940392A (en) * 1994-12-30 1999-08-17 Advanced Micro Devices, Inc. Programmable address mapping matrix for secure networks
US5754525A (en) * 1994-12-30 1998-05-19 Advanced Micro Devices Inc. Programmable delay of disrupt for secure networks
US5559801A (en) * 1995-01-20 1996-09-24 Advanced Micro Devices Inc. Programmable packet sampling for network management
US5961614A (en) * 1995-05-08 1999-10-05 Apple Computer, Inc. System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal
JP3567257B2 (ja) * 1995-10-17 2004-09-22 カシオ計算機株式会社 データ記憶装置
US5850388A (en) * 1996-08-02 1998-12-15 Wandel & Goltermann Technologies, Inc. Protocol analyzer for monitoring digital transmission networks
US5850386A (en) * 1996-11-01 1998-12-15 Wandel & Goltermann Technologies, Inc. Protocol analyzer for monitoring digital transmission networks
US6356558B1 (en) * 1998-02-02 2002-03-12 Intel Corporation Arbitration techniques for a high speed serial bus
US6923765B2 (en) * 2001-11-21 2005-08-02 A. Mateen Ahmed Tonometer and method of use
US7995606B1 (en) * 2003-12-03 2011-08-09 Apple Inc. Fly-by and ack-accelerated arbitration for broadcast packets
US8699955B2 (en) * 2005-09-16 2014-04-15 Interdigital Technology Corporation Method and apparatus to transmit and receive data in a wireless communication system having smart antennas
US9005125B1 (en) * 2010-02-04 2015-04-14 A. Mateen Ahmed Tonometer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2503513A1 (fr) * 1981-04-03 1982-10-08 Cit Alcatel Autocommutateur temporel a commande repartie
US4441162A (en) * 1981-04-22 1984-04-03 Pitney Bowes Inc. Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium
US4577317A (en) * 1983-04-15 1986-03-18 Ics Electronics Corporation Method for extending a parallel data bus
DE3328387A1 (de) * 1983-08-05 1985-02-14 Siemens AG, 1000 Berlin und 8000 München Schaltverfahren fuer fernmeldevermittlungsanlagen, insbesondere fernsprechvermittlungsanlagen, mit informationsverarbeitenden schalteinrichtungen und mit ihnen zusammenarbeitenden arbeitsspeichern
US4592048A (en) * 1984-05-03 1986-05-27 At&T Bell Laboratories Integrated packet switching and circuit switching system

Also Published As

Publication number Publication date
US4680755A (en) 1987-07-14
CA1270570A (en) 1990-06-19
EP0223460A2 (en) 1987-05-27
DE3685196D1 (de) 1992-06-11
EP0223460B1 (en) 1992-05-06
JPS62115947A (ja) 1987-05-27
EP0223460A3 (en) 1988-12-14
CA1270570C (en) 1990-06-19

Similar Documents

Publication Publication Date Title
JPH0691538B2 (ja) パケツト終了信号発生器
US4566097A (en) Token ring with secondary transmit opportunities
US6724729B1 (en) System analyzer and method for synchronizing a distributed system
US5537623A (en) Multiple group address recognition
JPH0339422B2 (ja)
JPH088958A (ja) アクセス提供システム及び接続自動判断方法
CN101573913A (zh) 用于多播路由选择的方法和设备
CN112272130B (zh) 半导体测试机通信总线系统
EP0223459B1 (en) Runt packet filter
CN106656714A (zh) 一种基于EtherCAT总线的通信协议方法及系统
CN114490467B (zh) 一种多核网络处理器的报文处理dma系统及方法
CN112436601A (zh) 智能变电站的信息流处理方法、计算机设备和存储介质
CN113676386B (zh) 一种fc-ae-1553总线协议报文通讯系统
CN112737995A (zh) 以太网帧的处理方法、装置、设备及存储介质
CN113141322A (zh) 一种数据通信方法、数据通信装置及计算机存储介质
CN113872826B (zh) 网卡端口稳定性测试方法、系统、终端及存储介质
JPS62261250A (ja) 通信ネツトワ−クにおいてデ−タ及び非符号化情報の交換を可能にする機構
CN112543142B (zh) 基于fpga实现rstp环网协议的方法和装置
JPH05252165A (ja) 衛星通信制御装置
JP2004153810A (ja) データ・ネットワーク試験装置におけるメモリ資源を管理するための方法
JP3516998B2 (ja) アドレス情報判読装置
WO2024139743A1 (zh) 一种网卡、单板、电子设备及业务倒换方法
CN114911736A (zh) 一种主从机系统
JPS63246946A (ja) ル−プ構造ネツトワ−クにおける通信装置の障害検出方式
CN117896452A (zh) 一种提高控制器局域网报文滤波效率的装置及方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees