TWI751883B - 電源箝制電路 - Google Patents

電源箝制電路 Download PDF

Info

Publication number
TWI751883B
TWI751883B TW110101206A TW110101206A TWI751883B TW I751883 B TWI751883 B TW I751883B TW 110101206 A TW110101206 A TW 110101206A TW 110101206 A TW110101206 A TW 110101206A TW I751883 B TWI751883 B TW I751883B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
charge pump
clock signal
generate
Prior art date
Application number
TW110101206A
Other languages
English (en)
Other versions
TW202147761A (zh
Inventor
黃智揚
煒強 王
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202147761A publication Critical patent/TW202147761A/zh
Application granted granted Critical
Publication of TWI751883B publication Critical patent/TWI751883B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Read Only Memory (AREA)

Abstract

電源箝制電路包括第一電荷泵電路、第二電荷泵電路、第一濾波器、第二濾波器、帶隙電壓參考電路、第一N型電晶體及第二N型電晶體。第一電荷泵電路依據輸入時脈信號、輸入電壓及第一回授電壓來抬升第一工作電壓以產生第一抬升電壓。第一濾波器濾除第一抬升電壓之交流成份以產生第一閘極驅動電壓。第一N型電晶體之汲極、閘極及源極分別耦接至第二工作電壓、第一濾波器之輸出端及第一節點，第一節點提供第一驅動電壓。帶隙電壓參考電路將第一驅動電壓轉換為參考電壓。第二電荷泵電路依據輸入時脈信號、參考電壓及第二回授電壓來抬升第一工作電壓以產生第二抬升電壓，且第二抬升電壓回授至第二電荷泵電路作為第二回授電壓。第二濾波器濾除第二抬升電壓之交流成份以產生第二閘極驅動電壓。第二N型電晶體之汲極、閘極及源極分別耦接至第二工作電壓、第二濾波器之輸出端及第二節點，且第二節點提供電源箝制電路之輸出電壓。

Description

電源箝制電路
本發明係有關於電子電路，特別是有關於一種可穩定輸出電壓的電源箝制電路(power clamp circuit)。
由於現今的電子電路的功能日益複雜，電子電路常需要不同的工作電壓來執行不同的操作。然而，在某些情況下，提供至電子電路的不同工作電壓並非全都是穩定的電壓源，且會有某個電壓源之電壓會在極短時間內大幅變化。雖然傳統的電源箝制電路具有限制輸出電壓的功能，但仍然無法及時反應具有極高轉換率的電壓變化，以致於輸出電壓的變化程度過大而造成後級的電子電路失效。
本發明之一實施例提供一種電源箝制電路，包括：第一電荷泵電路、第一濾波器、第一N型電晶體、帶隙電壓參考電路、第二電荷泵電路、第二濾波器及第二N型電晶體。第一電荷泵電路接收一第一工作電壓、一輸入時脈信號、一輸入電壓以及一第 一回授電壓，並依據該輸入時脈信號、該輸入電壓以及該第一回授電壓來抬升該第一輸入電壓以產生一第一抬升電壓。第一濾波器濾除第一抬升電壓之交流成份以產生第一閘極驅動電壓。第一N型電晶體具有一汲極耦接至一第二工作電壓、一閘極耦接至該第一濾波器之輸出端、及源極耦接至一第一節點，該第一節點提供一第一驅動電壓。帶隙電壓參考電路用以將第一驅動電壓轉換為一參考電壓。第二電荷泵電路接收該第一工作電壓、該輸入時脈信號、該參考電壓以及一第二回授電壓，並依據該輸入時脈信號、該參考電壓以及該第二回授電壓抬升該第一工作電壓以產生一第二抬升電壓，且該第二抬升電壓回授至該第二電荷泵電路作為該第二回授電壓。第二濾波器用以濾除該第二抬升電壓之交流成份以產生一第二閘極驅動電壓。第二N型電晶體具有汲極耦接至該第二工作電壓、閘極耦接至該第二閘極驅動電極、及源極以產生該電源箝制電路之一輸出電壓。
100、200、300:電源箝制電路
110:時脈產生器
CLK:時脈信號
120、150、170:電荷泵電路
121、122:分壓電路
123:比較單元
124:開關電路
125:電荷泵單元
1241:控制電路
1242:時脈開關電路
130、160:濾波器
140:帶隙電壓參考電路
171、172:分壓電路
173:比較單元
174:開關電路
175:電荷泵單元
176:多工器
181:比較器
182:閂鎖電路
1741:控制電路
1742:時脈開關電路
1243:反及閘
1244:反相器
Q1、Q2、Q1A、Q1B、Q2A、Q2B:N型電晶體
PX1、PY1、N1-N9:節點
M1-M8:電晶體
O1:輸出端
CLK:時脈信號
α VDD、γ VREF、VG1、VG2、VDDBG、VDDRG:電壓
VREF:參考電壓
VA、VB:分壓電壓
VDD、VDD2:工作電壓
VOUT:輸出電壓
VCOMP1、VCOMP2:比較電壓
VFB1、VFB2:回授電壓
Vpump1、Vpump2:抬升電壓
DET:判斷信號
EN:致能信號
ENB:反相致能信號
CXS:時脈信號
CYS:反相時脈信號
SEL:選擇信號
D0、D1:輸入端
S:選擇端
第1A圖為依據本發明一實施例中之電源箝制電路的示意圖。
第1B圖為依據本發明第1A圖實施例中之電荷泵電路120的示意圖。
第1C圖為依據本發明第1A圖實施例中之電荷泵電路150的示意圖。
第1D圖為依據本發明第1B圖實施例中之控制電路的示意圖。
第1E圖為依據本發明第1B圖實施例中之電荷泵單元的示意圖。
第2圖為依據本發明另一實施例中之電源箝制電路的示意圖。
第3A圖為依據本發明又一實施例中之電源箝制電路的示意圖。
第3B圖為依據本發明第3A圖實施例中之電荷泵電路170的示意圖。
以下說明係為完成發明的較佳實現方式，其目的在於描述本發明的基本精神，但並不用以限定本發明。實際的發明內容必須參考之後的權利要求範圍。
必須了解的是，使用於本說明書中的"包含"、"包括"等詞，係用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或組件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、組件，或以上的任意組合。
於權利要求中使用如"第一"、"第二"、"第三"等詞係用來修飾權利要求中的元件，並非用來表示之間具有優先權順序，先行關係，或者是一個元件先於另一個元件，或者是執行方法步驟時的時間先後順序，僅用來區別具有相同名字的元件。
第1A圖為依據本發明一實施例中之電源箝制電路的示意圖。
工作電壓VDD及VDD2為電源箝制電路100的兩個工作電壓。在一實施例中，工作電壓VDD為穩定的電壓源，例如為1.5V。工作電壓VDD2則是會變動的電壓源，例如工作電壓VDD2平常是維持在高電壓位準(例如5.75V)，但是會在極短時間(例如100ns內)內從高電壓位準變化至低電壓位準(例如2.4V)。電源箝制電路100之輸出端(例如節點N6)係提供輸出電壓至後級的類比電路。當電壓工作VDD2產生上述變化時，電源箝制電路100可穩定在輸出端(例如節點N6)的輸出電壓以防止後級的類比電路失效。為了便於說明，工作電壓VDD及VDD2係分別具有電壓VDD及VDD2。
電源箝制電路100包括時脈產生器110、電荷泵電路(charge pump circuit)120、濾波器130、N型電晶體Q1、帶隙電壓參考(bandgap voltage reference)電路140、電荷泵電路150、濾波器160及N型電晶體Q2。
時脈產生器110可產生時脈信號CLK，並將時脈信號CLK提供至電荷泵電路120及150。時脈信號CLK之振幅為工作電壓VDD，且其頻率可達到數百MHz。電荷泵電路120則是依據時脈信號CLK以將輸入電壓(即工作電壓VDD)放大至α倍以在輸出端(節點N1)產生抬升電壓α VDD(例如為第一抬升電壓)，其中α之數值小於或等於2。此外，電荷泵電路120之抬升電壓α VDD則會回授至電荷泵電路120，其中電荷泵電路120之詳細操作將於後述實施例中說明。濾波器130例如為RC濾波器，其係用以濾除電荷泵電路120 之抬升電壓α VDD的交流成份，並在濾波器130之輸出端產生電壓VG1(例如為第一閘極驅動電壓)。
N型電晶體Q1的閘極、汲極及源極係分別連接至濾波器130之輸出端、工作電壓VDD2及節點N3，其中節點N3為電晶體Q1之輸出端，其具有電壓VDDBG。若N型電晶體Q1具有臨界電壓Vth，則電壓VDDBG約為α VDD-Vth。在一些實施例中，N型電晶體Q1例如為一原生N型電晶體(native NMOS)，且其臨界電壓Vth約為0V±0.3V，意即N型電晶體Q1與一般的N型電晶體(例如臨界電壓約為0.5~0.7V)相比具有較低的臨界電壓或負臨界電壓。在此情況下，電壓VDDBG會更接近電荷泵電路120之輸出電壓α VDD。
帶隙電壓參考電路140可在廣泛的溫度範圍內且在輸入的直流電壓不穩定的情況下仍能產生穩定的輸出參考電壓。舉例來說，帶隙電壓參考電路140可將輸入電壓VDDBG轉換為一參考電壓VREF。
電荷泵電路150則是依據時脈信號CLK以將參考電壓VREF放大至γ倍以在輸出端(節點N4)產生抬升電壓γ VREF(例如為第二抬升電壓)，其中γ之數值小於或等於2。此外，電荷泵電路150之抬升電壓γ VREF則會回授至電荷泵電路150，其中電荷泵電路150之詳細操作將於後述實施例中說明。濾波器160例如為RC濾波器，其係用以濾除電荷泵電路150之抬升電壓γ VREF的交流成 份，並在濾波器160之輸出端產生電壓VG2(例如為第二閘極驅動電壓)。
N型電晶體Q2的閘極、汲極及源極係分別連接至濾波器160之輸出端、工作電壓VDD2及節點N6，其中節點N6為電源箝制電路100之輸出端，其具有電壓VDDRG或輸出電壓VOUT，且節點N6係連接至後級的類比電路。若N型電晶體Q2具有臨界電壓Vth，則電壓VDDBG約為γ VREF-Vth。在一些實施例中，N型電晶體Q2例如為一原生N型電晶體(native NMOS)，且其臨界電壓Vth約為0V±0.3V，意即N型電晶體Q2與一般的N型電晶體(例如臨界電壓約為0.5~0.7V)相比具有較低的臨界電壓或負臨界電壓。在此情況下，電壓VDDRG會更接近電荷泵電路150之抬升電壓γ VREF。
需特別說明的是，工作電壓VDD2會在極短時間(例如100ns)內從高電壓位準(例如5.75V)變化至低電壓位準(例如2.4V)，意即工作電壓VDD2會在瞬間有極高的轉換率(slew rate)，若將工作電壓VDD2直接輸入至帶隙電壓參考電路140，則帶隙電壓參考電路140可能會無法及時反應極高的轉換率而造成帶隙電壓參考電路140輸出的參考電壓VREF的變化幅度超過後級的類比電路所容許的輸入電壓範圍，故導致後級的類比電路失效。因此，經由電荷泵電路120、濾波器130及N型電晶體Q1之設計，對於帶隙電壓參考電路140而言，在N型電晶體Q1之源極所輸出的電壓VDDBG相對於工作電壓VDD2是更為穩定的輸入電壓，且帶隙 電壓參考電路140輸出的參考電壓VREF亦更為穩定。因此，參考電壓VREF再經過電荷泵電路150、濾波器160及N型電晶體Q2後所得到的輸出電壓VDDRG同樣會更為穩定，不致於超過後級的類比電路容許的輸入電壓範圍變化。
在一些實施例中，時脈產生器110、濾波器130及160、及帶隙電壓參考電路140可由本發明領域中之習知電路所實現，且本發明領域中具有通常知識者可了解相關的電路操作，故其細節於此不再詳述。
第1B圖為依據本發明第1A圖實施例中之電荷泵電路120的示意圖。
請同時參考第1A及1B圖。電荷泵電路120係接收工作電壓VDD、時脈信號CLK、輸入電壓(同為工作電壓VDD)及回授電壓VFB1，並且依據時脈信號CLK、輸入電壓及回授電壓VFB1來抬升工作電壓VDD以產生抬升電壓Vpump1。此外，電荷泵電路120所接收的回授電壓VFB1可用於控制抬升電壓Vpump1之電壓位準。電荷泵電路120包括分壓電路121及122、比較單元123、開關電路124及電荷泵單元125。分壓電路121及122係分別接收工作電壓VDD及回授電壓VFB1以產生比較電壓VCOMP1及VCOMP2。在一些實施例中，分壓電路121及122例如可由電阻、二極體或電晶體實現，且本發明領域中具有通常知識者可了解相關的電路操作，故其細節於此不再詳述。
比較單元123係將比較電壓VCOMP1及VCOMP2進行比較以產生判斷信號DET。舉例來說，當比較電壓VCOMP1小於或等於比較電壓VCOMP2時，比較單元123所產生之判斷信號DET為低電壓位準，其表示節點N3之電壓VDDBG已達到目標電壓，故可以暫停電荷泵單元125之脈衝充電操作。當比較電壓VCOMP1大於比較電壓VCOMP2時，比較單元123所產生之判斷信號DET為高電壓位準，其表示節點N3之電壓VDDBG未達到目標電壓，故可以持續進行電荷泵單元125之脈衝充電操作。在一些實施例中，比較單元123可由一運算放大器(operational amplifier)所實現，但本發明並不限於此。
開關電路124包括控制電路1241及時脈開關電路1242。控制電路1241之電路圖如第1D圖所示，其係接收來自比較單元123之判斷信號DET及高電壓位準(標示為1)，並由反及閘(NAND gate)1243運算以得到反相致能信號ENB，且反相致能信號ENB經過反相器1244以產生致能信號EN。
時脈開關電路1242係接收來自時脈產生器110的時脈信號CLK(例如為輸入時脈信號)以及來自控制電路1241所產生的致能信號EN及反相致能信號ENB，並據以產生時脈信號CXS及反相時脈信號CYS。在一些實施例中，時脈開關電路1242可由本發明領域中之習知電路所實現，例如可由一或多個互補式金屬氧化物半導體傳輸閘(CMOS transmission gate)及反向器之組合所構 成，且本發明領域中具有通常知識者可了解相關的電路操作，故其細節於此不再詳述。
詳細而言，當比較單元123所產生的判斷信號DET為高電壓位準時，致能信號EN同樣為高電壓位準，且反相致能信號ENB為低電壓位準。此時，時脈開關電路1242會被致能，並提供時脈信號CXS及反相時脈信號CYS至電荷泵單元125。當比較單元123所產生的判斷信號DET為低電壓位準時，致能信號EN同樣為低電壓位準，且反相致能信號ENB為高電壓位準。此時，時脈開關電路1242會被禁能，且提供至電荷泵單元125的時脈信號CXS及反相時脈信號CYS則會固定在高電壓位準及低電壓位準、或是固定於低電壓位準及高電壓位準。因為電荷泵單元125是基於持續振盪的時脈信號CXS及反相時脈信號CYS以正常地進行電荷泵之操作，當時脈信號CXS及反相時脈信號CYS之電壓位準固定時，時脈信號CXS及反相時脈信號CYS即無法提供電荷泵單元125更多脈衝以對電容進行充電以提高輸出電壓，且電荷泵單元125中之電容則會因為漏電流而逐漸放電，使得電荷泵單元125之輸出端的抬升電壓逐漸降低。
在一些實施例中，如第1A圖所示，電荷泵電路120之分壓電路121及122的輸入電壓分別為工作電壓VDD與回授電壓VFB1，其中回授電壓VFB1例如為電荷泵電路120之抬升電壓α VDD，意即電荷泵電路120之抬升電壓α VDD係回授輸入至電荷泵電路120之分壓電路122。在另一些實施例中，電荷泵電路120之分 壓電路121及122的輸入電壓分別為工作電壓VDD及N型電晶體Q1之輸出電壓VDDBG，且同樣可達到穩定N型電晶體Q1之輸出電壓VDDBG效果。
第1C圖為依據本發明第1A圖實施例中之電荷泵電路150的示意圖。
第1C圖中之電荷泵電路150之電路係類似於第1B圖所示的電荷泵電路120。電荷泵電路150係接收工作電壓VDD、時脈信號CLK、參考電壓VREF及回授電壓VFB2，並依據時脈信號CLK、參考電壓VREF及回授電壓VFB2來抬升工作電壓VDD以產生抬升電壓Vpump1。詳細而言，電荷泵電路150及120之差別在於電荷泵電路150之分壓電路121及122之輸入電壓分別為帶隙電壓參考電路140所產生的參考電壓VREF與回授電壓VFB2，其中回授電壓VFB2例如為電荷泵電路150之抬升電壓Vpump2(即電壓γ VREF)，意即電荷泵電路150在輸出端(節點N4)所產生的抬升電壓Vpump2會回授至電荷泵電路150以作為回授電壓VFB2。
第1E圖為依據本發明第1B圖實施例中之電荷泵單元的示意圖。
請同時參考第1B及1E圖。電荷泵單元125例如為二相電荷泵電路，其包括N型電晶體M1~M4及P型電晶體M5~M8。N型電晶體M3之源極、汲極及基極均連接至時脈信號CXS的輸入端，且電晶體M3之閘極係連接至節點PX1。N型電晶體M4之源極、汲極及基極均連接時脈信號CYS的輸入端，且電晶體M4之閘極係 連接至節點PY1。因此，N型電晶體M3及M4可視為電容以進行操作。
N型電晶體M1之第一端及第二端分別耦接至工作電壓VDD及節點PX1，且N型電晶體M1之控制端耦接至節點PY1。N型電晶體M2之第一端及第二端分別耦接工作電壓VDD及節點PY，且N型電晶體M2之控制端耦接至節點PX1。
P型電晶體M5之第一端耦接至節點PX1，P型電晶體M5之第二端耦接至P型電晶體M8之第二端，P型電晶體M5之控制端耦接至節點PY1。P型電晶體M6之第一端耦接至節點PX1，P型電晶體M6之第二端耦接至電荷泵單元125之輸出端O1，P型電晶體M6之控制端耦接至節點PY1。P型電晶體M7之第一端耦接至節點PY1，P型電晶體M7之第二端耦接至電荷泵單元125之輸出端O1，P型電晶體M7之控制端耦接至節點PX1。P型電晶體M8之第一端耦接至節點PY1，P型電晶體M8之第二端耦接至P型電晶體M5之第二端，P型電晶體M8之控制端耦接至節點PX1。
在一些實施例中，電荷泵單元125並不限定於二相電荷泵電路，亦可由四相電荷泵電路、或是二相電荷泵電路及四相電荷泵電路之組合所實現，且第1B圖中的開關電路124亦可控制開啟或關閉提供至電荷泵單元125之二相時脈信號及/或四相時脈信號。
第2圖為依據本發明另一實施例中之電源箝制電路的示意圖。
第2圖中之電源箝制電路200係類似於第1A圖中之電源箝制電路100，其差別在於第1A圖中之N型電晶體Q1及Q2分別被第2圖中之N型電晶體Q1A及Q1B、以及N型電晶體Q2A及Q2B所取代。第2圖中之電源箝制電路200之其他元件的操作係類似於第1A圖，故其細節於此不再贅述。在一些實施例中，N型電晶體Q1A、Q1B、Q2A及Q2B例如為原生N型電晶體(native NMOS)，且其臨界電壓Vth約為0V±0.3V，意即N型電晶體Q1A、Q1B、Q2A及Q2B與一般的N型電晶體(例如臨界電壓約為0.5~0.7V)相比具有較低的臨界電壓或負臨界電壓。
詳細而言，N型電晶體Q1A之閘極、汲極及源極分別連接至濾波器130之輸出端、工作電壓VDD2及節點N8，N型電晶體Q1B之閘極、汲極及源極分別連接至濾波器130之輸出端、N型電晶體Q1A之源極及節點N3，其中節點N3為電晶體Q1B之輸出端，其具有電壓VDDBG以提供至帶隙電壓參考電路140。N型電晶體Q2A之閘極、汲極及源極分別連接至濾波器160之輸出端、工作電壓VDD2及節點N9，N型電晶體Q2B之閘極、汲極及源極分別連接至濾波器160之輸出端、N型電晶體Q2A之源極及節點N6，其中節點N6為電源箝制電路200之輸出端，其具有輸出電壓VOUT(即電壓VDDRG)以提供至後級的類比電路。
相較於第1A圖，在第2圖中之電源箝制電路200中，因為工作電壓VDD2經過N型電晶體Q1A及Q1B，故在節點N8之電壓擺幅(voltage swing)會小於工作電壓VDD2之電壓擺幅，且在節 點N3之電壓擺幅又會小於在節點N8之電壓擺幅。因此，在第2圖之節點N3的電壓VDDBG之會比第1A圖之節點N3之電壓VDDBG更加穩定。
類似地，在第2圖中之電源箝制電路200中，因為工作電壓VDD2經過N型電晶體Q2A及Q2B，故在節點N9之電壓擺幅會小於工作電壓VDD2之電壓擺幅，且在節點N6之電壓擺幅又會小於在節點N9之電壓擺幅。因此，在第2圖之節點N6的電壓VDDRG之會比第1A圖之節點N6之電壓VDDRG更加穩定。
第3A圖為依據本發明又一實施例中之電源箝制電路的示意圖。
第3A圖中之電源箝制電路300係類似於第2圖中之電源箝制電路200，其差別在於第2圖之電荷泵電路120由第3A圖之電荷泵電路170所取代，且N型電晶體Q1B之輸出端(節點N3)的電壓VDDBG係回授至電荷泵電路170。此外，電源箝制電路300更包括比較器181及閂鎖(latch)電路182。
比較器181係用以比較工作電壓VDD2及濾波器130之輸出端之電壓VG1(例如為第一閘極驅動電壓)以產生一選擇信號SEL，其中選擇信號SEL會經由閂鎖電路182而傳送至電荷泵電路170。比較器181例如可用一運算放大器所實現，但本發明並不限於此。在一些實施例中，閂鎖電路182可省略。選擇信號SEL係用以讓電荷泵電路170選擇將輸入電壓VDD放大為α倍(例如為第一倍 率)或β倍(例如為第二倍率)，其中α及β均略小於2，且α<β。在一些實施例中，α=1.7，β=1.9，但本發明並不限於此。
舉例來說，當工作電壓VDD2大於或等於電壓VG1，比較器181所產生的選擇信號SEL係處於低電壓位準。當工作電壓VDD2小於電壓VG1，比較器181所產生的選擇信號SEL係處於高電壓位準。
第3B圖為依據本發明第3A圖實施例中之電荷泵電路170的示意圖。
請同時參考第3A及3B圖。電荷泵電路170係接收工作電壓VDD、時脈信號CLK、輸入電壓(同為工作電壓VDD)及回授電壓VFB1，並依據時脈信號CLK、輸入電壓及回授電壓VFB1來抬升工作電壓VDD以產生抬升電壓Vpump1。此外，電荷泵電路170所接收的回授電壓VFB1，其可用於控制抬升電壓Vpump1之電壓位準。電荷泵電路170包括分壓電路171及172、比較單元173、開關電路174、電荷泵單元175及多工器176。
分壓電路171接收工作電壓VDD以產生分壓電壓VA及VB，其中分壓電壓VA及電壓VB例如分別為工作電壓VDD除以α倍及β倍。分壓電路172則是將回授電壓VFB1除以2以得到比較電壓VCOMP2。此外，比較單元173、開關電路174及電荷泵單元175之操作係類似於第1B圖中之比較單元123、開關電路124及電荷泵單元125，故其細節於此不再贅述。在一些實施例中，分壓電路 171及172例如可由電阻、二極體或電晶體實現，且本發明領域中具有通常知識者可了解相關的電路操作，故其細節於此不再詳述。
多工器176之輸入端D0及D1係分別接收分壓電壓VA及VB，且選擇端S係接收來自閂鎖電路182(或比較器181)之選擇信號SEL。當選擇信號SEL處於低電壓位準，多工器176選擇來自輸入端D0之分壓電壓VA以做為多工器176之輸出端的比較電壓VCOMP1。當選擇信號SEL處於高電壓位準，多工器176選擇來自輸入端D1之分壓電壓VB以做為多工器176之輸出端的比較電壓VCOMP1。
在此實施例中，電荷泵電路170之分壓電路171及121的輸入電壓分別為工作電壓VDD與N型電晶體Q1B之輸出端(節點N3)的電壓VDDBG，意即N型電晶體Q1B之輸出端(節點N3)的電壓VDDBG係透過路徑1301以輸入至電荷泵電路170之分壓電路172。
詳細而言，若開關電路124持續致能時脈信號CXS及反相時脈信號CYS時，則電荷泵單元175之抬升電壓Vpump1最大為2倍的工作電壓VDD。電荷泵電路170會依據比較器181所產生的判斷結果(即選擇信號SEL)以選擇要將工作電壓VDD(約為1.725V)抬升至α倍或β倍的工作電壓VDD，其中α及β均小於2，且α<β。
當工作電壓VDD2一直維持在第一電壓位準(例如5.75V)，則第一電壓位準會大於電壓α VDD，故比較器181所產生 的選擇信號SEL會維持在低電壓位準，故多工器176會選擇分壓電壓VA以做為其輸出端的比較電壓VCOMP1。當比較電壓VCOMP1小於或等於比較電壓VCOMP2(即電壓VDDBG的一半)時，比較單元173所產生之判斷信號DET為低電壓位準，其表示節點N3之電壓VDDBG已達到目標電壓(例如電壓α VDD)，故可以暫停電荷泵單元175之脈衝充電操作，且電荷泵單元175中之各電晶體的負載會將電容(如第1E圖之N型電晶體M3及M4)逐漸放電，進而降低輸出端的抬升電壓Vpump1。當比較電壓VCOMP1大於比較電壓VCOMP2時，比較單元173所產生之判斷信號DET為高電壓位準，其表示節點N3之電壓VDDBG未達到目標電壓(例如電壓α VDD)，故可以持續進行電荷泵單元175之脈衝充電操作以提高其輸出端之抬升電壓Vpump1以及電壓VDDBG。經由控制電荷泵單元175之充電/放電操作，當工作電壓VDD2一直維持在第一電壓位準(例如5.75V)時，節點N3之電壓VDDBG可實質地維持在電壓α VDD。
當工作電壓VDD2在極短時間內(例如100ns)從第一電壓位準(例如5.75V)變化至第二電壓位準(例如2.4V)，因為比較器181對於正相/反相輸入端之瞬間電壓變化有極快的反應時間，故比較器181所產生的選擇信號SEL亦會瞬間從低電壓位準切換至高電壓位準。此時，多工器176會選擇分壓電壓VB以做為其輸出端的比較電壓VCOMP1。當比較電壓VCOMP1小於或等於比較電壓VCOMP2(即電壓VDDBG的一半)時，比較單元123所產生之判斷信號DET為低電壓位準，其表示節點N3之電壓VDDBG已達到 目標電壓(例如電壓β VDD)，故可以暫停電荷泵單元175之脈衝充電操作，且電荷泵單元175中之各電晶體的負載會將電容(如第1D圖之N型電晶體M3及M4)逐漸放電，進而降低輸出端的電壓。當比較電壓VCOMP1大於比較電壓VCOMP2時，比較單元173所產生之判斷信號DET為高電壓位準，其表示節點N3之電壓VDDBG未達到目標電壓(例如電壓β VDD)，故可以持續進行電荷泵單元175之脈衝充電操作以提高其輸出端之抬升電壓Vpump1以及電壓VDDBG。經由控制電荷泵單元175之脈衝充電操作及放電操作，當工作電壓VDD2切換至第二電壓位準或維持在第二電壓位準時，節點N3之電壓VDDBG可實質地維持在電壓β VDD。
藉由前述設計，當工作電壓VDD2切換至第二電壓位準時，能即時將N型電晶體Q1B之輸出端(節點N3)之電壓VDDBG(即帶隙電壓參考電路140之輸入電壓)抬昇，進而提昇帶隙電壓參考電路140之輸入電壓VDDBG之穩定度，故可避免帶隙電壓參考電路140輸出的參考電壓VREF之變化幅度過大而造成後級的類比電路失效的問題。
綜上所述，本發明之實施例中的電源箝制電路可透過第一回授電壓來穩定第一電荷泵電路所產生的第一抬升電壓，且第一抬升電壓經過N型電晶體做為帶隙電壓參考電路之輸入電壓可降低帶隙電壓參考電路所產生的參考電壓之變化程度。上述參考電壓可再經由第二電荷泵電路及第二回授電壓以產生第二抬升電壓，且第二抬升電壓經過N型電晶體以使電源箝制電路之輸出電壓更為 穩定，並可在第二工作電壓之電壓有瞬間大幅變化時仍能提供穩定的輸出電壓。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電源箝制電路 110:時脈產生器 CLK:時脈信號 120、150:電荷泵電路 130、160:濾波器 140:帶隙電壓參考電路 Q1、Q2:N型電晶體 αVDD、γVREF、VG1、VG2、VDDBG、VDDRG:電壓 VOUT:輸出電壓 VREF:參考電壓 VDD、VDD2:工作電壓 N1-N6:節點

Claims (11)

  1. 一種電源箝制電路，包括：一第一電荷泵電路，接收一第一工作電壓、一輸入時脈信號、一輸入電壓、以及一第一回授電壓，並依據該輸入時脈信號、該輸入電壓以及該第一回授電壓來抬升該第一工作電壓以產生一第一抬升電壓；一第一濾波器，用以濾除該第一抬升電壓之交流成份以產生一第一閘極驅動電壓；一第一N型電晶體，具有一汲極耦接至一第二工作電壓、一閘極耦接至該第一濾波器之輸出端、及一源極耦接至一第一節點，該第一節點提供一第一驅動電壓；一帶隙電壓參考電路，用以將該第一驅動電壓轉換為一參考電壓；一第二電荷泵電路，接收該第一工作電壓、該輸入時脈信號、該參考電壓、以及一第二回授電壓，並依據該輸入時脈信號、該參考電壓、以及該第二回授電壓抬升該第一工作電壓以產生一第二抬升電壓，且該第二抬升電壓係回授至該第二電荷泵電路作為該第二回授電壓；一第二濾波器，用以濾除該第二抬升電壓之交流成份以輸出一第二閘極驅動電壓；以及一第二N型電晶體，具有一汲極耦接至該第二工作電壓、一閘極耦接至該第二濾波器之輸出端、及一源極耦接至一 第二節點，該第二節點提供該電源箝制電路之一輸出電壓。
  2. 如請求項1之電源箝制電路，更包括：一第三N型電晶體耦接於該第一N型電晶體及該第一節點之間，該第三N型電晶體具有一汲極耦接至該第一N型電晶體之源極、一閘極耦接至該第一濾波器之輸出端、及一源極耦接至該第一節點；以及一第四N型電晶體耦接於該第二N型電晶體及該第二節點之間，該第四N型電晶體具有一汲極耦接至該第二N型電晶體之源極、一閘極耦接至該第二濾波器之輸出端、及一源極耦接至該第二節點。
  3. 如請求項2之電源箝制電路，其中該輸入電壓係由該第一工作電壓提供，且其中該第一回授電壓係由該第一抬升電壓提供。
  4. 如請求項1之電源箝制電路，其中該第一、第二、第三、第四N型電晶體為原生N型電晶體(native NMOS)。
  5. 如請求項1之電源箝制電路，其中該第一電荷泵電路包括：一電荷泵單元；一第一分壓電路，用以將該輸入電壓分壓以產生一第一比較電壓；一第二分壓電路，用以將該第一回授電壓分壓以產生一第二比較電壓； 一比較單元，用以比較該第一比較電壓及該第二比較電壓以產生一判斷信號；一開關電路，用以將該輸入時脈信號轉換為一時脈信號及一反相時脈信號，並依據該判斷信號以決定是否將該時脈信號及該反相時脈信號提供至該電荷泵單元以進行脈衝充電操作；其中該電荷泵單元根據該時脈信號及該反相時脈信號抬升該第一工作電壓以產生該第一抬升電壓。
  6. 如請求項1之電源箝制電路，更包括：一比較器，用以比較該第二工作電壓及該第一閘極驅動電壓以產生一選擇信號，並透過一閂鎖電路將該選擇信號傳送至該第一電荷泵電路。
  7. 如請求項6之電源箝制電路，其中該輸入電壓係由該第一工作電壓提供，且其中該第一電荷泵電路更依據該選擇信號將該第一工作電壓放大至第一倍率或第二倍率以產生該第一抬升電壓，且其中該第二倍率大於該第一倍率。
  8. 如請求項6之電源箝制電路，其中該第一電荷泵電路包括：一第一分壓電路，用以將該輸入電壓分別除以一第一倍率及一第二倍率以產生一第一分壓電壓及一第二分壓電壓；一多工器，用以依據該選擇信號以選擇該第一分壓電壓或該第二分壓電壓以輸出一第一比較電壓； 一第二分壓電路，用以將該第一回授電壓分壓以產生一第二比較電壓；一比較單元，用以比較該第一比較電壓及該第二比較電壓以產生一判斷信號；一電荷泵單元；以及一開關電路，用以將該輸入時脈信號轉換為一時脈信號及一反相時脈信號，並依據該判斷信號以決定是否將該時脈信號及該反相時脈信號提供至該電荷泵單元以進行脈衝充電操作其中，該電荷泵單元根據將該時脈信號及該反相時脈信號抬升該第一工作電壓以產生該第一抬升電壓；其中第一回授電壓係由該第一驅動電壓提供。
  9. 如請求項1之電源箝制電路，其中該第一工作電壓為穩定電壓源，且該第二工作電壓為不穩定電壓源。
  10. 如請求項1之電源箝制電路，其中該第一濾波器及該第二濾波器為RC濾波器。
  11. 如請求項1之電源箝制電路，其中該第一及第二N型電晶體為原生N型電晶體(native NMOS)。
TW110101206A 2020-06-14 2021-01-13 電源箝制電路 TWI751883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063038895P 2020-06-14 2020-06-14
US63/038,895 2020-06-14

Publications (2)

Publication Number Publication Date
TW202147761A TW202147761A (zh) 2021-12-16
TWI751883B true TWI751883B (zh) 2022-01-01

Family

ID=78778172

Family Applications (5)

Application Number Title Priority Date Filing Date
TW109145735A TWI739695B (zh) 2020-06-14 2020-12-23 轉壓器
TW110101206A TWI751883B (zh) 2020-06-14 2021-01-13 電源箝制電路
TW110118645A TWI761215B (zh) 2020-06-14 2021-05-24 運用於非揮發性記憶體的寫入電壓產生器
TW110118846A TWI782541B (zh) 2020-06-14 2021-05-25 可編程的非揮發性記憶體之記憶胞陣列
TW110120256A TWI807335B (zh) 2020-06-14 2021-06-03 記憶體裝置及操作記憶體裝置之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109145735A TWI739695B (zh) 2020-06-14 2020-12-23 轉壓器

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW110118645A TWI761215B (zh) 2020-06-14 2021-05-24 運用於非揮發性記憶體的寫入電壓產生器
TW110118846A TWI782541B (zh) 2020-06-14 2021-05-25 可編程的非揮發性記憶體之記憶胞陣列
TW110120256A TWI807335B (zh) 2020-06-14 2021-06-03 記憶體裝置及操作記憶體裝置之方法

Country Status (3)

Country Link
US (3) US11508425B2 (zh)
CN (3) CN113809091B (zh)
TW (5) TWI739695B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230013681A (ko) * 2021-07-16 2023-01-27 삼성전자주식회사 비휘발성 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038538B2 (en) * 2001-09-21 2006-05-02 Silicon Storage Technology, Inc. Folded cascode high voltage operational amplifier with class AB source follower output stage
TW200740125A (en) * 2006-04-06 2007-10-16 Mediatek Inc Phase frequency detector with limited output pulse width and method thereof
TW200919920A (en) * 2007-08-08 2009-05-01 Advanced Analogic Tech Inc Time-multiplexed multi-output DC/DC converters and voltage regulators
CN103227621A (zh) * 2012-01-30 2013-07-31 辉达公司 用于差分信令的数字驱动的电荷泵发射器
US9685856B2 (en) * 2010-12-23 2017-06-20 Cirrus Logic, Inc. Charge pump circuit
CN110855131A (zh) * 2019-12-09 2020-02-28 成都芯源系统有限公司 一种同步整流器件的驱动电路

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3477622D1 (en) * 1984-11-30 1989-05-11 Ibm Memory using conventional cells to perform a ram or an associative memory function
DE69518970T2 (de) * 1994-12-20 2001-03-01 Sharp Kk Nichtflüchtiger Speicher und dessen Herstellungsverfahren
US6002290A (en) * 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
JP2004228879A (ja) * 2003-01-22 2004-08-12 Nec Micro Systems Ltd レベルシフト回路
JP4199591B2 (ja) * 2003-05-16 2008-12-17 エルピーダメモリ株式会社 セルリークモニタ回路及びモニタ方法
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7244652B2 (en) * 2004-09-06 2007-07-17 United Microelectronics Corp. Method of forming a split programming virtual ground SONOS memory
US7169668B2 (en) * 2005-01-09 2007-01-30 United Microelectronics Corp. Method of manufacturing a split-gate flash memory device
TWI265626B (en) * 2005-08-19 2006-11-01 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US20070164789A1 (en) * 2006-01-17 2007-07-19 Cypress Semiconductor Corp. High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting
TW200818402A (en) * 2006-10-03 2008-04-16 Powerchip Semiconductor Corp Non-volatile memory, fabricating method and operating method thereof
ITRM20060652A1 (it) * 2006-12-06 2008-06-07 Micron Technology Inc Compensazione di temperatura di segnali di memoria impiegando segnali digitali
TWI334072B (en) * 2007-01-04 2010-12-01 Elite Semiconductor Esmt Level shifter
US7450424B2 (en) * 2007-01-31 2008-11-11 Skymedi Corporation Method for reading a memory array with a non-volatile memory structure
US7696804B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Method for incorporating transistor snap-back protection in a level shifter circuit
US8574980B2 (en) * 2007-04-27 2013-11-05 Texas Instruments Incorporated Method of forming fully silicided NMOS and PMOS semiconductor devices having independent polysilicon gate thicknesses, and related device
US7585738B2 (en) * 2007-04-27 2009-09-08 Texas Instruments Incorporated Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device
US8362615B2 (en) * 2007-08-29 2013-01-29 Macronix International Co., Ltd. Memory and manufacturing method thereof
US7879706B2 (en) * 2007-10-31 2011-02-01 Macronix International Co., Ltd. Memory and manufacturing method thereof
JP5194954B2 (ja) * 2008-03-31 2013-05-08 富士通セミコンダクター株式会社 レベルコンバータ
US7710183B2 (en) * 2008-09-04 2010-05-04 Qualcomm Incorporated CMOS level shifter circuit design
US9337192B2 (en) * 2011-09-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having TaAlCN layer
TWI473433B (zh) * 2011-10-21 2015-02-11 Macronix Int Co Ltd 時鐘積體電路
US8940604B2 (en) * 2012-03-05 2015-01-27 Stmicroelectronics (Rousset) Sas Nonvolatile memory comprising mini wells at a floating potential
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US8658495B2 (en) * 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
EP2639816B1 (en) * 2012-03-12 2019-09-18 eMemory Technology Inc. Method of fabricating a single-poly floating-gate memory device
US8735958B1 (en) * 2012-12-27 2014-05-27 Macronix International Co., Ltd. Multi-layer polysilicon suppression of implant species penetration
US9614105B2 (en) * 2013-04-22 2017-04-04 Cypress Semiconductor Corporation Charge-trap NOR with silicon-rich nitride as a charge trap layer
TWI524674B (zh) * 2013-08-07 2016-03-01 立錡科技股份有限公司 電壓準位轉換電路
US9111625B2 (en) 2013-08-09 2015-08-18 Samsung Electronics Co., Ltd. Adaptive dual voltage write driver with dummy resistive path tracking
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9230616B2 (en) * 2014-01-09 2016-01-05 Micron Technology, Inc. Memory devices, memory device operational methods, and memory device implementation methods
US9484922B2 (en) * 2014-04-10 2016-11-01 Freescale Semiconductor, Inc. Voltage level shifter module
US9209198B2 (en) * 2014-05-12 2015-12-08 Macronix International Co., Ltd. Memory cell and manufacturing method thereof
KR102242561B1 (ko) * 2014-10-02 2021-04-20 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
TWI593052B (zh) * 2015-01-07 2017-07-21 力旺電子股份有限公司 半導體元件及其製造方法
SG10201503305PA (en) * 2015-04-27 2016-11-29 Globalfoundries Sg Pte Ltd Lateral high voltage transistor
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9853039B1 (en) * 2016-12-13 2017-12-26 Cypress Semiconductor Corporation Split-gate flash cell formed on recessed substrate
TWM540437U (zh) * 2017-01-03 2017-04-21 奕力科技股份有限公司 位準移位器
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
CN110416214B (zh) * 2018-04-28 2021-07-20 无锡华润上华科技有限公司 Otp存储器件及其制作方法、电子装置
US10734398B2 (en) * 2018-08-29 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with enhanced floating gate
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
US10692575B1 (en) * 2019-03-28 2020-06-23 2X Memory Technology Corp. Method for self-terminated writing with quasi-constant voltage across resistive-type memory element and circuit thereof
US11508719B2 (en) 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
US10930346B1 (en) * 2019-11-28 2021-02-23 Winbond Electronics Corp. Resistive memory with self-termination control function and self-termination control method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038538B2 (en) * 2001-09-21 2006-05-02 Silicon Storage Technology, Inc. Folded cascode high voltage operational amplifier with class AB source follower output stage
TW200740125A (en) * 2006-04-06 2007-10-16 Mediatek Inc Phase frequency detector with limited output pulse width and method thereof
TW200919920A (en) * 2007-08-08 2009-05-01 Advanced Analogic Tech Inc Time-multiplexed multi-output DC/DC converters and voltage regulators
US9685856B2 (en) * 2010-12-23 2017-06-20 Cirrus Logic, Inc. Charge pump circuit
CN103227621A (zh) * 2012-01-30 2013-07-31 辉达公司 用于差分信令的数字驱动的电荷泵发射器
CN110855131A (zh) * 2019-12-09 2020-02-28 成都芯源系统有限公司 一种同步整流器件的驱动电路

Also Published As

Publication number Publication date
CN113809091B (zh) 2024-02-13
CN113870910A (zh) 2021-12-31
US20210391434A1 (en) 2021-12-16
CN113809091A (zh) 2021-12-17
CN113808638A (zh) 2021-12-17
US20210391010A1 (en) 2021-12-16
TW202147570A (zh) 2021-12-16
TWI782541B (zh) 2022-11-01
US11508425B2 (en) 2022-11-22
TW202213727A (zh) 2022-04-01
TW202147324A (zh) 2021-12-16
US11309007B2 (en) 2022-04-19
US20210390996A1 (en) 2021-12-16
TWI739695B (zh) 2021-09-11
TWI761215B (zh) 2022-04-11
TW202147761A (zh) 2021-12-16
US11551738B2 (en) 2023-01-10
TWI807335B (zh) 2023-07-01
TW202147778A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
US6492862B2 (en) Charge pump type voltage conversion circuit having small ripple voltage components
JP5225876B2 (ja) パワーオンリセット回路
TWI721155B (zh) 直流直流轉換器
CN113346742B (zh) 一种为集成电路提供低功率电荷泵的装置
TWI574141B (zh) 雙模穩壓器電路
US20110080198A1 (en) Charge pump circuit, and method of controlling charge pump circuit
US9608521B2 (en) DC/DC converter activation stability control
WO2023219031A1 (ja) ゲート駆動回路、パワーグッド回路、過電流検出回路、発振防止回路、スイッチング制御回路、および、スイッチング電源装置
US10468989B2 (en) Switching regulator including a clamp circuit
TWI751883B (zh) 電源箝制電路
TWI684088B (zh) 電壓產生器
US20110068856A1 (en) Charge pump
US20130169324A1 (en) Fully integrated circuit for generating a ramp signal
US7772918B2 (en) Regulated voltage boost charge pump for an integrated circuit device
US10338619B2 (en) Voltage regulator with performance compensation
US7005924B2 (en) Current limiting circuit with rapid response feedback loop
TWI704757B (zh) 升壓轉換器
TW201909535A (zh) 開關調節器
US11165337B2 (en) Integrated circuit for power factor correction and power supply circuit containing the same
TWI570534B (zh) 穩壓電路
CN110138208B (zh) 直流-直流转换控制器
JP2019047692A (ja) スイッチング電源装置
Luo et al. A 13.56 MHz 88.7%-PCE Voltage Doubling Rectifier Using Adaptive Delay Time and Pulse-Width Control
CN116073808A (zh) 上电复位电路、欠压锁定电路及欠压锁定方法
CN117277792A (zh) 一种宽输入范围低输出纹波的nmos型ldo电路