TWM540437U - 位準移位器 - Google Patents

位準移位器 Download PDF

Info

Publication number
TWM540437U
TWM540437U TW106200030U TW106200030U TWM540437U TW M540437 U TWM540437 U TW M540437U TW 106200030 U TW106200030 U TW 106200030U TW 106200030 U TW106200030 U TW 106200030U TW M540437 U TWM540437 U TW M540437U
Authority
TW
Taiwan
Prior art keywords
transistor
potential
terminal
control circuit
coupled
Prior art date
Application number
TW106200030U
Other languages
English (en)
Inventor
葉松銚
Original Assignee
奕力科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奕力科技股份有限公司 filed Critical 奕力科技股份有限公司
Priority to TW106200030U priority Critical patent/TWM540437U/zh
Priority to CN201720245846.0U priority patent/CN206595982U/zh
Publication of TWM540437U publication Critical patent/TWM540437U/zh

Links

Landscapes

  • Logic Circuits (AREA)

Description

位準移位器
本新型創作是有關於一種電子電路，且特別是有關於一種位準移位器。
以下請參照圖1，圖1是習知的一種位準移位器的電路架構示意圖。位準移位器100具有下拉電晶體M11與M12、上拉電晶體M13與M14以及偏壓電晶體M15與M16，其中偏壓電晶體M15與M16受控於偏壓電位VBIAS而可對上拉電晶體M13與M14進行限流。當輸入信號VI為邏輯高位準且反相的輸入信號VIB為邏輯低位準時，下拉電晶體M11被導通且下拉電晶體M12被關斷，致使反相的輸出電位VOB被下拉至接地電位VS1。此時，反相的輸出電位VOB(為接地電位VS1)可將上拉電晶體M14導通，以使輸出電位VO上拉至電源電位VD1。而輸出電位VO(為電源電位VD1)可將上拉電晶體M3關斷，以完成位準移位器100的切換動作。另外，輸入信號VI為邏輯低位準且反相的輸入信號VIB為邏輯高位準的情況，則可依上述說明而類推得之，故在此不再贅述。
一般來說，為了讓下拉電晶體M11易於被導通以將反相的輸出電位VOB下拉至接地電位VS1，除了可透過偏壓電位VBIAS來進行限電流之外，通常還會將上拉電晶體M13的尺寸設小，並將下拉電晶體M11的尺寸設大，以強化下拉電晶體M11的驅動能力。同樣地，上拉電晶體M14的尺寸通常設小，且下拉電晶體M12的尺寸通常設大，以強化下拉電晶體M12的驅動能力。然而，如此的設計將使反相的輸出電位VOB(或輸出電位VO)下拉至接地電位VS1的速度較快，而反相的輸出電位VOB(或輸出電位VO)上拉至電源電位VD1的速度較慢，導致位準移位器100整體的切換(轉態)速度較慢。另外，由於位準移位器100整體的切換速度較慢，故下拉電晶體M11與上拉電晶體M13(或下拉電晶體M12與上拉電晶體M14)同時導通的時間較長，致使電源電位VD1與接地電位VS1之間會有漏電流。
有鑑於此，本新型創作提供一種位準移位器，可改善習知位準移位器的輸出信號的電位上拉速度與下拉速度差異過大之問題，並可改善習知位準移位器切換(轉態)時的漏電流問題。
本新型創作的位準移位器包括第一電晶體、第二電晶體、第三電晶體、第四電晶體以及控制電路。第一電晶體的閘極端用以接收輸入信號。第二電晶體的閘極端用以接收反相的輸入信號。第二電晶體的源極端與第一電晶體的源極端相耦接並耦接至第一電位與第二電位的其中之一，其中第一電位高於第二電位。第三電晶體的汲極端與第一電晶體的汲極端相耦接以產生反相的輸出電位。第四電晶體的源極端與第三電晶體的源極端相耦接並耦接至第一電位與第二電位的其中另一。第四電晶體的汲極端與第二電晶體的汲極端相耦接以產生輸出電位。控制電路的第一輸入端接收反相的輸出電位。控制電路的第二輸入端接收輸出電位。控制電路的第一輸出端耦接第三電晶體的閘極端。控制電路的第二輸出端耦接第四電晶體的閘極端。當第一電晶體被導通且第二電晶體被關斷時，控制電路反應於反相的輸出電位而輸出偏壓電位至第四電晶體的閘極端，以導通第四電晶體，且控制電路反應於輸出電位而傳輸輸出電位至第三電晶體的閘極端，以關斷第三電晶體。
在本新型創作的一實施例中，當第二電晶體被導通且第一電晶體被關斷時，控制電路反應於輸出電位而輸出偏壓電位至第三電晶體的閘極端，以導通第三電晶體，且控制電路反應於反相的輸出電位而傳輸反相的輸出電位至第四電晶體的閘極端，以關斷第四電晶體。
在本新型創作的一實施例中，上述的控制電路包括第五電晶體、第六電晶體、第七電晶體以及第八電晶體。第五電晶體的閘極端耦接控制電路的第一輸入端。第五電晶體的源極端耦接控制電路的第二輸入端。第五電晶體的汲極端耦接控制電路的第一輸出端。第六電晶體的閘極端耦接控制電路的第二輸入端。第六電晶體的源極端耦接控制電路的第一輸入端。第六電晶體的汲極端耦接控制電路的第二輸出端。第七電晶體的閘極端耦接控制電路的第二輸入端。第七電晶體的源極端接收偏壓電位。第七電晶體的汲極端耦接控制電路的第一輸出端。第八電晶體的閘極端耦接控制電路的第一輸入端。第八電晶體的源極端接收偏壓電位。第八電晶體的汲極端耦接控制電路的第二輸出端。
在本新型創作的一實施例中，第二電晶體的源極端以及第一電晶體的源極端耦接至第二電位。第四電晶體的源極端以及第三電晶體的源極端耦接至第一電位。
在本新型創作的一實施例中，第一電晶體及第二電晶體為N型金氧半場效電晶體。第三電晶體、第四電晶體、第五電晶體、第六電晶體、七電晶體及第八電晶體為P型金氧半場效電晶體。
在本新型創作的一實施例中，第二電晶體的源極端以及第一電晶體的源極端耦接至第一電位。第四電晶體的源極端以及第三電晶體的源極端耦接至第二電位。
在本新型創作的一實施例中，第一電晶體及第二電晶體為P型金氧半場效電晶體。第三電晶體、第四電晶體、第五電晶體、第六電晶體、七電晶體及第八電晶體為N型金氧半場效電晶體。
基於上述，在本新型創作實施例的位準移位器中，其控制電路可改善位準移位器輸出信號的電位上拉速度與下拉速度的差異，以改善位準移位器整體的切換(轉態)速度。此外，控制電路可縮短串接在第一電位與第二電位間的多個電晶體同時導通的時間，以降低位準移位器的漏電流。
為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
為了使本新型創作之內容可以被更容易明瞭，以下特舉實施例做為本新型創作確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件，係代表相同或類似部件。
以下請參照圖2，圖2是依照本新型創作一實施例所繪示的位準移位器200的電路示意圖。位準移位器200包括第一電晶體M21、第二電晶體M22、第三電晶體M23、第四電晶體M24以及控制電路210。第一電晶體M21的閘極端用以接收輸入信號VI。第二電晶體M22的閘極端用以接收反相的輸入信號VIB。第二電晶體M22的源極端與第一電晶體M21的源極端相耦接，並耦接至第二電位VS。第三電晶體M23的源極端與第四電晶體M24的源極端相耦接，並耦接至第一電位VD，其中第一電位VD的位準高於第二電位VS的位準。第三電晶體M23的汲極端與第一電晶體M21的汲極端相耦接以產生反相的輸出電位VOB。第四電晶體M24的汲極端與第二電晶體M22的汲極端相耦接以產生輸出電位VO。於本實施例中，第一電位VD可為電源電位，第二電位VS可為接地電位，第一電晶體M21及第二電晶體M22為N型金氧半場效電晶體，而第三電晶體M23及第四電晶體M24為P型金氧半場效電晶體。
控制電路210的第一輸入端IN1耦接至第三電晶體M23的汲極端與第一電晶體M21的汲極端，以接收反相的輸出電位VOB。控制電路210的第二輸入端IN2耦接至第四電晶體M24的汲極端與第二電晶體M22的汲極端，以接收輸出電位VO。控制電路210的第一輸出端OT1耦接第三電晶體M23的閘極端。控制電路210的第二輸出端OT2耦接第四電晶體M24的閘極端。
詳細來說，當輸入信號VI為邏輯高位準且反相的輸入信號VIB為邏輯低位準時，第一電晶體M21被導通且第二電晶體M22被關斷。此時，反相的輸出電位VOB被下拉至第二電位VS(接地電位)。控制電路210可反應於反相的輸出電位VOB(為接地電位)而輸出偏壓電位VBIS至第四電晶體M24的閘極端，以導通第四電晶體M24，致使輸出電位VO上拉至第一電位VD(電源電位)。控制電路210可反應於輸出電位VO(為電源電位)而傳輸輸出電位VO至第三電晶體M23的閘極端，以關斷第三電晶體M23。
類似地，當輸入信號VI為邏輯低位準且反相的輸入信號VIB為邏輯高位準時，第一電晶體M21被關斷且第二電晶體M22被導通。此時，輸出電位VO被下拉至第二電位VS(接地電位)。控制電路210可反應於輸出電位VO(為接地電位)而輸出偏壓電位VBIS至第三電晶體M23的閘極端，以導通第三電晶體M23，致使反相的輸出電位VOB上拉至第一電位VD(電源電位)。控制電路210可反應於反相的輸出電位VOB(為電源電位)而傳輸反相的輸出電位VOB至第四電晶體M24的閘極端，以關斷第四電晶體M24。
由於控制電路210可因應第一電晶體M21及第二電晶體M22的啟閉狀態，而對應地控制第三電晶體M23及第四電晶體M24的啟閉狀態，如此一來，不僅可平衡輸出電位VO的上拉速度(下拉速度)與反相的輸出電位VOB的下拉速度(上拉速度)，以改善位準移位器200整體的切換(轉態)速度，更可縮短第一電晶體M21與第三電晶體M23(或第二電晶體M22與第四電晶體M24)同時導通的時間，以降低第一電位VD與第二電位VS間的漏電流。
以下請參照圖3，圖3是依照本新型創作一實施例繪示圖2的位準移位器200的詳細電路架構示意圖，其中圖3的第一電晶體M21、第二電晶體M22、第三電晶體M23、第四電晶體M24與控制電路210的耦接方式可參酌上述圖2的相關說明，在此不再贅述。以下將針對控制電路210的實施方式進行說明。
如圖3所示，控制電路210可包括第五電晶體M25、第六電晶體M26、第七電晶體M27以及第八電晶體M28。第五電晶體M25的閘極端耦接控制電路210的第一輸入端IN1。第五電晶體M25的源極端耦接控制電路210的第二輸入端IN2。第五電晶體M25的汲極端耦接控制電路210的第一輸出端OT1。第六電晶體M26的閘極端耦接控制電路210的第二輸入端IN2。第六電晶體M26的源極端耦接控制電路210的第一輸入端IN1。第六電晶體M26的汲極端耦接控制電路210的第二輸出端OT2。
第七電晶體M27的閘極端耦接控制電路210的第二輸入端IN2。第七電晶體M27的源極端接收偏壓電位VBIAS。第七電晶體M27的汲極端耦接控制電路210的第一輸出端OT1。第八電晶體M28的閘極端耦接控制電路210的第一輸入端IN1。第八電晶體M28的源極端接收偏壓電位VBIAS。第八電晶體M28的汲極端耦接控制電路210的第二輸出端OT2。於本實施例中，第五電晶體M25、第六電晶體M26、第七電晶體M27以及第八電晶體M28為P型金氧半場效電晶體。
在整體的運作上，當輸入信號VI為邏輯高位準且反相的輸入信號VIB為邏輯低位準時，第一電晶體M21被導通且第二電晶體M22被關斷。此時，反相的輸出電位VOB被下拉至第二電位VS(接地電位)，致使第五電晶體M25及第八電晶體M28被導通。第八電晶體M28可傳輸偏壓電位VBIS至第四電晶體M24的閘極端，以導通第四電晶體M24，致使輸出電位VO上拉至第一電位VD(電源電位)，以將第六電晶體M26及第七電晶體M27關斷。輸出電位VO(電源電位)可透過導通的第五電晶體M25被傳輸至第三電晶體M23的閘極端，以關斷第三電晶體M23。類似地，當輸入信號VI為邏輯低位準且反相的輸入信號VIB為邏輯高位準的情況則可依據上述說明而類推得之，故不再贅述。
值得一提的是，雖然圖3所示的控制電路210是採用電晶體來實現，但本新型創作並不限於此。在本新型創作的其他實施例中，圖2的控制電路210也可採用多工器、傳輸閘之類的邏輯元件來實現。
以下請參照圖4，圖4是依照本新型創作另一實施例所繪示的位準移位器400的電路示意圖。圖4的位準移位器400可包括第一電晶體M41、第二電晶體M42、第三電晶體M43、第四電晶體M44以及控制電路410，其中，圖4的第一電晶體M41、第二電晶體M42、第三電晶體M43、第四電晶體M44與控制電路410的耦接方式，類似於圖2的第一電晶體M21、第二電晶體M22、第三電晶體M23、第四電晶體M24與控制電路210的耦接方式，故可參酌上述圖2的相關說明，在此不再贅述。
相較於圖2的位準移位器200，圖4與圖2實施例的差異僅在於：圖4的第一電晶體M41及第二電晶體M42為P型金氧半場效電晶體，圖4的第三電晶體M43及第四電晶體M44為N型金氧半場效電晶體，圖4的第一電晶體M41的源極端與第二電晶體M42的源極端耦接至第一電位VD(電源電位)，且圖4的第三電晶體M43的源極端與第四電晶體M44的源極端耦接至第二電位VS(接地電位)。
在位準移位器400的整體運作上，當輸入信號VI為邏輯低位準且反相的輸入信號VIB為邏輯高位準時，第一電晶體M41被導通且第二電晶體M42被關斷。此時，反相的輸出電位VOB被上拉至第一電位VD(電源電位)。控制電路410可反應於反相的輸出電位VOB(為電源電位)而輸出偏壓電位VBIS至第四電晶體M44的閘極端，以導通第四電晶體M44，致使輸出電位VO下拉至第二電位VD(接地電位)。控制電路410可反應於輸出電位VO(為接地電位)而傳輸輸出電位VO至第三電晶體M43的閘極端，以關斷第三電晶體M43。
類似地，當輸入信號VI為邏輯高位準且反相的輸入信號VIB為邏輯低位準時，第一電晶體M41被關斷且第二電晶體M42被導通。此時，輸出電位VO被上拉至第一電位VD(電源電位)。控制電路410可反應於輸出電位VO(為電源電位)而輸出偏壓電位VBIS至第三電晶體M43的閘極端，以導通第三電晶體M43，致使反相的輸出電位VOB下拉至第二電位VS(接地電位)。控制電路410可反應於反相的輸出電位VOB(為接地電位)而傳輸反相的輸出電位VOB至第四電晶體M44的閘極端，以關斷第四電晶體M44。
由於控制電路410可因應第一電晶體M41及第二電晶體M42的啟閉狀態，而對應地控制第三電晶體M43及第四電晶體M44的啟閉狀態，如此一來，不僅可平衡輸出電位VO的上拉速度(下拉速度)與反相的輸出電位VOB的下拉速度(上拉速度)，以改善位準移位器400整體的切換(轉態)速度，更可縮短第一電晶體M41與第三電晶體M43(或第二電晶體M42與第四電晶體M44)同時導通的時間，以降低第一電位VD與第二電位VS間的漏電流。
以下請參照圖5，圖5是依照本新型創作一實施例繪示圖4的位準移位器400的詳細電路架構示意圖，其中圖5的第一電晶體M41、第二電晶體M42、第三電晶體M43、第四電晶體M44與控制電路410的耦接方式可參酌上述圖4的相關說明，在此不再贅述。以下將針對控制電路410的實施方式進行說明。
相較於圖3的控制電路210，圖5的控制電路410同樣可包括第五電晶體M45、第六電晶體M46、第七電晶體M47以及第八電晶體M48，其中，圖5的第五電晶體M45、第六電晶體M46、第七電晶體M47與第八電晶體M48的耦接方式類似於圖3的第五電晶體M25、第六電晶體M26、第七電晶體M27與第八電晶體M28的耦接方式，故可參酌上述圖3的相關說明，不再贅述。圖5的控制電路410與圖2的控制電路210的差異僅在於：圖5的第五電晶體M45、第六電晶體M46、第七電晶體M47以及第八電晶體M48為N型金氧半場效電晶體。另外，本新型創作圖5的位準移位器400的整體運作，可以由圖2至圖4實施例的敘述中獲致足夠的教示與說明，因此不再贅述。
綜上所述，在本新型創作實施例的位準移位器中，其控制電路可改善位準移位器輸出信號的電位上拉速度與下拉速度的差異，以改善位準移位器整體的切換(轉態)速度。此外，控制電路可縮短串接在第一電位與第二電位間的多個電晶體同時導通的時間，以降低位準移位器的漏電流。
雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、400‧‧‧位準移位器
210、410‧‧‧控制電路
M11、M12‧‧‧下拉電晶體
M13、M14‧‧‧上拉電晶體
M15、M16‧‧‧偏壓電晶體
M21、M41‧‧‧第一電晶體
M22、M42‧‧‧第二電晶體
M23、M43‧‧‧第三電晶體
M24、M44‧‧‧第四電晶體
M25、M45‧‧‧第五電晶體
M26、M46‧‧‧第六電晶體
M27、M47‧‧‧第七電晶體
M28、M48‧‧‧第八電晶體
IN1‧‧‧第一輸入端
IN2‧‧‧第二輸入端
OT1‧‧‧第一輸出端
OT2‧‧‧第二輸出端
VBIAS‧‧‧偏壓電位
VD‧‧‧第一電位
VD1‧‧‧電源電位
VI‧‧‧輸入信號
VIB‧‧‧反相的輸入信號
VO‧‧‧輸出電位
VOB‧‧‧反相的輸出電位
VS‧‧‧第二電位
VS1‧‧‧接地電位
下面的所附圖式是本新型創作的說明書的一部分，繪示了本新型創作的示例實施例，所附圖式與說明書的描述一起說明本新型創作的原理。 圖1是習知的一種位準移位器的電路架構示意圖。 圖2是依照本新型創作一實施例所繪示的位準移位器的電路示意圖。 圖3是依照本新型創作一實施例繪示圖2的位準移位器的詳細電路架構示意圖。 圖4是依照本新型創作另一實施例所繪示的位準移位器的電路示意圖。 圖5是依照本新型創作一實施例繪示圖4的位準移位器的詳細電路架構示意圖。
200‧‧‧位準移位器
210‧‧‧控制電路
M21‧‧‧第一電晶體
M22‧‧‧第二電晶體
M23‧‧‧第三電晶體
M24‧‧‧第四電晶體
IN1‧‧‧第一輸入端
IN2‧‧‧第二輸入端
OT1‧‧‧第一輸出端
OT2‧‧‧第二輸出端
VBIAS‧‧‧偏壓電位
VD‧‧‧第一電位
VI‧‧‧輸入信號
VIB‧‧‧反相的輸入信號
VO‧‧‧輸出電位
VOB‧‧‧反相的輸出電位
VS‧‧‧第二電位

Claims (7)

  1. 一種位準移位器，包括： 一第一電晶體，該第一電晶體的閘極端用以接收一輸入信號； 一第二電晶體，該第二電晶體的閘極端用以接收反相的該輸入信號，且該第二電晶體的源極端與該第一電晶體的源極端相耦接並耦接至一第一電位與一第二電位的其中之一，其中該第一電位高於該第二電位； 一第三電晶體，該第三電晶體的汲極端與該第一電晶體的汲極端相耦接以產生反相的一輸出電位； 一第四電晶體，該第四電晶體的源極端與該第三電晶體的源極端相耦接並耦接至該第一電位與該第二電位的其中另一，且該第四電晶體的汲極端與該第二電晶體的汲極端相耦接以產生該輸出電位；以及 一控制電路，該控制電路的一第一輸入端接收反相的該輸出電位，該控制電路的一第二輸入端接收該輸出電位，該控制電路的一第一輸出端耦接該第三電晶體的閘極端，且該控制電路的一第二輸出端耦接該第四電晶體的閘極端， 其中當該第一電晶體被導通且該第二電晶體被關斷時，該控制電路反應於反相的該輸出電位而輸出一偏壓電位至該第四電晶體的該閘極端，以導通該第四電晶體，且該控制電路反應於該輸出電位而傳輸該輸出電位至該第三電晶體的該閘極端，以關斷該第三電晶體。
  2. 如申請專利範圍第1項所述的位準移位器，其中： 當該第二電晶體被導通且該第一電晶體被關斷時，該控制電路反應於該輸出電位而輸出該偏壓電位至該第三電晶體的該閘極端，以導通該第三電晶體，且該控制電路反應於反相的該輸出電位而傳輸反相的該輸出電位至該第四電晶體的該閘極端，以關斷該第四電晶體。
  3. 如申請專利範圍第2項所述的位準移位器，其中該控制電路包括： 一第五電晶體，該第五電晶體的閘極端耦接該控制電路的該第一輸入端，該第五電晶體的源極端耦接該控制電路的該第二輸入端，且該第五電晶體的汲極端耦接該控制電路的該第一輸出端； 一第六電晶體，該第六電晶體的閘極端耦接該控制電路的該第二輸入端，該第六電晶體的源極端耦接該控制電路的該第一輸入端，且該第六電晶體的汲極端耦接該控制電路的該第二輸出端； 一第七電晶體，該第七電晶體的閘極端耦接該控制電路的該第二輸入端，該第七電晶體的源極端接收該偏壓電位，且該第七電晶體的汲極端耦接該控制電路的該第一輸出端；以及 一第八電晶體，該第八電晶體的閘極端耦接該控制電路的該第一輸入端，該第八電晶體的源極端接收該偏壓電位，且該第八電晶體的汲極端耦接該控制電路的該第二輸出端。
  4. 如申請專利範圍第3項所述的位準移位器，其中： 該第二電晶體的該源極端以及該第一電晶體的該源極端耦接至該第二電位；以及 該第四電晶體的該源極端以及該第三電晶體的該源極端耦接至該第一電位。
  5. 如申請專利範圍第4項所述的位準移位器，其中該第一電晶體及該第二電晶體為N型金氧半場效電晶體，且該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該七電晶體及該第八電晶體為P型金氧半場效電晶體。
  6. 如申請專利範圍第3項所述的位準移位器，其中： 該第二電晶體的該源極端以及該第一電晶體的該源極端耦接至該第一電位；以及 該第四電晶體的該源極端以及該第三電晶體的該源極端耦接至該第二電位。
  7. 如申請專利範圍第6項所述的位準移位器，其中該第一電晶體及該第二電晶體為P型金氧半場效電晶體，且該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該七電晶體及該第八電晶體為N型金氧半場效電晶體。
TW106200030U 2017-01-03 2017-01-03 位準移位器 TWM540437U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106200030U TWM540437U (zh) 2017-01-03 2017-01-03 位準移位器
CN201720245846.0U CN206595982U (zh) 2017-01-03 2017-03-14 电平移位器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106200030U TWM540437U (zh) 2017-01-03 2017-01-03 位準移位器

Publications (1)

Publication Number Publication Date
TWM540437U true TWM540437U (zh) 2017-04-21

Family

ID=59255288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106200030U TWM540437U (zh) 2017-01-03 2017-01-03 位準移位器

Country Status (2)

Country Link
CN (1) CN206595982U (zh)
TW (1) TWM540437U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器

Also Published As

Publication number Publication date
CN206595982U (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
WO2016197523A1 (zh) 或非门电路、移位寄存器、阵列基板及显示装置
US9214933B2 (en) Input/output circuit
US8710866B2 (en) Inverter, NAND gate, and NOR gate
WO2017202124A1 (zh) 一种栅极驱动电路及显示面板
US8786351B2 (en) Level shifter
WO2020057138A1 (zh) 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备
TWM540437U (zh) 位準移位器
KR101335678B1 (ko) 산화물 박막 트랜지스터를 이용한 레벨 시프터 및 이를 포함하는 스캔 구동회로
TWI455484B (zh) 電位轉換電路
JP2001285037A (ja) コンパレータ
WO2022116415A1 (zh) 电平转换电路
TWM586017U (zh) 低功率電位轉換器
TWI630794B (zh) 位準移位電路及整合電路
TWI410947B (zh) 移位暫存器
TWM601491U (zh) 具低功率損耗之電位轉換器
TWM604082U (zh) 低功率電壓位準轉換器
TWI403090B (zh) 電位轉換電路
KR101403395B1 (ko) 산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로
TWM635887U (zh) 具抑制爭用現象之電位轉換電路
TWM599059U (zh) 具輸出緩衝電路之電位轉換器
TWM587403U (zh) 低功率電壓位準轉換器
TWM574790U (zh) 低功率ｃｍｏｓ電壓位準移位器電路
TWM565915U (zh) 電壓位準轉換器
TWM654863U (zh) 具輸出緩衝之電位轉換器
TWM517481U (zh) 電壓位準轉換器

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees