TWI751871B - 顯示面板及其修復方法 - Google Patents

顯示面板及其修復方法 Download PDF

Info

Publication number
TWI751871B
TWI751871B TW109146881A TW109146881A TWI751871B TW I751871 B TWI751871 B TW I751871B TW 109146881 A TW109146881 A TW 109146881A TW 109146881 A TW109146881 A TW 109146881A TW I751871 B TWI751871 B TW I751871B
Authority
TW
Taiwan
Prior art keywords
layer
line
light
branch line
semiconductor layer
Prior art date
Application number
TW109146881A
Other languages
English (en)
Other versions
TW202125811A (zh
Inventor
李東潤
崔光龍
黃盛煥
姜秉旭
朴惠敏
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202125811A publication Critical patent/TW202125811A/zh
Application granted granted Critical
Publication of TWI751871B publication Critical patent/TWI751871B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本揭露係關於顯示面板及其修復方法。顯示面板包含多個像素電路、一電力線、一參考電壓線及一分支線。像素電路定義有一發光區域，經由發光區域發出來自一發光元件之一光線。電力線用以將一像素驅動電壓施加於像素電路。參考電壓線用以被施加低於像素驅動電壓之一參考電壓。分支線連接於參考電壓線，以將參考電壓施加於像素電路之其中之一者或多者。分支線之至少一部分包含一局部金屬化半導體層。

Description

顯示面板及其修復方法
本揭露係關於顯示裝置，尤其係關於一種用於顯示裝置的顯示面板及其修復方法。
在大部分的電子裝置中，液晶顯示器(liquid crystal display，LCD)、有機發光顯示器等應用於顯示裝置。主動矩陣型之有機發光顯示裝置係使用有機發光二極體(organic light emitting diode，OLED)等發光元件來重現影像。此種有機發光顯示裝置可具有高響應速度、高發光效率、高亮度及廣視角，且可以全黑表現黑色階度，故可具有高對比度及色彩重現率。並且，由於有機發光顯示裝置之部件可形成於塑膠基板等可撓基板上，故有機發光顯示裝置有利實現於可撓顯示裝置。
雖然已針對有機發光顯示裝置之高解析度來增加開口率(aperture ratio)的各種方法進行研究，但因為像素電路及連接於像素電路之線路而仍難有能增加開口率的設計。
本揭露旨在滿足於上述需求及/或解決於上述之問題。
尤其，本揭露旨在提供具有像素開口率增加的顯示面板。本揭露旨在提供使顯示面板之缺陷像素變暗的修復方法。
本揭露之目的不以上述目的為限，且對於本領域中具有通常知識者而言，自以下描述顯可知於上未述之目的。
根據本揭露之一態樣，提供一種顯示面板，包含多個像素電路、一電力線、一參考電壓線及一分支線。像素電路定義有一發光區域，以經由發光區域發出來自一發光元件之一光線。電力線用以將一像素驅動電壓施加於像素電路。參考電壓線用以被施加低於像素驅動電壓之一參考電壓。分支線連接於參考電壓線，以將參考電壓施加於像素電路之其中之一者或多者。分支線之至少一部分包含一金屬化半導體層。
據本揭露之另一態樣，提供一種顯示面板，包含多個像素電路、一電力線、一參考電壓線及一分支線。像素電路各包含：用以驅動發光元件的一驅動元件、設置於驅動元件下方的一遮光金屬層，以及連接於驅動元件之一閘極電極的一電容器。電力線用以將一像素驅動電壓施加於像素電路。參考電壓線用以被施加低於像素驅動電壓之一參考電壓。分支線連接於參考電壓線，以將參考電壓施加於像素電路之其中之一者或多者。其中，像素電路之剖面結構包含：一第一金屬層、用於覆蓋第一金屬層的一緩衝層、形成於緩衝層上以覆蓋驅動元件之一半導體層的一絕緣層，以及形成於絕緣層上的一第二金屬層。第一金屬層包含在驅動元件下方的遮光金屬層及電容器之一下部電極。第二金屬 層包含驅動元件之閘極電極、一源極電極及一汲極電極。半導體層包含形成驅動元件之一通道的一主動層。而且，分支線之至少一部分包含設置成與半導體層共平面的一金屬化半導體層。
據本揭露之另一態樣，提供一種顯示面板之修復方法。顯示面板包含：用以將一像素驅動電壓施加於多個像素電路的一電力線、用以被施加低於像素驅動電壓之一參考電壓的一參考電壓線，以及連接於參考電壓線以將參考電壓施加於像素電路之其中之一者或多者的一分支線。修復方法包含：在不改變一雷射光束之一波長的情況下照射雷射光束，以斷開分支線及發光元件之一陽極。其中，分支線之至少一部分包含一金屬化半導體層。
10:顯示面板
11:時序控制器
12:源極驅動器
13:閘極驅動器
17:記憶體
20:資料電壓供應單元
30:感測單元
40:開關陣列
ACT、ACT0、ACT2:主動層
AND:陽極
APT:開口
B:藍色子像素
BLa、BLb:分支線
BNK:堤部
BUF:緩衝層
CA:電路部
CA1、CA2:部分
CAT:陰極
CE、CE1:上部電極
CE2:中間電極
CF:濾色件
CH、CH1、CH2:接觸孔
CSEM:金屬化半導體圖案
Cst:儲存電容器
Cst1、Cst2:電容器
D、D0、D2:汲極電極
DATA:資料
DCLK:點時脈訊號
DDC:資料控制訊號
DE:資料賦能訊號
DL、DL1、DL2、DL3、DL4:資料線
DT:驅動元件
E:區域
EA:發光部
EH1:第一電力接觸孔
EH2:第二電力接觸孔
EH3:源極接觸孔
EH4:第一電力接觸孔
EH5:源極接觸孔
EL:有機化合物層
EVDD:像素驅動電壓
EVSS:低電位驅動電力供應
F:區域
G:綠色子像素
G0、G2:閘極電極
GDC:閘極控制訊號
GI:第一絕緣層
GL:閘極線
GM:第二金屬層圖案
Hsync:水平同步訊號
LS:遮光金屬圖案
ML1、ML2、ML3、MM:金屬層
MM’:金屬圖案
NA:部分
Nd:第二節點
Ng:第一節點
Ns:第三節點
OA:區域
OC:第三絕緣層
OLED:發光元件
P:像素
PAD:墊部
PAS:第二絕緣層
PE1、PE2、PE3:電極
PR、PRa、PRa’、PRb:光阻圖案
R:紅色子像素
RBL:分支線
RBL-1:線部
RBL-2:分支部
Rcnt:電阻
RH1、RH2、RH3:接觸孔
RL:參考電壓線
Rr:線電阻
S、S0、S2:源極電極
SEM、SEML:半導體層
SEM’、SEM1、SEM2、SEM3、SEM4、SEM5、SEM6:半導體圖案
SEM1-1:線部
SEM1-2:分支部
SP1、SP2、SP3、SP4:子像素
ST1:第一開關元件
ST2:第二開關元件
STH1、STH2、STH3、STH4:接觸孔
SUBS:基板
TFT:電晶體
Vdata:資料電壓
VDDH:水平電力線
VDDV:垂直電力線
Vref:參考電壓
Vscan:掃描訊號
Vsync:垂直同步訊號
W:白色子像素
圖1係繪示根據本揭露之實施例之顯示裝置的方塊示意圖。
圖2係繪示像素電路之範例的電路圖。
圖3係繪示根據本揭露之第一實施例之顯示面板之像素的平面圖。
圖4係圖3中沿A-A’線截取之顯示面板的剖面圖。
圖5係圖3中沿B-B’線截取之顯示面板的剖面圖。
圖6A至圖6C係繪示形成圖4及圖5所示之半導體圖案之製程的剖面圖。
圖7A至圖7D係繪示圖3所示之像素電路之接觸孔 結構的平面圖。
圖8係繪示根據本揭露之第二實施例之顯示面板之像素的平面圖。
圖9係圖8中沿C-C’截取之顯示面板的剖面圖。
圖10係圖8中沿D-D’截取之顯示面板的剖面圖。
圖11A至圖11E係繪示使用半色調遮罩同時在半導體層上形成第三金屬層之圖案且將半導體層局部金屬化之光製程的圖。
圖12A至圖12C係繪示圖8所示之像素電路之接觸孔結構的平面圖。
圖13係圖3中之區域E的放大平面圖。
圖14係圖8中之區域F的放大平面圖。
圖15至圖17係繪示根據本揭露之各種實施例之顯示面板之剖面結構的剖面示意圖。
圖18係繪示連接於電晶體之電極及儲存電容器之電極的半導體層及金屬層之堆疊結構的剖面圖。
圖19係詳細繪示在圖8所示之顯示面板中之第一金屬層之圖案及半導體層之圖案的平面圖。
圖20係繪示參考電壓線及分支圖案直接連接於金屬化半導體圖案之範例的平面圖。
圖21A及圖21B係繪示參考電壓線與分支線之間是否存在接觸孔電阻的電路圖。
圖22係在根據本揭露之第三實施例之顯示面板中子像素之一部分變暗的放大平面圖。
圖23係圖22中沿切割線I-I’截取之剖面圖。
圖24係在根據本揭露之第四實施例之顯示面板中子像素之一部分變暗的放大平面圖。
參照附圖自於後敘述之實施例將明確理解本揭露之優點及特徵以及達成的方法。然而，本揭露不以下述之實施例為限，而可以各種相異的形式實現。不如說，本實施例將使本揭露之揭露內容完整，且使本揭露所屬技術領域中具有通常知識者能夠完全理解本揭露之範疇。本揭露僅定義於所附申請專利範圍之範疇內。
繪示於附圖中用以描述本揭露之實施例的形狀、尺寸、比例、角度、數量等僅為範例，本揭露不以此為限。在說明書全文中，相似參考符號通常表示相似部件。再者，在本揭露之描述中，可省略已知之相關技術的細節描述，以避免不必要地模糊本揭露之要旨。
於此所使用之「包括」、「包含」、「具有」等用語，除非與用語「僅」一起使用，否則通常有意允許添加其他部件。除非另外明確表述，否則任何單數參照內容皆可包含多數。
即使未明確表述，部件亦解釋成包含普通誤差範圍。
當使用「上」、「上方」、「下方」、「下一個」等用語來描述二個部件之間的位置關係時，除非此等用語與用語「即」、「直接」一起使用，否則一個或多個部件可位於此二個位置之間。
雖可使用「第一」、「第二」等用語以區分部件彼此，但部件之功能或結構不受限於部件前面的序數或部件名稱。
以下實施例可部分或整體彼此耦接或彼此組合，且可在技術上以各種方式連動及運作。實施例可彼此獨立執行，或可彼此關聯執行。
以下參照所附圖式，描述根據本說明書之實施例的顯示裝置。在說明書全文中，相似參考符號表示相似部件。以下描述中，當合併於此之已知之功能及配置的細節描述可能使本揭露之要旨相當不清楚時，可予以省略或簡述。
圖1係繪示根據本揭露之實施例之顯示裝置的方塊示意圖。
參照圖1，本揭露之顯示裝置至少包含一顯示面板10、一時序控制器11、一源極驅動器12及一閘極驅動器13。
多個像素P、多個資料線DL、多個參考電壓線RL及多個閘極線GL設置於顯示面板10。
像素P以矩陣形式排列於顯示面板10之螢幕上以形成像素陣列。各個像素P可分成紅色子像素、綠色子像素及藍色子像素以表現顏色。各個像素可更包含白色子像素。各個子像素 可包含圖2所示之像素電路。
各個子像素連接於供應資料電壓之資料線DL之任一者、供應參考電壓之參考電壓線RL之任一者，以及閘極線GL之任一者。各個像素P可自一電力產生器接收高電位驅動電力及低電位驅動電力。舉例而言，電力產生器可經由高電位驅動電力線或墊部單元而供應高電位驅動電力。電力產生器可經由低電位驅動電力線或墊部單元而供應低電位驅動電力。
顯示裝置包含至少一外部補償電路。外部補償電路技術是指能用於感測像素P內之驅動元件的電性特性及根據感測值修正輸入影片資料(input video data)DATA的技術。舉例而言，感測單元能用於根據驅動元件之閾值電壓及驅動元件之電子遷移率等驅動元件之電特性來補償像素P之間的亮度偏差。
顯示面板10可更包含一開關陣列40。然而本揭露不以此為限。開關陣列40可包含連接於源極驅動器12之輸出針腳與資料線DL之間的一多工解訊器(demultiplexer，DEMUX)。DEMUX可藉由時分(time-dividing)自源極驅動器12之一通道輸出之資料電壓，且將此時分的資料電壓分配至二個或更多個資料線DL，以降低源極驅動器12之通道的數量。
源極驅動器12包含將資料電壓供應至顯示面板10的一資料電壓供應單元20。
源極驅動器12之資料電壓供應單元20包含多個數位至類比轉換器(digital-to-analog converter，下文可簡稱為 「DAC」)。在顯示驅動(display driving)期間，資料電壓供應單元20經由DAC而將自時序控制器11輸入之更正的輸入影像的數位資料DATA轉換為顯示資料電壓。
在感測驅動(sensing driving)期間，源極驅動器12之資料電壓供應單元20經由在時序控制器11之控制下的DAC產生感測資料電壓。感測資料電壓是在感測驅動期間施加於各個像素P中之驅動元件的閘極電極的電壓。
源極驅動器12可更包含一感測單元30。然而，本揭露不以此為限。
時序控制器11能用於接收自主機系統輸入之影片資料DATA以及接收如垂直同步訊號Vsync、水平同步訊號Hsync、點時脈訊號DCLK及資料賦能訊號DE等時序訊號。然而，本揭露不以此為限。
時序控制器11能用於基於輸入訊號以產生用以控制源極驅動器12之運作時序的資料控制訊號DDC以及用以控制閘極驅動器13之運作時序的閘極控制訊號GDC。
資料控制訊號DDC包含源極起始脈衝(source start pulse)、源極取樣時脈(source sampling clock)、源極輸出賦能訊號(source output enable signal)等。源極起始脈衝控制源極驅動器12之資料取樣起始時序。源極取樣時脈係基於根據上升邊緣或下降邊緣控制資料之取樣時序的時脈訊號。源極輸出賦能訊號控制源極驅動器12之輸出時序。
閘極控制訊號GDC包含閘極起始脈衝(gate start pulse、閘極移位時脈(gate shift clock)等。閘極起始脈衝施加於產生最初輸出之閘極驅動器13的閘極階段，從而控制閘極階段。閘極移位時脈係共同輸入至閘極階段且使閘極起始脈衝移位的時脈訊號。
舉例而言，時序控制器11可不同地產生用於顯示驅動的控制訊號DDC及GDC以及用於感測驅動的控制訊號DDC及GDC。然而，本揭露不以此為限。
時序控制器11能用於控制各個像素P中之感測驅動及顯示驅動，所述感測驅動用以感測驅動薄膜電晶體TFT之電特性，且更新所對應的補償值，所述顯示驅動用以顯示反映補償值的輸入影像。
時序控制器11可用於根據設定控制順序將感測驅動及顯示驅動分離，但本揭露不以此為限。舉例而言，在時序控制器11之控制下，感測驅動可在顯示驅動期間的垂直空白時段(vertical blank period)中進行，或在顯示驅動之前的電力開啟順序時段中進行，或在顯示驅動之後的電力關閉順序時段中進行，但本揭露不以此為限。感測驅動可在顯示驅動期間進行。
垂直空白時段是指未寫入輸入影像資料DATA的時段，且其設置在其中已寫入輸入影像資料DATA之一幀(frame)的垂直主動區段之間的時段。電力開啟順序時段(power-on sequence period)是指自開啟驅動電力之時間點至顯示輸入影像 之時間點的過渡時段。電力關閉順序時段(power-off sequence period)是指自結束顯示輸入影像之時間點至驅動電力關閉的過渡時段。然而，感測驅動不以於上已述之時段為限。
舉例而言，根據預設的感測製程，時序控制器11可感測一待機模式、一睡眠模式、一低電力模式等，且可控制用於感測驅動的所有運作。亦即，感測驅動可在例如待機模式、睡眠模式或低電力模式等僅顯示裝置之螢幕關閉但仍施加系統電力的狀態下進行。然而，本揭露不以此為限。
在感測驅動期間，時序控制器11可基於自源極驅動器12輸入之數位感測值，計算能夠補償在像素P之驅動元件之電特性中之變化的補償參數。
舉例而言，有機發光顯示裝置包含一記憶體17或能用於與記憶體17通訊。補償參數可儲存於記憶體17中。儲存於記憶體17的補償參數可在每次進行感測驅動時更新，故可輕易補償驅動元件之時變特性。然而，本揭露不以此為限。
在顯示驅動期間，時序控制器11自記憶體17讀取補償參數，基於補償參數更正輸入影像的數位資料DATA，且將經更正之數位資料DATA供應至源極驅動器12。
閘極驅動器13可為內閘極面板(gate-in panel，GIP)電路，與像素陣列之電路部件及線路一起直接形成於顯示面板10上。GIP電路可設置於顯示面板10之非顯示區域的邊框(bezel)區域，或可散布並設置於像素陣列內。閘極驅動器13在時序控制 器11之控制下將與資料電壓同步的掃描訊號依序供應至閘極線GL。閘極驅動器13可藉由使用移位暫存器使掃描訊號移位，而將掃描訊號依序供應至閘極線GL。
主機系統可為電視機(television，TV)、機上盒、導航系統、個人電腦(personal computer，PC)、家庭劇院系統、行動裝置、穿戴式裝置、車輛系統之任一者。
圖2係繪示像素電路之範例的電路圖。
以下參照圖2，像素電路連接於供應資料電壓Vdata之資料線DL、供應參考電壓Vref之參考電壓線RL及供應掃描訊號Vscan之閘極線GL。掃描訊號Vscan係在閘極高電壓VGH及閘極低電壓VGL之間擺盪的訊號。
像素P包含一發光元件OLED、一驅動元件DT、一第一開關元件ST1、一第二開關元件ST2及一儲存電容器Cst。驅動元件DT及開關元件ST1及ST2之每一者可實現為電晶體。
發光元件OLED可為包含形成於陽極與陰極之間之有機化合物層的有機發光二極體(OLED)。有機化合物層可包含電洞注入層(hole injection layer，HIL)、電洞傳輸層(hole transport layer，HTL)、發光層(emission layer，EML)、電子傳輸層(electron transport layer，ETL)及電子注入層(electron injection layer，EIL)等，但本揭露不以此為限。發光元件OLED係連接於驅動元件DT之源極電極所連接之第三節點Ns與低電位驅動電力供應EVSS之間且根據驅動電流發光的發光元件。發光 元件OLED可用於發出紅光、綠光、藍光或白光。
驅動元件DT包含連接於第一節點Ng之一閘極電極、連接於第二節點Nd之一汲極電極及連接於第三節點Ns之一源極電極。驅動元件DT藉由根據閘極-源極電壓Vgs控制施加於發光元件OLED之電流量來驅動發光元件OLED。像素驅動電壓VDD可施加於驅動元件DT之汲極電極。
第一開關元件ST1包含連接於閘極線GL之一閘極電極、連接於資料線DL之一汲極電極及連接於第一節點Ng之一源極電極。第一開關元件ST1響應於來自閘極線GL之掃描訊號Vscan而開啟。當第一開關元件ST開啟時，施加資料電壓Vdata之資料線DL電性連接於第一節點Ng，以使資料電壓Vdata施加於驅動元件DT之閘極電極及儲存電容器Cst。
第二開關元件ST2包含連接於閘極線GL之一閘極電極、連接於參考電壓線RL之一汲極電極及連接於第三節點Ns之一源極電極。第二開關元件ST2響應來自閘極線GL之掃描訊號Vscan而開啟，以電性連接參考電壓線RL及第三節點Ns，從而使參考電壓Vref能夠施加於第三節點Ns。參考電壓Vref的電壓設定成低於像素驅動電壓EVDD。同時，第二開關元件ST2可在需要感測驅動元件DT之電特性時開啟。在此情況下，來自閘極驅動器13之感測訊號可施加於第二開關元件ST2之閘極電極。由於感測訊號可獨立於掃描訊號Vscan生成，故可在欲感測時控制第二開關元件ST2的開啟或關閉之時序。
儲存電容器Cst連接於第一節點Ng與第三節點Ns之間，以在發光時段期間維持驅動元件DT之閘極-源極電壓Vgs。隨著閘極-源極電壓Vgs增加，驅動電流增加，且因此增加像素P之發光量。換言之，像素P之亮度與施加於第一節點Ng之電壓(即資料電壓Vdata)成比例增加。
彼此相鄰的像素電路連接於至少一參考電壓線RL。舉例而言，圖2雖未繪示，但四個像素電路可共用一個參考電壓線RL。根據此種配置，由於可降低參考電壓線RL之數量，故有增加開口率的優點。亦即，由於降低參考電壓線RL之數量，故可設置更多個子像素。因此，有增加解析度的優點。然而，本揭露不以此為限，參考電壓線RL之數量及共用參考電壓線RL之像素P之數量及類型可有各種修改及實現。
圖3係繪示根據本揭露之第一實施例之顯示面板10之像素P的平面圖。
參照圖3，像素P各包含子像素SP1至SP4，其各具有一發光部EA及一電路部CA。
子像素SP1至SP4沿第一方向(例如x軸方向)排列。於一彩色子像素的範例中，第一子像素SP1可為紅色子像素R，第二子像素SP2可為綠色子像素G，第三子像素SP3可為藍色子像素B，而第四子像素SP4可為白色子像素W，但本揭露不以此為限。由於綠色子像素G及白色子像素W具有相對較高的光線效率及亮度貢獻率(luminance contribution rate)，故其尺寸 可小於紅色子像素R之尺寸及藍色子像素B之尺寸。
發光部EA包含一發光元件OLED。電路部CA包含用以驅動發光元件OLED之一驅動元件DT、一第一開關元件ST1、一第二開關元件ST2、一儲存電容器Cst等。
在第一實施例中，發光部EA及電路部CA沿與第一方向x相交之第二方向(y軸方向)排列。在各個子像素SP1至SP4中，發光元件OLED可藉由實現於電路部CA之像素電路來驅動，從而發光。
在各個子像素SP1至SP4中，發光區域係由形成於發光元件OLED之陽極AND上以露出陽極AND之一部分的堤部(bank)BNK所定義。亦即，由堤部BNK露出之陽極AND可視為子像素SP1至SP4之每一者的發光區域。
像素陣列之線路包含用以將驅動訊號施加於子像素SP1至SP4的水平線路及垂直線路。像素P可共用水平線路及垂直線路。垂直線路設置於相鄰的子像素SP1至SP4之間。
垂直線路可包含垂直電力線VDDV、參考電壓線RL及資料線DL1至DL4。垂直線路係沿第一方向x穿越相鄰的子像素SP1至SP4之間且沿第二方向y延伸並具有長線形狀的線路。
水平線路可包含閘極線GL及水平電力線VDDH。水平線路相交於垂直線路。水平線路係沿第一方向x的線路。
連接於像素之線路以及構成電晶體之電極可設置於相同層，或可有一個或多個絕緣層介於其之間而設置於相異層， 且可經由貫穿絕緣層以電性連接的接觸孔而相互連接。
第一資料線DL1至第四資料線DL4可連接於所對應之子像素SP之第一開關元件ST1。閘極線GL可連接於子像素SP1至SP4之每一者的第一開關元件ST1。閘極線GL可連接於子像素SP1至SP4之每一者的第二開關元件ST2。
像素驅動電壓EVDD經由垂直電力線VDDV及水平電力線VDDH而共同施加於子像素SP1至SP4之像素電路。垂直電力線VDDV可經由水平電力線VDDH而連接於子像素SP1至SP4之每一者的驅動元件DT。水平電力線VDDH設置於電路部CA。水平電力線VDDH沿第一方向延伸，且將一訊號自沿第二方向延伸的垂直電力線VDDV傳輸至沿第一方向排列的子像素SP1至SP4。水平電力線VDDH與垂直電力線VDDV設置於相異層，且水平電力線VDDH經由第一電力接觸孔EH1而電性連接於垂直電力線VDDV。水平電力線VDDH與驅動元件DT之汲極電極設置於相異層，且水平電力線VDDH經由第二電力接觸孔EH2而電性連接於汲極電極。
施加於參考電壓線RL之參考電壓Vref係經由(或透過)分支線RBL而施加於一個以上的子像素SP1至SP4。分支線RBL可連接於子像素SP1至SP4之每一者的第二開關元件ST2。分支線RBL設置於電路部CA。分支線RBL沿第一方向延伸，且將一訊號自沿第二方向延伸的參考電壓線RL傳輸至沿第一方向排列的子像素SP1至SP4。更具體而言，第一分支線BLa連接參 考電壓線RL及在其兩端的二個子像素SP1及SP4，第二分支線BLb連接參考電壓線RL及二個中間的子像素SP2及SP3。分支線RBL與參考電壓線RL設置於相異層，且分支線RBL經由第一參考接觸孔RH1電性連接於參考電壓線RL。由於第一分支線BLa連接於彼此間隔且有二個子像素SP2及SP3介於其之間的第一子像素及第四子像素，故第一分支線BLa較第二分支線BLb更長。第一分支線BLa之中央部凹彎，以不與第二分支線BLb干涉。第二分支線BLb設置於第一分支線BLa之凹彎的中央部下方，且連接於相鄰的第二子像素SP2及第三子像素SP3。由於第一分支線BLa之中央部凹彎圖案化以穿越堤部BNK下方，故可降低由分支線RBL所導致之子像素SP1至SP4之發光區域的損失，從而增加開口率。
分支線RBL與第二開關元件ST2之汲極電極設置於相同層，且分支線RBL係經由接觸孔RH2而電性連接於第二開關元件ST2之主動層。第二開關元件ST2之汲極電極D2可與分支線RBL整合。
本揭露之第一開關元件ST1之閘極電極為閘極線GL之一部分，或藉由自閘極線GL分支而形成。第一開關元件ST1之汲極電極為資料線DL之一部分，或藉由自資料線DL分支而形成。第一開關元件ST1之主動層經由貫穿緩衝層BUF的接觸孔STH1(如圖4)而連接於其汲極電極。第一開關元件ST1之源極電極係連接於驅動元件DT之閘極電極，而此源極電極位於相對 於其汲極電極的位置，且其閘極電極介於其之間。
在各個子像素SP1至SP4中，設置於發光部EA之發光元件OLED之陽極AND係沿第二方向延伸，且在電路部CA中電性連接於所對應的驅動元件DT及儲存電容器Cst。
接下來參照圖4及圖5，描述根據本揭露之第一實施例之顯示面板的剖面結構。
圖4係圖3中之第一子像素SP1內沿A-A’線截取的剖面圖，其繪示圖3所示之第二開關元件ST2及分支線RBL的剖面結構。圖5係圖3中之第一子像素SP1內沿B-B’線截取的剖面圖，其繪示驅動元件DT、儲存電容器Cst及水平電力線VDDH的剖面結構。
參照圖4，顯示面板10包含設置於基板SUBS上之一第一金屬層、緩衝層BUF、一半導體層、一第一絕緣層GI、一第二金屬層、一第二絕緣層PAS、一第三絕緣層OC、陽極AND、一有機化合物層EL、一陰極CAT、一濾色件CF及堤部BNK。第一金屬層至少包含資料線DL1及遮光金屬圖案LS。第二金屬層包含第二開關元件ST2之電極。雖然未見於沿線A-A’截取的剖面，但構成像素電路的所有電晶體DT、ST1及ST2之電極亦由第二金屬層之圖案所形成。第一金屬層及第二金屬層之每一者可為單金屬層或其中堆疊有相異類型之金屬層的雙金屬層。半導體層至少包含第二開關元件ST2之主動層ACT2。
資料線DL1及遮光金屬圖案LS設置於基板SUBS 上。資料線DL1可由在與遮光金屬圖案LS相同層上的相同第一金屬所形成。遮光金屬圖案LS可僅設置於驅動元件DT之通道區域(或主動層)下方，或可不僅設置於驅動元件DT之通道區域下方而亦設置於第一開關元件ST1及第二開關元件ST2之通道區域下方。遮光金屬圖案LS可用於阻擋外部光線，或可連接於其他電極或線路而作為電容器之電極。
緩衝層BUF可設置於其上設置有資料線DL1及遮光金屬圖案LS的基板SUBS上。緩衝層BUF可包含一個或多個無機絕緣材料層，以用於阻擋自基板SUBS擴散之離子或雜質並阻擋外部濕氣的滲透。
第二開關元件5T2及第一分支線BLa形成於緩衝層BUF上。雖然未見於沿圖3之線A-A’截取的剖面，但第二分支線BLb亦可形成於緩衝層BUF上。
第二開關元件5T2包含主動層ACT2、一閘極電極G2、一源極電極S2及一汲極電極D2。主動層ACT2設置於緩衝層BUF上。主動層ACT2由半導體所製成。半導體可為選自氧化物半導體、多晶矽及非晶矽之任一者。
主動層ACT2可分為通道區域、設於通道區域之一側之源極區域，以及設於通道區域之另一側之汲極區域。當主動層ACT2之源極區域及汲極區域摻雜有離子時，由第二金屬層ML2所形成之閘極電極G作為遮罩，以使閘極電極G下方的通道區域不摻雜離子。
閘極電極G2設置於主動層ACT2之通道區域上且有第一絕緣層GI介於其之間。第一絕緣層GI可形成為氧化矽(SiOx)膜或氮化矽(SiNx)膜，但本揭露不以此為限。第一絕緣層GI可為閘極絕緣層。閘極電極G2可為閘極線GL之一部分，或可為自閘極線GL分支之一部分。亦即，閘極電極G2及閘極線GL可由設置於相同層上之相同的第二金屬所製成。
源極電極S2及汲極電極D2設置於緩衝層BUF上，彼此間隔且有閘極電極G2介於其之間。源極電極S2及汲極電極D2可由設置於與閘極電極相同層之相同的第二金屬所製成。第一絕緣層GI設置於源極電極S2與緩衝層BUF之間。第一絕緣層GI亦設置於汲極電極D2與緩衝層BUF之間。
源極電極S2經由貫穿第一絕緣層GI的第二源極接觸孔STH1而連接於主動層ACT2之源極區域。源極電極S2經由貫穿緩衝層BUF的第二開關接觸孔STH2而連接於遮光金屬圖案LS。圖4雖未繪示，但如上所述，遮光金屬圖案LS可用以促進與其他電極或線路的連接，故遮光金屬圖案LS可為用以將源極電極S2電性連接於驅動元件DT之源極電極或發光元件OLED之陽極AND的節點之一部分。
汲極電極D2經由貫穿第一絕緣層GI的第二汲極接觸孔RH2而連接於主動層ACT2之汲極區域。
形成於緩衝層BUF上之分支線BLa可由設置於與第二開關元件ST2之閘極電極、源極電極及汲極電極相同層之相同 的金屬所製成。第二汲極電極D2可為分支線BLa之一部分，或可為自分支線BLa分支之一部分。
第二絕緣層PAS設置於第二開關元件ST2及分支線BLa上。第二絕緣層PAS可為鈍化膜。鈍化膜可為保護其下方元件的絕緣層，且可為氧化矽(SiOx)膜、氮化矽(SiNx)膜或其中堆疊有其二個或多個的多層。
第三絕緣層OC可設置於第二絕緣層PAS上。第三絕緣層OC可為用以減少其下方結構之段差(step difference)的平坦化膜，且可由聚醯亞胺(polyimide)、苯并環丁烯系樹脂(benzocyclobutene series resin)或丙烯酸酯(acrylate)等有機材料所製成。倘若需要，可省略鈍化膜及平坦化膜之任一者。濾色件CP可設置於第二絕緣層PAS與第三絕緣層OC之間。
發光元件OLED設置於第三絕緣層OC上。發光元件OLED包含彼此相對且有有機化合物層EL介於其之間的陽極AND及陰極CAT。
由於根據本揭露之顯示裝置實現為底部發光型，故陽極AND可作為透明電極。於一範例中，陽極AND可由氧化銦錫(indium tin oxide，ITO)、氧化銦鋅(indium zinc oxide，IZO)或氧化鋅(zinc oxide，ZnO)等透明電極材料所製成。
堤部BNK設置於形成有陽極AND的基板SUBS上。堤部BNK可由聚醯亞胺、苯并環丁烯系樹脂或丙烯酸酯等有機材料所製成。
有機化合物層EL設置於其上形成有堤部BNK的基板SUBS上。有機化合物層EL包含其中電子及電洞結合而發光的發光層EML。有機化合物層EL包含HIL、HTL、ETL及EIL之其中之一者或多者。
陰極CAT設置於有機化合物層EL上。陰極CAT可廣闊地形成於基板SUBS的整面上。根據本揭露之顯示裝置可實現為底部發光型。在此情況下，陰極CAT作為反射電極。舉例而言，陰極CAT可由鎂(Mg)、鈣(Ca)、鋁(Al)、銀(Ag)或其合金等具有低功函數的反射材料所製成。
參照圖5，顯示面板10包含設置於基板SUBS上之第一金屬層、緩衝層BUF、半導體層、第一絕緣層GI、第二金屬層、第二絕緣層PAS、第三絕緣層OC、驅動元件DT、發光元件OLED及堤部BNK。第一金屬層包含遮光金屬圖案LS。第二金屬層包含驅動元件DT之電極。第一金屬層及第二金屬層之每一者可為單金屬層或其中堆疊有相異類型之金屬層的雙金屬層。半導體層至少包含驅動元件DT之主動層ACT0。
遮光金屬圖案LS設置於基板SUBS上。遮光金屬圖案LS可僅設置於驅動元件DT之通道區域(或主動層)下方，或可不僅設置於驅動元件DT之通道區域下方而亦設置於第一開關元件ST1及第二開關元件ST2之通道區域下方。遮光金屬圖案LS可用於阻擋外部光線，或可促進與其他電極或線路的連接，並可作為構成電容器等之電極。
緩衝層BUF可設置於其上設置有遮光金屬圖案LS的基板SUBS上。緩衝層BUF可用於阻擋自基板SUBS擴散之離子或雜質並阻擋外部濕氣的滲透。
驅動元件DT及水平電力線VDDH形成於緩衝層BUF上。驅動元件DT包含主動層ACT0、一閘極電極G0、一源極電極S0及一汲極電極D0。
主動層ACT0設置於緩衝層BUF上。主動層ACT0可分為通道區域、設於通道區域之一側之源極區域，以及設於通道區域之另一側之汲極區域。主動層ACT0可由非金屬化之半導體所製成。半導體可為選自氧化物半導體、多晶矽及非晶矽之任一者。
閘極電極G0設置於主動層ACT0之通道區域上且有第一絕緣層GI介於其之間。第一絕緣層GI可形成為氧化矽(SiOx)膜或氮化矽(SiNx)膜，但本揭露不以此為限。於此，第一絕緣層GI可為閘極絕緣層GI。閘極電極G0可設置於源極電極S0與汲極電極D0之間且間隔於源極電極S0及汲極電極D0。閘極電極G0可由設置於與源極電極S0及汲極電極D0相同層之相同的材料所製成。
源極電極S0及汲極電極D0可在緩衝層BUF上彼此間隔且有閘極電極G0介於其之間。源極電極S0及汲極電極D0可由設置於與閘極電極G0相同層之相同的材料所製成。第一絕緣層GI設置於源極電極S0與緩衝層BUF之間。第一絕緣層GI 亦設置於汲極電極D0與緩衝層BUF之間。
源極電極S0經由貫穿第一絕緣層GI的源極接觸孔EH3而連接於主動層ACT0之源極區域。如圖3所示，源極電極S0經由像素接觸孔CH1而電性連接於發光元件OLED之陽極AND。
汲極電極D0經由貫穿第一絕緣層GI的汲極接觸孔EH2而連接於主動層ACT0之汲極區域。汲極電極D0可為水平電力線VDDH之一部分，或可為自水平電力線VDDH分支之一部分。
顯示面板10可更包含設置於緩衝層BUF上且間隔於驅動元件DT之主動層ACT0的儲存電容器Cst之一個電極。儲存電容器Cst之一個電極可包含與驅動元件DT之主動層ACT0整合的半導體。用於儲存電容器Cst之一個電極的半導體可予以金屬化。
儲存電容器Cst包含由金屬化半導體圖案所形成之一個電極、緩衝層BUF，以及重疊於半導體圖案且有緩衝層BUF介於其之間的遮光金屬圖案LS。因此，遮光金屬圖案LS之一部分亦用作為儲存電容器Cst之另一個電極。如上所述，儲存電容器Cst可連接於驅動元件DT之第一節點Ng與第三節點Ns之間。
第二絕緣層PAS設置於驅動元件DT及水平電力線VDDH上。第二絕緣層PAS可為鈍化膜。鈍化膜可為保護其下方元件的絕緣層，且可為氧化矽(SiOx)膜、氮化矽(SiNx)膜或 其中堆疊有氧化矽(SiOx)膜及氮化矽(SiNx)膜的多層。
第三絕緣層OC可設置於第二絕緣層PAS上。第三絕緣層OC可為用以減少其下方結構之段差的平坦化膜，且可由聚醯亞胺、苯并環丁烯系樹脂或丙烯酸酯等有機材料所製成。倘若需要，可省略鈍化膜及平坦化膜之任一者。
發光元件OLED設置於第三絕緣層OC上。發光元件OLED包含陽極AND、有機化合物層EL及陰極CAT。由於沿線B-B’截取的剖面看不到陽極AND，故在圖4中未繪示陽極AND。
如圖3所示，陽極AND經由貫穿第二絕緣層PAS及第三絕緣層OC的像素接觸孔CH1而連接於驅動元件DT之源極電極S0。根據本揭露之顯示裝置可實現為底部發光型。為此，發光元件之陽極可作為透明電極。於一範例中，陽極AND可由ITO、IZO或ZnO等透明電極材料所製成。
堤部BNK設置於第三絕緣層OC上。堤部BNK可由聚醯亞胺、苯并環丁烯系樹脂或丙烯酸酯等有機材料所製成。
堤部BNK可在子像素之開口中露出陽極，且可覆蓋陽極AND之邊緣。堤部BNK定義子像素之一發光區域，其中來自發光元件OLED之光線經由此發光區域發出至外部。發光區域包含在子像素SP1至SP4之每一者的發光部EA中由堤部BNK所定義的開口中露出陽極的區域。在由堤部BNK所定義之發光區域中露出發光元件OLED之陽極AND的大部分。發光區域係與在 圖3中露出陽極AND而無金屬的開口APT實質上相同。
在發光區域中所有的薄膜層可由90%以上的介質所形成。
有機化合物層EL設置於其上形成有堤部BNK的基板SUBS上。有機化合物層EL包含係為其中電子及電洞結合而發光之層體的發光層EML，且可包含HIL、HTL、ETL及EIL之其中之一者或多者。
陰極CAT設置於有機化合物層EL上。陰極CAT可廣闊地形成於基板SUBS的整面上。陰極CAT可用作為底部發光型中之反射電極。舉例而言，陰極CAT可由鎂(Mg)、鈣(Ca)、鋁(Al)、銀(Ag)或其合金等具有低功函數的反射材料所製成。
在圖3至圖5所示之顯示面板10中，電晶體DT、ST1及ST2之主動層可實現為使用光微影製程(以下稱作光製程)而圖案化成所欲形狀的半導體圖案。此事將合併圖6A至圖6C一起描述。圖6A至圖6C中，參考符號「PAD」表示在顯示面板10中連接至資料線DL及源極驅動器12之輸出針腳的墊部。參考符號「APT」表示子像素之開口。參考符號「TFT」表示顯示面板10之驅動元件。參考符號「Cst」表示顯示面板10之儲存電容器。參考符號「DATA」表示顯示面板10之資料線。
在光製程中，如圖6A所示，半導體材料沉積於緩衝層BUF上，以於緩衝層BUF上形成半導體層SEM。例如氧化銦鎵鋅(indium-gallium-zinc oxide，IGZO)之氧化物半導體，可選 作為半導體材料。以下雖描述將非晶IGZO用作為半導體材料，但本揭露不以此為限。
在光製程中，如圖6B所示，在將感光材料層塗布於半導體層SEM上之後，將刻有所欲圖案之光遮罩對準於感光材料層上，經由光遮罩曝光感光材料。隨後，在光製程中，將顯影劑噴灑於感光材料層上，以僅融化並移除感光材料層之露出的部分。結果，具有所欲形狀之半導體圖案SEM’會保留在光阻圖案PR下方。
在光製程中，將蝕刻液噴灑於光阻圖案PR及半導體圖案SEM’上。如圖6C所示，藉由此種濕蝕刻製程將未由光阻圖案PR覆蓋之半導體圖案SEM’的露出部分去除。
圖7A至圖7D係繪示在圖3所示之像素電路中之接觸孔結構的平面圖，其中經由此接觸孔結構而連接半導體圖案SEM’以及電晶體DT、ST1及ST2。在圖7A至圖7D中，參考符號「GM」表示用作為電晶體DT、ST1及ST2之電極的第二金屬層之局部圖案。圖7A至圖7D所示之接觸孔結構可為在圖3中之接觸孔CH1、STH1及STH2之任一者，其中經由此接觸孔而連接半導體層及第二金屬層。
如圖7A所示，形成第一絕緣層GI以覆蓋非金屬化的半導體圖案SEM’，且藉由光製程去除第一絕緣層GI之一部分。結果，如圖7B所示，第一絕緣層GI自接觸孔CH(GI)去除，半導體圖案SEM’之一部分經由接觸孔CH(GI)而露出。於此， 半導體圖案SEM’為未金屬化之半導體層。
對於經由接觸孔CH(GI)而露出之半導體圖案SEM’之一部分CA1予以金屬化。氧化物半導體(IGZO)之導電性會依含氧量而改變。當降低含氧量時，氧化物半導體IGZO之導電性導電性會升高，故氧化物半導體IGZO具有待金屬化之導體的特性。作為降低氧化物半導體IGZO之含氧量的方法，可使用電漿處理。舉例而言，當氧化物半導體曝露於電漿時，移除氧化物半導體中所含的氧，故氧化物半導體IGZO的電阻會降低。因此，氧化物半導體IGZO可予以金屬化。電漿處理為在氦氣(He)、氫氣(H2)或氬氣(Ar)中產生電漿放電的方法。
第二金屬層圖案GM形成於第一絕緣層GI上，以覆蓋接觸孔CH(GI)之一部分。第二金屬層圖案GM可為電晶體DT、ST1及ST2之源極電極或汲極電極。如圖7C所示，第二金屬層圖案GM覆蓋非導體之半導體圖案SEM’之一部分及接觸孔CH(GI)之一部分，故接觸於半導體圖案SEM’及接觸孔CH(GI)之一部分。
如圖7D所示，金屬化未由第二金屬層圖案GM覆蓋之半導體圖案SEM’之其餘部分CA2。在此情況下，由第二金屬層圖案GM覆蓋之部分NA不會曝露於電漿，故不會金屬化。
在根據本揭露之第一實施例之顯示裝置中，由於多個子像素SP1、SP2、SP3及SP4共用一個參考電壓線RL，且由於分支線RBL之雙結構，故可增加像素之開口率。
圖8係繪示根據本揭露之第二實施例之顯示面板10之像素的平面圖。
參照圖8，像素P共用之線路包含水平線路及垂直線路。垂直線路設置於相鄰的子像素SP1至SP4之間。垂直線路可包含一垂直電力線VDDV、一參考電壓線RL及第一資料線DL1至第四資料線DL4。
水平線路可包含閘極線GL、水平電力線VDDH等。水平線路與垂直線路相交。水平線路可表示沿第一方向x延伸之線路。
連接於像素之線路及構成電晶體之電極可設置於相同層，或可有一個或多個絕緣層介於其之間而設置於相異層，且可經由貫穿絕緣層以電性連接的接觸孔而相互連接。
第一資料線DL1至第四資料線DL4可連接於所對應的子像素SP之第一開關元件ST1。閘極線GL可連接於子像素SP1至SP4之每一者的第一開關元件ST1。閘極線GL可連接於子像素SP1至SP4之每一者的第二開關元件ST2。
垂直電力線VDDV可經由水平電力線VDDH而連接於子像素SP1至SP4之每一者的驅動元件DT。水平電力線VDDH設置於電路部CA。水平電力線VDDH沿第一方向x延伸，且將一訊號自沿第二方向y延伸的垂直電力線VDDV傳輸至沿第一方向x排列的子像素SP1至SP4。水平電力線VDDH與垂直電力線VDDV設置於相異層，且水平電力線VDDH經由第一電力接觸孔 EH4而電性連接於垂直電力線VDDV。
水平電力線VDDH可設置於與驅動元件DT之汲極電極相同之層。水平電力線VDDH可為金屬化半導體層。在此情況下，由於金屬化半導體層為透明，且水平電力線VDDH重疊於子像素之發光區域，故能夠進一步擴大子像素之開口及發光區域。
水平電力線VDDH之至少一部分可為包含半導體層及形成於半導體層上之第三金屬層的多層結構。第三金屬層可由選自銅(Cu)及鉬鈦(MoTi)之任一者所製成，或可為其中堆疊有銅(Cu)及鉬鈦(MoTi)之雙金屬層。第三金屬層直接接觸於電晶體之主動層、電容器之電極等中的半導體層，且不存在於子像素之發光區域中的半導體層上。第三金屬層堆疊於半導體層上且設置於第一金屬層與第二金屬層之間。
參考電壓線RL可經由(或透過)分支線RBL而連接於子像素SP1至SP4之每一者的第二開關元件ST2。
分支線RBL沿水平方向(即第一方向x)延伸，且將一訊號自參考電壓線RL傳輸至沿第一方向排列的子像素SP1至SP4。分支線RBL設置於與參考電壓線RL相異之層，且經由第一參考接觸孔RH3而電性連接於參考電壓線RL。相異於上述第一實施例，分支線RBL並未分為二個。分支線RBL之至少一部分可由半導體層單獨形成。分支線RBL可局部包含一多層結構，多層結構包含半導體層及形成於半導體層上之第三金屬層。第三 金屬層可由選自銅(Cu)及鉬鈦(MoTi)之任一者所製成，或可為其中堆疊有銅(Cu)及鉬鈦(MoTi)之雙金屬層。半導體層具有遠高於金屬的透光率。第三金屬層形成於於第一金屬層與第二金屬層之間之半導體層上。
在分支線RBL之多層部分中，堆疊有半導體層及第三金屬層(以下稱作「多層分支線」或「具有多層結構之分支線」，且分支線RBL之多層部分可設置於相鄰的子像素SP1、SP2、SP3及SP4之間之非發光區域。具有多層結構之分支線相交於資料線DL1至DL4等垂直線路。
分支線RBL中僅存在半導體層而無金屬層的一部分(以下稱作「單層分支線」)顯得透明。氧化物半導體IGZO具有90%以上的透光率。單層分支線之半導體層可予以金屬化而使電流能夠流通。在具有多層結構之分支線中，金屬下方的半導體層可不予金屬化，而可為未金屬化的非晶半導體。
單層分支線連接於橫越在子像素SP1至SP4之至少一者中之發光區域的像素電路。單層分支線可重疊於發光區域中之陽極AND。單層分支線之半導體層之一部分，可在其重疊於陽極之一區域中沿第一方向及第二方向彎成「L」形，以連接於像素電路之至少一者。
由於透明的單層分支線，可增加子像素之開口率，且可擴大發光區域。子像素之開口率增加至如同透明的單層分支線重疊於子像素SP之發光區域的一區域OA。子像素之發光區域 包含由堤部BNK所定義的陽極AND之露出區域。
本揭露之第一開關元件ST1之閘極電極為閘極線GL之一部分，或藉由自閘極線GL分支而形成。第一開關元件ST1之汲極電極為資料線DL之一部分，或藉由自資料線DL分支而形成。第一開關元件ST1之主動層經由貫穿緩衝層BUF的接觸孔STH3而連接於其汲極電極。第一開關元件ST1之源極電極可實現為使用形成於半導體層上的第二金屬層。第一開關元件ST1可包含自其源極電極延伸的一延伸部。延伸部之一側可連接於第一開關元件ST1之源極電極，且其另一側可連接於驅動元件DT之閘極電極。如圖2所示，延伸部可連接第一開關元件ST1之源極電極及驅動元件DT之閘極電極。由於延伸部自第一開關元件ST1之源極電極為連續，故如同源極電極，可具有包含半導體層及形成於半導體層上之第二金屬層的多層結構。
設置於子像素SP1至SP4之每一者的發光部EA中之發光元件OLED的陽極AND，沿第二方向延伸，且電性連接於電路部CA中所對應的驅動元件DT及儲存電容器Cst。
圖9係圖8中之第一子像素SP1內沿C-C’線截取的剖面圖，其繪示圖8所示之第二開關元件ST2及分支線RBL的剖面結構。圖10係圖8中之第一子像素SP1內沿D-D’線截取的剖面圖，其繪示圖8所示之驅動元件DT、儲存電容器Cst及水平電力線VDDH的剖面結構。
參照圖9，顯示面板10包含設置於基板SUBS之第 一金屬層、緩衝層BUF、半導體層、一第一絕緣層GI、第二金屬層、一第二絕緣層PAS、一第三絕緣層OC、陽極AND、一有機化合物層EL、一陰極CAT、一濾色件CF及堤部BNK。第一金屬層至少包含資料線DL1及遮光金屬圖案LS。第二金屬層包含第二開關元件ST2之電極。第一金屬層及第二金屬層之每一者可為單金屬層或其中堆疊有相異類型之金屬層的雙金屬層。半導體層至少包含第二開關元件ST2之主動層ACT2及分支線RBL。第三金屬層局部堆疊於半導體層上。第三金屬層形成於與資料線DL1相交之半導體層上，以形成具有多層結構之分支線，且可作為第二開關元件ST2之源極電極及汲極電極。
資料線DL1及遮光金屬圖案LS設置於基板SUBS上。資料線DL1可由設置於與遮光金屬圖案LS相同層之相同的第一金屬所製成。遮光金屬圖案LS可僅設置於驅動元件DT之通道區域(或主動層)下方，或可不僅設置於驅動元件DT之通道區域下方而亦設置於第一開關元件ST1及第二開關元件ST2之通道區域下方。遮光金屬圖案LS可用於阻擋外部光線，或可連接於其他電晶體之電極或線路而作為電容器之電極。
緩衝層BUF可設置於其上設置有資料線DL1及遮光金屬圖案LS的基板SUBS上。緩衝層BUF阻擋自基板SUBS擴散之離子或雜質並阻擋外部濕氣的滲透。
第二開關元件ST2之電極及分支線RBL設置於緩衝層BUF上。分支線RBL包含具有重疊於發光區域之單層結構的 分支線，以及具有重疊於資料線DL1之多層結構的分支線。在分支線RBL中，金屬化具有重疊於子像素SP1至SP4之發光區域之單層結構的分支線之半導體層，以將施加於參考電壓線RL的參考電壓Vref施加於子像素SP1至SP4之像素電路。
第二開關元件ST2之源極電極S2及汲極電極D2可包含形成於半導體層上的第三金屬層，以及在第三金屬層上接觸於第三金屬層的第二金屬層。第二開關元件ST2之閘極電極可由第二金屬層所形成。
第二開關元件ST2包含主動層ACT2、閘極電極G2、源極電極S2及汲極電極D2。
主動層ACT2設置於緩衝層BUF上。主動層ACT2可分為通道區域、設於通道區域之一側之源極區域，以及設於通道區域之另一側之汲極區域。
閘極電極G2係由第二金屬層所形成，其中第二金屬層設置於主動層ACT2之通道區域上且有第一絕緣層GI介於其之間。第一絕緣層GI可形成為氧化矽(SiOx)膜或氮化矽(SiNx)膜，但本揭露不以此為限。第一絕緣層GI可為閘極絕緣層。閘極電極G2可為閘極線GL之一部分，或可為自閘極線GL分支之一部分。亦即，閘極電極G2及閘極線GL可由在相同層上之相同的第二金屬所製成。
源極電極S2及汲極電極D2設置於緩衝層BUF上且有閘極電極G2介於其之間。因此，第二開關元件ST2之電極G2、 S2及D2可彼此實質上共平面地設置於緩衝層BUF上。
源極電極S2包含形成於半導體層之源極區域上的第三金屬層，以及在第三金屬層上接觸於第三金屬層的第二金屬層。由於源極電極S2由第三金屬層所形成，故源極電極S2連接於由半導體層所形成的主動層ACT2。第一絕緣層GI可設置於源極電極S2及主動層ACT2之源極區域之間。源極電極S2之第二金屬層經由貫穿第一絕緣層GI的接觸孔STH4而接觸於第三金屬層及半導體層之主動層ACT2之源極區域。源極電極S2之第二金屬層經由貫穿第一絕緣層GI、半導體層及緩衝層BUF的接觸孔STH5而連接於遮光金屬圖案LS。圖9雖未繪示，但如上所述，遮光金屬圖案LS可連接於其他電晶體之電極或線路。連接於源極電極S2的遮光金屬圖案LS可將源極電極S2連接於驅動元件DT之源極電極或發光元件OLED之陽極AND。
汲極電極D2包含形成於含主動層ACT2之半導體層上的第三金屬層。汲極電極D2可更包含在第三金屬層上接觸於第三金屬層的第二金屬層。分支線RBL由形成於半導體層上之第三金屬層所形成，且如圖2所示連接於汲極電極D2。因此，分支線RGB之具有多層結構之分支線以及汲極電極D2整合於第三金屬層中。
第二絕緣層PAS覆蓋第二開關元件ST2及分支線RBL。第二絕緣層PAS可為鈍化膜。鈍化膜可為保護其下方元件的絕緣層，且可為氧化矽(SiOx)膜、氮化矽(SiNx)膜或其中 堆疊有氧化矽(SiOx)膜及氮化矽(SiNx)膜的多層。
第三絕緣層OC可設置於第二絕緣層PAS上。第三絕緣層OC可為用以減少其下方結構之段差的平坦化膜，且可由聚醯亞胺、苯并環丁烯系樹脂或丙烯酸酯等有機材料所製成。倘若需要，可省略鈍化膜及平坦化膜之任一者。
濾色件CF可設置於第二絕緣層PAS與第三絕緣層OC之間。
有機發光二極體設置於第三絕緣層OC上。有機發光二極體包含彼此面對的陽極AND、有機化合物層EL及陰極CAT。
顯示裝置可實現為底部發光型。在此情況下，陽極AND可作為透明電極。於一範例中，陽極AND可由氧化銦錫(ITO)、氧化銦鋅(IZO)或氧化鋅(ZnO)等透明電極材料所製成。
堤部BNK設置於其上形成有陽極AND的基板SUBS上。堤部BNK可由聚醯亞胺、苯并環丁烯系樹脂或丙烯酸酯等有機材料所製成。
發光元件OLED之有機化合物層EL設置於其上形成有堤部BNK的基板SUBS上。有機化合物層EL可包含係為其中電子及電洞結合而發光之層體的發光層EML，且可包含HIL、HTL、ETL及EIL之其中之一者或多者。
陰極CAT設置於有機化合物層EL上。陰極CAT可 廣闊地形成於基板SUBS的整面上。由於根據本揭露之第二實施例之顯示裝置為底部發光型，故陰極CAT可作為反射電極。舉例而言，陰極CAT可由鎂(Mg)、鈣(Ca)、鋁(Al)、銀(Ag)或其合金等具有低功函數的反射材料所製成。
如自圖9所示之重疊區域OA可知，分支線RBL之具有單層結構之透明的分支線重疊於子像素之SP1至SP2之發光區域。結果，根據本揭露可擴大子像素SP1至SP4之發光區域，以增加亮度並降低耗電。
參照圖10，顯示面板10包含設置於基板SUBS上之第一金屬層、緩衝層BUF、半導體層、第一絕緣層GI、第二金屬層、第二絕緣層PAS、第三絕緣層OC、陽極AND、有機化合物層EL、陰極CAT、濾色件CF及堤部BNK。第一金屬層包含遮光金屬圖案LS。第二金屬層可用作為驅動元件DT之閘極電極及儲存電容器Cst之上部電極CE1。第一金屬層及第二金屬層之每一者可實現為單金屬層或其中堆疊有相異類型之金屬層的雙金屬層。半導體層至少包含驅動元件DT之主動層ACT0。第三金屬層局部堆疊於半導體層上。第三金屬層可形成於半導體層上並圖案化成水平電力線VDDH，且可用作為驅動元件DT之源極電極及汲極電極。驅動元件DT之源極電極及汲極電極可更包含在第三金屬層上接觸於第三金屬層的第二金屬層。
遮光金屬圖案LS設置於基板SUBS上。緩衝層BUF可設置於其上設置有遮光金屬圖案LS的基板SUBS上。驅動元 件DT及水平電力線VDDH形成於緩衝層BUF上。
驅動元件DT包含主動層ACT0、一閘極電極G0、一源極電極S0及一汲極電極D0。
主動層ACT0由設置於緩衝層BUF上之非金屬化半導體層所形成。主動層ACT0可分為通道區域、設於通道區域之一側之源極區域，以及設於通道區域之另一側之汲極區域。
閘極電極G0設置於主動層ACT0之通道區域上且有第一絕緣層GI介於其之間。第一絕緣層GI可形成為氧化矽(SiOx)膜或氮化矽(SiNx)膜，但本揭露不以此為限。於此，第一絕緣層GI可為閘極絕緣層。閘極電極G0可設置於源極電極S0與汲極電極D0之間。
源極電極S0及汲極電極D0可設置在緩衝層BUF上且有閘極電極G0介於其之間。
第一絕緣層GI可設置於源極電極S0與緩衝層BUF之間。源極電極S0可包含在與閘極電極G0相同層之相同的第二金屬層。源極電極S0之第二金屬層經由貫穿第一絕緣層GI的源極接觸孔EH5而連接於形成在主動層ACT0之源極區域中的第三金屬層。如圖8所示，源極電極S0可經由接觸孔CH2而連接於發光元件OLED之陽極AND。
汲極電極D0可包含形成於主動層ACT0之汲極區域中的一半導體層，以及形成於半導體層上的第三金屬層。汲極電極D0可更包含形成於第三金屬層上且接觸於第三金屬層的第二 金屬層。汲極電極D0可為水平電力線VDDH之一部分，或可為自水平電力線VDDH分支之一部分。因此，水平電力線VDDH可與汲極電極D0整合。因此，汲極電極D0及水平電力線VDDH可共用半導體層及形成於其上的第三金屬層。
圖10中，由於儲存電容器Cst包含第一電容器Cst1及第二電容器Cst2，故具有較第一實施例者更大的容量。如圖2所示，儲存電容器Cst連接於驅動元件DT之閘極電極G0與源極電極S0之間。
第一電容器Cst1包含彼此相對且有緩衝層BUF介於其之間的遮光金屬圖案LS及中間電極CE2。遮光金屬圖案LS係與儲存電容器Cst1之下部電極整合。中間電極CE2包含連接於主動層ACT0之一金屬化半導體層。中間電極CE2可更包含形成於半導體層上的第三金屬層。
第二電容器Cst2包含彼此相對且有第一絕緣層GI介於其之間的中間電極CE2及上部電極CE1。上部電極CE1可由與在第一絕緣層GI上之閘極電極G0相同的第二金屬層所形成。
如圖10所示，根據本揭露，雙電容器形成於子像素SP1至SP4之每一者的像素電路中，從而確保充足的電容器容量。結果，可縮小儲存電容器Cst之尺寸，從而可擴大子像素SP1至SP4之發光區域且增加開口率。
第二絕緣層覆蓋驅動元件DT、水平電力線VDDH、及儲存電容器Cst。第二絕緣層PAS可為鈍化膜。鈍化膜可為保 護其下方元件的絕緣層，且可為氧化矽(SiOx)膜、氮化矽(SiNx)膜或其中堆疊有氧化矽(SiOx)膜及氮化矽(SiNx)的多層。
第三絕緣層OC可設置於第二絕緣層PAS上。第三絕緣層OC可為用以減少其下方結構之段差的平坦化膜，且可由聚醯亞胺、苯并環丁烯系樹脂或丙烯酸酯等有機材料所製成。倘若需要，可省略鈍化膜及平坦化膜之任一者。
發光元件OLED設置於第三絕緣層OC上。發光元件OLED包含陽極AND、有機化合物層EL及陰極CAT。在沿線D-D’截取的剖面中看不到陽極AND。
在一個光製程中，於圖8至圖10所示之顯示面板中，第三金屬層可局部堆疊於半導體層上，且半導體層可局部金屬化。在此光製程中，於半導體層及第三金屬層連續沉積於緩衝層BUF上之後，使用半色調遮罩。結合圖11A至圖11E說明此光製程。
圖11A至圖11D係繪示使用半色調遮罩同時在半導體層上形成第三金屬層之圖案且將半導體層局部金屬化之光製程的圖。
參照圖11A，在光製程中，於緩衝層BUF上整面沉積半導體層SEM，且於其上沉積金屬層MM。半導體層SEM可選自容易金屬化的氧化物半導體，例如IGZO。金屬層MM可由選自銅(Cu)及鉬鈦(MoTi)之任一者所製成，或可為其中堆疊有銅(Cu)及鉬鈦(MoTi)之雙金屬層。金屬層MM可用作為於上已述之第三金屬層。
感光材料塗布於金屬層MM上，以於金屬層MM上形成感光材料層。在光製程中，將刻有所欲圖案之半色調遮罩對準於感光材料層上，且經由半色調遮罩曝光並顯影感光材料，以將感光材料層圖案化。結果，光阻圖案PRa及PRb保留在金屬層MM上。
半色調遮罩可包含根據透光率的透光部、半透光部及遮光部。在半色調遮罩中，受經由透光部入射之光線曝光的感光材料可藉由顯影劑完全移除，受經由半透光部入射之光線曝光的感光材料之上端部分可藉由顯影劑局部地移除。第一光阻圖案PRa係未曝光部分，相對較厚。第二光阻圖案PRb對應於經由半色調遮罩之半透光部曝光的感光材料。第二光阻圖案PRb較第一光阻圖案PRa更薄。第一光阻圖案PRa位於保留為其中堆疊有半導體層及第三金屬層之結構的部分上。第二光阻圖案PRb位於僅保留半導體層而無第三金屬層的部分上。在光阻圖案PRa及PRb不存在的部分中，半導體層及第三金屬層兩者皆會在蝕刻製程中去除。
隨後，在光製程中，藉由將顯影劑噴灑於金屬層MM上而進行濕蝕刻。結果，如圖11B所示，由第一光阻圖案PRa及第二光阻圖案PRb所覆蓋之金屬層MM之一部分會保留在半導體層SEM上，且會去除曝露於蝕刻液之金屬層MM的剩餘部分。由於對金屬層過蝕刻(over-etch)，故保留在半導體層SEM上之金屬圖案MM’的寬度可小於光阻圖案PRa及PRb的寬度。
隨後，在光製程中，藉由灰化製程(ashing process)調整光阻圖案PRa及PRb的厚度。灰化製程能縮減第一光阻圖案PRa之厚度並完全蝕刻而去除第二光阻圖案PRb。結果，如圖11C所示，在灰化製程之後，厚度縮減的第一光阻圖案PRa’保留在半導體層SEM上。
接下來，在光製程中，在半導體層SEM上進行濕蝕刻。結果，第一光阻圖案PRa’下方的半導體層SEM保留在緩衝層BUF上，且去除曝露於蝕刻液的半導體層SEM。
之後，進行電漿處理，以金屬化未受光阻圖案PRa’覆蓋而露出的半導體圖案SEM’。結果，如圖11D所示，作為儲存電容器Cst之中間電極CE2的半導體圖案SEM’可形成於緩衝層BUF上。
雖然省略於圖式中，但可經由接觸孔連接半導體圖案及電晶體之電極或線路，在接觸孔中將半導體圖案金屬化。在將半導體圖案金屬化之後，如圖11E所示去除光阻圖案PRa’。
圖12A至圖12C係繪示圖8所示之像素電路之接觸孔結構的平面圖。在圖12A至圖12C中，參考符號「GM」表示用作為電晶體DT、ST1及ST2之電極的第二金屬層之局部圖案。圖12A至圖12C所示之接觸孔結構可為在圖8之接觸孔CH2、STH3及STH4之任一者，其中經由此接觸孔而連接半導體層及第二金屬層。
舉例而言，驅動元件DT之源極電極S0經由貫穿第 一絕緣層GI的接觸孔STH4而連接於分支線RBL。在接觸孔STH4中，分支線RHL之金屬化半導體層可連接於與源極電極S0連接的第二金屬層。於另一範例中，在接觸孔STH4中，分支線RBL之第三金屬層可連接於驅動元件DT之源極電極S0。
在第一絕緣層GI形成金屬化半導體圖案CSEM/MM’上之後，蝕刻第一絕緣層GI。結果，如圖12A及圖12B所示，第一絕緣層GI自接觸孔CH(GI)去除，金屬化半導體圖案CSEM之一部分經由接觸孔CH(GI)而露出。
第二金屬層GM可在接觸孔CH(GI)中接觸於形成在非金屬化半導體層SEM上的金屬圖案MM’。在此情況下，蝕刻第一絕緣層GI，以在接觸孔CH(GI)中露出在半導體層SEM上的金屬圖案MM’。
隨後，如圖12C所示，第二金屬層GM形成於第一絕緣層GI上，以完全覆蓋接觸孔CH(GI)。第二金屬層GM可為電晶體DT、ST1及ST2之源極電極、汲極電極或閘極電極。如圖12C所示，第二金屬層GM在接觸孔CH(GI)中接觸於金屬化半導體圖案CSEM或金屬圖案MM’。
在圖12C所示之接觸孔結構中，由於第二金屬層GM接觸於電阻小的金屬圖案MM’或金屬化半導體圖案CSEM，故無需個別的半導體金屬化製程。在圖7D所示之接觸孔結構中，由於無法金屬化與第二金屬層重疊之半導體層，故電阻可能會增加。在圖7A至圖7D中，為了降低電阻，可擴大露出半導體層的接觸 孔，以增加半導體層之露出區域並予以金屬化，但僅接觸孔之一部分可作為實際接觸區域。
在圖12C所示之接觸孔結構中，由於金屬化半導體圖案CSEM或半導體層上之第三金屬圖案MM’接觸於第二金屬層GM，故可降低接觸孔的電阻，而無需考量難以金屬化與第二金屬層GM重疊的半導體層。因此，根據本揭露，可使用圖12C所示之接觸孔結構來縮減接觸孔CH(GI)的尺寸，從而縮減子像素SP1至SP4之像素電路的面積。結果，根據本揭露，可進一步擴大子像素SP1至SP4之發光區域，且可增加開口率。再者，根據本揭露，由圖8可知，連接分支線RBL及驅動元件DT之接觸孔CH4的數量可降至一個，從而進一步縮減像素電路之面積且進一步增加開口率。
圖13及圖14係繪示在修復製程中藉由雷射切割使缺陷子像素變暗之範例的圖。
圖13係圖3中之區域E的放大平面圖。圖14係圖8中之區域F的放大平面圖。
在完成顯示面板之像素陣列之後，進行檢測製程。在顯示面板之螢幕上可能會發現缺陷子像素。在此情況下，在修復製程中，可將雷射光束照射至在缺陷子像素之像素電路中之像素電路之些許節點(切割節點)之線路或電極上，以阻擋電流路徑，從而使缺陷子像素變暗。缺陷子像素之暗化，可最小化使用者對於缺陷子像素的可視性(visibility)。圖13及圖14繪示第 一子像素為缺陷子像素的範例。
參照圖13，修復製程包含將雷射光束照射至將電力(Vref或EVDD)供應至像素電路之分支線RBL及水平電源線VDDH的金屬上，以使缺陷子像素變暗。可使用在一般雷射裝置中所產生之具有1,064nm之波長的雷射光束來熔化並使金屬線路斷線。當水平電力線VDDH具有其中堆疊有半導體層及第三金屬層的多層結構時，可在不改變雷射光束之波長的情況下熔化水平電力線VDDH之第三金屬層，以使水平電力線VDDH斷線。由於第三金屬層下方的半導體層並未金屬化，故在使第三金屬層斷線時可使水平電力線VDDH斷線。
修復製程可更包含在不改變雷射光束之波長的情況下使用雷射光束使第一開關元件ST1之閘極電極斷線。
在圖8所示之顯示面板中，分支線RBL包含半導體層及局部形成於半導體層上的金屬層。由於使用具有1,064nm之波長的雷射光束不會使半導體層熔化，故需額外的雷射裝置。舉例而言，可使用具有266nm之波長的雷射光束來熔化氧化物半導體(IGZO)。因此，在圖8所示之顯示面板的情況下，為了降低修復製程的成本，如圖14所示，可藉由將具有1,064nm之波長的雷射光束照射至在具有多層結構之分支線中形成於半導體層上的第三金屬層，使分支線RBL斷線。
在具有多層結構之分支線中，第三金屬層下方的半導體層並未金屬化，且具有多層結構之分支線可相交於位在相鄰 畫素電路之間的資料線。因此，當使具有多層結構之分支線的第三金屬層斷線時，可阻擋施加參考電壓Vref之電流路徑。
圖15至圖17係繪示根據本揭露之各種實施例之顯示面板10之剖面結構的剖面示意圖。
由圖15至圖17可知，本揭露之像素電路之剖面結構均包含形成於基板上的一第一金屬層ML1、配置成覆蓋第一金屬層的一緩衝層BUF、形成於緩衝層BUF上以覆蓋電晶體TFT之半導體層SEML的一絕緣層GI，以及形成於絕緣層GI上的一第二金屬層ML2。
第一金屬層ML1包含電晶體TFT之遮光金屬層LS及電容器Cst之下部電極。第二金屬層ML2包含設置成彼此實質上共平面的電晶體之閘極電極G、源極電極S及汲極電極D。半導體層SEML包含形成電晶體TFT之通道的主動層ACT。電晶體TFT可為驅動元件DT或開關元件ST1或ST2，且可為像素電路之任一電晶體。
如圖16及圖17所示，分支線RBL之至少一部分可包含設置成與半導體層SEML實質上共平面的一金屬化半導體層。
在圖3所示之顯示面板10中，電晶體TFT、儲存電容器Cst及分支線RBL之剖面結構可如圖15所示而簡單示意。圖15所示之電晶體TFT係驅動元件DT。開關元件ST1及ST2具有與驅動元件DT實質上相同的結構，相異處在於可不存在遮 光金屬圖案LS。
參照圖15，像素電路之電晶體TFT之閘極電極G、源極電極S及汲極電極D可由自設置於第一絕緣層GI上之第二金屬層ML2劃分的金屬圖案所形成。電晶體TFT可為構成像素電路之任一電晶體，亦即各驅動元件及各開關元件。電晶體TFT包含形成於緩衝層BUF上的主動層ACT。主動層ACT可由自位於緩衝層BUF與第一絕緣層GI之間的半導體層SEML劃分的半導體圖案所形成。緩衝層BUF及第一絕緣層GI之每一者可為無機絕緣膜。
自第一金屬層ML1劃分之遮光金屬圖案LS可設置於電晶體TFT下方。遮光金屬圖案LS可自藉由緩衝層BUF所覆蓋之第一金屬層圖案化而成。儲存電容器Cst包含由金屬化半導體圖案所形成之上部電極CE，以及由第一金屬層ML1所形成之下部電極。遮光金屬圖案LS及儲存電容器Cst之下部電極可整合於第一金屬層ML1之單一圖案中。分支線RBL包含自第二金屬層ML2圖案化而成的第一分支線BLa及第二分支線BLb。
因此，在圖15所示之顯示面板10中，第一金屬層ML1至少包含電晶體TFT之遮光金屬圖案LS及儲存電容器Cst之下部電極。半導體層SEML至少包含電晶體TFT之主動層ACT及儲存電容器Cst之上部電極CE。第二金屬層ML2至少包含電晶體TFT之電極及分支線BLa及BLb(及圖15中之RBL)。
在圖8所示之顯示面板10中，電晶體TFT、儲存電 容器Cst及分支線RBL之剖面結構可如圖16所示而簡單示意。儲存電容器Cst可實現於圖17所示之結構中。
參照圖16及圖17，第一金屬層ML1至少包含電晶體TFT之遮光金屬圖案LS。第一金屬層ML1可更包含儲存電容器Cst之下部電極。半導體層SEML至少包含電晶體TFT之主動層ACT、儲存電容器Cst之中間電極CE2及分支線RBL。第二金屬層ML2至少包含電晶體TFT之電極及儲存電容器Cst之上部電極CE1。
圖16所示之儲存電容器Cst之中間電極CE2可使用金屬化半導體層來實現。如圖16所示，儲存電容器Cst可包含在第一金屬層ML1與半導體層SEML之間的一第一電容器Cst1，以及在半導體層SEML與第二金屬層ML2之間的一第二電容器Cst2。如圖17所示，在另一實施例中，儲存電容器Cst可實現為在半導體層SEML與第二金屬層ML2之間的一電容器。
當半導體層SEML係單層的半導體層時，半導體層SEML可局部金屬化。圖式中省略的第三金屬層可形成於半導體層SEML上。第三金屬層設置於半導體層SEML上且在第一金屬層ML1與第二金屬層ML2之間。
分支線RBL包含重疊於開口APT之發光區域的單層分支線。由於單層分支線係由透明的金屬化半導體層所形成，故單層分支線可重疊於發光區域以擴大開口。
在圖8所示之顯示面板中，電晶體之電極及儲存電 容器之電極可如圖18所示連接於半導體層及金屬層的堆疊結構。
參照圖18，電晶體TFT之主動層ACT可具有其中堆疊有半導體層SEML及第三金屬層ML3的多層結構。電晶體TFT之源極電極S及汲極電極D經由貫穿第一絕緣層GI的接觸孔而接觸於在半導體層SEML上之第三金屬層ML3。
儲存電容器Cst之中間電極CE2可具有其中堆疊有半導體層SEML及第三金屬層ML3的多層結構。在此情況下，無需金屬化中間電極CE2之半導體層SEML。
墊部PAD可包含由第一金屬層ML1所形成之一第一電極PE1、由第二金屬層ML2所形成之一第二電極PE2及形成於第二電極PE2上之一第三電極PE3。第二電極PE2經由貫穿緩衝層BUF的接觸孔而接觸於第一電極PE1。第三電極PE3係由與發光元件OLED之陽極AND相同的透明電極材料所製成且與陽極AND同時製成。源極驅動器12之輸出針腳係經由各向異性導電膜(anisotropic conductive film，ACF)而連接於墊部PAD之第三電極PE3。
在圖8所示之顯示面板10中，第一金屬層之圖案及半導體圖案與圖19者相同。
參照圖19，第一金屬層ML之圖案至少包含一垂直電力線VDDV、一參考電壓線RL、資料線DL1至DL4及一遮光金屬圖案LS。
半導體圖案至少包含第一半導體圖案SEM1至第六半導體圖案SEM6。第一半導體圖案SEM1包含經由接觸孔RH3而連接於參考電壓線RL的一分支線。
分支線RBL之半導體圖案包含金屬化的一線部SEM1-1及一分支部SEM1-2，其中線部SEM1-1沿第一方向x橫越子像素之至少一者的發光區域，分支部SEM1-2沿與第一方向x相交之第二方向y自線部SEM1-1彎曲並連接於像素電路。
分支線RBL之線部SEM1-1可橫越並重疊於一個或多個子像素之發光區域。多個分支部SEM1-2可連接於一個線部SEM1-1，以使參考電壓Vref可經由分支線RBL而施加於一個或多個子像素。分支部SEM1-2可包含第二開關元件ST2之非金屬化的主動層，以及第二開關元件ST2之多個電極中的至少一電極。分支部SEM1-2可包含與第二開關元件ST2之源極電極及汲極電極接觸的金屬化電極部。
第二半導體圖案SEM2至第五半導體圖案SEM5之每一者與儲存電容器Cst之電極及第一開關元件ST1之源極電極及汲極電極接觸的部分，可予以金屬化。第二半導體圖案SEM2之與儲存電容器Cst之電極及第一開關元件ST1之源極電極及汲極電極接觸的部分，可予以金屬化。第六半導體圖案SEM6可在驅動元件DT之源極電極及汲極電極的位置予以金屬化。
參考電壓線RL使用金屬化半導體圖案來實現。在此情況下，如圖20所示，由於第一半導體圖案SEM1及參考電壓線 RL彼此共平面連接，故接觸孔並非必要。參考電壓線RL連接於像素電路之第二開關元件ST2。當參考電壓線RL及第二開關元件ST2之汲極電極如圖21A所示經由接觸孔連接時，存在接觸孔之電阻Rcnt及參考電壓線RL之線電阻Rr。當參考電壓線RL及第二開關元件ST2之汲極電極如圖21B所示直接連接而無接觸孔時，其間僅存在參考電壓線RL之線電阻Rr。
當參考電壓線RL使用金屬化半導體圖案來實現時，為了避免參考電壓線與水平電力線VDDH之間的短路，水平電力線VDDH可由與半導體層間隔且有絕緣層介於其之間的第一金屬層ML1或第二金屬層ML2所製成。
在修復製程中，當使缺陷子像素變暗時，需要使節點斷線，即驅動元件DT與發光元件OLED之陽極AND之間的線路。能夠將陽極熔化之雷射光束的波長可相異於能夠熔化金屬及半導體層之雷射光束的波長。舉例而言，可使用具有266nm之波長的雷射光束來熔化用作為陽極之ITO。另一方面，可使用具有1,064nm之波長的雷射光束來熔化分支線之半導體層。在此情況下，需要個別之用以使陽極斷線的雷射裝置及用以使分支線斷線的雷射裝置，而會增加修復製程時間。在本揭露之第三實施例中，為了在雷射製程中使用一個雷射裝置同時使陽極及分支線斷線，分支線可實現成圖22及圖23所示之結構。
圖22係根據本揭露之第三實施例之顯示裝置的平面圖。圖23係圖22中沿切割線I-I’截取之剖面圖。於本實施例中， 在修復製程中，可使用具有相同波長之雷射光束同時使發光元件OLED之陽極及分支線RBL斷線。圖22及圖23係在圖8所示之顯示面板之像素電路中修改之分支線之一部分的放大圖。於本實施例中，與在圖8中相同之部件標註相同的參考符號，且省略其詳細描述。
參照圖22及圖23，分支線RBL包含沿第一方向x之長形的一線部RBL-1，以及沿與第一方向x相交之第二方向y自線部RBL-1彎曲並連接於像素電路的一分支部RBL-2。線部RBL-1連接於參考電壓線RL且與資料線DL1及DL2相交。
分支線RBL之線部RBL-1具有在子像素之發光區域與像素電路之間橫越一個或多個子像素的長度。線部RBL-1之至少一部分在子像素之發光區域與閘極線GL之間重疊於發光元件OLED之陽極AND。線部RBL-1之至少一部分可重疊於堤部BNK。
多個分支部RBL-2可連接於一個線部RBL-1，以使參考電壓Vref可經由分支線RBL而施加於一個或多個子像素。分支部RBL-2在對應的子像素中包含第二開關元件ST2之非金屬化主動層，以及與第二開關元件ST2之源極電極及汲極電極接觸的金屬化電極部。分支部RBL-2之至少一部分重疊於發光元件OLED之陽極AND。分支部RBL-2之至少一部分可重疊於堤部BNK。
如圖23所示，線部RBL-1之至少一部分及分支部 RBL-2之至少一部分具有其中堆疊有半導體層SEM及第三金屬層ML3的多層結構。第三金屬層ML3可由選自銅(Cu)及鉬鈦(MoTi)之任一者所製成，或可為其中堆疊有銅(Cu)及鉬鈦(MoTi)之雙金屬層。由於線部RBL-1之第三金屬層ML3，線部RBL-1可設置於避開一開口之一發光區域的一路徑中。舉例而言，其中有第三金屬層ML3存在之線部RBL-1之一部分，可設置於子像素之發光區域與閘極線GL之間。
當具有如圖22及圖23所示之像素結構的顯示面板10中檢測出缺陷子像素時，進行修復製程。在修復製程中，為了使缺陷子像素變暗，會將雷射光束照射至用以將電力(Vref或EVDD)供應至像素電路的電力線路上。可使用在一般雷射裝置中所產生之具有1,064nm之波長的雷射光束來切割金屬線路。在修復製程中，可在不改變雷射光束之波長的情況下，將雷射光束照射至其中第三金屬層ML3及陽極AND彼此重疊的分支線RBL之一部分上(例如沿圖22及圖23中之線I-I’)一次，從而使分支線RBL斷線。在此情況下，雖未使第三金屬層ML3下方之半導體層SEM斷線，但因半導體層SEM處在非金屬化的狀態下，故有斷線的效果。
修復製程可更包含使用雷射光束使水平電力線VDDH及第一開關元件ST1之閘極電極斷線。
如圖24所示，分支線RBL之線部RBL-1及分支部RBL-2之至少部分可實現成包含金屬化半導體層之單層結構。舉 例而言，分支部RBL-2之至少一部分可具有其中堆疊有半導體層SEM及第三金屬層ML3的多層結構。由於金屬化半導體層為透明的，故金屬化半導體層可重疊於子像素之發光區域，而可擴大包含發光區域的開口。在修復製程中，如圖23及圖24所示，雷射光束可照射至線部RBL-1或分支部RBL-2中之陽極AND及分支線RBL之三金屬層ML3彼此重疊之一部分上，從而同時使連接於缺陷子像素之陽極AND及分支線RBL斷線。
根據本揭露，在用以將參考電壓供應至像素電路的分支線中橫越子像素之發光區域的部分，係由透明的半導體層所形成，從而擴大像素之發光區域且增加開口率。
根據本揭露，使用雙電容器結構來增加像素電路之儲存電容器的容量，從而縮減由像素電路所佔的面積，以擴大發光區域且進一步增加開口率。
根據本揭露，電晶體之電極連接於在接觸孔中之金屬化半導體層或形成於半導體層上之金屬層，從而降低接觸孔的電阻以縮減接觸孔的尺寸。再者，減少接觸孔的數量以縮減由像素電路所佔的面積，從而擴大發光區域且進一步增加開口率。
在本揭露之修復方法中，在其中分支線之至少一部分重疊於子像素之發光區域而因此擴大子像素之發光區域及開口的顯示面板中，在不改變雷射光束之波長的情況下，將雷射光束照射至其中發光元件之陽極及分支線之金屬層彼此重疊的部分上一次，從而同時使連接於缺陷子像素之陽極及分支線斷線。
本揭露之效果不以上述效果為限，本領域中具有通常知識者可自申請專利範圍之描述清楚理解其他效果。
上述由本揭露所達成之目的、用以達成目的之手段及本揭露之效果，並非特定申請專利範圍之基本特徵，故申請專利範圍之範疇不以本揭露之實施例為限。
雖本揭露之實施例已參照附圖詳述，但本揭露不以此為限，且在不脫離本揭露之技術概念的情況下，可在多種相異形式下實現。因此，揭露於本揭露之實施例僅提供用於說明性目的，而非旨在限制本揭露之技術概念。本揭露之技術概念的範疇不以此為限。因此，應理解為上述實施例在所有方面皆為示例性的，而非限制本揭露。本揭露之保護範疇應基於以下申請專利範圍來解釋，且在其均等範疇中之所有技術概念應解釋為落入本揭露之範疇內。
AND:陽極
APT:開口
BNK:堤部
CA:電路部
CH2:接觸孔
Cst:儲存電容器
DL1、DL2、DL3、DL4:資料線
DT:驅動元件
EA:發光部
EH4:第一電力接觸孔
EH5:源極接觸孔
F:區域
GL:閘極線
RBL:分支線
RH3:接觸孔
RL:參考電壓線
SP1、SP2、SP3、SP4:子像素
ST1:第一開關元件
ST2:第二開關元件
STH3、STH4:接觸孔
VDDH:水平電力線
VDDV:垂直電力線

Claims (20)

  1. 一種顯示面板，包括：多個像素電路，定義有一發光區域，以經由該發光區域發出來自一發光元件之一光線；一電力線，用以將一像素驅動電壓施加於該些像素電路；一參考電壓線，用以被施加低於該像素驅動電壓之一參考電壓；以及一分支線，連接於該參考電壓線，以將該參考電壓施加於該些像素電路之其中之一者或多者，其中該分支線之至少一部分包括一金屬化半導體層。
  2. 如請求項1所述之顯示面板，其中該分支線之該金屬化半導體層之至少一部分重疊於各包括其中一該像素電路之多個子像素中之至少一者的該發光區域。
  3. 如請求項1所述之顯示面板，更包括設置於該發光元件之一陽極上的一堤部(bank)，其中該堤部露出該陽極之一部分，並定義包括該發光區域之一開口，且該分支線之該金屬化半導體層之至少一部分在該開口內與該陽極重疊。
  4. 如請求項1所述之顯示面板，其中該電力線包括：一第一電力線，沿一第一方向連接於該些像素電路，以將該像素驅動電壓施加於該些像素電路；以及 一第二電力線，在與該第一方向相交之一第二方向具有一長線形狀，並連接於該第一電力線；其中該第一電力線之至少一部分具有一多層結構，於該多層結構中堆疊有一半導體層及一金屬層。
  5. 如請求項1所述之顯示面板，更包括：多個資料線，被施加一資料電壓；以及多個閘極線，被施加一掃描訊號；其中該分支線之一半導體層包括：一線部，沿一第一方向橫越該些像素電路中之至少一者之該發光區域；以及一分支部，沿與該第一方向相交之一第二方向自該線部彎曲，並連接於該些像素電路；其中該線部之至少一部分包括該金屬化半導體層，該些像素電路各包括一個或多個電晶體，該分支部包括具有一半導體區域之該電晶體的一主動層以及該電晶體之多個電極中之至少一者；在該分支部中，該電晶體之該電極包括一金屬化半導體層，或包括堆疊之一半導體層及一金屬層。
  6. 如請求項1所述之顯示面板，其中該分支線包括：一單層分支線，包括該金屬化半導體層；以及一多層分支線，連接於該單層分支線並具有一多層結構，於該多層結構中堆疊有一半導體層及一金屬層； 其中該單層分支線之至少一部分重疊於該些像素電路中之至少一者的該發光區域，具有該多層結構之該多層分支線連接於該些像素電路；在具有該多層結構之該多層分支線中，在該金屬層下方之該半導體層包括在一非金屬化狀態之一半導體；具有該多層結構之該分支線與相鄰的該些像素電路之間的多個資料線相交。
  7. 如請求項1所述之顯示面板，其中該參考電壓線包括與該分支線之一半導體層直接連接的一金屬化半導體層。
  8. 如請求項1所述之顯示面板，其中該分支線包括沿一第一方向的長形的一線部，以及沿與該第一方向相交之一第二方向自該線部彎曲並連接於該些像素電路的多個分支部，且該線部之至少一部分及該分支部之至少一部分具有一多層結構，於該多層結構中堆疊有一半導體層及一金屬層。
  9. 如請求項8所述之顯示面板，其中在該線部及該分支部中，該金屬層設置於一路徑，該路徑避開分別包括該些像素電路之多個子像素中之至少一者的該發光區域。
  10. 如請求項9所述之顯示面板，其中在該線部或該分支部中，該半導體層及該金屬層重疊於該發光元件之一陽極。
  11. 如請求項8所述之顯示面板，其中該線部更包括一金屬化半導體層，該金屬化半導體層重疊於分別包括該些像素電路之多個子像素中之至少一者的該發光區域。
  12. 一種顯示面板，包括：多個像素電路，各包括：用以驅動發光元件的一驅動元件、設置於該驅動元件下方的一遮光金屬層，以及連接於該驅動元件之一閘極電極的一電容器；一電力線，用以將一像素驅動電壓施加於該些像素電路；一參考電壓線，用以被施加低於該像素驅動電壓之一參考電壓；以及一分支線，連接於該參考電壓線，以將該參考電壓施加於該些像素電路之其中之一者或多者；其中該些像素電路之剖面結構包括：一第一金屬層、用於覆蓋該第一金屬層的一緩衝層、形成於該緩衝層上以覆蓋該驅動元件之一半導體層的一絕緣層以及形成於該絕緣層上的一第二金屬層，該第一金屬層包括在該驅動元件下方的該遮光金屬層及該電容器之一下部電極，該第二金屬層包括該驅動元件之該閘極電極、一源極電極及一汲極電極，該半導體層包括形成該驅動元件之一通道的一主動層，該分支線之至少一部分包括設置成與該半導體層共平面的一金屬化半導體層。
  13. 如請求項12所述之顯示面板，其中該像素驅動電壓施加於該驅動元件之該汲極電極， 該些像素電路各包括：一第一開關元件，用以響應於一掃描訊號而將一資料電壓施加於該驅動元件之該閘極電極及該電容器；以及一第二開關元件，用以響應於該掃描訊號而將該參考電壓施加於該驅動元件之該源極電極，該電容器包括：一第一電容器，包括與該下部電極相對的一中間電極，且該緩衝層介於該下部電極與該中間電極之間；以及一第二電容器，包括與該中間電極相對的一上部電級，該絕緣層介於該中間電極與該上部電極之間；其中該中間電極包括設置於該緩衝層上的一金屬化半導體圖案，該第二金屬層更包括該第一開關元件及該第二開關元件之每一者的一閘極電極、一源極電極及一汲極電極，且該第二金屬層更包括該電容器之該上部電極。
  14. 如請求項12所述之顯示面板，其中該分支線包括：一單層分支線，包括該金屬化半導體層；以及一多層分支線，連接於該單層分支線並具有一多層結構，於該多層結構中堆疊有一半導體層及一金屬層；其中設置於具有該多層結構之該多層分支線中的該金屬層係設置於該半導體層上且位於該第一金屬層與該第二金屬層之間。
  15. 如請求項14所述之顯示面板，其中該驅動元件之該源極電極經由貫穿該絕緣層之接觸孔而連接於該分支線，且該分支線之金屬化半導體層或該分支線之該金屬層在該接觸孔內與該驅動元件之該源極電極連接。
  16. 一種顯示面板之修復方法，該顯示面板包括：用以將一像素驅動電壓施加於多個像素電路的一電力線、用以被施加低於該像素驅動電壓之一參考電壓的一參考電壓線，以及連接於該參考電壓線以將該參考電壓施加於該些像素電路之其中之一者或多者的一分支線，該修復方法包括：在不改變一雷射光束之一波長的情況下照射該雷射光束，以斷開該分支線及該發光元件之一陽極，其中該分支線之至少一部分包括一金屬化半導體層。
  17. 如請求項16所述之顯示面板之修復方法，其中該分支線更包括一多層結構，該多層結構中堆疊有一半導體層及一金屬層，且該雷射光束照射於該分支線之該多層結構及該陽極彼此重疊之位置上。
  18. 如請求項17所述之顯示面板之修復方法，其中該多層結構之該半導體層係形成為在一非金屬化狀態之一半導體。
  19. 如請求項16所述之顯示面板之修復方法，其中該分支線之該金屬化半導體層之至少一部分與分別包括該些像素電路之多個子像素中之至少一者的一發光區域相重疊。
  20. 如請求項17所述之顯示面板之修復方法，其中該多層結構之該半導體層包括一氧化物半導體，且該多層結構之該金屬層包括選自銅(Cu)及鉬鈦(MoTi)之任一者或堆疊有銅(Cu)及鉬鈦(MoTi)之一雙金屬層。
TW109146881A 2019-12-30 2020-12-30 顯示面板及其修復方法 TWI751871B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0178609 2019-12-30
KR20190178609 2019-12-30
KR1020200114773A KR20210086441A (ko) 2019-12-30 2020-09-08 표시패널과 그 리페어 방법
KR10-2020-0114773 2020-09-08

Publications (2)

Publication Number Publication Date
TW202125811A TW202125811A (zh) 2021-07-01
TWI751871B true TWI751871B (zh) 2022-01-01

Family

ID=76894190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146881A TWI751871B (zh) 2019-12-30 2020-12-30 顯示面板及其修復方法

Country Status (4)

Country Link
US (2) US11925084B2 (zh)
JP (2) JP7198260B2 (zh)
KR (1) KR20210086441A (zh)
TW (1) TWI751871B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230064698A (ko) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150129903A1 (en) * 2008-05-13 2015-05-14 Sony Corporation Display device
TW201626356A (zh) * 2015-01-07 2016-07-16 三星顯示器有限公司 液晶顯示器
TW201701265A (zh) * 2008-11-28 2017-01-01 半導體能源研究所股份有限公司 顯示裝置和包括該顯示裝置的電子裝置
TW201816999A (zh) * 2016-07-29 2018-05-01 Ｌｇ顯示器股份有限公司 顯示裝置
TW201818392A (zh) * 2016-11-03 2018-05-16 比利時商愛美科公司 用於主動式矩陣顯示器的電源線電壓降補償
US20180323251A1 (en) * 2016-07-29 2018-11-08 Lg Display Co., Ltd. Display device
TW201915992A (zh) * 2017-09-28 2019-04-16 南韓商樂金顯示科技股份有限公司 有機發光顯示裝置與其驅動方法
TW201926672A (zh) * 2017-11-29 2019-07-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體陣列基板、包含該基板的有機發光二極體顯示裝置及製造該顯示裝置的方法
US20190332212A1 (en) * 2018-04-27 2019-10-31 Samsung Display Co., Ltd. Display device and touch sensor including touch sensing electrodes

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253644A (ja) * 1987-04-10 1988-10-20 Nec Corp 半導体装置
JP4896314B2 (ja) * 2000-08-04 2012-03-14 株式会社半導体エネルギー研究所 表示装置
JP2004253511A (ja) 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置
KR20070049740A (ko) 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
US8283967B2 (en) 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8912547B2 (en) 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
US9911799B2 (en) 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
KR102063988B1 (ko) 2013-09-25 2020-01-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102140444B1 (ko) * 2013-11-06 2020-08-04 엘지디스플레이 주식회사 유기발광표시장치
KR102049793B1 (ko) 2013-11-15 2020-01-08 엘지디스플레이 주식회사 유기전계발광 표시장치
KR101658716B1 (ko) 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
KR102458864B1 (ko) * 2015-10-16 2022-10-26 엘지디스플레이 주식회사 유기발광 표시장치
JP6764248B2 (ja) * 2016-04-26 2020-09-30 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置
KR20170124065A (ko) * 2016-04-29 2017-11-09 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
KR20170135650A (ko) * 2016-05-31 2017-12-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 리페어 방법
KR102473223B1 (ko) 2016-06-30 2022-12-02 엘지디스플레이 주식회사 유기전계발광표시장치
KR20180047540A (ko) 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
JP7117131B2 (ja) 2018-04-10 2022-08-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置及び表示装置の製造方法
KR102571354B1 (ko) * 2018-05-16 2023-08-28 엘지디스플레이 주식회사 전계발광 표시장치
CN110767696A (zh) * 2018-12-28 2020-02-07 云谷（固安）科技有限公司 显示面板及其制备方法、透明oled基板、阵列基板
US11264443B2 (en) 2019-03-29 2022-03-01 Boe Technology Group Co., Ltd. Display substrate with light shielding layer and manufacturing method thereof, and display panel
US11437440B2 (en) * 2019-07-05 2022-09-06 Hefei Boe Joint Technology Co., Ltd. Array substrate having detection and compensation lead lines, display apparatus, method of fabricating array substrate, and pixel driving circuit having connection bridge
KR20210016114A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
KR20210035358A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
EP3846216A1 (en) * 2019-12-30 2021-07-07 LG Display Co., Ltd. Display panel and repair method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150129903A1 (en) * 2008-05-13 2015-05-14 Sony Corporation Display device
US20150357391A1 (en) * 2008-05-13 2015-12-10 Sony Corporation Display device with transistor sampling for improved performance
TW201701265A (zh) * 2008-11-28 2017-01-01 半導體能源研究所股份有限公司 顯示裝置和包括該顯示裝置的電子裝置
TW201626356A (zh) * 2015-01-07 2016-07-16 三星顯示器有限公司 液晶顯示器
TW201816999A (zh) * 2016-07-29 2018-05-01 Ｌｇ顯示器股份有限公司 顯示裝置
US20180323251A1 (en) * 2016-07-29 2018-11-08 Lg Display Co., Ltd. Display device
TW201818392A (zh) * 2016-11-03 2018-05-16 比利時商愛美科公司 用於主動式矩陣顯示器的電源線電壓降補償
TW201915992A (zh) * 2017-09-28 2019-04-16 南韓商樂金顯示科技股份有限公司 有機發光顯示裝置與其驅動方法
TW201926672A (zh) * 2017-11-29 2019-07-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體陣列基板、包含該基板的有機發光二極體顯示裝置及製造該顯示裝置的方法
US20190332212A1 (en) * 2018-04-27 2019-10-31 Samsung Display Co., Ltd. Display device and touch sensor including touch sensing electrodes

Also Published As

Publication number Publication date
JP7198260B2 (ja) 2022-12-28
JP2023030049A (ja) 2023-03-07
TW202125811A (zh) 2021-07-01
US11925084B2 (en) 2024-03-05
JP2021110932A (ja) 2021-08-02
KR20210086441A (ko) 2021-07-08
US20240172501A1 (en) 2024-05-23
US20230120823A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
CN109728033B (zh) 显示装置及其制造方法
CN113129824B (zh) 显示面板及其修复方法
KR102578834B1 (ko) 유기 발광 표시 장치
JP6397882B2 (ja) 有機発光表示装置
KR20170127622A (ko) 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
KR102659044B1 (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
US11882732B2 (en) Display device
CN109994513B (zh) 显示装置及制造该显示装置的方法
US8514211B2 (en) Display panel
KR20150057407A (ko) 유기전계발광표시장치
CN111326673B (zh) 显示装置
US20240172501A1 (en) Display panel and repair method thereof
CN111009552B (zh) 显示装置
CN113809131A (zh) 显示装置
JP5212683B2 (ja) トランジスタパネル及びその製造方法
KR20170026900A (ko) 유기발광 표시장치
WO2021005855A1 (ja) 表示装置
KR20180002436A (ko) 상부 발광형 유기발광 다이오드 표시장치
KR20220061335A (ko) 디스플레이 장치
KR100639010B1 (ko) 발광표시장치 및 그 제조방법
US20240122007A1 (en) Display apparatus
US20240074285A1 (en) Display device and method for repairing the same
KR20180014383A (ko) 유기발광 표시장치
KR20180014324A (ko) 유기발광 표시장치
KR20240007849A (ko) 박막트랜지스터, 유기 발광 표시 패널 및 그의 제조 방법