TWI747008B - 多層電路基板及其製造方法 - Google Patents

多層電路基板及其製造方法 Download PDF

Info

Publication number
TWI747008B
TWI747008B TW108125558A TW108125558A TWI747008B TW I747008 B TWI747008 B TW I747008B TW 108125558 A TW108125558 A TW 108125558A TW 108125558 A TW108125558 A TW 108125558A TW I747008 B TWI747008 B TW I747008B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
interlayer insulating
pattern layer
insulating layer
Prior art date
Application number
TW108125558A
Other languages
English (en)
Other versions
TW202008865A (zh
Inventor
李在洙
朴孝振
李成進
金東坤
Original Assignee
韓商斯天克有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商斯天克有限公司 filed Critical 韓商斯天克有限公司
Publication of TW202008865A publication Critical patent/TW202008865A/zh
Application granted granted Critical
Publication of TWI747008B publication Critical patent/TWI747008B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種改善在製造多層電路基板時發生的板彎問題的多層電路基板及其製造方法。根據本發明的多層電路基板為形成有具備電路功能的圖案層的基板，包括：基材層；第二圖案層，在所述基材層的一面形成；第一圖案層，在所述第二圖案層上形成；及層間絕緣層，在所述第一圖案層與所述第二圖案層之間形成，在所述第二圖案層上的一部分形成，而與形成所述第一圖案層的區域對應。

Description

多層電路基板及其製造方法
本發明係有關於電路基板及其製造方法，更詳細地，係有關於一種多層電路基板及其製造方法。
多層印刷電路基板(Multilayer Printed Circuit Board)是指層積多個印刷電路基板而形成三層以上的配線板面的基板。上述的多層印刷電路基板在電路基板上附加設置有層間絕緣層，而形成層疊(layer up)。
當製造多層電路基板時，在電路基板上附加的層間絕緣層形成於除了電路基板的連接端子部之外的幾乎電路基板的全面。
但，如上述地，在電路基板上形成有層間絕緣層的多層電路基板，因一面與另一面之間的應力差異使得平坦性降低而發生板彎(bowing)現象。並且，在基層電路基板的兩側層積的圖案層數不對稱的情況下繼續層疊時，此類應力差異更加大，而使得板彎發生問題更嚴重。
本發明要解決的技術問題是提供一種為了改善在製造多層電路基板時發生的板彎問題的多層電路基板及其製造方法。
本發明要解決的技術問題並非限定於以上言及的問題，本發明的技術領域的普通技術人員應當明確理解未說明的其他技術問題。
用於解決上述的技術問題，本發明的多層電路基板的一面(aspect)包括：基材層；第二圖案層，在所述基材層的一面形成；第一圖案層，在所述第二圖案層上形成；及層間絕緣層，在所述第一圖案層與所述第二圖案層之間形成，在所述第二圖案層上的一部分形成，而與形成所述第一圖案層的區域對應。
所述層間絕緣層形成所述基材層的整體面積的1%~50%的面積。
如果所述層間絕緣層形成至少兩個以上的層，上部層間絕緣層的面積小於或等於下部層間絕緣層的面積。
所述層間絕緣層在每次所述基材層上附加圖案層時形成於鄰接的兩個圖案層之間，並且，與鄰接的兩個圖案層中的上部圖案層的形成區域對應地形成。
所述層間絕緣層是將液狀的聚醯亞胺(polyimide)成分印刷或塗覆在兩個圖案層之間後使其硬化而形成。
所述多層電路基板，還包括：第三圖案層，在所述基材層的另一面形成，所述第三圖案層藉由形成於所述基材層的導通孔及形成於所述層間絕緣層的導通孔而與所述第一圖案層和所述第二圖案層電性連接，所述第一圖案層藉由形成於所述層間絕緣層的導通孔與所述第二圖案層電性連接。
所述第一圖案層和所述第二圖案層還包括形成於除了端子部的剩餘區域形成的保護層。
所述第一圖案層和所述第二圖案層藉由銅、鋁及鐵中的其中一個金屬而形成，並且，藉由蝕刻技術(etching process)、加色法(additive process)、半加成法(semi additive process)及印刷法中的其中一個技術而進行電鍍。
所述基材層利用聚醯亞胺成分、聚酯纖維(polyester)成分、聚對苯二甲酸乙二醇酯(polyethylene terephthalate)成分、聚萘二甲酸乙二醇酯(polyethylene naphthalene)成分、聚碳酸酯(polycarbonate)成分及環氧樹脂(epoxy)成分中的其中一個成分，以薄膜形態形成。
所述多層電路基板還可包括硬化劑(stiffner)，其層積在所述基材層的表面，以強化所述基材層。
用於解決上述技術問題，本發明的多層電路基板製造方法的一面(aspect)，包括如下步驟：在基材層的一面形成第二圖案層，而形成基層電路基板；在所述第二圖案層上部的一部分形成層間絕緣層，使其與將要形成第一圖案層的區域對應；在所述層間絕緣層上形成所述第一圖案層；及在除了所述第一圖案層和所述第二圖案層的端子部區域的剩餘區域形成保護層。
本發明的多層電路基板製造方法，在所述基材層的另一面還可形成第三圖案層，並且，在所述基材層上形成所述第二圖案層和所述第三圖案層之前，還可包括在所述基材層上形成導通孔的步驟。
形成所述基層電路基板的步驟，包括如下步驟：在所述基材層的兩面層壓(laminate)感光膠膜(Dry Film Resist)；在所述基材層的兩面形成電鍍抗蝕層圖案；在所述基材層的兩面的藉由所述電鍍抗蝕層圖案裸露的部分和所述基材層的導通孔內形成金屬層，並連接所述金屬層；及去除所述感光膠膜，而在所述基材層的兩面形成包括所述第二圖案層和所述第三圖案層的所述基層電路基板。
形成所述第一圖案層的步驟包括如下步驟：在所述層間絕緣層上形成金屬層；在所述層間絕緣層上形成導通孔；在所述金屬層上層壓感光膠膜；藉由層壓的所述感光膠膜形成電鍍抗蝕層圖案；藉由電鍍技術在所述層間絕緣層上形成所述第一圖案層，並且，藉由在所述層間絕緣層上形成的導通孔和在所述基材層上形成的導通孔，將所述第一圖案層和所述第二圖案層電性連接；去除所述電鍍抗蝕層圖案；及去除在所述第二圖案層的圖案之間裸露的金屬層。
所述多層電路基板製造方法，在形成所述保護層的步驟之後還包括如下步驟：在所述端子部區域安裝元件而製造多層電路基板。
其他實施例的詳細事項包含在詳細的說明及附圖中。
100:多層電路基板
110:基材層
111:金屬層
112:金屬層
113:導通孔
120:圖案層
121:第一圖案層
122:第二圖案層
123:第三圖案層
130:層間絕緣層
140:保護層
150:基層電路基板
160:端子部
161:連接端子區域
162:連接端子區域
163:連接端子區域
170:元件
S210:步驟
S220:步驟
S230:步驟
S240:步驟
S250:步驟
S260:步驟
S270:步驟
S310:步驟
S320:步驟
S330:步驟
S340:步驟
S350:步驟
S410:步驟
S420:步驟
S430:步驟
S440:步驟
S450:步驟
S460:步驟
圖1為根據本發明的一實施例的多層電路基板的截面圖；圖2A及圖2B為比較現有的多層電路基板與本實施例的多層電路基板的附圖；圖3為概略圖示根據本發明的一實施例的多層電路基板製造方法的流程圖；圖4至圖9為用於說明根據本發明的一實施例的多層電路基板製造方法的各個步驟的參照圖；圖10為概略圖示根據本發明的一實施例的基層電路基板形成方法的流程圖；圖11為概略圖示根據本發明的一實施例的第一圖案層形成方法的流程圖。
以下，參照附圖詳細說明本發明的較佳實施例。參照與附圖一同詳細說明的實施例將使得本發明的益處、特徵和達成其的方法更加明確。但，本發明並非限定於以下公開的實施例，可以各種不同的各種形態實施，本實施例只是為了使得本發明的公開更加完整，並向本發明的技術領域的普通技術人員告知本發明的範疇而提供，本發明只藉由申請專利範圍的範疇而被定義。在整篇說明書中相同的參照符號指稱相同構成要素。
元件(elements)或層在其他元件或層的"上(on)"或"上面(on)"是指不僅包括其他元件或層的直接上面，也包括在中間介入其他層或其他元件的情況。相反，如果記述元件在"直接在上面(directlyon)"或"直接在上"是意味著在中間未介入其他元件或層。
如附圖中所示，在空間上相對性的術語"下面(below)"、"下面(beneath)","下部(lower)"、"上(above)"、"上部(upper)"等，是為了便於說明一個元件或構成要素與其他元件或構成要素之間的相互關係而使用。空間上相對性的術語應當理解為附圖中表示的方向之外還包括使用時或動作時元件的相互不同的方向的術語。例如，將附圖中表示的元件翻轉時，以其他元件的"下面(below)"或"下面(beneath)"記述的元件可放置在其他元件的"上面(above)"。從而，示例性的術語"下面"可包括下面和上面的方向。元件也可由其他方向配置，因此，空間上相對性的術語可根據方向進行解釋。
雖然，第一、第二等是為了說明各種元件、構成要素及/或部分而使用，但，上述的元件、構成要素及/或部分並非限定於上述術語。這些術語是為了將一個元件、構成要素或部分與其他元件、構成要素或部分進行區分而 使用。因此，以下言及的第一元件、第一構成要素或第一部分在本發明的技術思想內也可為第二元件、第二構成要素或第二部分。
本說明書中使用的術語是為了說明實施例，而非為了限制本發明。只要未特別言及，在本說明書中單數型包括複數型。說明書中使用的"包括(comprises)"及/或"包括的(comprising)"意味著言及的構成要素、步驟、動作及/或元件並不排除一個以上的其他構成要素、步驟、動作及/或元件的存在或附加。
如果沒有其他定義，本說明書中使用的所有術語(包括技術及科學性術語)可作為本發明的技術領域的普通技術人員能夠共同理解的意義使用。並且，只要未明確地特別定義，在通常使用的詞典中定義的術語不能異常地或過度地解釋。
以下，參照附圖詳細說明本發明的實施例，參照附加的附圖進行說明時，與附圖符號無關地，相同或對應的構成要素賦予相同地參照符號，並省卻重複的說明。
板彎(bowing)問題成為在多層電路基板上安裝電子部件時使得該位置發生差錯，並引發粘接不良的要因。並且，板彎問題還可引發為了與其他電子部件進行組裝而輸送產品時脫離的問題。
本發明提供的多層電路基板是為了改善板彎問題，其特徵為在形成最上層(layer)時在必要區域局部地形成絕緣層區域。以下參照附圖詳細說明本發明。
圖1為根據本發明的一實施例的多層電路基板的截面圖。
參照圖1，多層電路基板100包括基材層110、圖案層120、層間絕緣層130及保護層140。
基材層110為形成既定厚度的基膜(base film)，可形成平板形狀。上述的基材層110可為以聚醯亞胺(polyimide)成分為材料的薄膜形態。但，本實施例並非限定於此。作為一例，基材層110不僅可以聚醯亞胺成分為材料，而且，還可以選自聚酯纖維(polyester)成分、聚對苯二甲酸乙二醇酯(polyethylene terephthalate)成分、聚萘二甲酸乙二醇酯(polyethylene naphthalene)成分、聚碳酸酯(polycarbonate)成分、環氧樹脂(epoxy)成分等高分子樹脂組成的群的物質(軟性材料)為材質，製造成薄膜形態。
為了強化平板的強度，基材層110可包括硬化劑(stiffner；未圖示)。硬化劑可以聚對苯二甲酸乙二醇酯(PET)成分為材質而製造，但，本實施例並非限定於此。
硬化劑可在基材層110的一面或兩面上層積而形成。但，本實施例並非限定於此。即，硬化劑也可在製造基材層110時作為附加成分而混合在基材層110。作為一例，可以選自聚醯亞胺成分、聚酯纖維成分、聚萘二甲酸乙二醇酯成分、聚碳酸酯成分、環氧樹脂成分等的物質為材料製造基材層110時，製造混合有聚對苯二甲酸乙二醇酯成分的硬化劑而提高強度的基材層110。
圖案層120達到電性連接電子部件的配線功能，可直接安裝元件，或安裝與外部設備粘接的端子。上述的圖案層120不僅包括達到電性功能的圖案，還可包括強化圖案、虛擬圖案、接地圖案、遮蔽圖案、再配線圖案等。
圖案層120可在基材層110的一面或兩面層積形成。圖案層120分別在基材層110的兩面形成時，也可藉由在基材層110形成的導通孔113(ex.通孔(through hole)、貫穿孔(via hole)等)而相互電性連接。
圖案層120以銅為材質形成金屬層。但，本實施例並非限定於此。作為一例，圖案層120也可以選自鋁、鐵等金屬組成的群的物質為材質而形成。
圖案層120可藉由製造印刷電路基板的通常的電路形成技術，在基材層110上電鍍(plating)。作為一例，圖案層120可藉由蝕刻技術(etching process)、加色法(additive process)、半加成法(Semi Additive Process)、印刷法(ex.絲網印刷法)等，在基材層110上電鍍。並且，圖案層120也可藉由塗覆、層壓等層積技術在基材層110上形成。
圖案層120可在基材層110的兩面包括一個以上的圖案層而形成。此時，圖案層120可在基材層110的兩面包括相同個數的圖案層而形成。作為一例，圖案層120在基材層110的一面形成第一圖案層121和第二圖案層122，在基材層110的另一面形成第三圖案層123，而在兩面形成有三個圖案層。並且，圖案層120也可只在基材層110的一面形成有兩個以上的圖案層。
並且，考慮到只在一面形成有金屬層的基材層110層積多個的情況，圖案層120也可只在一面形成有兩個以上的第N圖案層(N為2以上的自然數)。
圖案層120包括第一圖案層121、第二圖案層122、第三圖案層123等三個圖案層時，可以如下形態在基材層110上形成。
第二圖案層122在基材層110的一面上形成，第三圖案層123在基材層110的另一面上形成。第二圖案層122和第三圖案層123是藉由如下方法形成：在基材層110的兩面層壓(laminating)感光膠膜(DFR；Dry Film Resist)，並藉由曝光、顯影等而形成電鍍抗蝕層後，將藉由電鍍抗蝕層裸露的金屬層進行電鍍，而形成於基材層110的兩面。
並且，第二圖案層122和第三圖案層123藉由形成於基材層110的導通孔內的金屬層而相互之間電性連接。
基層電路基板150可包括在基材層110和在所述基材層110上直接形成的圖案層(即，第二圖案層122和第三圖案層123)而形成。基層電路基板150在基材層110的兩面去除感光膠膜而形成。
第一圖案層121形成於第二圖案層122上。上述的第一圖案層121可藉由層間絕緣層130在第二圖案層122上形成。即，在第二圖案層122上形成層間絕緣層130，並在該層間絕緣層130上形成第一圖案層121。
並且，第一圖案層121也可未形成於第二圖案層122上，而形成於第三圖案層123上。並且，第一圖案層121也可在第二圖案層122和第三圖案層123都形成。
第一圖案層121與第二圖案層122、第三圖案層123等相同地，在層間絕緣層130上的金屬層上層壓感光膠膜，並藉由曝光、顯影等而形成電鍍抗蝕層後，藉由電解電鍍、無電解電鍍等電鍍技術而形成於層間絕緣層130上。
第一圖案層121可在層間絕緣層130形成以電鍍填充的導通孔後，藉由所述導通孔與第二圖案層122電性連接。並且，第一圖案層121也可藉由形成於層間絕緣層130的導通孔和基材層110的導通孔而與第三圖案層123電性連接。
並且，本實施例可根據需要進行圖案表面處理，而在第一圖案層121、第二圖案層122、第三圖案層123等上形成金屬覆膜。
金屬覆膜可以選自錫、金、鉻等的至少一種金屬為材質而形成。但，本實施例並非限定於此。
金屬覆膜可藉由電鍍方法形成於第一圖案層121、第二圖案層122、第三圖案層123等上。但，本實施例並非限定於此。
層間絕緣層130的作用是達到絕緣功能，可以絕緣體(或電介質)為材質而形成。上述的層間絕緣層130形成於在基材層110的一面上順次地層積的圖案層上，作為一例，形成於第一圖案層121與第二圖案層122之間。
層間絕緣層130可在第二圖案層122上的全面形成。但，此時，在基材層110的兩面之間可發生應力差，在基材層110的一面或兩面層積的層數非對稱地形成，而在多層電路基板100發生板彎現象並深化。
本實施例考慮到上述的問題，將層間絕緣層130形成於第二圖案層122上，但，並非在全面形成，而在基層電路基板150上與形成有藉由層間絕緣層130層積的圖案層(即，第一圖案層121)的區域對應的一部分形成。
本實施例中，即使是在第二圖案層122上面，如果在其上面未形成有第一圖案層121，在該區域則未形成層間絕緣層130。即，未形成層間絕緣層130的區域，包括：在基層電路基板150上形成未與第一圖案層121重疊的圖案的區域；在基層電路基板150上形成的連接端子區域161,162,163。
層間絕緣層130可以液狀聚醯亞胺為材料而形成。上述的層間絕緣層130可在鄰接的兩個圖案層之間印刷(或塗覆)及硬化液狀聚醯亞胺而形成。
層間絕緣層130可形成於基材層110的全體面積中的1%~50%的面積。因為如果形成有層間絕緣層130的面積小於1%的面積，不易確保在層間絕緣層130上形成其他圖案層的空間，並且，如果在第二圖案層122上的整體面積中超過50%的面積上形成層間絕緣層130，因應力不均衡，可能發生板彎現象。
層間絕緣層130可由單層形成，但，根據設計也可形成多層。此時，上部的層間絕緣層與下部的層間絕緣層形成相同的面積，或形成小於下部的層間絕緣層的面積。
層間絕緣層130可形成有導通孔。層間絕緣層130的導通孔的作用是將第一圖案層121與第二圖案層122電性地連接。層間絕緣層130的導通孔可與基材層110的導通孔相同地藉由鐳射而形成，如果層間絕緣層130以感光材料而形成，也可藉由曝光、顯影等而形成。
並且，層間絕緣層130的導通孔與基材層110的導通孔相同地，使得一端的大小和另一端的大小不同地形成，但，本實施例並非限定於此。
並且，雖未圖示，在第三圖案層123上形成有第四圖案層時，層間絕緣層130與第一圖案層121及第二圖案層122的情況相同地，也可形成於第三圖案層123與其上面的第四圖案層之間。並且，在第一圖案層121上形成第五圖案層時，層間絕緣層130也可形成於第一圖案層121與其上面的第五圖案層之間。即，在本實施例中，如果在基材層110的一面上形成有N個圖案層，層間絕緣層130可在該一面上形成有N-1個。
保護層140是為了保護第一圖案層121和第二圖案層122，可在形成有第一圖案層121、第二圖案層122、層間絕緣層130等的基材層110的一面上形成。但，保護層140未形成於與端子結合的部分。即，保護層140可形成於基材層110的一面上的除了結合端子的區域的剩餘區域。
保護層140以阻焊劑(solder resist)為材料而形成。但，本實施例中，保護層140的材料並非限定於阻焊劑。
保護層140可印刷阻焊劑而形成。但，本實施例中，保護層140的形成方法並非限定於印刷方法。
圖2A及圖2B為比較現有的多層電路基板和本實施例的多層電路基板的附圖。
如圖2A所示，現有的非對稱形態的多層電路基板，因板彎現象的差異顯示為22mm。相反，如圖2B所示，本實施例的多層電路基板，因板彎現象的差異為2mm，從而，與以往相比得到顯著的改善。
其次，說明製造根據本實施例的多層電路基板的方法。圖3為概略圖示根據本發明的一實施例的多層電路基板製造方法的流程圖。
首先，準備在兩面形成有金屬層111,112的基材層110(S210)。如圖4所示，上述的基材層110為基材，可以聚醯亞胺薄膜為材質而形成。並且，雖未圖示，也可只在基材層110的一面形成金屬層。
在基材層110的兩面形成的金屬層111,112可由銅層形成。金屬層111,112可藉由電解電鍍、無電解電鍍等電鍍方法形成於基材層110的兩面。但，本實施例並非限定於此。
然後，在基材層110的既定的位置形成貫通兩面的導通孔(S220)。
然後，藉由電路形成技術在基材層110的兩面上形成第二圖案層122和第三圖案層123，而形成基層電路基板150(S230)。上述的基層電路基板150如同圖5所示。
本實施例中可按照如下順序形成基層電路基板150。但，其只是一個示例，本實施例並非限定於此。
圖10為概略圖示根據本發明的一實施例的基層電路基板形成方法的流程圖。以下說明參照圖10。
首先，在基材層110的兩面層壓感光膠膜(DFR)(S310)。
然後，藉由曝光、顯影等在基材層110的兩面形成電鍍抗蝕層圖案(S320)。
然後，在基材層110的兩面上藉由電鍍抗蝕層裸露的部分和基材層110的導通孔內形成金屬層，而形成使得基材層110的兩面相互電性連接的圖案(S330)。
本實施例中可藉由金屬電鍍(ex.銅電鍍)在藉由電鍍抗蝕層裸露的部分和基材層110的導通孔內形成金屬層。此時，電鍍方法可利用電解電鍍、無電解電鍍等。
然後，從基材層110的兩面去除感光膠膜(S340)。
然後，從除了形成有圖案的部分的剩餘部分去除金屬層，而完成圖案(S350)。完成圖案後即可完成在基材層110的一面形成第二圖案層122，在基材層110的另一面形成第三圖案層123的基層電路基板150。
並且，第二圖案層122和第三圖案層123可包括安裝元件或與外部設備連接的端子部。本實施例中第一圖案層121也與第二圖案層122、第三圖案層123等相同地形成有端子部。
再次參照圖3進行說明。
形成基層電路基板150後，在第二圖案層122上形成層間絕緣層130(S240)。在基層電路基板150上形成層間絕緣層130的結構如圖6所示。
層間絕緣層130形成於除了第二圖案層122的端子部和在基層電路基板150上未形成層積的圖案的電路區域的部分。即，層間絕緣層130形成於在基層電路基板150上對應於將形成藉由層間絕緣層130層積的圖案的區域的部分形成。本實施例中在層間絕緣層130上形成的圖案為第一圖案層121。
然後，在層間絕緣層130上形成第一圖案層121(S250)。在層間絕緣層130上形成第一圖案層121的結構如圖7所示。
本實施例可按照如下順序在層間絕緣層130上形成第一圖案層121。但，其只是一個示例，本實施例並非限定於此。
圖11為概略圖示根據本發明的一實施例的第一圖案層形成方法的流程圖。以下說明參照圖11。
首先，在層間絕緣層130上形成金屬層(S410)。
然後，在層間絕緣層130形成導通孔，而使得第二圖案層122裸露(S420)。
然後，在金屬層上層壓感光膠膜(S430)。
然後，藉由曝光、顯影等利用在層間絕緣層130上層壓的感光膠膜形成電鍍抗蝕層圖案(S440)。
然後，藉由電解電鍍、無電解電鍍等電鍍技術在層間絕緣層130上形成第一圖案層121(S450)。此時，層間絕緣層130的導通孔也以電鍍填充，而使得第一圖案層121與第二圖案層122、第三圖案層123等電性連接。
然後，去除金屬層上的感光膠膜和電鍍抗蝕層圖案，並在除了形成圖案的部分的剩餘部分(ex.在與第二圖案層的圖案之間裸露的部分)去除金屬層，而完成第一圖案層121(S460)。
再次參照圖3進行說明。
在層間絕緣層130上形成第一圖案層121後，為了保護第一圖案層121和第二圖案層122，在除了各個圖案的端子部的區域形成保護層140(S260)。在第一圖案層121和第二圖案層122上形成保護層140的結構如圖8所示。
然後，在端子部160安裝元件170而製造多層電路基板100(S270)。安裝元件的多層電路基板100如圖9所示。
以上參照圖1至圖11說明瞭根據本實施例的多層電路基板及其製造方法。本實施例是為了改善在製造多層印刷電路基板時因非對稱結構及絕緣 層的熱收縮特性的板彎(bowing)，在形成最上層(layer)時，在必要區域局部形成絕緣層區域。由此，本實施例可獲得如下效果。
第一，在除了未形成圖案的區域的需要層積圖案的區域形成層間絕緣層130，從而，能夠降低因層間絕緣層130的多層電路基板的應力不均衡，由此，預防在多層電路基板上發生的板彎問題。
第二，在為了層積加熱時，層間絕緣層130的收縮區域顯著減少，而能夠提高平坦性，從而，還能夠提高電子部件粘接度。
第三，減少用於層間絕緣層130的形成的絕緣材料的使用量，因此，還能夠節省原材料。
以上參照附圖說明瞭本發明的實施例，但，本發明的技術領域的普通技術人員應當理解本發明在不變更其技術思想或必要特徵的前提下可以其他詳細的形態實施。因此，以上說明的實施例在所有方面只是示例性的，並非限定性的。
本發明的有益效果在於：
本實施例是為了改善在製造多層印刷電路基板時因非對稱結構及絕緣層的熱收縮特性的板彎(bowing)，在形成最上層(layer)時，在必要區域局部形成絕緣層區域。由此，本實施例可獲得如下效果。
第一，在除了未形成圖案的區域的需要層積圖案的區域形成層間絕緣層130，從而，能夠降低因層間絕緣層130的多層電路基板的應力不均衡，由此，預防在多層電路基板上發生的板彎問題。
第二，在為了層積加熱時，層間絕緣層130的收縮區域顯著減少，而能夠提高平坦性，從而，還能夠提高電子部件粘接度。
第三，減少用於層間絕緣層130的形成的絕緣材料的使用量，因此，還能夠節省原材料。
100:多層電路基板
110:基材層
113:導通孔
120:圖案層
121:第一圖案層
122:第二圖案層
123:第三圖案層
130:層間絕緣層
140:保護層
150:基層電路基板
161:連接端子區域
162:連接端子區域
163:連接端子區域

Claims (10)

  1. 一種多層電路基板，其特徵在於，包括：基材層；第二圖案層，在所述基材層的一面形成；第一圖案層，在所述第二圖案層上形成；層間絕緣層，在所述第一圖案層與所述第二圖案層之間形成，在所述第二圖案層上的一部分形成，而與形成所述第一圖案層的區域對應；及保護層，覆蓋所述第二圖案層及所述層間絕緣層，其中，所述保護層係覆蓋上面未形成所述層間絕緣層的所述第二圖案層；所述保護層係覆蓋所述層間絕緣層的上表面的一部分，其中，所述保護層係覆蓋在所述層間絕緣層上形成的且位於最上層的所述第一圖案層的一部分；所述保護層係一體成形在所述第二圖案層及所述層間絕緣層上。
  2. 根據申請專利範圍第1項所述的多層電路基板，其中，所述層間絕緣層形成所述基材層的整體面積的1%~50%的面積。
  3. 根據申請專利範圍第1項所述的多層電路基板，其中，如果所述層間絕緣層形成至少兩個以上的層，上部層間絕緣層的面積小於或等於下部層間絕緣層的面積。
  4. 根據申請專利範圍第1項所述的多層電路基板，其中，所述層間絕緣層在每次所述基材層上附加圖案層時形成於鄰接的兩個圖案層之間，並且，與鄰接的兩個圖案層中的上部圖案層的形成區域對應地形成。
  5. 根據申請專利範圍第1項所述的多層電路基板，其中， 所述層間絕緣層是將液狀的聚醯亞胺(polyimide)成分印刷或塗覆在兩個圖案層之間後使其硬化而形成。
  6. 根據申請專利範圍第1項所述的多層電路基板，其中，還包括：第三圖案層，在所述基材層的另一面形成，所述第三圖案層藉由形成於所述基材層的導通孔及形成於所述層間絕緣層的導通孔而與所述第一圖案層和所述第二圖案層電性連接，所述第一圖案層藉由形成於所述層間絕緣層的導通孔與所述第二圖案層電性連接。
  7. 一種多層電路基板製造方法，其特徵在於，包括如下步驟：在基材層的一面形成第二圖案層，而形成基層電路基板；在所述第二圖案層上部的一部分形成層間絕緣層，使其與將要形成第一圖案層的區域對應；在所述層間絕緣層上形成所述第一圖案層；及在除了所述第一圖案層和所述第二圖案層的端子部區域的剩餘區域形成保護層，其中，所述保護層覆蓋所述第二圖案層及所述層間絕緣層，其中，所述保護層係覆蓋上面未形成所述層間絕緣層的所述第二圖案層；所述保護層係覆蓋所述層間絕緣層的上表面的一部分，其中，所述保護層係覆蓋在所述層間絕緣層上形成的且位於最上層的所述第一圖案層的一部分；所述保護層係一體成形在所述第二圖案層及所述層間絕緣層上。
  8. 根據申請專利範圍第7項所述的多層電路基板製造方法，其中，在所述基材層的另一面還可形成第三圖案層， 並且，在所述基材層上形成所述第二圖案層和所述第三圖案層之前，還可包括在所述基材層上形成導通孔的步驟。
  9. 根據申請專利範圍第8項所述的多層電路基板製造方法，其中，形成所述第一圖案層的步驟包括如下步驟：在所述層間絕緣層上形成金屬層；在所述層間絕緣層上形成導通孔；在所述金屬層上層壓感光膠膜；藉由層壓的所述感光膠膜形成電鍍抗蝕層圖案；藉由電鍍技術在所述層間絕緣層上形成所述第一圖案層，並且，藉由在所述層間絕緣層上形成的導通孔和在所述基材層上形成的導通孔，將所述第一圖案層和所述第二圖案層電性連接；去除所述電鍍抗蝕層圖案；及去除在所述第二圖案層的圖案之間裸露的金屬層。
  10. 根據申請專利範圍第8項所述的多層電路基板製造方法，其中，還包括如下步驟：在所述端子部區域安裝元件而製造多層電路基板。
TW108125558A 2018-07-19 2019-07-19 多層電路基板及其製造方法 TWI747008B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0083891 2018-07-19
KR1020180083891A KR102173615B1 (ko) 2018-07-19 2018-07-19 다층 회로 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW202008865A TW202008865A (zh) 2020-02-16
TWI747008B true TWI747008B (zh) 2021-11-21

Family

ID=69164122

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125558A TWI747008B (zh) 2018-07-19 2019-07-19 多層電路基板及其製造方法

Country Status (6)

Country Link
US (1) US11956904B2 (zh)
JP (1) JP7136930B2 (zh)
KR (1) KR102173615B1 (zh)
CN (1) CN112262618A (zh)
TW (1) TWI747008B (zh)
WO (1) WO2020017881A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090217522A1 (en) * 2003-01-20 2009-09-03 Fujikura Ltd. Process for producing multilayer printed wiring board
TW201545621A (zh) * 2014-05-28 2015-12-01 Samsung Electro Mech 印刷電路板的製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547171A (en) * 1977-06-17 1979-01-19 Dainippon Printing Co Ltd Method of making print wiring board
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
JPH11145621A (ja) * 1997-11-04 1999-05-28 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP4195619B2 (ja) * 2003-01-20 2008-12-10 株式会社フジクラ 多層配線板およびその製造方法
US20050057906A1 (en) * 2003-09-12 2005-03-17 Seiichi Nakatani Connector sheet and wiring board, and production processes of the same
JP2005268505A (ja) * 2004-03-18 2005-09-29 Fujikura Ltd 多層配線板およびその製造方法
KR100630684B1 (ko) * 2004-06-08 2006-10-02 삼성전자주식회사 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US7897877B2 (en) * 2006-05-23 2011-03-01 Endicott Interconnect Technologies, Inc. Capacitive substrate
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
JP4538513B2 (ja) * 2008-07-29 2010-09-08 株式会社フジクラ 多層配線板の製造方法
JP4730426B2 (ja) * 2008-11-19 2011-07-20 ソニー株式会社 実装基板及び半導体モジュール
WO2010140214A1 (ja) 2009-06-02 2010-12-09 ソニーケミカル＆インフォメーションデバイス株式会社 多層プリント配線板の製造方法
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
TWI447864B (zh) * 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
JP5574056B2 (ja) * 2011-11-10 2014-08-20 株式会社村田製作所 高周波信号線路及びこれを備えた電子機器
CN206908962U (zh) * 2014-09-04 2018-01-19 株式会社村田制作所 部件内置基板
KR102473416B1 (ko) * 2015-06-18 2022-12-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9775246B2 (en) * 2015-08-07 2017-09-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR101811940B1 (ko) 2016-01-20 2018-01-25 주식회사 코리아써키트 미세 비아가 형성된 다층 회로기판 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090217522A1 (en) * 2003-01-20 2009-09-03 Fujikura Ltd. Process for producing multilayer printed wiring board
TW201545621A (zh) * 2014-05-28 2015-12-01 Samsung Electro Mech 印刷電路板的製造方法

Also Published As

Publication number Publication date
KR20200009473A (ko) 2020-01-30
WO2020017881A1 (ko) 2020-01-23
JP7136930B2 (ja) 2022-09-13
KR102173615B1 (ko) 2020-11-03
JP2021526736A (ja) 2021-10-07
US11956904B2 (en) 2024-04-09
US20210076507A1 (en) 2021-03-11
CN112262618A (zh) 2021-01-22
TW202008865A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
US20190297730A1 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
US9538642B2 (en) Wiring board and method for manufacturing the same
US7223687B1 (en) Printed wiring board and method of fabricating the same
JP4558776B2 (ja) 回路基板の製造方法
JP5607710B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
EP3557957B1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
JPH03270092A (ja) 多層配線基板の形成方法
KR20140108164A (ko) 배선 기판 및 그 제조 방법
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
TW201501600A (zh) 多層電路板及其製作方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
TWI676404B (zh) 鏤空柔性電路板及製作方法
US20080308315A1 (en) Multilayer printed circuit board and method of fabricating the same
JP2017135357A (ja) 印刷配線板およびその製造方法
TWI747008B (zh) 多層電路基板及其製造方法
CN107231757B (zh) 软性电路板及其制作方法
US11523518B2 (en) Method of making flexible printed circuit board and flexible printed circuit board
JP2011222962A (ja) プリント基板およびその製造方法
US20120152595A1 (en) Multilayer printed circuit board and method of manufacturing the same
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
KR20060005142A (ko) 연성회로기판 및 그 제조방법
TW201316856A (zh) 內藏元件之基板及其製造方法
KR101156924B1 (ko) 인쇄회로기판의 제조방법