TWI743243B - 於基板上創造流體組裝結構之系統及方法 - Google Patents

於基板上創造流體組裝結構之系統及方法 Download PDF

Info

Publication number
TWI743243B
TWI743243B TW106138255A TW106138255A TWI743243B TW I743243 B TWI743243 B TW I743243B TW 106138255 A TW106138255 A TW 106138255A TW 106138255 A TW106138255 A TW 106138255A TW I743243 B TWI743243 B TW I743243B
Authority
TW
Taiwan
Prior art keywords
sol
structure layer
substrate
gel
layer
Prior art date
Application number
TW106138255A
Other languages
English (en)
Other versions
TW201826456A (zh
Inventor
尚恩馬修 卡諾
麥克萊斯利 索倫森
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW201826456A publication Critical patent/TW201826456A/zh
Application granted granted Critical
Publication of TWI743243B publication Critical patent/TWI743243B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8014—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80904—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of an encapsulation layer or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Micromachines (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

實施例是有關流體組裝，且更明確言之，是關於在基板上形成實體結構的系統及方法。

Description

於基板上創造流體組裝結構之系統及方法
此申請案依據專利法主張享有2016年11月7號申請之美國專利申請案第15/344,736號的優先權，本案仰賴該案件內容且該案內容以引用方式全文併入本案。 實施例是關於流體組裝，且更明確言之是有關用於在基板上形成實體結構的系統及方法。
LED顯示器、LED顯示器構件及LED元件陣列包含龐大數量的二極體，該等龐大數量的二極體配置在整個顯示器或裝置表面上的界定位置處。流體組裝(fluidic assembly)可用來將基板與二極體組裝起來。此種組裝通常是一種將LED元件放入基板上之井(well)中的隨機過程。使用習知圖案化及蝕刻製程在基板的表面中形成此種井可能造成不規則的井形狀，包括例如下凹狀的井底而使流體組裝的可控性較差。
因此，至少基於前述原因，所屬領域中需要用於在基板上製造實體結構的改良方法及系統。
實施例是關於流體組裝，且更明確言之，是關於用來在基板上形成實體結構的方法及系統。
此發明內容僅提供本發明某些實施例的總體概要。「在一實施例中」、「根據一實施例」、「在各種實施例中」、「在一或更多個實施例中」、「在特定實施例中」及諸如此類用詞通常意指接在該等用詞之後的特定特徵、結構或特性包含在本發明的至少一實施例中，且可能包含在本發明一個以上的實施例中。重要的是，此等用詞未必是指同一個實施例。藉由以下實施方式、所附請求項及該等附圖將可更徹底地瞭解本發明的諸多其他實施例。
實施例是關於流體組裝(fluidic assembly)，且更明確言之，是關於用以在基板上形成實體結構的方法及系統。
各種實施例提供組裝面板，該組裝面板包括：基板，該基板具有頂表面；配置在該基板之該頂層上的電子結構層；及配置在該基板之該頂層和該電子結構層上的溶膠-凝膠結構層(sol-gel based structural layer)。該溶膠-凝膠結構層包括開口，該等開口暴露出至少一部分的該電子結構層。在前述實施例之中的某些情況下，該電子結構層呈現第一厚度及該溶膠-凝膠結構層呈現第二厚度，該第二厚度是該第一厚度的至少三倍厚。在更具體的實例中，該第二厚度是該第一厚度的至少五倍厚。
在前述實施例的各種情況下，該溶膠-凝膠結構層是由矽烷、矽酸酯/鹽(silicate)及水其中之兩者或更多者所形成。在前述實施例的某些情況中，該溶膠-凝膠結構層是由以下其中之至少兩者所形成：羥基(聚二甲基矽氧烷)(hydroxy(polydimethylsiloxane))、甲基三乙氧基矽烷(methyltriethoxysilane)、苯基三乙氧基矽烷(phenyltriethoxysilane)、矽酸四乙酯(tetraethylorthosilicate)、水及辛基三氯矽烷(octyltrichlorosilane)。在前述實施例中的一或更多個實例中，該電子結構層包括導電材料，該導電材料將該等開口中之第一開口的底部區域連接至該等開口中之第二開口的底部區域。在前述實施例的各種情況中，該基板的材料可為聚合物、金屬、陶瓷、玻璃及玻璃-陶瓷其中之一。在特定例子中，該基板為多層式結構。在某些例子中，通孔從該等開口中之一部分開孔(subset)的底部延伸出且貫穿該基板。
其他實施例提供用於製造一種裝置的方法，該等方法包括：提供基板；及使用溶液式(solution-based)製程在該基板上形成溶膠-凝膠結構層，其中該溶膠-凝膠結構層包括可變的特徵深度。在某些實例中，該溶液式製程包括減成法製程(subtractive process)，及在各種實例中，該溶液式製程包括加成法製程。
在各種實例下，該可變特徵深度包括位在該溶膠-凝膠結構層中的開口，且透過該等開口暴露出下方層。在某些實例中，該等方法進一步包括先在該基板上形成電子結構層，隨後在該基板上形成該溶膠-凝膠結構層，使得該溶膠-凝膠結構層覆蓋至少一部分的該電子結構層。在此等實例中，該下方層可為但不限於是該電子結構層及該基板的頂表面。在各種實例中，該等方法進一步包括使用流體組裝將微元件放置在該等開口內；及在該溶膠-凝膠結構層及該等微元件上形成封裝層。應注意，「封裝(encapsulation)」一詞是採用其所欲涵蓋之最廣泛的意義。因此，封裝可包括氣密封裝，但亦包括不產生氣密性密封的其他包覆方式。在特定實例下，該等微元件為發光二極體。在一或更多種實例下，形成該封裝層的步驟包括在該基板上沈積溶膠-凝膠材料及固化該溶膠-凝膠材料。
在一或更多個實例中，該溶液式製程包括加成法製程(additive process)，該加成法製程可為但不限於是複製製程(replication process)、蓋印製程(stamping process)及印刷製程(printing process)。在前述實施例的各種情況中，該溶液式製程為加成法印刷製程。此種印刷製程可為但不限於是網版印刷法(screen printing)、柔版印刷法(flexo printing)、凹版印刷法(gravure printing)、噴墨印刷法(inkjet printing)及平版印刷法(offset printing)。在各種實例中，該溶液式製程為加成法製程，且該加成法製程包括使添加在該基板上的溶膠-凝膠材料固化(curing)。
可利用加成法製程、減成法製程或是加成法與減成法製程的組合來圖案化該溶膠-凝膠層。在某些實例中，通孔從該等開口其中之一部分開口(subset)的底部延伸而出且貫穿該基板。該溶膠-凝膠層可具有擁有多個垂直尺寸(vertical dimensions)的特徵。例如，除了深度小於1微米(＜1μm)的溶膠-凝膠表面紋理特徵之外，還可在該溶膠-凝膠層中形成井狀結構，該等井狀結構具有大於或等於1微米(≥1μm)的垂直深度。此外，可在該溶膠-凝膠層中以小於10微米(＜10μm)的解析度製作出預先定義的特徵。例如，對於具有大於或等於50奈米(≥50nm)之垂直深度的特徵而言，在某些實例中，水平特徵尺寸可為小於或等於10微米(≤10μm)的水平特徵尺寸。在其他實例中，該等水平特徵尺寸可小於或等於5微米(≤5μm)。在又一些其他實例中，該等水平特徵尺寸可小於或等於3微米(≤3μm)。在又另一些實施例中，該等水平特徵尺寸可小於或等於1微米(≤1μm)。
又一些其他實施例提供電子顯示裝置。該電子顯示裝置包括：基板、電子結構層、溶膠-凝膠結構層、發光二極體及封裝層。該電子結構層形成在該基板上且包括第一導電線路(trace)。該溶膠-凝膠結構層形成在該基板上，使得該溶膠-凝膠結構層覆蓋該電子結構層的第一部分。該溶膠-凝膠結構層包括多個開口，透過該等開口暴露出該電子結構層的第二部分，及該第一導電線路電性連接該等開口中之至少兩開口的底部。該等發光二極體各自位於該等開口的各個開口內，其中該等發光二極體各自包括一上電接觸(upper electrical contact)及一下電接觸(lower electrical contact)。該等發光二極體中之一部分發光二極體的下電接觸電性連接至該第一導電線路。該封裝層覆蓋至少一部分的該溶膠-凝膠結構層及覆蓋未填入該等發光二極體的該等開口之微元件存放部分(micro-devices filing portion)。第二導電線路電性連接該等發光二極體其中之兩個或更多個發光二極體的該上電接觸。
進一步的實施例提供組裝面板，該等組裝面板包括具有頂表面的基板。配置溶膠-凝膠結構層使其鄰接該基板的該頂表面，及在該溶膠-凝膠結構層上配置電子結構層，使得該電子結構層藉由該溶膠-凝膠結構層而與該基板隔開。在一些此種實例中，該溶膠-凝膠結構層與該基板的該頂表面之間不存在電子元件(electronics)。
又一些附加實施例提供組裝面板，該等組裝面板包括：基板；及配置在該基板上的溶液式結構層。該溶液式結構層展現出大於300°C的熱偏差能力(thermal excursion capability)、大於80%的光透射(optical transmission)、大於2微米的厚度及大於20GPa的楊氏模數。在更具體的實例中，該熱偏差能力大於350°C，該光透射大於90%，該厚度大於3微米及該楊氏模數大於30GPa。在某些實例中，該溶液式結構層是由溶膠-凝膠材料所製成。在某些實例中，對於具有大於50奈米之深度的特徵而言，該溶膠-凝膠材料展現出小於10微米的特徵解析度。
回到第1a圖，根據本發明一或更多個實施例所示出的流體組裝系統100能夠相對於位在基板140之表面頂部上的溶膠-凝膠結構配向層190移動由載體液體115及複數個物體130所組成之懸浮液110。在某些實例中，物體130可為微型二極體，然而在其他實例中，該等物體可為其他電子元件或非電子元件。回到第1b圖，示出基板140之該表面的示例性俯視圖，該基板140之該表面具有井(顯示為圓形)陣列，該等井延伸至溶膠-凝膠結構配向層190中。應注意，雖然所示出的井142為圓形截面，但在不同實施例中可使用其他形狀。在某些實施例中，基板140為玻璃基板，及以五百(500)微米的位移間隔(offset)在溶膠-凝膠結構配向層190中形成直徑為六十(60)微米的井142。在某些實施例中，是使用加成法製程(舉例言之，例如圖案化、印刷、複製或蓋印具有足夠透明度的溶膠-凝膠材料)在基板140上形成溶膠凝膠結構配向層190。在其他實施例中，使用減成法製程(舉例言之，例如圖案化及蝕刻法)在基板140上形成溶膠-凝膠結構配向層190。在其他實施例中，使用加成法製程及減成法製程的組合來圖案化該溶膠-凝膠層。亦可結合在其他層或基板中的實體性圖案來形成溶膠-凝膠結構。
在某些實例中，溶膠-凝膠結構配向層190的厚度實質上等於物體130的高度。在某些實例中，溶膠-凝膠結構配向層190的厚度與該等井142的深度相同。井142的入口開口大於物體130的寬度，使得任何指定的井142中僅能置入一個物體130。應注意，雖然實施例是論述將物體130置入井142中，但根據本發明的不同實施例也可置入其他元件或物體。
放置裝置(depositing device)150在基板140的表面上放置懸浮液110，且藉由水壩結構的側壁120使懸浮液110留在基板140的頂部上。在某些實施例中，放置裝置150為幫浦(pump)，該幫浦連通至懸浮液110的貯槽。懸浮液移動裝置160攪動放置在基板140上的懸浮液110，使得物體130相對於基板140的表面而移動。當物體130相對於基板140之表面而移動時，會使該等物體130置入井142中。在某些實施例中，懸浮液移動裝置160為可在三維方向上移動的刷具。根據本文中所提供的揭示內容，所屬領域中具有通常技藝者將辨識出可用來執行此懸浮液移動裝置160之功能的各種裝置，該裝置可包括但不限於幫浦。
捕捉裝置170包括一入口，該入口可伸至懸浮液110中且能夠回收含有一部分載體液體115及未放置之物體130的部分懸浮液110並回歸該回收材料以供重複使用。在某些實施例中，捕捉裝置170為幫浦。在某些實例中，使用以下參照第3圖至第6圖所論述之該等製程中的一或更多個製程來形成包含溶膠-凝膠結構配向層190的基板140。在各種實施例中，一旦物體130放入各個井142中，使用溶膠-凝膠製程封裝該等物體130。此種封裝可使用與用來形成溶膠-凝膠結構配向層190所使用的相同的溶膠-凝膠製程，或可使用不同的溶膠-凝膠製程，舉例言之，例如可使用刮刀法、狹縫擠壓塗佈法或印刷製程在該已組裝的產品上塗覆溶膠-凝膠薄塗層。在此之後，可形成頂部電接觸以電性連接該等物體130。以下參照第2圖論述含有已組裝之物體130、封裝及電性連接的已完成之產品實例。可結合其他結構元件來形成該溶膠-凝膠層中的結構。此等結構可包括在基板中的實體結構、位在基板與該溶膠-凝膠之間的層及位於該溶膠-凝膠上方的層。在多個層中的此等結構可組合起來而形成複合的井、通孔、流體流動通道或其他元件。應注意，可在基板140中形成通孔(via)。此等通孔可從每個井142的底部延伸出而貫穿基板140或位在該等井142的外部。
已確定在流體組裝期間使用溶膠-凝膠材料來形成用來捕捉微元件的結構配向層是優於有機塗層的，因為允許增進的氣密性、進行較高的溫度處理、得到較大的光透射性、期望的機械穩定性、與各種焊接製程的相容性及可在表面上進行流體組裝之更具化學惰性的表面。舉例而言，取決於該具體的溶膠-凝膠材料及所期望的光透射率(例如，在400奈米～800奈米的波長範圍中有≥70%、≥80%或≥90%的光透射率)而定，使用溶膠-凝膠結構材料能夠在某些實例中以高於攝氏兩百度(＞200°C)的溫度偏差(temperature excursions)來進行熱處理。在其他實例中，視該具體的溶膠-凝膠材料及所期望的光透射率(例如在400奈米～800奈米的波長範圍中有≥70%、≥80%或≥90%的光透射率)而定，大於攝氏三百度(＞300°C)的溫度偏差是有可能的。在又一些其他實例中，視該具體的溶膠-凝膠材料及所期望的光透射率(例如在400奈米～800奈米的波長範圍中有≥70%、≥80%或≥90%的光透射率)而定，大於攝氏三百五十度(＞350°C)的溫度偏差是有可能的。在特定實例中，視該具體的溶膠-凝膠材料及所期望的光透射率(例如在400奈米～800奈米的波長範圍中有≥70%、≥80%或≥90%的光透射率)而定，大於攝氏四百度(＞400°C)的溫度偏差是有可能的。可在形成具有超過十微米(10μm)厚之相對大厚度的結構配向層190時實現前述的溫度偏差及特性。此外，當相較於使用有機塗層而言，使用溶膠-凝膠材料可在用於設備處理時較容易調整黏度而不會顯著改變最終的膜性質，及/或可為用來形成溶膠-凝膠結構配向層190之溶膠-凝膠製程的光學或電性性質提供較大的調整能力。可額外或擇一使用，使用溶膠-凝膠製程來形成溶膠-凝膠結構配向層190允許在單個步驟中印刷出已知厚度，而傳統在恆定浴液進行有機塗層的圖案化及蝕刻法則需要不斷地維護蝕刻浴液。應注意，前述內容僅為可達成的示例性優點，且根據文中所提供的揭示內容，所屬領域中具有通常技藝者將瞭解可根據不同實施例來實現附加或其他優點。
回到第2圖，根據本發明各種實施例示出已完成的微元件組裝物(micro-device assembly)200包括定義在溶膠-凝膠結構配向層210中的井242。微元件組裝物200可能是較大組裝面板的一部分，該較大組裝面板包含大量的微元件組裝物。溶膠-凝膠結構配向層210配置在基板202上，且該基板202包括從井242之底部延伸出的通孔280。應注意，該等通孔並未包含在其他實施例中。基板202可由任何材料及可與溶膠-凝膠結構配向層210之沈積和固化步驟配合的材料厚度所形成。舉例言之，基板202可為玻璃、玻璃-陶瓷、陶瓷、聚合物及/或金屬。基板202可為單一材料、多層堆疊及/或複合材料。在微元件組裝物200用於有關透明顯示器應用的一具體實施例中，基板202可為厚度小於七百(700)微米的玻璃基板。在具體實施例中，基板202可具有小於0.1毫米(≤0.1mm)至約0.7毫米(≤0.7mm)的總厚度。基板202的形式可為但不限於是個別獨立的薄板/晶圓、與載體結合的可撓基板或適用於捲對捲(roll to roll)製程的可撓性連續帶狀基板(substrate web)。
在基板202上將要製成電接觸的位置處形成底部接觸206。底部接觸206可為例如具有小於1微米(1μm)之厚度233的金屬層。此底部接觸206可納入作為電子層的一部分，該電子層可包括各種電子電路，該電子電路作為層的部分形成且所展現出的厚度(例如，厚度233)實質上小於該溶膠-凝膠結構配向層210的厚度232。在某些實例中，厚度232是厚度233的至少兩倍。在各種實例中，厚度232是厚度233的至少3倍。在特定實例中，厚度232是厚度233的至少5倍。在各種實施例中，溶膠-凝膠結構配向層210可能是出現在該最終結構中且存在於溶膠凝膠結構配向層210下方(即位在溶膠-凝膠結構配向層210與基板202之間)或位在溶膠-凝膠結構配向層210上方或在溶膠-凝膠結構配向層210上方與下方兩者結合之電子導線厚度的十(10)倍至最高五十(50)倍。
微元件226放置在井242中。例如可使用與以上參照第1圖所論述之流體組裝製程相似的流體組裝製程來完成此放置。在某些實例中，微元件226為電子元件，該電子元件具有導電底層239及導電頂層238。在特定實例中，微元件226為發光二極體。在至少部分的溶膠-凝膠結構配向層210上及在填充於井242之開口區域中的微元件226上形成封裝層218。封裝層218將微元件226適當地固定在井242中。在微元件組裝物200是顯示器之一部分實施例中，封裝層218為實質透明，以容許來自微元件226的光可射到封裝層218之外。在某些實例中，是由與用來形成溶膠-凝膠結構配向層210相同的材料來形成封裝層218。在基板202上形成電接觸層240而與已完成之微元件組裝物200的導電頂層238及其他電接觸(圖中未示出)產生接觸。此外，該最終結構可在與流體放置元件反面處的基板側上包含溶膠-凝膠元件。
回到第3圖，流程圖300示出根據本發明某些實施例之用於形成包括界定在溶膠-凝膠結構配向層中之井在內的微元件組裝物的方法。遵照流程圖300，提供基板(方塊305)。該基板可由任何材料及可與溶膠-凝膠結構配向層之沈積和固化步驟配合的材料厚度所形成。在某些實例中，該基板包括延伸貫穿該基板的通孔。舉例言之，該基板可為玻璃、玻璃-陶瓷、陶瓷、聚合物及/或金屬。該基板202可為單一材料、多層堆疊及/或複合材料。在所製成之微元件組裝物是顯示器之一部分的具體實施例中，該基板可為厚度七百(700)微米或小於七百(700)微米的玻璃基板。該基板的形式可為但不限於是個別獨立的薄板/晶圓、與載體結合的可撓基板或適用於捲對捲製程的可撓性連續帶狀基板(substrate web)。
在該基板上形成電子結構(方塊310)。此等電子結構可包括，但不限於，導電線路及/或電晶體。可使用所屬領域中已知用來形成電子結構的任何製程來形成此等電子結構。基於本文中所提供的揭示內容，所屬領域中具有通常技藝者將能分辨出可配合不同實施例使用的各種電子結構及用來形成電子結構的製程。回到第5a圖，示出中間產物(interim product)590包含基板502且已形成貫穿該基板的通孔580。示出在基板502的頂表面504上形成具有厚度533之電子結構(在此實例中為電接觸506)之後的中間產物590。
回到第3圖，在該基板上形成及固化溶膠-凝膠結構配向層(方塊315)。可依據該具體實施例以不同方式來完成此製程，且以虛線示出此製程代表可以第4a圖至第4c圖中所提供之該等製程的其中一者來代替此製程。此外，可結合多種方法或重複該方法來形成此溶膠-凝膠結構配向層。尤其，第4a圖至第4b圖示出用來形成該溶膠-凝膠結構配向層的不同加成式方法(即，在希望有溶膠-凝膠結構的位置處添加並固化溶膠-凝膠的製程)。相較之下，第4c圖示出減成式方法(即，將溶膠-凝膠結構之間希望具有孔洞(void)之位置處的溶膠-凝膠去除掉的製程)。加成法製程與減成法製程兩者結合使用亦是可行的。在任何實例中，形成溶膠-凝膠結構層。回到第5b圖，示出中間產物591包括形成在基板502上的溶膠-凝膠結構層510且在溶膠-凝膠結構之間具有孔洞542。
回到第4a圖，流程圖315a示出根據某些實施例之用於形成及固化溶膠-凝膠結構配向層的印刷方法。遵循流程圖315a，形成印刷圖像(方塊405)。該印刷圖像為該基板之表面上何處欲印刷溶膠-凝膠材料及何處不要印刷溶膠-凝膠材料的圖像。欲印刷溶膠-凝膠的區域對應的是該溶膠-凝膠結構配向層的該等溶膠-凝膠結構，不要印刷溶膠-凝膠的區域對應的是該溶膠-凝膠結構配向層中的孔洞。在某些實例中，該等孔洞是在流體組裝期間可放入微元件的該等井。
隨後將該溶膠-凝膠材料印在該基板上且覆於該等先前所形成的電子結構上(方塊410)。在其他實例中，對與在該溶膠-凝膠與該基板之間不存在有中間電子結構之基板結構相鄰接的溶膠-凝膠材料進行圖案化。在某些實施例中，該印刷製程為網版印刷(screen printing)、柔版印刷(flexo printing)、凹版印刷(gravure printing)、噴墨印刷(ink printing)及平版印刷(offset printing)製程。在凹版印刷的實施例中，以雕刻或光微影方式在加壓輥(impression roller)的表面上形成該印刷圖像。使印刷滾筒塗上該溶膠-凝膠材料，及在該加壓輥與該印刷滾筒之間滾輾該基板，使得該溶膠-凝膠材料沈積在如該加壓輥上之印刷圖像所指示該基板上欲形成溶膠-凝膠結構配向層之該等結構的位置處。
在其他實施例中，該印刷製程是平版印刷製程。在此實施例中，以雕刻或光微影方式在印刷板上形成該印刷圖像。隨後以該溶膠-凝膠材料塗覆該印刷板，且接著緊壓於該基板上。將塗有溶膠-凝膠的印刷板緊壓在該基板上會使該溶膠-凝膠材料沈積在如該印刷板上之印刷圖像所指示該基板上欲形成溶膠-凝膠結構配向層之該等結構的位置處。在其他實施例中，該印刷製程為網版印刷製程。在此實施例中，於網版上圖製出該印刷圖像。
在又一些其他實施例中，該印刷製程為噴墨印刷。在此實施例中，根據該印刷圖像將該溶膠-凝膠材料的微小液滴推送至該基板上。更明確言之，是將該溶膠-凝膠材料的微小液滴推送至該基板上欲形成該溶膠-凝膠結構配向層之該等結構的位置處。
不論所使用的印刷類型為何，該印刷製程在該印刷圖像所指示的溶膠-凝膠結構配向層之溶膠-凝膠結構區域中形成該溶膠凝膠材料。該溶膠-凝膠材料可由(但不限於)以下材料所構成：三乙氧基-、三氯-及/或三氟-矽烷化合物(silanes)、矽酸四乙酯(tetraethylorthosilicate，TEOS)及水(用於矽烷化合物的水解反應)。以有機基團(moiety)對該等矽烷化合物進行進一步官能化，以使該基團可用來進行交聯反應、可為用於表能修飾的烷基鏈或氟化物種、用於金屬黏附的反應性物種，例如-SH或-CN。作為一具體實例，該溶膠-凝膠材料可由以下表A中所示成分的相對體積所形成：
Figure 106138255-A0304-0001
 表A 前述溶膠-凝膠是設計成以旋塗方式來配置且符合用於特定流體組裝製程所需的光透射率、熱安定性及化學安定性之要求。根據文中所提供的揭示內容，所屬領域中具有通常技藝者將可領會到針對特定應用要求而進行調整的其他溶膠-凝膠配方。
在欲形成溶膠-凝膠結構配向層之結構的該等位置處已形成有該溶膠-凝膠材料(方塊410)，使該基板、先前形成的電子結構及已印刷的溶膠-凝膠材料接受固化製程(方塊415)。此固化製程是設計用來改變該溶膠-凝膠材料的化學結構成為機械穩定的固體。在某些實施例中，該固化製程包括當使用UV可固化的溶膠-凝膠材料時，使該基板之表面上的溶膠-凝膠材料暴露於紫外光輻射下。在其他實施例中，該固化製程包括當使用可熱縮合的溶膠-凝膠材料時，使該基板之表面上的溶膠-凝膠材料受熱。在其他實施例中，UV及熱曝照兩者併用。通常，用來固化該溶膠-凝膠的能量可為光源、熱源或來自於其他來源。
在某些實施例中，該溶膠-凝膠的固化步驟可進行數個步驟，且該等步驟包括在至少一個(1)預固化循環之後，接著稍後進行最終固化步驟。若使用可熱固化的溶膠-凝膠材料，該固化可發生在低的溫度下(例如，低於或等於攝氏兩百(200)度)，該低的溫度可與在升高溫度(例如，高於或等於攝氏三百(300)度)下進行的後續元件製造步驟相容。例如，在相對低的溫度下進行固化之後，該溶膠-凝膠於後續在較高溫度(例如，攝氏四百(400)度)下進行元件製程步驟的期間內保持機械穩定性。只舉出一些優點為例，該溶膠-凝膠結構層可形成相對大的厚度(相較於該等電子結構的厚度而言)且在固化之後無出現微裂痕。在某些實施例中，該溶膠凝膠結構配向層的厚度大於一(1)微米。在各種實施例中，該溶膠-凝膠結構配向層的厚度大於三(3)微米。在各種實施例中，該溶膠-凝膠結構配向層的厚度大於五(5)微米。在特定實施例中，該溶膠-凝膠結構配向層的厚度大於十(10)微米。回到第6圖，圖600示出一示例性的加熱型固化製程，在該製程中，該基板及上覆的溶膠-凝膠材料在攝氏一百五十(150)度下固化三十(30)分鐘且隨後在攝氏兩百(200)度下固化六十(60)分鐘。應注意，該圖600示出專用於一種特定-溶膠凝膠材料的一示例性固化製程，且可配合不同實施例使用其他的固化製程。
回到第4b圖，流程圖315b示出根據某些實施例所做之用於形成及固化溶膠-凝膠結構配向層的複製(replication)或蓋印(stamping)方法。遵循流程圖315b，形成溶膠-凝膠圖章(方塊406)。該圖章是以雕刻或光微影方式製做以包含欲在基板之表面上形成溶膠-凝膠的位置。以該溶膠-凝膠材料塗佈該圖章，及使該圖章緊蓋在該基板的該表面上，使得該圖章上的溶膠-凝膠材料轉印至該基板的該表面且覆於該等先前所形成的電子結構上(方塊411)。或者，該基板可塗有該溶膠-凝膠材料，且該圖章隨後在該基板的表面上複製出三維圖案。此蓋印製程在該印刷圖像所指示的溶膠-凝膠結構配向層之溶膠-凝膠結構區域中形成該溶膠-凝膠材料。該溶膠-凝膠材料可類似於以上參照第4a圖所論述的該些材料。在欲形成溶膠-凝膠結構配向層之結構的該等位置處已形成有該溶膠-凝膠材料(方塊411)，使該基板、先前形成的電子結構及已印刷的溶膠-凝膠材料接受固化製程(方塊416)。此固化製程可類似於以上參照第4a圖所論述的固化製程。
回到第4c圖，流程圖315c示出根據某些實施例所做之用於形成及固化溶膠-凝膠結構配向層的圖案化及蝕刻方法。遵循流程圖315c，形成圖案遮罩(方塊407)。該圖案遮罩在欲形成溶膠-凝膠結構配向層之該等溶膠-凝膠結構的位置處是實質透明的，且該圖案遮罩在該等溶膠-凝膠結構之間希望具有孔洞的位置處是實質不透明的。在該基板上及在先前形成於該基板上的任何電子結構上形成溶膠-凝膠(方塊412)。可使用所屬領域中已知的任何方法在該基板上形成溶膠-凝膠，該等方法可包括但不限於溶液式沈積方法(例如，使用刮刀的該些方法)、氣相沈積法、狹縫擠壓塗佈法、旋塗法、噴塗法或其他方法。基於文中所提供的揭示內容，所屬領域中具有通常技藝者將能分辨出可配合不同實施例使用的各種可用來在基板上形成溶膠-凝膠材料的製程。該溶膠-凝膠材料可類似於以上參照第4a圖所論述的該些材料，只除了該溶膠-凝膠材料必需是光定義(photo-definable)材料或必需與選擇性蝕刻製程相容。根據該圖案遮罩選擇性地固化該沈積在基板上的溶膠-凝膠(方塊417)。可例如透過該圖案遮罩使該基板上的溶膠-凝膠材料暴露於紫外光輻射下來完成此選擇性固化步驟。經紫外光輻射曝射的此溶膠-凝膠材料(即，對應至該圖案遮罩之實質透明區域的溶膠-凝膠材料)經化學變化而變得更具機械穩定性，及未經紫外光輻射曝射的溶膠-凝膠材料(即，對應至該圖案遮罩之實質不透明區域的溶膠-凝膠材料)大多維持不變。隨後使該溶膠-凝膠材料接受化學蝕刻，其中，該溶膠-凝膠材料的未固化部分會被蝕刻去除而僅留下該溶膠-凝膠材料的已固化部分。由於該溶膠-凝膠材料的已固化部分相當於該溶膠-凝膠配向層，故該蝕刻製程會導致形成該溶膠-凝膠配向層。或者，可使用光阻劑及乾蝕刻劑或濕蝕刻劑以典型的光微影製程及蝕刻製程來圖案化該已完全固化的溶膠-凝膠。在此實例中，形成該溶膠-凝膠且以UV固化及/或熱固化該溶膠-凝膠。在該溶膠-凝膠層的表面上圖案化光阻劑或其他蝕刻遮罩層。隨後以濕蝕刻或乾蝕刻製程將該蝕刻遮罩圖案轉移至該溶膠凝膠層中。此等對該溶膠-凝膠層進行圖案化的減成法蝕刻製程亦可與前述的加成法製程結合。例如，首先可使用印刷、蓋印、複製或模鑄步驟來圖案化該溶膠-凝膠層，且隨後利用減成法蝕刻製程來修改該溶膠-凝膠層的表面或結構。在此方式中，使用減成法製程、加成法製程、或減成法製程與加成法製程的結合使用可用來在該溶膠-凝膠層中創造出具有多層次(multiple levels)之截面形狀的三維特徵。此等截面形狀可包括圓底、底切(undercut)側壁、平底、線性傾斜的側壁或具有彎曲或任意形狀的側壁。
回到第3圖，使微元件組裝在該溶膠-凝膠結構配向層中(方塊320)。可例如形成載體流體與大量微元件的懸浮液，及在該溶膠-凝膠結構配向層中移動該懸浮液，而得以將來自該懸浮液的微元件放入位在該結構配向層之該等結構之間的孔洞中。回到第5c圖，所示出的中間產物592包含放入形成在溶膠-凝膠結構間之孔洞內的微元件526，該微元件526具有頂表面538及底表面539。
回到第3圖，在該基板上形成及固化一封裝層(方塊325)。在某些實例中，該封裝層是溶膠-凝膠層，且該溶膠-凝膠層是由與用來形成溶膠-凝膠結構層相同的溶膠-凝膠材料所製成。該封裝層把置於該孔洞之指定孔洞填充部位內的微元件蓋住至少一部分及覆蓋住尚未填入微元件之孔洞的指定孔洞填充部分。當形成附加的電子結構時，此封裝層使該微元件保持在原位(in place)。回到第5d圖，所示出的中間產品593包含將微元件526固定在孔洞542內的封裝層518。回到第3圖，形成在該基板上的電子結構包括連接至微元件的電性頂部接觸(方塊330)。回到第5e圖，所示的中間產物594包括形成在基板202上的電接觸層540，而得以與微元件526的頂層538接觸。
使用溶膠-凝膠來形成溶膠-凝膠結構層允許進行調整以實現各種光透射特性。舉例言之，在文中所述實施例中使用十(10)微米厚的溶膠凝膠結構配向層對於三百五十(350)奈米至800奈米的波長而言可達到大於百分之九十(90%)的透射率。此程度的透射率優於透過使用光定義聚合物所能達到的透射率(在經高達400°C的熱循環之後，使用光定義聚合物所能達到的透射率小於百分之九十(90)，且對於三百五十(350)奈米至400奈米間的波長而言，其透射率通常遠小於百分之九十(90))。此外，在本文中所論述的實施例裡在約六百八十(680)奈米處並未出現吸收作用(光定義聚合物中會在約680奈米處發生吸收作用)。
結論是，本發明提供新的用於在基板上形成結構的系統、裝置、方法及配置。儘管以上已提供本發明之一或更多個實施例的詳細說明，但在不偏離本發明精神下的各種替代、修飾及等效物對於所屬領域中熟悉該項技藝者是顯而易見的。例如，雖然是以形成用於流體組裝的井為例來論述某些實施例，應注意的是，該等實施例可應用於其他結構，包括但不限於表面粗糙化、流體操縱特徵及/或其他流體組裝特徵。實際上，更廣泛言之，可使用根據本發明之實施例來形成溶膠-凝膠結構層，而藉著粗糙化或創造實體特徵來實現經調整的表面黏滯力(surface stiction)。該溶膠-凝膠的形成可經過特別設計而集中在控制性質，例如黏滯力、光散射作用(提高或降低)、黏度及與溶液式製程之相容性、固化的速度及方法、在特定波長處的光吸收作用(提高或降低)、折射率、模數、硬度、介電性質及電子元件製程相容性。因此，以上說明內容不應用來限制本發明的範圍，本發明範圍由後附請求項所界定。
100‧‧‧流體組裝系統110‧‧‧懸浮液115‧‧‧載體液體120‧‧‧側壁120a‧‧‧側壁130‧‧‧物體130a‧‧‧物體130b‧‧‧物體130c‧‧‧物體130d‧‧‧物體130e‧‧‧物體130f‧‧‧物體130g‧‧‧物體140‧‧‧基板142‧‧‧井142a‧‧‧井142b‧‧‧井142c‧‧‧井142d‧‧‧井142e‧‧‧井142f‧‧‧井150‧‧‧放置裝置160‧‧‧懸浮液移動裝置170‧‧‧捕捉裝置190‧‧‧溶膠-凝膠結構配向層200‧‧‧微元件組裝物202‧‧‧基板206‧‧‧底部接觸210‧‧‧溶膠-凝膠結構配向層218‧‧‧封裝層226‧‧‧微元件232‧‧‧厚度233‧‧‧厚度238‧‧‧導電頂層239‧‧‧導電底層240‧‧‧電接觸層242‧‧‧井280‧‧‧通孔300‧‧‧流程圖305‧‧‧方塊310‧‧‧方塊315‧‧‧方塊315a‧‧‧流程圖315b‧‧‧流程圖315c‧‧‧流程圖320‧‧‧方塊325‧‧‧方塊330‧‧‧方塊405‧‧‧方塊406‧‧‧方塊407‧‧‧方塊410‧‧‧方塊411‧‧‧方塊412‧‧‧方塊415‧‧‧方塊416‧‧‧方塊417‧‧‧方塊422‧‧‧方塊502‧‧‧基板504‧‧‧頂表面506‧‧‧電接觸510‧‧‧溶膠-凝膠結構層518‧‧‧封裝層526‧‧‧微元件533‧‧‧厚度538‧‧‧頂表面539‧‧‧底表面540‧‧‧電接觸層542‧‧‧孔洞580‧‧‧通孔590‧‧‧中間產物591‧‧‧中間產物592‧‧‧中間產物593‧‧‧中間產物594‧‧‧中間產物600‧‧‧圖
在本案說明書的其他部分中對該等圖式做出說明，且藉著參閱該等圖式可進一步瞭解本發明的各種實施例。在該等圖式中，在數個圖式中皆以相似的元件符號來代表相似構件。在某些實例中，小寫符號所構成的子符號會配合元件符號一同代表多個相似構件的其中一構件。當提到一元件符號但未載明現有的子符號時，則意欲表示所有這類的多個相似構件。
第1a圖至第1b圖根據本發明的一或更多個實施例示出能夠相對於位在基板表面上之溶膠-凝膠結構配向層來移動由載體液體及複數個物體所組成之懸浮液的流體組裝系統；
第2圖根據本發明不同實施例示出包括界定在溶膠-凝膠結構配向層中之井在內的已完成微元件組裝物；
第3圖為流程圖，該流程圖示出根據本發明某些實施例用於形成包括界定在溶膠-凝膠結構配向層中之井在內的微元件組裝物的方法；
第4a圖至第4c圖為流程圖，該等流程圖各自根據本發明不同實施例示出用於創造溶膠-凝膠結構配向層的不同製程；
第5a圖至第5e圖示出可與第3圖中所示方法併用之涉及溶膠-凝膠結構配向層形成的處理步驟子集；及
第6圖圖示可用於本發明不同實施例中的示例性溫度式固化程序。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200‧‧‧微元件組裝物
202‧‧‧基板
206‧‧‧底部接觸
210‧‧‧溶膠-凝膠結構配向層
218‧‧‧封裝層
226‧‧‧微元件
232‧‧‧厚度
233‧‧‧厚度
238‧‧‧導電頂層
239‧‧‧導電底層
240‧‧‧電接觸層
242‧‧‧井
280‧‧‧通孔

Claims (25)

  1. 一種組裝面板，該面板包括：一基板，該基板具有一頂表面；一電子結構層，該電子結構層配置在該基板的該頂表面上；及一溶膠-凝膠結構層，該溶膠-凝膠結構層配置在該基板之該頂表面及該電子結構層上，其中該溶膠-凝膠結構層包括開孔，該等開孔暴露出至少一部分的該電子結構層；其中該溶膠-凝膠結構層是由一包含至少兩材料的材料所形成，該至少兩材料選自於由以下所構成之一群組：羥基(聚二甲基矽氧烷)、甲基三乙氧基矽烷、苯基三乙氧基矽烷、矽酸四乙酯、水及辛基三氯矽烷。
  2. 如請求項1所述之組裝面板，其中該電子結構層呈現一第一厚度，及該溶膠-凝膠結構層呈現一第二厚度，及其中該第二厚度是該第一厚度的至少三倍厚。
  3. 如請求項2所述之組裝面板，其中該第二厚度是該第一厚度的至少五倍厚。
  4. 如請求項1所述之組裝面板，其中該電子結構層包括一導電材料，該導電材料將該等開口中之一第一開口的一底部區域連接至該等開口中之一第二開 口的一底部區域。
  5. 如請求項1所述之組裝面板，其中該基板的一材料是選自於由以下所構成之一群組中：聚合物、金屬、陶瓷、玻璃及玻璃-陶瓷。
  6. 如請求項1所述之組裝面板，其中複數個通孔從該等開口中之一部分開口的底部延伸出且貫穿該基板。
  7. 如請求項1所述之組裝面板，其中該基板是一多層式基板。
  8. 一種組裝面板，該面板包括：一基板，該基板具有一頂表面；一電子結構層，該電子結構層配置在該基板的該頂表面上；及一溶膠-凝膠結構層，該溶膠-凝膠結構層配置在該基板之該頂表面及該電子結構層上，其中該溶膠-凝膠結構層包括開孔，該等開孔暴露出至少一部分的該電子結構層；其中該溶膠-凝膠結構層是由一包含至少兩材料的材料所形成，該至少兩材料選自於由以下所構成之一群組：一矽烷化合物、一矽酸酯/鹽(silicate)及水。
  9. 一種用於製造一裝置的方法，該方法包括以下步驟： 提供一基板；使用一溶液式製程在該基板上形成一溶膠-凝膠結構層，其中該溶膠-凝膠結構層包括具可變特徵深度的特徵，其中該等可變特徵深度包括位在該溶膠-凝膠結構層中的開口，透過該等開口而暴露出一下方層；使用流體組裝將微元件放置在該等開口內；及在該溶膠-凝膠結構層及該等微元件上形成一封裝層。
  10. 如請求項9所述之方法，其中該溶液式製程是一減成法製程。
  11. 如請求項9所述之方法，其中該方法進一步包括以下步驟：先在該基板上形成一電子結構層，隨後在該基板上形成該溶膠-凝膠結構層，使得該溶膠-凝膠結構層覆蓋至少一部分的該電子結構層；及其中該下方層是選自於由以下所構成之一群組中：該電子結構層及該基板的該頂表面。
  12. 如請求項9所述之方法，其中該等微元件是發光二極體。
  13. 如請求項9所述之方法，其中形成該封裝層的步驟包括在該基板上沈積一溶膠-凝膠材料，及固化該溶膠-凝膠材料。
  14. 如請求項9所述之方法，其中該溶液式製程是一加成法製程，及其中該加成法製程是選自於以下一群組中：一複製製程、一蓋印製程及一印刷製程。
  15. 如請求項9所述之方法，其中該溶液式製程是一加成法製程，及其中該加成法製程是一印刷製程，及其中該印刷製程選自於以下所構成之一群組中：網版印刷法、柔版印刷法、凹版印刷法、噴墨印刷法及平版印刷法。
  16. 如請求項9所述之方法，其中該溶液式製程是一加成法製程，及其中該加成法製程包括使添加在該基板上的一溶膠-凝膠材料固化。
  17. 如請求項16所述之方法，其中使添加在該基板上之該溶膠-凝膠材料固化的步驟包括選自於由以下所構成之一群組中的一製程：使該溶膠-凝膠材料暴露於紫外光輻射下，及使該溶膠-凝膠材料暴露於熱輻射下。
  18. 如請求項9所述之方法，其中該方法進一步包括以下步驟：先在該基板上形成一電子結構層，隨後在該基板上形成該溶膠-凝膠結構層，使得該溶膠-凝膠結構層覆蓋至少一部分的該電子結構層。
  19. 如請求項9所述之方法，其中複數個通孔 從該等開口中之一部分開口的底部延伸出且貫穿該基板。
  20. 一種電子顯示裝置，該顯示裝置包括：一基板；一電子結構層，該電子結構層形成在該基板上且包括一第一導電線路；一溶膠-凝膠結構層，該溶膠-凝膠結構層形成在該基板上，使得該溶膠-凝膠結構層覆蓋該電子結構層的一第一部分，其中該溶膠-凝膠結構層包括複數個開口，透過該等開口暴露出該電子結構層的一第二部分，及其中該第一導電線路電性連接該等開口中之至少兩開口的底部；發光二極體，該等發光二極體各自位於該等開口的各個開口內，其中該等發光二極體各自包括一上電接觸及一下電接觸，及其中該等發光二極體中之一子群組的該下電接觸電性連接至該第一導電線路；一封裝層，該封裝層覆蓋至少一部分的該溶膠-凝膠結構層及微元件；及一第二導電線路，該第二導電線路電性連接該等發光二極體中之兩個或更多個發光二極體的該等上電接觸。
  21. 一種組裝面板，該面板包括： 一基板，該基板具有一頂表面；一溶膠-凝膠結構層，該溶膠-凝膠結構層配置成鄰接該基板的該頂表面；及一電子結構層，該電子結構層配置在該溶膠-凝膠結構層上，使得該電子結構層藉由該溶膠-凝膠結構層而與該基板隔開；其中該溶膠-凝膠結構層與該基板的該頂表面之間不存在有電子元件(electronics)。
  22. 一種組裝面板，該組裝面板包括：一基板；及配置在該基板上的一溶液式結構層，該溶液式結構層具有一大於攝氏三百度的熱偏差能力、一大於80%的光透射、一大於二微米的厚度及一大於20GPa的楊氏模數。
  23. 如請求項22所述之組裝面板，其中該溶液式結構層是由一溶膠-凝膠材料所製成。
  24. 如請求項23所述之組裝面板，其中對於具有一大於五十奈米之深度的特徵而言，該溶膠-凝膠材料表現出一小於十微米的特徵解析度。
  25. 如請求項22所述之組裝面板，其中該熱偏差能力大於攝氏三百五十度，該光透射大於90%，該厚度大於三微米及該楊氏模數大於30GPa。
TW106138255A 2016-11-07 2017-11-06 於基板上創造流體組裝結構之系統及方法 TWI743243B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/344,736 US9837390B1 (en) 2016-11-07 2016-11-07 Systems and methods for creating fluidic assembly structures on a substrate
US15/344,736 2016-11-07

Publications (2)

Publication Number Publication Date
TW201826456A TW201826456A (zh) 2018-07-16
TWI743243B true TWI743243B (zh) 2021-10-21

Family

ID=60451861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138255A TWI743243B (zh) 2016-11-07 2017-11-06 於基板上創造流體組裝結構之系統及方法

Country Status (6)

Country Link
US (1) US9837390B1 (zh)
JP (1) JP2019536265A (zh)
KR (1) KR20190068642A (zh)
CN (1) CN109923672A (zh)
TW (1) TWI743243B (zh)
WO (1) WO2018085215A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10535640B2 (en) * 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10192478B2 (en) 2015-11-17 2019-01-29 Nthdegree Technologies Worldwide Inc. LED display with patterned pixel landings and printed LEDs
TWI785052B (zh) * 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
TW202005076A (zh) * 2018-05-29 2020-01-16 美商康寧公司 結合高溫與低溫元件形成的系統與方法
TWI731517B (zh) * 2019-12-18 2021-06-21 財團法人工業技術研究院 軟性混合電子系統及降低此軟性混合電子系統衝擊的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090197A1 (en) * 2000-05-17 2003-05-15 Vaartstra Brian A. Flow-fill structures
US20130011617A1 (en) * 2010-03-23 2013-01-10 Asahi Rubber Inc. Silicone resin reflective substrate, manufacturing method for same, and base material composition used in reflective substrate
TW201600930A (zh) * 2014-03-26 2016-01-01 東麗股份有限公司 半導體裝置的製造方法及半導體裝置

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355577A (en) 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
US5460638A (en) 1993-09-30 1995-10-24 Corning Incorporated Method for vacuum forming dishes from a ribbon
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH11186590A (ja) 1997-12-25 1999-07-09 Rohm Co Ltd チップ型ｌｅｄ
US6771019B1 (en) 1999-05-14 2004-08-03 Ifire Technology, Inc. Electroluminescent laminate with patterned phosphor structure and thick film dielectric with improved dielectric properties
DE19940857A1 (de) * 1999-08-27 2001-03-01 Basf Coatings Ag Sol-Gel-Überzug für einschichtige oder mehrschichtige Lackierungen
US6821805B1 (en) 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
US6623579B1 (en) 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6527964B1 (en) 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP2001282139A (ja) * 2000-01-27 2001-10-12 Sharp Corp アクティブマトリックス基板およびその製造方法、並びに、液晶表示装置
US6417025B1 (en) 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US6927382B2 (en) 2002-05-22 2005-08-09 Agilent Technologies Optical excitation/detection device and method for making same using fluidic self-assembly techniques
US7244326B2 (en) 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
EP1547676A1 (en) * 2003-12-24 2005-06-29 Corning Incorporated Porous membrane microstructure devices and methods of manufacture
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US7687277B2 (en) 2004-12-22 2010-03-30 Eastman Kodak Company Thermally controlled fluidic self-assembly
US9153163B2 (en) * 2005-03-11 2015-10-06 The Invention Science Fund I, Llc Self assembly of elements for displays
JP5149483B2 (ja) 2005-03-28 2013-02-20 パナソニック株式会社 発光素子装置とその製造方法
JP4992282B2 (ja) 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US20070031992A1 (en) 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
JP2007123438A (ja) 2005-10-26 2007-05-17 Toyoda Gosei Co Ltd 蛍光体板及びこれを備えた発光装置
US7528422B2 (en) 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
JP2007214276A (ja) 2006-02-08 2007-08-23 Mitsubishi Chemicals Corp 発光素子
US7968359B2 (en) 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
WO2008048704A2 (en) 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
KR100763894B1 (ko) 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
JP5157081B2 (ja) 2006-04-24 2013-03-06 日亜化学工業株式会社 半導体発光素子及び半導体発光素子の製造方法
US8076178B2 (en) 2007-09-28 2011-12-13 Oracle America, Inc. Self-assembly of micro-structures
US7874474B2 (en) 2008-01-22 2011-01-25 University Of Washington Self-assembly of elements using microfluidic traps
KR100992778B1 (ko) 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8134163B2 (en) 2008-08-11 2012-03-13 Taiwan Semiconductor Manfacturing Co., Ltd. Light-emitting diodes on concave texture substrate
JP5473472B2 (ja) * 2008-08-29 2014-04-16 キヤノン株式会社 光学素子及び光学機器
US7928655B2 (en) 2008-11-10 2011-04-19 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
US7898074B2 (en) * 2008-12-12 2011-03-01 Helmut Eckhardt Electronic devices including flexible electrical circuits and related methods
US20110031516A1 (en) 2009-08-07 2011-02-10 Koninklijke Philips Electronics N.V. Led with silicone layer and laminated remote phosphor layer
US8318595B2 (en) 2009-11-24 2012-11-27 The United States Of America As Represented By The Secretary Of The Army Self-assembled electrical contacts
KR102021455B1 (ko) 2011-05-31 2019-09-16 코닝 인코포레이티드 정밀한 유리 롤 성형 공정 및 기기
US9003835B2 (en) 2011-05-31 2015-04-14 Corning Incorporated Precision roll forming of textured sheet glass
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8648328B2 (en) 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
US8685774B2 (en) 2011-12-27 2014-04-01 Sharp Laboratories Of America, Inc. Method for fabricating three-dimensional gallium nitride structures with planar surfaces
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
JP5977973B2 (ja) * 2012-03-22 2016-08-24 大日本印刷株式会社 Ｌｅｄ用基板とその製造方法および半導体装置
WO2014028022A1 (en) 2012-08-16 2014-02-20 Hewlett-Packard Development Company, L.P. Diagonal openings in photodefinable glass
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9417415B2 (en) 2013-05-28 2016-08-16 Georgia Tech Research Corporation Interposer with polymer-filled or polymer-lined optical through-vias in thin glass substrate
CN104282819B (zh) * 2013-07-08 2018-08-28 光宝电子(广州)有限公司 倒装式发光二极管封装模块及其制造方法
US9371982B2 (en) 2013-08-15 2016-06-21 Maxim Integrated Products, Inc. Glass based multichip package
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
JP2016127126A (ja) * 2014-12-26 2016-07-11 大日本印刷株式会社 Ｌｅｄ素子用基板
US9368549B1 (en) * 2015-09-02 2016-06-14 Nthdegree Technologies Worldwide Inc. Printed mesh defining pixel areas for printed inorganic LED dies

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090197A1 (en) * 2000-05-17 2003-05-15 Vaartstra Brian A. Flow-fill structures
US20130011617A1 (en) * 2010-03-23 2013-01-10 Asahi Rubber Inc. Silicone resin reflective substrate, manufacturing method for same, and base material composition used in reflective substrate
TW201600930A (zh) * 2014-03-26 2016-01-01 東麗股份有限公司 半導體裝置的製造方法及半導體裝置

Also Published As

Publication number Publication date
CN109923672A (zh) 2019-06-21
KR20190068642A (ko) 2019-06-18
TW201826456A (zh) 2018-07-16
JP2019536265A (ja) 2019-12-12
US9837390B1 (en) 2017-12-05
WO2018085215A1 (en) 2018-05-11

Similar Documents

Publication Publication Date Title
TWI743243B (zh) 於基板上創造流體組裝結構之系統及方法
JP6367226B2 (ja) パターン化された構造化転写テープ
KR102174276B1 (ko) 나노구조화된 전사 테이프의 사용방법 및 그로부터 제조된 제품
JP2020522884A (ja) 貫通ビアを含むアセンブリ基板および製造方法
JP2017511755A (ja) ガラス用微小光学要素
JP2013512568A (ja) 表面エネルギーの調節による電気伝導パターンの形成
Han et al. Fabrication of 3D nano-structures using reverse imprint lithography
CN104519666B (zh) 一种用于柔性线路板制作的柔性模具及其制备方法
TWI663038B (zh) 導電材料之壓印微影方法及壓印微影之印模與壓印微影之設備
KR20060135310A (ko) 소프트 몰드를 이용한 미세 패턴 형성방법
JP2008016756A (ja) バンク構造、電子回路、電子デバイス、およびそれらの製造方法、並びにパターン形成方法
KR100815372B1 (ko) 인쇄회로기판용 임프린트 몰드의 이형처리방법
JP2010052419A (ja) セラミックグリーンシートの製造方法及びこれを用いた多層セラミック回路基板の製造方法
TW201534490A (zh) 圖案形成體
TWI679098B (zh) 用於生產光學玻璃元件之方法
TW201843831A (zh) 使用可感光加工的材料基板層之用於顯示器形成之系統及方法
KR101808985B1 (ko) 고분자 나노무기입자 복합체 및 이를 제조하는 방법
KR101151648B1 (ko) 인쇄기법을 이용한 고세장비를 갖는 전극 형성방법
KR20070051601A (ko) 오엘이디 봉지캡의 제조방법
CN110050337A (zh) 电子装置中的延迟通孔形成
CN104703408B (zh) 高密度覆铜线路板的制备方法
TWI449993B (zh) 顯示器之製造方法及其所製造之顯示器
KR102629707B1 (ko) 금속 배선을 형성하는 방법
US20210162788A1 (en) Method for manufacturing an optical element
KR20080001029A (ko) 패턴 형성방법 및 이를 이용한 컬러필터기판 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees