TWI731517B - 軟性混合電子系統及降低此軟性混合電子系統衝擊的方法 - Google Patents

軟性混合電子系統及降低此軟性混合電子系統衝擊的方法 Download PDF

Info

Publication number
TWI731517B
TWI731517B TW108146402A TW108146402A TWI731517B TW I731517 B TWI731517 B TW I731517B TW 108146402 A TW108146402 A TW 108146402A TW 108146402 A TW108146402 A TW 108146402A TW I731517 B TWI731517 B TW I731517B
Authority
TW
Taiwan
Prior art keywords
ratio
electronic system
thickness
hybrid electronic
young
Prior art date
Application number
TW108146402A
Other languages
English (en)
Other versions
TW202126124A (zh
Inventor
彭昱銘
吳觀竹
張凱銘
楊鎮在
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW108146402A priority Critical patent/TWI731517B/zh
Priority to CN202010103892.3A priority patent/CN112992842B/zh
Priority to US16/815,031 priority patent/US10757804B1/en
Application granted granted Critical
Publication of TWI731517B publication Critical patent/TWI731517B/zh
Publication of TW202126124A publication Critical patent/TW202126124A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G01L5/0028—Force sensors associated with force applying means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種軟性混合電子系統，包括：載板、第一重布線結構、第一元件以及包封層。第一重布線結構位於載板上。所述載板具有第一楊氏係數Y1。所述第一重布線結構具有第二楊氏係數Y2。第一元件位於所述第一重布線結構上。包封層包封所述第一元件。所述第一重布線結構的頂面至所述第一元件的所述頂面之間的所述第一元件以及部分所述包封層為第一部分，具有第三楊氏係數Y3。所述第一元件的所述頂面至所述包封層的頂面的另一部分所述包封層為第二部分具有第四楊氏係數Y4。Y3/Y4的比例介於1.62至1.98之間；Y3/Y2的比例介於0.18至0.22之間；以及Y3/Y1的比例介於280.62至342.98之間。

Description

軟性混合電子系統及降低此軟性混合電子系統衝擊的方法
本發明是有關於一種電子元件及降低此電子元件衝擊的方法，且特別是有關於一種軟性混合電子系統及降低此軟性混合電子系統衝擊的方法。
軟性混合電子（FHE）元件具有可撓性，可以應用於穿戴式裝置、智慧貼片、智慧衣褲或是車載系統等，是目前備受矚目的一種電子元件。然而，於軟性混合電子的封裝結構中，各元件結構具有不同的特性，並且依據使用者之應用場域/穿戴方式及碰撞力道不同，系統中各元件承受的應力也不盡相同，因此，這一類產品的可靠度不易掌握，而且容易造成產品毀損。
依照本發明一實施例所述，提出一種軟性混合電子系統，包括：第一重布線結構，位於載板的第一區上，其中所述載板具有第一厚度T1以及第一楊氏係數Y1，所述第一重布線結構具有第二厚度T2以及第二楊氏係數Y2；第一元件，位於所述第一重布線結構上；包封層，包封所述第一元件，並且覆蓋所述第一元件與所述第一重布線結構，其中在所述第一重布線結構的頂面至所述第一元件的頂面之間的部分所述包封層以及所述第一元件為第一部分，具有第三厚度T3且具有第三楊氏係數Y3，在所述第一元件的所述頂面至所述包封層的頂面之間的另一部分的所述包封層為第二部分，具有第四厚度T4且具有第四楊氏係數Y4，其中Y3/Y4的比例介於1.62至1.98之間；Y3/Y2的比例介於0.18至0.22之間；以及Y3/Y1的比例介於280.62至342.98之間。
依照本發明另一實施例所述，提出一種軟性混合電子系統，包括：第一重布線結構，位於載板的第一區上；第一元件，位於所述第一重布線結構上；第一包封層，包封所述第一元件，並且覆蓋所述第一元件與所述第一重布線結構；第一材料層，覆蓋所述第一包封層，所第一材料層具有第一厚度T1’以及第一楊氏係數Y1’；第二材料層，覆蓋所述第一材料層，所述第二材料層具有第二厚度T2’以及第二楊氏係數Y2’，其中所述第一重布線結構的頂面至所述第一元件的頂面之間的所述第一包封層以及所述第一元件為第一部分，所述第一部分具有第三厚度T3且具有第三楊氏係數Y3，其中Y3/Y2’的比例介於0.18至0.22之間； Y3/Y1’的比例介於280.62至342.98之間；T3/T2’的比例介於2.34至2.86之間；以及T3/T1’的比例介於0.72至0.88之間。
依照本發明又一實施例所述，提出一種降低軟性混合電子系統衝擊的方法，其中軟性混合電子系統包括：至少一個元件，位於所述載板的多個區上；多個重布線結構，分別位於所述載板與所述至少一個元件之間；以及包封層，包封所述至少一個元件，並且覆蓋所述至少一個元件與所述多個重布線結構。所述方法包括：以所述至少一個元件中具有頂面高度最高的第一元件為基準，其中所述第一元件下方的所述載板具有第一厚度T1以及第一楊氏係數Y1，所述第一元件與所述載板之間的第一重布線結構具有第二厚度T2以及第二楊氏係數Y2；將所述第一重布線結構的頂面至所述第一元件的頂面之間的所述第一元件以及所述包封層界定為第一部分，所述第一部分具有第三厚度T3且具有第三楊氏係數Y3；將所述第一元件的所述頂面至所述包封層的頂面之間的所述包封層界定為第二部分，所述第二部分具有第四厚度T4且具有第四楊氏係數Y4；調整Y1、Y2、Y3以及Y4，使得Y3/Y4的比例介於1.62至1.98之間；Y3/Y2的比例介於0.18至0.22之間；以及Y3/Y1的比例介於280.62至342.98之間；以及調整T1、T2、T3、T4，使得T3/T4的比例介於1.98至2.42之間；T3/T2的比例介於2.34至2.86之間；以及T3/T1的比例介於0.72至0.88之間。
圖1是繪示一種軟性混合電子系統的上視圖。圖2是繪示一種軟性混合電子系統的剖面示意圖。
請參照圖1與2A與2B，軟性混合電子系統100a包括載板10。載板10例如是可以是可撓性基板。載板10可以是單層或是多層。載板10可以是由單一材料構成或是多種材料所構成。載板10具有第一厚度T1以及第一楊氏係數Y1。第一厚度T1的範圍例如是1.25mm至3.12mm。第一楊氏係數Y1的範圍例如是0.02GPa至0.27GPa。藉由改變載板10的材料、組成、層數或構形，可以將其將第一楊氏係數Y1調整成前述範圍。
載板10包括有機材料（或稱為聚合物）。有機材料例如是聚醯亞胺（PI）、聚甲基丙烯酸甲酯（PMMA）、聚碳酸酯（PC）、聚醚碸（PES）、聚醯胺（PA）、聚對苯二甲酸乙二酯（PET）、聚醚醚酮（PEEK）、聚萘二甲酸乙二醇酯（PEN）、聚乙烯亞胺（PEI）、聚氨酯（PU）、聚二甲基矽氧烷（PDMS）、壓克力（acrylic）、含醚（ether）系列的聚合物、聚烯（polyolefin）的一種或者是兩種以上的組合，但不以此為限。換言之，載板10可以是單一的有機材料、兩種有機材料的混合物或多種有機材料的混合物。
在另一些實施例中，載板10為複合材料。載板10包括有機材料以及無機材料。無機材料可以點狀、條狀、網狀、立體網狀或其組合的方式分布於有機材料中。有機材料如上述所述者。無機材料的加入可以提升耐衝擊減震結構之耐衝擊能力。無機材料可以是二氧化矽（silica）、氧化鋁（aluminum oxide）、氧化鈦（titanic oxide）或其組合，但不以此為限。載板10為複合材料（含有有機材料與無機材料）且所採用的無機材料為二氧化矽的實施例中，二氧化矽的表面官能基可透過分散反應處理，使無機材料產生交聯反應，而形成網狀結構，以提升其抗壓強度。在一些實施例中，分散反應處理可以是利用催化劑，以使無機材料表面官能基產生交聯反應。在一些實施例中，催化劑可以是酸性或鹼性。酸性的催化劑可以例如是鹽酸（HCl）、硫酸（H 2SO 4）、硝酸（HNO 3）與丙烯酸（或稱壓克力酸，acrylic acid）。鹼性的催化劑可以例如是氫氧化鈉（NaOH）與氨水（NH 4OH）。依據不同功能需求，使用適當催化劑，於酸性催化劑下，其水解速率大於縮合速率，較易形成網狀結構。在一實施例中，載板10包括區R1、R2以及R3。區R3在區R1與R2之間。在一實施例中，區R1例如是系統級封裝（SiP）區。也就是說，區R1上具有系統級封裝結構。系統級封裝結構具備各種主/被動元件之系統級封裝功能裝置（包括處理器、存儲器等功能晶片），從而實現一個基本完整的功能。區R2例如是感測區；區R3例如是跡線連接區。
載板10的區R1上具有第一重布線結構20。第一重布線結構20包括一層或是多層的絕緣層22以及位於其中的一層或多層重布線層24。在圖2中，以兩層絕緣層22a、22b以及兩層重布線層24a、24b來表示，但本發明實施例不以此為限。每一重布線層24包括多條導線與多個通孔（vias）。多條導線在平面上延伸。通孔可以連接縱向相鄰的兩條導線。絕緣層22的材料包括例如聚合物、氮化物、氧化物或此等組合。聚合物例如是聚苯噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）或此等組合。氮化物例如氮化矽等。氧化物例如氧化矽、磷矽玻璃（PSG）、硼矽玻璃（BSG）、硼磷矽玻璃（BPSG）或此等組合。重布線層24的材料包括導體，例如是金屬或是金屬合金，諸如是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料。第一重布線結構20可以以貼附、壓合、濺鍍、印刷、電鍍、化學鍍、化學氣相沉積CVD等方式形成在載板10上。第一重布線結構20具有第二厚度T2以及第二楊氏係數Y2。第二厚度T2小於第一厚度T1，第二楊氏係數Y2大於第一楊氏係數Y1。第二厚度T2的範圍例如是0.13mm至6.5mm。第二楊氏係數Y2的範圍例如是25GPa至220GPa。
在應用場域為穿戴式裝置實施例中，載板10為軟性載板，例如是聚醯亞胺，第一重布線結構20形成在軟性載板之中，用以緩衝吸能碰撞造成之能量，避免功能載具損傷。需注意的是，又由於人體皮膚具有0.22±0.047 Ns／m左右的阻尼係數，更可以進一步將碰撞能力降到最低。
一個或多個元件30位於第一重布線結構20上。元件30可以是晶粒。晶粒中可以是由單一個或是多個主動及/或被動元件所組成。晶粒例如是特定應用積體電路（application-specific integrated circuit，ASIC）晶片、類比晶片（analog chip）、感測晶片（sensor chip）、無線射頻晶片（wireless and radio frequency chips）、電壓調節器晶片（voltage regulator chip）或記憶體晶片（memory chip）。元件30也可以是堆疊晶粒、封裝結構、堆疊式封裝層疊（PoP）、封裝嵌入（package-in-package，PiP）和系統級封裝（SiP）。元件30可以藉由異向導電黏合劑（ACA）、異向導電膜（ACF）、異向導電黏貼（ACP）、感光型光阻、膠帶、錫膏或其組合方式接合在第一重布線結構20上。元件30可以與第一重布線結構20的重布線層24電性連接。在一實施例中，元件30包括元件30a、30b與30c，但不以此為限。在元件30a、30b與30c中，元件30a的高度最高，元件30c的高度最低。在圖2中，元件30a設置在元件30b與30c之間，但本發明實施例不以此為限，高度最高的元件30a可以設置在區R1中任何位置。
區R2的載板10中具有電極72與74。在一些實施例中，電極72與74的底面裸露出來，未被載板10覆蓋。電極72與74的材料包括導體材料，例如是金屬、金屬合金，諸如是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料。
區R2的載板10上具有第二重布線結構40。第二重布線結構40包括一層或是多層的絕緣層42以及位於其中的一層或多層重布線層44。在圖2中，以兩層絕緣層42a、42b以及兩層重布線層44a、44b來表示，但本發明實施例不以此為限。重布線層44電性連接電極72與74。每一重布線層44包括多條導線與多個通孔。多條導線在平面上延伸。通孔可以連接縱向相鄰的兩條導線。絕緣層42的材料包括例如聚苯噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、氮化物（例如氮化矽等）、氧化物（例如氧化矽等）、磷矽玻璃（PSG）、硼矽玻璃（BSG）、硼磷矽玻璃（BPSG）等或其組合。重布線層44的材料包括導體，例如是金屬或是金屬合金，諸如是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料。第二重布線結構40可以以貼附、壓合、濺鍍、印刷、電鍍、化學鍍、化學氣相沉積（CVD）等方式形成在載板10上。
區R2的第二重布線結構40上具有一個或多個元件50。元件50可以是晶粒。晶粒例如是特定應用積體電路晶片、類比晶片、感測晶片、無線射頻晶片、電壓調節器晶片或記憶體晶片。元件50也可以是堆疊晶粒、封裝結構、堆疊式封裝層疊（PoP）、封裝嵌入（Package-in-Package，PiP）和系統級封裝（SiP）。元件50可以藉由異向導電黏合劑（ACA）、異向導電膜（ACF）、異向導電黏貼（ACP）、感光型光阻、膠帶、錫膏或其以上組合方式接合在第二重布線結構40上，並與第二重布線結構40的重布線層44電性連接。元件50為可以因應各類載具需求而設計之各式感測元件，是用於偵測環境中所生事件或變化，並將此訊息傳送出至元件30（例如SiP處理器）。在本實施例中，元件50為感測晶片（或稱為FHE感測晶片）。感測晶片可以是重力感測晶片、溫度感測晶片、心電圖（electrocardiogram，ECG/EKG）感測器、光體積變化感測器（PPG）、血壓計或者其他生理資料測量感測器，或者上述裝置的組合，但不限於此。在一實施例中，感測晶片可進行感測至少包括有:心跳、呼吸、血壓、體溫、體脂率等各式生理訊號。
區R3的載板10上具有跡線結構60。跡線結構60並可適用於可撓式之功能載具。在一實施例中，跡線結構60可以類似於第一重布線結構20或第二重布線結構40。換言之，跡線結構60可以包括絕緣層62與多條跡線64，如圖2A所示。多條跡線64形成在絕緣層62中。絕緣層62的材料可以類似於絕緣層22或42。多條跡線64包括導體材料，其可以類似於重布線層24或44。第一重布線結構20、第二重布線結構40與跡線結構60可以同時形成在載板10上。
在另一實施例中，跡線結構60包括絕緣層62與多條跡線64，如圖2B所示。多條跡線64形成在絕緣層62上，並且各跡線64的一端電性連接重布線層24，另一端電性連接重布線層44。跡線結構60的絕緣層62可以與第一重布線結構20與第二重布線結構40的絕緣層22與42同時形成。跡線結構60的多條跡線64是在第一重布線結構20與第二重布線結構40形成之後，才形成在絕緣層62上。跡線結構60的多條跡線64可以藉由印刷、鍍膜或壓合的方式形成在載板10上。跡線64可以藉由超音波熱壓或是共晶接合方式與重布線層24與44電性連接。
請參照圖1、圖2A與圖2B，包封層70覆蓋在區R1上的第一重布線結構及元件30、區R2上的第二重布線結構40及元件50以及區R3上的跡線結構60。包封層70還側向包封元件30與50。包封層70可以保護元件30與50，並且具有防水氣之功能，以避免或減緩元件30與50受外界影響而改變其材料與電氣等特性。在一實施例中，包封層70可為軟性封裝材。包封層70包括模製化合物（molding compound）、模製底部填料（molding underfill）、樹脂（例如環氧樹脂、壓克力樹脂）其組合或類似物。在一些實施例中，包封層70包括光敏材料，例如聚苯並噁唑、聚醯亞胺、苯環丁烯、其組合或類似物，其可使用曝光顯影而圖案化。在替代性實施例中，包封層70包括氮化物（如氮化矽）、氧化物（如氧化矽）、PSG、BSG、BPSG、其組合或類似物。包封層70的形成方法例如是先藉由旋塗法、層壓法、沉積法或類似方法在載板10上形成包封材料層，包封材料層包封住元件30的側面及頂面。
在一實施例中，在區R1中，元件30a、30b、30c的楊氏係數為100GPa至200GPa之間，例如為165GPa。元件30a、30b、30c的高度範圍例如是0.05mm至2.5mm。包封層70的楊氏係數的範圍例如是0.05GPa至5GPa。在第一重布線結構20中，重布線層24的體積與絕緣層22的體積的比例範圍例如是15%至85%。元件30的體積與包封層70的體積的比例範圍例如是3%至30%。整個SiP結構（包含元件30a、30b、30c以及包封層70）的楊氏係數的範圍例如是5GPa至85GPa。整個SiP結構的總厚度Tt1（即T3+T4）的範圍為0.5mm至5.0mm。
在一實施例中，在區R2中，元件50的楊氏係數為165GPa，且高度低於元件30a。元件50的高度範圍例如是0.05mm至2.5mm。包封層70的楊氏係數的範圍例如是0.05GPa至5GPa。在第二重布線結構40中，重布線層44的體積與絕緣層42的體積的比例範圍例如是25%至85%。元件50的體積與包封層70的體積的比例範圍例如是2.0%至20%。整個FHE感測器結構（包含元件50以及包封層70）的楊氏係數的範圍例如是10GPa至75GPa。整個FHE感測器結構的總厚度（第二重布線結構40的頂面至包封層70的頂面）Tt2範圍例如是0.5mm至5.0mm。
在一實施例中，參照圖2A，在區R3中，跡線結構60的楊氏係數為10GPa至50GPa。在跡線結構60中，跡線64的體積與絕緣層62的體積的比例範圍例如是15%至50%。跡線64的高度H1範圍例如是0.008mm至0.08mm。包封層70的楊氏係數的範圍例如是0.05GPa至5GPa。區R3（跡線連接區）的總厚度（跡線結構60的頂面至包封層70的頂面）Tt3範圍例如是0.5mm至5.0mm。
在一實施例中，參照圖2B，在區R3中，跡線結構60的楊氏係數為10GPa至50GPa。在跡線結構60中，跡線64的體積與絕緣層62的體積的比例範圍例如是15%至50%。跡線64的高度H1範圍例如是0.008mm至0.08mm。包封層70的楊氏係數的範圍例如是0.05GPa至5GPa。區R3（跡線連接區）的總厚度（絕緣層62的頂面至包封層70的頂面）Tt3範圍例如是0.5mm至5.0mm。
在本實施例中，在元件30a、30b、30c以及元件50中，以元件30a的頂面30t的高度最高。當軟性混合電子系統100a遭遇外力碰撞後，高度最高的元件30a所承受之應力最大，且可能因應力無法釋放，而造成元件30a的內部電子元件的材料被破壞，因而導致元件功能異常。因此，本發明實施例將第一重布線結構20的頂面20t至元件30a的頂面30t之間的構件定義為軟性混合電子系統100a的第一部分P1；並將元件30a的頂面30t至包封層70的頂面70t1之間的構件定義為軟性混合電子系統100a的第二部分P2，藉由第一部分P1與第二部分P2以及載板10以及第一重布線結構20的厚度、楊氏係數的改變與調整，來控制軟性混合電子系統100a的機械強度。在此，所述的第一重布線結構20的頂面20t是指第一重布線結構20的最頂層的絕緣層22b的頂面。
第一部分P1具有第三厚度T3且具有第三楊氏係數Y3。第二部分P2具有第四厚度T4且具有第四楊氏係數Y4。第三厚度T3的範圍例如是0.05mm至2.5mm。第三楊氏係數Y3的範圍例如是5GPa至85GPa。第四厚度T4的範圍例如是0.5mm至3.8mm。第四楊氏係數Y4的範圍例如是0.05GPa至5.0GPa。
在一實施例中，將Y3/Y4的比例介於1.26至2.34之間；Y3/Y2的比例介於0.14至0.26之間；以及Y3/Y1的比例介於218.26至405.34之間。T3/T4的比例介於1.54至2.86之間；T3/T2的比例介於1.82至3.38之間；以及T3/T1的比例介於0.56至1.04之間。
在又一實施例中，Y3/Y4的比例介於1.62至1.98之間；Y3/Y2的比例介於0.18至0.22之間；以及Y3/Y1的比例介於280.62至342.98之間。T3/T4的比例介於1.98至2.42之間；T3/T2的比例介於2.34至2.86之間；以及T3/T1的比例介於0.72至0.88之間。
在另一實施例中，Y3/Y4為1.8左右；Y3/Y2為0.2左右；以及Y3/Y1為311.8左右。T3/T4為2.2左右；T3/T2為2.6左右；以及T3/T1為0.8左右。
藉由改變與調整Y3/Y4、Y3/Y1、Y3/Y2、T3/T4、T3/T2以及T3/T1至上述範圍，軟性混合電子系統100a本身可以具有緩衝吸能之功效，並且可以提高軟性混合電子系統100a的機械強度，而不需要在包封層70上方或是在載板10的下方額外增加耐衝擊減震結構。改變與調整Y3/Y4、Y3/Y1、Y3/Y2、T3/T4、T3/T2以及T3/T1可以採用各種方式來達成。在一實施例中，藉由改變與調整Y3/Y4、Y3/Y1、Y3/Y2、T3/T4、T3/T2以及T3/T1至上述範圍，軟性混合電子系統100a本身可緩衝並承受0.46~7J的外力衝擊。
舉例來說，當軟性混合電子系統100a遭受0.46J~7J的外力衝擊時，當Y3/Y4小於1.26時，雖能緩衝92~99%之衝擊力，但系統可撓性的效果將會降低，例如曲率半徑會由7.5mm增加至10mm，將不利於例如穿戴式裝置之應用。當Y3/Y4大於2.34時，0.46J~7J之外加衝擊力僅會緩衝至85~90%，剩餘之10~15%之衝擊力將會分布於系統內部或以熱的形式擴散之。此時，若當Y3/Y2小於0.14時、大於0.26時與當Y3/Y1小於218.26、大於405.34時，將會更進一步加速系統損害。
舉例來說，當軟性混合電子系統100a遭受0.46J~7J的外力衝擊時，當T3/T4小於1.54時，雖能緩衝95~99%之衝擊力，但系統可撓性的效果將會降低，例如曲率半徑會由7.5mm增加至12mm，將不利於例如穿戴式裝置之應用。當T3/T4大於2.86時，0.46J~7J之外加衝擊力僅會緩衝至85~90%，剩餘之10~15%之衝擊力將會分布於系統內部或以熱的形式擴散之。此時，若T3/T2小於1.86或大於3.38且T3/T1小於0.56或大於1.04時，將會更進一步加速系統損害。
軟性混合電子系統可以有各種的構形或配置。在一實施例中，軟性混合電子系統100b的載板10上包括區R1，但不包括區R2與R3，如圖3所示。在另一實施例中，軟性混合電子系統100c的載板10上包括區R1與R3，但不包括區R2，如圖4所示。在又一實施例中，軟性混合電子系統100d的載板10上包括區R1與R2，但不包括區R3，且區R1上的重布線層24與區R2上的重布線層44電性連接，如圖5所示。
在參照圖3至圖5的實施例中，在軟性混合電子系統100b、100c以及100d中，除包封層70外，載板10上仍以元件30a的頂面30t的頂面最高。藉由改變與調整Y3/Y4、Y3/Y1、Y3/Y2、T3/T4、T3/T2以及T3/T1，可以提高軟性混合電子系統的機械強度，可以不需要在包封層70上或是在載板10的下方額外增加耐衝擊減震結構。在一實施例中，Y3/Y4的比例介於1.26至2.34之間；Y3/Y2的比例介於0.14至0.26之間；以及Y3/Y1的比例介於218.26至405.34之間，T3/T4的比例介於1.54至2.86之間；T3/T2的比例介於1.82至3.38之間；以及T3/T1的比例介於0.56至1.04之間。在又一實施例中，Y3/Y4的比例介於1.62至1.98之間；Y3/Y2的比例介於0.18至0.22之間；以及Y3/Y1的比例介於280.62至342.98之間，T3/T4的比例介於1.98至2.42之間；T3/T2的比例介於2.34至2.86之間；以及T3/T1的比例介於0.72至0.88之間。在另一實施例中，Y3/Y4為1.8左右；Y3/Y2為0.2左右；以及Y3/Y1為311.8左右。T3/T4為2.2左右；T3/T2為2.6左右；以及T3/T1為0.8左右。
另一種軟性混合電子系統100e，如圖6所示，則是載板10上包括區R2與R3，但不包括區R1。此實施例中，區R2的載板10中具有電極72與74，因此以載板10以及位於載板10中的電極72與74的組合來取代區R1的載板10。亦即，將載板10和電極72與74的組合結構的厚度定義為T1，並且具有第一楊氏係數Y1。第一厚度T1的範圍例如是1.25mm至3.12mm。第一楊氏係數Y1的範圍例如是0.02GPa至0.27GPa。
此外，以第二重布線結構40來取代第一重布線結構20。亦即，第二重布線結構40的厚度為T2，並且具有第二楊氏係數Y2。第二厚度T2小於第一厚度T1，第二楊氏係數Y2大於第一楊氏係數Y1。第二厚度T2的範圍例如是0.13mm至6.5mm，第二楊氏係數Y2的範圍例如是25GPa至220GPa。
由於在載板10上已無元件30，因此以元件50代替元件30來規範各種厚度比例以及楊氏係數的比例。亦即，以元件50的頂面50t來取代元件30的頂面30t，以第二重布線結構40來取代第一重布線結構20，來定義第一部分P1與第二部分P2。
第二重布線結構40的頂面40t至元件50的頂面50t之間的構件定義為軟性混合電子系統100e的第一部分P1；並將元件50的頂面50t至包封層70的頂面70t2之間的構件定義為軟性混合電子系統100e的第二部分P2，藉由第一部分P1與第二部分P2以及載板10以及第二重布線結構40的厚度、楊氏係數的改變與調整，來控制軟性混合電子系統100e的機械強度。在此，所述的第二重布線結構40的頂面40t是指第二重布線結構40的最頂層的絕緣層42b的頂面。第一部分P1具有第三厚度T3且具有第三楊氏係數Y3。第二部分P2具有第四厚度T4且具有第四楊氏係數Y4。第三厚度T3的範圍例如是0.05mm至2.5mm。第三楊氏係數Y3的範圍例如是5GPa至85GPa。第四厚度T4的範圍例如是0.5mm至3.8mm。第四楊氏係數Y4的範圍例如是0.05GPa至5.0GPa。
在一實施例中，Y3/Y4的比例介於1.26至2.34之間；Y3/Y2的比例介於0.14至0.26之間；以及Y3/Y1的比例介於218.26至405.34之間，T3/T4的比例介於1.54至2.86之間；T3/T2的比例介於1.82至3.38之間；以及T3/T1的比例介於0.56至1.04之間。在又一實施例中，Y3/Y4的比例介於1.62至1.98之間；Y3/Y2的比例介於0.18至0.22之間；以及Y3/Y1的比例介於280.62至342.98之間，T3/T4的比例介於1.98至2.42之間；T3/T2的比例介於2.34至2.86之間；以及T3/T1的比例介於0.72至0.88之間。在另一實施例中，Y3/Y4為1.8左右；Y3/Y2為0.2左右；以及Y3/Y1為311.8左右。T3/T4為2.2左右；T3/T2為2.6左右；以及T3/T1為0.8左右。
藉由改變與調整Y3/Y4、Y3/Y1、Y3/Y2、T3/T4、T3/T2以及T3/T1可以提高軟性混合電子系統100e的機械強度，而不需要在包封層70的上方，或是在載板10的下方額外增加耐衝擊減震結構。改變與調整Y3/Y4、Y3/Y1、Y3/Y2、T3/T4、T3/T2以及T3/T1可以採用各種方式來達成。在一實施例中，藉由改變與調整Y3/Y4、Y3/Y1、Y3/Y2、T3/T4、T3/T2以及T3/T1至上述範圍，軟性混合電子系統100e本身可緩衝並承受0.46~7J的外力衝擊。
舉例來說，當軟性混合電子系統100e遭受0.46J的外力衝擊時，當Y3/Y4小於1.26時，雖能緩衝92~99%之衝擊力，但系統可撓性的效果將會降低，例如曲率半徑會由7.5mm增加至10mm，將不利於例如穿戴式裝置之應用。當Y3/Y4大於2.34時，0.46J之外加衝擊力僅會緩衝至85~90%，剩餘之10~15%之衝擊力將會分布於系統內部或以熱的形式擴散之。此時，若Y3/Y2小於0.14或大於0.26且Y3/Y1小於218.26或大於405.34時，將會更進一步加速系統損害。
舉例來說，當軟性混合電子系統100e 遭受0.46J的外力衝擊時，當T3/T4小於1.54時，雖能緩衝95~99%之衝擊力，但系統可撓性的效果將會降低，例如曲率半徑會由7.5mm增加至12mm，將不利於例如穿戴式裝置之應用。當T3/T4大於2.86時，0.46J之外加衝擊力僅會緩衝至85~90%，剩餘之10~15%之衝擊力將會分布於系統內部或以熱的形式擴散之。此時，若T3/T2小於1.86或大於3.38且T3/T1小於0.56或大於1.04時，將會更進一步加速系統損害。
舉例來說，應用場域為車用之多功能座椅時（軟性混合電子系統100e與之整合），遭受5J的緊急剎車之後座力衝擊，當Y3/Y4小於1.26時，雖能緩衝85~90%之衝擊力，但座椅舒適性的效果將會降低，有造成駕駛者受傷之虞慮產生。當Y3/Y4大於2.34時，5J之外加衝擊力僅會緩衝至75~84%，剩餘之25~16%之衝擊力將會分布於系統內部或以熱的形式擴散之。此時，若Y3/Y2小於0.14或大於0.26且Y3/Y1小於218.26或大於405.34時，將會更進一步加速系統損害。
當軟性混合電子系統100a至100e的Y3/Y4、Y3/Y1、Y3/Y2、T3/T4、T3/T2以及T3/T1無法調整至上述範圍時，可以在包封層70上或在包封層70之中額外增加耐衝擊減震結構，如以下參照圖7與圖8之實施例所述。
請參照圖7，軟性混合電子系統100f的結構與軟性混合電子系統100a相似，其差異點在於在包封層70之中插入耐衝擊減震結構。也就是在包封層70的第一部分P1與第二部分P2之間插入耐衝擊減震結構80。在一些實施例中，耐衝擊減震結構80包括第一材料層81與第二材料層82，但不以此為限。第一材料層81覆蓋在區R1上的部分包封層70a，並接觸在區R1上的元件30a的頂面30t，並且第一材料層81還覆蓋區R2及R3上的部分包封層（又可稱為第一包封層）70a。
第一材料層81具有第一厚度T1’，並且具有第一楊氏係數Y1’。第二材料層82具有第二厚度T2’，並且具有第二楊氏係數Y2’。第二材料層82的第二厚度T2’小於第一材料層81的第一厚度T1’，第二楊氏係數Y2’大於第一楊氏係數Y1’。在一實施例中，第一厚度T1’的範圍例如是1.25mm至3.12mm；第一楊氏係數Y1’的範圍例如是0.02GPa至0.27GPa。第二厚度T2’的範圍例如是0.13mm至6.5mm，第二楊氏係數Y2’的範圍例如是25GPa至220GPa。
在一實施例中，第一材料層81的材料例如是矽膠、橡膠、丁二烯丙烯腈等聚合物。第二材料層82的材料可由不易變形硬物質組成，包含聚甲基丙烯酸甲酯（PMMA）、金屬、玻璃、不銹鋼等材料。第一材料層81與第二材料層82可以依序分別形成在載板10上。在另一實施例中，第一材料層81與第二材料層82可以預先形成耐衝擊減震結構80，再藉由貼合的方式形成在包封層70a的表面以及元件30a的頂面30t上。
在耐衝擊減震結構80形成之後，再形成剩餘的部分包封層（又可稱為第二包封層）70b。
在本實施例中，將第一重布線結構20的頂面20t至元件30a的頂面30t之間的構件定義為軟性混合電子系統100f的第一部分P1；並將包封層70b定義為軟性混合電子系統100f的第二部分P2，藉由第一部分P1與第二部分P2以及耐衝擊減震結構80的厚度、楊氏係數的改變與調整，來控制軟性混合電子系統100f的機械強度。在此，所述的第一重布線結構20的頂面20t是指第一重布線結構20的最頂層的絕緣層22b的頂面。
第一部分P1具有第三厚度T3且具有第三楊氏係數Y3。第二部分P2具有第四厚度T4且具有第四楊氏係數Y4。第三厚度T3的範圍例如是0.05mm至2.5mm。第三楊氏係數Y3的範圍例如是5GPa至85GPa。第四厚度T4的範圍例如是0.5mm至3.8mm。第四楊氏係數Y4的範圍例如是0.05GPa至5.0GPa。
在一實施例中，Y3/Y4的比例介於1.26至2.34之間；Y3/Y2’的比例介於0.14至0.26之間；以及Y3/Y1’的比例介於218.26至405.34之間，T3/T4的比例介於1.54至2.86之間；T3/T2’的比例介於1.82至3.38之間；以及T3/T1’的比例介於0.56至1.04之間。在又一實施例中，Y3/Y4的比例介於1.62至1.98之間；Y3/Y2’的比例介於0.18至0.22之間；以及Y3/Y1’的比例介於280.62至342.98之間，T3/T4的比例介於1.98至2.42之間；T3/T2’的比例介於2.34至2.86之間；以及T3/T1’的比例介於0.72至0.88之間。在另一實施例中，Y3/Y4為1.8左右；Y3/Y2’為0.2左右；以及Y3/Y1’為311.8左右。T3/T4為2.2左右；T3/T2’為2.6左右；以及T3/T1’為0.8左右。
當軟性混合電子系統100f的Y3/Y1、Y3/Y2、T3/T2以及T3/T1無法改變與調整適所需範圍時，藉由耐衝擊減震結構80的設置，並改變與調整Y3/Y4、Y3/Y1’、Y3/Y2’、T3/T4、T3/T2’以及T3/T1’可以提高軟性混合電子系統100f的機械強度。改變與調整Y3/Y4、Y3/Y1’、Y3/Y2’、T3/T4、T3/T2’以及T3/T1’可以採用各種方式來達成。
舉例來說，當軟性混合電子系統100f遭受0.46J的外力衝擊時，當Y3/Y4小於1.26時，雖能緩衝92~99%之衝擊力，但系統可撓性的效果將會降低，例如曲率半徑會由7.5mm增加至10mm，將不利於例如穿戴式裝置之應用。當Y3/Y4大於2.34時，0.46J之外加衝擊力僅會緩衝至85~90%，剩餘之10~15%之衝擊力將會分布於系統內部或以熱的形式擴散之。此時，若當Y3/Y2’小於0.14或大於0.26時且當Y3/Y1’小於218.26或大於405.34時，將會更進一步加速系統損害。當T3/T4大於2.86時，0.46J之外加衝擊力僅會緩衝至85~90%，剩餘之10~15%之衝擊力將會分布於系統內部或以熱的形式擴散之。此時，若T3/T2’小於1.86或大於3.38且T3/T1’小於0.56或大於1.04時，將會更進一步加速系統損害。
圖8所示的軟性混合電子系統100g與圖7所示的軟性混合電子系統100f相似，其差異在於省略了包封層（又可稱為第二包封層）70b。軟性混合電子系統100g可以應用在某些碰撞能量較低（例如0.46~1J的能量）或是碰撞可能性較低的場合，因此，不僅可以省略包封層亦可達到衝擊力緩衝的效果。
在一實施例中，Y3/Y2’的比例介於0.14至0.26之間；以及Y3/Y1’的比例介於218.26至405.34之間；T3/T2’的比例介於1.82至3.38之間；以及T3/T1’的比例介於0.56至1.04之間。在又一實施例中，Y3/Y2’的比例介於0.18至0.22之間；以及Y3/Y1’的比例介於280.62至342.98之間；T3/T2’的比例介於2.34至2.86之間；以及T3/T1’的比例介於0.72至0.88之間。在另一實施例中，Y3/Y2’為0.2左右；以及Y3/Y1’為311.8左右；T3/T2’為2.6左右；以及T3/T1’為0.8左右。
在以上的各實施例中，區R3的跡線結構60是以相似於圖2A的跡線結構60來表示，然而，其也可以如圖2B之跡線結構60。此外，在以上的實施例中，包封層70a可以是經過平坦化，如圖7與圖8所示。在其他實施例中，包封層70a可以是未經過平坦化，而具有高低起伏的表面。材料層81、82以及包封層70b可以共形地覆蓋在包封層70a上（未示出）。
本發明之一實施例之藉由改變與調整軟性混合電子系統中各層的厚度與楊氏係數及其比例關係，可以使得軟性混合電子系統本身即具有緩衝吸能之功效，並且可以提高本身的機械強度，而不需要額外增加耐衝擊減震結構。本發明另一實施例，藉由耐衝擊減震結構的設置，並改變與調整軟性混合電子系統中各層的厚度與楊氏係數及其比例關係，可以使得軟性混合電子系統具有較大的機械強度並具有緩衝吸能之功效，減少或避免軟性混合電子系統遭受外力撞擊而遭受破壞或造成功能異常。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:載板 20:第一重布線結構 20t、30t、40t、50t、70t1、70t2:頂面 22、22a、22b、42、42a、42b、62:絕緣層 24、44:重布線層 30、30a、30b、30c、50:元件 40:第二重布線結構 60:跡線結構 64:跡線 70、70a、70b:包封層 72、74:電極 80:耐衝擊減震結構 81:第一材料層 82:第二材料層 100a、100b、100c、100d、100e、100f、100g:軟性混合電子系統 H1:高度 P1:第一部分 P2:第二部分 R1、R2、R3:區 T1、T1’:第一厚度 T2、T2’:第二厚度 T3:第三厚度 T4:第四厚度 Tt1、Tt2、Tt3:厚度
圖1是依據本發明一實施例繪示的一種軟性混合電子系統的上視圖。 圖2A、圖2B、圖3至圖8分別是依據本發明多個實施例繪示的一種軟性混合電子系統的剖面示意圖。
10:載板
20:第一重布線結構
20t、30t、70t1:頂面
22、22a、22b、42、42a、42b、62:絕緣層
24、24a、24b、44、44a、44b:重布線層
30、30a、30b、30c、50:元件
40:第二重布線結構
60:跡線結構
64:跡線
70:包封層
72、74:電極
100a:軟性混合電子系統
H1:高度
P1:第一部分
P2:第二部分
R1、R2、R3:區
T1:第一厚度
T2:第二厚度
T3:第三厚度
T4:第四厚度
Tt1、Tt2、Tt3:厚度

Claims (20)

  1. 一種軟性混合電子系統，包括： 第一重布線結構，位於載板的第一區上，其中所述載板具有第一厚度T1以及第一楊氏係數Y1，所述第一重布線結構具有第二厚度T2以及第二楊氏係數Y2； 第一元件，位於所述第一重布線結構上；以及 包封層，包封所述第一元件，並且覆蓋所述第一元件與所述第一重布線結構，其中 在所述第一重布線結構的頂面至所述第一元件的頂面之間的部分的所述包封層以及所述第一元件為第一部分，具有第三厚度T3且具有第三楊氏係數Y3， 在所述第一元件的所述頂面至所述包封層的頂面之間的另一部分的所述包封層為第二部分，具有第四厚度T4且具有第四楊氏係數Y4， 其中 Y3/Y4的比例介於1.62至1.98之間； Y3/Y2的比例介於0.18至0.22之間；以及 Y3/Y1的比例介於280.62至342.98之間。
  2. 如申請專利範圍第1項所述之軟性混合電子系統，其中 T3/T4的比例介於1.98至2.42之間； T3/T2的比例介於2.34至2.86之間；以及 T3/T1的比例介於0.72至0.88之間。
  3. 如申請專利範圍第1項所述之軟性混合電子系統，其中所述第一元件為所述載板上之至少一個元件中具有最高頂面的元件。
  4. 如申請專利範圍第3項所述之軟性混合電子系統，其中所述第一區為系統級封裝區。
  5. 如申請專利範圍第4項所述之軟性混合電子系統，更包括： 跡線結構，位於所述載板的第二區上，被所述包封層覆蓋電性連接所述第一重布線結構。
  6. 如申請專利範圍第4項所述之軟性混合電子系統，更包括： 第二重布線結構，位於所述載板的第二區上，電性連接所述第一重布線結構； 感測元件，位於所述第二重布線結構上，其中所述感測元件的頂面的高度低於所述第一元件的所述頂面，且被所述包封層包封且覆蓋；以及 多個電極，位於所述載板中，與所述感測元件電性連接。
  7. 如申請專利範圍第6項所述之軟性混合電子系統，其中所述感測元件包括重力感測元件。
  8. 如申請專利範圍第6項所述之軟性混合電子系統，更包括： 跡線結構，位於所述載板的第三區上，被所述包封層覆蓋且電性連接所述第一重布線結構與所述第二重布線結構。
  9. 如申請專利範圍第1項所述之軟性混合電子系統，其中所述第一元件包括感測元件，且更包括多個電極，位於所述載板中，與所述感測元件電性連接。
  10. 如申請專利範圍第9項所述之軟性混合電子系統，更包括： 跡線結構，位於所述載板的第二區上，電性連接所述第一重布線結構，且被所述包封層覆蓋。
  11. 一種軟性混合電子系統，包括： 第一重布線結構，位於載板的第一區上； 第一元件，位於所述第一重布線結構上； 第一包封層，包封所述第一元件，並且覆蓋所述第一元件與所述第一重布線結構； 第一材料層，覆蓋所述第一包封層與所述第一元件，所述第一材料層具有第一厚度T1’以及第一楊氏係數Y1’；以及 第二材料層，覆蓋所述第一材料層，所述第二材料層具有第二厚度T2’以及第二楊氏係數Y2’， 其中所述第一重布線結構的頂面至所述第一元件的頂面之間的所述第一包封層以及所述第一元件為第一部分，所述第一部分具有第三厚度T3且具有第三楊氏係數Y3， 其中 Y3/Y2’的比例介於0.18至0.22之間； Y3/Y1’的比例介於280.62至342.98之間； T3/T2’的比例介於2.34至2.86之間；以及 T3/T1’的比例介於0.72至0.88之間。
  12. 如申請專利範圍第11項所述之軟性混合電子系統，更包括：第二包封層，覆蓋所述第二材料層，其中所述第二包封層具有第四厚度T4且具有第四楊氏係數Y4；Y3/Y4的比例介於1.62至1.98之間；T3/T4的比例介於1.98至2.42之間。
  13. 如申請專利範圍第11項所述之軟性混合電子系統，其中所述第一元件為所述載板上之至少一個元件中具有最高頂面的元件。
  14. 如申請專利範圍第13項所述之軟性混合電子系統，其中所述第一區為系統級封裝區。
  15. 如申請專利範圍第14項所述之軟性混合電子系統，更包括： 第二重布線結構，位於所述載板的第二區上，電性連接所述第一重布線結構； 感測元件，位於所述第二重布線結構上，其中所述感測元件的頂面的高度低於所述第一元件的所述頂面，且被所述包封層包封且覆蓋；以及 多個電極，位於所述載板中，與所述感測元件電性連接。
  16. 申請專利範圍第15項所述之軟性混合電子系統，更包括： 跡線結構，位於所述載板的第三區上，被所述包封層覆蓋且電性連接所述第一重布線結構與所述第二重布線結構。
  17. 申請專利範圍第14項所述之軟性混合電子系統，更包括： 跡線結構，位於所述載板的第二區上，被所述包封層覆蓋且電性連接所述第一重布線結構。
  18. 一種降低軟性混合電子系統衝擊的方法，其中所述軟性混合電子系統包括： 至少一個元件，位於所述載板的多個區上；多個重布線結構，分別位於所述載板與所述至少一個元件之間；以及包封層，包封所述至少一個元件，並且覆蓋所述至少一個元件與所述多個重布線結構， 所述方法包括： 以所述至少一個元件中具有頂面高度最高的第一元件為基準，其中所述第一元件下方的所述載板具有第一厚度T1以及第一楊氏係數Y1，所述第一元件與所述載板之間的第一重布線結構具有第二厚度T2以及第二楊氏係數Y2； 將所述第一重布線結構的頂面至所述第一元件的頂面之間的所述第一元件以及所述包封層界定為第一部分，所述第一部分具有第三厚度T3且具有第三楊氏係數Y3； 將所述第一元件的所述頂面至所述包封層的頂面之間的所述包封層界定為第二部分，所述第二部分具有第四厚度T4且具有第四楊氏係數Y4； 調整Y1、Y2、Y3以及Y4，使得 Y3/Y4的比例介於1.62至1.98之間； Y3/Y2的比例介於0.18至0.22之間；以及 Y3/Y1的比例介於280.62至342.98之間；以及 調整T1、T2、T3、T4，使得 T3/T4的比例介於1.98至2.42之間； T3/T2的比例介於2.34至2.86之間；以及 T3/T1的比例介於0.72至0.88之間。
  19. 如申請專利範圍第18項所述之降低軟性混合電子系統衝擊的方法，更包括：當Y3/Y2、Y3/Y1、T3/T2或T3/T1無法調整在上述範圍時， 在所述第一部分與所述第二部分中插入第一材料層與第二材料層，其中 所述第一材料層，覆蓋所述第一部分，所述第一材料層具有第一厚度T1’以及第一楊氏係數Y1’； 第二材料層，覆蓋所述第一材料層，所述第二材料層具有第二厚度T2’以及第二楊氏係數Y2’，以及 調整Y1’、Y2’、T1’、T2’，使得 Y3/Y2’的比例介於0.18至0.22之間； Y3/Y1’的比例介於280.62至342.98之間； T3/T2’的比例介於2.34至2.86之間；以及 T3/T1’的比例介於0.72至0.88之間。
  20. 如申請專利範圍第18項所述之降低軟性混合電子系統衝擊的方法，更包括：當Y3/Y2、Y3/Y1、T3/T2或T3/T1無法調整在上述範圍時， 在所述第一部分上設置第一材料層與第二材料層，以取代所述第二部分，其中 所述第一材料層，覆蓋所述第一部分，所述第一材料層具有第一厚度T1’以及第一楊氏係數Y1’； 第二材料層，覆蓋所述第一材料層，所述第二材料層具有第二厚度T2’以及第二楊氏係數Y2’，以及 調整Y1’、Y2’、T1’、T2’，使得 Y3/Y2’的比例介於0.18至0.22之間； Y3/Y1’的比例介於280.62至342.98之間； T3/T2’的比例介於2.34至2.86之間；以及 T3/T1’的比例介於0.72至0.88之間。
TW108146402A 2019-12-18 2019-12-18 軟性混合電子系統及降低此軟性混合電子系統衝擊的方法 TWI731517B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108146402A TWI731517B (zh) 2019-12-18 2019-12-18 軟性混合電子系統及降低此軟性混合電子系統衝擊的方法
CN202010103892.3A CN112992842B (zh) 2019-12-18 2020-02-20 软性混合电子系统及降低此软性混合电子系统冲击的方法
US16/815,031 US10757804B1 (en) 2019-12-18 2020-03-11 Flexible hybrid electronic system and method of reducing the impact thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108146402A TWI731517B (zh) 2019-12-18 2019-12-18 軟性混合電子系統及降低此軟性混合電子系統衝擊的方法

Publications (2)

Publication Number Publication Date
TWI731517B true TWI731517B (zh) 2021-06-21
TW202126124A TW202126124A (zh) 2021-07-01

Family

ID=72140948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146402A TWI731517B (zh) 2019-12-18 2019-12-18 軟性混合電子系統及降低此軟性混合電子系統衝擊的方法

Country Status (3)

Country Link
US (1) US10757804B1 (zh)
CN (1) CN112992842B (zh)
TW (1) TWI731517B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201701429A (zh) * 2015-06-24 2017-01-01 華亞科技股份有限公司 晶圓級封裝及其製作方法
TW201916268A (zh) * 2017-09-30 2019-04-16 財團法人工業技術研究院 可撓性晶片封裝

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
TW200839999A (en) 2007-03-30 2008-10-01 Phoenix Prec Technology Corp Packaging substrate structure
CN103872002B (zh) 2008-03-05 2017-03-01 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
WO2010086034A1 (en) 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
US9837390B1 (en) * 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
US20180350708A1 (en) * 2017-06-06 2018-12-06 Powertech Technology Inc. Package structure and manufacturing method thereof
TWI702894B (zh) * 2017-08-14 2020-08-21 財團法人工業技術研究院 耐衝擊減震結構及電子裝置
TWI636533B (zh) * 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
US10510646B2 (en) * 2018-02-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Packae structure, RDL structure and method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201701429A (zh) * 2015-06-24 2017-01-01 華亞科技股份有限公司 晶圓級封裝及其製作方法
TW201916268A (zh) * 2017-09-30 2019-04-16 財團法人工業技術研究院 可撓性晶片封裝

Also Published As

Publication number Publication date
US10757804B1 (en) 2020-08-25
CN112992842B (zh) 2024-06-18
TW202126124A (zh) 2021-07-01
CN112992842A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
US6774473B1 (en) Semiconductor chip module
US5216278A (en) Semiconductor device having a pad array carrier package
US7906844B2 (en) Multiple integrated circuit die package with thermal performance
US10269671B2 (en) Package structure and manufacturing method thereof
TWI714569B (zh) 指紋感測器
US20110260266A1 (en) Semiconductor package structure and package process
US20160071831A1 (en) Semiconductor package
US6507095B1 (en) Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN113130453A (zh) 组合件结构和封装结构
KR20160047423A (ko) 플렉시블 패키징 아키텍처
US20090065911A1 (en) Semiconductor package and manufacturing method thereof
US10312222B2 (en) Semiconductor package and semiconductor device using the same
WO2013137710A1 (en) Microelectronic device attachment on a reverse microelectronic package
US20070210433A1 (en) Integrated device having a plurality of chip arrangements and method for producing the same
TW201719834A (zh) 半導體封裝
TWI685929B (zh) 具改良均熱板之薄型晶片封裝
TWI731517B (zh) 軟性混合電子系統及降低此軟性混合電子系統衝擊的方法
US20190103360A1 (en) Flexible chip package
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
US20230042984A1 (en) Wearable device
IL166073A (en) Method for accommodating small minimum die in wire bonded area array packages
US20090189295A1 (en) Stack chip package structure and manufacturing method thereof
TWI805064B (zh) 軟性混合電子基板及包含其的電子織物