CN109923672A - 用于在基材上产生流体装配件结构的系统和方法 - Google Patents

用于在基材上产生流体装配件结构的系统和方法 Download PDF

Info

Publication number
CN109923672A
CN109923672A CN201780068761.2A CN201780068761A CN109923672A CN 109923672 A CN109923672 A CN 109923672A CN 201780068761 A CN201780068761 A CN 201780068761A CN 109923672 A CN109923672 A CN 109923672A
Authority
CN
China
Prior art keywords
sol
gel
substrate
structure sheaf
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780068761.2A
Other languages
English (en)
Inventor
S·M·加纳
M·L·索伦森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN109923672A publication Critical patent/CN109923672A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8014—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80904—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of an encapsulation layer or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Micromachines (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

实施方式涉及流体装配件，更具体地，涉及用于在基材上形成物理结构的系统和方法。装配面板包括：具有顶表面的基材；布置在基材的顶层上方的电子件结构层；和布置在基材的顶层和电子件结构层上方的基于溶胶‑凝胶的结构层，其中，基于溶胶‑凝胶的结构层包括使得至少一部分的电子件结构层暴露出来的开口。

Description

用于在基材上产生流体装配件结构的系统和方法
相关申请的交叉参考
本申请根据35U.S.C.§120，要求2016年11月07日提交的美国申请序列第14/344,736号的优先权，本文以该申请为基础并将其全文通过引用结合于此。
技术领域
实施方式涉及流体装配件，更具体地，涉及用于在基材上形成物理结构的系统和方法。
背景技术
LED显示器、LED显示器组件和阵列LED装置包括布置在显示器或装置的表面上的限定位置处的大量二极管。流体装配件可用于相对于基材装配二极管。此类装配通常是随机过程，由此将LED装置沉积到基材上的井中。采用常规图案化和蚀刻工艺在基材的表面中形成此类井会导致不规则的井形状，包括例如使得流体装配件较不可控的凹下的井底部。
因此，至少出于上述原因，本领域存在对于在基材上制造物理结构的先进系统和方法的需求。
发明内容
实施方式涉及流体装配件，更具体地，涉及用于在基材上形成物理结构的系统和方法。
本发明内容仅提供对于本发明的一些实施方式的大致总览。表述“在一个实施方式中”、“根据一个实施方式”、“在各种实施方式中”、“在一个或多个实施方式中”、“在具体实施方式中”等总体地表示表述之后的具体特征、结构、或特性包含在本发明的至少一个实施方式中，并且可以包含在本发明的不止一个实施方式中。重要的是，此类表述不一定指的是同一个实施方式。从以下详细描述、所附权利要求书和附图会更完整地得到本发明的许多其他实施方式。
附图说明
可以通过参照说明书的余下部分中描述的附图，实现对于本发明各种实方式的进一步理解。在附图中，在所有数个附图中，相同附图标记表示相同组件。在一些情况下，由小写字母组成的子标签与附图标记结合，用来表示多个类似组件中的一个。当对于附图标记的参照没有具体到现有的下标时，旨在表示所有此类多个相似组件。
图1a-1b显示根据本发明一个或多个实施方式，能够相对于基材表面顶部上的基于溶胶-凝胶的结构对齐层来移动包含载剂液体和多个物理物体的悬液的流体装配系统；
图2显示根据本发明各种实施方式，包含限定在基于溶胶-凝胶的结构对齐层中的井的完成的微装置装配件；
图3的流程图显示根据本发明一些实施方式的方法，其用于形成包含限定在基于溶胶-凝胶的结构对齐层中的井的微装置装配件；
图4a-4c的流程图分别显示用于产生根据本发明不同实施方式的基于溶胶-凝胶的结构对齐层的不同工艺；
图5a-5e显示加工步骤的子集，其包括与图3所示方法一致的基于溶胶-凝胶的结构对齐层的形成；和
图6显示可用于本发明不同实施方式的示例性的基于温度的固化工艺。
具体实施方式
实施方式涉及流体装配件，更具体地，涉及用于在基材上形成物理结构的系统和方法。
各种实施方式提供了装配面板，其包括：具有顶表面的基材；布置在基材的顶层上方的电子件结构层；和布置在基材的顶层和电子件结构层上方的基于溶胶-凝胶的结构层。基于溶胶-凝胶的结构层包括使得至少一部分的电子件结构层暴露出来的开口。在上述实施方式的一些情况中，电子件结构层展现出第一厚度，而基于溶胶-凝胶的结构层展现出第二厚度，所述第二厚度至少是所述第一厚度的3倍那么厚。在更具体情况下，第二厚度至少是第一厚度5倍那么厚。
在上述实施方式的各种情况下，溶胶-凝胶结构层由硅烷、硅酸盐/酯、和水中的两种或更多种形成。在上述实施方式的一些情况下，溶胶-凝胶结构层由以下至少两种形成：羟基(聚二甲基硅氧烷)、甲基三乙氧基硅烷、苯基三乙氧基硅烷、正硅酸四乙酯、水、和辛基三氯硅烷。在上述实施方式的一个或多个情况中，电子件结构层包括将第一开口的底部区域连接到第二开口的底部区域的导电材料。在上述实施方式的各种情况中，基材材料可以是以下一种：聚合物、金属、陶瓷、玻璃、和玻璃陶瓷。在具体情况下，基材是多层结构。在一些情况下，孔从开口的一组子集的底部延伸通过基材。
其他实施方式提供了装置的制造方法，其包括：提供基材；和采用基于溶液的工艺在基材上方形成基于溶胶-凝胶的结构层，其中，溶胶-凝胶结构层包括变化的特征深度。在一些情况下，基于溶液的工艺包括减法工艺(subtractive process)，以及在各种情况下，基于溶液的工艺包括加法工艺(additive process)。
在各种情况下，变化的特征深度包括基于溶胶-凝胶的结构层中的开口，通过所述开口使得下方层暴露出来。在一些情况下，方法还包括：在基材上方形成基于溶胶-凝胶的结构层之前，在基材上方形成电子件结构层，从而基于溶胶-凝胶的结构层覆盖了至少一部分的电子件结构层。在此类情况下，下方层可以是电子件结构层和基材的顶表面，但不限于此。在各种情况下，方法还包括：使用流体装配件在开口中沉积微装置；和在基于溶胶-凝胶的结构层和微装置上方形成包封层。应理解的是，术语“包封”以其最宽泛的概念用来表示覆盖。因此，包封可以包括气密密封，但是也包括没有得到气密密封的其他覆盖。在具体情况下，微装置是发光二极管。在一个或多个情况下，形成包封层包括在基材上方沉积溶胶-凝胶材料，和使得溶胶-凝胶材料固化。
在一种或多种情况下，基于溶液的工艺包括加法工艺，其可以是复制过程、冲压过程、和印刷过程，但不限于此。在上述实施方式的各种情况下，基于溶液的工艺是加法印刷工艺。此类印刷工艺可以是丝网印刷、柔版印刷、凹版印刷、喷墨印刷、和胶版印刷，但不限于此。在各种情况下，基于溶液的工艺是加法工艺，其包括使得添加到基材上方的溶胶-凝胶材料固化。
可以通过加法工艺、减法工艺、或者加法减法工艺的组合来图案化溶胶-凝胶层。在一些情况下，孔从开口的一组子集的底部延伸通过基材。溶胶-凝胶层可以具有特征，所述特征具有多个纵向尺度。例如，除了深度小于1微米(<1um)的溶胶-凝胶表面纹理特征之外，可以在溶胶-凝胶层中形成井结构，其纵向深度是大于或等于1微米(≥1um)。此外，可以在溶胶-凝胶层中制造预限定的特征，其分辨率小于10微米(<10um)。例如，对于纵向深度大于或等于50纳米(≥50nm)的特征，在一些情况下，水平特征尺度可以小于或等于10微米(≤10um)。在其它情况下，水平特征尺度可以小于或等于5微米(≤5um)。在其他情况下，水平特征尺度可以小于或等于3微米(≤5um)。在其他情况下，水平特征尺度可以小于或等于1微米(≤1um)。
其他实施方式提供了电子显示器装置。电子显示器装置包括：基材，电子件结构层，基于溶胶-凝胶的结构层，发光二极管，和包封层。电子件结构层形成在基材上方，并且包括第一导电迹线。在基材的上方形成基于溶胶-凝胶的结构层，使得基于溶胶-凝胶的结构层覆盖了电子件结构层的第一部分。溶胶-凝胶结构层包括开口，通过所述开口使得电子件结构层的第二部分暴露出来，以及所述第一导电迹线电连接了至少两个开口的底部。发光二极管每一个分别在相应的一个开口中，以及每个发光二极管包括上电接触件和下电接触件。发光二极管的一个子集的下电接触件与第一导电迹线电连接。包封层覆盖了基于溶胶-凝胶的结构层与尚未被发光二极管填充的开口的微装置填充部分中的至少一部分。第二导电迹线电连接了两个或更多个发光二极管的上电接触件。
其他实施方式提供了包含具有顶表面的基材的装配面板。基于溶胶-凝胶的结构层布置成与基材的顶表面相邻，以及电子件结构层布置在基于溶胶-凝胶的结构层的上方，使得溶胶-凝胶结构层间隔电子件结构层与基材分开。在一些此类实施方式中，在基于溶胶的结构层与基材的顶表面之间不存在电子件。
另一个实施方式提供了装配面板，其包括：基材；和布置在基材上方的基于溶液的结构层。基于溶液的结构层展现出：大于300摄氏度的热偏移能力，大于80％的光学透射率，大于2微米的厚度，和大于20GPa的杨氏模量。在更具体情况下，热偏移能力大于350摄氏度，光学透射率大于90％，厚度大于3微米，和杨氏模量大于30GPa。在一些情况下，基于溶液的结构层由溶胶-凝胶材料制造。在一些情况下，对于深度大于50纳米的特征，溶胶-凝胶材料展现出小于10微米的特征分辨率。
参见图1a，显示了根据本发明一个或多个实施方式的流体装配系统100，其能够相对于基材140的表面顶部上的基于溶胶-凝胶的结构对齐层190来移动包含载剂液体115和多个物理物体130的悬液110。在一些情况下，物理物体130可以是微二极管；但是，在其他情况下，物理物体可以是其他电子器件或者非电子器件。参见图1b，显示基材140的表面的示例性俯视图，具有延伸进入基于溶胶-凝胶的结构对齐层190的井阵列(显示为圆圈)。要注意的是，虽然显示的井142是圆形横截面，但是在不同实施方式中，可以使用其他形状。在一些情况下，基材140是玻璃基材，以及井142是以五百(500)微米偏移形成在基于溶胶-凝胶的结构对齐层190中的六十(60)微米直径。在一些实施方式中，采用加法工艺(例如，具有足够透明度的溶胶-凝胶材料的图案化、印刷、复制、或者冲压)，在基材140上方形成基于溶胶-凝胶的结构对齐层190。在其他实施方式中，采用减法工艺(例如，图案化和蚀刻)，在基材140的上方形成基于溶胶-凝胶的结构对齐层190。在其他实施方式中，采用加法减法工艺的组合，图案化了溶胶-凝胶层。还可以与其他层或基材中的物理图案相结合形成溶胶-凝胶结构。
在一些情况下，基于溶胶-凝胶的结构对齐层190的厚度基本等于物理物体130的高度。在一些情况下，基于溶胶-凝胶的结构对齐层190的厚度与井142的深度相同。井142的入口开口大于物理物体130的宽度，使得任意给定井142中仅沉积了一个物理物体130。要注意的是，虽然实施方式讨论了将物理物体130沉积到井142中，但是根据本发明的不同实施方式，可以沉积其他器件或物体。
沉积装置150在基材140的表面上方沉积悬液110，通过坝结构的侧部120将悬液110保持在基材140的顶部上。在一些实施方式中，沉积装置150是连到悬液110的储器的泵。悬液移动装置160对沉积到基材140上的悬液110进行搅动，使得物理物体130相对于基材140的表面移动。随着物理物体130相对于基材140的表面移动，它们沉积到井142中。在一些实施方式中，悬液移动装置160是以三个维度移动的刷子。基于本文所提供的公开内容，本领域技术人员会认识到可以使用多种装置来执行悬液移动装置160的功能，包括当不限于泵。
俘获装置170包括延伸进入悬液110中的进口，并且能够回收包含一部分的载剂液体115和未沉积的物理物体130的一部分的悬液110，并返回回收材料重新利用。在一些实施方式中，俘获装置170是泵。在一些情况下，采用下文关于图3-6所讨论的一种或多种工艺来形成包含基于溶胶-凝胶的结构对齐层190的基材140。在各种实施方式中，将一个物理物体130放入相应的井142中，采用基于溶胶-凝胶的工艺来包封物理物体130。此类包封可以使用用于形成基于溶胶-凝胶的结构对齐层190的相同溶胶-凝胶工艺，或者可以使用不同的溶胶-凝胶工艺，例如，使用手术刀、狭缝模头涂覆、或者印刷工艺，在装配好的产品上方施涂薄的溶胶-凝胶涂层。在这之后，可以形成顶部电连接件以对物理物体130进行电连接。此类完成的产品的一个例子包括装配好的物理物体130，下文结合图2讨论包封和电连接。可以结合其他结构元件形成溶胶-凝胶层中的结构。这些可以包括：基材中的物理结构，存在于基材与溶胶-凝胶之间的层，和溶胶-凝胶上面的层。多层中的这些结构可以组合以形成复合井、孔、流体流动通道或者其他元件。要注意的是，可以在基材140中形成孔。这些孔可以从每个井142的底部延伸通过基材140，或者存在于井142的外面。
已经确定的是，在流体装配过程中，使用溶胶-凝胶材料来形成结构对齐层以俘获微装置优于有机涂料，因为这实现了改进的气密性、更高温度加工、更大的光学透射率、所需的机械稳定性、与各种焊接工艺相容、和其上进行流体装配的更为化学惰性的表面。例如，在一些情况下，使用基于溶胶-凝胶结构的材料，实现了温度偏移(temperatureexcursion)大于200摄氏度(>200C)的热加工，这取决于具体的溶胶-凝胶材料和所需的光学透射率(例如，在400-800nm波长范围内≥70％、≥80％、或≥90)。在其他情况下，取决于具体溶胶-凝胶材料和所需的光学透射率(例如，在400-800nm波长范围内≥70％、≥80％、或≥90)，温度偏移可以大于300摄氏度(>300C)。在其他情况下，取决于具体溶胶-凝胶材料和所需的光学透射率(例如，在400-800nm波长范围内≥70％、≥80％、或≥90)，温度偏移可以大于350摄氏度(>350C)。在具体情况下，取决于具体溶胶-凝胶材料和所需的光学透射率(例如，在400-800nm波长范围内≥70％、≥80％、或≥90)，温度偏移可以大于400摄氏度(>400C)。当形成的结构对齐层190具有较大厚度(例如，厚度从1微米(≥1um)至超过10微米(10um))，可以实现上述温度偏移和特性。此外，相比于有机涂料，此类使用溶胶-凝胶材料提供了更容易地调节粘度以有助于加工而没有明显改变最终膜属性，和/或更大的溶胶-凝胶过程的光性质和电性质的调节能力，以形成基于溶胶-凝胶的结构对齐层190。作为补充或替代，使用溶胶-凝胶工艺来形成基于溶胶-凝胶的结构对齐层190实现了在单次步骤中印刷至已知厚度，而有机涂料的常规图案和蚀刻至一致浴需要蚀刻浴的不断维护。应注意的是，上文所述仅仅是可以实现的示例性优点，并且基于本文所提供的公开内容，本领域技术人员会认识到可以根据不同实施方式所能够实现的额外或替代优点。
参见图2，显示根据本发明各种实施方式的完成的微装置装配件200，其包含限定在基于溶胶-凝胶的结构对齐层210中的井242。微装置装配件200可以是包含许多微装置装配件的更大的装配面板的一部分。基于溶胶-凝胶的结构对齐层210布置在基材202上方，所述基材包含从井242的底部延伸的孔280。要注意的是，在其他实施方式中，没有包含孔。基材202可以由任意材料形成，并且材料的厚度与基于溶胶-凝胶的结构对齐层210的沉积和固化相容。仅仅是作为一些例子而已，基材202可以是玻璃、玻璃陶瓷、陶瓷、聚合物、和/或金属。基材202可以是单种材料、层堆叠、和/或复合材料。在微装置装配件200用于透明显示器应用的一个具体实施方式中，基材202可以是厚度小于七百(700)微米的玻璃基材。在具体实施方式中，基材202的总厚度可以是小于0.1毫米(≤0.1mm)至约0.7毫米(≤0.7mm)。基材202可以是：单个自立式片材/晶片、粘结到载体的挠性基材、或者适用于辊-辊加工的挠性基材卷材的形式，但不限于此。
在基材202上方，在待制造电子接触件的位置形成底接触件206。底接触件206可以是例如厚度233小于一(1)微米的金属层。这种底接触件206可以被包含作为电子件层的一部分，所述电子件层可以包括形成作为层的一部分的各种电路，其展现出的厚度(例如，厚度233)明显小于基于溶胶-凝胶的结构对齐层210的厚度232。在一些情况下，厚度232至少是厚度233的两倍。在各种情况下，厚度232至少是厚度233的三倍。在具体情况下，厚度232至少是厚度233的五倍。在各种实施方式中，基于溶胶-凝胶的结构对齐层210可以是导电线的厚度的十倍(10倍)至最高至五十倍(50倍)，所述导电线存在于最终结构中，并且存在于基于溶胶-凝胶的结构对齐层210的下方(即，在基于溶胶-凝胶的结构对齐层210于基材202之间)或者存在于基于溶胶-凝胶的结构对齐层210的上方，或者同时存在于基于溶胶-凝胶的结构对齐层210的下方和上方的组合。
在井242中沉积微装置226。可以通过例如，采用类似于上文关于图1所讨论的流体装配工艺来完成这种沉积。在一些情况下，微装置226是具有导电底层239和导电顶层238的电子器件。在具体情况下，微装置226是发光二极管。包封层218形成在基于溶胶-凝胶的结构对齐层210与井242的微装置226填充开口区域的至少一部分上方。包封层218将微装置226固定在井242中。在微装置装配件200是显示器的一部分时，包封层218是基本透明的，以实现来自微装置226的光传输越过包封层218。在一些情况下，形成包封层218的材料与用于形成基于溶胶-凝胶的结构对齐层210的材料相同。在基材202上方形成电子件接触层240，使得对于完成的微装置装配件200，导电顶层238与(未示出的)其他电子接触件具有接触。此外，最终结构可以在与流体放置的元件相对的基材侧上包括溶胶-凝胶元件。
参见图3，流程图300显示根据本发明一些实施方式的方法，其用于形成包含限定在基于溶胶-凝胶的结构对齐层中的井的微装置装配件。跟随流程图300，提供了基材(方框305)。基材可以由任意材料形成，并且材料的厚度与基于溶胶-凝胶的结构对齐层的沉积和固化相容。在一些情况下，基材包括延伸通过基材的孔。仅仅是作为一些例子而已，基材可以是玻璃、玻璃陶瓷、陶瓷、聚合物、和/或金属。基材202可以是单种材料、层堆叠、和/或复合材料。在制造的微装置装配件是显示器的一部分的一个具体实施方式中，基材可以是厚度小于或等于七百(700)微米的玻璃基材。基材可以是：单个自立式片材/晶片、粘结到载体的挠性基材、或者适用于辊-辊加工的挠性基材卷材的形式，但不限于此。
在基材上方形成电子结构(方框310)。此类电子结构可以包括但不限于导电迹线和/或晶体管。可以采用形成电子结构领域已知的任意工艺来形成这些电子结构。基于本文所提供的公开内容，本领域技术人员会认识到不同实施方式可以使用多种电子结构和形成电子结构的工艺。参见图5a，显示中间产物590，其包括基材502，已经形成了通过基材502的孔580。显示的中间产物590是在基材502的顶表面504上方形成了具有厚度533的电子结构(在这个情况下，是电子接触件506)之后。
参见图3，在基材上方形成和固化基于溶胶-凝胶的结构对齐层(方框315)。取决于具体实施方式，可以以不同方式完成这个过程，并且如虚线所示，表明它可以被图4a-4c所示的工艺中的一种所替代。此外，可以结合多种方法或者重复方法，来形成这种基于溶胶-凝胶的结构对齐层。具体来说，图4a-4b显示用于形成基于溶胶-凝胶的结构对齐层的不同加法方案(即，在需要溶胶-凝胶结构的位置添加溶胶-凝胶并固化的工艺)。相反地，图4c显示用于形成基于溶胶-凝胶的结构对齐层的减法方案(即，在需要溶胶-凝胶结构之间的空穴的位置去除溶胶-凝胶的工艺)。还可以将加法和加法这两种工艺结合起来。在任意情况下，形成了溶胶-凝胶结构层。参见图5b，显示的中间产物591包括形成在基材502上的溶胶-凝胶结构层510，在溶胶-凝胶结构之间形成由空穴542。
参见图4a，流程图315a显示根据一些实施方式，用于形成基于溶胶-凝胶的结构对齐层并固化的印刷方法。跟随流程图315a，形成了印刷图像(方框405)。印刷图像是这样的基材表面图像，其中具有要印刷溶胶-凝胶材料的地方和不要印刷溶胶-凝胶材料的地方。待印刷溶胶-凝胶的区域对应于基于溶胶-凝胶的结构对齐层的溶胶-凝胶结构，以及不印刷溶胶-凝胶的区域对应于基于溶胶-凝胶的结构对齐层中的空穴。在一些情况下，空穴是在流体装配过程中可以沉积微装置的井。
然后，将溶胶-凝胶材料印刷到基材上，在之前形成的电子结构上方(方框410)。在其他例子中，对溶胶-凝胶材料进行图案化与基材结构相邻，使得在溶胶-凝胶与基材之间不存在中间电子结构。在一些实施方式中，印刷工艺是：丝网印刷、柔版印刷、凹版印刷、喷墨印刷、或胶版印刷。在凹版印刷实施方式中，将印刷图像雕刻或光刻成形在压印辊的表面上。用溶胶-凝胶材料涂覆印刷滚筒，并且在压印辊和印刷滚筒之间滚动基材，导致溶胶-凝胶材料沉积在基材上的基于溶胶-凝胶的结构对齐层结构待形成的位置处，如压印辊上的印刷图像所示那样。
在其他实施方式中，印刷工艺是胶版印刷工艺。在此类实施方式中，在印刷板上雕刻或光刻形成了印刷图像。然后，印刷板涂覆溶胶-凝胶材料，之后抵靠住基材。将涂覆了溶胶-凝胶的印刷板压靠住基材，导致溶胶-凝胶材料沉积在基材上的基于溶胶-凝胶的结构对齐层结构待形成的位置处，如印刷板上的印刷图像所示那样。在其他实施方式中，印刷工艺是丝网印刷工艺。在此类实施方式中，在丝网上图案化了印刷图像。
在其他实施方式中，印刷工艺是喷墨印刷。在此类实施方式中，根据印刷图像，将溶胶-凝胶材料的微滴推向基材。具体来说，将溶胶-凝胶材料滴推到基材上的待形成基于溶胶-凝胶的结构对齐层的位置。
不论采用哪种印刷类型，印刷工艺导致在印刷图像所示的基于溶胶-凝胶的结构对齐层的溶胶-凝胶结构的区域中形成溶胶-凝胶材料。溶胶-凝胶材料可以由三乙氧基硅烷、三氯硅烷、和/或三氟硅烷、正硅酸四乙酯(TEOS)、和(用于硅烷水解的)水的混合物构成，但不限于此。硅烷还用有机部分官能化，使得该部分对于交联反应具有反应性，用烷基链或氟化物质进行表面能改性，反应性物质例如-SH或-CN用于金属粘合。作为一个具体例子，溶胶-凝胶材料可以由下表A所示成分的相对体积形成：
成分 体积(毫升)
羟基(聚二甲基硅氧烷) 0.25
甲基三乙氧基硅烷 3.5
苯基三乙氧基硅烷 3.5
正硅酸四乙酯(TEOS) 1.25
水 0.75
辛基三氯硅烷 0.5
表A
前述溶胶-凝胶设计成通过旋铸沉积并且对应具体流体装配过程，符合所要求的光学透射率、热和化学稳定性要求。基于本文所提供的公开内容，本领域技术人员会认识到对具体应用要求进行调节的其他溶胶-凝胶配方。
通过在待形成基于溶胶-凝胶结构对齐层的结构的位置处形成溶胶-凝胶材料(方框410)，基材、之前形成的电子结构、和印刷的溶胶-凝胶材料暴露于固化过程(方框415)。这个固化过程设计成将溶胶-凝胶材料的化学结构改变为机械稳定的固体。在一些实施方式中，对于使用可UV固化溶胶-凝胶材料，固化过程包括将基材表面上的溶胶-凝胶材料暴露于紫外辐射。在其他实施方式中，对于使用可热凝结溶胶-凝胶材料，固化过程包括将基材表面上的溶胶-凝胶材料暴露于热。在其他实施方式中，同时使用了UV暴露和热暴露。通常，用于固化溶胶-凝胶的能量可以是光源、热源、或者来自其他来源。
在一些实施方式中，溶胶-凝胶的固化可以存在如下步骤，其包括至少一个(1个)预固化循环，之后在稍后的时间进行最终固化步骤。如果使用可热固化溶胶-凝胶，则可以在降低的温度(例如，小于或等于两百(200)摄氏度)发生固化，这与后续提升温度(例如，大于或等于三百(300)摄氏度)的装置制造步骤是相容的。例如，在较低温度下固化之后，在之后的例如四百(400)摄氏度的较高温度的装置加工步骤期间，溶胶-凝胶保持机械稳定。仅仅是作为一些优势，形成的溶胶-凝胶结构层可以相比于电子结构具有较大的厚度，在固化之后不展现出微裂纹。在一些实施方式中，基于溶胶-凝胶的结构对齐层的厚度大于一微米(1微米)。在各种实施方式中，基于溶胶-凝胶的结构对齐层的厚度大于三微米(3微米)。在各种实施方式中，基于溶胶-凝胶的结构对齐层的厚度大于五微米(5微米)。在具体实施方式中，基于溶胶-凝胶的结构对齐层的厚度大于十微米(10微米)。参见图6，图600显示基于加热的示例性固化工艺，其中，基材和上方的溶胶-凝胶材料在一百五十(150)摄氏度固化持续三十(30)分钟，之后在两百(200)摄氏度固化持续六十(60)分钟。应注意的是，图600显示的是具体到特定溶胶-凝胶材料的一种示例性固化工艺，对于不同实施方式可以使用其他固化工艺。
参见图4b，流程图315b显示根据一些实施方式，用于形成基于溶胶-凝胶的结构对齐层并固化的复制或压印方法。跟随流程图315b，形成了溶胶-凝胶压印(方框406)。对压印进行雕刻或光刻制造，以包含待在基材的表面上形成溶胶-凝胶的位置。压印涂覆了溶胶-凝胶材料，并压靠住基材表面，使得压印上的溶胶-凝胶材料转移到基材表面，位于之前形成的电子结构上(方框411)。或者，基材可以涂覆溶胶-凝胶材料，然后压印将三维图案复制到其表面中。这种压印工艺导致在印刷图像所示的基于溶胶-凝胶的结构对齐层的溶胶-凝胶结构的区域中形成溶胶-凝胶材料。溶胶-凝胶材料可以类似于上文关于图4a所讨论。通过在待形成基于溶胶-凝胶结构对齐层的结构的位置处形成溶胶-凝胶材料(方框411)，基材、之前形成的电子结构、和印刷的溶胶-凝胶材料暴露于固化过程(方框416)。这个固化过程可以类似于上文关于图4a所讨论。
参见图4c，流程图315c显示根据一些实施方式，用于形成基于溶胶-凝胶的结构对齐层并固化的图案化和蚀刻方法。跟随流程图315c，形成了图案掩膜(方框407)。图案掩膜在待形成基于溶胶-凝胶的结构对齐层的溶胶-凝胶结构的位置是基本透明的，而在需要溶胶-凝胶结构之间的空穴的位置是基本不透明的。溶胶-凝胶形成在基材和之前形成在基材上的任意电子结构上方(方框412)。可以采用本领域已知的任意方法在基材上方形成溶胶-凝胶，包括但不限于基于溶液的沉积方法，例如，采用手术刀、气相沉积、狭缝模头涂覆、旋涂、喷涂那些或者其他方法。基于本文所提供的公开内容，本领域技术人员会认识到在不同实施方式中，多种工艺可以被用来在基材上形成溶胶-凝胶材料。除了必须是可光限定的材料或者与选择性蚀刻工艺相容之外，溶胶-凝胶材料可以与上文关于图4a所讨论的类似。根据图案掩膜，对基材上沉积的溶胶-凝胶进行选择性固化(方框417)。可以通过例如将基材上的溶胶-凝胶材料暴露于穿过图案掩膜的紫外辐射，来完成这种选择性固化。这种暴露于紫外辐射的溶胶-凝胶材料(即，对应于图案掩膜的基本透明区域的溶胶-凝胶材料)发生化学变化变得更为机械稳定，而没有暴露于紫外辐射的溶胶-凝胶材料(即，对应于图案掩膜的基本不透明区域的溶胶-凝胶材料)保持基本未发生变化。然后，溶胶-凝胶材料暴露于化学蚀刻，其中，溶胶-凝胶材料的未固化部分被蚀刻掉，仅留下溶胶-凝胶材料的固化部分(方框422)。由于溶胶-凝胶层的固化部分对应于基于溶胶-凝胶的对齐层，蚀刻工艺导致形成基于溶胶-凝胶的对齐层。或者，可以用典型光刻和采用光致抗蚀与干蚀刻剂或湿蚀刻剂的蚀刻过程，以图案化完全固化的溶胶-凝胶。在这种情况下，形成了溶胶-凝胶层并进行UV和/或热固化。在其表面上图案化了光致抗蚀或其他蚀刻掩蔽层。然后，蚀刻掩蔽图案通过湿蚀刻过程或者干蚀刻过程转移到溶胶-凝胶层中。对溶胶-凝胶层进行图案化的这些减法蚀刻工艺也可以与上文所述的加法工艺相结合。例如，可以首先通过印刷、压印、复制或者模制步骤图案化溶胶-凝胶层，然后通过减法蚀刻工艺对其表面或结构进行改性。通过这种方式，使用减法工艺、加法工艺或者减法与加法工艺的组合，可以被用来在溶胶-凝胶层中产生具有多种水平的横截面形状的三维特征。这些横截面形状可以包括圆化底部、底切侧壁、平坦底部、线性切斜侧壁、或者具有弯曲形状或任意形状的侧壁。
参见图3，将微装置装配到基于溶胶-凝胶的结构对齐层中(方框320)。这可以通过例如如下方式完成：形成载剂液体与多个微装置的悬液；使悬液在基于溶胶-凝胶的结构对齐层上移动，从而来自悬液的微装置沉积在结构对齐层的结构之间的空穴中。参见图5c，显示的中间产物592包括沉积在溶胶-凝胶结构之间形成的空穴中的具有顶表面538和底表面539的微装置526。
参见图3，在基材上方形成和固化包封层(方框325)。在一些情况下，包封层是由于用于形成基于溶胶-凝胶的结构层相同的溶胶-凝胶材料制造的溶胶-凝胶层。包封层覆盖了未被微装置填充的空穴的给定空穴填充部分中沉积的微装置的至少一部分。这种包封层维持了当形成额外电子结构时微装置固定在原位。参见图5d，显示的中间产物493包含将微装置526固定在空穴542中的包封层518。回到图3，形成在基材上的电子结构包含微装置的顶部电接触件(方框330)。参见图5e，显示的中间产物594包括形成在基材202上方的电子接触层540，使得与微装置526的顶层538发生接触。
使用溶胶-凝胶来形成基于溶胶-凝胶的结构层实现了调节以实现多种光学透射特性。仅仅作为一些例子而已，采用本文所述实施方式的十(10)微米厚的溶胶-凝胶结构对齐层，能够实现对于三百五十(350)纳米至800nm的波长大于百分之九十(90)的透射率。这种水平的透射率优于使用光限定聚合物所能够实现的情况，所述光限定聚合物在热循环至400C之后，小于百分之九十(90)，并且对于三百五十(350)纳米至四百(400)纳米的波长，通常远小于百分之九十(90)。此外，在本文所述实施方式中，没有展现出光限定聚合物中存在的约六百八十(680)纳米处存在的吸收。
总结来说，本发明提供了用于在基材上形成结构的新型系统、装置、方法和布置。虽然上面已经给出了本发明的一个或多个实施方式的详细描述，但是各种替代形式、改进、和等价形式对于本领域技术人员来说是显而易见的，这没有背离本发明的精神。例如，虽然关于用于流体装配形成井的一些实施方式进行了讨论，但是要注意的是，实施方式可应用于其他结构，包括但不限于表面粗糙化，流体转向特征和/或其他流体装配特征。事实上，更一般地来说，根据本发明的更通用实施方式可以用来形成基于溶胶-凝胶的结构层，以实现通过粗糙化或产生物理特征来实现经过调节的表面粘着(stiction)。溶胶-凝胶的配方可以具体地设计成聚焦于控制如下性质，例如：粘着，光散射(增加或降低)，粘度和与基于溶液的加工相容性，固化速度和方法，具体波长的光学吸收(增加或降低)，折射率，模量，硬度，介电性质，和电子器件加工相容性。因此，上述说明不应视为限制本发明的范围，本发明的范围由所附的权利要求限定。

Claims (29)

1.一种装配面板，该面板包括：
具有顶表面的基材；
布置在基材的顶层的上方的电子件结构层；和
布置在基材的顶层和电子件结构层上方的基于溶胶-凝胶的结构层，其中，所述基于溶胶-凝胶的结构层包括使得至少一部分的电子件结构层暴露出来的开口。
2.如权利要求1所述的装配面板，其特征在于，电子件结构层展现出第一厚度，而基于溶胶-凝胶的结构层展现出第二厚度，以及其中，所述第二厚度至少是所述第一厚度的3倍那么厚。
3.如权利要求2所述的装配面板，其特征在于，第二厚度至少是第一厚度5倍那么厚。
4.如权利要求1所述的装配面板，其特征在于，形成溶胶-凝胶结构层的材料包括选自下组的至少两种材料：硅烷、硅酸盐/酯和水。
5.如权利要求1所述的装配面板，其特征在于，形成溶胶-凝胶结构层的材料包括选自下组的至少两种材料：羟基(聚二甲基硅氧烷)、甲基三乙氧基硅烷、苯基三乙氧基硅烷、正硅酸四乙酯、水和辛基三氯硅烷。
6.如权利要求1所述的装配面板，其特征在于，电子件结构层包括将第一开口的底部区域连接到第二开口的底部区域的导电材料。
7.如权利要求1所述的装配面板，其特征在于，基材的材料选自下组：聚合物、金属、陶瓷、玻璃和玻璃陶瓷。
8.如权利要求1所述的装配面板，其特征在于，孔从开口的一组子集的底部延伸通过基材。
9.如权利要求1所述的装配面板，其特征在于，基材是多层基材。
10.一种制造装置的方法，所述方法包括：
提供基材；和
采用基于溶液的工艺，在基材上方形成基于溶胶-凝胶的结构层，其中，溶胶-凝胶结构层包括变化的特征深度。
11.如权利要求10所述的方法，其特征在于，所述基于溶液的工艺是减法工艺。
12.如权利要求10所述的方法，其特征在于，所述变化的特征深度包括基于溶胶-凝胶的结构层中的开口，通过所述开口使得下方层暴露出来。
13.如权利要求12所述的方法，其特征在于，所述方法还包括：
在基材上方形成基于溶胶-凝胶的结构层之前，在基材上方形成电子件结构层，从而基于溶胶-凝胶的结构层覆盖了至少一部分的电子件结构层；和
其中，下方层选自下组：电子件结构层和基材的顶表面。
14.如权利要求13所述的方法，所述方法还包括：
使用流体装配件在开口中沉积微装置；和
在基于溶胶-凝胶的结构层和微装置上方形成包封层。
15.如权利要求14所述的方法，其特征在于，所述微装置是发光二极管。
16.如权利要求14所述的方法，其特征在于，形成包封层包括在基材上方沉积溶胶-凝胶材料，和使得溶胶-凝胶材料固化。
17.如权利要求10所述的方法，其特征在于，基于溶液的工艺是加法工艺，以及其中，所述加法工艺选自下组：复制工艺、压印工艺和印刷工艺。
18.如权利要求10所述的方法，其特征在于，基于溶液的工艺是加法工艺，以及其中，所述加法工艺是印刷工艺，其中，所述印刷工艺选自下组：丝网印刷、柔版印刷、凹版印刷、喷墨印刷和胶版印刷。
19.如权利要求10所述的方法，其特征在于，基于溶液的工艺是加法工艺，以及其中，所述加法工艺包括使得添加到基材上方的溶胶-凝胶材料固化。
20.如权利要求19所述的方法，其特征在于，使得添加到基材上方的溶胶-凝胶材料固化包括选自下组的工艺：将溶胶-凝胶材料暴露于紫外辐射，和将溶胶-凝胶材料暴露于热辐射。
21.如权利要求10所述的方法，其特征在于，所述方法还包括：
在基材上方形成基于溶胶-凝胶的结构层之前，在基材上方形成电子件结构层，从而基于溶胶-凝胶的结构层覆盖了至少一部分的电子件结构层。
22.如权利要求10所述的方法，其特征在于，孔从开口的一组子集的底部延伸通过基材。
23.一种电子显示装置，该显示装置包括：
基材；
电子件结构层，其形成在基材上方，并且包括第一导电迹线；
形成在基材上方的基于溶胶-凝胶的结构层，使得基于溶胶-凝胶的结构层覆盖了电子件结构层的第一部分，其中，溶胶-凝胶结构层包括开口，电子件结构层的第二部分通过所述开口暴露出来，以及其中，所述第一导电迹线电连接到至少两个开口的底部；
发光二极管，每个发光二极管分别在相应的一个开口中，其中，每个发光二极管包括上电接触件和下电接触件，以及其中，发光二极管的一个子集的下电接触件与所述第一导电迹线电连接；
包封层，其覆盖了基于溶胶-凝胶的结构层和微装置中的至少一部分；和
第二导电迹线，其电连接了两个或更多个发光二极管的上电接触件。
24.一种装配面板，该面板包括：
具有顶表面的基材；
布置成与基材的顶表面相邻的基于溶胶-凝胶的结构层；和
布置在基于溶胶-凝胶的结构层上方的电子件结构层，通过溶胶-凝胶结构层将电子件结构层与基材分开。
25.如权利要求24所述的装配面板，其特征在于，在基于溶胶的结构层与基材的顶表面之间不存在电子件。
26.一种装配面板，所述装配面板包括：
基材；以及
布置在基材上方的基于溶液的结构层，其具有：大于300摄氏度的热偏移能力，大于80％的光学透射率，大于2微米的厚度，和大于20GPa的杨氏模量。
27.如权利要求26所述的装配面板，其特征在于，基于溶液的结构层由溶胶-凝胶材料制造。
28.如权利要求27所述的装配面板，其特征在于，对于深度大于50纳米的特征，溶胶-凝胶材料展现出小于10微米的特征分辨率。
29.如权利要求26所述的装配面板，其特征在于，热偏移能力大于350摄氏度，光学透射率大于90％，厚度大于3微米，和杨氏模量大于30GPa。
CN201780068761.2A 2016-11-07 2017-10-31 用于在基材上产生流体装配件结构的系统和方法 Pending CN109923672A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/344,736 2016-11-07
US15/344,736 US9837390B1 (en) 2016-11-07 2016-11-07 Systems and methods for creating fluidic assembly structures on a substrate
PCT/US2017/059160 WO2018085215A1 (en) 2016-11-07 2017-10-31 Systems and methods for creating fluidic assembly structures on a substrate

Publications (1)

Publication Number Publication Date
CN109923672A true CN109923672A (zh) 2019-06-21

Family

ID=60451861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780068761.2A Pending CN109923672A (zh) 2016-11-07 2017-10-31 用于在基材上产生流体装配件结构的系统和方法

Country Status (6)

Country Link
US (1) US9837390B1 (zh)
JP (1) JP2019536265A (zh)
KR (1) KR20190068642A (zh)
CN (1) CN109923672A (zh)
TW (1) TWI743243B (zh)
WO (1) WO2018085215A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535640B2 (en) * 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10192478B2 (en) 2015-11-17 2019-01-29 Nthdegree Technologies Worldwide Inc. LED display with patterned pixel landings and printed LEDs
TWI785052B (zh) * 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
WO2019231876A1 (en) * 2018-05-29 2019-12-05 Corning Incorporated Systems and methods for combination high temperature and low temperature device formation
TWI731517B (zh) * 2019-12-18 2021-06-21 財團法人工業技術研究院 軟性混合電子系統及降低此軟性混合電子系統衝擊的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19940857A1 (de) * 1999-08-27 2001-03-01 Basf Coatings Ag Sol-Gel-Überzug für einschichtige oder mehrschichtige Lackierungen
US20030090197A1 (en) * 2000-05-17 2003-05-15 Vaartstra Brian A. Flow-fill structures
CN1913960A (zh) * 2003-12-24 2007-02-14 康宁股份有限公司 多孔膜微结构器件及其制造方法
CN101661118A (zh) * 2008-08-29 2010-03-03 佳能株式会社 光学元件和光学装置
WO2010068515A2 (en) * 2008-12-12 2010-06-17 Premitec, Inc. Electronic devices including flexible electrical circuits and related methods
US20130011617A1 (en) * 2010-03-23 2013-01-10 Asahi Rubber Inc. Silicone resin reflective substrate, manufacturing method for same, and base material composition used in reflective substrate

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355577A (en) 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
US5460638A (en) 1993-09-30 1995-10-24 Corning Incorporated Method for vacuum forming dishes from a ribbon
US5904545A (en) 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH11186590A (ja) 1997-12-25 1999-07-09 Rohm Co Ltd チップ型ｌｅｄ
US6771019B1 (en) 1999-05-14 2004-08-03 Ifire Technology, Inc. Electroluminescent laminate with patterned phosphor structure and thick film dielectric with improved dielectric properties
US6821805B1 (en) 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
US6623579B1 (en) 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6527964B1 (en) 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP2001282139A (ja) * 2000-01-27 2001-10-12 Sharp Corp アクティブマトリックス基板およびその製造方法、並びに、液晶表示装置
US6417025B1 (en) 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US6927382B2 (en) 2002-05-22 2005-08-09 Agilent Technologies Optical excitation/detection device and method for making same using fluidic self-assembly techniques
US7244326B2 (en) 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US7687277B2 (en) 2004-12-22 2010-03-30 Eastman Kodak Company Thermally controlled fluidic self-assembly
US9153163B2 (en) * 2005-03-11 2015-10-06 The Invention Science Fund I, Llc Self assembly of elements for displays
JP5149483B2 (ja) 2005-03-28 2013-02-20 パナソニック株式会社 発光素子装置とその製造方法
JP4992282B2 (ja) 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US20070031992A1 (en) 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
JP2007123438A (ja) 2005-10-26 2007-05-17 Toyoda Gosei Co Ltd 蛍光体板及びこれを備えた発光装置
US7528422B2 (en) 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
JP2007214276A (ja) 2006-02-08 2007-08-23 Mitsubishi Chemicals Corp 発光素子
US7968359B2 (en) 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
MX2008011275A (es) 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
KR100763894B1 (ko) 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
JP5157081B2 (ja) 2006-04-24 2013-03-06 日亜化学工業株式会社 半導体発光素子及び半導体発光素子の製造方法
US8076178B2 (en) 2007-09-28 2011-12-13 Oracle America, Inc. Self-assembly of micro-structures
US7874474B2 (en) 2008-01-22 2011-01-25 University Of Washington Self-assembly of elements using microfluidic traps
KR100992778B1 (ko) 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8134163B2 (en) 2008-08-11 2012-03-13 Taiwan Semiconductor Manfacturing Co., Ltd. Light-emitting diodes on concave texture substrate
US7928655B2 (en) 2008-11-10 2011-04-19 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
US20110031516A1 (en) 2009-08-07 2011-02-10 Koninklijke Philips Electronics N.V. Led with silicone layer and laminated remote phosphor layer
US8318595B2 (en) 2009-11-24 2012-11-27 The United States Of America As Represented By The Secretary Of The Army Self-assembled electrical contacts
JP6052910B2 (ja) 2011-05-31 2016-12-27 コーニング インコーポレイテッド 精密ガラスロール成形プロセスおよび装置
US9003835B2 (en) 2011-05-31 2015-04-14 Corning Incorporated Precision roll forming of textured sheet glass
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
US8685774B2 (en) 2011-12-27 2014-04-01 Sharp Laboratories Of America, Inc. Method for fabricating three-dimensional gallium nitride structures with planar surfaces
US8648328B2 (en) 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
JP5977973B2 (ja) * 2012-03-22 2016-08-24 大日本印刷株式会社 Ｌｅｄ用基板とその製造方法および半導体装置
WO2014028022A1 (en) 2012-08-16 2014-02-20 Hewlett-Packard Development Company, L.P. Diagonal openings in photodefinable glass
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
WO2014193978A1 (en) 2013-05-28 2014-12-04 Georgia Tech Research Corporation Glass-polymer optical interposer
CN104282819B (zh) * 2013-07-08 2018-08-28 光宝电子(广州)有限公司 倒装式发光二极管封装模块及其制造方法
US9371982B2 (en) 2013-08-15 2016-06-21 Maxim Integrated Products, Inc. Glass based multichip package
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
WO2015146749A1 (ja) * 2014-03-26 2015-10-01 東レ株式会社 半導体装置の製造方法及び半導体装置
JP2016127126A (ja) * 2014-12-26 2016-07-11 大日本印刷株式会社 Ｌｅｄ素子用基板
US9368549B1 (en) * 2015-09-02 2016-06-14 Nthdegree Technologies Worldwide Inc. Printed mesh defining pixel areas for printed inorganic LED dies

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19940857A1 (de) * 1999-08-27 2001-03-01 Basf Coatings Ag Sol-Gel-Überzug für einschichtige oder mehrschichtige Lackierungen
US20030090197A1 (en) * 2000-05-17 2003-05-15 Vaartstra Brian A. Flow-fill structures
CN1913960A (zh) * 2003-12-24 2007-02-14 康宁股份有限公司 多孔膜微结构器件及其制造方法
CN101661118A (zh) * 2008-08-29 2010-03-03 佳能株式会社 光学元件和光学装置
WO2010068515A2 (en) * 2008-12-12 2010-06-17 Premitec, Inc. Electronic devices including flexible electrical circuits and related methods
US20130011617A1 (en) * 2010-03-23 2013-01-10 Asahi Rubber Inc. Silicone resin reflective substrate, manufacturing method for same, and base material composition used in reflective substrate

Also Published As

Publication number Publication date
KR20190068642A (ko) 2019-06-18
WO2018085215A1 (en) 2018-05-11
US9837390B1 (en) 2017-12-05
TWI743243B (zh) 2021-10-21
TW201826456A (zh) 2018-07-16
JP2019536265A (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
CN109923672A (zh) 用于在基材上产生流体装配件结构的系统和方法
CN104870198B (zh) 图案化的结构化转印带
KR101022015B1 (ko) 열형 롤 임프린팅과 블레이드 코팅을 이용하는 필름제품 제조방법, 이를 이용한 보안 필름 및 필름 일체형 전기 소자
CN105706242B (zh) 用于oled装置的纳米结构
WO2019196221A1 (zh) 3d打印线路板的方法
US9603257B2 (en) Pattern substrate, method of producing the same, information input apparatus, and display apparatus
WO2019214051A1 (zh) 印刷线路板保护层的制作方法
KR20080000297A (ko) 광경화 타입 소수성 몰드 및 그 제조방법
CN104519666B (zh) 一种用于柔性线路板制作的柔性模具及其制备方法
CN101801652A (zh) 微光学器件的批量制造、相应的工具、以及最终结构
US20150104562A1 (en) Method Of Manufacturing Multilayer Interconnects For Printed Electronic Systems
CN106384745A (zh) 显示基板的制备方法
JP4506605B2 (ja) 半導体装置の製造方法
CN103376946A (zh) 触控面板及其制造方法
US20150093515A1 (en) Method Of Manufacturing Polymer Optical Waveguides And Devices Thereof
CN105555533B (zh) 图案形成体的制造方法
KR100922574B1 (ko) 박판형 기판 고정 장치 및 이를 이용한 박판형 기판의 나노패턴 제조 방법
CN111009198A (zh) Qled显示基板、显示装置、量子点膜及其制作方法
KR101602768B1 (ko) 투명 나노 금속 메쉬 발열체 및 이의 제조방법
US9955584B2 (en) Stamp for printed circuit process and method of fabricating the same and printed circuit process
KR101151648B1 (ko) 인쇄기법을 이용한 고세장비를 갖는 전극 형성방법
CN104821280A (zh) 高密度铜蚀刻线路板的制备方法
KR100845645B1 (ko) 박막패턴층을 제조하기 위한 방법
CN104703408B (zh) 高密度覆铜线路板的制备方法
CN210691938U (zh) Qled显示基板、显示装置和量子点膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190621