TWI743086B - 基板處理方法及記憶媒體 - Google Patents

基板處理方法及記憶媒體 Download PDF

Info

Publication number
TWI743086B
TWI743086B TW106105109A TW106105109A TWI743086B TW I743086 B TWI743086 B TW I743086B TW 106105109 A TW106105109 A TW 106105109A TW 106105109 A TW106105109 A TW 106105109A TW I743086 B TWI743086 B TW I743086B
Authority
TW
Taiwan
Prior art keywords
film
processing container
gas
substrate
plasma
Prior art date
Application number
TW106105109A
Other languages
English (en)
Other versions
TW201741486A (zh
Inventor
浦野智也
野口恭兵
横山敦
小林岳志
若林哲
佐久間
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201741486A publication Critical patent/TW201741486A/zh
Application granted granted Critical
Publication of TWI743086B publication Critical patent/TWI743086B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536Use of plasma, radiation or electromagnetic fields
    • C23C16/45542Plasma being used non-continuously during the ALD reactions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45555Atomic layer deposition [ALD] applied in non-semiconductor technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735Closed carriers
    • H01L21/67389Closed carriers characterised by atmosphere control
    • H01L21/67393Closed carriers characterised by atmosphere control characterised by the presence of atmosphere modifying elements inside or attached to the closed carrierl
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供當藉由電漿CVD在晶圓上成膜Ti膜的時候抑制N原子攝取至膜中之技術。

當在晶圓(W)之Si膜(101)之表面成膜Ti膜(103)之後,除去處理容器(20)中之包含TiClx或Clx之成分的時候,使用H2氣體之電漿。因此,可以抑制在Ti膜(103)中之N的攝取。因此,Ti膜(103)和Si膜(101)之界面的Ti之矽化之反應被阻礙。再者,藉由使用H2氣體之電漿,在搬出晶圓W之後除去包含TiClx或Clx之成分,可以進一步抑制處理容器(20)中之N。再者,即使在對處理容器(20)之內面施予的預塗敷中,以覆蓋TiN膜之表面之方式成膜Ti膜,依此可以抑制在晶圓之(W)表面成膜Ti膜(103)之時的Ti膜(103)中之N的攝取。

Description

基板處理方法及記憶媒體
本發明係關於在處理容器內真空氛圍下對被處理基板成膜金屬膜之技術。
隨著半導體裝置之微細化,在電晶體之接觸部亦朝向微細化,而且針對閘極構造,也從平面型移至作為三次元構造之多閘型的片構造。在接觸部,於基底之Si(矽)層或SiGe(矽鍺)層上成膜Ti(鈦)膜,使Si和Ti反應而形成矽化物。而且,作為Ti之成膜手法,使用相較於濺鍍成膜,其階梯覆蓋優良的CVD(Chemical Vapor Deposition)而形成接觸部的手法。
在CVD中之Ti之成膜係於將基板搬入至處理容器內之後,使TiCl4(四氯化鈦)氣體和H2(氫)氣體的混合氣體電漿化而被進行,但是含在TiCl4之Cl(氯)以雜質被攝取至Ti膜中。因此,因被成膜在基板之Ti膜中殘留作為雜質的Cl,再者,含有多量Cl之Ti膜為不安定,故堆積在處理容器內之Ti膜剝落而成為微粒。並且,因在Ti成膜處理後之處理容器內之真空氛圍 中,殘留TixClx或Clx成分,故蝕刻被成膜在基板上之Ti膜之表面而使該表面粗糙,在基板之背面附著TixClx而污染基板。
因此,於對基板完成成膜處理之後,進行在基板被載置在處理容器內之狀態下使NH3(氨)氣體流至處理容器內,還原Ti膜中之Cl並予以除去,同時使Ti膜之表面氮化而形成TiN(鈦亞硝酸鹽)膜,使膜安定的後處理。並且,又在基板更換之時,一面在處理容器內不載置基板之狀態下,除去先前所述之混合氣體電漿化而殘留在處理容器內之氛圍中的Cl,一面在覆蓋處理容器內之Ti膜之表面成膜TiN膜以謀求膜之安定化。
再者,於洗淨處理容器內之後,對基板進行成膜之前,進行對處理容器之內壁、載置台之表面、供給處理氣體之噴淋頭之表面事先成膜薄膜的預塗敷。在以往,即使針對該預塗敷膜,於成膜Ti膜之後,藉由使NH3氣體流通至處理容器內或使產生NH3電漿,使Ti膜之表面氮化而使安定化。
但是,當Ti膜隨著裝置之微細化而薄膜化之時,藉由在基板被載置在處理容器內之狀態下流通NH3氣體,不僅被攝取至Ti膜中之N(氮)使Ti膜之表面氮化,也阻礙在Ti膜和Si膜之界面的矽化之反應。並且,因預塗敷膜為TiN膜,又將於基板之成膜時,在被成膜在處理容器之內壁或氣體噴頭之表面的Ti膜於基板之更換時氮化而成為TiN膜,故藉由在基板之成膜處理時生成的 電漿,詳細而言,藉由氬(Ar)+離子,該些TiN膜被濺鍍,而N被攝取至成膜在基板上之膜中。如此一來被攝取之N也阻礙矽化之反應。其結果,當裝置之微細化更推進時,也難以良好地形成低電阻之接觸的課題。
在專利文獻1,雖然記載有在藉由電漿CVD進行Ti膜之成膜處理的腔室內,導入氯氣而進行洗淨,藉由氫活性種分解與腔室內之鎳構件反應而所生成的氯化物之技術,但是其構成要件與本發明有所不同。
又,在專利文獻2中記載有在維持藉由電漿CVD進行Ti膜之成膜處理之腔室內流通H2氣體之狀態下間歇性地供給TiCl4氣體之技術。該技術之目的係以邊除去膜中之Cl,邊實現低溫製程,因與本發明之目的不同,故即使手法亦與本發明不同。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2004-83983號公報
[專利文獻2]日本特開2004-232080號公報
本發明係根據如此之情形而創作出,其目的在於當使用電漿在基板上成膜金屬膜的時候,可以抑制N攝取至膜中。
本發明之基板處理方法係在使用電漿而在被處理基板成膜金屬膜的方法,其特徵在於包含:將在表面形成包含矽之層的被處理基板,搬入至藉由包含上述金屬之膜被預塗敷之處理容器內,在該處理容器內導入上述金屬和鹵之化合物及氫氣,生成電漿而在該被處理基板成膜金屬膜之工程;接著,在上述處理容器內,形成使氫氣活性化而取得的電漿之氛圍之第1還原處理工程;之後,從上述處理容器內搬出上述被處理基板之工程;接著,在上述處理容器內,形成使氫氣活性化而取得的電漿之氛圍之第2還原處理工程;及然後,將後續之被處理基板搬入至上述處理容器內之工程。
本發明之記憶媒體係記憶被使用於在處理容器內使用電漿在被處理基板成膜金屬膜之裝置的電腦程式,該記憶媒體之特徵在於:上述電腦程式係以實施上述之基板處理方法之方式組成步驟群。
本發明係當對被處理基板,一面導入金屬和 鹵之化合物及氫氣一面生成電漿而進行成膜處理,於成膜後,分別在處理容器內載置被處理基板之狀態及被處理基板被搬出之狀態下,於處理容器內,形成使氫氣活性化而取得的電漿之氛圍。因此,因可以從被處理基板及處理容器內之氛圍除去鹵,同時不使用氨進行作為後處理之還原處理,故N被攝取至被處理基板之金屬膜中之情形被抑制。
2‧‧‧電漿處理裝置
3‧‧‧載置台
5‧‧‧噴淋頭
9‧‧‧控制部
20‧‧‧處理容器
51‧‧‧高頻電源
90‧‧‧COR處理裝置
91‧‧‧退火裝置
92‧‧‧熱ALD裝置
101‧‧‧Si膜
102‧‧‧TiSix
103‧‧‧Ti膜
104‧‧‧TiN膜
W‧‧‧晶圓
圖1為與本發明之實施型態有關之多腔室系統之俯視圖。
圖2為在晶圓上成膜Ti膜之電漿處理裝置之縱剖面圖。
圖3為表示在電漿處理裝置之預塗敷處理之工程的圖示。
圖4為表示在電漿處理裝置之Ti膜之成膜處理之工程的圖示。
圖5為表示Ti膜成膜後及TiN膜成膜後之晶圓之表面附近的剖面圖。
圖6為表示本發明之實施型態之作用的說明圖。
圖7為表示本發明之實施型態之作用的說明圖。
圖8為表示在比較例之成膜製程的圖示。
圖9為表示在本發明及以往例之Ti膜中所含之N原 子之濃度的特性圖。
圖10為說明Ti膜中所含之N原子之濃度之下降的說明圖。
圖11為表示Ti膜之膜厚和Ti膜之表面粗度的特性圖。
圖12為表示在實施例1、2及比較例之TiSix膜之比電阻的特性圖。
圖13為在實施例1、2及比較例之晶圓之表面部分之剖面的照片。
圖14為表示在實施例1、2及比較例之TiSix膜之膜厚的特性圖。
圖15為表示在實施例1、2及比較例之X射線結晶構造解析之結果的特性圖。
與本發明之實施型態有關之基板處理方法係藉由圖1所示之多腔室系統而進行。作為被處理基板之半導體晶圓(以下,稱為「晶圓」)W從裝載埠11上之搬運容器C藉由搬運臂15被取出,依對準室16→常壓搬運室12→裝載鎖定室13被搬運。接著,晶圓W係藉由真空搬運室14內之搬運臂19,從裝載鎖定室13被取出,首先,被搬運至作為製程模組之COR處理裝置90。
COR處理裝置90被構成對晶圓W供給作為反應氣體之HF氣體及NH3氣體,和作為稀釋氣體之Ar氣 體及N2氣體。依此,被形成在晶圓W表面之Si膜之自然氧化層(SiO2層)與HF氣體和NH3氣體反應,而成為(NH4)2SiF6(氟矽酸銨)或水等之反應生成物。接著,晶圓W被搬運至退火裝置91,被加熱至例如175℃。依此,在COR處理裝置90被形成的氟矽酸銨或水等之反應生成物揮發而被除去。之後,晶圓W在電漿處理裝置2如後述般,藉由電漿CVD在例如表面形成有Si膜之晶圓W成膜Ti膜,接著,在熱ALD裝置92,於Ti膜之表面成膜TiN膜。另外,圖1中之100為閘閥。
再者,多腔室系統設置有由例如電腦所構成之控制部9。該控制部9具備程式、記憶體、由CPU所構成之資料處理部等。程式包含與多腔系統內之搬運動作有關之程式及用以進行在作為各製程模組之COR處理裝置90、COR處理裝置90、退火裝置91、電漿處理裝置2及熱ALD裝置92之製程配方或前處理、後處理等之配方(程式)等。程式係被儲存於電腦記憶媒體例如軟碟、CD、硬碟、MO(光磁性碟)等之記憶部而被安裝於控制部9。
接著,針對電漿處理裝置2之構成,參照圖2予以說明。電漿處理裝置2具備被接地之氣密的金屬製之略圓筒狀的處理容器20。在處理容器20之底面之中央部形成朝下方突出之例如圓筒狀之排氣室21,在排氣室21之側面連接有排氣路22。在該排氣路22經具備由例如蝶閥所構成之壓力調整閥等之壓力調整部23連接真空泵等 之真空排氣部24,構成處理容器20內可以減壓至特定之真空壓力。再者,在處理容器20之側面形成有用以在與無圖示之搬運室之間進行晶圓W之搬入搬出的搬運口25,該搬運口25係藉由閘閥100被構成開關自如。
在處理容器20內,設置有藉由用以略水平地保持晶圓W之例如鎳(Ni)所構成之載置台3。載置台3係在其下面之中心部連接金屬製之支撐構件31。支撐構件31之下端形成凸緣33,凸緣33隔著接地間隔固定用之間隔物34而被固定於排氣室21之底面。
再者,被構成在載置台3埋設加熱器36,根據來自控制部9之控制訊號,藉由從無圖示之電源部被供電,晶圓W被加熱至設定溫度,例如450℃左右之溫度。在載置台3之表面形成用以保持晶圓W之凹部的袋部32,晶圓W被載置於袋部32內。並且,在載置台3之圓周方向形成例如3個貫通孔37,在該貫通孔37,設置有構成用以保持載置台3上之晶圓W而使升降之升降構件的3根升降銷41。該些升降銷41係藉由例如氧化鋁等之陶瓷或石英所構成。升降銷41係經支撐體42及升降軸43而連接於被設置在處理容器20之外部的例如由汽缸所構成之升降機構44。升降機構44係被配置在排氣室21之下部,且在被形成在排氣室21之下面的升降軸43用之開口部211和升降機構44之間設置有伸縮體45。
在處理容器20之頂棚部,隔著絕緣構件28設置構成上部電極之Ni製之氣體噴淋頭5,在該氣體噴 淋頭5,經匹配器511連接有施加例如300~2500W之高頻電力的高頻電源51。因此,本發明之電漿處理裝置2係作為供給在處理容器20內被激勵之氣體,同時在構成上部電極之氣體噴淋頭5和構成下部電極之載置台3之間被施加高頻電力而產生電漿的平行平板型電漿處理裝置被構成。
在氣體噴淋頭5之內部形成氣體供給室52,在氣體供給室52之下面,例如均等地配置用以對處理容器20內分散供給處理氣體之多數的孔53。再者,在氣體噴淋頭5之例如氣體供給室52之上方側埋設有加熱機構54,根據來自後述之控制部9之控制訊號,從無圖示之電源部供電至加熱機構54,依此被加熱成設定溫度。
在氣體供給室52連接氣體供給路6之下游側端部,成為供給包含TiCl4之原料氣體的供給用流路之TiCl4氣體供給管611、供給還原氣體之H2氣體供給管621、供給氮化用之NH3氣體的NH3氣體供給管631,及Ar氣體供給管641在該氣體供給路6之上游側合流。在TiCl4氣體供給管611之上流側端部,連接TiCl4氣體供給源61,從上游側起使流量調整部M1、閥V1介於中間。在H2氣體供給管621之上流側端部,連接H2氣體供給源62,從上游側起使流量調整部M2、閥V2介於中間。在NH3氣體供給管631之上流側端部,連接NH3氣體供給源63,從上游側起使流量調整部M3、閥V3介於中間。在Ar氣體供給管641之上流側端部,連接Ar氣體供給源 64,從上游側起使流量調整部M4、閥V4介於中間。
再者,電漿處理裝置2連接先前所述之控制部9,在控制部9,具備以使進行包含後述之預塗敷處理及對晶圓W之電漿處理的處理之方式,被編入命令(各步驟)的程式。
接著,針對與本發明之實施型態有關之基板處理方法之作用予以說明。首先,如先前所述般,COR處理裝置90及退火裝置91,Si膜表面之自然氧化層被除去之晶圓W,雖然在電漿處理裝置2,於Si膜之表面成膜Ti膜,但是在電漿處理裝置2,進行事先於電漿處理裝置2之內面成膜Ti膜之預塗敷處理。作為預塗敷之時序,可舉出設置電漿處理裝置2而初次進行運轉之時,或電漿處理裝置2之維修結束之後等。
針對預塗敷處理,參照圖3之流程圖進行說明。在電漿處理裝置2,不搬入晶圓W,首先藉由真空排氣部24,進行處理容器20內之排氣,將壓力設定成例如200Pa。接著,對處理容器20內分別供給TiCl4氣體、Ar氣體及H2氣體。並且,施加來自高頻電源51之高頻電力。依此,在處理容器20內生成電漿,藉由TiCl4和H2之反應,在處理容器20之內面,氣體噴淋頭5之下面及載置台3之表面,成膜例如膜厚5nm之Ti膜(步驟S1)。
接著,停止TiCl4氣體和H2氣體之供給之同時,對處理容器20內供給NH3氣體和Ar氣體,從高頻電 源51施加高頻電力。依此,NH3氣體被活性化,在步驟S1,被成膜在處理容器20、氣體噴淋頭5及載置台3之Ti膜被氮化而成為TiN膜(步驟S2)。
而且,於步驟S2之Ti膜之氮化處理之後,再次進行步驟S1之Ti膜之成膜,並且之後進行步驟S2之Ti膜之氮化處理。如此地將步驟S1之Ti膜之成膜,和步驟S2之Ti膜之氮化處理,進行n(n為1以上之自然數)次重覆,成膜200nm以上,例如550nm之膜厚的TiN膜。
處理容器20、氣體噴淋頭5及載置台3如先前所述般以例如Ni構成。當在Ni之表面成膜Ti膜時,Ni和Ti反應,成為反應生成物而硬化附著。因此,於成膜Ti膜之後,快速氮化使成為TiN膜。另外,在步驟S2,即使對處理容器20內供給NH3氣體,不施加高頻電力而氮化Ti膜亦可。
接著,停止對處理容器20內供給NH3氣體,供給TiCl4氣體、Ar氣體及H2氣體,從高頻電源51施加高頻電力(步驟S3)。依此,在被成膜於處理容器20之內面、氣體噴淋頭5之下面及載置台3之表面的TiN膜之表面,以例如5nm之膜厚成膜Ti膜。
並且,之後停止TiCl4氣體及Ar氣體之供給,在對處理容器20內供給H2氣體之狀態下,藉由高頻電源51,施加高頻電力。依此,在處理容器20內,H2氣體被活性化而電漿化(步驟S4)。因在步驟S1及步驟S3之Ti膜之成膜時,供給TiCl4氣體,故在處理容器20內 之氛圍中或處理容器20之內壁,殘留Ti之氯化物或氯單體。另外,在說明書中,總稱Ti之氯化物以TiClx來表示,總稱氯單體以Clx來表示。包含殘留在該些處理容器20內之TiClx或Clx之成分藉由H2氣體之電漿被還原被除去。另外,在步驟S4,即使與H2氣體一起供給Ar氣體亦可。
而且,於包含步驟S4之TiClx或Clx之成分的還原除去處理之後,再次,進行步驟S3之Ti膜之成膜,並且之後進行包含步驟S4之TiClx或Clx之成分的還原除去處理。如此地將步驟S3之Ti膜之成膜,和步驟S4之TiClx或Clx之成分的還原除去處理,進行m(m為1以上之自然數)次重覆,成膜300nm以上,例如850nm之膜厚的Ti膜。
如此一來,藉由進行從圖3所示之步驟S1至步驟S4之預塗敷處理,成為在處理容器20內,在構成處理容器20之例如Ni等之金屬表面,成膜例如550nm之膜厚的TiN膜,並且在TiN膜之表面成膜850nm之Ti膜的狀態。並且,又成為從處理容器20內除去包含TiClx或Clx之成分的狀態。而且,於包含TiClx或Clx之成分被充分除去之後,停止Ar氣體、H2氣體之供給,同時停止高頻電力之施加,結束預塗敷。
接著,針對在進行預塗敷處理之電漿處理裝置2之晶圓W之處理,參照圖4進行說明。首先,如先前所述般自然氧化膜被除去之晶圓W藉由搬運臂19和升 降銷41之合作作用,被載置於載置台3。(步驟S11)
之後,關閉閘閥100,藉由真空排氣部24進行排氣,將處理容器20內之壓力設定成例如133Pa。之後,對處理容器20內,以例如10sccm之流量供給TiCl4氣體,以例如1000sccm之流量供給Ar氣體,以例如10sccm之流量供給H2氣體,從高頻電源51施加高頻電力(步驟S12)。依此,TiCl4氣體和H2氣體被活性化而反應,在晶圓W之表面成膜例如5nm之膜厚的Ti膜。
另外,雖然後述,但是如圖5(a)所示般,Ti膜103和基底之Si膜101之界面於成膜時反應而成為TiSix。但是,於成膜時所有的Ti膜103與Si反應並非成為TiSix,而係從表面朝向深層逐漸地成為從Ti膜103變化成TiSix膜102的狀態。因此,難以藉由螢光X線分析(XRF)或偏光解析法(橢圓偏光)等簡易地測量Ti膜103之膜厚及TiSix膜102之膜厚。因此,在此,Ti膜103之膜厚除了基底膜由Si膜101改為SiO2膜之外,其他同樣以於成膜之時被成膜之Ti膜103之膜厚表示。
當在Si膜101之表面成膜Ti膜103時,如圖5(a)所示般,在Si膜101和Ti膜103之界面引起Ti之矽化。因此,在Si膜101和Ti膜103之間,形成TiSix膜102之層。另外,在說明書中,總稱為矽化的Ti,記載為TiSix。之後,與TiCl4氣體及H2氣體之供給停止之同時,停止高頻電力之施加,對處理容器20內供給Ar氣體(步驟S13)。依此,殘留在處理容器20之TiCl4氣體及 H2氣體被除去,TiCl4氣體及H2氣體之反應停止,Ti膜103之成膜停止。
之後,在處理容器20內載置晶圓W之狀態,停止Ar氣體之供給,將壓力設定成例如200Pa。而且,以例如4000sccm之流量,對處理容器20內供給H2氣體,例如,施加1350W之高頻電力60秒期間,進行第1還原處理(步驟S14)。依此,如圖6所示般,在處理容器20內,H2氣體被活性化。另外,在步驟S14,即使與H2氣體一起供給Ar氣體亦可。
在步驟S12中,因供給TiCl4氣體及H2氣體,故在處理容器20內或晶圓W之表面,殘留包含TiClx或Clx之成分。而且,當在步驟S14使H2氣體活性化時,藉由使H2氣體活性化而取得的電漿,包含TiClx或Clx之成分被還原且被除去。另外,在圖6及後述之圖7中,電漿處理裝置2簡化記載。
而且,與停止H2氣體之供給之同時,停止高頻電力之施加,開啟閘閥100,藉由搬運臂19,從電漿處理裝置2搬出晶圓W(步驟S15)。並且,接著於關閉閘閥100,密閉處理容器20之後,如圖7所示般,在處理容器20內無載置晶圓W之狀態下,進行第2還原處理例如60秒期間(步驟S16)。該第2還原處理係藉由將處理容器20內之壓力設為例如200Pa,對處理容器20供給例如4000sccm之流量的H2氣體,施加例如1350W之高頻電力,藉此在處理容器20內激勵H2氣體之電漿而進 行。依此,即使進行第1還原處理而無法完全除去,在處理容器20內殘存包含TiClx或Clx之成分之情況,亦藉由該第2還原處理,殘存在處理容器20內之包含TiClx或Clx的成分更確實地被還原被除去。另外,在步驟S16,即使與H2氣體一起供給Ar氣體亦可。
因此,在電漿處理裝置2中,可以抑制搬入後續的晶圓W而進行Ti膜103之成膜處理之時,殘存在處理容器20內之包含TiClx或Clx的成分。
另外,從電漿處理裝置2被搬出之晶圓W藉由搬運臂19被搬入至熱ALD裝置92。並且,在熱ALD裝置92中,一面對處理容器20內供給N2氣體,一面在特定之時間間隔交互重覆供給TiCl4氣體和NH3氣體。依此,如圖5(b)所示般,在Ti膜103之表層積層TiN膜104。
如此一來,如圖5(b)所示般,在Ti膜103之表層被成膜TiN膜104之晶圓W,藉由搬運臂19,被搬運至真空氛圍之裝載鎖定室13。接著,於將裝載鎖定室13切換至大氣氛圍之後,晶圓W藉由搬運臂65,返回至例如原本的搬運容器C。而且,在TiN膜104被成膜之晶圓W的表面,在後工程中,成膜形成例如電極之鎢(W)膜。
如上述般,在實施型態中,在電漿處理裝置2中,在表面被形成Si膜101之晶圓W成膜Ti膜103。當在Si膜101之表面成膜Ti膜103的時候,Cl原子被攝取 至Ti膜103中時,被攝取至膜中之Cl原子與氫原子反應而成為HCl,Ti膜103之表面變粗糙。因此,於供給TiCl4氣體之後,必須除去殘存在處理容器20內之包含TiClx或Clx之成分。
當除去包含TiClx或Clx之成分的時候,如記載於背景技術般,可以使用例如NH3氣體,作為NH4Cl等之反應生成物而予以除去。但是,在使用NH3氣體之情況,在處理容器20內殘留N原子,N原子被攝取至被成膜在晶圓W之Ti膜103中而阻礙Ti之矽化的反應。因此,當Ti膜103之薄膜化推進時,對電特性造成的不良影響表露化。
若藉由上述實施型態時,在電漿處理裝置2中,在晶圓W之Si膜101之表面成膜Ti膜103之後,當除去處理容器20中之包含TiClx或Clx之成分的時候,使用使H2氣體活性化而取得的電漿(氫電漿)。因此,處理容器20內之N原子被抑制,可以抑制被成膜在晶圓W之Ti膜103中之N原子的攝取。因此,Ti膜103和Si膜101之界面中之Ti之矽化的反應不被阻礙,TiSix膜102以均勻之膜厚被形成。
再者,當在處理容器20中載置晶圓W之狀態下,進行長時間電漿處理時,有對晶圓W波及損傷之虞。因此,以分擔成晶圓W被載置之狀態和搬出晶圓W之狀態而進行藉由氫電漿的還原處理(進行第1還原處理和第2還原處理)為佳。
即使在第2還原處理中,亦不使用NH3氣體而藉由氫電漿除去包含TiClx或Clx之成分。因此,可以抑制在處理容器20內殘留N原子。因此,在電漿處理裝置2,搬入後續之晶圓W,而對晶圓W進行Ti膜103之成膜時,可以抑制Ti膜103中之N原子的攝取。
再者,因即使在第1還原處理,和第2還原處理之中,僅進行在載置晶圓W之狀態進行藉由氫電漿之還原處理的第1還原處理之情況下,亦可以抑制在被成膜於晶圓W之Ti膜103中之N原子的攝取,故可以取得效果。並且,因即使在僅進行在搬出晶圓W之狀態進行藉由氫電漿之還原處理的第2還原處理之情況下,同樣亦可以抑制殘留在處理容器20中之N原子,故可以抑制成膜於後續之晶圓W之Ti膜103中之N原子的攝取,因此可以取得效果。
第2還原處理因在處理容器20內未載置晶圓W,故即使進行較第1還原處理長的時間,例如進行90秒亦可。再者,例如第1還原處理即使減少例如H2氣體之供給流量,降低電漿之強度,在第2還原處理中,增加H2氣體之供給流量而提升電漿之強度亦可。
並且,當對電漿處理裝置2之處理容器20之內面進行預塗敷的時候,在處理容器20之內面成膜TiN膜之後,以覆蓋TiN膜之表面之方式成膜Ti膜。如先前所述般,例如在Ni等之金屬表面成膜Ti膜時,Ni和Ti之反應生成物硬化附著,難以除去其反應生成物。因此, 雖然成膜於Ni之表面的Ti膜氮化而成為TiN膜,但是於製程時藉由電漿,TiN膜被濺鍍,N原子脫離,有N原子被攝取至被形成在晶圓W之Ti膜103之虞。
對此,在成膜於Ni表面之TiN膜之進一步表面成膜Ti膜,藉由氫電漿進行還原處理。因此,因預塗敷膜之表面成為Cl被除去之安定的Ti膜,故於製程時可以抑制N從預塗敷膜脫離,再者,不會有Ti膜之膜剝之虞。
再者,因當成膜於晶圓W之Ti膜103之厚度變薄時,Ti膜103之表面的N容易到達至Si膜101和Ti膜103之界面,故變得容易阻礙矽化。因此,步驟S12中,積層於Si膜101之表面的Ti膜103之厚度(除將基底膜從Si膜101改為SiO2膜之外,其他同樣於成膜Ti膜103之時被成膜之Ti膜103的膜厚),例如10nm以下之情況,效果更大。再者,本發明即使使用TiF4等之氣體以改為TiCl4氣體而成膜Ti膜103之基板處理方法亦可。並且,即使藉由電漿CVD成膜例如鉭(Ta)膜之基板處理方法亦可。
並且,即使交互間歇性地重覆供給原料氣體例如TiCl4氣體、反應氣體,例如電漿化之H2氣體而成膜Ti膜103之ALD法亦可。
[實施例]
為了驗證本發明之效果,製作與實施例1、2 及比較例有關之樣本,進行以下之試驗。
(實施例1)
將依照上述實施型態進行處理之晶圓W設為實施例1。
(實施例2)
將如圖8(a)所示般,在圖3所示之預塗敷處理,於步驟S2中使用NH3氣體,進行Ti膜之氮化,再者,之後不進行步驟S3及S4,藉由預塗敷之電漿處理裝置2,進行與實施例1相同之製程處理的晶圓W設為實施例2。在實施例2中,例如重複n次步驟S1及步驟S2,將TiN膜成膜成膜厚850nm。
(比較例)
在圖4所示之晶圓W之處理的製程中,使用NH3氣體進行步驟S14中之第1還原處理,藉由使用NH3氣體進行步驟S16中之第2還原處理之電漿處理成膜TiN膜。再者,將僅成膜膜厚550nm之TiN膜以作為預塗敷膜之例設為比較例。另外,圖8(a)之步驟S1、S2及圖8(b)之步驟S21~S26分別表示比較例中之預塗敷處理和製程處理中之步驟群。
針對依照實施例1、2及比較例被處理之晶圓W,使用表面X射線光電子分光分析而確認N原子之濃度。圖9表示其結果,橫軸為以照射之X射線為基準之時之光電子之結合能量,縱軸為表示被觀測之光電子之強度的特性圖。另外,在結合能量成為398eV之位置出現的峰 值表示N原子。
如圖9所示般,在比較例中,N原子被多量檢測出,在Ti膜103中之濃度,觀測到50.1原子百分比程度之N原子。對此,在實施例1中,觀測到1.3原子百分比程度之N原子,在實施例2中,觀測到10.6原子百分比之N原子。
針對該圖9之結果,在圖10示意性表示。如圖10所示般,在比較例中,可知雖然Ti膜103中之N原子之濃度為50原子百分比程度,但除了預塗敷外,第1還原處理及第2還原處理與實施例1相同使用氫電漿,依此可以將被形成在晶圓W之Ti膜103中之N原子之濃度降低至10原子百分比程度。並且,可知藉由Ti膜覆蓋TiN膜之表面以改為將在處理容器20內進行之預塗敷僅設為TiN膜,接著,藉由進行氫電漿處理,可以將被形成在晶圓W之Ti膜103中之N原子之濃度降低至2原子百分比以下。
若藉由該結果,在處理容器20內載置晶圓W之時進行的第1還原處理及晶圓W之替換時進行的第2還原處理中,藉由使用氫電漿,可以降低Ti膜103中之N原子的濃度。並且,可以說是藉由Ti膜覆蓋在TiN膜的表面進行處理容器20內進行的預塗敷,依此可以進一步降低被形成在晶圓W之Ti膜103中之N原子的濃度。
再者,針對藉由實施例及比較例1成膜的樣本,測量所成膜之Ti膜103之膜厚,和表面粗度。另 外,膜厚係藉由螢光X射線分析測量各樣本中之Ti原子之量,換算成在PVD(物理氣相沉積法)成膜Ti膜103之時之Ti原子之密度之膜之情況下的膜厚而予以標示。再者,藉由微粒測量器,進行樣本之表面的測量,將所算出之霧濁程度之值設為表面粗度。圖11表示其結果,係針對與實施例1及比較例有關之樣本,表示PVD換算膜厚,和表面粗度之特性圖。如圖11所示般,比起比較例,在實施例1之樣本,可知表面粗度之值相對於晶圓W之Ti膜103之膜厚的值變小。
再者,在實施例1、2及比較例之各個樣本中,在成膜Ti膜103之後In situ,在Ti膜103之上層成膜氧化防止用之TiN之cap。之後,在真空氛圍對實施例1、2及比較例之樣本進行退火處理,使矽化反應更促進,形成TiSix膜102之後,測量TiSix膜102之片電阻,算出比電阻而進行比較。TiSix膜102之比電阻係藉由將以TiN膜104單膜所測量出之片電阻換算成樣本中之TiN膜104份之電阻而從樣本之片電阻減去所算出。圖12為表示其結果,表示在實施例1、2及比較例之TiSix膜102之比電阻的特性圖。
其結果,實施例1之TiSix膜102之比電阻為207μΩ.cm,實施例2之TiSix膜102之比電阻為472μΩ.cm。再者,比較例之TiSix膜102之比電阻為620μΩ.cm。在實施例中,比起比較例,TiSix膜102之比電阻減少很多,尤其在實施例1中,減少至比較例之1/3。
並且,以透過型電子顯微鏡攝影測量到實施例1、2及比較例之片電阻之樣本之剖面。圖13表示其結果。再者,在各照片中之各5處的地點,針對TiSix膜102之膜厚予以測量,求出平均值。圖14為表示其結果,表示在實施例1、2及比較例中之各樣本之TiSix膜102之膜厚的特性圖。另外,在圖14之箱線圖中,線之上端及下端分別表示最大值及最小值,箱之上下的位置分別從中央值觀看,表示第3四分位數,和第1四分位數。
如圖14所示般,在實施例1中,TiSix膜102之平均膜厚為7.2nm。再者,在比較例中,TiSix膜102不被明確形成,TiSix膜102之平均膜厚為15.8nm。比較例比起實施例1,晶圓W之表面粗度較大,TiSix膜102之膜厚的偏差也較大。並且,TiSix膜102之表面粗度也較大。
再者,在實施例2中,TiSix膜102之平均膜厚為14.3nm,在比較例中,TiSix膜102之平均膜厚為15.8nm,比起比較例可看出改善。
如此一來,比起實施例1、2之樣本,在比較例之樣本中,因TiSix膜102之膜厚非均勻,故如圖13所示般,表面粗度變大。對此,在實施例1中,因均勻地形成TiSix膜102之膜厚,故表面粗度變小。
再者,該樣本藉由X射線結晶構造解析確認TiSix膜102之結晶性。圖15為表示其結果,表示在實施例1、2及比較例之X射線結晶構造解析的結果。如圖15所示 般,在實施例1中,出現大的表示C49相之TiSi2(061)及C49相之TiSi2(200)之結晶的峰值再者,即使在實施例2中,雖然看見表示C49相之TiSi2(061)及C49相之TiSi2(200)之結晶的峰值,但是在比較例中,僅看見表示C49相之TiSi2(060)之結晶的峰值,幾乎看不見表示C49相之TiSi2(061)及C49相之TiSi2(200)之結晶的峰值。如此一來,可以確認實施例1、2比起比較例,促進矽化,進行TiSix膜102之結晶化。
如此一來,若藉由本發明時,因可以抑制被攝取至Ti膜103中之N原子,故可以抑制在Ti膜103和Si膜101之界面的Ti之矽化之阻礙,其結果,可以說能形成膜厚均勻且低電阻之TiSix膜102。

Claims (5)

  1. 一種基板處理方法,係使用電漿在被處理基板上成膜金屬膜之基板處理方法,其特徵在於,包含:將在表面形成包含矽之層的被處理基板,搬入至藉由包含上述金屬之膜被預塗敷之處理容器內的工程:對上述處理容器內導入上述金屬和鹵之氣體化合物及氫氣,生成電漿而在上述被處理基板上成膜上述金屬膜之工程;執行包含在上述處理容器內,形成使氫氣活性化而取得的電漿之氛圍之步驟的第1還原處理工程,於成膜上述金屬膜之後,使殘留在上述處理容器內及上述被處理基板之表面上的含鹵成分予以還原的工程;從上述處理容器內搬出上述被處理基板之工程;上述被處理基板從上述處理容器被搬出之後,執行包含在上述處理容器內,形成使氫氣活性化而取得的電漿之氛圍之步驟的第2還原處理工程,並使於上述第1還原工程之後殘留在上述處理容器內之含鹵成分予以還原的工程;及將後續之被處理基板搬入至上述處理容器內之工程;上述方法在搬入上述被處理基板之前進一步包含預塗敷工程,上述預塗敷工程包含:導入上述氣體化合物及氫氣而生成電漿,在上述處理容器之內壁預塗敷上述金屬膜之工程;和 在上述處理容器,形成使氫氣活性化而所取得之電漿之氛圍,於預塗敷上述金屬膜之後,使殘留在上述處理容器之內壁上的含鹵成分予以還原的工程。
  2. 如請求項1所記載之基板處理方法,其中成膜上述金屬膜之工程係進行電漿CVD之工程。
  3. 如請求項1或2所記載之基板處理方法,其中上述金屬膜為鈦膜,上述氣體化合物為四氯化鈦。
  4. 如請求項1所記載之基板處理方法,其中上述金屬膜為鈦膜,藉由鈦膜進行預塗敷之工程之前,進行藉由鈦亞硝酸鹽膜將上述處理容器內予以預塗敷。
  5. 一種記憶媒體,記憶被使用於在處理容器內使用電漿而在被處理基板成膜金屬膜之裝置的電腦程式,該記憶媒體之特徵在於:上述電腦程式係以實行如申請專利範圍第1至4項中之任一項所記載之基板處理方法之方式,編組步驟群。
TW106105109A 2016-02-26 2017-02-16 基板處理方法及記憶媒體 TWI743086B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-036013 2016-02-26
JP2016036013A JP6583054B2 (ja) 2016-02-26 2016-02-26 基板処理方法及び記憶媒体

Publications (2)

Publication Number Publication Date
TW201741486A TW201741486A (zh) 2017-12-01
TWI743086B true TWI743086B (zh) 2021-10-21

Family

ID=59679014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105109A TWI743086B (zh) 2016-02-26 2017-02-16 基板處理方法及記憶媒體

Country Status (4)

Country Link
US (1) US10242878B2 (zh)
JP (1) JP6583054B2 (zh)
KR (1) KR101941766B1 (zh)
TW (1) TWI743086B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152207B2 (en) * 2018-07-26 2021-10-19 Tokyo Electron Limited Method of forming titanium nitride films with (200) crystallographic texture
JP2020200496A (ja) * 2019-06-07 2020-12-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981388A (en) * 1996-01-25 1999-11-09 Sony Corporation Plasma CVD method for forming a semiconductor device having metal film formed thereby
US20050054213A1 (en) * 2003-09-05 2005-03-10 Derderian Garo J. Methods of depositing a silicon dioxide comprising layer in the fabrication of integrated circuitry, and methods of forming trench isolation in the fabrication of integrated circuitry
CN101325174A (zh) * 2004-04-09 2008-12-17 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法以及接触结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214422B2 (ja) * 1997-12-02 2001-10-02 日本電気株式会社 半導体装置の製造装置および半導体装置の製造方法
US6635569B1 (en) * 1998-04-20 2003-10-21 Tokyo Electron Limited Method of passivating and stabilizing a Ti-PECVD process chamber and combined Ti-PECVD/TiN-CVD processing method and apparatus
US20020094387A1 (en) * 2000-02-24 2002-07-18 Bhan Mohan Krishnan Method for improving chemical vapor deposition of titanium
JP2004083983A (ja) 2002-08-26 2004-03-18 Applied Materials Inc Ti膜形成方法
JP3574651B2 (ja) 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
WO2004112114A1 (ja) * 2003-06-16 2004-12-23 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置および成膜装置
JP2008028058A (ja) * 2006-07-20 2008-02-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP6280721B2 (ja) * 2013-01-22 2018-02-14 東京エレクトロン株式会社 TiN膜の成膜方法および記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981388A (en) * 1996-01-25 1999-11-09 Sony Corporation Plasma CVD method for forming a semiconductor device having metal film formed thereby
US20050054213A1 (en) * 2003-09-05 2005-03-10 Derderian Garo J. Methods of depositing a silicon dioxide comprising layer in the fabrication of integrated circuitry, and methods of forming trench isolation in the fabrication of integrated circuitry
CN101325174A (zh) * 2004-04-09 2008-12-17 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法以及接触结构

Also Published As

Publication number Publication date
JP2017150059A (ja) 2017-08-31
KR20170101138A (ko) 2017-09-05
US20170250086A1 (en) 2017-08-31
JP6583054B2 (ja) 2019-10-02
US10242878B2 (en) 2019-03-26
TW201741486A (zh) 2017-12-01
KR101941766B1 (ko) 2019-01-23

Similar Documents

Publication Publication Date Title
JP5046506B2 (ja) 基板処理装置,基板処理方法,プログラム,プログラムを記録した記録媒体
JP4811870B2 (ja) Ti膜およびTiN膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP5207615B2 (ja) 成膜方法および基板処理装置
WO2011040385A1 (ja) Ni膜の成膜方法
KR20150113808A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR101334946B1 (ko) 금속 실리사이드막의 형성 방법
CN107863289B (zh) 半导体装置的制造方法、基板处理装置和存储介质
JP2015231043A (ja) 改質処理方法及び半導体装置の製造方法
TWI743086B (zh) 基板處理方法及記憶媒體
WO2020189288A1 (ja) 成膜方法および成膜装置
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
TW201907480A (zh) 形成鈦矽化物區域之方法
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
JP2011100962A (ja) 成膜方法及びプラズマ処理装置
KR101393898B1 (ko) 니켈막의 성막 방법
WO2011055671A1 (ja) 成膜方法およびキャパシタの形成方法
TWI515326B (zh) Film forming method and plasma film forming device
JP2017212320A (ja) 酸化チタン膜の形成方法および形成システム、ならびにコンタクト構造の形成方法
US20220384178A1 (en) Etching method and etching apparatus
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
JP2003313666A (ja) ガス処理装置
TW201301397A (zh) 基板處理方法
JP2008300436A (ja) バリヤ層の形成方法及び処理システム
JP2003055767A (ja) 金属シリサイド膜の成膜方法