TWI737889B - 功率半導體元件 - Google Patents

功率半導體元件 Download PDF

Info

Publication number
TWI737889B
TWI737889B TW107103941A TW107103941A TWI737889B TW I737889 B TWI737889 B TW I737889B TW 107103941 A TW107103941 A TW 107103941A TW 107103941 A TW107103941 A TW 107103941A TW I737889 B TWI737889 B TW I737889B
Authority
TW
Taiwan
Prior art keywords
power semiconductor
semiconductor device
distance
trench
grooves
Prior art date
Application number
TW107103941A
Other languages
English (en)
Other versions
TW201935693A (zh
Inventor
陳勁甫
Original Assignee
力智電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力智電子股份有限公司 filed Critical 力智電子股份有限公司
Priority to TW107103941A priority Critical patent/TWI737889B/zh
Priority to US15/950,179 priority patent/US20190245033A1/en
Priority to CN201810367222.5A priority patent/CN110148595A/zh
Publication of TW201935693A publication Critical patent/TW201935693A/zh
Application granted granted Critical
Publication of TWI737889B publication Critical patent/TWI737889B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種功率半導體元件，包括基底定義有主動區與終端區。主動區具有多個第一溝槽。終端區具有第二溝槽。多個第一溝槽沿第一方向延伸且沿第二方向排列。第二溝槽沿第二方向延伸。第一方向與第二方向相交。第二溝槽具有多個突出部，分別位於兩相鄰的第一溝槽之間。

Description

功率半導體元件
本發明是有關於一種半導體元件，且特別是有關於一種功率半導體元件。
功率半導體元件是一種廣泛使用在類比電路的半導體元件。由於功率半導體元件具有非常低的導通電阻與非常快的切換速度，因此，功率半導體元件可應用在電源切換（Power switch）電路上，使得電源管理技術（power management techniques）更有效率。
隨著科技進步，電子元件朝著輕薄化的趨勢發展。由於電子元件的尺寸不斷地縮小，維持功率半導體元件的高崩潰電壓（Breakdown voltage）也愈發困難。因此，如何在一定的元件尺寸下提升功率半導體元件的崩潰電壓將成為重要的一門課題。
本發明提供一種功率半導體元件，其可均勻化主動區與終端區之間的電力線的分布，以提升元件的崩潰電壓，進而提升功率半導體元件的可靠度。
本發明提供一種功率半導體元件，包括基底定義有主動區與終端區。主動區具有多個第一溝槽。終端區具有第二溝槽。多個第一溝槽沿第一方向延伸且沿第二方向排列。第二溝槽沿第二方向延伸。第一方向與第二方向相交。第二溝槽具有多個突出部，分別位於兩相鄰的第一溝槽之間。
在本發明的一實施例中，各所述多個突出部具有中心點（central point），其位於所對應的兩相鄰的所述第一溝槽之間的中心線（center line）上。
在本發明的一實施例中，所述第一溝槽之一者具有第一轉角部（corner part）。第一溝槽之另一者相鄰於所述第一溝槽之所述一者且具有第二轉角部。所述第一轉角部與所對應的中心點之間具有第一距離。所述第二轉角部與所對應的所述中心點之間具有第二距離。所述第一距離等於所述第二距離。
在本發明的一實施例中，所述第二溝槽具有平行部與所述多個突出部位於所述平行部的第一側面上。所述第一側面與所述第一溝槽之間具有第三距離。所述第三距離大於所述第一距離。
在本發明的一實施例中，各所述多個突出部的突出長度小於所述第三距離。
在本發明的一實施例中，所述多個突出部自所述第一側面往所述主動區的方向突出。
在本發明的一實施例中，所述多個突出部自所述基底的頂面延伸至所述基底中。
在本發明的一實施例中，各所述多個突出部的寬度小於兩相鄰的所述第一溝槽之間的間距。
在本發明的一實施例中，所述多個突出部的輪廓包括山丘形、矩形、三角形、不規則形或其組合。
在本發明的一實施例中，各所述多個第一溝槽包括條狀部與兩個延伸部。條狀部具有沿著所述第一方向的相對兩端。兩個延伸部分別配置於所述條狀部的所述兩端上。
在本發明的一實施例中，所述兩個延伸部覆蓋所述條狀部的所述兩端的兩角落。
在本發明的一實施例中，所述兩個延伸部與所述條狀部的所述兩端為共平面。
在本發明的一實施例中，所述兩個延伸部完全覆蓋所述條狀部的所述兩端的表面。
在本發明的一實施例中，所述延伸部彼此分離。
本發明提供一種功率半導體元件，包括基底定義有主動區與終端區。主動區具有多個第一溝槽。終端區具有第二溝槽。多個第一溝槽沿第一方向延伸且沿第二方向排列。第二溝槽沿第二方向延伸。第一方向與第二方向相交。各所述第一溝槽包括條狀部與兩個延伸部。所述兩個延伸部分別配置在所述條狀部的相對兩端上。
在本發明的一實施例中，所述兩個延伸部覆蓋所述條狀部的所述兩端的兩角落。
在本發明的一實施例中，所述兩個延伸部與所述條狀部的所述兩端為共平面。
在本發明的一實施例中，所述兩個延伸部完全覆蓋所述條狀部的所述兩端的表面。
在本發明的一實施例中，所述延伸部彼此分離。
基於上述，本發明藉由在終端區的第二溝槽中配置多個突出部，使其分別位於主動區的兩相鄰的第一溝槽之間。此配置可調整或縮短主動區的第一溝槽與終端區的第二溝槽之間的距離，以均勻化電力線的分布，進而提升功率半導體元件的崩潰電壓，並提升功率半導體元件的可靠度。
此外，本發明亦可在主動區的第一溝槽的條狀部的相對兩端上配置兩個延伸部，以均勻化主動區與終端區之間的電力線的分布，進而提升功率半導體元件的崩潰電壓。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。
圖1是本發明的第一實施例的一種功率半導體元件的上視示意圖。圖2A是圖1的區域A的放大示意圖。圖2B是圖2A的區域B的放大示意圖。
請參照圖1，本發明的第一實施例的功率半導體元件1包括基底100，其定義有主動區R1與終端區R2。終端區R2環繞主動區R1，以防止電壓崩潰的現象發生。在一實施例中，基底100可以是半導體基底、半導體化合物基底或是具有磊晶層於其上的矽基底。
具體來說，主動區R1具有多個第一溝槽104。多個第一溝槽104配置在主動區R1的基底100中。第一溝槽104沿第一方向D1延伸且沿第二方向D2排列。在一實施例中，第一溝槽104是以等距離的方式排列，而互相分離。在一實施例中，第一溝槽104的端面S5實質上是對齊的。終端區R2具有第二溝槽106。第二溝槽106配置在終端區R2的基底100中。第二溝槽106沿第二方向D2延伸，且環繞主動區R1中的第一溝槽104，以形成封閉式的環形溝槽。如圖1所示，第一溝槽104與第二溝槽106彼此分離，而不相連。第一方向D1與第二方向D2相交。在一實施例中，第一方向D1垂直於第二方向D2。在本實施例中，第一溝槽104可用以當作元件溝槽（cell trench）以容納閘極結構10（如圖4所示）；而第二溝槽106可用以當作終端溝槽（termination trench）以容納終端結構20（如圖4所示）。
如圖1所示，第二溝槽106包括平行部202與多個突出部204。具體來說，平行部202為沿著第二方向D2平行配置的條狀溝槽，其具有相對的第一側面S1與第二側面S2。第一側面S1靠近主動區R1，其可視為內側面；而第二側面S2遠離主動區R1，其可視為外側面。多個突出部204配置在平行部202的第一側面S1上。突出部204自第一側面S1往主動區R1的方向突出。第二側面S2則是沿著第二方向D2平行配置的直線形狀。在一實施例中，如圖2A所示，突出部204的輪廓可以是山丘形。但本發明不以此為限。在其他實施例中，突出部204的輪廓亦可以是矩形（如圖3A的突出部204a所示）、三角形（如圖3B的突出部204b所示）、不規則形或其組合。
詳細地說，突出部204分別位於兩相鄰的第一溝槽104之間。在一實施例中，如圖2A所示，各突出部204的寬度W小於兩相鄰的第一溝槽104之間的間距P。在一實施例中，如圖2B所示，突出部204具有中心點204c，其位於所對應的兩相鄰的第一溝槽104之間的中心線15上。如圖2B所示，第一溝槽104-1具有第一轉角部CP1。第一溝槽104-2相鄰於第一溝槽104-1且具有第二轉角部CP2。第一溝槽104-1的第一轉角部CP1與所對應的中心點204c之間具有第一距離d1。第一溝槽104-2的第二轉角部CP2與所對應的中心點204c之間具有第二距離d2。在一實施例中，第一距離d1等於第二距離d2。第二溝槽106的第一側面S1與第一溝槽104之間的最短距離為第三距離d3。在一實施例中，第三距離d3大於第一距離d1，且第三距離d3大於第二距離d2。在一實施例中，突出部204的突出長度L小於第三距離d3。
值得注意的是，如圖2B所示，本實施例可藉由光罩來定義第二溝槽106的突出部204的形狀與尺寸，以將第一溝槽104-1的第一轉角部CP1與第一側面S1處的交叉點202c（亦即第二溝槽106的第一側面S1的延伸方向與中心線15的交會處）之間的第一距離d1’縮短或調整為第一距離d1。相似地，第一溝槽104-2的第二轉角部CP2與第一側面S1處的交叉點202c之間的第二距離d2’亦可縮短或調整為第二距離d2。因此，主動區R1的第一溝槽104-1、104-2與終端區R2的第二溝槽106之間的電力線可均勻分布，以有效增加功率半導體元件1的崩潰電壓，進而提升功率半導體元件1的可靠度。
圖2C是圖2B的區域C的放大立體示意圖。
請同時參照圖1與圖2C，終端區R2的第二溝槽106中可填入絕緣層108與導體層110，以於終端區R2的基底100中形成終端結構20。絕緣層108共形地覆蓋第二溝槽106的內表面，而導體層110填滿整個第二溝槽106，使得絕緣層108配置於導體層110與基底100之間。具體來說，終端結構20包括片狀結構22與配置於第一側面S1上的多個突出結構24。如圖1與圖2C所示，第二溝槽106的突出部204自第一側面S1往主動區R1的方向突出，且自基底100的頂面延伸至基底100中。因此，填入第二溝槽106的突出部204的突出結構24亦自第一側面S1往主動區R1的方向突出，且自基底100的頂面延伸至基底100中。
圖4是圖1的線I-I’的剖面示意圖。在以下的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明，但本發明並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。
請同時參照圖1與圖4，當第一溝槽104與第二溝槽106形成之後，更包括在第一溝槽104中形成閘極結構10，且在第二溝槽106中形成終端結構20，藉此形成本發明的第一實施例的功率半導體元件1。在一實施例中，功率半導體元件1可以是溝槽式金氧半導體場效電晶體（trench metal oxide semiconductor field effect transistor），但本發明不以此為限。
具體來說，功率半導體元件1包括基底100、磊晶層102、第一導體層110a、第二導體層110b、第三導體層122、第一絕緣層108a、第二絕緣層108b以及第三絕緣層116。
如圖4所示，基底100具有主動區R1與終端區R2。在一實施例中，基底100可以是具有第一導電型的半導體基底，例如是N型重摻雜的矽基底。磊晶層102配置於基底100上，且磊晶層102中具有位於主動區R1中的第一溝槽104以及位於終端區R2中的第二溝槽106。在一實施例中，磊晶層102為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層，且其形成方法包括進行選擇性磊晶生長（selective epitaxy growth，SEG）製程。
第一導體層110a配置於第一溝槽104中。第二導體層110b配置於第二溝槽106中。第三導體層122配置於第一溝槽104中且位於第一導體層110a上。在一實施例中，第一導體層110a、第二導體層110b以及第三導體層122的材料分別包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。
第一絕緣層108a配置於第一導體層110a與磊晶層102之間。第二絕緣層108b配置於第二導體層110b與磊晶層102之間。第三絕緣層116配置於第一導體層110a與第三導體層122之間。在一實施例中，第一絕緣層108a、第二絕緣層108b以及第三絕緣層116的材料分別包括氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。另外，第一導體層110a的頂面低於第二導體層110b的頂面。在一實施例中，由於線I-I’橫越了第二溝槽106的突出部204，因此，在線I-I’的剖面上，第二溝槽106（或第二導體層110b）的寬度大於第一溝槽104（或第一導體層110a）的寬度。
在一實施例中，第三絕緣層116的寬度同於第一導體層110a的寬度。在一實施例中，第三絕緣層116與第一絕緣層108a接觸，以電性隔離第一導體層110a與第三導體層122。在一實施例中，如圖4所示，第三絕緣層116的頂面與第一絕緣層108a的頂面大致上齊平。但本發明不以此為限，在其他實施例中，第三絕緣層116的頂面低於第一絕緣層108a的頂面。
在一實施例中，功率半導體元件1更包括介電層120、主體層124以及摻雜區126。主體層124配置於主動區R1與終端區R2的磊晶層102中，且環繞第一溝槽104與第二溝槽106。在一實施例中，主體層124為具有第二導電型的主體層，例如是P型主體層，且其形成方法包括進行離子植入製程。摻雜區126配置於主動區R1與終端區R2的主體層124中，且環繞第一溝槽104以及第二溝槽106的上部。在一實施例中，摻雜區126為具有第一導電型的摻雜區122，例如是N型重摻雜區，且其形成方法包括進行離子植入製程。介電層120環繞第三導體層122的側壁，且延伸覆蓋主動區R1與終端區R2的摻雜區126的頂面。在一實施例中，介電層120的材料包括氧化矽，且其形成方法包括進行熱氧化法。在一實施例中，主體層124的底面低於第三絕緣層116的頂面。
在一實施例中，功率半導體元件1更包括介電層128、第一接觸窗130以及第二接觸窗132。介電層128配置於主動區R1與終端區R2的磊晶層102上。在一實施例中，介電層128的材料包括氧化矽、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、氟矽玻璃（FSG）或未摻雜矽玻璃（USG），且其形成方法包括進行化學氣相沉積製程。第一接觸窗130穿過介電層128與介電層120，以與摻雜區126電性連接。第二接觸窗132穿過介電層128並與第二導體層110b電性連接。在一實施例中，第一接觸窗130與第二接觸窗132的材料包括導體材料，其可以是金屬，例如鋁，且其形成方法包括進行化學氣相沉積製程。
在本實施例的功率半導體元件1中，第三導體層122可用以作為閘極，介電層120可用以作為閘介電層，第一導體層110a可用以作為遮蔽電極，以構成閘極結構10。基底100可用以作為汲極，而摻雜區126可用以作為源極。在一實施例中，如圖4所示，第三絕緣層116以及部分第一絕緣層108a的組合可用以作為閘極（例如，第三導體層122）與遮蔽閘極（例如，第一導體層110a）之間的閘間絕緣層。
圖5是本發明的第二實施例的一種功率半導體元件的上視示意圖。圖6A至圖6C分別是圖2的區域A’的放大示意圖。
請參照圖5，基本上，本發明的第二實施例的功率半導體元件2與第一實施例的功率半導體元件1相似。上述兩者不同之處在於：第二實施例的功率半導體元件2的第一溝槽104包括條狀部206與兩個延伸部208。條狀部206具有沿著第一方向D1的相對兩端E1、E2。兩個延伸部208分別配置於條狀部206的兩端E1、E2上。在一實施例中，延伸部208彼此分離且不相連。另外，第二實施例的功率半導體元件2的第二溝槽106不包括多個突出部。
在一實施例中，如圖6A所示，兩個延伸部208a覆蓋條狀部206的兩端E1、E2的兩角落C1、C2。在另一實施例中，如圖6B所示，延伸部208b覆蓋條狀部206的兩端E1、E2的兩側壁S3、S4，而未覆蓋兩端E1、E2的端面S5。也就是說，條狀部206的兩端E1、E2的端面S5外露於兩個延伸部208b，且兩個延伸部208b與條狀部206的兩端E1、E2的端面S5為共平面。在其他實施例中，如圖6C所示，兩個延伸部208c完全覆蓋條狀部206的兩端E1、E2的表面。也就是說，兩個延伸部208c覆蓋條狀部206的兩端E1、E2的兩側壁S3、S4以及兩端E1、E2的端面S5。
值得一提的是，本實施例可藉由光罩來定義第一溝槽104的延伸部208的形狀與尺寸，使得主動區R1的第一溝槽104與終端區R2的第二溝槽106之間的電力線均勻分布，進而提升功率半導體元件2的崩潰電壓，並提升功率半導體元件2的可靠度。
圖7是本發明的第三實施例的一種功率半導體元件的上視示意圖。
請參照圖7，基本上，本發明的第三實施例的功率半導體元件3是結合第一實施例的功率半導體元件1的突出部204與第二實施例的功率半導體元件2的延伸部208，使得主動區R1的第一溝槽104與終端區R2的第二溝槽106之間的電力線均勻分布，進而提升功率半導體元件3的崩潰電壓，並提升功率半導體元件3的可靠度。也就是說，功率半導體元件3不僅具有第二溝槽106平行部202的第一側面S1上的突出部204，還具有第一溝槽104的條狀部206的兩端E1、E2上的兩個延伸部208。
綜上所述，本發明藉由在終端區的第二溝槽中配置多個突出部，使其分別位於主動區的兩相鄰的第一溝槽之間。此配置可調整或縮短主動區的第一溝槽與終端區的第二溝槽之間的距離，以均勻化電力線的分布，進而提升功率半導體元件的崩潰電壓，並提升功率半導體元件的可靠度。
此外，本發明亦可在主動區的第一溝槽的條狀部的相對兩端上配置兩個延伸部，以均勻化主動區與終端區之間的電力線的分布，進而提升功率半導體元件的崩潰電壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1、2、3‧‧‧功率半導體元件10‧‧‧閘極結構15‧‧‧中心線20‧‧‧終端結構22‧‧‧片狀結構24‧‧‧突出結構100‧‧‧基底102‧‧‧磊晶層104、104-1、104-2‧‧‧第一溝槽106‧‧‧第二溝槽108‧‧‧絕緣層108a‧‧‧第一絕緣層108b‧‧‧第二絕緣層116‧‧‧第三絕緣層110‧‧‧導體層110a‧‧‧第一導體層110b‧‧‧第二導體層122‧‧‧第三導體層120、128‧‧‧介電層124‧‧‧主體層126‧‧‧摻雜區130‧‧‧第一接觸窗132‧‧‧第二接觸窗202‧‧‧平行部202c‧‧‧交叉點204、204a、204b‧‧‧突出部204c‧‧‧中心點206‧‧‧條狀部208、208a、208b、208c‧‧‧延伸部A、A’、B、C‧‧‧區域CP1‧‧‧第一轉角部CP2‧‧‧第二轉角部d1、d1’‧‧‧第一距離d2、d2’‧‧‧第二距離d3‧‧‧第三距離L‧‧‧突出長度D1‧‧‧第一方向D2‧‧‧第二方向E1、E2‧‧‧端P‧‧‧間距R1‧‧‧主動區R2‧‧‧終端區S1‧‧‧第一側面S2‧‧‧第二側面S3、S4‧‧‧側壁S5‧‧‧端面W‧‧‧寬度
圖1是本發明的第一實施例的一種功率半導體元件的上視示意圖。 圖2A是圖1的區域A的放大示意圖。 圖2B是圖2A的區域B的放大示意圖。 圖2C是圖2B的區域C的放大立體示意圖。 圖3A與圖3B分別是圖1的區域A的放大示意圖。 圖4是圖1的線I-I’的剖面示意圖。 圖5是本發明的第二實施例的一種功率半導體元件的上視示意圖。 圖6A至圖6C分別是圖2的區域A’的放大示意圖。 圖7是本發明的第三實施例的一種功率半導體元件的上視示意圖。
1‧‧‧功率半導體元件
100‧‧‧基底
104‧‧‧第一溝槽
106‧‧‧第二溝槽
202‧‧‧平行部
204‧‧‧突出部
A‧‧‧區域
D1‧‧‧第一方向
D2‧‧‧第二方向
R1‧‧‧主動區
R2‧‧‧終端區
S1‧‧‧第一側面
S2‧‧‧第二側面
S5‧‧‧端面

Claims (19)

  1. 一種功率半導體元件，包括： 基底，定義有主動區與終端區，所述主動區具有多個第一溝槽，所述終端區具有第二溝槽，所述多個第一溝槽沿第一方向延伸且沿第二方向排列，所述第二溝槽沿所述第二方向延伸，所述第一方向與所述第二方向相交， 其中所述第二溝槽具有多個突出部，分別位於兩相鄰的所述第一溝槽之間。
  2. 如申請專利範圍第1項所述的功率半導體元件，其中各所述多個突出部具有中心點，其位於所對應的兩相鄰的所述第一溝槽之間的中心線上。
  3. 如申請專利範圍第2項所述的功率半導體元件，其中 所述第一溝槽之一者，具有第一轉角部， 所述第一溝槽之另一者，相鄰於所述第一溝槽之所述一者，且具有第二轉角部， 所述第一轉角部與所對應的中心點之間具有第一距離，所述第二轉角部與所對應的所述中心點之間具有第二距離，所述第一距離等於所述第二距離。
  4. 如申請專利範圍第3項所述的功率半導體元件，其中所述第二溝槽具有平行部與所述多個突出部位於所述平行部的第一側面上，所述第一側面與所述第一溝槽之間具有第三距離，所述第三距離大於所述第一距離。
  5. 如申請專利範圍第4項所述的功率半導體元件，其中各所述多個突出部的突出長度小於所述第三距離。
  6. 如申請專利範圍第4項所述的功率半導體元件，其中所述多個突出部自所述第一側面往所述主動區的方向突出。
  7. 如申請專利範圍第1項所述的功率半導體元件，其中所述多個突出部自所述基底的頂面延伸至所述基底中。
  8. 如申請專利範圍第1項所述的功率半導體元件，其中各所述多個突出部的寬度小於兩相鄰的所述第一溝槽之間的間距。
  9. 如申請專利範圍第1項所述的功率半導體元件，其中所述多個突出部的輪廓包括山丘形、矩形、三角形、不規則形或其組合。
  10. 如申請專利範圍第1項所述的功率半導體元件，各所述多個第一溝槽包括： 條狀部，具有沿著所述第一方向的相對兩端；以及 兩個延伸部分別配置於所述條狀部的所述兩端上。
  11. 如申請專利範圍第10項所述的功率半導體元件，其中所述兩個延伸部覆蓋所述條狀部的所述兩端的兩角落。
  12. 如申請專利範圍第10項所述的功率半導體元件，其中所述兩個延伸部與所述條狀部的所述兩端為共平面。
  13. 如申請專利範圍第10項所述的功率半導體元件，其中所述兩個延伸部完全覆蓋所述條狀部的所述兩端的表面。
  14. 如申請專利範圍第10項所述的功率半導體元件，其中所述延伸部彼此分離。
  15. 一種功率半導體元件，包括 基底，定義有主動區與終端區，所述主動區具有多個第一溝槽，所述終端區具有第二溝槽，所述多個第一溝槽沿第一方向延伸且沿第二方向排列，所述第二溝槽沿所述第二方向延伸，所述第一方向與所述第二方向相交， 各所述第一溝槽包括條狀部與兩個延伸部，所述兩個延伸部分別配置在所述條狀部的相對兩端上。
  16. 如申請專利範圍第15項所述的功率半導體元件，其中所述兩個延伸部覆蓋所述條狀部的所述兩端的兩角落。
  17. 如申請專利範圍第15項所述的功率半導體元件，其中所述兩個延伸部與所述條狀部的所述兩端為共平面。
  18. 如申請專利範圍第15項所述的功率半導體元件，其中所述兩個延伸部完全覆蓋所述條狀部的所述兩端的表面。
  19. 如申請專利範圍第15項所述的功率半導體元件，其中所述延伸部彼此分離。
TW107103941A 2018-02-05 2018-02-05 功率半導體元件 TWI737889B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107103941A TWI737889B (zh) 2018-02-05 2018-02-05 功率半導體元件
US15/950,179 US20190245033A1 (en) 2018-02-05 2018-04-11 Power semiconductor device
CN201810367222.5A CN110148595A (zh) 2018-02-05 2018-04-23 功率半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107103941A TWI737889B (zh) 2018-02-05 2018-02-05 功率半導體元件

Publications (2)

Publication Number Publication Date
TW201935693A TW201935693A (zh) 2019-09-01
TWI737889B true TWI737889B (zh) 2021-09-01

Family

ID=67476917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103941A TWI737889B (zh) 2018-02-05 2018-02-05 功率半導體元件

Country Status (3)

Country Link
US (1) US20190245033A1 (zh)
CN (1) CN110148595A (zh)
TW (1) TWI737889B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019212646A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Grabentransistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140191310A1 (en) * 2012-03-23 2014-07-10 Kabushiki Kaisha Toshiba Power semiconductor device
TW201611183A (zh) * 2014-09-02 2016-03-16 萬國半導體股份有限公司 改善ｕｉｓ性能的溝槽式功率半導體器件及其製備方法
US20170263718A1 (en) * 2016-03-09 2017-09-14 Polar Semiconductor, Llc Termination trench structures for high-voltage split-gate mos devices
US20180012994A1 (en) * 2016-07-08 2018-01-11 Semiconductor Components Industries, Llc Stacked-gate super-junction mosfet

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299776B2 (en) * 2013-10-21 2016-03-29 Semiconductor Components Industries, Llc Method of forming a semiconductor device including trench termination and trench structure therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140191310A1 (en) * 2012-03-23 2014-07-10 Kabushiki Kaisha Toshiba Power semiconductor device
TW201611183A (zh) * 2014-09-02 2016-03-16 萬國半導體股份有限公司 改善ｕｉｓ性能的溝槽式功率半導體器件及其製備方法
US20170263718A1 (en) * 2016-03-09 2017-09-14 Polar Semiconductor, Llc Termination trench structures for high-voltage split-gate mos devices
US20180012994A1 (en) * 2016-07-08 2018-01-11 Semiconductor Components Industries, Llc Stacked-gate super-junction mosfet

Also Published As

Publication number Publication date
TW201935693A (zh) 2019-09-01
US20190245033A1 (en) 2019-08-08
CN110148595A (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
US8921936B2 (en) Ultra high voltage MOS transistor device
US7170119B2 (en) Vertical type semiconductor device
TWI672815B (zh) 金氧半導體電晶體與形成閘極佈局圖的方法
KR102614549B1 (ko) 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법
TW201733126A (zh) 半導體器件
JP2018046253A (ja) 半導体装置およびその製造方法
JP5422252B2 (ja) 半導体装置の製造方法
TWI737889B (zh) 功率半導體元件
JP2005505136A (ja) 薄膜シリコン・オン・インシュレータ（ｓｏｉ）高電圧装置構造
JP7330092B2 (ja) 半導体装置
EP3933895A1 (en) Trench field effect transistor structure, and manufacturing method for same
KR100790571B1 (ko) 트랜지스터 및 그 제조방법
TWI517402B (zh) 半導體裝置及其製造方法
US10418442B1 (en) Trench gate MOSFET
US6812522B2 (en) Lateral type power MOS transistor having trench gate formed on silicon-on-insulator (SOI) substrate
TWI788152B (zh) 半導體器件及其製造方法
TWI511294B (zh) 半導體裝置及其製造方法
TW202027275A (zh) 半導體元件及其製作方法
TWI737855B (zh) 功率電晶體及其製造方法
TWI792336B (zh) 金屬氧化物半導體結構的製作方法
TWI742221B (zh) 溝槽金氧半導體元件及其製造方法
TWI736803B (zh) 溝渠式電晶體結構及其製造方法
TWI615979B (zh) 半導體元件
JP7201005B2 (ja) 半導体装置
CN109935635B (zh) 半导体器件及其形成方法、芯片