TWI727154B - Mems裝置封裝及其製造方法 - Google Patents

Mems裝置封裝及其製造方法 Download PDF

Info

Publication number
TWI727154B
TWI727154B TW107109982A TW107109982A TWI727154B TW I727154 B TWI727154 B TW I727154B TW 107109982 A TW107109982 A TW 107109982A TW 107109982 A TW107109982 A TW 107109982A TW I727154 B TWI727154 B TW I727154B
Authority
TW
Taiwan
Prior art keywords
circuit layer
partition wall
mems
device package
conductive
Prior art date
Application number
TW107109982A
Other languages
English (en)
Other versions
TW201912561A (zh
Inventor
陳建樺
孔政淵
黃哲豪
郭進成
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW201912561A publication Critical patent/TW201912561A/zh
Application granted granted Critical
Publication of TWI727154B publication Critical patent/TWI727154B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/10—Microfilters, e.g. for gas or fluids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0778—Topology for facilitating the monolithic integration not provided for in B81C2203/0764 - B81C2203/0771
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6489—Compensation of undesirable effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本發明揭示一種微機電系統(MEMS)裝置封裝，其包括一第一電路層、一分隔壁、一MEMS組件、一第二電路層及一聚合性電介質層。該分隔壁安置在該第一電路層上。該MEMS組件安置於該分隔壁上且電連接至該第一電路層。該第一電路層、該分隔壁及該MEMS組件圍封一空間。該第二電路層安置於該第一電路層之上，且電連接至該第一電路層。該聚合性電介質層安置於該第一電路層與該第二電路層之間。

Description

MEMS裝置封裝及其製造方法
本發明係關於一種微機電系統(MEMS)裝置封裝及其製造方法，且更特定言之，係關於一種具有供MEMS組件操作之空間之MEMS裝置封裝及其製造方法。
例如表面聲波(SAW)濾波器組件等MEMS組件指定密封空間來減少來自環境之聲波干擾。然而，密封空間之形成係複雜且昂貴的。
在一些實施例中，一種MEMS裝置封裝包括第一電路層、分隔壁、MEMS組件、第二電路層及聚合性電介質層。分隔壁安置於第一電路層之上。MEMS組件安置在分隔壁之上，且電連接至第一電路層。第一電路層、分隔壁及MEMS組件圍封一空間。第二電路層安置在第一電路層之上，且電連接至第一電路層。聚合性電介質層安置於第一電路層與第二電路層之間。 在一些實施例中，MEMS裝置封裝包括第一電路層、MEMS組件、分隔壁及聚合性電介質層。MEMS組件安置在第一電路層之上。第一電路層及MEMS組件在兩者之間限定一空間。分隔壁安置在第一電路層之上，且鄰近於MEMS組件。聚合性電介質層安置在第一電路層之上，且藉由分隔壁與該空間分開。 在一些實施例中，一種用於製造MEMS裝置封裝之方法包括以下操作。第一電路層形成於載體之上。分隔壁及複數個導電支柱形成於第一電路層之上。MEMS組件安置在分隔壁及導電支柱之上，其中MEMS組件之周邊由分隔壁支撐，以便限定MEMS組件與第一電路層之間的空間。MEMS組件經由導電支柱電連接至第一電路層。聚合性電介質層形成於第一電路層之上，其中藉由分隔壁來限制該聚合性電介質層進入該空間。將載體自第一電路層釋放。
貫穿圖式及詳細描述使用共同參考數字來指示相同或類似組件。本發明之實施例將容易自結合附圖進行之以下詳細描述理解。 以下揭示內容提供用於實施所提供之主題之不同特徵之許多不同實施例或實例。下文描述組件及佈置之具體實例來闡釋本發明之某些態樣。當然，此等組件及佈置僅為實例且無意進行限制。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上之形成可包括第一特徵及第二特徵直接接觸地形成或安置之實施例，並且還可包括額外特徵可在第一特徵與第二特徵之間形成或安置，使得第一特徵及第二特徵可不直接接觸之實施例。此外，本發明可在各種實例中重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身並不指示所論述之各種實施例及/或組態之間的關係。 除非另外規定，否則例如「上方」、「下方」、「向上」、「左邊」、「右邊」、「向下」、「頂部」、「底部」、「垂直」、「水平」、「側」、「較高」、「下部」、「上部」、「上面」、「下面」等空間描述相對於圖中所展示之定向加以指示。應理解，本文中所使用之空間描述僅係出於說明之目的，且本文中所描述之結構之實際實施可以任何定向或方式在空間上佈置，其限制條件為本發明之實施例之優點係不因此佈置而有偏差。 本發明之至少一些實施例係針對MEMS裝置封裝。在一些實施例中，MEMS裝置封裝限定形成於兩個電路層之間的空間。該空間可由分隔壁限定並密封。該分隔壁可與MEMS裝置封裝之感應支柱或電路層之製造一體地形成。因此，MEMS裝置封裝可省略額外之基板。因此，MEMS裝置封裝之厚度可減小，且製造成本可降低。 圖1係根據本發明之一些實施例之MEMS裝置封裝1之橫截面視圖。如圖1中所示，MEMS裝置封裝1包括第一電路層20、分隔壁30、組件40、第二電路層50及聚合性電介質層32。在一些實施例中，第一電路層20可包括重佈層(RDL)，其經組態以重佈電路佈局。舉例而言，第一電路層20可包括彼此堆疊之至少一個絕緣層(或複數個絕緣層) 201及至少一個導電層(或複數個導電層) 202。在一些實施例中，分隔壁30安置在第一電路層20之上。在一些實施例中，分隔壁30可包括(但不限於)由導電材料(例如金屬或合金或兩種或更多種金屬之其他組合)形成之導電分隔壁。 在一些實施例中，MEMS組件40安置在分隔壁30之上，且電連接至第一電路層20。第二電路層50安置於第一電路層20之上，且電連接至該第一電路層。在一些實施例中，第二電路層50可包括另一RDL，其經組態以重佈電路佈局。聚合性電介質層32安置於第一電路層20與第二電路層50之間。在一些實施例中，聚合性電介質層32可包括模製化合物層。舉例而言，聚合性電介質層32之材料可包括但不限於聚醯亞胺(PI)、聚苯并噁唑(PBO)或其他合適之材料。在一些實施例中，MEMS組件40安置在聚合性電介質層32之上，且自該聚合性電介質層暴露。 MEMS裝置封裝1限定由第一電路層20、分隔壁30及MEMS組件40包封之空間70。在一些實施例中，分隔壁30側向環繞空間70，第一電路層20在空間70之底部，且MEMS組件40覆蓋空間70之頂部。在一些實施例中，空間70由第一電路層20、分隔壁30及MEMS組件40密封；且聚合性電介質層32藉由分隔壁30與空間70分離。在一些實施例中，分隔壁30大體上沿空間70之周邊安置，且環繞空間70。 在一些實施例中，MEMS組件40可進一步包括作用中結構42，其電連接至第一電路層20。作用中結構42暴露於空間70，其允許MEMS組件40之作用中結構42之操作。在一些實施例中，MEMS組件40可包括(但不限於)聲學組件，例如表面波聲學(SAW)濾波器組件或塊狀聲波(BAW)濾波器組件；且作用中結構42可包括聲波結構。在一些實施例中，空間70係用於降低來自MEMS組件40之外之環境之聲波干擾之密封空間。 在一些實施例中，MEMS裝置封裝1可進一步包括安置於空間70中之導電支柱36。導電支柱36可由分隔壁30環繞。在一些實施例中，分隔壁30及導電支柱36兩者支撐MEMS組件40。在一些實施例中，分隔壁30及導電支柱36可從彼此電斷開。在一些實施例中，MEMS組件40之作用中結構42可經由導電支柱36電連接至第一電路層20。在一些實施例中，MEMS組件40可經由導電結構38 (例如導電凸塊、導電膏，或類似者)接合至分隔壁30及導電支柱36。 在一些實施例中，MEMS裝置封裝1可進一步包括連接墊24及著陸墊26。連接墊24安置在第一電路層20之上，且分別電連接至第一導電支柱36。著陸墊26安置在第一電路層20之上，且連接至分隔壁30。在一些實施例中，著陸墊26大體上沿空間70之周邊安置，且環繞連接墊24。 在一些實施例中，MEMS裝置封裝1可進一步包括電子組件60 (例如包括感應支柱34)，其安置於第一電路層20與第二電路層50之間，且經由第一電路層20及/或第二電路層50電連接至MEMS組件40。在一些實施例中，MEMS裝置封裝1可進一步包括第一導電件22及第二導電件52。在一些實施例中，第一導電件22安置於第一電路層20與聚合性電介質層32之間，且第二導電件52安置於第二電路層50中。在一些實施例中，電子組件60包括感應支柱34，其穿過聚合性電介質層32，且電連接至第一導電件22及第二導電件52。在一些實施例中，感應支柱34中之每一者穿過聚合性電介質層32，且互連在第一導電件22中之相應一者與第二導電件52中之相應一者之間，從而形成電連接至第一電路層20及第二電路層50之電感器。在一些實施例中，分隔壁30、導電支柱36及感應支柱34可同時由相同導電材料形成，且分隔壁30之高度H1、導電支柱36之高度H2及感應支柱34之高度H3可大體上相同。在一些實施例中，第一導電件22、連接墊24及著陸墊26可同時由相同導電材料形成。 在一些實施例中，MEMS裝置封裝1可進一步包括第二電子組件62，其安置於第一電路層20與第二電路層50之間，且經由第一電路層20及/或第二電路層50電連接至MEMS組件40。在一些實施例中，第二電子組件62可包括呈一或多個積體電路(IC) (例如經封裝半導體晶粒)之形式之一或多個半導體晶粒。在一些實施例中，第二電子組件62可包括(但不限於)至少一個主動組件，例如處理器組件、開關組件、專用IC (ASIC)或另一主動組件。在一些實施例中，第二電子組件62可包括(但不限於)至少一個被動組件，例如，電容器、電阻器或類似物。 在一些實施例中，MEMS裝置封裝1可進一步包括接合墊64，其安置在第一電路層20之上，且電連接至該第一電路層。在一些實施例中，MEMS裝置封裝1可進一步包括導電凸塊66，其安裝在接合墊64之上，且分別電連接至該接合墊。導電凸塊66可耦接至外部電子組件，例如印刷電路板(PCB)或類似物。 圖2A、圖2B、圖2C及圖2D說明根據本發明之一些實施例之MEMS裝置封裝1之製造方法之實例之各個階段。如圖2A中所描繪，第一電路層20形成於載體10之上。載體10經組態為用於支撐第一電路層20之臨時基板，且可隨後自第一電路層20釋放。在一些實施例中，載體10可包括(但不限於)玻璃基板。在一些實施例中，第一導電件22、連接墊24及著陸墊26可形成於第一電路層20之上。在一些實施例中，第一導電件22、連接墊24及著陸墊26可同時由相同導電材料形成。 如圖2B中所描繪，感應支柱34可形成於第一電路層20之上，且電連接至第一導電件22。在一些實施例中，分隔壁30及導電支柱36可形成於第一電路層20之上。在一些實施例中，感應支柱34、分隔壁30及導電支柱36同時由相同材料形成。分隔壁30之高度H1、導電支柱36之高度H2及感應支柱34之高度H3可大體上相同。在一些實施例中，第二電子組件62可進一步安置在第一電路層20之上。 如圖2C中所描繪，MEMS組件40安置在分隔壁30及導電支柱36之上。在一些實施例中，MEMS組件40可經由導電結構38 (例如導電凸塊、導電膏，或類似者)接合至分隔壁30及導電支柱36。MEMS組件40之周邊由分隔壁30支撐，以便圍封MEMS組件40與第一電路層20之間的空間70。MEMS組件40之作用中結構42經由導電支柱36電連接至第一電路層20。 如圖2D中所描繪，聚合性電介質層32形成於第一電路層20之上。在一些實施例中，可例如藉由在第一電路層20之上施配流體模製化合物，並使該流體模製化合物固化，來形成聚合性電介質層32。聚合性電介質層32可穿過感應支柱34之間的間隙，但藉由分隔壁30來限制聚合性電介質層32進入空間70。 在一些實施例中，第二電路層50進一步形成於聚合性電介質層32之上。在一些實施例中，第二導電件52可為第二電路層50之一部分。感應支柱34互連在第一導電件22與第二導電件52之間，且形成電子組件60。在一些實施例中，第二電路層50進一步覆蓋MEMS組件40。將載體10自第一電路層20釋放。在一些實施例中，接合墊64形成於第一電路層20之上且電連接至該第一電路層，且導電凸塊66安裝在接合墊64之上，且分別電連接至該接合墊。因此，形成如圖1中所示之MEMS裝置封裝1。 在本發明之一些實施例中，MEMS裝置封裝1之空間70形成於第一電路層20與MEMS組件40之間，且藉由分隔壁30密封，而無額外基板。因此，MEMS裝置封裝1之厚度可減小。分隔壁30可與電子組件60之製造整合，且因此，製造操作及成本可減少。 本發明之MEMS裝置封裝及製造方法不限於上述實施例，且可包括其他不同實施例。出於簡化描述，為了方便在本發明之實施例中之每一者之間進行比較，以下實施例中之每一者中之相同或類似組件標記有相同標號，且不過多地加以描述。 圖3係根據本發明之一些實施例之MEMS裝置封裝2之橫截面視圖。相比於如圖1中所示之MEMS裝置封裝1，分隔壁30之高度H1及導電支柱36之高度H2大體上相同，但分隔壁30之高度H1及導電支柱36之高度H2低於感應支柱34之高度H3。在一些實施例中，分隔壁30及導電支柱36形成於MEMS組件40之上，且經由導電結構38分別接合至著陸墊26及連接墊24。如圖3中所描繪，對於較短之分隔壁30及導電支柱36，空間70之高度可減小，且因此MEMS裝置封裝1之厚度可進一步減小。在一些實施例中，MEMS組件40之至少一部分由聚合性電介質層32包封。舉例而言，MEMS組件40之邊緣及上表面由聚合性電介質層32包封。因此，MEMS組件40可由聚合性電介質層32保護。 圖4A、圖4B、圖4C及圖4D說明根據本發明之一些實施例之MEMS裝置封裝2之製造方法之實例之各個階段。如圖4A中所描繪，第一電路層20形成於載體10之上。在一些實施例中，第一導電件22、連接墊24及著陸墊26可形成於第一電路層20之上。在一些實施例中，第一導電件22、連接墊24及著陸墊26可同時由相同導電材料形成。 如圖4B中所描繪，感應支柱34形成於第一電路層20之上，且電連接至第一導電件22。在一些實施例中，第二電子組件62可安置在第一電路層20之上。 如圖4C中所描繪，MEMS組件40安置在第一電路層20之上。在一些實施例中，分隔壁30及導電支柱36形成於MEMS組件40之上，且經由導電結構38分別接合至著陸墊26及連接墊24。MEMS組件40之周邊由分隔壁30支撐，以便圍封MEMS組件40與第一電路層20之間的空間70。MEMS組件40之作用中結構42經由導電支柱36電連接至第一電路層20。分隔壁30之高度H1及導電支柱36之高度H2大體上相同。分隔壁30之高度H1及導電支柱36之高度H2低於感應支柱34之高度H3。 如圖4D中所描繪，聚合性電介質層32形成於第一電路層20之上。在一些實施例中，可例如藉由在第一電路層20及MEMS組件40之上施配流體模製化合物，並使該流體模製化合物固化，來形成聚合性電介質層32。聚合性電介質層32可穿過感應支柱34之間的間隙，但藉由分隔壁30來限制聚合性電介質層32進入空間70。在一些實施例中，MEMS組件40之至少一部分由聚合性電介質層32包封。舉例而言，MEMS組件40之邊緣及上表面由聚合性電介質層32包封。 在一些實施例中，包括第二導電件52之第二電路層50進一步形成於聚合性電介質層32之上。感應支柱34互連在第一導電件22與第二導電件52之間，且形成電子組件60。將載體10自第一電路層20釋放。在一些實施例中，接合墊64形成於第一電路層20之上且電連接至該第一電路層，且導電凸塊66安裝在接合墊64之上，且分別電連接至該接合墊。因此，形成如圖3中所示之MEMS裝置封裝2。 圖5係根據本發明之一些實施例之MEMS裝置封裝3之橫截面視圖。如圖5中所示，分隔壁30之高度H1及導電支柱36之高度H2大體上相同，但分隔壁30之高度H1及導電支柱36之高度H2低於感應支柱34之高度H3。相比於如圖3中所示之MEMS裝置封裝2，分隔壁30及導電支柱36較短，且可經組態以將MEMS組件40接合至第一電路層20。在一些實施例中，分隔壁30及導電支柱36可包括導電結構，例如導電凸塊、導電膏或類似者，且因此可省略額外導電結構。在一些實施例中，第一電路層20可進一步限定組態為空間70之一部分之凹進部分20R。 圖6A、圖6B、圖6C及圖6D說明根據本發明之一些實施例之MEMS裝置封裝3之製造方法之實例之各個階段。如圖6A中所描繪，第一電路層20形成於載體10之上。在一些實施例中，第一導電件22、連接墊24及著陸墊26可形成於第一電路層20之上。在一些實施例中，第一導電件22、連接墊24及著陸墊26可同時由相同導電材料形成。 如圖6B中所描繪，凹進部分20R形成於第一電路層20中。在一些實施例中，移除第一電路層20之一部分(例如絕緣層201之一部分)，以限定凹進部分20R。在一些實施例中，感應支柱34形成於第一電路層20之上，且電連接至第一導電件22。在一些實施例中，第二電子組件62可安置在第一電路層20之上。 如圖6C中所描繪，MEMS組件40安置在第一電路層20之上。在一些實施例中，分隔壁30及導電支柱36可包括導電結構，例如導電凸塊、導電膏或類似者，其亦可組態為導電黏著劑，以接合MEMS組件40及第一電路層20，且因此可省略額外導電結構。MEMS組件40之周邊由分隔壁30支撐，以便圍封空間70，其包括凹進部分20R。MEMS組件40之作用中結構42經由導電支柱36電連接至第一電路層20。 如圖6D中所描繪，聚合性電介質層32形成於第一電路層20之上。在一些實施例中，可例如藉由在第一電路層20及MEMS組件40之上施配流體模製化合物，並使該流體模製化合物固化，來形成聚合性電介質層32。聚合性電介質層32可穿過感應支柱34之間的間隙，但藉由分隔壁30來限制聚合性電介質層32進入空間70。在一些實施例中，MEMS組件40之邊緣及上表面由聚合性電介質層32包封。 在一些實施例中，包括第二導電件52之第二電路層50進一步形成於聚合性電介質層32之上。感應支柱34互連在第一導電件22與第二導電件52之間，且形成電子組件60。將載體10自第一電路層20釋放。在一些實施例中，接合墊64形成於第一電路層20之上且電連接至該第一電路層，且導電凸塊66安裝在接合墊64之上，且分別電連接至該接合墊。因此，形成如圖5中所示之MEMS裝置封裝3。 在本發明之一些實施例中，藉由在第一電路層20中形成凹進部分來形成MEMS裝置封裝3之空間70之一部分，且因此可進一步減小MEMS裝置封裝3之厚度。 圖7係根據本發明之一些實施例之MEMS裝置封裝4之橫截面視圖。相比於分別如圖1、3及5中所示之MEMS裝置封裝1、2及3，在MEMS裝置封裝4中，分隔壁30係第一電路層20之一部分。在一些實施例中，移除第一電路層20之絕緣層201之一部分以限定凹進部分20R，且分隔壁30係第一電路層20之鄰近於凹進部分20R之部分。在一些實施例中，MEMS組件40之周邊與分隔壁30接觸，以圍封空間70。 圖8A、圖8B、圖8C及圖8D說明根據本發明之一些實施例之MEMS裝置封裝4之製造方法之實例之各個階段。如圖8A中所描繪，第一電路層20形成於載體10之上。在一些實施例中，第一電路層20之一部分經組態成連接墊24。在一些實施例中，藉由移除絕緣層201之一部分在第一電路層20中限定凹進部分20R，且凹進部分20R暴露連接墊24之至少一部分。在一些實施例中，第一導電件22可形成於第一電路層20之上。 如圖8B中所描繪，感應支柱34形成於第一電路層20之上，且電連接至第一導電件22。在一些實施例中，第二電子組件62可安置在第一電路層20之上。 如圖8C中所描繪，MEMS組件40安置在第一電路層20之上。在一些實施例中，第一電路層20之鄰近於凹進部分20R之部分經組態成分隔壁30，且MEMS組件40之周邊與分隔壁30接觸，以圍封空間70。在一些實施例中，導電支柱36可包括導電結構，例如導電凸塊、導電膏或類似者，其亦可組態為導電黏著劑，以接合MEMS組件40及連接墊24，且因此可省略額外導電結構。 如圖8D中所描繪，聚合性電介質層32形成於第一電路層20之上。在一些實施例中，可例如藉由在第一電路層20及MEMS組件40之上施配流體模製化合物，並使該流體模製化合物固化，來形成聚合性電介質層32。聚合性電介質層32可穿過感應支柱34之間的間隙，但藉由分隔壁30及MEMS組件40來限制聚合性電介質層32進入空間70。在一些實施例中，MEMS組件40之邊緣及上表面由聚合性電介質層32包封。 在一些實施例中，包括第二導電件52之第二電路層50進一步形成於聚合性電介質層32之上。感應支柱34互連在第一導電件22與第二導電件52之間，且形成電子組件60。將載體10自第一電路層20釋放。在一些實施例中，接合墊64形成於第一電路層20之上且電連接至該第一電路層，且導電凸塊66安裝在接合墊64之上，且分別電連接至該接合墊。因此，形成如圖7中所示之MEMS裝置封裝4。 在本發明之一些實施例中，MEMS裝置封裝之空間限定在第一電路層與MEMS組件之間，且由分隔壁密封。分隔壁可與MEMS裝置封裝之感應支柱或電路層之製造整合，且因此MEMS裝置封裝可省略額外之基板。因此，MEMS裝置封裝之厚度可減小，且製造成本可降低。 如本文所用，除非上下文另外明確規定，否則單數術語「一(a/an)」及「該」可包括多個提及物。 如本文所使用，術語「導電(conductive)」、「導電(electrically conductive)」及「電導率」係指傳遞電流之能力。導電材料通常指示展現對於電流流動之極少或零對抗之材料。電導率之一個量度為西門子每公尺(S/m)。通常，導電材料為電導率大於約104 S/m (例如至少105 S/m或至少106 S/m)之一種材料。材料之電導率有時可可隨溫度而變化。除非另外指定，否則材料之電導率係在室溫下量測。 如本文中所使用，術語「大致」、「實質上」、「實質」以及「約」用以描述及考慮較小變化。當與事件或情形結合使用時，該等術語可指其中事件或情形明確發生之情況以及其中事件或情形極接近於發生之情況。舉例而言，當結合數值使用時，術語可指代小於或等於該等數值之±10%之變化範圍，例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%。舉例而言，若兩個數值之間的差值小於或等於該等值之平均值之±10% (例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%)，則可認為該兩個數值「大體上」相同。 另外，有時在本文中按範圍格式呈現量、比率以及其他數值。應理解，此類範圍格式係用於便利及簡潔起見，且應靈活地理解，不僅包括明確地指定為範圍限制之數值，而且包括涵蓋於該範圍內之所有個別數值或子範圍，如同明確地指定每一數值及子範圍一般。 雖然已參考本發明之特定實施例描述並說明了本發明，但此等描述及說明並不限制本發明。熟習此項技術者應理解，可在不脫離如由所附申請專利範圍限定之本發明之真實精神及範疇之情況下，作出各種改變且取代等效物。圖解可能未必按比例繪製。歸因於製造程序及容差，本發明中之藝術再現與實際設備之間可存在區別。可存在並未特定說明之本發明之其他實施例。應將本說明書及圖式視為說明性的而非限制性的。可做出修改，以使具體情況、材料、物質組成、方法或程序適應於本發明之目標、精神及範疇。所有該等修改均意欲在所附申請專利範圍之範疇內。雖然本文中所揭示之方法已參考按特定次序執行之特定操作加以描述，但應理解，可在不脫離本發明之教示之情況下組合、細分或重新排序此等操作以形成等效方法。因此，除非本文中特別指示，否則操作之次序及分組並非本發明之限制。
1‧‧‧MEMS裝置封裝2‧‧‧MEMS裝置封裝3‧‧‧MEMS裝置封裝10‧‧‧載體20‧‧‧第一電路層20R‧‧‧凹進部分201‧‧‧絕緣層202‧‧‧導電層22‧‧‧第一導電件24‧‧‧連接墊26‧‧‧著陸墊30‧‧‧分隔壁32‧‧‧聚合性電介質層34‧‧‧感應支柱36‧‧‧導電支柱38‧‧‧導電結構40‧‧‧MEMS組件42‧‧‧作用中結構50‧‧‧第二電路層52‧‧‧第二導電件60‧‧‧電子組件62‧‧‧第二電子組件64‧‧‧接合墊66‧‧‧導電凸塊70‧‧‧空間H1‧‧‧高度H2‧‧‧高度H3‧‧‧高度
當結合附圖閱讀時，自以下具體實施方式最好地理解本發明之一些實施例之態樣。應注意，各種結構可能未按比例繪製，且各種結構之尺寸可出於論述之清楚起見而任意增大或減小。 圖1說明根據本發明之一些實施例之MEMS裝置封裝之橫截面視圖； 圖2A說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖2B說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖2C說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖2D說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖3說明根據本發明之一些實施例之MEMS裝置封裝之橫截面視圖； 圖4A說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖4B說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖4C說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖4D說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖5說明根據本發明之一些實施例之MEMS裝置封裝之橫截面視圖； 圖6A說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖6B說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖6C說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖6D說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖7說明根據本發明之一些實施例之MEMS裝置封裝之橫截面視圖； 圖8A說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖8B說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段； 圖8C說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段；以及 圖8D說明根據本發明之一些實施例之MEMS裝置封裝之製造方法之實例之一或多個階段。
1‧‧‧MEMS裝置封裝
20‧‧‧第一電路層
201‧‧‧絕緣層
202‧‧‧導電層
22‧‧‧第一導電件
24‧‧‧連接墊
26‧‧‧著陸墊
30‧‧‧分隔壁
32‧‧‧聚合性電介質層
34‧‧‧感應支柱
36‧‧‧導電支柱
38‧‧‧導電結構
40‧‧‧MEMS組件
42‧‧‧作用中結構
50‧‧‧第二電路層
52‧‧‧第二導電件
60‧‧‧電子組件
62‧‧‧第二電子組件
64‧‧‧接合墊
66‧‧‧導電凸塊
70‧‧‧空間
H1‧‧‧高度
H2‧‧‧高度
H3‧‧‧高度

Claims (18)

  1. 一種微機電系統(MEMS)裝置封裝，其包含：一第一電路層；一分隔壁，其安置在該第一電路層上；一MEMS組件，其安置在該分隔壁之上，且電連接至該第一電路層，其中該第一電路層、該分隔壁及該MEMS組件圍封一空間，其中該MEMS組件包含一作用中結構，其暴露於該空間，且電連接至該第一電路層，其中該作用中結構包含一聲波結構；一第二電路層，其安置於該第一電路層之上，且電連接至該第一電路層；及一聚合性電介質層，其安置於該第一電路層與該第二電路層之間，其中該聚合性電介質層藉由該分隔壁與該空間隔離。
  2. 如請求項1之MEMS裝置封裝，其中該聚合性電介質層環繞該分隔壁，且該分隔壁包含一導電分隔壁。
  3. 如請求項1之MEMS裝置封裝，其進一步包含一電子組件，該電子組件安置於該第一電路層與該第二電路層之間，且電連接至該MEMS組件。
  4. 如請求項3之MEMS裝置封裝，其進一步包含安置於該第一電路層與該聚合性電介質層之間的複數個第一導電件，以及安置於該第二電路層中之複數個第二導電件，其中該電子組件包含複數個感應支柱，其延伸穿過 該聚合性電介質層，且電連接至該等第一導電件及該等第二導電件。
  5. 如請求項4之MEMS裝置封裝，其進一步包含安置於該空間中之複數個導電支柱，其中該MEMS組件經由該複數個導電支柱電連接至該第一電路層，且該複數個導電支柱由該分隔壁環繞。
  6. 如請求項5之MEMS裝置封裝，其進一步包含：複數個連接墊，其安置在該第一電路層之上，且分別電連接至該等導電支柱；及一著陸墊，其安置在該第一電路層之上且連接至該分隔壁，其中該著陸墊沿該空間之一周邊安置且環繞該等連接墊。
  7. 如請求項5之MEMS裝置封裝，其中該分隔壁之一高度、該等導電支柱中之至少一者之一高度以及該等感應支柱中之至少一者之一高度大體上相同。
  8. 如請求項7之MEMS裝置封裝，其中該MEMS組件安置在該聚合性電介質層之上，且自該聚合性電介質層暴露。
  9. 如請求項5之MEMS裝置封裝，其中該分隔壁之一高度及該等導電支柱中之至少一者之一高度大體上相同，且該分隔壁之該高度及該等導電支柱中之該至少一者之該高度低於該等感應支柱中之至少一者之一高度。
  10. 如請求項9之MEMS裝置封裝，其中該MEMS組件之至少一部分由該聚合性電介質層包封。
  11. 如請求項10之MEMS裝置封裝，其中該第一電路層限定組態為該空間之一部分之一凹進部分。
  12. 如請求項1之MEMS裝置封裝，其中該分隔壁係該第一電路層之一部分，且該空間包括由該第一電路層限定之一凹進部分。
  13. 一種微機電系統MEMS裝置封裝，其包含：一第一電路層；一MEMS組件，其安置在該第一電路層之上，其中該第一電路層及該MEMS組件在兩者之間限定一空間；一分隔壁，其安置在該第一電路層之上，且鄰近於該MEMS組件；及一聚合性電介質層，其安置在該第一電路層之上，且藉由該分隔壁與該空間分開。
  14. 如請求項13之MEMS裝置封裝，其進一步包含安置在該聚合性電介質層之上的一第二電路層。
  15. 一種用於製造微機電系統(MEMS)裝置封裝之方法，其包含：在一載體之上形成第一電路層； 在該第一電路層之上形成一分隔壁及複數個導電支柱；在該分隔壁及該等導電支柱之上安置一MEMS組件，其中該MEMS組件之一周邊由該分隔壁支撐，以便限定該MEMS組件與該第一電路層之間的一空間，且該MEMS組件經由該等導電支柱電連接至該第一電路層；在該第一電路層之上形成一聚合性電介質層，其中藉由該分隔壁來限制該聚合性電介質層進入該空間；及將所述載體自該第一電路層釋放。
  16. 如請求項15之方法，其進一步包含形成一電子組件，其包含：在該第一電路層之上形成複數個第一導電件；形成延伸穿過該聚合性電介質層之複數個感應支柱；及在該聚合性電介質層之上形成複數個第二導電件，其中該等感應支柱互連在該等第一導電件與該等第二導電件之間。
  17. 如請求項15之方法，其進一步包含在該第一電路層之上形成複數個連接墊及一著陸墊，其中該複數個連接墊分別電連接至該等導電支柱，且該著陸墊連接至該分隔壁，並環繞該等連接墊。
  18. 如請求項15之方法，其進一步包含在該第一電路層中形成一凹進部分，其中該凹進部分經組態成該空間之至少一部分。
TW107109982A 2017-08-17 2018-03-23 Mems裝置封裝及其製造方法 TWI727154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/680,056 US10472228B2 (en) 2017-08-17 2017-08-17 MEMS device package and method for manufacturing the same
US15/680,056 2017-08-17

Publications (2)

Publication Number Publication Date
TW201912561A TW201912561A (zh) 2019-04-01
TWI727154B true TWI727154B (zh) 2021-05-11

Family

ID=65360232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109982A TWI727154B (zh) 2017-08-17 2018-03-23 Mems裝置封裝及其製造方法

Country Status (3)

Country Link
US (1) US10472228B2 (zh)
CN (1) CN109399550B (zh)
TW (1) TWI727154B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701104B (zh) * 2020-12-28 2022-07-12 华进半导体封装先导技术研发中心有限公司 一种带空气桥结构的多芯片射频前端集成封装结构及制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265246B1 (en) 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
DE102012112058B4 (de) * 2012-12-11 2020-02-27 Snaptrack, Inc. MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
US20150014795A1 (en) 2013-07-10 2015-01-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Surface passivation of substrate by mechanically damaging surface layer
US9793877B2 (en) * 2013-12-17 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulated bulk acoustic wave (BAW) resonator device
JP6331552B2 (ja) * 2014-03-25 2018-05-30 セイコーエプソン株式会社 Ｍｅｍｓデバイス及びその製造方法
US9884755B2 (en) * 2016-01-26 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Rough anti-stiction layer for MEMS device

Also Published As

Publication number Publication date
CN109399550A (zh) 2019-03-01
CN109399550B (zh) 2023-08-11
US10472228B2 (en) 2019-11-12
TW201912561A (zh) 2019-04-01
US20190055118A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
US9796580B2 (en) CMOS-MEMS-CMOS platform
CN109037160A (zh) 半导体装置封装
CN107799499A (zh) 半导体封装结构及其制造方法
US9922917B2 (en) Semiconductor package including substrates spaced by at least one electrical connecting element
US20150048461A1 (en) Device with a micro- or nanoscale structure
TWI481001B (zh) 晶片封裝結構及其製造方法
US9802813B2 (en) Wafer level package for a MEMS sensor device and corresponding manufacturing process
CN109216309A (zh) 半导体封装装置及其制造方法
TWI717563B (zh) 半導體裝置封裝
TWI455265B (zh) 具微機電元件之封裝結構及其製法
US9698083B2 (en) Three-dimensional stack of leaded package and electronic member
TW201349414A (zh) 具微機電元件之封裝結構及其製法
EP2790214B1 (en) Device with a micro- or nanoscale structure
TWI727154B (zh) Mems裝置封裝及其製造方法
CN104051399B (zh) 晶圆级芯片尺寸封装中间结构装置和方法
JP6128279B2 (ja) 微小電気機械デバイスおよび製造方法
JP2014054718A (ja) 電子装置
TWI548048B (zh) 晶片封裝體及其製造方法
TWI522308B (zh) 具微機電元件之封裝結構及其製法
CN116569331A (zh) 包括多个引线框架的半导体器件封装件及相关方法
US11565934B2 (en) Semiconductor package structures and methods of manufacturing the same
TW202119568A (zh) 半導體裝置封裝及其製造方法
JP6416704B2 (ja) 樹脂封止型センサ装置
US20130221076A1 (en) Embedded electronic component
JP2014150138A (ja) チップ部品積層体、チップ部品モジュールおよびそれらの製造方法