TWI722415B - 半導體裝置之精密互連形成方法 - Google Patents

半導體裝置之精密互連形成方法 Download PDF

Info

Publication number
TWI722415B
TWI722415B TW108113260A TW108113260A TWI722415B TW I722415 B TWI722415 B TW I722415B TW 108113260 A TW108113260 A TW 108113260A TW 108113260 A TW108113260 A TW 108113260A TW I722415 B TWI722415 B TW I722415B
Authority
TW
Taiwan
Prior art keywords
layer
hard mask
forming
mask layer
hole
Prior art date
Application number
TW108113260A
Other languages
English (en)
Other versions
TW202022987A (zh
Inventor
施信益
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202022987A publication Critical patent/TW202022987A/zh
Application granted granted Critical
Publication of TWI722415B publication Critical patent/TWI722415B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置之精密互連形成方法，包含形成間隔物於位在介電層上之第一硬遮罩層及第二硬遮罩層上，其中第一硬遮罩層位在第二硬遮罩層與介電層之間；形成第一通孔於第一硬遮罩層、第二硬遮罩層、以及介電層中；氧化第一硬遮罩層環繞第一通孔之側壁；形成第二通孔於第二硬遮罩層中；形成遮罩以覆蓋位在第二通孔內之第一硬遮罩層；形成線型溝槽於第二硬遮罩層自間隔物及遮罩暴露之一部分、以及位在此部分之第二硬遮罩層下方的第一硬遮罩層及介電層；以及形成導電材料於線型溝槽及第一通孔中。

Description

半導體裝置之精密互連形成方法
本發明是關於一種半導體裝置之精密互連的形成方法。
隨著半導體裝置的整合程度增加，用以形成具有小於微影蝕刻製程解析度之節距的精密互連的多種雙曝光圖案化(double patterning)技術陸續被發展。
然而，多個金屬線切割與導電通孔之間的對準仍然是個顯著的問題。例如，當金屬線之間的節距小於40奈米時的對準。
本揭露之一技術態樣為一種半導體裝置之精密互連形成方法。
於本揭露之一些實施例中，半導體裝置之精密互連形成方法包含形成間隔物於位在介電層上之第一硬遮罩層及第二硬遮罩層上，其中第一硬遮罩層位在第二硬遮罩層與介 電層之間；形成第一通孔於第一硬遮罩層、第二硬遮罩層、以及介電層中；氧化第一硬遮罩層環繞第一通孔之側壁；形成第二通孔於第二硬遮罩層中；形成遮罩以覆蓋位在第二通孔內之第一硬遮罩層；形成線型溝槽於第二硬遮罩層自間隔物及遮罩暴露之一部分、以及位在此部分之第二硬遮罩層下方的第一硬遮罩層及介電層；以及形成導電材料於線型溝槽及第一通孔中。
於本揭露之一些實施例中，形成第一通孔更包含：形成平坦層以覆蓋間隔物及第二硬遮罩層；形成光阻層於平坦層上；以及形成開口於光阻層中，其中開口位在至少兩相鄰間隔物上，且第一通孔位在開口下方。
於本揭露之一些實施例中，半導體裝置之精密互連形成方法更包含於形成第一通孔後，移除平坦層及光阻層。
於本揭露之一些實施例中，氧化第一硬遮罩層之側壁是藉由氧氣電漿而執行。
於本揭露之一些實施例中，形成第二通孔更包含：形成平坦層以覆蓋間隔物、第一通孔、以及第二硬遮罩層；形成光阻層於平坦層上；以及形成開口於光阻層中，其中開口位在至少兩相鄰間隔物上，且第二通孔位在開口下方。
於本揭露之一些實施例中，遮罩之材料包含金屬氧化物。
於本揭露之一些實施例中，半導體裝置之精密互連形成方法更包含於形成遮罩後，形成平坦層以填充第一通孔及覆蓋間隔物、遮罩、以及第二硬遮罩層。
於本揭露之一些實施例中，半導體裝置之精密互連形成方法更包含移除平坦層直到遮罩及第二硬遮罩層被暴露，使得平坦層的剩餘部分位於第一通孔中。
於本揭露之一些實施例中，形成線型溝槽使得平坦層之剩餘部分之頂表面低於第二硬遮罩層。
於本揭露之一些實施例中，半導體裝置之精密互連形成方法更包含形成核心層於第二硬遮罩層上；以及圖案化核心層。
於本揭露之一些實施例中，形成間隔物於第一硬遮罩層及第二硬遮罩層上更包含形成間隔物於圖案化後之核心層之側壁上；以及移除圖案化後之核心層。
於本揭露之上述實施例中，半導體裝置之精密互連形成方法可形成具有精密圖案的互連結構，且可達成具有微小節距(例如：不大於40奈米)的精密互連中的金屬線及導電通孔之對準。
110‧‧‧基材
120‧‧‧介電層
122‧‧‧線型溝槽
130‧‧‧第一硬遮罩層
132‧‧‧側壁
140‧‧‧第二硬遮罩層
142‧‧‧第二通孔
150‧‧‧核心層
152‧‧‧心襯墊層
160‧‧‧間隔物
170a、170b、170c‧‧‧平坦層
170c’、170c”‧‧‧剩餘部分
172a‧‧‧開口
180a、180b‧‧‧光阻層
1802a、1804a、1802b、1804b、1806b、1808b‧‧‧側壁
182a、182b、184b‧‧‧開口
190‧‧‧第一通孔
200‧‧‧遮罩
210‧‧‧導電材料
D1、D2‧‧‧距離
W1、W2、W3、W4、W5‧‧‧寬度
S1~S7‧‧‧步驟
第1圖為根據本揭露一些實施例之半導體裝置之精密互連形成方法之流程圖。
第2圖至第15B圖為根據本揭露一些實施例之半導體裝置之精密互連形成方法之剖面圖及上視圖。
以下將以圖式揭露本發明之複數個實施方式，為 明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且若實施上為可能，不同實施例的特徵係可以交互應用。
第1圖為根據本揭露一些實施例之半導體裝置之精密互連形成方法之流程圖。形成方法開始於步驟S1，複數個間隔物形成於位在介電層上之第一硬遮罩層及第二硬遮罩層上，其中第一硬遮罩層位在第二硬遮罩層及介電層之間。之後於步驟S2中，第一通孔形成於第一硬遮罩層、第二硬遮罩層、以及介電層中。接著，於步驟S3中，環繞第一通孔之一側壁的第一硬遮罩層被氧化。之後於步驟S4中，第二通孔形成於第二硬遮罩層中。接續地於步驟S5中，形成遮罩以覆蓋位在第二通孔內之第一硬遮罩層。之後於步驟S6中，線型溝槽形成於第二硬遮罩層自間隔物及遮罩暴露之一部分、以及位在此部分之第二硬遮罩層下方的第一硬遮罩層及介電層。接著，於步驟S7中，導電材料形成於線型溝槽及第一通孔中。前述之步驟將於後續段落中詳細說明。
參照第2圖，於一些實施例中，介電層120、第一硬遮罩層130、及第二硬遮罩層140依序形成於基材110上。第一硬遮罩層130位在介電層120及第二硬遮罩層140之間。之後，核心層150形成於第二硬遮罩層140上。
於一些實施例中，介電層120包含二氧化矽 (silicon dioxide,SiO2)或者低介電常數介電材料。第一硬遮罩層130由包含矽(silicon,Si)之材料所組成。於一些其他實施例中，第一硬遮罩層130由包含鈦(titanium,Ti)、氮化鈦(titanium nitride,TiN)、氮化鎢(tungsten nitride,WN)、或氧化鈦(titanium oxide,TiO)之材料所組成。此外，第二硬遮罩層140由包含氧化矽(silicon monoxide,SiO)、氮化矽(silicon nitride,SiN)、或是矽等材料所組成。於一些實施例中，核心層150藉由沉積而形成，且由包含聚合物、二氧化矽、氮化矽、或是矽等材料所組成。
參照第3A圖及第3B圖。第3B圖為沿著第3A圖之線段3B-3B之剖面圖。於形成核心層150於第二硬遮罩層140後，核心層150被圖案化已形成核心襯墊層152。
參照第4圖及第1圖之步驟S1，間隔物160形成於第二硬遮罩層140上。於形成間隔物160之前，間隔層(圖未示)先藉由原子層沉積(atomic layer deposition,ALD)毯覆式地形成於核心襯墊層152之頂表面及側壁以及第二硬遮罩層140之頂表面。間隔層位在核心襯墊層152之頂表面及第二硬遮罩層140之頂表面的部分接著藉由蝕刻間隔層的水平部分而被移除。接著，間隔層位在核心襯墊層152之側壁的剩餘部分即為間隔物160。於一些實施例中，間隔層由包含氧化矽、氮化矽、氧化鈦等材料所組成。
參照第5圖，核心襯墊層152接著被移除。於一些實施例中，藉由選擇性蝕刻移除核心襯墊層152。於本實施例中，相鄰兩間隔物160之間具有距離D1。
參照第6A圖及第6B圖。第6B圖為沿著第6A圖之線段6B-6B之剖面圖。形成平坦層170a以覆蓋間隔物160及第二硬遮罩層140。於形成平坦層170a後，形成光阻層180a於平坦層170a上。接著，開口182a形成於光阻層180a以暴露平坦層170a。開口182a位在兩相鄰間隔物160之上。於本實施例中，光阻層180a圍繞開口182a之側壁1802a、1804a實質上分別與相鄰兩間隔物160對齊。
舉例來說，開口182a具有寬度W1，且大於相鄰兩間隔物160之間的距離D1。於一些實施例中，側壁1802a、1804a實質上分別與相鄰兩間隔物160之中心對齊，但本揭露並不以此為限。
參照第7圖及第1圖之步驟S2，第一通孔190形成於第一硬遮罩層130、第二硬遮罩層140、以及介電層120中。第一通孔190位在開口182a下方。
於一些實施例中，於形成第一通孔190之前，平坦層170a藉由開口182a而圖案化以形成開口172a於平坦層170a中。於形成開口172a後，藉由開口172a依序圖案化第一硬遮罩層130、第二硬遮罩層140、以及介電層120以形成第一通孔190。也就是說，開口172a位在開口182a下方、第一通孔190位在開口172a下方、且開口182a、172a及第一通孔190互相連通。
如第7圖所示，開口172a包含位在兩間隔物160上方的上部以及位在兩間隔物160之間的下部。開口172a之上部的寬度實質上與開口182a之寬度W1相同。開口172a之下部 的寬度實質上與相鄰兩間隔物160之間的距離D1相同。
第一通孔190具有寬度W2，且實質上與相鄰兩間隔物160之間的距離D1或開口172a之下部的寬度相同。第一通孔190之寬度W2小於開口182a之寬度W1及開口172a之上部的寬度。
參照第8A圖及第8B圖。第8B圖為沿著第8A圖之線段8B-8B之剖面圖。於形成第一通孔190後，移除平坦層170a及光阻層180a。接著，位在間隔物160之間的第二硬遮罩層140之頂表面被暴露。
於第1圖之步驟S3中，執行氧氣電漿以氧化第一硬遮罩層130之側壁132。於一些實施例中，第一硬遮罩層130是由包含矽之材料所組成。於第一硬遮罩層130之側壁132被氧化後，由二氧化矽組成之氧化物薄層134形成於第一硬遮罩層130之側壁132。如第8A圖所示，氧化物薄層134圍繞第一通孔190。於一些其他實施例中，第一硬遮罩層130是由包含金屬之材料所組成。於第一硬遮罩層130之側壁132被氧化後，由金屬氧化物組成之氧化物薄層134形成於第一硬遮罩層130之側壁132。
參照第9A圖及第9B圖。第9B圖為沿著第9A圖之線段9B-9B之剖面圖。於一些實施例中，另一平坦層170b形成以覆蓋間隔物160、第一通孔190、以及第二硬遮罩層140。於形成平坦層170b後，形成光阻層180b於平坦層170b上。接著，開口182b、184b形成於光阻層180b以暴露平坦層170b。
於本實施例中，開口182b位在另外的兩相鄰間隔 物160之上。光阻層180b圍繞開口182b之側壁1802b、1804b實質上分別與此相鄰兩間隔物160對齊。開口182b具有寬度W3，且大於相鄰兩間隔物160之間的距離D1。
於本實施例中，開口184b位在另外的三個相鄰間隔物160之上。光阻層180b圍繞開口184b之側壁1806b、1808b實質上分別與此相鄰兩間隔物160對齊。開口184b具有寬度W4，且大於相鄰兩間隔物160之間的距離D2。
參照第9A圖、第9B圖、第10圖及第1圖之步驟S4。於一些實施例中，三個第二通孔142形成於第二硬遮罩層140中。第二通孔142的其中一者是位在開口182a下方，第二通孔142的另外兩者是位在開口184b下方。
於一些實施例中，於形成第二通孔142之前，平坦層170b藉由開口182b、開口184b而圖案化以形成開口(圖未示)於平坦層170b中。於形成開口於平坦層170b後，藉由平坦層170b中的開口圖案化第二硬遮罩層140以形成第二通孔142。
第二通孔142具有寬度W5，且實質上與相鄰兩間隔物160之間的距離D1相同、小於開口182b之寬度W3及開口184b之寬度W4。
參照第10圖、第11圖及第1圖之步驟S5，形成遮罩200以覆蓋位在第二通孔142內之第一硬遮罩層130。遮罩200由包含金屬氧化物之材料所組成。由於第一硬遮罩層130之側壁132於步驟S3中被氧化，遮罩200可選擇性地僅形成於自第二通孔142暴露之第一硬遮罩層130之頂表面。
參照第12圖，於形成遮罩200後，形成平坦層170c以填充第一通孔190及覆蓋間隔物160、遮罩200、以及第二硬遮罩層140。平坦層170c填充於第一通孔190中的部分將於後續製程中作為保護材料。
參照第12圖、第13A圖、第13B圖及第1圖之步驟S6。第13B圖為沿著第13A圖之線段13B-13B之剖面圖。線型溝槽122形成於第二硬遮罩層140自間隔物160及遮罩200暴露之部分、以及位在此部分之第二硬遮罩層140下方的第一硬遮罩層130及介電層120。
於一些實施例中，於形成線型溝槽122前，平坦層170c被蝕刻直到間隔物、遮罩200、及第二硬遮罩層140被暴露。於平坦層170c被蝕刻後，平坦層170c的剩餘部分170c’殘留於第一通孔190中。
於本實施例中，第12圖所示之平坦層170c的剩餘部分170c’填充第一通孔190。舉例來說，平坦層170c的剩餘部分170c’之頂表面(由虛線繪示)實質上齊平於或低於第二硬遮罩層140。
於蝕刻平坦層170c後，自間隔物160及遮罩200暴露之第二硬遮罩層140被蝕刻。接著，位在第二硬遮罩層140被蝕刻之部分下方的第一硬遮罩層130及介電層120被蝕刻。線型溝槽122於介電層120中之深度小於介電層120之厚度。
參照第12圖、第13A圖、第13B圖。於第二硬遮罩層140之蝕刻製程中，第一硬遮罩層130、介電層120、以及平坦層170c的剩餘部分170c’進一步被蝕刻，以形成低於第一 硬遮罩層130或第二硬遮罩層140之剩餘部分170c”。換句話說，平坦層170c的剩餘部分170c”之頂表面(由虛線繪示)低於第12圖之平坦層170c的剩餘部分170c’之頂表面。由此可知，位在第一通孔190中的平坦層170c的剩餘部分170c”可保護位於其下方的基材110被蝕刻而受損。
如第13A圖所示，線型溝槽122可藉由遮罩200於蝕刻過程中保護下方的第一硬遮罩層130及介電層120而被切割。
參照第14圖，於形成線型溝槽122後，間隔物160、第一硬遮罩層130、第二硬遮罩層140、遮罩200、以及位在第一通孔190中的平坦層170c的剩餘部分170c”依序地被移除。
參照第15A圖、第15B圖、及第1圖中之步驟S7。第15B圖為沿著第15A圖之線段15B-15B之剖面圖。導電材料210形成於線型溝槽122及第一通孔190中以分別形成金屬線及導電通孔。由此可知，位在第一通孔190及線型溝槽122中的導電材料210共同地形成精密互連。
綜上所述，本揭露之精密互連的通孔可藉由先鑽孔自對準雙重曝光方式形成。第二硬遮罩層圍繞通孔且被氧化之側壁可避免後續製程中之遮罩的金屬氧化物材料阻塞通孔。接著，於形成線型溝槽時，平坦層可填充於通孔內以保護下方的結構於蝕刻過程中受損。因此，可達成微小節距(例如：不大於40奈米)的精密互連中的金屬線及導電通孔之對準。
雖然本發明已以實施方式揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1~S7‧‧‧步驟

Claims (12)

  1. 一種半導體裝置之精密互連形成方法，包含：形成複數個間隔物於位在一介電層上之一第一硬遮罩層及一第二硬遮罩層上，其中該第一硬遮罩層位在該第二硬遮罩層與該介電層之間；形成一第一通孔於該第一硬遮罩層、該第二硬遮罩層、以及該介電層中；氧化該第一硬遮罩層環繞該第一通孔之一側壁；形成一第二通孔於該第二硬遮罩層中；形成一遮罩以覆蓋位在該第二通孔內之該第一硬遮罩層；形成一線型溝槽於該第二硬遮罩層自該些間隔物及該遮罩暴露之一部分、以及位在該部分之該第二硬遮罩層下方的該第一硬遮罩層及該介電層；以及形成一導電材料於該線型溝槽及該第一通孔中。
  2. 如請求項1所述之形成方法，其中形成該第一通孔更包含：形成一平坦層以覆蓋該些間隔物及該第二硬遮罩層；形成一光阻層於該平坦層上；以及形成一開口於該光阻層中，其中該開口位在至少兩相鄰間隔物上，且該第一通孔位在該開口下方。
  3. 如請求項2所述之形成方法，更包含： 於形成該第一通孔後，移除該平坦層及該光阻層。
  4. 如請求項1所述之形成方法，其中氧化該第一硬遮罩層之該側壁是藉由氧氣電漿而執行。
  5. 如請求項1所述之形成方法，其中形成該第二通孔更包含：形成一平坦層以覆蓋該些間隔物、該第一通孔、以及該第二硬遮罩層；形成一光阻層於該平坦層上；以及形成一開口於該光阻層中，其中該開口位在至少兩相鄰間隔物上，且該第二通孔位在該開口下方。
  6. 如請求項1所述之形成方法，其中該遮罩之材料包含金屬氧化物。
  7. 如請求項1所述之形成方法，更包含：於形成該遮罩後，形成一平坦層以填充該第一通孔及覆蓋該些間隔物、該遮罩、以及該第二硬遮罩層。
  8. 如請求項7所述之形成方法，更包含：移除該平坦層直到該遮罩及該第二硬遮罩層被暴露，使得該平坦層的一剩餘部分位於該第一通孔中。
  9. 如請求項8所述之形成方法，其中形成該線型溝槽使得該平坦層之該剩餘部分之一頂表面低於該第二硬遮罩層。
  10. 如請求項7所述之形成方法，更包含：移除該第一硬遮罩層、該第二硬遮罩層、該遮罩、以及位在該第一通孔中之該平坦層。
  11. 如請求項1所述之形成方法，更包含：形成一核心層於該第二硬遮罩層上；以及圖案化該核心層。
  12. 如請求項11所述之形成方法，其中形成該些間隔物於該第一硬遮罩層及該第二硬遮罩層上更包含：形成該些間隔物於圖案化後之該核心層之一側壁上；以及移除圖案化後之該核心層。
TW108113260A 2018-12-06 2019-04-16 半導體裝置之精密互連形成方法 TWI722415B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862775918P 2018-12-06 2018-12-06
US62/775,918 2018-12-06
US16/257,021 US10903110B2 (en) 2018-12-06 2019-01-24 Method of forming fine interconnection for a semiconductor device
US16/257,021 2019-01-24

Publications (2)

Publication Number Publication Date
TW202022987A TW202022987A (zh) 2020-06-16
TWI722415B true TWI722415B (zh) 2021-03-21

Family

ID=70972016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108113260A TWI722415B (zh) 2018-12-06 2019-04-16 半導體裝置之精密互連形成方法

Country Status (3)

Country Link
US (1) US10903110B2 (zh)
CN (1) CN111293075B (zh)
TW (1) TWI722415B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834213A (zh) * 2019-04-23 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898064B2 (en) * 2005-09-01 2011-03-01 Micron Technology, Inc. Methods for forming through wafer interconnects and structures resulting therefrom
CN102157495A (zh) * 2010-02-01 2011-08-17 三星电子株式会社 包括互连件图案的半导体器件及其制造方法
US20110318917A1 (en) * 2008-08-18 2011-12-29 Minseung Yoon Methods of forming through-silicon via structures including conductive protective layers
US20130193578A1 (en) * 2011-04-13 2013-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US8928159B2 (en) * 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
TWI550715B (zh) * 2013-12-23 2016-09-21 英特爾股份有限公司 形成高密度，高短邊距，低電容之互連交替式凹溝的方法及其結構
US9741614B1 (en) * 2016-07-11 2017-08-22 United Microelectronics Corp. Method of preventing trench distortion
US20190148159A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and Structures Formed Thereby

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546092B1 (ko) * 2000-12-12 2006-01-24 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
US8415728B2 (en) * 2010-11-12 2013-04-09 Nanya Technology Corp. Memory device and method of fabricating the same
US9502281B2 (en) * 2011-12-29 2016-11-22 Intel Corporation AVD hardmask for damascene patterning
CN102881638B (zh) * 2012-09-17 2015-04-08 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺
US10534273B2 (en) * 2016-12-13 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-aligned patterning and dielectric with voids

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898064B2 (en) * 2005-09-01 2011-03-01 Micron Technology, Inc. Methods for forming through wafer interconnects and structures resulting therefrom
US20110318917A1 (en) * 2008-08-18 2011-12-29 Minseung Yoon Methods of forming through-silicon via structures including conductive protective layers
CN102157495A (zh) * 2010-02-01 2011-08-17 三星电子株式会社 包括互连件图案的半导体器件及其制造方法
US8928159B2 (en) * 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US20130193578A1 (en) * 2011-04-13 2013-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
TWI550715B (zh) * 2013-12-23 2016-09-21 英特爾股份有限公司 形成高密度，高短邊距，低電容之互連交替式凹溝的方法及其結構
US9741614B1 (en) * 2016-07-11 2017-08-22 United Microelectronics Corp. Method of preventing trench distortion
US20190148159A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and Structures Formed Thereby

Also Published As

Publication number Publication date
US20200185268A1 (en) 2020-06-11
CN111293075A (zh) 2020-06-16
US10903110B2 (en) 2021-01-26
CN111293075B (zh) 2022-07-12
TW202022987A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
TWI552270B (zh) 半導體裝置及其製造方法
JP4302839B2 (ja) 半導体装置の自己整列コンタクトパッド形成方法
US7741212B2 (en) Semiconductor device and method for manufacturing the same
US20050275107A1 (en) Contact etching utilizing multi-layer hard mask
US20070018341A1 (en) Contact etching utilizing partially recessed hard mask
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
TWI722415B (zh) 半導體裝置之精密互連形成方法
JP5094055B2 (ja) 半導体素子のコンタクトホール形成方法
JP3457277B2 (ja) 半導体装置および半導体装置の製造方法
JP2011243639A (ja) 半導体装置の製造方法
KR101094380B1 (ko) 금속콘택을 갖는 반도체장치 제조 방법
JP3898669B2 (ja) 半導体装置の製造方法
KR100899084B1 (ko) 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법
JP5221979B2 (ja) 半導体装置の製造方法
KR100972554B1 (ko) 반도체 소자의 제조방법
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
KR100906641B1 (ko) 랜딩플러그를 구비하는 반도체 소자의 제조 방법
JP2009054879A (ja) 集積回路の製造方法
KR20050046428A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법
KR100887019B1 (ko) 다중 오버레이 마크를 갖는 마스크
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법
KR100673238B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR20050024853A (ko) 플래쉬 메모리 소자의 금속배선 형성방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR101035644B1 (ko) 반도체 소자의 제조방법