TWI717845B - 封裝結構及其形成方法 - Google Patents

Abstract

一種封裝結構及其形成方法。封裝結構包括晶粒、重佈線結構以及導電接墊。重佈線結構設置於晶粒上並與晶粒電性連接。重佈線結構包括介電膜、導電線、黏著層及導電通孔。介電膜具有相對的第一表面及第二表面。導電線與黏著層位於介電膜的第一表面與晶粒之間。導電線與晶粒電性連接，黏著層側向環繞導電線。導電通孔穿過介電膜與黏著層，以與導電線電性連接。導電接墊藉由重佈線結構電性連接至晶粒。

Description

封裝結構及其形成方法

本發明是有關於一種封裝結構及其形成方法，特別是有關於一種重佈線結構及其形成方法。

在封裝製程中，通常使用重佈線結構將晶粒的輸入/輸出（input/output, I/O）接墊進行重新佈局。在傳統方法中，需藉由多次的沉積、濺鍍、電鍍、微影蝕刻等多道製程來形成重佈線結構。多道製程除了步驟繁瑣之外，材料浪費及機台成本皆會造成重佈線結構的製造成本高漲。另外，針對不同的產品需求，需要製作不同的光罩來定義重佈線層。這皆會使得重佈線結構及封裝件的製造成本高、製程時間長。

本發明提供一種封裝結構及其形成方法，且特別提供一種重佈線結構及其形成方法。該方法可以簡化重佈線結構的製程，更能有效的縮短重佈線結構的製造時間及製造成本。

本發明實施例提供一種封裝結構，其包括晶粒、重佈線結構以及導電接墊。重佈線結構設置於晶粒上並與晶粒電性連接。重佈線結構包括介電膜、導電線、黏著層及導電通孔。介電膜具有相對的第一表面及第二表面。導電線與黏著層位於介電膜的第一表面與晶粒之間。導電線與晶粒電性連接，黏著層側向環繞導電線。導電通孔穿過介電膜與黏著層，與導電線電性連接。導電接墊藉由重佈線結構電性連接至晶粒。

本發明實施例提供一種封裝結構的形成方法，其包括以下步驟：提供晶粒；將重佈線結構設置於晶粒上並電性連接至晶粒；其中重佈線結構包括介電膜、導電線、黏著層與導電通孔。介電膜具有相對的第一表面及第二表面。導電線與黏著層位於介電膜的第一表面與晶粒之間，導電線與晶粒電性連接，黏著層側向環繞導電線。導電通孔穿過介電膜與黏著層，與導電線電性連接。在介電膜的第二表面及導電通孔上形成導電接墊，導電接墊藉由重佈線結構電性連接至晶粒。

基於上述，本發明藉由在預先提供的介電膜上形成導電特徵及絕緣特徵，並接著將具有導電特徵及絕緣特徵的該介電膜貼附於晶粒，以形成重佈線結構。本發明重佈線結構的製程簡便，可節省製造成本並有效縮短製程時間。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之元件標號表示相同或相似之元件，以下段落將不再一一贅述。

圖1A至圖1F是根據本發明一實施例的封裝結構的製造方法的示意性上視圖，圖2A至圖2F是根據本發明第一實施例的封裝結構的製造方法的示意性剖視圖，其中圖2A至圖2F分別是圖1A至圖1F中對應圖式的線I-I’的剖視圖。圖3至圖5示出根據本發明一些實施例的封裝結構的示意性剖視圖。

請參照圖1A及圖2A，提供介電膜100。介電膜100具有相對的第一表面100a及第二表面100b。介電膜100可包括無機介電材料及/或有機介電材料。在一實施例中，介電膜100為聚合物膜，例如包括聚醯亞胺（polyimide，PI）、聚苯並噁唑（polybenzoxazole，PBO）、苯並環丁烯（benzocyclobutene，BCB）、其類似物或其組合。

在介電膜100中形成多個開口101。在一實施例中，開口101例如是藉由機械穿孔製程形成。開口101自介電膜100的第一表面100a延伸穿過介電膜100並延伸至其第二表面100b。開口101例如是介層孔（via hole）。

請參照圖1B及圖2B，在介電膜的第一表面100a上形成多個導電特徵103。導電特徵103的材料可為合適的金屬，例如銅、銀、金或其組合。在一實施例中，導電特徵103包括金屬顆粒，例如銀奈米顆粒、銅奈米顆粒、銅銀合金奈米顆粒、金奈米顆粒或其類似物或其組合。導電特徵103可藉由網版印刷製程、噴印製程、三維（three dimensional, 3D）列印製程等印刷製程形成。所述印刷製程藉由將導電墨水施加至介電膜100的第一表面100a上欲形成導電特徵103的位置處，接著對所述導電墨水進行固化製程，使得導電墨水固化以形成導電特徵103。導電墨水包括金屬墨水，例如是奈米銀墨水、奈米銅銀合金墨水、奈米金墨水等。固化製程包括對導電墨水進行加熱或照光製程。所述加熱製程例如包括在溫度為250℃以下（例如，160℃至200℃）的低溫燒結製程。所述照光製程例如是使用雷射光或紫外光等。以上導電特徵的形成製程僅為例示說明，但本發明並不以此為限，可使用任意合適的製程來形成導電特徵103。

在一實施例中，每一導電特徵103形成在開口101旁，以鄰接對應的開口101。舉例來說，導電特徵103的側壁S1與開口101的側壁S2a可實質上對齊。然而，本發明並不以此為限。在另一些實施例中，導電特徵103的側壁S1可在水平方向上相對於開口101的側壁S2a稍微地（例如，向右，如剖視圖中虛線所示）偏移。在一實施例中，導電特徵103可延伸超過開口101的側壁S2a及/或可填入至少部分開口101中。

請參照圖2B，在一實施例中，導電特徵103包括彼此相連的主體部103a及凸出部103b。凸出部103b位於主體部103a上方，且位於主體部103a的遠離開口101的末端上，但本發明並不以此為限。

請參照圖1C及圖2C，在介電膜100的第一表面100a上形成多個絕緣特徵105。在一實施例中，絕緣特徵105又可被稱為黏著劑。絕緣特徵105可包括與介電膜100相同或不同的材料，例如可包括聚醯亞胺、聚氨酯、環氧樹脂等聚合物。絕緣特徵105可藉由網印製程、噴印製程、3D列印製程等印刷製程形成。舉例來說，藉由所述印刷製程將絕緣墨水施加至介電膜100的第一表面100a上，以形成多個絕緣特徵105。在一實施例中，在圖1C及圖2C所示的步驟中，在將絕緣墨水施加至介電膜100上以形成絕緣特徵105之後，暫未對該絕緣墨水進行固化製程。在一實施例中，多個絕緣特徵105分散在介電膜100的第一表面100a上，且與多個導電特徵103間隔開合適的距離。應理解，圖1C及圖2C中所示的絕緣特徵105的位置及數量僅為例示說明，且本發明並不以此為限。可根據產品設計需要對絕緣特徵105的位置及數量進行調節。在一實施例中，絕緣特徵105的厚度T1大於導電特徵103的主體部103a的厚度T2。

請參照圖1D及圖2D，提供晶粒85。在一實施例中，晶粒85包括基底80、接墊81及鈍化層82。基底80為半導體基底，例如是矽基底。在基底80上可包括各種元件，例如主動元件、被動元件或其組合（未示出）。舉例來說，主動元件例如包括電晶體、二極體。被動元件例如包括電容器、電感器、電阻器。在一實施例中，在基底80上方可包括內連線結構（未示出）。所述內連線結構可包括形成於介電結構中的多層金屬導線及通孔。多層金屬導線及通孔電性連接基底80上的各種元件，以形成功能電路。

接墊81藉由內連線結構與基底80的各種元件電性連接，以作為晶粒85的外部連接件。接墊81包括導電材料，例如金屬或金屬合金。在示例性實施例中，接墊81包括鋁。鈍化層82形成在接墊81上，覆蓋接墊81的部分表面。鈍化層82具有開口83，暴露出接墊81的另一部分表面，以提供晶粒85的外部連接。鈍化層82包括氧化矽、氮化矽、氮氧化矽、聚合物或其組合。聚合物例如是聚醯亞胺。

請繼續參照圖1D及圖2D，將具有導電特徵103及絕緣特徵105的介電膜100置於晶粒85上方。在一實施例中，將介電膜100放置成第一表面100a面向晶粒85，並將導電特徵103的凸出部103b與鈍化層82的開口83對準。

請參照圖1E及圖2E，進行貼附製程，以將具有導電特徵103及絕緣特徵105的介電膜100貼附至晶粒85，並形成導電特徵103’及絕緣層105’。在一實施例中，絕緣層105’又可被稱為黏著層。在一實施例中，貼附製程包括以下步驟：在圖2D所示將介電膜100與晶粒85對準之後，將具有導電特徵103及絕緣特徵105的介電膜100放置於晶粒85上並對介電膜100進行按壓，以將絕緣特徵105及導電特徵103貼於晶粒85上；接著進行固化製程，以使絕緣特徵105固化，固化製程例如包括進行加熱製程，加熱製程的溫度範圍例如是160℃至200℃。

在貼附製程中，導電特徵103填入晶粒85的開口83，並與接墊81電性連接。在一實施例中，上述固化製程亦使得導電特徵103發生形變，並形成包括主體部103a’與凸出部103b’的導電特徵103’。其中凸出部103b’凸出於主體部103a’的底面，位於晶粒85的鈍化層82的開口83中，並與接墊81物理接觸並電性連接。在一實施例中，凸出部103b’完全填充開口83，且可被稱為導電通孔。凸出部103b’的形狀視開口83的形狀而定。主體部103a’位於凸出部103b’及晶粒85的鈍化層82上，且藉由凸出部103b’與晶粒85的接墊81電性接觸。在一實施例中，主體部103a’的靠近凸出部103b’的側壁可為傾斜或弧形的。主體部103a’又可被稱為導電線或跡線（trace）。

另外，在貼附製程中，絕緣特徵105在晶粒85與介電膜100之間擴展開，並形成黏著層105’。黏著層105’位於導電線103a’的側邊，側向環繞並接觸導電線103a’。在一實施例中，導電特徵103’及黏著層105’完全填滿介電膜100的第一表面100a與晶粒85之間的空間，亦即，介電膜100的第一表面100a被導電線103a’及黏著層105’完全覆蓋。在一實施例中，黏著層105’的厚度T1’與導電線103a’的厚度T2’實質上相等，且黏著層105’的頂面與導電線103a’的頂面實質上齊平。導電線103a’的厚度T2’與進行貼附製程之前主體部103a的厚度T2實質上相等。然而，本發明並不以此為限。黏著層105’可有助於增加介電膜100及導電特徵103’與晶粒85的附著力以及吸收應力。

在一實施例中，如圖2E所示，黏著層105’的側壁S3可與開口101的側壁S2b實質上對齊。黏著層105’的側壁S3與導電特徵103’的側壁S1圍繞形成位於開口101正下方的開口107。然而，本發明並不以此為限。在另一些實施例中，黏著層105’可在水平方向上相對於開口101的側壁S2b稍微地（例如，向左或向右）偏移。換言之，開口107位於開口101正下方，與開口101空間連通。開口107的側壁可與開口101的側壁對齊或不對齊。開口107的寬度可相等於、小於或稍大於開口101的寬度。事實上，開口107可具有任意合適的尺寸和形狀，只要隨後將在開口107與開口101中的導電材料可與導電特徵103’電性連接即可。

儘管圖式中示出將介電膜100貼附至一個晶粒85，但本發明並不以此為限。在另一些實施例中，可將介電膜100貼附至包括多個晶粒的晶圓，或者可將介電膜100貼附至已從晶圓上切割下的多個晶粒上。此外，在所示實施例中，晶粒85具有開口83，因而具有不平坦的頂面，因此介電膜100上的導電特徵103被形成為具有對應於開口83的凸出部103a，以利於上述貼附製程，但本發明並不以此為限。在另一些實施例中，晶粒85具有平坦的主動表面，且導電接墊暴露於所述平坦表面，因此介電膜100上的導電特徵103可被形成為具有平坦的表面。

請參照圖1F及圖2F，形成至少填充開口101與107的導電特徵112。導電特徵112與導電特徵103’物理接觸並電性連接，並藉由導電特徵103’與晶粒85電性連接。導電特徵112的材料及形成方法與導電特徵103的材料和形成方法相似，於此不再贅述。在一實施例中，導電特徵112被形成為填充開口101與107，並凸出於介電膜100的第二表面100b且覆蓋部分第二表面100b。換言之，導電特徵112包括位於開口101及107中的導電通孔108以及位於導電通孔108及介電膜100的第二表面100b上的導電接墊110。導電通孔108穿過介電膜100及黏著層105’，並與導電線103a’物理接觸並電性連接。導電通孔108位於晶粒85的鈍化層82上，且側向的夾置於導電線103a’與黏著層105’之間以及介電膜100中。換言之，導電通孔108的底表面與晶粒85的鈍化層82接觸，且具有至少一部分位於導電線103a’的側邊，導電通孔108的側壁與導電線103a’、黏著層105’以及介電膜100的側壁物理接觸。在本實施例中，由於導電通孔108與導電線103a’是分開形成的，因此導電通孔108與導電線103a’具有側向地位於兩者之間的介面IF。

在此實施例中，由於導電接墊110與導電通孔108同時形成，因此在導電接墊110與導電通孔108之間沒有介面。在另一些實施例中，導電通孔108與導電接墊110可分開形成，且在兩者之間可具有介面。在一實施例中，導電接墊110具有實質上平坦的頂面。導電接墊110例如是用於打線接合的接合墊，且在導電接墊110上可進一步形成接合打線（未示出）。在一實施例中，導電特徵103’、黏著層105’、導電通孔108以及介電膜100構成重佈線結構RDL1。

請參照圖2F，至此，封裝結構PKG1即已形成。封裝結構PKG1包括晶粒85、重佈線結構RDL1以及導電接墊110。導電接墊110藉由重佈線結構RDL電性連接至晶粒85。重佈線結構RDL將晶粒的外部連接點從接墊81的位置重佈至導電接墊110的位置處。在一實施例中，可藉由接合打線將封裝結構PKG1進一步連接至其它半導體裝置。

圖3至圖5示出根據本發明另一些實施例的封裝結構的示意性剖視圖。

請參照圖3，封裝結構PKG2與封裝結構PKG1（圖2F）類似，差異在於封裝結構PKG2的導電接墊110’是用於設置焊料球等導電連接件。舉例來說，導電特徵112包括導電通孔108及導電接墊110’，其中導電接墊110’具有與導電接墊110不同的形狀。導電接墊110’可具有凹陷RC，凹陷RC例如是具有弧形的表面。在一實施例中，凹陷RC用於容置後續形成的導電連接件114。然而，本發明並不以此為限。

請繼續參照圖3，在導電接墊110’上形成導電連接件114。導電連接件114可藉由例如焊料印刷、植球等方法在導電接墊110’上形成焊料之後，再進行回焊（reflow）步驟，以將導電連接件114成形為所需的形狀。在一實施例中，導電連接件114可以是焊料球，但本發明並不以此為限。在另一些實施例中，導電連接件114可包括任意合適的導電材料，例如是焊料、銅、鋁、金、鎳、銀、鈀、錫、其類似物或其組合。在一實施例中，導電連接件114又可被稱為導電端子。

在封裝結構PKG1及PKG2中，導電接墊均設置於導電通孔108的正上方，即介電膜100的開口101正上方的位置處，但本發明並不以此為限。在另一實施例中，可根據產品設計需要，進一步在介電膜100的第二表面100b上形成導電線，並將導電接墊重佈至其它任意合適的位置。

如圖4所示，封裝結構PKG3的重佈線結構RDL1更包括位於介電膜100的第二表面100b上的額外導電線109。舉例而言，形成導電特徵112更包括在介電膜100的第二表面100b上形成導電線109，且導電接墊110設置在導電線109的遠離導電通孔108的末端處。導電通孔108、導電線109及導電接墊110可同時形成或分開形成。在一實施例中，導電接墊110的頂面被形成為高於導電線109的頂面。在另一實施例中，導電接墊110的頂面可與導電線109的頂面實質上齊平。圖4示出導電接墊110用於打線接合的例子，但應理解，導電接墊110’也可應用於圖4的實施例中。在一實施例中，可將介電層（未示出）形成或貼附於導電線109上，以保護導電線109。

請參照圖5，在一實施例中，封裝結構PKG4的導電線103a’延伸超出介電膜100的側壁，使得導電通孔108覆蓋並接觸導電線103a’的側壁及部分頂面。封裝結構PKG4的其它結構特徵與封裝結構PKG1類似，於此不再贅述。

圖6A至圖6C示出根據本發明第二實施例的封裝結構的形成方法的示意性剖面圖。第二實施例與第一實施例類似，差異在於第二實施例中包括多層重佈線結構。

請參照圖2E及圖6A，在一實施例中，在完成介電膜100與晶粒85的貼附之後，形成僅包括導電通孔108的導電特徵112。在一實施例中，導電通孔108的頂表面與介電膜100的第二表面100b實質上齊平。

請參照圖6A，提供另一介電膜200。介電膜200具有相對的第一表面200a與第二表面200b，且具有一或多個開口201。在介電膜200的第一表面200a上形成有多個導電特徵203與多個絕緣特徵（或可稱為黏著劑）205。介電膜200、導電特徵203以及絕緣特徵205的材料與形成方法與前述介電膜100、導電特徵103以及絕緣特徵105的材料及形成方法類似，於此不再贅述。在一實施例中，由於導電特徵103是貼附於平坦的表面，因此可不具有凸出部。

請參照圖6A至圖6B，將介電膜200置於介電膜100的上方並與介電膜100對準。接著進行類似於圖2D至圖2E的貼附製程，以將具有導電特徵203及絕緣特徵205的介電膜200貼附至介電膜100的第二表面100b及導電通孔108上，並形成位於介電膜200與介電膜100之間的導電層（或可稱為導電線）203’與絕緣層（或可稱為黏著層）205’。導電線203’與導電通孔108物理接觸並電性連接。導電線203’可具有豎直、傾斜或弧形的側壁。黏著層205’側向環繞並接觸導電線203’。

請參照圖6C，接著進行類似於圖2F、圖3或圖4的製程，以形成導電特徵212。為簡潔起見，圖6C僅示出導電特徵212的導電接墊210是用於打線接合的例子。如圖6C所示，導電特徵212包括導電通孔208與導電接墊210。至此，封裝結構PKG5即已形成。可進一步在導電接墊210上形成接合打線，並藉由所述接合打線將封裝結構PKG5連接至其它半導體裝置。

封裝結構PKG5包括彼此電性連接的兩層重佈線結構，其中導電特徵103’、導電通孔108、黏著層105’與介電膜100構成重佈線結構RDL1，導電線203’、導電通孔208、黏著層205’與介電膜200構成重佈線結構RDL2。導電接墊210藉由重佈線結構RDL1與RDL2電性連接至晶粒85。應理解，以上封裝結構中所形成的重佈線結構的層數僅為例示說明，本發明的封裝結構可被形成為具有任意層數的重佈線結構。

圖7A至圖7C示出根據本發明第三實施例的封裝結構的形成方法的示意性剖視圖。第三實施例與第一實施例類似，差別在於導電通孔在貼附製程之前即已形成於介電膜的開口中。具體描述如下。

請參照圖7A，在具有開口101的介電膜100上形成多個導電特徵103與多個絕緣特徵105。在一實施例中，導電特徵103更填充於介電膜100的開口101中。換言之，導電特徵103包括主體部103a、凸出部103b以及通孔部103c。

請參照圖7B，進行類似圖2D至圖2E的製程，以將具有導電特徵103與絕緣特徵105的介電膜100貼附至晶粒85，並形成導電特徵103’與黏著層105’。導電特徵103’包括位於晶粒85的開口83中的凸出部103b’、位於晶粒85上的主體部（導電線）103a’以及穿過介電膜100與黏著層105’的通孔部103c（導電通孔）。導電特徵103’、黏著層105’與介電膜100構成重佈線結構RDL1。

請參照圖7C，在介電膜100的第二表面100b及通孔部103c上形成導電接墊110。至此，封裝結構PKG6即已形成。封裝結構PKG6的導電接墊110被示出為類似於封裝結構PKG1的導電接墊。但應理解，也可使用其它類型的導電接墊（例如圖3或圖4所示的導電接墊）。在此實施例中，導電通孔103c’與導電線103a’同時形成，因此在兩者之間不具有介面。導電接墊110與導電通孔103c’分開形成，且具有位於兩者之間的介面。封裝結構PKG6的其它結構特徵與封裝結構PKG1類似，於此不再贅述。

綜上所述，本發明藉由在預先提供的介電膜上形成導電特徵及絕緣特徵，並接著將具有導電特徵及絕緣特徵的該介電膜貼附於晶粒，以形成重佈線結構。本發明重佈線結構的製程簡便，省略了繁瑣的沉積、濺鍍、電鍍、微影蝕刻等步驟，進而節省製造成本並有效縮短製程時間，可快速製作重佈線結構。另外，可根據不同產品需求調節導電接墊在介電膜上的位置，而不用針對不用產品製造不同的光罩，進而可以降低產品初期開發成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

80:基底 81:接墊 82:鈍化層 83、101、107、201:開口 85:晶粒 100、200:介電膜 100a、200a:第一表面 100b:第二表面 103、103’、112、203、212:導電特徵 103a:主體部 103a’、109、203’:導電線 103b、103b’:凸出部 103c:通孔部 103c’、108、208:導電通孔 105、205:絕緣特徵 105’、205’:黏著層 110、110’、210:導電接墊 114:導電連接件 IF:介面 PKG1、PKG2、PKG3、PKG4、PKG5、PKG6:封裝結構 RC:凹陷 RDL、RDL1、RDL2:重佈線結構 S2a、S2b、S1、S3:側壁 T1、T1’、T2、T2’:厚度 I-I’:線

圖1A至圖1F是根據本發明一實施例的封裝結構的製造方法的示意性上視圖。

圖2A至圖2F是根據本發明第一實施例的封裝結構的製造方法的示意性剖視圖，其中圖2A至圖2F分別是圖1A至圖1F中對應圖式的線I-I’的剖視圖。

圖3至圖5示出根據本發明另一些實施例的封裝結構的示意性剖視圖。

圖6A至圖6C示出根據本發明第二實施例的封裝結構的形成方法的示意性剖面圖。

圖7A至圖7C示出根據本發明第三實施例的封裝結構的形成方法的示意性剖視圖。

80:基底

81:接墊

82:鈍化層

83:開口

85:晶粒

100:介電膜

100a:第一表面

100b:第二表面

103’、112:導電特徵

103a’:導電線

103b’:凸出部

108:導電通孔

105’:黏著層

110:導電接墊

IF:介面

PKG1:封裝結構

RDL1:重佈線結構

Claims (10)

1. 一種封裝結構，包括： 晶粒； 重佈線結構，設置於所述晶粒上並與所述晶粒電性連接，包括： 介電膜，具有相對的第一表面及第二表面， 導電線與黏著層，位於所述介電膜的所述第一表面與所述晶粒之間，所述導電線與所述晶粒電性連接，所述黏著層側向環繞所述導電線；以及 導電通孔，穿過所述介電膜與所述黏著層，以與所述導電線電性連接；以及 導電接墊，藉由所述重佈線結構電性連接至所述晶粒。
2. 如申請專利範圍第1項所述的封裝結構，其中所述導電通孔與所述導電線之間具有介面。
3. 如申請專利範圍第1項所述的封裝結構，其中所述導電通孔的一部分位於所述導電線側邊，且夾置於所述導電線與所述黏著層之間。
4. 如申請專利範圍第1項所述的封裝結構，其中所述重佈線結構更包括額外導電線，所述額外導電線設置於所述介電膜的所述第二表面上，並與所述導電通孔及所述導電接墊電性連接。
5. 如申請專利範圍第1項所述的封裝結構，其中所述重佈線結構更包括與所述導電線相連並凸出於所述導電線的底面的凸出部，所述凸出部與所述晶粒的接墊電性連接。
6. 一種封裝結構的形成方法，包括： 提供晶粒； 將重佈線結構設置於所述晶粒上並電性連接至所述晶粒，其中所述重佈線結構包括： 介電膜，具有相對的第一表面及第二表面， 導電線與黏著層，位於所述介電膜的所述第一表面與所述晶粒之間，所述導電線與所述晶粒電性連接，所述黏著層側向環繞所述導電線；以及 導電通孔，穿過所述介電膜與所述黏著層，以與所述導電線電性連接；以及 在所述介電膜的所述第二表面及所述導電通孔上形成導電接墊，所述導電接墊藉由所述重佈線結構電性連接至所述晶粒。
7. 如申請專利範圍第6項所述的封裝結構的形成方法，其中將所述重佈線結構設置於所述晶粒上包括： 提供具有開口的所述介電膜； 在所述介電膜的所述第一表面上形成導電特徵以及絕緣特徵； 進行貼附製程，以將具有所述導電特徵及所述絕緣特徵的所述介電膜貼附至所述晶粒，使得至少部分所述導電特徵形成所述導電線，所述絕緣特徵在所述介電膜與所述晶粒之間擴展開以形成所述黏著層；以及 在所述貼附製程之後，於所述開口中形成所述導電通孔。
8. 如申請專利範圍第7項所述的封裝結構的形成方法，其中所述導電通孔與所述導電線之間具有介面。
9. 如申請專利範圍第6項所述的封裝結構的形成方法，其中將所述重佈線結構設置於所述晶粒上包括： 提供具有開口的所述介電膜； 在所述介電膜的所述第一表面上形成導電特徵以及絕緣特徵，其中所述導電特徵更填充所述開口； 進行貼附製程，以將具有所述導電特徵及所述絕緣特徵的所述介電膜貼附至所述晶粒，在所述貼附製程之後，位於所述介電膜的所述第一表面上的部分所述導電特徵形成所述導電線，位於所述介電膜的所述開口中的部分所述導電特徵形成所述導電通孔，所述絕緣特徵在所述介電膜的所述第一表面與所述晶粒之間擴展開，以形成所述黏著層。
10. 如申請專利範圍第7或9項所述的封裝結構的形成方法，其中所述開口是藉由機械穿孔製程形成於所述介電膜中。

Images