CN112635431B - 封装结构及其形成方法 - Google Patents
封装结构及其形成方法 Download PDFInfo
- Publication number
- CN112635431B CN112635431B CN201910955002.9A CN201910955002A CN112635431B CN 112635431 B CN112635431 B CN 112635431B CN 201910955002 A CN201910955002 A CN 201910955002A CN 112635431 B CN112635431 B CN 112635431B
- Authority
- CN
- China
- Prior art keywords
- conductive
- dielectric film
- die
- features
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000012790 adhesive layer Substances 0.000 claims abstract description 27
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 40
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000002161 passivation Methods 0.000 description 10
- 101100242304 Arabidopsis thaliana GCP1 gene Proteins 0.000 description 9
- 101100412054 Arabidopsis thaliana RD19B gene Proteins 0.000 description 9
- 101001046426 Homo sapiens cGMP-dependent protein kinase 1 Proteins 0.000 description 9
- 101150118301 RDL1 gene Proteins 0.000 description 9
- 102100022422 cGMP-dependent protein kinase 1 Human genes 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000007639 printing Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 101001046427 Homo sapiens cGMP-dependent protein kinase 2 Proteins 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 102100022421 cGMP-dependent protein kinase 2 Human genes 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 101100412055 Arabidopsis thaliana RD19C gene Proteins 0.000 description 3
- 101150054209 RDL2 gene Proteins 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- YCKOAAUKSGOOJH-UHFFFAOYSA-N copper silver Chemical compound [Cu].[Ag].[Ag] YCKOAAUKSGOOJH-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010146 3D printing Methods 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
Abstract
本发明提供一种封装结构及其形成方法。封装结构包括晶粒、重布线结构以及导电接垫。重布线结构设置于晶粒上并与晶粒电性连接。重布线结构包括介电膜、导电线、粘着层及导电通孔。介电膜具有相对的第一表面及第二表面。导电线与粘着层位于介电膜的第一表面与晶粒之间。导电线与晶粒电性连接，粘着层侧向环绕导电线。导电通孔穿过介电膜与粘着层，以与导电线电性连接。导电接垫通过重布线结构电性连接至晶粒。
Description
技术领域
本发明涉及一种封装结构及其形成方法，尤其涉及一种重布线结构及其形成方法。
背景技术
在封装工艺中，通常使用重布线结构将晶粒的输入/输出(input/output,I/O)接垫进行重新布局。在传统方法中，需通过多次的沉积、溅镀、电镀、光刻蚀刻等多道工艺来形成重布线结构。多道工艺除了步骤繁琐之外，材料浪费及机台成本皆会造成重布线结构的制造成本高涨。另外，针对不同的产品需求，需要制作不同的光罩来定义重布线层。这皆会使得重布线结构及封装件的制造成本高、工艺时间长。
发明内容
本发明提供一种封装结构及其形成方法，且特别提供一种重布线结构及其形成方法。该方法可以简化重布线结构的工艺，更能有效的缩短重布线结构的制造时间及制造成本。
本发明实施例提供一种封装结构，其包括晶粒、重布线结构以及导电接垫。重布线结构设置于晶粒上并与晶粒电性连接。重布线结构包括介电膜、导电线、粘着层及导电通孔。介电膜具有相对的第一表面及第二表面。导电线与粘着层位于介电膜的第一表面与晶粒之间。导电线与晶粒电性连接，粘着层侧向环绕导电线。导电通孔穿过介电膜与粘着层，与导电线电性连接。导电接垫通过重布线结构电性连接至晶粒。
本发明实施例提供一种封装结构的形成方法，其包括以下步骤：提供晶粒；将重布线结构设置于晶粒上并电性连接至晶粒；其中重布线结构包括介电膜、导电线、粘着层与导电通孔。介电膜具有相对的第一表面及第二表面。导电线与粘着层位于介电膜的第一表面与晶粒之间，导电线与晶粒电性连接，粘着层侧向环绕导电线。导电通孔穿过介电膜与粘着层，与导电线电性连接。在介电膜的第二表面及导电通孔上形成导电接垫，导电接垫通过重布线结构电性连接至晶粒。
基于上述，本发明通过在预先提供的介电膜上形成导电特征及绝缘特征，并接着将具有导电特征及绝缘特征的该介电膜贴附于晶粒，以形成重布线结构。本发明重布线结构的工艺简便，可节省制造成本并有效缩短工艺时间。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是根据本发明一实施例的封装结构的制造方法的示意性上视图；
图2A至图2F是根据本发明第一实施例的封装结构的制造方法的示意性剖视图，其中图2A至图2F分别是图1A至图1F中对应附图的线I-I’的剖视图；
图3至图5示出根据本发明另一些实施例的封装结构的示意性剖视图；
图6A至图6C示出根据本发明第二实施例的封装结构的形成方法的示意性剖面图；
图7A至图7C示出根据本发明第三实施例的封装结构的形成方法的示意性剖视图。
附图标记说明：
80：衬底
81：接垫
82：钝化层
83、101、107、201：开口
85：晶粒
100、200：介电膜
100a、200a：第一表面
100b：第二表面
103、103’、112、203、212：导电特征
103a：主体部
103a’、109、203’：导电线
103b、103b’：凸出部
103c：通孔部
108、208：导电通孔
105、205：绝缘特征
105’、205’：粘着层
110、110’、210：导电接垫
114：导电连接件
IF：界面
PKG1、PKG2、PKG3、PKG4、PKG5、PKG6：封装结构
RC：凹陷
RDL1、RDL2：重布线结构
S2a、S2b、S1、S3：侧壁
T1、T1’、T2、T2’：厚度
I-I’：线
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的元件标号表示相同或相似的元件，以下段落将不再一一赘述。
图1A至图1F是根据本发明一实施例的封装结构的制造方法的示意性上视图，图2A至图2F是根据本发明第一实施例的封装结构的制造方法的示意性剖视图，其中图2A至图2F分别是图1A至图1F中对应附图的线I-I’的剖视图。图3至图5示出根据本发明一些实施例的封装结构的示意性剖视图。
请参照图1A及图2A，提供介电膜100。介电膜100具有相对的第一表面100a及第二表面100b。介电膜100可包括无机介电材料和/或有机介电材料。在一实施例中，介电膜100为聚合物膜，例如包括聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobutene，BCB)、其类似物或其组合。
在介电膜100中形成多个开口101。在一实施例中，开口101例如是通过机械穿孔工艺形成。开口101自介电膜100的第一表面100a延伸穿过介电膜100并延伸至其第二表面100b。开口101例如是介层孔(via hole)。
请参照图1B及图2B，在介电膜的第一表面100a上形成多个导电特征103。导电特征103的材料可为合适的金属，例如铜、银、金或其组合。在一实施例中，导电特征103包括金属颗粒，例如银纳米颗粒、铜纳米颗粒、铜银合金纳米颗粒、金纳米颗粒或其类似物或其组合。导电特征103可通过网版印刷工艺、喷印工艺、三维(three dimensional,3D)打印工艺等印刷工艺形成。所述印刷工艺通过将导电墨水施加至介电膜100的第一表面100a上欲形成导电特征103的位置处，接着对所述导电墨水进行固化工艺，使得导电墨水固化以形成导电特征103。导电墨水包括金属墨水，例如是纳米银墨水、纳米铜银合金墨水、纳米金墨水等。固化工艺包括对导电墨水进行加热或照光工艺。所述加热工艺例如包括在温度为250℃以下(例如，160℃至200℃)的低温烧结工艺。所述照光工艺例如是使用激光或紫外光等。以上导电特征的形成工艺仅为例示说明，但本发明并不以此为限，可使用任意合适的工艺来形成导电特征103。
在一实施例中，每一导电特征103形成在开口101旁，以邻接对应的开口101。举例来说，导电特征103的侧壁S1与开口101的侧壁S2a可实质上对齐。然而，本发明并不以此为限。在另一些实施例中，导电特征103的侧壁S1可在水平方向上相对于开口101的侧壁S2a稍微地(例如，向右，如剖视图中虚线所示)偏移。在一实施例中，导电特征103可延伸超过开口101的侧壁S2a和/或可填入至少部分开口101中。
请参照图2B，在一实施例中，导电特征103包括彼此相连的主体部103a及凸出部103b。凸出部103b位于主体部103a上方，且位于主体部103a的远离开口101的末端上，但本发明并不以此为限。
请参照图1C及图2C，在介电膜100的第一表面100a上形成多个绝缘特征105。在一实施例中，绝缘特征105又可被称为粘着剂。绝缘特征105可包括与介电膜100相同或不同的材料，例如可包括聚酰亚胺、聚氨酯、环氧树脂等聚合物。绝缘特征105可通过网印工艺、喷印工艺、3D打印工艺等印刷工艺形成。举例来说，通过所述印刷工艺将绝缘墨水施加至介电膜100的第一表面100a上，以形成多个绝缘特征105。在一实施例中，在图1C及图2C所示的步骤中，在将绝缘墨水施加至介电膜100上以形成绝缘特征105之后，暂未对该绝缘墨水进行固化工艺。在一实施例中，多个绝缘特征105分散在介电膜100的第一表面100a上，且与多个导电特征103间隔开合适的距离。应理解，图1C及图2C中所示的绝缘特征105的位置及数量仅为例示说明，且本发明并不以此为限。可根据产品设计需要对绝缘特征105的位置及数量进行调节。在一实施例中，绝缘特征105的厚度T1大于导电特征103的主体部103a的厚度T2。
请参照图1D及图2D，提供晶粒(die)85。在一实施例中，晶粒85包括衬底80、接垫81及钝化层82。衬底80为半导体衬底，例如是硅衬底。在衬底80上可包括各种元件，例如有源元件、无源元件或其组合(未示出)。举例来说，有源元件例如包括晶体管、二极管。无源元件例如包括电容器、电感器、电阻器。在一实施例中，在衬底80上方可包括内连线结构(未示出)。所述内连线结构可包括形成于介电结构中的多层金属导线及通孔。多层金属导线及通孔电性连接衬底80上的各种元件，以形成功能电路。
接垫81通过内连线结构与衬底80的各种元件电性连接，以作为晶粒85的外部连接件。接垫81包括导电材料，例如金属或金属合金。在示例性实施例中，接垫81包括铝。钝化层82形成在接垫81上，覆盖接垫81的部分表面。钝化层82具有开口83，暴露出接垫81的另一部分表面，以提供晶粒85的外部连接。钝化层82包括氧化硅、氮化硅、氮氧化硅、聚合物或其组合。聚合物例如是聚酰亚胺。
请继续参照图1D及图2D，将具有导电特征103及绝缘特征105的介电膜100置于晶粒85上方。在一实施例中，将介电膜100放置成第一表面100a面向晶粒85，并将导电特征103的凸出部103b与钝化层82的开口83对准。
请参照图1E及图2E，进行贴附工艺，以将具有导电特征103及绝缘特征105的介电膜100贴附至晶粒85，并形成导电特征103’及绝缘层105’。在一实施例中，绝缘层105’又可被称为粘着层。在一实施例中，贴附工艺包括以下步骤：在图2D所示将介电膜100与晶粒85对准之后，将具有导电特征103及绝缘特征105的介电膜100放置于晶粒85上并对介电膜100进行按压，以将绝缘特征105及导电特征103贴于晶粒85上；接着进行固化工艺，以使绝缘特征105固化，固化工艺例如包括进行加热工艺，加热工艺的温度范围例如是160℃至200℃。
在贴附工艺中，导电特征103填入晶粒85的开口83，并与接垫81电性连接。在一实施例中，上述固化工艺亦使得导电特征103发生形变，并形成包括主体部103a’与凸出部103b’的导电特征103’。其中凸出部103b’凸出于主体部103a’的底面，位于晶粒85的钝化层82的开口83中，并与接垫81物理接触并电性连接。在一实施例中，凸出部103b’完全填充开口83，且可被称为导电通孔。凸出部103b’的形状视开口83的形状而定。主体部103a’位于凸出部103b’及晶粒85的钝化层82上，且通过凸出部103b’与晶粒85的接垫81电性接触。在一实施例中，主体部103a’的靠近凸出部103b’的侧壁可为倾斜或弧形的。主体部103a’又可被称为导电线或迹线(trace)。
另外，在贴附工艺中，绝缘特征105在晶粒85与介电膜100之间扩展开，并形成粘着层105’。粘着层105’位于导电线103a’的侧边，侧向环绕并接触导电线103a’。在一实施例中，导电特征103’及粘着层105’完全填满介电膜100的第一表面100a与晶粒85之间的空间，亦即，介电膜100的第一表面100a被导电线103a’及粘着层105’完全覆盖。在一实施例中，粘着层105’的厚度T1’与导电线103a’的厚度T2’实质上相等，且粘着层105’的顶面与导电线103a’的顶面实质上齐平。导电线103a’的厚度T2’与进行贴附工艺之前主体部103a的厚度T2实质上相等。然而，本发明并不以此为限。粘着层105’可有助于增加介电膜100及导电特征103’与晶粒85的附着力以及吸收应力。
在一实施例中，如图2E所示，粘着层105’的侧壁S3可与开口101的侧壁S2b实质上对齐。粘着层105’的侧壁S3与导电特征103’的侧壁S1围绕形成位于开口101正下方的开口107。然而，本发明并不以此为限。在另一些实施例中，粘着层105’可在水平方向上相对于开口101的侧壁S2b稍微地(例如，向左或向右)偏移。换言之，开口107位于开口101正下方，与开口101空间连通。开口107的侧壁可与开口101的侧壁对齐或不对齐。开口107的宽度可相等于、小于或稍大于开口101的宽度。事实上，开口107可具有任意合适的尺寸和形状，只要随后将在开口107与开口101中的导电材料可与导电特征103’电性连接即可。
尽管附图中示出将介电膜100贴附至一个晶粒85，但本发明并不以此为限。在另一些实施例中，可将介电膜100贴附至包括多个晶粒的晶片，或者可将介电膜100贴附至已从晶片上切割下的多个晶粒上。此外，在所示实施例中，晶粒85具有开口83，因而具有不平坦的顶面，因此介电膜100上的导电特征103被形成为具有对应于开口83的凸出部103a，以利于上述贴附工艺，但本发明并不以此为限。在另一些实施例中，晶粒85具有平坦的有源表面，且导电接垫暴露于所述平坦表面，因此介电膜100上的导电特征103可被形成为具有平坦的表面。
请参照图1F及图2F，形成至少填充开口101与107的导电特征112。导电特征112与导电特征103’物理接触并电性连接，并通过导电特征103’与晶粒85电性连接。导电特征112的材料及形成方法与导电特征103的材料和形成方法相似，于此不再赘述。在一实施例中，导电特征112被形成为填充开口101与107，并凸出于介电膜100的第二表面100b且覆盖部分第二表面100b。换言之，导电特征112包括位于开口101及107中的导电通孔108以及位于导电通孔108及介电膜100的第二表面100b上的导电接垫110。导电通孔108穿过介电膜100及粘着层105’，并与导电线103a’物理接触并电性连接。导电通孔108位于晶粒85的钝化层82上，且侧向的夹置于导电线103a’与粘着层105’之间以及介电膜100中。换言之，导电通孔108的底表面与晶粒85的钝化层82接触，且具有至少一部分位于导电线103a’的侧边，导电通孔108的侧壁与导电线103a’、粘着层105’以及介电膜100的侧壁物理接触。在本实施例中，由于导电通孔108与导电线103a’是分开形成的，因此导电通孔108与导电线103a’具有侧向地位于两者之间的界面IF。
在此实施例中，由于导电接垫110与导电通孔108同时形成，因此在导电接垫110与导电通孔108之间没有界面。在另一些实施例中，导电通孔108与导电接垫110可分开形成，且在两者之间可具有界面。在一实施例中，导电接垫110具有实质上平坦的顶面。导电接垫110例如是用于打线接合的接合垫，且在导电接垫110上可进一步形成接合打线(未示出)。在一实施例中，导电特征103’、粘着层105’、导电通孔108以及介电膜100构成重布线结构RDL1。
请参照图2F，至此，封装结构PKG1即已形成。封装结构PKG1包括晶粒85、重布线结构RDL1以及导电接垫110。导电接垫110通过重布线结构RDL1电性连接至晶粒85。重布线结构RDL1将晶粒的外部连接点从接垫81的位置重布至导电接垫110的位置处。在一实施例中，可通过接合打线将封装结构PKG1进一步连接至其它半导体装置。
图3至图5示出根据本发明另一些实施例的封装结构的示意性剖视图。
请参照图3，封装结构PKG2与封装结构PKG1(图2F)类似，差异在于封装结构PKG2的导电接垫110’是用于设置焊料球等导电连接件。举例来说，导电特征112包括导电通孔108及导电接垫110’，其中导电接垫110’具有与导电接垫110不同的形状。导电接垫110’可具有凹陷RC，凹陷RC例如是具有弧形的表面。在一实施例中，凹陷RC用于容置后续形成的导电连接件114。然而，本发明并不以此为限。
请继续参照图3，在导电接垫110’上形成导电连接件114。导电连接件114可通过例如焊料印刷、植球等方法在导电接垫110’上形成焊料之后，再进行回焊(reflow)步骤，以将导电连接件114成形为所需的形状。在一实施例中，导电连接件114可以是焊料球，但本发明并不以此为限。在另一些实施例中，导电连接件114可包括任意合适的导电材料，例如是焊料、铜、铝、金、镍、银、钯、锡、其类似物或其组合。在一实施例中，导电连接件114又可被称为导电端子。
在封装结构PKG1及PKG2中，导电接垫均设置于导电通孔108的正上方，即介电膜100的开口101正上方的位置处，但本发明并不以此为限。在另一实施例中，可根据产品设计需要，进一步在介电膜100的第二表面100b上形成导电线，并将导电接垫重布至其它任意合适的位置。
如图4所示，封装结构PKG3的重布线结构RDL1还包括位于介电膜100的第二表面100b上的额外导电线109。举例而言，形成导电特征112还包括在介电膜100的第二表面100b上形成导电线109，且导电接垫110设置在导电线109的远离导电通孔108的末端处。导电通孔108、导电线109及导电接垫110可同时形成或分开形成。在一实施例中，导电接垫110的顶面被形成为高于导电线109的顶面。在另一实施例中，导电接垫110的顶面可与导电线109的顶面实质上齐平。图4示出导电接垫110用于打线接合的例子，但应理解，导电接垫110’也可应用于图4的实施例中。在一实施例中，可将介电层(未示出)形成或贴附于导电线109上，以保护导电线109。
请参照图5，在一实施例中，封装结构PKG4的导电线103a’延伸超出介电膜100的侧壁，使得导电通孔108覆盖并接触导电线103a’的侧壁及部分顶面。封装结构PKG4的其它结构特征与封装结构PKG1类似，于此不再赘述。
图6A至图6C示出根据本发明第二实施例的封装结构的形成方法的示意性剖面图。第二实施例与第一实施例类似，差异在于第二实施例中包括多层重布线结构。
请参照图2E及图6A，在一实施例中，在完成介电膜100与晶粒85的贴附之后，形成仅包括导电通孔108的导电特征112。在一实施例中，导电通孔108的顶表面与介电膜100的第二表面100b实质上齐平。
请参照图6A，提供另一介电膜200。介电膜200具有相对的第一表面200a与第二表面200b，且具有一或多个开口201。在介电膜200的第一表面200a上形成有多个导电特征203与多个绝缘特征(或可称为粘着剂)205。介电膜200、导电特征203以及绝缘特征205的材料与形成方法与前述介电膜100、导电特征103以及绝缘特征105的材料及形成方法类似，于此不再赘述。在一实施例中，由于导电特征103是贴附于平坦的表面，因此可不具有凸出部。
请参照图6A至图6B，将介电膜200置于介电膜100的上方并与介电膜100对准。接着进行类似于图2D至图2E的贴附工艺，以将具有导电特征203及绝缘特征205的介电膜200贴附至介电膜100的第二表面100b及导电通孔108上，并形成位于介电膜200与介电膜100之间的导电层(或可称为导电线)203’与绝缘层(或可称为粘着层)205’。导电线203’与导电通孔108物理接触并电性连接。导电线203’可具有竖直、倾斜或弧形的侧壁。粘着层205’侧向环绕并接触导电线203’。
请参照图6C，接着进行类似于图2F、图3或图4的工艺，以形成导电特征212。为简洁起见，图6C仅示出导电特征212的导电接垫210是用于打线接合的例子。如图6C所示，导电特征212包括导电通孔208与导电接垫210。至此，封装结构PKG5即已形成。可进一步在导电接垫210上形成接合打线，并通过所述接合打线将封装结构PKG5连接至其它半导体装置。
封装结构PKG5包括彼此电性连接的两层重布线结构，其中导电特征103’、导电通孔108、粘着层105’与介电膜100构成重布线结构RDL1，导电线203’、导电通孔208、粘着层205’与介电膜200构成重布线结构RDL2。导电接垫210通过重布线结构RDL1与RDL2电性连接至晶粒85。应理解，以上封装结构中所形成的重布线结构的层数仅为例示说明，本发明的封装结构可被形成为具有任意层数的重布线结构。
图7A至图7C示出根据本发明第三实施例的封装结构的形成方法的示意性剖视图。第三实施例与第一实施例类似，差别在于导电通孔在贴附工艺之前即已形成于介电膜的开口中。具体描述如下。
请参照图7A，在具有开口101的介电膜100上形成多个导电特征103与多个绝缘特征105。在一实施例中，导电特征103还填充于介电膜100的开口101中。换言之，导电特征103包括主体部103a、凸出部103b以及通孔部103c。
请参照图7B，进行类似图2D至图2E的工艺，以将具有导电特征103与绝缘特征105的介电膜100贴附至晶粒85，并形成导电特征103’与粘着层105’。导电特征103’包括位于晶粒85的开口83中的凸出部103b’、位于晶粒85上的主体部(导电线)103a’以及穿过介电膜100与粘着层105’的通孔部103c(导电通孔)。导电特征103’、粘着层105’与介电膜100构成重布线结构RDL1。
请参照图7C，在介电膜100的第二表面100b及通孔部103c上形成导电接垫110。至此，封装结构PKG6即已形成。封装结构PKG6的导电接垫110被示出为类似于封装结构PKG1的导电接垫。但应理解，也可使用其它类型的导电接垫(例如图3或图4所示的导电接垫)。在此实施例中，导电通孔103c与导电线103a’同时形成，因此在两者之间不具有界面。导电接垫110与导电通孔103c分开形成，且具有位于两者之间的界面。封装结构PKG6的其它结构特征与封装结构PKG1类似，于此不再赘述。
综上所述，本发明通过在预先提供的介电膜上形成导电特征及绝缘特征，并接着将具有导电特征及绝缘特征的该介电膜贴附于晶粒，以形成重布线结构。本发明重布线结构的工艺简便，省略了繁琐的沉积、溅镀、电镀、光刻蚀刻等步骤，进而节省制造成本并有效缩短工艺时间，可快速制作重布线结构。另外，可根据不同产品需求调节导电接垫在介电膜上的位置，而不用针对不用产品制造不同的光罩，进而可以降低产品初期开发成本。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种封装结构，包括：
晶粒；
重布线结构，设置于所述晶粒上并与所述晶粒电性连接，包括：
介电膜，具有相对的第一表面及第二表面，
导电线与粘着层，位于所述介电膜的所述第一表面与所述晶粒之间，所述导电线与所述晶粒电性连接，所述粘着层侧向环绕所述导电线；以及
导电通孔，穿过所述介电膜与所述粘着层，以与所述导电线电性连接；以及
导电接垫，通过所述重布线结构电性连接至所述晶粒，
其中所述粘着层的厚度与所述导电线的厚度相等。
2.根据权利要求1所述的封装结构，其中所述导电通孔与所述导电线之间具有界面。
3.根据权利要求1所述的封装结构，其中所述导电通孔的一部分位于所述导电线侧边，且夹置于所述导电线与所述粘着层之间。
4.根据权利要求1所述的封装结构，其中所述重布线结构还包括额外导电线，所述额外导电线设置于所述介电膜的所述第二表面上，并与所述导电通孔及所述导电接垫电性连接。
5.根据权利要求1所述的封装结构，其中所述重布线结构还包括与所述导电线相连并凸出于所述导电线的底面的凸出部，所述凸出部与所述晶粒的接垫电性连接。
6.一种封装结构的形成方法，包括：
提供晶粒；
将重布线结构设置于所述晶粒上并电性连接至所述晶粒，其中所述重布线结构包括：
介电膜，具有相对的第一表面及第二表面，
导电线与粘着层，位于所述介电膜的所述第一表面与所述晶粒之间，所述导电线与所述晶粒电性连接，所述粘着层侧向环绕所述导电线；以及
导电通孔，穿过所述介电膜与所述粘着层，以与所述导电线电性连接；以及
在所述介电膜的所述第二表面及所述导电通孔上形成导电接垫，所述导电接垫通过所述重布线结构电性连接至所述晶粒，
其中所述粘着层的厚度与所述导电线的厚度相等。
7.根据权利要求6所述的封装结构的形成方法，其中将所述重布线结构设置于所述晶粒上包括：
提供具有开口的所述介电膜；
在所述介电膜的所述第一表面上形成导电特征以及绝缘特征；
进行贴附工艺，以将具有所述导电特征及所述绝缘特征的所述介电膜贴附至所述晶粒，使得至少部分所述导电特征形成所述导电线，所述绝缘特征在所述介电膜与所述晶粒之间扩展开以形成所述粘着层；以及
在所述贴附工艺之后，于所述开口中形成所述导电通孔。
8.根据权利要求7所述的封装结构的形成方法，其中所述导电通孔与所述导电线之间具有界面。
9.根据权利要求6所述的封装结构的形成方法，其中将所述重布线结构设置于所述晶粒上包括：
提供具有开口的所述介电膜；
在所述介电膜的所述第一表面上形成导电特征以及绝缘特征，其中所述导电特征还填充所述开口；
进行贴附工艺，以将具有所述导电特征及所述绝缘特征的所述介电膜贴附至所述晶粒，在所述贴附工艺之后，位于所述介电膜的所述第一表面上的部分所述导电特征形成所述导电线，位于所述介电膜的所述开口中的部分所述导电特征形成所述导电通孔，所述绝缘特征在所述介电膜的所述第一表面与所述晶粒之间扩展开，以形成所述粘着层。
10.根据权利要求7或9所述的封装结构的形成方法，其中所述开口是通过机械穿孔工艺形成于所述介电膜中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910955002.9A CN112635431B (zh) | 2019-10-09 | 2019-10-09 | 封装结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910955002.9A CN112635431B (zh) | 2019-10-09 | 2019-10-09 | 封装结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635431A CN112635431A (zh) | 2021-04-09 |
| CN112635431B true CN112635431B (zh) | 2023-11-07 |
Family
ID=75283281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910955002.9A Active CN112635431B (zh) | 2019-10-09 | 2019-10-09 | 封装结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635431B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228687B1 (en) * | 1999-06-28 | 2001-05-08 | Micron Technology, Inc. | Wafer-level package and methods of fabricating |
| CN106328628A (zh) * | 2015-06-30 | 2017-01-11 | 台湾积体电路制造股份有限公司 | 后钝化互连结构及其方法 |
| CN107591391A (zh) * | 2016-07-08 | 2018-01-16 | 台湾积体电路制造股份有限公司 | 组件封装 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885101B2 (en) * | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods |
| US8723313B2 (en) * | 2012-01-14 | 2014-05-13 | Wan-Ling Yu | Semiconductor package structure and method for manufacturing the same |
-
2019
- 2019-10-09 CN CN201910955002.9A patent/CN112635431B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228687B1 (en) * | 1999-06-28 | 2001-05-08 | Micron Technology, Inc. | Wafer-level package and methods of fabricating |
| CN106328628A (zh) * | 2015-06-30 | 2017-01-11 | 台湾积体电路制造股份有限公司 | 后钝化互连结构及其方法 |
| CN107591391A (zh) * | 2016-07-08 | 2018-01-16 | 台湾积体电路制造股份有限公司 | 组件封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635431A (zh) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971483B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US11270976B2 (en) | Package structure and method of manufacturing the same | |
| KR101803612B1 (ko) | 3ｄ 패키지 구조 및 그 형성 방법 | |
| US6459150B1 (en) | Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer | |
| CN106328602B (zh) | 封装件结构 | |
| US11508671B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN108231716B (zh) | 封装结构及其制造方法 | |
| KR20080037740A (ko) | 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법 | |
| US20200343184A1 (en) | Semiconductor package and manufacturing method thereof | |
| TW201631701A (zh) | 以聚合物部件爲主的互連體 | |
| CN112635431B (zh) | 封装结构及其形成方法 | |
| US9842827B2 (en) | Wafer level system in package (SiP) using a reconstituted wafer and method of making | |
| KR20080047280A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100752665B1 (ko) | 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법 | |
| TWI717845B (zh) | 封裝結構及其形成方法 | |
| CN114512456A (zh) | 线路基板结构及其制造方法 | |
| US11145596B2 (en) | Package structure and method of forming the same | |
| TWI635587B (zh) | 封裝結構及其製作方法 | |
| CN110896062B (zh) | 再分布基板、制造再分布基板的方法和半导体封装件 | |
| US20230136778A1 (en) | Semiconductor substrate structure and manufacturing method thereof | |
| TWI575619B (zh) | 半導體封裝結構及其製作方法 | |
| TWI555452B (zh) | 電路板及其製造方法 | |
| TW202320276A (zh) | 半導體基板結構及其製造方法 | |
| CN115810598A (zh) | 半导体封装件及其制造方法 | |
| CN115020247A (zh) | 一种扇出式封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |