CN115020247A - 一种扇出式封装方法 - Google Patents

一种扇出式封装方法 Download PDF

Info

Publication number
CN115020247A
CN115020247A CN202210597940.8A CN202210597940A CN115020247A CN 115020247 A CN115020247 A CN 115020247A CN 202210597940 A CN202210597940 A CN 202210597940A CN 115020247 A CN115020247 A CN 115020247A
Authority
CN
China
Prior art keywords
layer
chip
forming
carrier plate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210597940.8A
Other languages
English (en)
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202210597940.8A priority Critical patent/CN115020247A/zh
Publication of CN115020247A publication Critical patent/CN115020247A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请公开了一种扇出式封装方法，该方法包括：提供第一载板，在第一载板上第一表面外围区域形成第一线层、以及在所述中心区域设置连接芯片；其中，所述第一线层包含多个第一金属线，相邻第一金属线之间具有第一间隔；所述连接芯片的第一功能面朝向所述第一载板；在所述第一线层和所述连接芯片远离所述第一载板一侧形成第二线层，所述第二线层与所述第一线层电连接；其中，所述第二线层包含多个第二金属线，相邻所述第二金属线之间具有第二间隔，且所述第一间隔小于所述第二间隔；去除所述第一载板，在所述第一线层远离所述第二线层一侧设置多个与所述连接芯片相连接的第一芯片。通过上述方式，本申请能够降低封装成本，提高芯片封装良率。

Description

一种扇出式封装方法
技术领域
本申请涉及半导体封装技术领域，特别是涉及一种扇出式封装方法。
背景技术
在现有的芯片封装方法中，大多采用先制作再布线层，再将芯片贴装到再布线层上的方法。其中，再布线层用于芯片与其他器件之间的互连。再布线层包括多层线层结构，通常靠近芯片的线层的尺寸大于远离芯片的线层的尺寸，且靠近芯片的线层的间距最小。在制作再布线层的过程中，一般先制作远离芯片一端的线层，最后制作与芯片相连的线层。由于在制作过程中材料涂覆的部平整性，该方法容易导致最靠近芯片一侧的线层表面形成起伏，从而影响芯片封装的质量，带来大量的良率损失。为解决这一问题，可以在制作完每一线层后进行表面平整化，但表面平整化工艺成本高、效率低。
发明内容
本申请主要解决的技术问题是提供一种扇出式封装方法，能够降低封装成本，提高芯片封装良率。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出式封装方法，包括：提供第一载板，所述第一载板包括相背设置的第一表面和第二表面，且所述第一表面包括中心区域和位于所述中心区域外围的外围区域；在所述外围区域形成第一线层、以及在所述中心区域设置连接芯片，所述连接芯片包括相背设置的第一功能面和第一非功能面，所述第一功能面上设置有多个第一焊盘；其中，所述第一线层包含多个第一金属线，相邻第一金属线之间具有第一间隔；所述连接芯片的第一功能面朝向所述第一载板；在所述第一线层和所述连接芯片远离所述第一载板一侧形成第二线层，所述第二线层与所述第一线层电连接；其中，所述第二线层包含多个第二金属线，相邻所述第二金属线之间具有第二间隔，且所述第一间隔小于所述第二间隔；去除所述第一载板，在所述第一线层远离所述第二线层一侧设置多个与所述连接芯片相连接的第一芯片。
其中，所述在所述外围区域形成第一线层、以及在所述中心区域设置连接芯片的步骤，包括：在所述第一表面上形成保护层，在所述保护层远离所述第一载板一侧形成光刻胶层；在所述外围区域对应的所述光刻胶层上形成图案化的第一开口，部分所述保护层从所述第一开口中露出；在所述第一开口内填充导电金属以形成第一线层，并去除所述光刻胶层；去除所述中心区域对应位置处的所述保护层，将所述连接芯片设置在所述第一表面的所述中心区域，所述连接芯片的所述第一功能面朝向所述第一表面。
其中，所述在所述第一线层和所述连接芯片远离所述第一载板一侧形成第二线层的步骤，包括：在所述第一载板设置有所述连接芯片一侧形成第一介电层，所述第一介电层覆盖所述第一线层和所述连接芯片；在所述外围区域对应的所述第一介电层上形成多个第一通孔，以及在所述连接芯片对应所述第一介电层的位置处形成多个第二开口；其中，部分所述第一线层从所述第一通孔中露出；在所述第二开口以及所述第一通孔内填充导电金属以形成所述第二线层。
其中，在远离所述第一载板的方向上，所述第一通孔包括相互连通的第一子通孔和第二子通孔；且所述第一子通孔相对所述第二子通孔靠近所述第一线层，所述第一子通孔的平均内径小于所述第二子通孔的平均内径。
其中，在远离所述第一载板方向上，所述第一子通孔的内径逐渐增大；和/或，在远离所述第一载板方向上，所述第二子通孔的内径相同。
其中，所述在所述第一线层和所述连接芯片远离所述第一载板一侧形成第二线层的步骤之后，包括：在所述第二线层远离所述第一载板一侧形成第二介电层，所述第二介电层覆盖所述第二线层从所述第一介电层中露出的部分；在所述第二介电层上形成多个第二通孔；其中，部分所述第二线层从所述第二通孔中露出；在所述第二通孔的内壁以及与所述内壁相邻的部分所述第二介电层上填充所述导电金属以形成第三线层，所述第三线层的厚度小于所述第二通孔的深度；其中，所述第三线层包含多个第三金属线，相邻第三金属线之间具有第三间隔，且第三间隔大于所述第二间隔。
其中，所述在所述第二通孔的内壁以及与所述内壁相邻的部分所述第二介电层上填充所述导电金属以形成第三线层的步骤之后，包括：在所述第三线层远离所述第一载板一侧形成第三介电层，所述第三介电层至少覆盖部分所述第三线层，并填充所述第二通孔；在所述第三介电层远离所述第二线层一侧设置第二载板。
其中，所述去除所述第一载板，在所述第一线层远离所述第二线层一侧设置多个与所述连接芯片相连接的第一芯片的步骤，包括：去除所述第一载板和保护层；在所述第一线层和所述第一功能面远离所述第二线层一侧形成第四介电层，在所述第四介电层上形成多个第三开口；其中，部分所述第一线层以及所述连接芯片的所述第一焊盘通过所述第三开口露出；提供多个所述第一芯片，所述第一芯片包括相背设置的第二功能面和第二非功能面，所述第二功能面上设置有多个第二焊盘；在多个所述第一芯片的第二功能面上形成多个导电凸点，所述导电凸点与所述第一芯片的第二焊盘电连接；将所述第一芯片的所述第二功能面朝向所述第四介电层，使所述导电凸点通过所述第三开口与所述第一线层或所述连接芯片的所述第一焊盘电连接。
其中，所述在所述第一线层远离所述第二线层一侧设置多个与所述连接芯片相连接的第一芯片的步骤之后，包括：在所述第四介电层远离所述第一线层一侧形成塑封层，所述塑封层至少覆盖所述第一芯片。
其中，本申请提出的扇出式封装方法，还包括：去除所述第二载板；
在所述第三介电层上形成多个第四开口，部分所述第三线层从所述第四开口中露出；在所述第四开口内形成焊球。
本申请的有益效果是：区别于现有技术的情况，本申请提出的扇出式封装方法包括将多个第一芯片的第二功能面朝向连接芯片的第一功能面，并使得第一芯片的部分第二焊盘与连接芯片的第一焊盘电连接。多个第一芯片可以通过连接芯片实现相互连通。连接芯片的外围设置有第一线层，第一线层与第一芯片电连接，第一线层远离第一芯片一侧还设置有第二线层，以实现载板或其他器件与多个第一芯片相互连接。其中，先制作第一线层再制作第二线层，该方法可以有效解决靠近第一芯片一侧线层表面的不平整问题，并且可以避免后续对靠近第一芯片一侧线层表面进行平整化处理，大大降低了封装成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请扇出式封装方法一实施方式的流程示意图；
图2是步骤S101对应一实施方式的剖视结构示意图；
图3是步骤S102对应一实施方式的流程示意图；
图4是步骤S201对应一实施方式的剖视结构示意图；
图5是步骤S202对应一实施方式的剖视结构示意图；
图6是步骤S203对应一实施方式的剖视结构示意图；
图7是步骤S204对应一实施方式的剖视结构示意图；
图8是步骤S103对应一实施方式的流程示意图；
图9是步骤S301对应一实施方式的剖视结构示意图；
图10是步骤S302对应一实施方式的剖视结构示意图；
图11是步骤S303对应一实施方式的剖视结构示意图；
图12是步骤S103之后对应一实施方式的流程示意图；
图13是步骤S401对应一实施方式的剖视结构示意图；
图14是步骤S402对应一实施方式的剖视结构示意图；
图15是步骤S403对应一实施方式的剖视结构示意图；
图16是步骤S403之后对应一实施方式的剖视结构示意图；
图17是步骤S104对应一实施方式的流程示意图；
图18是步骤S501对应一实施方式的剖视结构示意图；
图19是步骤S502对应一实施方式的剖视结构示意图；
图20是步骤S503对应一实施方式的剖视结构示意图；
图21是步骤S503之后对应一实施方式的剖视结构示意图；
图22是步骤S503之后一实施方式的剖视结构示意图；
图23是步骤S503之后一实施方式的剖视结构示意图；
图24是本申请提出的扇出式封装方法又一实施方式的剖视结构示意图；
图25是本申请又一实施方式的剖视结构示意图；
图26是本申请提出的扇出式封装器件一实施方式的剖视结构示意图；
图27是图26中部分结构的放大示意图；
图28是本申请扇出式封装器件又一实施方式的剖视结构示意图；
图29是本申请扇出式封装器件又一实施方式的剖视结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请扇出式封装方法一实施方式的流程示意图，该方法包括：
S101：提供第一载板，第一载板包括相背设置的第一表面和第二表面，且第一表面包括中心区域和位于中心区域外围的外围区域。
请参阅图2，图2为步骤S101对应一实施方式的剖视结构示意图。具体地，步骤S101的实施过程包括：提供第一载板80，该第一载板80包括相背设置的第一表面81和第二表面82。其中，第一载板80的材质可以为硅、玻璃、金属和有机复合材料等中的一种，第一载板80的第一表面81更加平整。另外，第一载板80的第一表面81包括中心区域和位于中心区域外围的外围区域。其中，中心区域位于载板80的中心，中心区域的大小可以根据步骤S102中需要设置的芯片的大小而定。
S102：在外围区域形成第一线层、以及在中心区域设置连接芯片。
请参阅图3，图3为步骤S102对应一实施方式的流程示意图。具体地，步骤S102包括：
S201：在第一表面上形成保护层，在所述保护层远离第一载板一侧形成光刻胶层。
请参阅图4，图4为步骤S201对应一实施方式的剖视结构示意图。具体地，步骤S201的实施过程包括：在第一载板80的第一表面81上形成保护层11。其中，保护层11的材质可以为钛、钽、铬、钨、铜、铝、镍、金等中的一种或几种，优选为铜。具体地，可以在第一表面81上形成一层厚度为亚微米级的键合胶层(图未示)，在键合胶层远离第一表面81一侧通过化学沉积的方式形成保护层11，保护层11的厚度可以为亚微米级。通过形成保护层11可以避免直接在第一表面81上执行封装工艺，以便于后续制作的器件与第一载板80分离。进一步地，在保护层11背离第一载板80一侧形成光刻胶层13，通过形成光刻胶层13以助于执行后续步骤。
S202：在外围区域对应的光刻胶层上形成图案化的第一开口，部分保护层从第一开口中露出。
请参阅图5，图5为步骤S202对应一实施方式的剖视结构示意图。具体地，步骤S202的实施过程包括：在第一表面81上外围区域对应的光刻胶层13上形成图案化的第一开口15，部分保护层11从第一开口15中露出。其中，可以通过对光刻胶层13进行曝光显影以形成图案化的第一开口15，对光刻胶层13进行曝光显影处理的方法较为常见，在此不再赘述。通过在第一光刻胶层13上形成第一开口15以助于执行步骤S203。
S203：在第一开口内填充导电金属以形成第一线层，去除光刻胶层。
请结合图5参阅图6，图6为步骤S203对应一实施方式的剖视结构示意图。具体地，步骤S203的实施过程包括：在第一开口15内填充导电金属以形成第一线层10。其中，第一线层10包含多个第一金属线12，相邻第一金属线12之间电连接；另外，相邻金属线12之间具有第一间隔14。第一线层10的材质可以为铜或其他导电金属，优选为铜。进一步地，去除光刻胶层13。
S204：去除中心区域对应位置处的保护层，将连接芯片设置在第一表面的中心区域。
请参阅图7，图7为步骤S204对应一实施方式的剖视结构示意图。具体地，步骤S204的实施过程包括：去除第一表面81上中心区域对应位置处的保护层11，以使得第一表面81上的中心区域露出，进一步地将连接芯片100设置在第一表面81的中心区域。其中，连接芯片100包括相背设置的第一功能面101和第一非功能面102，第一功能面101上设置有多个第一焊盘103。连接芯片100的第一功能面101朝向第一表面81。需要说明的是，图7中连接芯片100的第一功能面101上仅画出6个第一焊盘103，然而在实际应用中，连接芯片100的第一功能面101上可以包含多个第一焊盘103。
S103：在第一线层和连接芯片远离第一载板一侧形成第二线层。
请参阅图8，图8为步骤S103对应一实施方式的流程示意图。具体地，步骤S103包括：
S301：在第一载板设置有连接芯片一侧形成第一介电层。
请参阅图9，图9为步骤S301对应一实施方式的剖视结构示意图。具体地，步骤S301包括：在第一载板80设置有连接芯片100一侧形成第一介电层40，该第一介电层40覆盖第一线层10和连接芯片100。其中，第一介电层40的材质可以为聚酰亚胺、聚对苯撑苯并双恶唑纤维、苯并环丁烯或PSR材料等。通过形成第一介电层40有助于对第一线层10起到保护作用，并且有助于执行后续步骤。
S302：在外围区域对应的第一介电层上形成多个第一通孔，以及在连接芯片对应第一介电层的位置处形成多个第二开口。
请参阅图10，图10为步骤S302对应一实施方式的剖视结构示意图。具体地，步骤S302的实施过程包括：在第一表面81的外围区域对应的第一介电层40上形成多个第一通孔42，以及在连接芯片100对应第一介电层40的位置处形成多个第二开口48。其中，部分第一线层10从第一通孔42中露出。具体地，可以通过刻蚀去除部分第一介电层40以形成多个第一通孔42和多个第二开口48。本实施方式中，在远离第一载板80的方向上，第一通孔42包括相互连通的第一子通孔44和第二子通孔46，并且第一子通孔44相对第二子通孔46靠近第一线层10，第一子通孔44的平均内径小于第二子通孔46的平均内径。另外，在本实施方式中，在远离第一载板80的方向上，第一子通孔44的内径逐渐增大，即第一子通孔44靠近第一载板80一端的内径小于第一子通孔44另一端的内径。和/或，在远离第一载板80的方向上，第二子通孔46的内径相同。通过设置不同平均内径的第一子通孔44和第二子通孔46的结构、以及将第一子通孔44设置成在远离第一载板80的方向上内径逐渐增大的结构可以节省封装的成本并提高封装结构的稳定性。当然，在其他实施方式中，在远离第一载板80的方向上，第一子通孔44的内径也可以相同。通过形成第一通孔42有助于执行步骤S303。
S303：在第二开口以及第一通孔内填充导电金属以形成第二线层。
请结合图10参阅图11，图11为步骤S303对应一实施方式的剖视结构示意图。具体地，步骤S303包括：将导电金属填充第一通孔42和第二开口48以形成第二线层20。其中，第一通孔42内的第二线层20的厚度与第一通孔42的深度相同。第二线层20包含多个第二金属线22，相邻第二金属线22之间相互电连接；另外，相邻第二金属线22之间具有第二间隔24，且第一线层10中相邻第一金属线12之间的第一间隔14小于第二间隔24。
进一步地，请参阅图12，图12为步骤S103之后对应一实施方式的流程示意图。具体地，步骤S103之后还包括：
S401：在第二线层远离第一载板一侧形成第二介电层。
请参阅图13，图13为步骤S401对应一实施方式的剖视结构示意图。具体地，步骤S401的实施过程包括：在第二线层20远离第一载板80一侧形成第二介电层50，第二介电层50覆盖所述第二线层20从所述第一介电层40中露出的部分。其中，第二介电层50的材质可以与第一介电层40的材质相同。通过设置第二介电层50可以对部分第二线层20起到一定的保护作用，并有助于执行步骤S402。
S402：在第二介电层上形成多个第二通孔。
请参阅图14，图14为步骤S402对应一实施方式的剖视结构示意图。具体地，步骤S402的实施过程包括：在第二介电层50上形成多个第二通孔52。其中，在远离第一载板80的方向上，第二通孔52的内径逐渐增大，部分第二线层20从第二通孔52中露出。具体地，可以通过刻蚀的方式去除部分第二介电层50以形成第二通孔52。通过形成第二通孔52有助于执行步骤S403。
S403：在第二通孔的内壁以及与内壁相邻的部分第二介电层上填充导电金属以形成第三线层。
请参阅图15，图15为步骤S403对应一实施方式的剖视结构示意图。具体地，步骤S403的实施过程包括：在第二通孔52的内壁以及与内壁相邻的部分第二介电层50上填充导电金属以形成第三线层30，第三线层30的材质可以为铜或其他导电金属。其中，第三线层30包含多个第三金属线32，相邻第三金属线32之间电连接；另外，相邻第三金属线32之间具有第三间隔34，并且第三间隔34大于第二线层20中相邻第二金属线22之间的第二间隔24。通过将第三线层30中相邻第三金属线32之间的第三间隔34设置成大于第二线层20中相邻第二金属线22之间的第二间隔24，有助于在第三线层30远离第二线层20一侧设置其他器件或载板。
进一步地，请参阅图16，图16为步骤S403之后对应一实施方式的剖视结构示意图。具体地，步骤S403之后还包括：在第三线层30远离第一载板80一侧形成第三介电层60，第三介电层60覆盖第三线层30从第二介电层50中露出的部分，并填充第二通孔52。其中，第三介电层60的材质可以与第二介电层50的材质相同。第三介电层60可以对部分第三线层30起到一定的保护作用。进一步地，在第三介电层60远离第二线层20一侧设置第二载板90。第二载板90的材质可以与第一载板80的材质相同。
S104：去除第一载板，在第一线层远离第二线层一侧设置多个与连接芯片相连接的第一芯片。
请参阅图17，图17为步骤S104对应一实施方式的流程示意图。具体地，步骤S104包括：
S501：去除第一载板和保护层。
请结合图16参阅图18，图18为步骤S501对应一实施方式的剖视结构示意图。具体地，步骤S501的实施过程包括：去除第一载板80和剩余保护层11，以使得部分第一线层10和连接芯片100的第一功能面101露出。
S502：在第一线层和第一功能面远离第二线层一侧形成第四介电层，在所述第四介电层上形成多个第三开口。
请参阅图19，图19为步骤S502对应一实施方式的剖视结构示意图。具体地，步骤S502的实施过程包括：在第一线层10和第一功能面101远离第二线层20一侧形成第四介电层70，第四介电层70的材质可以和第三介电层60的材质相同。进一步地，在第四介电层70上形成多个第三开口71。其中，部分第一线层10以及连接芯片100的第一焊盘103通过第三开口71露出。通过设置第四介电层70可以对部分第一线层10起到一定的保护作用，并有助于执行步骤S503。
S503：提供多个第一芯片，在第一芯片的第二功能面上形成多个导电凸点，使得导电凸点与第一线层和连接芯片的第一焊盘电连接。
请结合图19参阅图20，图20为步骤S503对应一实施方式的剖视结构示意图。具体地，步骤S503的实施过程包括：提供多个第一芯片200，该第一芯片200包括相背设置第二功能面201和第二非功能面202，第二功能面201上设置多个第二焊盘203。其中，多个第一芯片200可以相同类型的芯片，也可以为不同类型的芯片。进一步地，在第一芯片200的第二功能面201上形成多个导电凸点205，导电凸点205与第一芯片200的第二焊盘203电连接。导电凸点205的材质可以为铜或其他导电金属。进一步地，将第一芯片200的第二功能面201朝向第四介电层70，使导电凸点205通过第三开口71与第一线层10或连接芯片100的第一焊盘103电连接。在本实施方式中，多个第一芯片200之间可以通过连接芯片100实现信息交互。并且，通过多线层结构，第一芯片200可以实现与基板或其他器件相连通。
本申请提出的扇出式封装方法包括将多个第一芯片200的第二功能面201朝向连接芯片100的第一功能面101，并使得第一芯片200的部分第二焊盘203与连接芯片100的第一焊盘103电连接。多个第一芯片200可以通过连接芯片100实现相互连通。连接芯片100的外围设置有第一线层10，第一线层10与第一芯片200电连接，第一线层10远离第一芯片200一侧还设置有第二线层，以实现载板或其他器件与多个第一芯片200相互连接。其中，先制作第一线层10再制作第二线层20，该方法可以有效解决靠近第一芯片200一侧线层表面的不平整问题，并且可以避免后续对靠近第一芯片200一侧线层表面进行平整化处理，大大降低了封装成本。
进一步地，请参阅图21，图21为步骤S503之后对应一实施方式的剖视结构示意图。具体地，步骤S503之后还包括：在第四介电层70远离第一线层10一侧形成塑封层72，塑封层72覆盖第一芯片200以及导电凸点205，以对其起到一定的固定和保护作用。其中，塑封层72的材质可以为环氧树脂等。
在另一实施方式中，请参阅图22，图22为步骤S503之后一实施方式的剖视结构示意图。具体地，步骤S503之后还包括：在第四介电层70远离第二载板一侧形成底填胶75，底填胶75至少填充第一芯片200与第四介电层70之间的部分，以对第一芯片200的第二功能面201以及导电凸点205起到一定的固定和保护作用。在形成底填胶75之后还包括形成塑封层72，具体步骤如上述实施例所述，在此不再赘述。
在又一实施方式中，请结合图22参阅图23，图23为步骤S503之后一实施方式的剖视结构示意图。具体地，步骤S503之后还包括：去除第二载板90，并在第三介电层60上形成多个第四开口64，部分第三线层30从第四开口64中露出。具体地，可以通过刻蚀的方式去除部分第三介电层60以形成第四开口64。进一步地，在第四开口64内形成焊球68。通过形成焊球68有助于本申请提出的扇出式封装器件与其他器件相连接。
可选地，请参阅图24，图24为本申请提出的扇出式封装方法又一实施方式的剖视结构示意图。具体地，在第三介电层60上形成多个第四开口64后，在第四开口64内通过溅射工艺形成导电柱66，导电柱66的一端与部分第三线层30电连接，另一端从第三介电层60中露出。进一步地，在导电柱66远离第三线层30一端形成焊球68。焊球68可以与基板或其他器件相连，以实现信息交互。
在又一实施方式中，请参阅图25，图25为本申请又一实施方式的剖视结构示意图。具体地，第三线层30的制作方式也可以与第二线层20的制作方式相同，即在形成第二线层20之后在第二线层20远离第一线层10一侧形成第二介电层50，第二介电层50覆盖第二线层20从第一介电层40中露出的部分。进一步地，在第二介电层50上形成多个第二通孔52。其中，第二通孔52的结构可参照图10中第一通孔42的结构，即在远离第二线层20的方向上，第二通孔52包括相互连通的第三子通孔54和第四子通孔56，并且第三子通孔54相对第四子通孔56靠近第二线层20，第三子通孔54的平均内径小于第四子通孔56的平均内径。并且，在远离第二线层20的方向上，第三子通孔54的内径逐渐增大。和/或，在远离第二线层20的方向上，第四子通孔56的内径相同。进一步地，在第二通孔52内填充导电金属以形成第三线层30。具体过程可参照图8中步骤S301-S303中第二线层20的制作过程，在此不再赘述。进一步地，执行步骤S104以形成完整的封装体。
可选地，在其他实施方式中，本申请提出的扇出式封装方法也可以制作其他层数的线层结构，例如仅制作两层线层结构。其中，具体制作过程可参照上述实施例中所描述的制作过程，在此不再赘述。
请参阅图26，图26为本申请提出的扇出式封装器件一实施方式的剖视结构示意图。本申请提出的扇出式封装器件包括：连接芯片100、第一芯片200、第一线层10和第二线层20。
具体而言，连接芯片100包括相背设置的第一功能面101和第一非功能面102，第一功能面101上设置有多个第一焊盘103。需要说明的是，图26中连接芯片100的第一功能面101上仅画出6个第一焊盘103，然而在实际应用中，连接芯片100的第一功能面101上可以包含多个第一焊盘103。
第一芯片200，位于连接芯片100的第一功能面101一侧。其中，第一芯片200包括相背设置的第二功能面201和第二非功能面202，第二功能面201上设置有多个第二焊盘203，部分第二焊盘203与部分连接芯片100的第一焊盘103电连接。需要说明的是图26中仅画出两个第一芯片200，然而在实际应用中，可以设置多个第一芯片200，多个第一芯片200的芯片类型可以相同也可以不同，并且多个第一芯片200通过连接芯片100实现相互连接。
请结合图26参阅图27，图27为图26中部分结构的放大示意图。具体地，第一线层10，围设在连接芯片100的外围，第一线层10与部分第一芯片200的第二焊盘203电连接。其中，第一线层10包括多个第一金属线12，相邻第一金属线12之间电连接；另外，相邻第一金属线12之间具有第一间隔14。第一线层10的材质可以为铜或其他导电金属。
请继续结合图26参阅图27，第二线层20位于第一线层10和连接芯片100背离第一芯片200一侧。其中，第二线层20包含多个第二金属线22，相邻第二金属线22之间电连接；另外相邻第二金属线22之间具有第二间隔24，且第一线层10中相邻第一金属线12之间的第一间隔14小于第二间隔24。需要说明的是，本申请提出的扇出式封装器件中，第一线层10先于第二线层20形成，即先制作围设在连接芯片100外围的第一线层10，然后在第一线层10远离第一芯片200一侧制作第二线层20。
本申请提出的扇出式封装器件包含多个第一芯片200，并且多个第一芯片200可以通过连接芯片100实现相互连通。连接芯片100的外围设置有第一线层10，第一线层10与第一芯片200电连接，第一线层10远离第一芯片200一侧还设置有第二线层20，以实现载板或其他器件与多个第一芯片200相互连接。本申请提出的扇出式封装器件先制作第一线层10在制作第二线层20可以有效解决靠近第一芯片200一侧线层表面的不平整问题，并且可以避免后续对靠近第一芯片200一侧线层表面进行平整化处理，大大降低了封装成本。
请继续结合图26参阅图27，本申请提出的扇出式封装器件还包括第一介电层40，位于第一线层10和连接芯片100背离第一芯片200一侧。其中，第一介电层40上设置有多个第一通孔42和多个第一开口15，部分第一线层10从第一通孔42中露出。第一开口15在连接芯片100上的投影位于连接芯片100内。第一介电层40的材质可以为聚酰亚胺、聚对苯撑苯并双恶唑纤维、苯并环丁烯或PSR材料等。第二线层20填充第一通孔42和第一开口15，且第二线层20的厚度与第一通孔42的深度相同。在本实施例中，在远离第一线层10的方向上，第一通孔42包括相互连通的第一子通孔44和第二子通孔46，且第一子通孔44相对第二子通孔46靠近第一线层10，第一子通孔44的平均内径小于第二子通孔46的平均内径。另外，在远离第一线层10的方向上，第一子通孔44的内径逐渐增大，即第一子通孔44靠近第一线层10一端的内径小于第一子通孔44另一端的内径。和/或，在远离第一线层10的方向上，第二子通孔46的内径相同。通过设置不同平均内径的第一子通孔44和第二子通孔46的结构、以及将第一子通孔44设置成在远离第一线层10的方向上内径逐渐增大的结构可以节省封装的成本并提高封装结构的稳定性。当然，在其他实施方式中，在远离第一线层10的方向上，第一子通孔44的内径也可以相同。
请继续结合图26参阅图27，本申请提出的扇出式封装器件还包括：第二介电层50和第三线层30。第二介电层50位于第二线层20远离第一线层10一侧。其中，第二介电层50上设置有多个第二通孔52，部分第二线层20从第二通孔52中露出。第二介电层50的材质可以与第一介电层40的材质相同。在远离第二线层20的方向上，第二通孔52的内径逐渐增大，该结构有助于提高扇出式封装器件的稳定性。第三线层30覆盖第二通孔52的内壁以及与内壁相邻的部分第二介电层50，第三线层30的厚度小于第二通孔52的深度。其中，第三线层30包括多个第三金属线32，相邻第三金属线32之间电连接，且相邻第三金属线32之间具有第三间隔34，且第三间隔34大于第二线层20中相邻第二金属线22之间的第二间隔24。通过设置该第三线层30的结构有助于其他器件或基板与第一芯片200相连接。
请继续参阅图26，本申请提出的扇出式封装器件还包括：第三介电层60，位于第三线层30背离第二线层20一侧。其中，第三介电层60覆盖第三线层30从第二介电层50中露出的部分，并填充第二通孔52，以对部分第三线层30起到一定的保护作用。在本实施方式中，第三介电层60上还设置有多个第三开口71，部分第三线层30从第三开口71中露出，第三开口71内设置有焊球68，以助于本申请提出的扇出式封装器件通过焊球68与其他器件或基板进行连接。
请继续参阅图26，本申请提出的扇出式封装器件还包括：多个导电凸点205和第四介电层70。多个导电凸点205的一端与第一芯片200的第二焊盘203电连接，另一端与部分第一线层10或连接芯片100的第一焊盘103电连接。第一芯片200可以通过多个导电凸点205与连接芯片100或第一线层10电连接。第四介电层70位于第一线层10和连接芯片100背离第二线层20一侧。其中，第四介电层70至少覆盖部分导电凸点205，以对导电凸点205、部分第一线层10以及部分连接芯片100起到一定的保护作用。第四介电层70的材质可以和第一介电层40的材质相同。
请继续参阅图26，本申请提出的扇出式封装器件还包括：塑封层72和底填胶75。底填胶75位于第四介电层70远离第一线层10一侧，并且覆盖导电凸点205从第四介电层70中露出的部分，以及至少覆盖第一芯片200的第二功能面201，以对导电凸点205以及第一芯片200的第二功能面201起到一定的固定和保护作用。塑封层72位于第四介电层70远离第一线层10一侧，塑封层72覆盖第一芯片200，以对第一芯片200起到一定的固定和保护作用。在本实施方式中，塑封层72还覆盖底填胶75，然而在其他实施方式中，也可以不设置底填胶75，直接由塑封层72覆盖导电凸点205从第四介电层70中露出的部分、以及第一芯片200的第二功能面201。
在另一实施方式中，请参阅图28，图28为本申请扇出式封装器件又一实施方式的剖视结构示意图。在本实施方式中，第三介电层60上设置有多个第三开口71，部分第三线层30从第三开口71中露出，第三开口71内设置有导电柱66，导电柱66的一端与部分第三线层30电连接，另一端从第三介电层60中露出，并且导电柱66从第三介电层60中露出的一端远设置有焊球68。
在另一实施方式中，请参阅图29，图29为本申请扇出式封装器件又一实施方式的剖视结构示意图。在本实施方式中，在远离第二线层20的方向上，第二通孔52包括相互连通的第三子通孔54和第四子通孔56，并且第三子通孔54相对第四子通孔56靠近第二线层20，第三子通孔54的平均内径小于第四子通孔56的平均内径。并且，在远离第二线层20的方向上，第三子通孔54的内径逐渐增大。和/或，在远离第二线层20的方向上，第四子通孔56的内径相同。第三线层30填充满所有第二通孔52，且第三线层30的厚度与第二通孔52的深度相同。
可选地，在其他实施方式中，本申请提出的扇出式封装器件中也可以包括其他层数的线层结构，例如可以仅包括第一线层和第二线层的结构，又或者在第三线层远离第二线层一端设置第四线层。其中，具体线层具体结构可参照上述实施例，在此不做赘述。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种扇出式封装方法，其特征在于，包括：
提供第一载板，所述第一载板包括相背设置的第一表面和第二表面，且所述第一表面包括中心区域和位于所述中心区域外围的外围区域；
在所述外围区域形成第一线层、以及在所述中心区域设置连接芯片，所述连接芯片包括相背设置的第一功能面和第一非功能面，所述第一功能面上设置有多个第一焊盘；其中，所述第一线层包含多个第一金属线，相邻第一金属线之间具有第一间隔；所述连接芯片的第一功能面朝向所述第一载板；
在所述第一线层和所述连接芯片远离所述第一载板一侧形成第二线层，所述第二线层与所述第一线层电连接；其中，所述第二线层包含多个第二金属线，相邻所述第二金属线之间具有第二间隔，且所述第一间隔小于所述第二间隔；
去除所述第一载板，在所述第一线层远离所述第二线层一侧设置多个与所述连接芯片相连接的第一芯片。
2.根据权利要求1所述的方法，其特征在于，所述在所述外围区域形成第一线层、以及在所述中心区域设置连接芯片的步骤，包括：
在所述第一表面上形成保护层，在所述保护层远离所述第一载板一侧形成光刻胶层；
在所述外围区域对应的所述光刻胶层上形成图案化的第一开口，部分所述保护层从所述第一开口中露出；
在所述第一开口内填充导电金属以形成第一线层，并去除所述光刻胶层；
去除所述中心区域对应位置处的所述保护层，将所述连接芯片设置在所述第一表面的所述中心区域，所述连接芯片的所述第一功能面朝向所述第一表面。
3.根据权利要求1所述的方法，其特征在于，所述在所述第一线层和所述连接芯片远离所述第一载板一侧形成第二线层的步骤，包括：
在所述第一载板设置有所述连接芯片一侧形成第一介电层，所述第一介电层覆盖所述第一线层和所述连接芯片；
在所述外围区域对应的所述第一介电层上形成多个第一通孔，以及在所述连接芯片对应所述第一介电层的位置处形成多个第二开口；其中，部分所述第一线层从所述第一通孔中露出；
在所述第二开口以及所述第一通孔内填充导电金属以形成所述第二线层。
4.根据权利要求3所述的方法，其特征在于，
在远离所述第一载板的方向上，所述第一通孔包括相互连通的第一子通孔和第二子通孔；且所述第一子通孔相对所述第二子通孔靠近所述第一线层，所述第一子通孔的平均内径小于所述第二子通孔的平均内径。
5.根据权利要求4所述的方法，其特征在于，
在远离所述第一载板方向上，所述第一子通孔的内径逐渐增大；和/或，在远离所述第一载板方向上，所述第二子通孔的内径相同。
6.根据权利要求3所述的方法，其特征在于，所述在所述第一线层和所述连接芯片远离所述第一载板一侧形成第二线层的步骤之后，包括：
在所述第二线层远离所述第一载板一侧形成第二介电层，所述第二介电层覆盖所述第二线层从所述第一介电层中露出的部分；
在所述第二介电层上形成多个第二通孔；其中，部分所述第二线层从所述第二通孔中露出；
在所述第二通孔的内壁以及与所述内壁相邻的部分所述第二介电层上填充所述导电金属以形成第三线层，所述第三线层的厚度小于所述第二通孔的深度；其中，所述第三线层包含多个第三金属线，相邻第三金属线之间具有第三间隔，且第三间隔大于所述第二间隔。
7.根据权利要求6所述的方法，其特征在于，所述在所述第二通孔的内壁以及与所述内壁相邻的部分所述第二介电层上填充所述导电金属以形成第三线层的步骤之后，包括：
在所述第三线层远离所述第一载板一侧形成第三介电层，所述第三介电层至少覆盖部分所述第三线层，并填充所述第二通孔；
在所述第三介电层远离所述第二线层一侧设置第二载板。
8.根据权利要求2所述的方法，其特征在于，所述去除所述第一载板，在所述第一线层远离所述第二线层一侧设置多个与所述连接芯片相连接的第一芯片的步骤，包括：
去除所述第一载板和保护层；
在所述第一线层和所述第一功能面远离所述第二线层一侧形成第四介电层，在所述第四介电层上形成多个第三开口；其中，部分所述第一线层以及所述连接芯片的所述第一焊盘通过所述第三开口露出；
提供多个所述第一芯片，所述第一芯片包括相背设置的第二功能面和第二非功能面，所述第二功能面上设置有多个第二焊盘；在多个所述第一芯片的第二功能面上形成多个导电凸点，所述导电凸点与所述第一芯片的第二焊盘电连接；
将所述第一芯片的所述第二功能面朝向所述第四介电层，使所述导电凸点通过所述第三开口与所述第一线层或所述连接芯片的所述第一焊盘电连接。
9.根据权利要求8所述的方法，其特征在于，所述在所述第一线层远离所述第二线层一侧设置多个与所述连接芯片相连接的第一芯片的步骤之后，包括：
在所述第四介电层远离所述第一线层一侧形成塑封层，所述塑封层至少覆盖所述第一芯片。
10.根据权利要求7所述的方法，其特征在于，包括：
去除所述第二载板；
在所述第三介电层上形成多个第四开口，部分所述第三线层从所述第四开口中露出；
在所述第四开口内形成焊球。
CN202210597940.8A 2022-05-27 2022-05-27 一种扇出式封装方法 Pending CN115020247A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210597940.8A CN115020247A (zh) 2022-05-27 2022-05-27 一种扇出式封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210597940.8A CN115020247A (zh) 2022-05-27 2022-05-27 一种扇出式封装方法

Publications (1)

Publication Number Publication Date
CN115020247A true CN115020247A (zh) 2022-09-06

Family

ID=83070937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210597940.8A Pending CN115020247A (zh) 2022-05-27 2022-05-27 一种扇出式封装方法

Country Status (1)

Country Link
CN (1) CN115020247A (zh)

Similar Documents

Publication Publication Date Title
TWI702663B (zh) 半導體裝置及其製造方法
US20230245975A1 (en) Semiconductor package and method of fabricating the same
US20100213599A1 (en) Semiconductor device and manufacturing method thereof
US11600564B2 (en) Redistribution substrate, method of fabricating the same, and semiconductor package including the same
TW202201695A (zh) 半導體封裝
KR20220033636A (ko) 반도체 패키지
KR20220009193A (ko) 반도체 패키지 장치
TWI802167B (zh) 半導體封裝結構及其製作方法
CN115527972A (zh) 高密度互联三维集成器件封装结构及其制造方法
CN115020247A (zh) 一种扇出式封装方法
CN115020372A (zh) 一种扇出式封装器件
TWI713165B (zh) 晶片封裝結構及其製造方法
CN114068506A (zh) 半导体封装件
CN113314505A (zh) 半导体封装及其制造方法
CN115132592A (zh) 一种扇出式封装方法
CN114975134A (zh) 一种扇出式封装方法
CN115116858A (zh) 一种扇出式封装方法
CN114975345A (zh) 一种扇出式封装器件
TWI788230B (zh) 電子封裝件及其製法
TWI787076B (zh) 半導體封裝結構及其形成方法
CN112635431B (zh) 封装结构及其形成方法
CN216958000U (zh) 半导体封装装置
TWI819440B (zh) 電子封裝件及其製法
US20240047337A1 (en) Printed circuit board, semiconductor package, and method of fabricating the same
TWI825790B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination