CN106328628A - 后钝化互连结构及其方法 - Google Patents

后钝化互连结构及其方法 Download PDF

Info

Publication number
CN106328628A
CN106328628A CN201610326249.0A CN201610326249A CN106328628A CN 106328628 A CN106328628 A CN 106328628A CN 201610326249 A CN201610326249 A CN 201610326249A CN 106328628 A CN106328628 A CN 106328628A
Authority
CN
China
Prior art keywords
pad
conductive
articulamentum
semiconductor device
support pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610326249.0A
Other languages
English (en)
Inventor
邱建嘉
邱铭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106328628A publication Critical patent/CN106328628A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件，包括包含衬底和接合焊盘的管芯。连接层设置在管芯上方。连接层包括支撑焊盘和导电沟道。导电沟道的部分至少部分地穿过支撑焊盘。至少一个介电区域，插入在所述支撑焊盘与所述导电沟道的部分之间。本发明实施例涉及后钝化互连结构及其方法。

Description

后钝化互连结构及其方法
技术领域
本发明实施例涉及后钝化互连结构及其方法。
背景技术
半导体集成电路(IC)工业已经经历了快速发展。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比先前一代更小且更复杂的电路。然而，这些进步已经增大了处理和制造IC的复杂程度，并且为了实现这些进步，需要IC处理和制造中的类似发展。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增大，而几何尺寸(即，使用制造工艺可以产生的最小组件)减小。
因此，半导体管芯需要具有封装在更小的面积内的越来越大的数量的I/O焊盘，并且I/O焊盘的密度快速增加。结果，半导体管芯的封装变得更加困难，这不利地影响封装的产量。使用后钝化互连(PPI)结构来对来自半导体管芯的连接件进行布线、增加I/O焊盘的数量、对凸块布局进行再分布和/或有助于与封装件接触。
现有的PPI可以结构遭受电路布线中的短路的风险。例如，现有的PPI结构具有不太灵活的电路布线能力。结果，会需要更多的PPI层来提供更多的布线面积，以克服信号完整性问题，这会需要更小的工艺窗并且导致更高的成本。
发明内容
根据本发明的一个实施例，提供了一种半导体器件，包括：管芯，包括衬底和接合焊盘；以及连接层，设置在所述管芯上方，其中，所述连接层包括：支撑焊盘；导电沟道，其中，所述导电沟道的部分至少部分地穿过所述支撑焊盘；和至少一个介电区域，插入在所述支撑焊盘与所述导电沟道的所述部分之间。
根据本发明的另一实施例，还提供了一种半导体器件，包括：管芯，包括多层互连(MLI)结构，其中，所述MLI结构包括第一导电组件和第二导电组件；连接层，设置在所述管芯上方，其中，所述连接层包括支撑焊盘，其中，所述支撑焊盘电连接至所述MLI结构的所述第一导电组件，其中，所述支撑焊盘具有从所述支撑焊盘的边缘延伸至位于所述支撑焊盘内的点处的开口，所述开口包括：连续的导电平面路径，其中，所述连续的导电平面路径电连接至所述MLI结构的所述第二导电组件；以及至少一个介电组件，插入在所述连续的导电平面路径与所述支撑焊盘之间。
根据本发明的又另一实施例，还提供了一种方法，包括：提供管芯，其中，所述管芯包括衬底和位于所述衬底上方的接合焊盘；在所述管芯上方形成连接层，其中，所述的形成所述连接层包括：在所述管芯上方沉积介电材料的介电层；图案化所述介电层，其中，所述图案化所述介电层包括：形成支撑焊盘区域；和形成导电沟道区域，其中，所述导电沟道区域的部分至少部分地穿过所述支撑焊盘区域，其中，至少一个介电区域插入在所述导电沟道区域的所述部分与所述支撑焊盘之间；以及利用导电材料来填充所述支撑焊盘区域和所述导电沟道区域，其中，所述导电材料的所述支撑焊盘区域形成支撑焊盘，并且其中，所述导电材料的所述导电沟道区域形成导电沟道。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是示出了根据本发明的一个或多个方面的形成半导体器件或其部分的方法的实施例的流程图。
图2是根据本发明的实施例的半导体器件的一部分的截面图。
图3A至图3B是根据一些实施例的在形成钝化层和第一保护层之后的半导体器件的一部分的截面图。
图4是根据一些实施例的在形成底部PPI结构之后的半导体器件的一部分的截面图。
图5A是根据一些实施例的在形成上部PPI结构的第一上部连接层之后的半导体器件的一部分的截面图。图5B是根据一些实施例的沿着图5A的线A-A'的半导体器件的一部分的截面图。
图6A和图6C是根据一些实施例的在形成上部PPI结构的上部中间层之后的半导体器件的一部分的顶视图。图6B和图6D是根据一些实施例的分别沿着图6A的线B-B'和沿着图6C的线C-C'的半导体器件的一部分的截面图。
图7A至图7D是根据一些实施例的在形成上部PPI结构的第二上部连接层之后的半导体器件的一部分的截面图。
图8是根据一些实施例的在形成第二保护层之后的半导体器件的一部分的截面图。
图9A是根据一些实施例的在形成凸块下金属化(UBM)层之后的半导体器件的一部分的截面图。图9B至图9C是根据一些实施例的在形成UBM层之后的半导体器件的一部分的顶视图。
图10A至图10B是根据一些实施例的在沉积导电凸块之后的半导体器件的一部分的截面图。
图11A至图11E是根据一些实施例的半导体器件的一部分的顶视图。
图12A至图12C是根据一些实施例的分别沿着图11A的线D-D'、E-E'和F-F'的同一半导体的一部分的截面图。
图13和图14是根据一些实施例的封装件的一部分的截面图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间可以形成附加部件使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
还应该注意，本发明以具有包括扇出式再分布线的PPI结构的集成扇出式(InFO)封装件的形式示出实施例。受益于本发明的各方面，本领域普通技术人员可以认识到半导体器件的其他实例。例如，如本文所描述的一些实施例还可以应用于具有包括扇入式再分布线的PPI结构的晶圆级封装件。又例如，如本文所描述的一些实施例还可以应用于三维(3D)封装件，其中芯片彼此垂直堆叠。
下文参考图1至图14描述用于形成PPI结构的技术。在各个视图和说明性实施例中，类似的参考标号用于标示类似的元件。
参考图1，其中示出了用于形成PPI结构的方法100的一个实施例的流程图。方法100开始于框102，其中，在衬底上形成或部分地形成器件或器件的一部分。参考图2的实例，在框102的实例中，提供器件200。器件200包括：衬底202(还被称为晶圆)；多个半导体器件204，形成在衬底202中或上；互连结构210，形成在衬底202的一侧上方；以及多个导电焊盘220，形成在互连结构210上方。
衬底202可以是诸如硅衬底的半导体衬底。衬底202可以包括各种层，包括形成在半导体衬底上方的导电或绝缘层。取决于本领域已知的设计要求，衬底可以包括各种掺杂配置。衬底还可以包括其他的半导体，诸如锗、碳化硅(SiC)、硅锗(SiGe)或金刚石。可选地，衬底可以包括化合物半导体和/或合金半导体。此外，衬底可以可选地包括外延层(epi层)，衬底可以是应变的以增强性能，衬底可以包括绝缘体上硅(SOI)结构和/或具有其他合适的增强部件。
形成在衬底202中或上的半导体器件204可以包括：有源组件，诸如场效应晶体管(FET)或双极结型晶体管(BJT)；或无源组件，诸如电阻器、电容器或电感器。器件200可以包括数百万或数十亿的这些半导体器件，但是为了简化的目的，图2中仅示出了一些。
在衬底202的一侧上方形成互连结构210。参考图2的实例，衬底202具有前侧206(或正面)和背侧(或背面)208。前侧和背侧是相对的，可以在前侧和背侧的任一侧上或两者上形成互连结构。在实例中，在衬底202的前侧206上方形成互连结构210。互连结构210还可以被认为是衬底202的一部分。互连结构210包括多个图案化的介电层和导电层，用于在器件200的各个掺杂的部件、电路和输入/输出端之间提供互连件(如，引线)。例如，互连结构210包括层间介电层(ILD)212和多层互连(MLI)结构214。ILD 212可以包括氧化硅、低k介电材料、其他合适的介电材料或它们的组合。
MLI结构214包括诸如接触件、通孔和导电线的导电互连部件。为了说明的目的，图2示出了多个导电线216(还被称为金属线或金属互连件)和接触件/通孔218，应该理解，示出的导电线216和接触件/通孔218仅为示例性的，并且导电线216和接触件/通孔218的实际位置、数量和配置可以根据设计和制造需求而改变。MLI结构214包括通过合适的方法形成的导电线，合适的方法包括物理汽相沉积(PVD)、化学汽相沉积(CVD)、原子层沉积(ALD)、镀敷、溅射和/或其他合适的工艺。通常，通过诸如光刻和蚀刻工艺的合适的工艺来限定MLI结构214。MLI结构214的导电线和/或通孔可以包括多层，诸如阻挡层、晶种层、附着层和/或其他合适的部件。在实施例中，MLI结构214包括铜的导电线216。MLI结构214的其他合适的组分包括铝、铝/硅/铜合金、金属硅化物(诸如，硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或它们的组合)、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金、银和/或它们的组合。
在互连结构210上方形成多个导电焊盘220。导电焊盘220可以称为接合焊盘。导电焊盘220可以包括诸如铝(Al)的金属材料，而且在可选的实施例中，可以包括其他的导电材料。每一个导电焊盘220都电连接至至少一个半导体器件204，使得可以建立半导体器件204与外部器件之间的电连接。可以通过包括一个或多个导电线216和一个或多个接触件/通孔218的互连结构210来完成连接。
方法100进行至框104，其中在包含多个半导体器件的衬底上方形成钝化层。在框104的实施例中，第一保护层形成在导电焊盘上方的钝化层上方。图3A示出了器件200，其中在互连结构210上方和导电焊盘220上方形成钝化层300，并且在导电焊盘220上方的钝化层300上方形成第一保护层302。在钝化层300和第一保护层302的一部分中形成开口304，并且开口304暴露导电焊盘220的一部分。
如图3A的实例所示，钝化层300可以覆盖导电焊盘220的周边部分，同时通过相应的开口304暴露导电焊盘220的至少一部分。钝化层300可以对器件200的多个部件和器件提供密封功能，使得它们不太可能被外部组件侵蚀或损坏。例如，钝化层300可以防止水分、灰尘和其他污染颗粒达到器件200内部，这些物质会降低器件200的性能和/或缩短其寿命。在实施例中，钝化层300的厚度在介于大约8微米(μm)与大约30μm之间的范围内。
钝化层300可以包括氮化硅或氧化硅材料或它们的组合。可以通过包括如下技术的工艺来形成钝化层300：化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、等离子体增强的化学汽相沉积(PECVD)、旋涂、它们的组合和/或其他合适的技术。
在框104的实施例中，在钝化层上设置保护层。使用图3A的实例，在钝化层300上方形成第一保护层302，通过相应的开口304暴露导电焊盘220的至少一部分。
第一保护层302可以是聚合物层。在又一实施例中，第一保护层302是聚酰亚胺层。第一保护层302可以包括酰亚胺单体的聚合物，例如，苯四甲酸二酐单体。在实施例中，第一保护层302的厚度在介于大约5μm与大约30μm之间的范围内。在一些实施例中，使用旋涂方法和/或合适的沉积方法来形成第一保护层302。例如，通过湿蚀刻或干蚀刻工艺来图案化和蚀刻第一保护层，并且通过相应的开口304来暴露导电焊盘220的至少一部分。
参考图3B的实例，在实施例中，在器件200的衬底202、互连结构210、钝化层300和第一保护层302周围设置成型材料306。成型材料306可包括模塑料、成型底部填充物、环氧树脂、树脂和/或其他合适的材料。成型材料306的顶面可以与第一保护层302的顶面具有相同的高度。成型材料306可以包括在3D封装件中提供贯穿管芯连接件的衬底贯通孔(TSV)结构308。
方法100进行至框106，其中形成底部PPI结构。底部PPI结构是形成在第一钝化层和导电焊盘上方的多个导电线和周围的介电层。在一些实施例中，底部PPI结构连接至导电焊盘。在一些实施例中，底部PPI结构可以用作电源线、再分布线(RDL)、电感器、电容器、伪线、地线、信号线或其他的功能或任何无源组件。
作为框106的实例，图4示出了器件200，其中在第一保护层302和成型材料306上方形成底部PPI结构400。底部PPI结构400包括导电区域402、第一底部连接层403(还被称为第一底部RDL层)、第二底部连接层405(还被称为第二底部RDL层)以及第三底部连接层407(还被称为第三底部RDL层)。
导电区域402填充形成在导电焊盘(如，接合焊盘)上面的相应的开口。如图4的实例所示，导电区域402包括导电区域402a和402b。导电区域402a和402b填充导电焊盘220a和220b上面的相应的开口，并且分别与导电焊盘220a和220b直接物理接触并且电连接。
在第一保护层302、成型材料306和导电区域402上方形成底部PPI结构400的第一底部连接层403。第一底部连接层403包括具有导电接触件/通孔404a、404b和404c的导电接触件/通孔404。导电接触件/通孔404可以连接至导电区域402和TSV结构308。在实施例中，导电接触件/通孔404a、404b和404c分别与导电区域402a、导电区域402b和TSV结构308直接物理接触并且电连接。第一底部连接层403还包括绝缘层410。在一些实施例中，绝缘层410围绕导电接触件/通孔404并且使导电接触件/通孔404电绝缘。
底部PPI结构400的第二底部连接层405形成在第一底部连接层403上方，并且包括具有示例性导电线406a、406b和406c的导电线406。导电线406可以连接至第一底部连接层403中的导电接触件/通孔404。在实施例中，导电线406a、406b和406c分别与导电接触件/通孔404a、404b和404c直接物理接触并且电连接。第二底部连接层405还包括绝缘层412。在一些实施例中，绝缘层412围绕导电线406并且使导电线406的部分电绝缘。
底部PPI结构400的第三底部连接层407形成在第二底部连接层405上方，并且包括具有示例性导电接触件/通孔408a、408b和408c的导电接触件/通孔408。导电接触件/通孔408连接至第二底部连接层中的导电线406。在一些实施例中，导电接触件/通孔408a、408b和408c分别与导电线406a、406b和406c直接物理接触并且电连接。第三底部连接层407还包括绝缘层414。在一些实施例中，绝缘层414围绕导电接触件/通孔408并且使导电接触件/通孔408电绝缘。
多个底部连接层403、405和407仅是示例性的，并且不意欲限制下文所要求的明确列出的内容之外的内容。底部PPI结构400可以包括任何数量的层。在一些实施例中，底部PPI结构400可以包括位于含铜层顶部上的含镍层。例如，底部PPI结构400的包括导电区域402、导电接触件/通孔404、导电线406和导电接触件/通孔408的导电结构可以包括(但不限于)铜、铝、铜合金或其他合适的导电材料。底部PPI结构400的包括绝缘层410、412和414的绝缘结构可以包括氧化硅、具有诸如约小于2.5的介电常数(k)(如，超低k(ELK))的介电常数的材料、氮化硅、氮氧化硅、聚酰亚胺、旋涂玻璃(SOG)、掺杂氟的硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、掺杂碳的氧化硅(SiOC)、(加利福尼亚州的圣克拉拉应用材料公司)、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯、BCB(双苯并环丁烯)、SiLK(密歇根州米特兰的陶氏化学公司)和/或其他合适的材料。
底部PPI结构400可以包括通过合适的方法形成的导电线和接触件/通孔，合适的方法包括物理汽相沉积(PVD)、化学汽相沉积(CVD)、原子层沉积(ALD)、镀敷、溅射和/或其他合适的工艺。通过诸如光刻和蚀刻工艺的合适的工艺来限定底部PPI结构400。
方法100进行至框108，其中形成上部PPI结构的第一上部连接层(还被称为第一上部RDL层)。除了第一上部连接层之外，上部PPI结构还包括上部中间层和第二上部连接层，这将在下文中参考图6A至图7D进行详细地讨论。在一些实施例中，上部PPI结构可以用作电源线、再分布线(RDL)、电感器、电容器、伪线、地线、信号线或其他的功能或任何无源组件。在一些实施例中，上部PPI结构可以用于支撑凸块结构并且分配机械应力，这将在下文中参考图9A至图9C进行讨论。
现在参考图5A至图5B，仅仅为了说明的目的，图5A至图5B示出了在形成第一上部连接层500之后的器件200。图5A提供了第一上部连接层500的一部分的顶视图。图5B是根据一些实施例的沿着图5A的线A-A'的器件200的一部分的截面图。参考框108和图5A至图5B的实例，第一上部连接层500包括介电区域502。第一上部连接层500还包括：导电组件，包括具有开口512的支撑焊盘504、包括导电沟道508的导电沟道(还被称为导电路径)以及包括导电线510的导电线。
如图5A的实例所示，支撑焊盘504中有开口512。开口512从支撑焊盘504的边缘516延伸至支撑焊盘504内的点514处。开口512包括部分地穿过支撑焊盘504的导电沟道508的第一部分。开口512还包括设置在导电沟道508的第一部分与支撑焊盘504之间的介电区域506。在一些实施例中，支撑焊盘504与导电沟道508不直接物理接触。在一些实施例中，至少通过介电区域506使支撑焊盘504与导电沟道508电隔离。在各个实施例中，如下文参考图11A至图11E所更加详细讨论的，支撑焊盘504可以不具有或具有一个或多个开口。在一些实施例中，第一上部连接层500可以包括具有一个或多个开口的支撑焊盘504。一个或多个开口可以包括：部分或完全穿过支撑焊盘504的一个或多个导电沟道，和使一个或多个导电沟道与支撑焊盘504隔离的一个或多个介电区域。在各个实施例中，支撑焊盘504可以具有各种形状(如，圆形、矩形或包括被介电区域和/或导电沟道分离为多个部分的形状)。在各个实施例中，支撑焊盘504可以用作电源引线、伪引线、地引线、信号引线或其他功能。在一些实施例中，支撑焊盘504可以用于对将要形成在支撑焊盘504上方的凸块结构提供机械支撑、增大上部PPI结构的强度以及分配机械应力，这些将在下文中参考图9A至图9C进行讨论。
第一上部连接层500的包括支撑焊盘504、导电沟道508和导电线510的导电组件可以与底部PPI结构400中的各个组件接触并且连接。在一些实施例中，支撑焊盘504连接至导电焊盘220a，同时导电沟道508连接至导电焊盘220b。在图5B示出的实例中，支撑焊盘504的底面与导电接触件/通孔408a的顶面直接物理接触。通过穿过底部PPI结构400的连续的导电路径，包括使用导电接触件/通孔408a和404a、导电线406a以及导电区域402a，使支撑焊盘504电连接至导电焊盘220a。此外，通过穿过导电焊盘220a和MLI结构214的连续的导电路径，包括使用接触件/通孔218a和导电线216a，使支撑焊盘504电连接至半导体器件204a(如，晶体管或二极管)。还如图5B的实例所示，通过底部PPI结构400，包括使用导电接触件/通孔408b和404b、导电线406b以及导电区域402b，使导电沟道508连接至导电焊盘220b，这与以上连接支撑焊盘504与导电焊盘220a所讨论的连接不同。此外，通过穿过导电焊盘220b和MLI结构214的连续的导电路径，包括使用接触件/通孔218b和导电线216b，使导电沟道508电连接至半导体器件204b(如，晶体管或二极管)。而且，在图5B所示的实例中，导电线510连接至TSV结构308。如图5B所示，导电线510的底面与导电接触件/通孔408c的顶面直接物理接触。通过底部PPI结构400，包括使用导电接触件/通孔408c和404c以及导电线406c，使导电线510电连接至TSV结构308。
可以使用在支撑焊盘504与衬底202中的半导体器件204和/或TSV结构308之间提供连接的多个其他的实施例。此外，可以使用在导电沟道508与衬底202中的半导体器件204和/或TSV结构308之间提供连接的多个其他的实施例。应该注意，图5A至图5B中所示的配置和连接仅是示例性的，并且不意欲限制下文所要求的明确列出的内容之外的内容。本领域的技术人员应该理解，根据给定的器件设计或工艺技术或其他的工艺条件，可以期望并且选择其他的配置和连接。在一些实施例中，基于电路布线和/或信号完整性要求来选择配置和连接。在实施例中，通过连续的导电路径(导电线或通孔)使支撑焊盘504连接至衬底202中的第一半导体器件204(如，晶体管或二极管)，并且不通过连续的导电路径(导电线或通孔)使导电沟道508连接至衬底202的第一半导体器件204。在又一实施例中，通过连续的导电路径(导电线或通孔)使支撑焊盘504连接至第一接合焊盘220a，并且不通过连续的导电路径(导电线或通孔)使导电沟道508连接至第一接合焊盘220a。在实施例中，通过连续的导电路径(导电线或通孔)使导电沟道508连接至衬底202中的第二半导体器件204(如，晶体管或二极管)，并且不通过连续的导电路径(导电线或通孔)使支撑焊盘504连接至衬底202的第二半导体器件204。在又一实施例中，通过连续的导电路径(导电线或通孔)使导电沟道508连接至第二接合焊盘220b，然而不通过连续的导电路径(导电线或通孔)使支撑焊盘504连接至第二接合焊盘220b。在又另一实施例中，通过连续的导电路径(导电线或通孔)使支撑焊盘504连接至MLI结构214的第一导电组件，并且通过连续的导电路径(导电线或通孔)使导电沟道508连接至MLI结构214的第二导电组件，该第二导电组件与MLI结构214的第一导电组件不同。在又另一实施例中，通过连续的导电路径使支撑焊盘504和导电沟道508中的一个连接至在3D封装件中提供贯穿管芯的连接件的TSV结构308，这将在下文中参考图14进行讨论，然而不通过连续的导电路径使支撑焊盘504和导电路径508中的另一个连接至TSV结构308。
在实施例中，器件200中的底部PPI结构400不包括一个或多个底部连接层403、405和407，例如，可以在第一保护层302、成型材料306和导电区域402上方直接形成第一上部连接层500。例如，第一上部连接层500的底面可以分别与第一保护层302、成型材料306和导电区域402的顶面直接物理接触。
在实施例中，第一上部连接层500的包括支撑焊盘504、导电沟道508和/或导电线510的导电组件可以与随后在第一上部连接层500上方的上部中间层600中形成的导电线和/或导电接触件/通孔直接物理接触，这将在下文中参考图6A至图6D进行详细地讨论。第一上部连接层500的包括支撑焊盘504、导电沟道508和/或导电线510的导电组件可以与随后在上部中间层上方形成的层和结构(例如，第二上部连接层和凸块结构)中的导电结构电连接，这将在下文中参考图7至图10B进行详细地讨论。支撑焊盘504可以对将要形成在支撑焊盘504上方的凸块结构提供机械支撑。在一个实施例中，支撑焊盘504(包括开口512中的介电区域506以及同时考虑导电沟道508的穿过支撑焊盘504的一部分)，具有约大于50％的导电密度。
第一上部连接层500中的包括支撑焊盘504、导电沟道508和/或导电线510的导电组件可以包括铜。适用于支撑焊盘504和导电沟道508中的内含物的其他材料的实例包括铝、铝/硅/铜合金、金属硅化物(诸如，硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或它们的组合)、铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅和/或它们的组合。支撑焊盘504、导电沟道508和/或导电线510可以包括相同的材料或包括彼此不同的材料。
介电区域502和506可以包括氧化硅、具有诸如约小于2.5的介电常数(k)(如，超低k(ELK))的介电常数的材料、氮化硅、氮氧化硅、聚酰亚胺、旋涂玻璃(SOG)、掺杂氟的硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、掺杂碳的氧化硅(SiOC)、(加利福尼亚州的圣克拉拉应用材料公司)、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯、BCB(双苯并环丁烯)、SiLK(密歇根州米特兰的陶氏化学公司)、聚酰亚胺和/或其他合适的材料。介电区域502和506可以包括相同的材料或不同的材料。
可以通过使用传统的光刻技术(包括形成光刻胶层、烘焙工艺、曝光工艺、显影工艺和/或其他合适的处理)图案化沉积在底部PPI结构400上方的介电层来形成第一上部连接层500。
可选地，可以通过在底部PPI结构400上方形成一个固体导电层来形成第一上部连接层500。可以使用一个或多个图案化工艺(如，光刻工艺)蚀刻或图案化固体导电层，以形成包括支撑焊盘504、导电沟道508和/或导电线510的导电组件。然后在图案化的导电层上沉积介电材料。例如，然后可以使用CMP来回蚀刻和/或处理介电层，以形成介电区域502和506。
方法100进行至框110，其中在第一上部连接层500上方形成上部PPI结构的上部中间层(还被称为上部中间RDL层)。参考图6A至图6D的实例，示出了器件200，其中在第一上部连接层500上方形成上部中间层600。上部中间层600包括介电层606中的导电接触件/通孔602和604。图6A和图6C分别是两个实施例的上部中间层600和第一上部连接层500的一部分的顶视图。图6B是沿着图6A的线B-B'的器件200的第一实施例的一部分的截面图，并且图6D是沿着图6C的线C-C'的器件200的第二实施例的一部分的截面图。
导电接触件/通孔602和604可以连接至以上参考框104所讨论的第一上部连接层500中的各个组件，该第一上部连接层包括支撑焊盘504、导电沟道508和导电线510。现在参考图6A和图6B，在一个实施例中，导电接触件/通孔602的底面与开口512内部的区域中的导电沟道508直接物理接触。如图6B所示，通过第一上部连接层500中的导电沟道508和底部PPI结构400(包括使用导电接触件/通孔408a和404a、导电线406a和导电区域402a)，使导电接触件/通孔602电连接至导电焊盘220a。还如图6B所示，导电接触件/通孔604的底面与导电线510直接物理接触并且电连接。通过第一上部连接层500中的导电线510和底部PPI结构400中的导电接触件/通孔408c和404c以及导电线406c使导电接触件/通孔604电连接至TSV结构308。
现在参考图6C和图6D，在可选的实施例中，导电接触件/通孔602的底面与支撑焊盘504直接物理接触并且电连接。如图6C和图6D所示，通过第一上部连接层500中的支撑焊盘504和底部PPI结构400(包括使用底部PPI结构400中的导电接触件/通孔408a和404a、导电线406a和导电区域402a)，使导电接触件/通孔602电连接至导电焊盘220a。如图6C所示，在一些实施例中，导电接触件/通孔604的底面与未在开口512内部的区域中的导电沟道508直接物理接触并且电连接。
应该注意，图6A至图6D中所示的配置和连接仅是示例性的，并且不意欲限制下文所要求的明确列出的内容之外的内容。本领域的技术人员应该理解，可以使用上部中间层600中的导电接触件/通孔以及第一上部连接层500中的支撑焊盘、导电沟道和导电线的其他配置。在一些实施例中，根据给定的器件设计或工艺技术或其他的工艺条件来选择配置。在一些实施例中，基于电路布线和/或信号完整性要求来选择配置。在实施例中，通过连续的导电路径(导电线或通孔)使导电沟道508连接至衬底202中的一个半导体器件204(如，使用导电焊盘220a)，并且通过另一连续的导电路径(导电线或通孔)使支撑焊盘504连接至衬底202中的另一半导体器件204(如，使用导电焊盘220b)。
上部中间层600的导电接触件/通孔可以与随后在上部中间层600上方形成的层和结构(例如，第二上部连接层和凸块结构)中的导电结构直接接触和/或电连接，这将在下文中参考图7至图10B进行详细地讨论。
导电接触件/通孔602和604可以包括铜。用于导电接触件/通孔中的内含物的合适的材料与用于以上参考图5A至图5B所讨论的支撑焊盘504、导电沟道508和导电线510的合适的材料基本类似。
介电区域606可以包括氧化硅、低k介电材料、其他合适的介电材料或它们的组合。用于介电区域606中的内含物的合适的材料与用于以上参考图5A至图5B所讨论的介电区域502和506的合适的材料基本类似。
可以通过使用传统的光刻技术(包括形成光刻胶层、烘焙工艺、曝光工艺、显影工艺和/或其他合适的处理)图案化沉积在第一上部连接层500上方的介电层来形成上部中间层600。
方法100进行至框112，其中在上部中间层上方形成第二上部连接层(还被称为第二上部RDL层)。现在参考图7A至图7D，示出了器件200的各个实施例，其中在上部中间层600上方形成上部PPI结构708的第二上部连接层700。如图7A至图7D的实例所示，第二上部连接层700包括接合焊盘(landing pad)702、导电线704和介电区域706。
如图7A所示，在实施例中，接合焊盘702的底面与导电接触件/通孔602直接物理接触。通过导电接触件/通孔602、导电沟道508以及底部PPI结构(包括导电接触件/通孔408a和404a、导电线406a和导电区域402a)，使接合焊盘702电连接至导电焊盘220a。还如图7A所示，导电线704的底面与导电接触件/通孔604直接物理接触。通过导电接触件/通孔604、导电线510以及底部PPI结构(包括导电接触件/通孔408c和404c、导电线406c)，使导电线704电连接至TSV结构308。如图7A所示，支撑焊盘504的底面与导电接触件/通孔408b的顶面直接物理接触。通过包括导电接触件/通孔408b和404b、导电线406b以及导电区域402b的底部PPI结构使支撑焊盘504电连接至导电焊盘220b。
如图7B所示，在实施例中，接合焊盘702的底面与导电接触件/通孔602直接物理接触，反过来该导电接触件/通孔与支撑焊盘504直接物理接触。通过导电接触件/通孔602、支撑焊盘504以及底部PPI结构(包括导电接触件/通孔408b和404b、导电线406b和导电区域402b)，使接合焊盘702电连接至导电焊盘220b。还如图7B所示，导电沟道508的底面与导电接触件/通孔408a的顶面物理接触。通过包括导电接触件/通孔408a和404a、导电线406a以及导电区域402a的底部PPI结构使导电沟道508电连接至导电焊盘220a。
如图7C所示，在实施例中，接合焊盘702的底面与导电接触件/通孔602直接物理接触，反过来该导电接触件/通孔与导电线510直接物理接触。通过导电接触件/通孔602、导电线510和底部PPI结构400中的组件使接合焊盘702电连接至导电焊盘220b。还如图7C所示，与图6D所示的实施例类似，通过包括导电接触件/通孔408a和404a、导电线406a以及导电区域402a的底部PPI结构400使支撑焊盘504电连接至导电焊盘220a。
如图7D所示，在实施例中，接合焊盘702的底面与导电接触件/通孔602直接物理接触，反过来该导电接触件/通孔与导电线510直接物理接触。通过导电接触件/通孔602、导电线510以及底部PPI结构400(包括导电接触件/通孔408c和404c、导电线406c)，使接合焊盘702电连接至TSV结构308。还如图7D所示，与图6D所示的实施例类似，通过包括导电接触件/通孔408a和404a、导电线406a以及导电区域402a的底部PPI结构400使支撑焊盘504电连接至导电焊盘220a。
可以使用在接合焊盘702与衬底202中的半导体器件204之间提供连接的多个其他的实施例。应该注意，图7A至图7D中所示的配置和连接仅是示例性的，并且不意欲限制下文所要求的明确列出的内容之外的内容。本领域的技术人员应该理解，根据给定的器件设计或工艺技术或其他的工艺条件，可以期望并且选择其他的配置和连接。在一些实施例中，基于电路布线和/或信号完整性要求来选择配置和连接。在实施例中，通过连续的导电路径(导电线或通孔)使接合焊盘702连接至支撑焊盘504和导电沟道508中的一个。在又一实施例中，不通过连续的导电路径使接合焊盘702连接至支撑焊盘504和导电沟道508中的任一个。在又另一实施例中，通过不同的连续的导电路径(如，不同的导电线和/或通孔)使接合焊盘702连接至支撑焊盘504和导电沟道508两者。在又另一实施例中，通过连续的导电路径使接合焊盘702连接至导电线510。在又另一实施例中，通过连续的导电路径使接合焊盘702连接至MLI结构214的第一组件。可以通过连续的导电路径使支撑焊盘504连接至MLI结构214的第二组件。可以通过连续的导电路径使导电沟道508连接至MLI结构214的第三组件。在又另一实施例中，可以通过不同的连续的导电路径使接合焊盘702、支撑焊盘504、导电沟道508和/或导电线510分别连接至MLI结构214的相同的组件或连接至MLI结构214的不同的组件。在又另一实施例中，可以通过连续的导电路径使接合焊盘702连接至在3D封装件中提供贯穿管芯的连接件的TSV结构，这将在下文中参考图14进行详细地描述。
如下文参考图9B至图9C所详细地讨论的，对于上部PPI结构708的强度和机械应力的分配来说，包括第一上部连接层500、上部中间层600和第二上部连接层700的上部PPI结构708的组件(如，接合焊盘702和支撑焊盘504)的尺寸和位置是重要的。在一些实施例中，接合焊盘702的中心与支撑焊盘504的中心基本垂直对准。在一些实施例中，接合焊盘702的顶视图与支撑焊盘504的顶视图基本重叠。在一些实施例中，接合焊盘702的顶视图具有比支撑焊盘504的顶视图的面积小的面积。在一个实例中，接合焊盘702的顶视图完全被支撑焊盘504的顶视图包围。在一些实施例中，支撑焊盘504具有比接合焊盘702的宽度大的宽度。在一个实例中，支撑焊盘504的宽度与接合焊盘702的宽度之间的差值约大于40μm。
接合焊盘702和导电线704可以包括铜。用于接合焊盘702和导电线704的内含物的合适的材料与用于以上参考图5A至图5B所讨论的支撑焊盘504、导电沟道508和导电线510的合适的材料基本类似。
介电区域706可以包括氧化硅、低k介电材料、其他合适的介电材料或它们的组合。用于介电区域706中的内含物的合适的材料与用于以上参考图5A至图5B所讨论的介电区域502和506的合适的材料基本类似。
可以通过使用传统的光刻技术(包括形成光刻胶层、烘焙工艺、曝光工艺、显影工艺和/或其他合适的处理)图案化沉积在上部中间层600上方的介电层来形成第二上部连接层700。
可选地，可以通过在上部中间层600上方形成一个固体导电层来形成第二上部连接层700。可以使用一个或多个图案化工艺(如，光刻工艺)蚀刻或图案化固体导电层，以形成接合焊盘702和导电线704。然后在图案化的导电层上沉积介电材料。例如，然后可以使用CMP来回蚀刻和/或处理介电层，以形成介电区域706。
方法100进行至框114，其中在第二上部连接层上方形成第二保护层。现在参考图8的实例，示出了器件200，其中在第二上部连接层700上方形成第二保护层800。第二保护层800可以包含多个层，以对下面的材料提供保护。如图8所示，第二保护层800包括保护区域802和开口804。
在实施例中，第二保护层800的厚度在介于大约5μm与大约30μm之间的范围内。在第二保护层800的位于接合焊盘702上方的部分中形成开口804。第二保护层800中的开口804暴露接合焊盘702的顶面的至少一部分。在实施例中，凸块结构可以设置在第二保护层800上方并且至少部分填充第二保护层800中的开口804，并且凸块结构的底面可以与接合焊盘702的顶面的一部分直接物理接触，这将在下文中参考图9A至图10B进行详细地描述。
保护区域802可以包括酰亚胺单体的聚合物。用于保护区域802中的内含物的合适的材料与用于以上参考图3A至图3B所讨论的第一保护层302的合适的材料基本类似。保护区域802可以包括与第一保护层302的材料相同的材料，或可以包括与第一保护层302的材料不同的材料。在一些实施例中，使用旋涂方法和/或合适的沉积方法来形成第二保护层800。例如，通过湿蚀刻或干蚀刻工艺来图案化和蚀刻第二保护层，并且通过开口804来暴露接合焊盘702的至少一部分。
方法100进行至框116，其中在第二保护层上方形成UBM层。图9A示出了器件200，其中在第二保护层800上方形成UBM层900。可以认为UBM层900是凸块结构的一部分。UBM层900包括至少部分填充第二保护层800中的开口804的UBM组件902。UBM组件902可以是金属焊盘，在之后的工艺中将在该金属焊盘上形成导电凸块(诸如焊料球或焊料凸块)。这样，UBM组件902可以被称为UBM焊盘。
参考图9A的实例，UBM焊盘902具有与接合焊盘702的顶面直接接触的底面904。底面被称为UBM焊盘接触区域904。通过接合焊盘702、导电接触件/通孔602、导电沟道508以及底部PPI结构400(包括使用导电接触件/通孔408a和404a、导电线406a和导电区域402a)，使UBM焊盘902电连接至导电焊盘220a。
各个应力源(如，接合、电测试)可以导致对于凸块结构(包括UBM焊盘和导电凸块)和周围区域的机械应力。机械应力可以导致对于凸块结构以及下面的层的损害。引起的损害的类型的实例包括破裂和延迟。对于包括第一上部连接层500、上部中间层600和第二上部连接层700的上部PPI结构708的强度以及机械应力的分配来说，凸块结构(包括UBM焊盘902和导电凸块)和下面的层中的组件(包括支撑焊盘)的尺寸和位置是重要的。现在参考图9B和图9C的实例，UBM焊盘接触区域904具有中心c1和宽度d1。支撑焊盘504的顶面具有中心c2和宽度d2。现在参考图9B的实例，提供了UBM焊盘接触区域904关于支撑焊盘504的顶视图。在一个实施例中，c1与c2基本对准。例如，介于c1与c2之间的距离d3小于d1的20％。在一些实施例中，UBM焊盘接触区域904具有比支撑焊盘504小的面积，并且UBM焊盘接触区域904的顶视图完全与支撑焊盘504的顶视图重叠。
现在参考图9C，在一些实施例中，UBM焊盘接触区域904具有比支撑焊盘504小的面积，并且UBM焊盘接触区域904的顶视图基本与支撑焊盘504的顶视图重叠。在一些实施例中，UBM焊盘接触区域904具有重叠区906，其中重叠区906的顶视图完全与支撑焊盘504的顶视图重叠。在实例中，重叠区906的顶视图具有大于UBM焊盘接触区域904的顶视图的面积的80％的面积。在又一实例中，c1可以不与c2基本对准。在又一实例中，介于c1与c2之间的距离d3大于d1的40％。
应该注意，图9A至图9C所示的UBM焊盘接触区域904和支撑焊盘504的配置(包括相对尺寸和位置)仅是示例性的，并且不意欲限制下文权利要求中明确列出的内容之外的内容。本领域的技术人员应该理解，可以使用其他的配置。UBM焊盘接触区域904和支撑焊盘504可以具有相同的形状或具有不同的形状。任何形状都可以用于UBM焊盘接触区域904和支撑焊盘504中的任一个。在一些实施例中，UBM焊盘接触区域904的中心c1与支撑焊盘504的中心c2基本对准。在又一实施例中，介于c1与c2之间的距离d3小于UBM焊盘接触区域904的宽度d1的20％。在另一实施例中，UBM焊盘接触区域904具有比支撑焊盘504小的面积。在又另一实施例中，UBM焊盘接触区域904的顶视图与支撑焊盘504的顶视图完全重叠。在又另一实施例中，UBM焊盘接触区域904的顶视图的80％以上的面积与支撑焊盘504的顶视图重叠。
UBM层900可以包含多个金属层，以提供与其下面的接合焊盘702的足够的附着并且对下面的材料提供保护。在一个实施例中，可以通过以下工艺来形成UBM层900：使用溅射工艺在第二保护层800上形成钛层，然后使用溅射工艺在钛层上形成第一铜层，随后使用镀敷工艺在第一铜层上形成第二铜层。在实施例中，钛层的厚度在从大约0.4千埃至大约的范围内。在另一实施例中，第一铜层(如，通过溅射工艺形成)的厚度在从大约至大约的范围内。在又另一实施例中，第二铜层(如，通过镀敷工艺形成)的厚度在从大约2微米(μm)至大约10μm的范围内。
在另一实施例中，可以通过以下工艺来形成UBM层900：使用溅射工艺在第二保护层800上形成钛层，然后使用溅射工艺在钛层上形成第一铜层，随后使用镀敷工艺在第一铜层上形成第二铜层，之后使用镀敷工艺在第二铜层上形成镍层。在实施例中，钛层的厚度在从大约至大约的范围内。在另一实施例中，第一铜层(如，通过溅射工艺形成)的厚度在从大约至大约的范围内。在又另一实施例中，第二铜层(通过镀敷工艺形成)的厚度在从大约1μm至大约3μm的范围内。在又另一实施例中，镍层的厚度在从大约0.2μm至大约千0.4μm的范围内。
方法100进行至框118，其中在器件上设置导电凸块。导电凸块可以对器件提供输入/输出端(I/O)。根据框118的实施例，图10A示出了器件200，其中导电凸块1000形成在UBM焊盘902上方并且连接(如，电连接)至该UBM焊902盘。导电凸块1000是凸块结构的一部分。在实施例中，导电凸块1000直接形成在UBM焊盘902上。如图10A所示，导电凸块1000电连接至导电焊盘220a，并且允许外部器件电连接至(或能够电访问)半导体器件204。因此，导电凸块1000用作器件200的导电端子。
例如，基于与以上参考图9A至图9C所详细地讨论的那些基本类似的理由，对于机械应力的分配来说，导电凸块1000的相对于下面的层的位置是重要的。在实施例中，导电凸块1000的中心与UBM焊盘接触区域904的中心基本对准。在实施例中，导电凸块1000的中心与支撑焊盘504的中心基本对准。
参考框118和图10B的实例，在实施例中，未在接合焊盘702上方形成UBM层。如图10B所示，导电凸块1000形成在(并且因此电连接至)接合焊盘702上方，并且至少部分填充第二保护层800中的开口804。可以认为导电凸块1000是凸块结构的一部分。导电凸块1000的底面与接合焊盘702的顶面物理接触。导电凸块1000的底面被称为凸块结构接触区域1002。在一些实施例中，凸块结构接触区域1002和支撑焊盘504的尺寸和位置与以上参考图9A至图9C所讨论的UBM焊盘接触区域904和支撑焊盘504的尺寸和位置基本类似。
在实施例中，导电凸块1000包括可以在植球工艺(ball mount process)或镀敷工艺中形成的焊料球或焊料凸块。在实施例中，导电凸块1000包括诸如铅(Pb)的金属材料。在实施例中，导电凸块1000包括诸如铜柱的导电柱。在实施例中，导电凸块1000是球栅阵列(BGA)球。
应该注意，图10A至图10B中所示的凸块结构的配置仅是示例性的，并且不意欲限制下文权利要求明确列出的内容之外的内容。本领域的技术人员应该理解，可以在衬底202上方形成多个凸块结构。在一些实施例中，可以通过不同的连续的导电路径(如，分别使用导电焊盘220a和220b)使不同的凸块结构分别连接至衬底202中的不同的半导体器件204。
器件200还可以经受本领域已知的处理。此外，可以在方法100之前、期间和之后实施附加的工艺步骤，并且根据方法100的各个实施例，可以替换或消除以上描述的一些工艺步骤。
如以上所讨论的，本文描述的一些实施例的一个特征在于，第一上部连接层500中的导电沟道和支撑焊盘可以执行电路布线，并且可以通过不同的路径与其他层(如，第二上部连接层、上部中间层、底部PPI结构和/或导电焊盘)中的各个组件直接物理接触和/或电连接。现在参考图11A至图11E的实例，描述了一些示例性实施例。图11A至图11E是上部中间层600中的导电接触件/通孔和第一上部连接层500中的组件的顶视图。参考图11A的实例，在实施例中，在第一上部连接层500中，导电沟道508的第一部分在支撑焊盘504中的开口512中部分地穿过支撑焊盘504。开口512具有两个开口分支512a和512b。导电沟道508的第一部分包括设置在开口分支512a中的导电沟道分支508a和设置在开口分支512b中的导电沟道分支508b。介电组件506(包括介电组件506a和506b)插入在导电沟道508的第一部分(包括其导电沟道分支508a和508b)与支撑焊盘504之间。在第一上部连接层500上方形成包括导电接触件/通孔602和604的上部中间层600。导电接触件/通孔602和604分别与导电沟道分支508a和508b直接接触。导电接触件/通孔602和604可以与第二上部连接层700中的各个组件直接物理接触。在实例中，导电接触件/通孔602和604都与第二上部连接层700中的接合焊盘702直接接触。在又一实例中，导电接触件/通孔602和604都与第二上部连接层700中的导电线704直接物理接触。
参考图11B的实例，在第一上部连接层500中，导电沟道508的第一部分在支撑焊盘504中的开口中完全穿过支撑焊盘504。支撑焊盘504包括第一支撑焊盘部分504a和第二支撑焊盘部分504b。介电区域506a插入在导电沟道508的第一部分与第一支撑焊盘部分504a之间。介电区域506b插入在导电沟道508的第一部分与第二支撑焊盘部分504b之间。第一支撑焊盘部分504a和第二支撑焊盘部分504b可以用作供电电源引线、伪引线、地引线或信号引线，并且可以具有彼此不同的引线功能，或可以具有彼此相同的引线功能。第一支撑焊盘部分504a和第二支撑焊盘部分504b可以电连接至不同的导电焊盘。例如，可以通过底部PPI结构400使第一支撑焊盘部分504a电连接至导电焊盘220a，并且可以通过底部PPI结构400使第二支撑焊盘部分504b电连接至导电焊盘220b。在第一上部连接层500上方形成上部中间层600。上部中间层600包括：导电接触件/通孔602和604，分别连接至导电沟道508的第一部分和导电沟道508的未穿过支撑焊盘504的部分。与以上参考图11A所讨论的导电接触件/通孔602和604类似，导电接触件/通孔602和604可以与第二上部连接层700中的各个组件直接物理接触。
参考图11C的实例，在实施例中，在第一上部连接层500中，导电沟道508的第一部分和导电沟道520的第一部分分别至少部分地穿过支撑焊盘504。在第一上部连接层500上方形成上部中间层600。上部中间层600包括：连接至导电沟道508的第一部分和导电沟道520的第二部分的导电接触件/通孔602和604。导电接触件/通孔602和604可以分别与第二上部连接层700中的接合焊盘702和导电线704直接物理接触。
现在参考图11D和图11E的实例，在一些实施例中，支撑焊盘504不包括任何开口，并且没有导电沟道至少部分地穿过支撑焊盘504。参考图11D，在实施例中，上部中间层600包括连接至支撑焊盘504的导电接触件/通孔602。导电接触件/通孔602可以与第二上部连接层700中的接合焊盘702或导电线704直接物理接触。参考图11E的实例，上部中间层600不包括与支撑焊504直接物理接触的任何导电接触件/通孔。
应该注意，图11A至图11E所示的第一上部连接层500和上部中间层600的配置和连接仅是示例性的，并且不意欲限制下文权利要求明确列出的内容之外的内容。本领域的技术人员应该理解，根据给定的器件设计或工艺技术或其他的工艺条件，可以期望并且选择其他的配置和连接。在一些实施例中，基于电路布线和/或信号完整性要求来选择配置和连接。在实施例中，开口512可以包括多个开口分支，每一个开口分支都包括导电沟道分支。在另一实施例中，支撑焊盘504可以包括多导电沟道，多导电沟道包括完全穿过支撑焊盘504的导电沟道。在又另一实施例中，支撑焊盘504不包括任何开口。在又另一实施例中，导电沟道连接至上部中间层600中的多导电接触件/通孔。在又另一实施例中，第一上部连接层500中的多导电沟道分别连接至上部中间层600中的导电接触件/通孔。在另一实施例中，支撑焊盘504未连接至上部中间层600中的任何导电接触件/通孔。还应该理解，可以使用以上描述的配置和连接的任何数量的组合。
参考沿着图11A的不同的线的图11A中所示的同一器件200的截面图，描述了本发明的一些实施例。图12A至图12C分别是沿着图11A的线D-D'、E-E'和F-F'的同一器件200的截面图。如图12A所示，在沿着图11A的线D-D'的截面图中，上部中间层600中的导电接触件/通孔602和604分别与导电沟道分支508a和508b直接物理接触。导电接触件/通孔602和604都与接合焊盘702直接物理接触。如图12A所示，通过UBM焊盘902、接合焊盘702、导电接触件/通孔602、导电沟道分支508a以及底部PPI结构400(包括使用导电接触件/通孔408a和404a、导电线406a和导电区域402a)，使导电凸块电连接至导电焊盘220a。
现在参考图12B的实例，在沿着图11A的线E-E'的截面图中，上部中间层600中没有导电接触件/通孔与导电沟道分支508a、导电沟道分支508b和接合焊盘702直接物理接触。现在参考图12C，在沿着图11A的线F-F'的截面图中，上部中间层600中没有导电接触件/通孔与导电沟道508和接合焊盘702直接物理接触。
应该注意，本文参考图12A至图12C所提供的连接仅是示例性的，并且不意欲以任何方式限制权利要求中明确列出的内容之外的内容。本领域的技术人员应该理解，根据给定的器件设计或工艺技术或其他的工艺条件，可以期望并且选择不同的连接。例如，可以通过除了图12A至图12C所示之外的不同的连续导电路径(如，使用底部PPI结构400中的导电线/接触件/通孔)分别使导电沟道分支508a和508b连接至衬底202中的不同的半导体器件204(如，使用导电焊盘220)。
一些实施例用于多芯片InFO封装件。现在参考图13的实例，在实施例中，提供了载体1300和层压在载体1300上的聚合物基层1302。载体1300可以是空白玻璃载体、空白陶瓷载体等。聚合物基层1302可以由以下材料形成：味之素增强膜(ABF)、聚酰亚胺、聚苯并恶唑(PBO)、苯并环丁烯(BCB)、阻焊(SR)膜、管芯附着膜(DAF)等，但是可以使用其他类型的聚合物。聚合物基层1302具有平坦的顶面。与以上讨论的器件200类似的器件1304和1306放置在聚合物基层1302上方。器件1304和1306可以具有彼此不同的结构，或可以具有彼此相同的结构。成型材料1306在器件1304和1306上模制，并且填充器件1304与1306之间的间隙。
本发明的一些实施例用于3D封装件。现在参考图14，与以上参考图1至图12C所讨论的器件200类似的器件1400堆叠在器件1402上，并且与以上参考图1至图12C所讨论的器件200类似的器件1404堆叠在器件1406上。器件1400、1402、1404和1406包括在3D封装件中提供贯穿管芯的连接件的TSV结构308。在一个实施例中，如图14所示，器件1404包括：接合焊盘702，通过使用器件1404的导电接触件/通孔602、导电线510、底部PPI结构400a中的组件(包括导电接触件/通孔408c和404c以及导电线406c)、TSV结构308以及器件1406的底部PPI结构400b的连续的导电路径电连接至器件1406的第一接合焊盘220d(和/或第一半导体器件，如，晶体管或二极管)。在图14的实例中，器件1404的支撑焊盘504和导电沟道508都未通过使用器件1404的TSV结构308的连续的导电路径电连接至器件1406的第一接合焊盘220d(或第一半导体器件)。在图14的实例中，通过使用器件1404的底部PPI结构400a的连续的导电路径，使器件1404的导电沟道508电连接至器件1404的第二接合焊盘220a(和/或第二半导体器件，如，晶体管或二极管)，然而支撑焊盘504和接合焊盘702都未通过连续的导电路径电连接至器件1404的第二接合焊盘220a(或第二半导体器件)。在又一实施例中，可以通过使用器件1404的底部PPI结构400a和TSV结构308以及器件1406的底部PPI结构400b的连续的导电路径，使器件1404的第一上部连接层500中的支撑焊盘或导电沟道电连接至器件1406的第三接合焊盘220c(和/或第三半导体器件，如，晶体管或二极管)，然而器件1404的接合焊盘702未通过使用器件1404的底部PPI结构400a和TSV结构308以及器件1406的底部PPI结构400b的连续的导电路径电连接至器件1406的第三接合焊盘220c(或第三半导体器件)。
与传统的PPI结构相比，以上所讨论的本发明的各个实施例提供了优势。不要求所有的实施例都具有特定的优势，并且不同的实施例可以提供不同的优势。一些实施例的一个优势在于，可以在第一上部连接层中的支撑焊盘中形成导电沟道，并且支撑焊盘和导电沟道都可以执行电路布线。通过做到这些，本发明的一些实施例提供了更加灵活的电路布线能力、更高的设计灵活性以及更好的信号完整性。此外，使用本发明的一些实施例，需要更少的PPI层，这降低了成本并且扩大了工艺窗。
因此，在实施例中，本发明提供了一种半导体器件。半导体器件包括包含衬底和接合焊盘的管芯。连接层设置在管芯上方。连接层包括支撑焊盘和导电沟道。导电沟道的一部分至少部分地穿过支撑焊盘。至少一个介电区域插入在支撑焊盘与导电沟道的至少部分地穿过支撑焊盘的部分之间。
在另一实施例中，本发明还提供了一种制造半导体器件。管芯包括多层互连(MLI)结构。MLI结构包括第一导电组件和第二导电组件。连接层设置在管芯上方。连接层包括焊盘。支撑焊盘电连接至MLI结构的第一导电组件。支撑焊盘具有从支撑焊盘的边缘延伸至支撑焊盘内的点处的开口。开口包括电连接至MLI结构的第二导电组件的连续的导电平面路径。开口还包括插入在连续的导电平面路径与支撑焊盘之间的至少一个介电组件。
还提供了形成半导体器件的方法的实施例。在实施例中，方法包括提供具有衬底和位于第一衬底上方的接合焊盘的管芯。方法还包括在管芯上方形成连接层，这包括在管芯上方沉积介电材料的介电层并且图案化介电层。图案化介电层包括形成支撑焊盘区域。图案化介电层还包括形成导电沟道区域，包括导电沟道区域的至少部分地穿过支撑焊盘区域的部分。至少一个介电区域插入在导电沟道区域的部分与支撑焊盘区域之间。支撑焊盘区域和导电沟道区域填充有导电材料。导电材料的支撑焊盘区域形成支撑焊盘。导电材料的导电沟道区域形成导电沟道。
根据本发明的一个实施例，提供了一种半导体器件，包括：管芯，包括衬底和接合焊盘；以及连接层，设置在所述管芯上方，其中，所述连接层包括：支撑焊盘；导电沟道，其中，所述导电沟道的部分至少部分地穿过所述支撑焊盘；和至少一个介电区域，插入在所述支撑焊盘与所述导电沟道的所述部分之间。
在上述半导体器件中，所述导电沟道的所述部分完全穿过所述支撑焊盘。
在上述半导体器件中，还包括：中间层，设置在所述连接层上方；和第二连接层，设置在所述中间层上方，其中，所述第二连接层包含接合焊盘；以及凸块结构，设置在所述接合焊盘上面，其中，所述凸块结构包括导电凸块。
在上述半导体器件中，所述凸块结构包括与所述接合焊盘的顶面直接物理接触的凸块接触区域，其中，所述凸块接触区域的中心与所述支撑焊盘的中心基本对准。
在上述半导体器件中，所述凸块接触区域具有比所述支撑焊盘的顶面的面积小的面积尺寸。
在上述半导体器件中，所述凸块结构包括设置在所述接合焊盘上面的凸块下金属化(UBM)层。
在上述半导体器件中，所述第二连接层中的所述接合焊盘通过所述中间层中的导电通孔电连接至所述连接层中的所述导电沟道。
根据本发明的另一实施例，还提供了一种半导体器件，包括：管芯，包括多层互连(MLI)结构，其中，所述MLI结构包括第一导电组件和第二导电组件；连接层，设置在所述管芯上方，其中，所述连接层包括支撑焊盘，其中，所述支撑焊盘电连接至所述MLI结构的所述第一导电组件，其中，所述支撑焊盘具有从所述支撑焊盘的边缘延伸至位于所述支撑焊盘内的点处的开口，所述开口包括：连续的导电平面路径，其中，所述连续的导电平面路径电连接至所述MLI结构的所述第二导电组件；以及至少一个介电组件，插入在所述连续的导电平面路径与所述支撑焊盘之间。
在上述半导体器件中，所述支撑焊盘内的所述点是所述支撑焊盘的第二边缘。
在上述半导体器件中，所述开口延伸至所述支撑焊盘内的第二点处，以形成开口分支。
在上述半导体器件中，还包括：中间层，形成在所述连接层上方；第二连接层，设置在所述中间层上方，其中，所述第二连接层包括接合焊盘；以及凸块结构，设置在所述接合焊盘上面，其中，所述凸块结构包括导电凸块，其中，所述凸块结构包括与所述接合焊盘的顶面直接物理接触的凸块接触区域。
在上述半导体器件中，所述凸块接触区域具有比所述支撑焊盘的顶面小的面积尺寸。
在上述半导体器件中，所述凸块接触区域的中心与所述支撑焊盘的中心基本对准。
在上述半导体器件中，还包括：衬底贯通孔(TSV)结构，其中，使用所述TSV结构使所述接合焊盘电连接至第二管芯。
在上述半导体器件中，通过所述中间层中的导电通孔使所述接合焊盘电连接至所述连续的导电平面路径。
在上述半导体器件中，通过所述中间层中的导电通孔使所述接合焊盘电连接至所述支撑焊盘。
在上述半导体器件中，所述MLI结构包括第三导电组件，并且其中，所述接合焊盘电连接至所述第三导电组件。
根据本发明的又另一实施例，还提供了一种方法，包括：提供管芯，其中，所述管芯包括衬底和位于所述衬底上方的接合焊盘；在所述管芯上方形成连接层，其中，所述的形成所述连接层包括：在所述管芯上方沉积介电材料的介电层；图案化所述介电层，其中，所述图案化所述介电层包括：形成支撑焊盘区域；和形成导电沟道区域，其中，所述导电沟道区域的部分至少部分地穿过所述支撑焊盘区域，其中，至少一个介电区域插入在所述导电沟道区域的所述部分与所述支撑焊盘之间；以及利用导电材料来填充所述支撑焊盘区域和所述导电沟道区域，其中，所述导电材料的所述支撑焊盘区域形成支撑焊盘，并且其中，所述导电材料的所述导电沟道区域形成导电沟道。
在上述方法中，还包括：在所述第一连接层上方形成接合焊盘；以及将凸块结构安装在所述接合焊盘上面。
在上述方法中，所述凸块结构包括与所述接合焊盘的顶面直接物理接触的凸块接触区域，其中，所述凸块结构的中心与所述支撑焊盘的中心基本对准。
尽管已经详细地描述了本发明的实施例及其优势，但应该理解，在不背离所附权利要求限定的本发明的精神和范围的情况下，可以对本发明作出各种改变、替换和更改。此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，根据本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、物质组分、工具、方法或步骤可以被使用。因此，所附权利要求旨在将这些工艺、机器、制造、物质组成、工具、方法或步骤包括在它们的范围内。

Claims (10)

1.一种半导体器件，包括：
管芯，包括衬底和接合焊盘；以及
连接层，设置在所述管芯上方，其中，所述连接层包括：
支撑焊盘；
导电沟道，其中，所述导电沟道的部分至少部分地穿过所述支撑焊盘；和
至少一个介电区域，插入在所述支撑焊盘与所述导电沟道的所述部分之间。
2.根据权利要求1所述的半导体器件，其中，所述导电沟道的所述部分完全穿过所述支撑焊盘。
3.根据权利要求1所述的半导体器件，还包括：
中间层，设置在所述连接层上方；和
第二连接层，设置在所述中间层上方，其中，所述第二连接层包含接合焊盘；以及
凸块结构，设置在所述接合焊盘上面，其中，所述凸块结构包括导电凸块。
4.根据权利要求3所述的半导体器件，其中，所述凸块结构包括与所述接合焊盘的顶面直接物理接触的凸块接触区域，其中，所述凸块接触区域的中心与所述支撑焊盘的中心基本对准。
5.根据权利要求4所述的半导体器件，其中，所述凸块接触区域具有比所述支撑焊盘的顶面的面积小的面积尺寸。
6.根据权利要求3所述的半导体器件，其中，所述凸块结构包括设置在所述接合焊盘上面的凸块下金属化(UBM)层。
7.根据权利要求3所述的半导体器件，其中，所述第二连接层中的所述接合焊盘通过所述中间层中的导电通孔电连接至所述连接层中的所述导电沟道。
8.一种半导体器件，包括：
管芯，包括多层互连(MLI)结构，其中，所述MLI结构包括第一导电组件和第二导电组件；
连接层，设置在所述管芯上方，其中，所述连接层包括支撑焊盘，其中，所述支撑焊盘电连接至所述MLI结构的所述第一导电组件，其中，所述支撑焊盘具有从所述支撑焊盘的边缘延伸至位于所述支撑焊盘内的点处的开口，所述开口包括：
连续的导电平面路径，其中，所述连续的导电平面路径电连接至所述MLI结构的所述第二导电组件；以及
至少一个介电组件，插入在所述连续的导电平面路径与所述支撑焊盘之间。
9.根据权利要求8所述的半导体器件，其中，所述支撑焊盘内的所述点是所述支撑焊盘的第二边缘。
10.一种方法，包括：
提供管芯，其中，所述管芯包括衬底和位于所述衬底上方的接合焊盘；
在所述管芯上方形成连接层，其中，所述的形成所述连接层包括：
在所述管芯上方沉积介电材料的介电层；
图案化所述介电层，其中，所述图案化所述介电层包括：
形成支撑焊盘区域；和
形成导电沟道区域，其中，所述导电沟道区域的部分至少部分地穿过所述支撑焊盘区域，其中，至少一个介电区域插入在所述导电沟道区域的所述部分与所述支撑焊盘之间；以及
利用导电材料来填充所述支撑焊盘区域和所述导电沟道区域，其中，所述导电材料的所述支撑焊盘区域形成支撑焊盘，并且其中，所述导电材料的所述导电沟道区域形成导电沟道。
CN201610326249.0A 2015-06-30 2016-05-17 后钝化互连结构及其方法 Pending CN106328628A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/755,889 US9818711B2 (en) 2015-06-30 2015-06-30 Post-passivation interconnect structure and methods thereof
US14/755,889 2015-06-30

Publications (1)

Publication Number Publication Date
CN106328628A true CN106328628A (zh) 2017-01-11

Family

ID=57682955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610326249.0A Pending CN106328628A (zh) 2015-06-30 2016-05-17 后钝化互连结构及其方法

Country Status (4)

Country Link
US (2) US9818711B2 (zh)
KR (1) KR101816858B1 (zh)
CN (1) CN106328628A (zh)
TW (1) TWI565013B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635431A (zh) * 2019-10-09 2021-04-09 华邦电子股份有限公司 封装结构及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812426B1 (en) * 2016-06-29 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, semiconductor device, and method of fabricating the same
US9837367B1 (en) * 2016-10-19 2017-12-05 International Business Machines Corporation Fabrication of solder balls with injection molded solder
US10269589B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
KR102450580B1 (ko) * 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
WO2019133006A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Galvanic corrosion protection for semiconductor packages
US10847471B2 (en) 2018-07-17 2020-11-24 Intel Corporation Dielectric filler material in conductive material that functions as fiducial for an electronic device
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
US11450606B2 (en) 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11088059B2 (en) * 2019-06-14 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, RDL structure comprising redistribution layer having ground plates and signal lines and method of forming the same
EP3772094A3 (en) * 2019-08-01 2023-01-04 MediaTek Inc. Chip scale package structure and method of forming the same
TWI717845B (zh) * 2019-09-20 2021-02-01 華邦電子股份有限公司 封裝結構及其形成方法
US11145596B2 (en) 2019-12-17 2021-10-12 Winbond Electronics Corp. Package structure and method of forming the same
KR20210145568A (ko) 2020-05-25 2021-12-02 에스케이하이닉스 주식회사 기판들이 스택된 반도체 장치 및 제조 방법
US11948918B2 (en) 2020-06-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for semiconductor device and method of forming same
US20220020693A1 (en) * 2020-07-17 2022-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric Via Structures for Stress Reduction
US11670601B2 (en) * 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
KR20220033207A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지
WO2023119266A1 (en) * 2021-12-20 2023-06-29 Israel Aerospace Industries Ltd. Display of augmented reality images using a virtual optical display system

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7025198B2 (en) 2002-12-31 2006-04-11 Cryovac, Inc. Absorbent pad with controlled rate of wicking
US7098540B1 (en) * 2003-12-04 2006-08-29 National Semiconductor Corporation Electrical interconnect with minimal parasitic capacitance
DE102005026229B4 (de) 2004-06-08 2006-12-07 Samsung Electronics Co., Ltd., Suwon Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8482136B2 (en) 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8791582B2 (en) 2010-07-28 2014-07-29 Freescale Semiconductor, Inc. Integrated circuit package with voltage distributor
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8647974B2 (en) * 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8786081B2 (en) 2011-07-27 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization
US8624359B2 (en) 2011-10-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
US8581400B2 (en) 2011-10-13 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure
US8569886B2 (en) 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
US9613914B2 (en) * 2011-12-07 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) * 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8796132B2 (en) 2012-06-29 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for forming uniform rigid interconnect structures
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9048149B2 (en) * 2013-07-12 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-alignment structure for wafer level chip scale package
US9142432B2 (en) 2013-09-13 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package structures with recesses in molding compound
US9449943B2 (en) 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635431A (zh) * 2019-10-09 2021-04-09 华邦电子股份有限公司 封装结构及其形成方法
CN112635431B (zh) * 2019-10-09 2023-11-07 华邦电子股份有限公司 封装结构及其形成方法

Also Published As

Publication number Publication date
TWI565013B (zh) 2017-01-01
TW201701430A (zh) 2017-01-01
US20180068968A1 (en) 2018-03-08
KR20170003353A (ko) 2017-01-09
US9818711B2 (en) 2017-11-14
US10068867B2 (en) 2018-09-04
US20170005054A1 (en) 2017-01-05
KR101816858B1 (ko) 2018-01-11

Similar Documents

Publication Publication Date Title
CN106328628A (zh) 后钝化互连结构及其方法
US11133286B2 (en) Chip packages and methods of manufacture thereof
CN110504247B (zh) 集成电路封装件及其形成方法
CN106328627B (zh) 堆叠的半导体器件及其形成方法
US10971483B2 (en) Semiconductor structure and manufacturing method thereof
KR102388697B1 (ko) 오프셋 3d 구조를 갖는 멀티-칩 패키지
CN109786262A (zh) 互连芯片
TW202117866A (zh) 半導體封裝
KR102309989B1 (ko) 집적 회로 패키지 및 이의 형성 방법
TWI711149B (zh) 半導體封裝及其製造方法
CN106971997A (zh) 半导体结构及其制造方法
TW201250872A (en) Direct through via wafer level fanout package
KR20200002556A (ko) 휨 감소를 위한 인포 패키지 지지
US11532587B2 (en) Method for manufacturing semiconductor package with connection structures including via groups
US20200321326A1 (en) Stress Reduction Apparatus and Method
TW202114081A (zh) 半導體封裝
US11309291B2 (en) Die stack structure and manufacturing method thereof
CN112447684A (zh) 三维堆叠结构和其制造方法
TW202345306A (zh) 積體電路封裝及其形成方法
CN112436001B (zh) 封装件及其形成方法
CN214588835U (zh) 一种ubm跨越式晶圆级封装结构
TWI797639B (zh) 半導體封裝及製造半導體封裝的方法
CN220208962U (zh) 一种半导体封装装置
KR20220102541A (ko) 반도체 패키지 및 이를 형성하는 방법
CN116682791A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170111

WD01 Invention patent application deemed withdrawn after publication