TW201633470A - 封裝中的表面安裝裝置、整合式被動裝置及／或打線安裝 - Google Patents

封裝中的表面安裝裝置、整合式被動裝置及／或打線安裝 Download PDF

Info

Publication number
TW201633470A
TW201633470A TW104123038A TW104123038A TW201633470A TW 201633470 A TW201633470 A TW 201633470A TW 104123038 A TW104123038 A TW 104123038A TW 104123038 A TW104123038 A TW 104123038A TW 201633470 A TW201633470 A TW 201633470A
Authority
TW
Taiwan
Prior art keywords
package
pad
dielectric layer
smd
ipd
Prior art date
Application number
TW104123038A
Other languages
English (en)
Other versions
TWI605556B (zh
Inventor
陳憲偉
邱銘彥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/737,210 external-priority patent/US9754928B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201633470A publication Critical patent/TW201633470A/zh
Application granted granted Critical
Publication of TWI605556B publication Critical patent/TWI605556B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本揭露係描述各種封裝結構與形成封裝結構的方法。根據一實施例，結構包含第一封裝以及藉由外部連接物而附接至第一封裝的封裝組件。第一封裝包括附接至第一墊與第二墊的裝置。該裝置係表面安裝裝置(surface mount device，SMD)、整合式被動裝置(integrated passive device，IPD)、或其組合。該裝置係經由介電層而附接至第一墊與第二墊。間隔物材料係側向位於第一墊與第二墊之間，並且係位於裝置與介電層之間。封裝物環繞裝置與間隔物材料。

Description

封裝中的表面安裝裝置、整合式被動裝置及/或打線安裝
本揭露係關於封裝中的SMD、IPD以及/或打線安裝。
半導體裝置係用於許多電子應用，例如個人電腦、行動電話、數位相機、以及其他電子設備。通常藉由在半導體基板上方連續沉積絕緣或介電層、導電層、以及半導體材料層，以及使用微影蝕刻圖案化不同的材料層以形成電路組件與元件於其上而製造半導體裝置。通常在半導體晶圓上製造數十或數百個積體電路。沿著切割線切割積體電路而經個別晶粒單粒化。而後，例如，分別將個別晶粒封裝於多晶片模組或是其他形式的封裝中。
半導體產業藉由持續縮小最小的特徵尺存而持續改良各種電子組件(例如電晶體、二極體、電阻器、電容器等)的積體密度，使得可在給定的面積上整合更多的組件。較小的電子組件，例如積體電路晶粒，亦可能需要較小的封裝，其在一些應用中係使用比習知封裝更小的面積。
本揭露的一些實施例係提出一種結構，其包括第一封裝，其包括附接至第一墊與第二墊的裝置，該裝置係表面安裝裝置(surface mount device，SMD)、整合式被動裝置(integrated passive device，IPD)、或其組合，該裝置係經由介電層而附接至該第一墊與 該第二墊，第一間隔物材料係側向位於該第一墊與該第二墊之間並且係位於該裝置與該介電層之間，封裝物環繞該裝置與該第一間隔物材料；以及封裝組件，其係藉由外部連接物而附接至該第一封裝。
本揭露的一些實施例係提供一種結構，其包括第一封裝，其包括積體電路晶粒，其至少側向受到第一封裝物封裝；重佈結構，其係位於該積體電路晶粒與該第一封裝物上，該重佈結構係包括第一墊、第二墊、以及介電層；以及裝置，其經由該介電層而附接至該第一墊與該第二墊，該裝置係表面安裝裝置(SMD)、整合式被動裝置(IPD)、或是其組合，凹槽係位於該第一墊與該第二墊之間的該介電層中。
本揭露的一些實施例係提供一種方法，其包括圖案化穿過介電層的開口，以暴露第一墊與第二墊，該介電層係位於第一封裝中的重佈結構中；形成第一間隔物材料於該第一墊與該第二墊之間的該介電層上；以及在形成該第一間隔物材料之後，附接裝置至該第一墊與該第二墊，該裝置係表面安裝裝置(SMD)、整合式被動裝置(IPD)、或其組合，該第一間隔物材料係位於該裝置與該介電層之間。
40A、40B‧‧‧封裝
42‧‧‧積體電路晶粒
74‧‧‧表面安裝裝置(SMD)/整合式被動裝置(IPD)
46‧‧‧介電材料
44‧‧‧封裝晶粒連接物
50‧‧‧前面重佈結構
48‧‧‧黏著劑
54‧‧‧介電層
52‧‧‧金屬化圖案
56‧‧‧封裝物
58‧‧‧貫穿通路
62‧‧‧金屬化圖案
64‧‧‧介電層
66、68、70、72‧‧‧墊
60‧‧‧背面重佈結構
76‧‧‧下金屬
78‧‧‧外部連接物
82‧‧‧外部連接物
80‧‧‧抗焊層
100、120‧‧‧封裝
102、104、106‧‧‧墊
108、110、112‧‧‧墊
114、116、300‧‧‧SMD/IPD
302、304‧‧‧墊
306、308‧‧‧介電層
310‧‧‧間隔物材料
314‧‧‧間隙
316‧‧‧間隔物材料
322‧‧‧封裝組件
328‧‧‧間隔物材料
330‧‧‧底膠材料
122、124、126、150‧‧‧打線接合
140、142、144、146、148‧‧‧墊
150‧‧‧SMD/IPD
200‧‧‧載體
202‧‧‧脫膜層
204‧‧‧介電層
206‧‧‧晶種層
208‧‧‧光阻
210‧‧‧導電材料
212‧‧‧金屬化材料
214‧‧‧介電層
216‧‧‧晶種層
218‧‧‧光阻
220‧‧‧導電材料
222‧‧‧貫穿通路
224‧‧‧積體電路晶粒
226‧‧‧SMD/IPD
228‧‧‧晶粒連接物
230‧‧‧介電材料
232‧‧‧黏著劑
234‧‧‧封裝物
236‧‧‧介電層
238‧‧‧晶種層
240‧‧‧光阻
242‧‧‧導電材料
244‧‧‧金屬化圖案
246、250‧‧‧介電層
248、252‧‧‧金屬化圖案
254‧‧‧下金屬
256、258‧‧‧墊
251‧‧‧介電層
260‧‧‧SMD/IPD
262‧‧‧外部連接物
264‧‧‧膠帶
270、272、274‧‧‧墊
276、278、280‧‧‧墊
282‧‧‧SMD/IPD
400、401‧‧‧封裝
402‧‧‧基板
404‧‧‧晶粒
406‧‧‧封裝物
408‧‧‧底膠材料
410‧‧‧基板
412‧‧‧底膠材料
500、506‧‧‧介電層
502、504‧‧‧墊
508‧‧‧間隔物材料
510‧‧‧焊料
512‧‧‧SMD/IPD
514‧‧‧封裝物
516‧‧‧基板
518‧‧‧間隔物材料
520‧‧‧底膠材料
540‧‧‧間隙
542‧‧‧間隔物材料
為協助讀者達到最佳理解效果，建議在閱讀本揭露時同時參考附件圖示及其詳細文字敘述說明。請注意為遵循業界標準作法，本專利說明書中的圖式不一定按照正確的比例繪製。在某些圖式中，尺寸可能刻意放大或縮小，以協助讀者清楚了解其中的討論內容。
圖1A係根據一些實施例說明封裝的剖面圖。
圖1B係根據一些實施例說明圖1A的封裝修飾之剖面圖。
圖2係根據一些實施例說明另一封裝的剖面圖。
圖3係根據一些實施例說明封裝的一部分之剖面圖。
圖4A與4B係根據一些實施例分別說明封裝的一部分之剖面圖與佈局。
圖5至7係根據一些實施例說明封裝的一部分之剖面圖。
圖8係根據一些實施例說明另一封裝的剖面圖。
圖9A與9B係根據一些實施例說明重佈結構之外表面的佈局圖式。
圖10至29係根據一些實施例說明在形成封裝上封裝結構製程過程中的中間步驟之剖面圖。
圖30A至30D係根據一些實施例說明附接整合式被動裝置(IPD)的表面安裝狀(SMD)(此後稱為SMD/IPD)製程期間的中間步驟之剖面圖。
圖31、32A與32B係根據一些實施例說明封裝SMD/IPD製程過程中的中間步驟之剖面圖。
圖33A至33D係根據一些實施例說明附接SMD/IPD製程過程中的中間步驟之剖面圖。
圖34、35A與35B係根據一些實施例說明封裝SMD/IPD製程過程中的中間步驟之剖面圖。
圖36A至36C係根據一些實施例說明附接SMD/IPD製程過程中的中間步驟之剖面圖。
圖37、38A與38B係根據一些實施例說明封裝SMD/IPD製程過程中的中間步驟之剖面圖。
本揭露提供了數個不同的實施方法或實施例，可用於實現本發明的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一特徵如何在第二特徵上或上方的敘述中，可能會包括某些實施例，其中第一特徵與第二特 徵為直接接觸，而敘述中也可能包括其他不同實施例，其中第一特徵與第二特徵中間另有其他特徵，以致於第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種範例可能使用重複的參考數字和/或文字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與配置之間的關聯性。
另外，本揭露在使用與空間相關的敘述詞彙，如“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“頂”，“底”和類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同(旋轉90度或其它方位)，而在本揭露所使用的這些空間相關敘述可以同樣方式加以解釋。
本揭露所述之實施例係以特定內容描述，稱為表面安裝裝置(surface mount device，SMD)、整合式被動裝置(integrated passive device，IPD)、以及/或接線，其可作為反熔絲、扇出、或扇入晶圓級封裝。一些實施例將此封裝實施為封裝上封裝(package-on-package，PoP)結構。其他實施例實施其他應用，例如不同封裝形式或是不同架構，這對於該技藝中具有通常技術者在讀取本揭露之內容之後係可輕易理解的。應注意本揭露的實施例不需要說明存在結構中的每一個組件或特徵。例如，當一個組件足以傳達實施例的內容時，圖式中可省略重複的組件。再者，本文所揭露的方法實施例係以特定順序進行；然而，其他方法實施例可用任何邏輯順序進行。
圖1係根據一些實施例說明封裝40A的剖面圖，例如扇出或是扇入晶圓級封裝，其包括一或多個積體電路晶粒42，其係在封裝40A中或封裝40A上配置一或多個表面安裝裝置(SMD)或整合式 被動裝置(IPD)(此後稱為SMD/IPD)74。積體電路晶粒42各自包括半導體基板，例如矽、摻雜的或未摻雜的，或是絕緣體上半導體(SOI)基板的主動層。半導體基板可包含另一元素半導體，例如鍺；包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、與/或銻化銦的化合物半導體；包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP與/或GaInAsP的合金半導體；或其組合。亦可使用其他基板，例如多層或是梯度基板。在半導體基板中與/或半導體基板上，可形成例如電晶體、二極體、電容器、電阻器等裝置，並且可藉由在半導體基板上一或多個介電層中的金屬化圖案所形成的互連結構而互連，以形成積體電路。
晶粒互連物44，例如導電柱或通路(例如包括金屬，例如銅)係在積體電路晶粒42的外部，以及機械耦合且電耦合至對應的積體電路晶粒42，其可稱為積體電路晶粒42的對應主動側。晶粒連接物44係電耦合積體電路晶粒42的對應積體電路。
介電材料46係位於積體電路晶粒42的主動側上。介電材料46係側向封裝晶粒連接物44，其具有上表面，其係與介電材料46的上表面齊平，並且介電材料46係與對應的積體電路晶粒42側向齊平。介電材料46可為聚合物，例如聚苯并惡唑(polybenzoxazole，PBO)、聚亞醯胺(PI)、苯并環丁烯(benzocyclobutene，BCB)、或類似物；氮化物，例如氮化矽或類似物；氧化物，例如氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼摻雜的磷矽酸鹽玻璃(BPSG)、或類似物；類似物、或其組合。
黏著劑48係位於積體電路晶粒42的背面上，並且將積體電路晶粒42黏附至前面重佈結構50。黏著劑48可為任何合適的黏著劑、環氧化合物、膠、或類似物。
前面重佈結構50包括在一或多個介電層54中的一或多 個金屬化圖案52。該一或多個金屬化圖案52可包括任何線、通路、墊、類似物、或其組合，並且可包括導電材料，例如金屬，例如銅、鈦、鎢、鋁、或類似物。該一或多個介電層54可為聚合物，例如PBO、聚亞醯胺、BCB、或類似物；氮化物，例如氮化矽或類似物；氧化物，例如氧化矽、PSG、BSG、BPSG、或類似物；類似物；或其組合。
封裝物56至少側向封裝積體電路晶粒42。封裝物56具有第一表面，其鄰接重佈結構50，並且具有第二表面，其係與介電材料46及晶粒連接物44的上表面齊平。封裝物56可為模塑料、環氧化合物、或類似物。
貫穿通路58延伸穿過封裝物，例如從封裝物56的第一表面至封裝物56的第二表面。貫穿通路58係將前面重佈結構50，例如該一或多個金屬化圖案52的至少一部分，電耦合至背面重佈結構60，例如一或多個金屬化圖案62的至少一部分。貫穿通路58可包括導電材料，例如金屬，如銅、鈦、鎢、鋁、或類似物。
背面重佈結構60包括一或多個介電層64中的一或多個金屬化圖案62。該一或多個金屬化圖案62的至少一部份係經由對應晶粒連接物44而電耦合至積體電路晶粒42上之對應積體電路。該一或多個金屬化圖案62可包括任何的線、通路、墊、類似物、或其組合，並且可包括導電材料，例如金屬，如銅、鈦、鎢、鋁、或類似物。該一或多個介電層64可為聚合物，例如PBO、聚亞醯胺、BCB、或類似物；氮化物，例如氮化矽或類似物；氧化物，例如氧化矽、PSG、BSG、BPSG、或類似物；類似物；或其組合。
該一或多個金屬化圖案62包括在背面重佈結構60上所暴露的墊66、68、70與72。墊66、68、70與72可為形成反熔絲的位置。例如，SMD/IPD 74，例如電阻器或任何可接受的接續器 (jumper)，係接合至墊66與68，以於墊66與68之間形成電連接。在此範例中，墊70與72之間未接合SMD/IPD，因而無封閉迴路電路形成於墊70與72之間。因此，SMD/IPD 74可為反熔絲，用以產生封閉迴路電路，電連接例如積體電路晶粒42上的部分積體電路與/或重佈結構50與60中的各種金屬化圖案52與/或62。在一些實施例中，SMD/IPD 74係低電阻電阻器，例如具有低於約0.1歐姆的電阻，以及更特別地係小於約0.05歐姆。在其他實施例中，例如以下所述之內容，可使用其他組件，例如打線接合或是其他可接受的接續器作為反熔絲。
該一或多個金屬化圖案62進一步包括背面重佈結構60上所暴露的下金屬(under-metal)76。外部連接物78，例如焊球，如球柵陣列(BGA)球，係位於下金屬76上。在一些實施例中，外部連接物78包括焊料，例如Sn-Ag合金、Sn-Ag-Cu合金、或類似物，並且可為無鉛或是含鉛。
在圖1A中，介電層64係位於金屬化圖案62上，其包含墊66、67、70與72以及下金屬76。可形成此金屬化圖案62，並且參閱圖10至29所述之製程可理解在此金屬化圖案62上後續沉積與圖案化的介電層64。介電層64的圖案化可暴露墊66、68、70與72以及下金屬76。圖1B係說明修飾。在形成包括墊66、68、70與72的金屬化圖案62以及下金屬76之後，不再沉積介電層於金屬化圖案62上。雖然續圖式說明背面重佈結構60如圖1A之封裝40A所示，然而圖1B之封裝40B中的背面重佈結構60之修飾可併入任何後續圖式的結構中。
參閱圖1A，亦暴露前面重佈結構50的一或多個金屬化圖案52之墊。外部連接物82，例如焊料凸塊、焊球、金屬柱、類似物、或金屬柱與其上焊料之組合，係位於一或多個金屬化圖案52的墊上。在一些實施例中，外部連接物82包括焊料，例如Sn-Ag合金、Sn-Ag-Cu合金、或類似物，並且可為無鉛或是含鉛。抗焊層80亦位於前 面重佈結構50上。
圖2係根據一些實施例說明封裝100，其包括一或多個積體電路晶粒42，其係由一或多個SMD/IPD配置於封裝100上或是封裝100中。封裝100通常係類似於圖1A與1B所示之封裝40A與40B，因此省略圖1A、1B與2所述之特徵討論。
該一或多個金屬化圖案52包括墊102、104、106、108、110與112。墊102、104、106、108、110與112可為形成反熔絲的位置。例如，SMD/IPD 114，例如電阻器或任何可接受的接續器(jumper)，係接合至墊102與104，以於墊102與104之間形成電連接。SMD/IPD 114係位於封裝100的外部表面上。再者，在此範例中，SMD/IPD 116，例如電阻器或任何可接受的接續器(jumper)，係接合至墊110與112，以於墊110與112之間形成電連接。SMD/IPD 116細胞埋於封裝物56中。因此，SMD/IPD 116係位於前面重佈結構50的對側上與SMD/IPD 114對立。在此範例中，無SMD/IPD接合於墊106與108之間，因而無封閉迴路電路形成於墊106與108之間。因此，SMD/IPD 114與116可為反熔絲，產生封閉迴路電路，以電耦合例如積體電路晶粒42上的積體電路之部分以及/或重佈結構50與60中的各種金屬化圖案52與/或62。在一些實施例中，SMD/IPD 114與116係低電阻電阻器，例如具有低於約0.1歐姆的電阻，以及更特別地係小於約0.05歐姆。在其他實施例中，如下所述，可使用其他組件例如打線接合或是其他可接受的接續器作為反熔絲。此所述實施例係說明封裝100中可放置反熔絲的多個位置。
圖3係根據一些實施例說明墊302與304上的SMD/IPD 300。SMD/IPD 300可為圖1A與2所示之SMD/IPD 74、114與116中任何一者，因而圖3所示之修飾可應用於圖1A與2所示的封裝。再者，對於任何應用，SMD/IPD 300可為任何的SMD/IPD，例如電容器、電 阻器、或類似物。圖3係說明介電層306與308。墊302與304係位於介電層306上，以及介電層308係位於介電層306以及墊302與304上，具有開口穿過介電層308至墊302與304。介電層306與308各自可為聚合物，例如PBO、聚亞醯胺、BCB、或類似物；氮化物，例如氮化矽或類似物；氧化物，例如氧化矽、PSG、BSG、BPSG、或類似物；類似物；或其組合，如上所述。墊302與304可為部分的金屬化圖案，並且可包括導電材料，例如金屬，如銅、鈦、鎢、鋁、或類似物。間隔物材料310係位於墊302與304之間的介電層308之外表面上。間隔物材料310可為底膠(underfill)材料、間隔物膠、或是間隔物膠帶，其可進一步為環氧化合物、有機材料、或類似物。SMD/IPD 300係使用焊料312而附接於墊302與304之間。SMD/IPD 300可接觸位於介電層308以及在墊302與304之間的間隔材料310。
圖4A與4B係說明圖3的修飾。在圖4A的剖面圖中，形成間隙314穿過墊302與304之間的介電層308。間隙314可為開口，其穿過介電層308至介電層306。在一些實施例中，間隙314的深度可為約5微米至約10微米的範圍中。間隔物材料316係位於間隙314中並且位於墊302與304之間的介電層308之外表面上。間隔物材料316可為底膠材料、間隔物膠、或是間隔物膠帶，其可進一步為環氧化合物、有機材料、或類似物。SMD/IPD 300可接觸位於間隙314中以及位於墊302與304之間的介電層308上的間隔物材料316。
圖4B係說明圖4A中的組件之佈局圖式。介電層308中的間隙314係位於墊302與304之間。在一些實施例中，墊302與304的第一尺寸D1係在約0.45mm至約0.55mm的範圍中，以及墊302與304的第二尺寸D2係在約0.40mm至約0.50mm的範圍中。墊302至墊304的間隔S可在約0.45mm至約0.55mm的範圍中。間隙314的長度係大於墊302與304的第一尺寸，在一些實施例中，其範圍可為約0.50mm 至約0.60mm。間隙314的寬度係小於墊302與304之間的間隔S，在一些實施例中，其範圍可為約0.1mm至約0.5mm。
圖5與6係說明一些實施例的其他部分。該技藝中具有通常技術者可理解圖1A與2所示的封裝可附接至一或多個其他封裝組件，例如另一封裝或是基板，例如印刷電路板(PCB)。圖5與6係說明封裝的部分，其分別包含圖3與4A所述之部分附接至封裝組件322。SMD/IPD 300所附接的封裝進一步包含下金屬320，其可於與墊302及304相同的金屬化圖案中，位於介電層306上並且經由穿過介電層308的開口而暴露。使用外部連接物326，例如外部連接物78或82，將封裝附接至封裝組件322。當封裝附接至封裝組件322時，間隔物材料328係位於封裝組件322上，其係對應於SMD/IPD 300的位置。因此，當封裝附接至封裝組件322時，間隔物材料328係位於SMD/IPD 300與封裝組件322之間。SMD/IPD 300可接觸間隔物材料328。間隔物材料328可為底膠材料、間隔物膠、或是間隔物膠帶，其可進一步為環氧化合物、有機材料、或類似物。自間隔物材料310、316與328分離的底膠材料330係位於封裝與封裝組件322之間並且環繞封裝與封裝組件之間的不同組件，包含外部連接物326以及SMD/IPD 300。在一些實施例中，例如當SMD/IPD 300與封裝組件322之間的間隔大到足以使得底膠材料330在SMD/IPD 330與封裝組間之間流動並且填充在SMD/IPD 330與封裝組間之間的空間時，圖5與6所示的結構可省略間隔物材料328。
圖7係說明圖6的修飾。在圖7所示之結構中，底膠材料330係作為在間隔物材料316與328之處的間隔物材料。間隙314的存在使得底膠材料330更自由移動於SMD/IPD 300與封裝之間。再者，SMD/IPD 300與封裝組建322之間的空間大到足以使得底膠材料330在SMD/IPD 300與封裝組件322之間流動並且填充SMD/IPD 300與封裝組 件322之間的空間。因此，在封裝附接至封裝組件322之後，施加的底膠材料330可在SMD/IPD 300與封裝之間以及在SMD/IPD 300與封裝組件322之間流動，以作為間隔物材料。在一些實施例中，圖7所示之結構可包含圖6所示之間隔物材料328。
雖然通常描述於封裝與封裝組件322之間，然而，圖7的內容可應用於其他狀況中。例如，間隙314可形成於介電層54中用於圖2所示的SMD/IPD 116。而後，封裝物56可作為圖7的底膠材料330，並且可流入SMD/IPD 116與前面重佈結構50之間的間隙314作為間隔物材料。
圖8係根據一些實施例說明封裝120，其包括一或多個積體電路晶粒42，其係由在封裝120上或封裝120中配置一或多個打線接合而成。封裝120通常係分別類似於圖1A、1B與2的封裝40A、40B與100，因此，在此省略關於圖1A、1B與2以及圖8的上述特徵討論。
在圖8中，在SMD/IPD 74、114與116中使用打線接合122、124與126作為反熔絲。打線接合122、124以及126可包括任何可接受的線，例如銅、金、鋁、銀、鉑、鈀、錫、類似物、或其組合。此所述的實施係說明可使用另一接續器，例如打線接合，作為封裝120中的反熔絲。
圖9A與9B係根據一些實施例說明背面重佈結構60的外表面之佈局圖式。亦可使用類似的佈局作為前面重佈結構50的外表面。這些佈局的內容亦可應用於反熔絲所在的任何位置。
外表面包括墊140、142、144、146與148。墊140可電耦合且機械耦合外部電連接物，例如連接物78與/或82，如上所述。例如，墊140可用於BGA球。在這些實施例中，墊140包圍配置墊142、144、146與148的反熔絲區域。墊142、144、146與148係用於連接或不連接接續器，例如SMD/IPD 150或打線接合152，以安排積體 電路於積體電路晶粒上。在圖9A，SMD/IPD 150，例如電阻器，係連接於對應的墊142與146之間，而無反熔絲連接於對應墊144與148之間。在圖9B中，打線接合152係連接於對應的墊142與146之間，而無反熔絲連接於對應墊144與148之間。藉由在墊142與146之間連接SMD/IPD 150或打線接合152，形成封閉電路，而由於無反熔絲連接於墊144與148之間，因而墊144與148之間的電路保持開路(open)。因此，可使用SMD/IPD 150、打線接合152、或其他接續器，作為反熔絲。
圖9A與9B的佈局係說明用於反熔絲的墊可具有任何數目的墊對用於連接反熔絲。再者，在任何表面上，例如外表面或是包埋的、內表面，封裝可具有任何數目的墊區域用於反熔絲。此外，可使用SMD、IPD、打線接合或是接續器的任何組合於封裝，作為反熔絲。
圖10至29係根據一些實施例說明形成封裝上封裝結構製程之中間步驟的剖面圖。圖10係說明載體200以及形成於載體200上的脫膜層202。載體200可為玻璃載體、陶瓷載體、或類似物。載體200可為晶圓。脫膜層可為聚合物為基底的材料所形成，可從後續步驟所形成的上方結構沿著載體200而將其移除。在一些實施例中，脫膜層202係環氧化合物為基底的熱釋放材料，當其受熱時，會失去其黏性。在其他實施例中，脫膜層202可為紫外線(UV)膠，當其暴露至UV光時，會失去其黏性。脫膜層202可被施加為液體並且受到硬化，可為壓層膜而壓層於載體200上，或是可為類似物。脫模層202的頂表面可齊平並且可具有高程度的共平面性。
在脫膜層202上形成介電層204。介電層204的底表面可接觸脫膜層202的頂表面。在一些實施例中，介電層204係由聚合物形成，例如PBO、聚亞醯胺、BCB、或類似物。在其他實施例中，介 電層204係由氮化物，例如氮化矽；氧化物，例如氧化矽、PSG、BSG、BPSG、或類似物；或類似物所形成。可藉由任何可接受的沉積製程，例如旋塗、化學氣相沉積(CVD)、壓層、類似方法、或其組合，形成介電層204。
參閱圖11，在介電層204上方形成晶種層206。在一些實施例中，晶種層206係金屬層，其可為單層或是包括由不同材料所形成的複數個次層之複合層。在一些實施例中，晶種層206包括鈦層以及在鈦層上方的銅層。例如，可使用物理氣相沉積(PVD)或類似方法，形成晶種層206。
在晶種層206上，形成且圖案化光阻208。可藉由旋塗或是類似方法形成光阻208，並且可將其曝光進行圖案化。光阻208的圖案係對應於金屬化圖案。圖案化形成穿過光阻208的開口以暴露晶種層206。
在光阻208的開口中以及在晶種層206的暴露部分上，形成導電材料210。可藉由鍍製程，例如電鍍或是無電鍍，或是類似方法，形成導電材料210。導電材料210可包括導電材料，例如金屬，如銅、鈦、鎢、鋁、或類似物。
在圖12中，移除未有導電材料210形成於其上的光阻208與部分的晶種層206。可藉由可接受的灰化或是剝除製程，例如使用氧氣電漿或是類似方法，移除光阻208。一旦移除光阻208，使用可接受的蝕刻製程，例如濕式或是乾式蝕刻，移除晶種層206的暴露部分。晶種層206的剩餘部分與導電材料210形成金屬化圖案212。
在圖13中，在金屬化圖案212與介電層204上，形成介電層214。在一些實施例中，介電層214係由聚合物形成，其可為光敏感材料，例如PBO、聚亞醯胺、BCB、或類似物，可使用光微影蝕刻遮罩輕易將其圖案化。在其他實施例中，介電層214係由例如氮化矽 之氮化物；例如氧化矽、PSG、BSG、BPSG的氧化物、或類似物所形成。可藉由旋塗、壓層、CVD、類似方法、或其組合，形成介電層214。而後，將介電層214圖案化，形成開口以暴露部分的金屬化圖案212。圖案化為可接受的製程，例如當介電層為光敏感材料時，將介電層214曝光，或是使用非等向性蝕刻進行蝕刻。
參閱圖14，在介電層214與金屬化圖案212的暴露部分上方，形成晶種層216。在一些實施例中，晶種層216係金屬層，其可為單層或是包括由不同材料所形成的複數個次層之複合層。在一些實施例中，晶種層216包括鈦層以及在鈦層上方的銅層。例如，藉由PVD或是類似方法，形成晶種層216。
在晶種層216上，形成且圖案化光阻218。可藉由旋塗或是類似方法，形成光阻218，並且可將其曝光進行圖案化。光阻218的圖案係對應於貫穿通路。圖案化形成穿過光阻218的開口以暴露晶種層216。
在光阻218的開口中以及在晶種層216的暴露部分上，形成導電材料220。可藉由鍍製程，例如電鍍或是無電鍍，或類似方法，形成導電材料220。導電材料220可包括導電材料，例如金屬，如銅、鈦、鎢、鋁、或類似物。
在圖15中，移除未有導電材料220形成於其上的光阻218與部分的晶種層216。可藉由可接受的灰化或是剝除製程，例如使用氧氣電漿或是類似方法，移除光阻218。一旦移除光阻218，使用可接受的蝕刻製程，例如濕式或是乾式蝕刻，移除晶種層216的暴露部分。晶種層216的剩餘部分與導電材料220形成貫穿通路222。
在圖16中，積體電路晶粒224係黏附至介電層214，以及SMD/IPD 226係接合至金屬化圖案212的暴露部分。在黏附至介電層214之前，可根據可應用的製程，處理積體電路晶粒224以於積體電 路晶粒224中形成積體電路。例如，可在半導體基板中與/或半導體基板上，形成例如電晶體、二極體、電容器、電阻器等裝置，該半導體基板係例如半導體晶圓，並且可藉由在半導體基板上的一或多個介電層中的金屬化圖案所形成的互連結構而互連，以形成積體電路。例如，藉由鍍製程，在積體電路晶粒224外部形成晶粒連接物228，例如導電柱或通路(例如，包括如銅之金屬)，而機械耦合且電耦合至對應的積體電路晶粒224，其係稱為積體電路晶粒224的對應主動側。可藉由旋塗、壓層、CVD、或類似方法，在積體電路晶粒224與晶粒連接物228上方，形成介電材料230。可施加黏著劑232於積體電路晶粒224的背面，例如對應半導體晶圓的背面。黏著劑232可為任何合適的黏著劑、環氧化合物、膠、或類似物。可藉由鋸或切割，將積體電路晶粒224單粒化，並且使用例如取放工具，藉由黏著劑232而將其黏附至介電層214。
SMD/IPD 226係連接於金屬化圖案212的暴露部分之間，該暴露部分係例如墊。可使用例如取放工具而將SMD/IPD 226連接至金屬化圖案212的暴露部分，並且藉由金屬與金屬接合、焊料回銲、或類似方法，將SMD/IPD 226接合至暴露部分。在一些實施例中，SMD/IPD 226係低電阻電阻器，例如具有低於約0.1歐姆的電阻，更特別地係低於約0.05歐姆。在其他的實施例中，可使用其他組件，例如打線接合或是其他可接受的接續器，作為金屬化圖案212的暴露部分之間的反熔絲，該暴露部分係例如墊。當使用打線接合時，可使用任何可接受的打線接合技術以於金屬化圖案的暴露部分上形成打線接合。該技藝中具有通常技術者可理解形成其他接續期的其他合適技術。
在圖17中，在不同組件上形成封裝物234。封裝物234可為模塑料、環氧化合物、或類似物，並且可藉由壓縮成形、轉移成 型、或類似方法而使用。在圖18中，在硬化之後，封裝物234進行研磨製程，以暴露貫穿通路222與晶粒連接228。在研磨製程之後，貫穿通路222、晶粒連接物228以及封裝物234的頂部表面係齊平。SMD/IPD 226可維持包埋於封裝物234中。
在圖19中，在封裝物234、貫穿通路222以及晶粒連接物228上，形成介電層236。在一些實施例中，介電層236係由聚合物所形成，齊可為光敏感材料，例如PBO、聚亞醯胺、BCB、或類似物，可使用微影蝕刻遮罩輕易將其圖案化。在其他實施例中，介電層236係由例如氮化矽之氮化物；例如氧化矽、PSG、BSG、BPSG的氧化物、或類似物所形成。可藉由旋塗、壓層、CVD、類似方法、或其組合，形成介電層236。而後，將介電層236圖案化，形成開口以暴露貫穿通路222與晶粒連接物228。圖案化為可接受的製程，例如當介電層為光敏感材料時，將介電層236曝光，或是使用非等向性蝕刻進行蝕刻。
在圖20中，在介電層236上方以及在介電層236的開口中，形成晶種層238。在一些實施例中，晶種層238係金屬層，其可為單層或是包括由不同材料所形成的複數個次層之複合層。在一些實施例中，晶種層238包括鈦層以及在鈦層上方的銅層。例如，可使用PVD或是類似方法，形成晶種層238。
在晶種層238上，形成且圖案化光阻240。可使用旋塗或是類似方法形成光阻240，並且可將其曝光進行圖案化。光阻240的圖案係對應於金屬化圖案。圖案化形成穿過光阻240的開口以暴露晶種層238。
在光阻240的開口中以及在晶種層238的暴露部分上，形成導電材料242。可藉由鍍製程，例如電鍍或是無電鍍，或是類似方法，形成導電材料242。導電材料242可包括導電材料，例如金屬， 如銅、鈦、鎢、鋁、或類似物。
在圖21中，移除未有導電材料242形成於其上的光阻240與部分的晶種層238。可藉由可接受的灰化或是剝除製程，例如使用氧氣電漿或是類似方法，移除光阻240。一旦移除光阻240，使用可接受的蝕刻製程，例如濕式或是乾式蝕刻，移除晶種層238的暴露部分。晶種層238的剩餘部分與導電材料242形成金屬化圖案244。
在圖22中，重複上述圖19至21所述之製程，形成介電層246與450以及金屬化圖案248與252。在一些實施例中，省略這些介電層與金屬化圖案，而在其他實施例中，可形成較多或較少介電層與金屬化圖案。如圖22所示，金屬化圖案252包含下金屬254以及墊256與258。再者，類似於圖19所述之製程，在金屬化圖案252與介電層250上，形成介電層251。將介電層251圖案化以暴露金屬化圖案252中的下金屬254以及墊256與258。
在圖23中，SMD/IPD 260連接於金屬化圖案252的墊256與258之間。可使用取放工具將SMD/IPD 260連接至金屬化圖案252的墊256與258，並且藉由金屬與金屬接合、焊料回銲、或類似方法，將SMD/IPD 260接合至墊256與258。在一些實施例中，SMD/IPD 260係低電阻電阻器，例如具有低於約0.1歐姆的電阻，以及更特別地係小於約0.05歐姆。在其他實施例中，可使用其他組件，例如打線接合或是其他可接受的接續器作為金屬化圖案252的墊256與258之間的反熔絲。當使用打線接合時，可使用任何可接受的打線接合技術，用於在金屬化圖案的暴露部分上形成打線接合。該技藝中具有通常技術者可理解其他適當的技術用於形成其他接續器。
例如，使用適當的植球製程，在下金屬254上，形成外部連接物262，例如焊球，如球柵陣列(BGA)球。在一些實施例中，外部連接物262包括焊料，例如Sn-Ag合金、Sn-Ag-Cu合金、或 類似物，並且可為無鉛或是含鉛。
在圖24中，進行載體脫層，將載體200自上方結構脫離(脫層)。根據一些實施例，脫層包含將光，例如雷射光或是UV光，投射在脫膜層202表面，因而脫膜層202在光熱之下分解，載體200可被移除。而後，將結構翻轉並且放置於切割膠帶264上。
在圖25中，形成穿過介電層204的開口，以暴露部分的金屬化圖案212。金屬化圖案212的暴露部分係形成墊270、272、274、276、278與280。例如，可使用雷射鑽孔、蝕刻、或類似方法，形成開口。
在圖26中，SMD/IPD 282連接於金屬化圖案212的墊272與274之間。例如，可使用取放工具，將SMD/IPD 282連接至金屬化圖案212的墊272與274之間，並且藉由金屬與金屬接合、焊料回銲或類似方法，將SMD/IPD 282接合至墊272與274。在一些實施例中，SMD/IPD 282係低電阻電阻器，例如具有低於約0.1歐姆的電阻，以及更特別地係小於約0.05歐姆。在其他實施例中，可使用其他組件，例如打線接合或是其他可接受的接續器作為金屬化圖案212的墊272與274之間的反熔絲。當使用打線接合時，可使用任何可接受的打線接合技術，用於在金屬化圖案的暴露部分上形成打線接合。該技藝中具有通常技術者可理解其他適當的技術用於形成其他接續器。
例如，使用適當的凸塊製程、鍍製程、類似方法、或其組合，在金屬化圖案212的墊278與280上形成外部連接物，例如焊料凸塊、金屬柱、類似物、或例如金屬製與其上之焊料的組合。在一些實施例中，外部連接物284包括焊料，例如Sn-Ag合金、Sn-Ag-Cu合金、或類似物，並且可為無鉛或是含鉛。
圖10至26所述之前述製程係說明未單粒化的封裝中之SMD/IPD 226、260與282的各種置放。在其他實施例中，可在封裝內 較少或較多的位置中，置放SMD/IPD 226、260與282。前述圖式僅說明SMD/IPD所在的範例位置。再者，可使用其他接續器，例如打線接合或是類似物，結合SMD/IPD或在SMD/IPD之處。該技藝中具有通常技術者可理解這些修飾。
在圖27中，封裝400附接至圖10至26所形成之對應的未單粒化的封裝中。封裝400可為任何封裝，並且如前所述，通常各自包括基板402，其可為晶粒404所黏附的插入物。晶粒404藉由打線接合而電耦合至基板402。晶粒404進一步藉由封裝物406而封裝於基板402上，封裝物406可為模塑料、環氧化合物、或類似物。例如，可使用取放工具並且回銲外部連接物284，將封裝物400附接至未單粒化的封裝。而後，在封裝400與未單粒化的封裝之間施加底膠材料408，以環繞封裝400與未單粒化的封裝之間的組件，例如SMD/IPD 282以及外部連接物284。而後，硬化底膠材料408。
圖28係說明藉由切割或鋸的單粒化之後的封裝上封裝(package-on-package)結構。封裝上封裝包含封裝401，其通常係由圖10至26所示製程形成，並且包含封裝400。在圖29中，封裝上封裝結構係藉由外部連接物262而附接至基板410，例如PCB，該外部連接物262可回銲以附接基板410。而後，在封裝401與基板410之間施加底膠材料412以環繞封裝401與基板410之間所形成的組件，例如SMD/IPD 260與外部連接物262。而後，硬化底膠材料412。
圖30A至30D係說明附接SMD/IPD之實施例內容。該技藝中具有通常技術者可理解這些內容如何應用至圖10至29所述之製程。在圖30A中，在介電層500上形成墊502與504，其可為金屬化圖案的部分。而後，在介電層500以及墊502與504上，形成介電層506。而後，將介電層506圖案化以形成開口，暴露部分的墊502與504。圖案化可為可接受的製程，例如當介電層為光敏感材料時，將介電層 214暴露至光、使用非等向性蝕刻進行蝕刻、使用雷射鑽孔、或類似方法。在圖30B中，可藉由印刷、噴射(jetting)、或是類似方法，在墊502與504之間的介電層506上形成間隔物材料508，例如圖3的間隔物材料310。在圖30C中，可藉由任何可接受的製程，如印刷、電鍍、或類似方法，在墊502與504上形成焊料510。在圖30D中，SMD/IPD 512係接觸焊料510，以及焊料510係被回銲以附接SMD/IPD 512。SMD/IPD 512可接觸間隔物材料508。
在一些實施例中，如圖31所示，以封裝物514封裝SMD/IPD 512，封裝物514可為底膠材料、模塑料、環氧化合物、或類似物。封裝物514可為不同於間隔物材料508的材料組成物。在其他實施例中，如圖32A與32B所示，可在基板516上形成另一間隔物材料518，其係與SMD/IPD 512對立。在圖32A中，可藉由印刷、噴射、或類似方法，在基板516的區域上，形成間隔物材料518，例如圖5的間隔物材料328。在圖32B中，藉由回銲外部連接物(未繪示)，基板516附接至SMD/IPD 512所附接的封裝。而後，在基板516與介電層506之間以及在SMD/IPD 512附近，施加且硬化底膠材料520。間隔物材料518可接觸SMD/IPD 512。底膠材料520可為與間隔物材料508與間隔物材料518之一或二者皆不同的材料組成物。
圖30A至30D與31所示之製程可應用於上述SMD/IPD 226。在此情況中，介電層500係對應於介電層204；墊502與504係位於金屬化圖案212中；以及介電層506係對應於介電層214。圖30A中所示之形成且圖案化介電層506係對應於圖13所示之形成與圖案化介電層214。圖30B至30D中的處理係對應於圖16所發生的處理。圖31中的封裝物514係對應於圖17中所形成的封裝物234。
圖30A至30D、31與32A至32B中的處理可應用於上述的SMD/IPD 260。在此情況中，介電層500係對應於介電層250；墊 502與504係對應於金屬化圖案252中的墊256與258；以及介電層506係對應於介電層251。圖30A中所示的形成且圖案化介電層506係對應於圖22中的形成且圖案化介電層251。圖30B至30D中的處理係對應於圖23中所發生的處理。圖31的封裝物514係對應於圖29中所形成的底膠材料412。在基板410附接至封裝401之前，在基板410上形成圖32A的間隔物材料518，以及圖32B中所述之附接基板516係對應於圖29中所述之附接基板410至封裝401。
圖30A至30D、31以及32A至32B中的處理可應用於上述的SMD/IPD 282。在此情況中，介電層500係對應於介電層214；墊502與504係對應於金屬化圖案中的墊272與274；以及介電層506係對應於介電層204。圖30A中所述之介電層506的形成係對應於圖10中所述之介電層204的形成，以及圖30A中所述之介電層的圖案化係對應於圖25中所述之介電層204的圖案化。圖30B至30D中的處理係對應於圖26所發生的處理。圖31的封裝物514係對應於圖27中所形成的底膠材料408。在封裝400附接至基板401之前，可在基板402上形成圖32A中的間隔物材料518，以及圖32B中所述之附接基板516係對應於附接封裝物400至圖27中未單粒化的封裝。
圖33A至33D係說明類似於圖30A至30D之附接SMD/IPD的實施例之內容。該技藝中具有通常技術者可理解這些內容如何應用至上述圖10至29所述之製程。為求簡要說明，此處省略圖30A至30D中相同組件的描述討論。在圖33A中，進一步將介電層506圖案化以於墊502與504之間形成間隙540。在圖33B中，可藉由印刷、噴射、或類似方法，在間隙540中以及墊502與504之間的介電層506上，形成間隔物材料542，例如圖4A中的間隔物316。在圖30C中，在墊502與504上形成焊料510。在圖30D中，SMD/IPD 512係接觸焊料510，以及將焊料510回銲以附接SMD/IPD 512。SMD/IPD 512可 接觸間隔物材料542。
在一些實施例中，如圖34所示，而後用封裝物514封裝SMD/IPD 512，封裝物514可為底膠材料、模塑料、或類似物。封裝物514可為不同於間隔物材料542的材料組成物。在其他實施例中，如圖35A與35B所示，可在基板516上形成另一間隔物材料518，其可與SMD/IPD 512對立。在圖35中，可藉由印刷、噴射、或類似方法，在基板516的區域上，形成間隔物材料518，例如圖6的間隔物材料328。在圖35B中，例如藉由回銲外部連接物(未繪示)，將基板516附接至SMD/IPD 512所附接的封裝。而後，可在基板516與介電層506之間以及在SMD/IPD 512附近，施加且硬化底膠材料520。間隔物材料518可接觸SMD/IPD 512。底膠材料520可為不同於間隔物材料542與間隔物材料518其中之一或二者的材料組成物。
類似於圖30A至30D、31與32A至32B相關之討論，圖33A至33D、34與35A至35B中的處理可應用於SMD/IPD 226、260與282。該技藝中具有通常技術者可知分別在圖13、22與25中所述之介電層214、251與204的圖案化過程中，可圖案化對應的介電層214、251及204與間隙540，以及在上述形成間隔物材料508過程中，可在間隙540中形成間隔物材料542。
圖36A至36C係說明附接SMD/IPD的實施例之內容。該技藝中具有通常技術者可理解如何將這些內容應用至圖10至29所述之製程。為求簡要說明，此處省略圖30A至30D之相同組件的討論。在圖36A中，進一步將介電層506圖案化以形成墊502與504之間的間隙540。在圖36B中，在墊502與504上，形成焊料510。在圖36C中，SMD/IPD 512係接觸焊料510，以及將焊料510回銲以附接SMD/IPD 512。
在一些實施例中，如圖37所示，而後用封裝物514封 裝SMD/IPD 512，該封裝物514可留置間隙540中，封裝物可為底膠材料、模塑料、或類似物，在其他實施例中，如圖38A與38B所示，可在基板516上形成另一間隔物材料518，其可與SMD/IPD 512對立。在圖38A中，可藉由印刷、噴射、或類似方法，在基板516的區域上形成間隔物材料518，例如圖6的間隔物材料328。在圖38B中，例如藉由回銲外部連接物(未繪示)，基板516係附接至SMD/IPD 512所附接的封裝。而後，可在基板516與介電層506之間以及SMD/IPD 512附近，施加並且硬化底膠材料520。底膠材料520可流入間隙540中。
圖36A至36C、37以及38A至38B中的製程可應用至SMD/IPD 226、260以及282，類似於圖30A至30D、31以及32A至32B。該技藝中具有通常技術者可理解分別在圖13、22與25中所述之介電層214、251與204的圖案化過程中，可圖案化對應的介電層214、251及204與間隙540。封裝物514可對應於圖17的封裝物234、圖27的底膠材料408、或是圖29的底膠材料412。
實施例可具有優點。使用反熔絲於積體電路晶粒外部，可簡化電路並且使其更具可信賴度。在一些先前的應用中，積體電路晶粒中可能已有熔絲，並且使用電燒或是雷射切割而安排熔絲。在那些應用中，熔絲之熔絲部厚度大，造成電燒或是雷射切割困難並且造成在此電燒或是雷射切割之後，熔絲不被燒斷。在一些實施例中，反熔絲係配置於封裝中，在積體電路晶粒之外，以安排電路。此係避免燒斷熔絲之需要。再者，在一些實施例中，可增加配置反熔絲的靈活性。
一些實施例可達到其他優點。在一些例子中，將SMD/IPD固定於結構可造成SMD/IPD與結構之間的間隙。例如，若底膠材料形成於SMD/IPD附近，則底膠材料不會流至間隙中，並且可在間隙中形成空氣間隙。在熱循環期間，氣體膨脹可能造成結構故障， 很像是爆米花內核爆裂。藉由在SMD/IPD與結構之間具有間隔物材料與/或藉由在SMD/IPD與結構之間架構間隙，可縮小或是避免空氣間隙，因而在熱循環期間很少或是無空氣存在造成故障。
本揭露的一實施例係提供封裝結構。封裝結構包含積體電路晶粒、重佈結構、反熔絲、以及外部連接物。積體電路晶粒係包埋在封裝物中。重佈結構係位於封裝物上，並且電耦合至積體電路晶粒。反熔絲係在積體電路晶粒與重佈結構之外部。反熔絲係機械耦合且電耦合至重佈結構。外部連接物係位於重佈結構上，以及重佈結構係位於外部連接物與封裝物之間。
本揭露的另一實施例係提供封裝結構。該封裝結構包含晶粒、封裝物、重佈結構、以及反熔絲。晶粒包括積體電路，以及晶粒連接物係位於晶粒的主動側上並且電耦合至積體電路。封裝物至少側向封裝晶粒。重佈結構係位於封裝物上並且與封裝物鄰接。至少一部分的重佈結構係直接耦合至晶粒連接物。反熔絲係機械耦合且電耦合至重佈結構的外側上。
本揭露的另一實施例係提供方法。該方法包含將積體電路晶粒封裝於封裝物中；形成鄰接該封裝物的重佈結構，該重佈結構包括墊；以及機械附接反熔絲至該墊。
本揭露的另一實施例係提供結構。該結構包含第一封裝，以及藉由外部連接物而附接至第一封裝的封裝組件。第一封裝係包括附接至第一墊與第二墊的裝置。該裝置係表面安裝裝置(SMD)、整合式被動裝置(IPD)、或其組合。該裝置係經由介電層而附接至第一墊與第二墊。第一間隔物材料係側向位於第一墊與第二墊之間，並且係位於該裝置與介電層之間。封裝物環繞該裝置與間隔物材料。
本揭露的另一實施例係提供結構。該結構包含第一封裝。第一封裝包含積體電路晶粒，用第一封裝物至少側向封裝該積體 電路晶粒、在該積體電路晶粒與第一封裝上的重佈結構、以及裝置。重佈結構係包括第一墊、第二墊、以及介電層。該裝置係經由介電層而附接至第一墊與第二墊。該裝置係表面安裝裝置(SMD)、整合式被動裝置(IPD)、或是其組合。凹槽係位於第一墊與第二墊之間的介電層中。
本揭露的另一實施例係提供方法。該方法包含圖案化開口穿過介電層以暴露第一墊與第二墊。介電層係位於第一封裝中的重佈結構中。該方法亦包含在第一墊與第二墊之間的介電層上，形成第一間隔物材料，以及在形成第一間隔物材料之後，附接裝置至第一墊與第二墊。該裝置係表面安裝裝置(SMD)、整合式被動裝置(IPD)、或是其組合。第一間隔物材料係位於該裝置與介電層之間。
前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本揭露之各方面。熟知此技藝之人士應理解可輕易使用本揭露作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施例具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本揭露揭示內容的精神與範圍，並且熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本揭露之精神與範圍。
40B‧‧‧封裝
42‧‧‧積體電路晶粒
74‧‧‧SMD/IPD
46‧‧‧介電材料
44‧‧‧封裝晶粒連接物
50‧‧‧前面重佈結構
48‧‧‧黏著劑
54‧‧‧介電層
52‧‧‧金屬化圖案
56‧‧‧封裝物
58‧‧‧貫穿通路
62‧‧‧金屬化圖案
64‧‧‧介電層
66、68、70、72‧‧‧墊
60‧‧‧背面重佈結構
76‧‧‧下金屬
78‧‧‧外部連接物
82‧‧‧外部連接物
80‧‧‧抗焊層

Claims (10)

  1. 一種結構，其包括：第一封裝，其包括附接至第一墊與第二墊的裝置，該裝置係表面安裝裝置(surface mount device，SMD)、整合式被動裝置(integrated passive device，IPD)、或其組合，該裝置係經由介電層而附接至該第一墊與該第二墊，第一間隔物材料係側向位於該第一墊與該第二墊之間並且位於該裝置與該介電層之間，封裝物環繞該裝置與該第一間隔物材料；以及封裝組件，其係藉由外部連接物而附接至該第一封裝。
  2. 如申請專利範圍第1項所述之結構，其中該封裝組件係基板，該些外部連接物係經由該介電層而附接至對應的下金屬(under-metal)，該封裝物係底膠材料，其進一步環繞該些外部連接物。
  3. 如申請專利範圍第2項所述之結構，進一步包括第二間隔物材料，其係位於該裝置與該基板之間，該封裝物進一步環繞該第二間隔物材料。
  4. 如申請專利範圍第2項所述之結構，其中該封裝組件係第二封裝，該些外部連接物係經由該介電層附接至對應的連接墊，該封裝物係底膠材料，其進一步環繞該些外部連接物。
  5. 如申請專利範圍第4項所述之結構，進一步包括第二間隔物材料，其係位於該裝置與該第二封裝之間，該封裝物係進一步環繞該第二間隔物材料。
  6. 如申請專利範圍第1項所述之結構，其中該封裝物進一步環繞積體電路晶粒，該介電層係位於重佈結構中，該重佈結構係位於該封裝物上並且位於該封裝物與該封裝組件之間。
  7. 如申請專利範圍第1項所述之結構，其中該封裝物的組成物係不 同於該第一間隔物材料的組成物。
  8. 如申請專利範圍第1項所述之結構，其中該介電層具有凹槽，其係位於該第一墊與該第二墊之間，該第一間隔物材料係至少部分位於該凹槽中。
  9. 一種結構，其包括：第一封裝，其包括：積體電路晶粒，其至少側向受到第一封裝物封裝；重佈結構，其係位於該積體電路晶粒與該第一封裝物上，該重佈結構係包括第一墊、第二墊、以及介電層；以及裝置，其經由該介電層而附接至該第一墊與該第二墊，該裝置係表面安裝裝置(SMD)、整合式被動裝置(IPD)、或是其組合，凹槽係位於該第一墊與該第二墊之間的該介電層中。
  10. 一種方法，其包括：圖案化穿過介電層的開口，以暴露第一墊與第二墊，該介電層係位於第一封裝中的重佈結構中；形成第一間隔物材料於該第一墊與該第二墊之間的該介電層上；以及在形成該第一間隔物材料之後，附接裝置至該第一墊與該第二墊，該裝置係表面安裝裝置(SMD)、整合式被動裝置(IPD)、或其組合，該第一間隔物材料係位於該裝置與該介電層之間。
TW104123038A 2015-03-13 2015-07-16 封裝中的表面安裝裝置、整合式被動裝置及／或打線安裝 TWI605556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562132643P 2015-03-13 2015-03-13
US14/737,210 US9754928B2 (en) 2014-07-17 2015-06-11 SMD, IPD, and/or wire mount in a package

Publications (2)

Publication Number Publication Date
TW201633470A true TW201633470A (zh) 2016-09-16
TWI605556B TWI605556B (zh) 2017-11-11

Family

ID=56988523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123038A TWI605556B (zh) 2015-03-13 2015-07-16 封裝中的表面安裝裝置、整合式被動裝置及／或打線安裝

Country Status (2)

Country Link
CN (1) CN105977219B (zh)
TW (1) TWI605556B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587465B (zh) * 2016-10-03 2017-06-11 矽品精密工業股份有限公司 電子封裝件及其製法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
CN116960108B (zh) * 2023-09-21 2023-12-08 江苏展芯半导体技术有限公司 一种芯片封装结构及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100527394C (zh) * 2005-12-14 2009-08-12 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8963339B2 (en) * 2012-10-08 2015-02-24 Qualcomm Incorporated Stacked multi-chip integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587465B (zh) * 2016-10-03 2017-06-11 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
CN105977219B (zh) 2018-09-28
CN105977219A (zh) 2016-09-28
TWI605556B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
KR101763019B1 (ko) 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트
TWI690030B (zh) 半導體封裝及其形成方法
US11664323B2 (en) Semiconductor package and method
US10867976B2 (en) Semiconductor packages having dummy connectors and methods of forming same
US10700045B2 (en) Surface mount device/integrated passive device on package or device structure and methods of forming
KR102397032B1 (ko) 반도체 디바이스 및 제조 방법
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
CN107871718B (zh) 半导体封装件及其形成方法
KR102492796B1 (ko) 반도체 패키지
TWI582858B (zh) 半導體封裝組件及其製造方法
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
CN105789062B (zh) 封装件结构及其形成方法
US20180122774A1 (en) Redistribution Layers in Semiconductor Packages and Methods of Forming Same
TWI717813B (zh) 半導體封裝及其製造方法
US20180190638A1 (en) CoWoS Structures and Method of Forming the Same
CN111883481A (zh) 3d封装件结构及其形成方法
US9613910B2 (en) Anti-fuse on and/or in package
TWI694578B (zh) 積體電路封裝及其形成方法
US11145614B2 (en) Semiconductor device and method of manufacture
CN109786274B (zh) 半导体器件及其制造方法
US11817325B2 (en) Methods of manufacturing a semiconductor package
TWI605556B (zh) 封裝中的表面安裝裝置、整合式被動裝置及／或打線安裝