CN116960108B - 一种芯片封装结构及方法 - Google Patents
一种芯片封装结构及方法 Download PDFInfo
- Publication number
- CN116960108B CN116960108B CN202311221287.6A CN202311221287A CN116960108B CN 116960108 B CN116960108 B CN 116960108B CN 202311221287 A CN202311221287 A CN 202311221287A CN 116960108 B CN116960108 B CN 116960108B
- Authority
- CN
- China
- Prior art keywords
- rewiring layer
- metal
- holes
- layer
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 52
- 229910000679 solder Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims description 137
- 229910052751 metal Inorganic materials 0.000 claims description 137
- 239000003989 dielectric material Substances 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 42
- 238000009713 electroplating Methods 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims description 2
- 239000012467 final product Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000011161 development Methods 0.000 description 12
- 238000005553 drilling Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种芯片封装结构及方法，属于芯片封装技术领域，包括第一封装体、第二封装体与多个焊球，所述第一封装体与所述第二封装体通过多个焊球连接；所述第一封装体包括至少一个表面贴装器件和至少一个裸芯片，至少一个表面贴装器件和至少一个裸芯片通过再布线层和通孔连接；所述第二封装体包括至少一个表面贴装器件和至少一个裸芯片，至少一个表面贴装器件和至少一个裸芯片通过再布线层和通孔连接。本发明一种芯片封装结构及方法，有利于在封装体内集成更多器件，缩小最终产品的外形尺寸，提高集成度。
Description
技术领域
本发明涉及芯片封装技术领域，且特别是有关于一种芯片封装结构及方法。
背景技术
近年来，半导体集成电路技术不断发展，半导体制造工艺水平飞速提升，然而，芯片上元件的几何尺寸不可能无限制地缩小下去，如何在芯片上集成更多的器件，是行业研究的热点。
三维封装堆叠技术由于能够堆叠更多的器件，受到越来越多的关注。封装内堆叠芯片的SiP技术已经被应用于多种场合，从技术和加工精度上也比较成熟。但是，多芯片堆叠让质量控制变得更加困难，封装的灵活性也随之降低，对产品体系结构和采购环节有很高要求，进而增加了成本。
发明内容
本发明旨在提供一种基于面板级扇出工艺、开发周期短、灵活性高、低成本的芯片封装结构及方法。
为达到上述目的，本发明技术方案是：
一种芯片封装结构，包括第一封装体、第二封装体与多个焊球，所述第一封装体与所述第二封装体通过多个焊球连接；
所述第一封装体包括至少一个表面贴装器件和至少一个裸芯片，至少一个表面贴装器件和至少一个裸芯片通过再布线层和通孔连接；
所述第二封装体包括至少一个表面贴装器件和至少一个裸芯片，至少一个表面贴装器件和至少一个裸芯片通过再布线层和通孔连接。
上述焊球的一端连接第一金属层，所述焊球的另一端连接第二金属层，所述第一金属层位于所述第一封装体的第一端，所述第二金属层位于所述第二封装体的第一端。
上述第一金属层上设有第一再布线层，多颗裸芯片通过芯片粘接材料设置在所述第一再布线层上，裸芯片的表面预制凸点，在凸点表面设有第二再布线层，所述第一再布线层与所述第二再布线层之间通过多个第一通孔连接，在所述第二再布线层上设有多个第二通孔，在第二通孔上表面设有第三再布线层，多个表面贴装器件通过连接材料安装在所述第三再布线层上，在所述第三再布线层上设有多个第三通孔，在第三通孔上表面设有第四再布线层。
上述第一封装体还包括顶置表面贴装器件，所述顶置表面贴装器件安装在所述第一封装体的第二端，所述顶置表面贴装器件通过连接材料安装在所述第四再布线层上。
上述第二封装体的第二端设有第五再布线层，多颗裸芯片通过芯片粘接材料设置在所述第五再布线层上，裸芯片的表面预制凸点，在凸点表面设有第六再布线层，所述第五再布线层与所述第六再布线层之间通过多个第四通孔连接，在所述第六再布线层上设有多个第五通孔，在第五通孔上表面设有第七再布线层，多个表面贴装器件通过连接材料安装在所述第七再布线层上，在所述第七再布线层上设有多个第六通孔，在第六通孔上表面设有第八再布线层，所述第二金属层设在所述第八再布线层上。
在一具体实施例中，多个焊球布置成球栅阵列封装。
本发明还提供一种芯片封装方法，包括，
步骤S1，制作第一封装体，具体包括，在载板表面制作第一金属层，将多个裸芯片通过芯片粘接材料连接再布线层与金属层，将多个表面贴装器件通过至少一个再布线层和至少一个通孔连接多个裸芯片；
步骤S2，制作第二封装体，具体包括，在第二封装体的第一端制作第二金属层，将多个裸芯片通过芯片粘接材料连接再布线层与金属层，将多个表面贴装器件通过至少一个再布线层和至少一个通孔连接多个裸芯片；
步骤S3，通过球栅阵列封装以及回流焊技术将多个焊球的一端与所述第一金属层连接，将多个焊球的另一端与所述第二金属层连接，实现所述第一封装体与所述第二封装体的堆叠。
进一步地，上述步骤S1包括，
步骤S11，在载板表面制作所述第一金属层，使用介电材料进行包封，介电材料填充所述第一金属层的空隙并覆盖在所述第一金属层表面；
步骤S12，使介电材料表面平坦化，在所述第一金属层表面制作第一再布线层并将需要安装裸芯片的基岛区域研磨至金属完全露出，在基岛表面涂覆芯片粘接材料，并将表面预制凸点的多颗裸芯片安装在指定区域，使用介电材料进行包封，介电材料填充多颗裸芯片与凸点之间的空隙并覆盖凸点的表面；
步骤S13，在指定位置进行开孔，去除介电材料，直至露出过孔位置的金属区域，在孔内电镀金属形成第一通孔，再进行表面平坦化，直至露出裸芯片表面所有的凸点，在凸点表面制作第二再布线层与凸点互连，使用介电材料进行包封；
步骤S14，在指定位置进行开孔，去除介电材料，直至露出过孔位置的金属区域，在孔内电镀金属形成第二通孔，在第二通孔上表面制作第三再布线层；
步骤S15，用连接材料将表面贴装器件安装到第三再布线层的金属焊盘上，再次进行包封，将表面贴装器件埋入介电材料中，在指定位置进行开孔，去除介电材料直至露出过孔位置的金属区域，在孔内电镀金属形成第三通孔，在第三通孔上表面制作第四再布线层。
上述步骤S1还包括，用连接材料将顶置表面贴装器件安装到所述第四再布线层的金属焊盘上。
上述步骤S2包括，
步骤S21，在一载板表面制作第五再布线层并将需要安装裸芯片的基岛区域研磨至金属完全露出，在基岛表面涂覆芯片粘接材料，并将表面预制凸点的多颗裸芯片安装在指定区域，使用介电材料进行包封，介电材料填充多颗裸芯片与凸点之间的空隙并覆盖凸点的表面；
步骤S22，在指定位置进行开孔，去除介电材料直至露出过孔位置的金属区域，在孔内电镀金属形成第四通孔，进行表面平坦化，直至露出裸芯片表面所有的凸点，在凸点表面制作第六再布线层与凸点互连，使用介电材料进行包封，将所述第六再布线层埋入介电材料中；
步骤S23，在指定位置进行开孔，去除介电材料直至露出过孔位置的金属区域，在孔内电镀金属形成第五通孔，在第五通孔上表面制作第七再布线层；
步骤S24，用连接材料将表面贴装器件安装到所述第七再布线层的金属焊盘上，再次进行包封，将表面贴装器件埋入介电材料中，在指定位置进行开孔，去除介电材料，直至露出过孔位置的金属区域，在孔内电镀金属形成第六通孔，在第六通孔上表面制作第八再布线层；
步骤S25，在所述第八再布线层上制作第二金属层。
有益效果，本发明一种芯片封装结构及方法，通过在封装体内逐层制作再布线层和金属通孔，在介电材料填充的内部进行三维布线，并埋入多颗裸芯片和表面贴装器件，并最终多层封装堆叠，有利于在封装体内集成更多器件，缩小最终产品的外形尺寸，提高集成度，还避免了堆叠裸片装配良率和测试复杂性的问题，有利于节约制造环节成本，缩短产品开发周期。
为让发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为本发明一种芯片封装结构一具体实施例的示意图。
图2为本发明一种芯片封装方法的流程图。
图3为步骤S11过程中的芯片封装剖面示意图。
图4为步骤S12过程中的芯片封装剖面示意图。
图5为步骤S13过程中的芯片封装剖面示意图。
图6为步骤S14过程中的芯片封装剖面示意图。
图7为步骤S15过程中的芯片封装剖面示意图。
图8为步骤S16过程中的芯片封装剖面示意图。
具体实施方式
为使本发明实施例的目的和技术方案更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应该理解，当元件或层被描述为在另一元件或层“上”、“连接至”或者“耦合至”另一元件或层时，其可以是直接位于另一元件或层上或者直接连接或耦合至另一元件或层或者可以存在中间元件或层。相反，当元件被描述为“直接位于”另一元件或层上或者“直接连接至”或者“直接耦合至”另一元件或层时，不存在中间元件或层。
应该理解，虽然术语“第一”、“第二”“第三”等在本文中可以用于描述各种元件、部件、区域、层和/ 或部分，但是这些元件、部件、区域、层和/ 或部分不应该被这些术语限制。这些术语仅用于将一个元件、部件、区域、层或者部分与另一区域、层或部分区分开来。因此，下文所论述的第一元件、部件、区域、层或部分在不背离本发明构思的教导上可以被称为第二元件、部件、区域、层或者部分。
为便于描述，诸如“在...... 下面”、“在...... 下方”、“下”、“在...... 上方”、“上”等空间相对术语在本文中可以用于描述如图所示的一个元件或部件与另一(另一些)元件或部件的关系。应该理解，这些空间相对术语意图涵盖器件在使用或操作中的除附图中所描述的方位之外的不同方位。例如，如果将附图中的器件倒转，则被描述为在其他元件或部件“下方”或“下面”的元件将被定向为在其他元件或部件“上方”。因此，示例性术语“在...... 上方”或“在...... 下方”都可以包括上方和下方两个方位。还可以以其它方式(旋转90度或者在其他方位)定向器件，并且相应地解释本文所使用的空间相对术语。
本文所使用的术语仅用于描述特定示例实施例的目的，而不用于限制本发明的构思。除非本文中另有明确说明，如本文所使用的，单数形式“一”、“一个(种)”和“这个( 种)”预期也包括复数形式。应该进一步理解，术语“包括”和/ 或“包含”( 当用于本说明书时)详细说明存在所述的特征、整体、步骤、操作、元件和/ 或部件，但是并不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/ 或它们的组的存在或加入。
在整个说明书中提到的“一个实施例”或“实施例”意为结合该实施例所描述的具体部件、结构或特征包括在至少一个实施例中。因此，在整个说明书中在各个地方出现的短语“在一个实施例中”或“在实施例中”不一定全都是指同一实施例。而且，在一个或多个实施例中可以以任何合适的方式组合具体的部件、结构或特征。应该理解，以下附图没有按比例绘制，而且这些附图仅用于说明的目的。
本发明提供一种芯片封装结构，图1为本发明一种芯片封装结构一具体实施例的示意图，包括，封装体1、封装体2与多个焊球3，封装体1与封装体2通过多个焊球3连接。
可选地，多个焊球3布置成球栅阵列封装（BGA）。
封装体1的底部有金属层11，封装体2的顶部有金属层21，金属层11和金属层21为中间有多个空隙的层结构，空隙由介电材料116或介电材料216填充。焊球3的两端分别连接金属层11与金属层21，实现封装体1与封装体2的电连接。
金属层11上设有再布线层12，多颗裸芯片14通过芯片粘接材料13设置在再布线层12上，裸芯片14的表面预制凸点15，凸点15具有导电性能。介电材料116填充裸芯片14与凸点15之间的空隙。
在凸点15表面设有再布线层17，再布线层12与再布线层17之间通过多个通孔16连接。在再布线层17上设有多个通孔18，在通孔18上表面设有再布线层19，再布线层17与再布线层19之间通过多个通孔18连接。
多个表面贴装器件111通过连接材料110安装在再布线层19上。裸芯片15和表面贴装器件111之间通过再布线层17、再布线层19和通孔18实现电气连接。
在再布线层19上设有多个通孔112，在通孔112上表面设有再布线层113作为封装体1的顶层，再布线层19与再布线层113之间通过多个通孔112连接。
顶置表面贴装器件114通过连接材料110安装在再布线层113上。裸芯片15和顶置表面贴装器件114之间通过多个再布线层和多个通孔实现电气连接。
顶置表面贴装器件114可以是多个，多个顶置表面贴装器件114共面放置，一般是尺寸或耗散功率较大的电感、电容或变压器等，并不需要塑封料包裹，有利于增强散热能力，顶置表面贴装器件114的端子通过焊料与封装体1的再布线层113焊接。
封装体2的底部设有再布线层22，多颗裸芯片24通过芯片粘接材料23设置在再布线层22上，裸芯片24的表面预制凸点25，凸点25具有导电性能。介电材料216填充裸芯片24与凸点25之间的空隙。
在凸点25表面设有再布线层27，再布线层22与再布线层27之间通过多个通孔26连接。在再布线层27上设有多个通孔28，在通孔28上表面设有再布线层29，再布线层27与再布线层29之间通过多个通孔28连接。
多个表面贴装器件211通过连接材料210安装在再布线层29上。裸芯片25和表面贴装器件211之间通过再布线层27、再布线层29和通孔28实现电气连接。
在再布线层29上设有多个通孔212，在通孔212上表面设有再布线层213，再布线层29与再布线层213之间通过多个通孔212连接。
金属层21设在再布线层213上。
进一步地，金属层11、金属层21是封装体外引脚或表面贴装器件的焊盘或裸芯片装片基岛等。
进一步地，金属层11、金属层21通过曝光、显影、电镀一系列工艺制成，通过光刻和电镀工艺可以控制金属层11、金属层21的厚度。
进一步地，封装体1和封装体2内部的空隙用介电材料116或介电材料216进行填充，介电材料116、介电材料216包括环氧树脂塑封料等，介电材料用于提供机械支撑和保护。
进一步地，芯片粘接材料13、芯片粘接材料23包括烧结银、导电胶、不导胶、装片膜等。
进一步地，各再布线层通过曝光、显影、电镀一系列工艺制成，再布线层由介电材料和导电材料的交替层形成，并且可以通过诸如沉积、镶嵌、双镶嵌等任何合适的工艺和通过电镀、溅射、化学汽相沉积(CVD)、等离子体增强CVD(PECVD) 或者化学镀工艺来形成。
进一步地，通孔16、通孔18、通孔112、通孔26、通孔18、通孔212为金属通孔，通过激光开孔工艺在指定位置进行开孔，去除介电材料116或介电材料216，直至露出过孔位置的金属区域，然后通过电镀工艺在孔内电镀金属形成。
可选地，可使用金属柱代替通孔，实现相同的功能。
可选地，通孔或金属柱的材料为铜，厚度为25~100μm，多个通孔与多个再布线层共同在封装体内构成了三维多层布线结构。
进一步地，连接材料110、连接材料210包括焊料或导电胶等。
进一步地，表面贴装器件111、表面贴装器件211包括电阻、电容、电感或塑封芯片等。
进一步地，凸点15、凸点25为导电金属块，导电金属块与再布线层相连，也可通过通孔与其他再布线层相连。
优选地，导电金属块的材料为铜，厚度为30μm~70μm。
进一步地，表面贴装器件111、表面贴装器件211的引线端子通过焊料与再布线层焊接，再通过通孔和其他再布线层电连接裸芯片或外部引脚。
在本具体实施例中，多个裸芯片14共面平铺放置，多个裸芯片24共面平铺放置。需要注意的是，裸芯片也可以根据实际需要分层放置。
更具体地，表面贴装器件与裸芯片之间相对叠层放置，有利于在封装体内集成更多器件，缩小最终产品的外形尺寸。
图2为本发明一种芯片封装方法的流程图，包括如下步骤。
步骤S1，制作封装体1，更具体地，在载板115表面制作金属层11，将多个裸芯片14通过芯片粘接材料13连接再布线层12与金属层11，将多个表面贴装器件111通过至少一个再布线层和至少一个通孔连接多个裸芯片14，将顶置表面贴装器件安装在封装体1的顶部。
所述步骤S1进一步包括如下步骤。
步骤S11，请参考图3，在一载板115表面，通过曝光、显影、电镀一系列工艺制作金属层11，可通过光刻和电镀工艺控制金属层11的厚度，金属层11可以是封装体外引脚或表面贴装器件的焊盘或裸芯片装片基岛等。然后，使用介电材料116进行一次包封，介电材料116填充金属层11的空隙并覆盖在金属层11表面，提供机械支撑和保护。
步骤S12，请参考图4， 通过机械研磨工艺使介电材料116表面平坦化，接着通过曝光、显影、电镀一系列工艺，在金属层11表面制作一层再布线层12并将需要安装裸芯片14的基岛区域研磨至金属完全露出，然后，在基岛表面涂覆芯片粘接材料13，并将表面预制凸点15的多颗裸芯片14安装在指定区域，接着使用介电材料116进行第二次包封，介电材料116填充多颗裸芯片14与凸点15之间的空隙，并覆盖凸点15的表面。
步骤S13，请参考图5，通过激光开孔工艺在指定位置进行开孔，去除介电材料116，直至露出过孔位置的金属区域，然后通过电镀工艺在孔内电镀金属，形成通孔16，再通过机械研磨进行表面平坦化，直至露出裸芯片14表面所有的凸点15。接着通过曝光、显影、电镀一系列工艺，在凸点15表面制作一层再布线层17与凸点15互连，然后使用介电材料116进行第三次包封，将再布线层17埋入介电材料116中。
步骤S14，请参考图6，通过激光打孔工艺在指定位置进行开孔，去除介电材料116，直至露出过孔位置的金属区域，再通过电镀工艺在孔内电镀金属，形成通孔18，然后，通过曝光、显影、电镀一系列工艺，在通孔18上表面制作一层再布线层19作为表面贴装器件的焊盘。根据实际需要，可重复上述步骤，继续增加再布线层的层数。
步骤S15，请参考图7，通过表面贴装工艺用连接材料110将表面贴装器件111安装到再布线层19的金属焊盘上，实现与裸芯片14的三维堆叠。然后再次进行包封，将表面贴装器件111埋入介电材料116中，再通过激光打孔工艺在指定位置进行开孔，去除介电材料116，直至露出过孔位置的金属区域，再通过电镀工艺在孔内电镀金属形成通孔112，然后，通过曝光、显影、电镀一系列工艺，在通孔112上表面制作一层再布线层113，作为封装体1的顶层金属。
步骤S16，请参考图8，通过表面贴装工艺用连接材料110将顶置表面贴装器件114安装到再布线层113的金属焊盘上，顶置表面贴装器件114一般是尺寸或耗散功率较大的电感、电容或变压器等，并不需要塑封料包裹，有利于增强散热能力，接着，拆除载板115。
可选地，将顶置表面贴装器件通过焊料焊接在封装体1的顶部。
步骤S2，制作封装体2，更具体地，在封装体2的顶部制作金属层21，将多个裸芯片24通过芯片粘接材料23连接再布线层22与金属层21，将多个表面贴装器件211通过至少一个再布线层和至少一个通孔连接多个裸芯片24。
封装体2与封装体1的制作方法类似，区别在于，金属层21设置在封装体2的顶部，金属层21位于再布线层213上，目的是使得封装体2通过焊球3与封装体1实现电气连接。
所述步骤S2进一步包括如下步骤。
步骤S21，在一载板表面制作一层再布线层22并将需要安装裸芯片24的基岛区域研磨至金属完全露出，然后，在基岛表面涂覆芯片粘接材料23，并将表面预制凸点25的多颗裸芯片24安装在指定区域，接着使用介电材料216进行包封，介电材料216填充多颗裸芯片24与凸点25之间的空隙，并覆盖凸点25的表面。
步骤S22，通过激光开孔工艺在指定位置进行开孔，去除介电材料216，直至露出过孔位置的金属区域，然后通过电镀工艺在孔内电镀金属，形成通孔26，再通过机械研磨进行表面平坦化，直至露出裸芯片24表面所有的凸点25。接着通过曝光、显影、电镀一系列工艺，在凸点25表面制作一层再布线层27与凸点25互连，然后使用介电材料216进行包封，将再布线层27埋入介电材料216中。
步骤S23，通过激光打孔工艺在指定位置进行开孔，去除介电材料216，直至露出过孔位置的金属区域，再通过电镀工艺在孔内电镀金属，形成通孔28，然后，通过曝光、显影、电镀一系列工艺，在通孔28上表面制作一层再布线层29作为表面贴装器件的焊盘。根据实际需要，可重复上述步骤，继续增加再布线层的层数。
步骤S24，通过表面贴装工艺用连接材料210将表面贴装器件211安装到再布线层29的金属焊盘上，实现与裸芯片24的三维堆叠。然后再次进行包封，将表面贴装器件211埋入介电材料216中，再通过激光打孔工艺在指定位置进行开孔，去除介电材料216，直至露出过孔位置的金属区域，再通过电镀工艺在孔内电镀金属形成通孔212，然后，通过曝光、显影、电镀一系列工艺，在通孔212上表面制作一层再布线层213。
步骤S25，在再布线层213上，通过曝光、显影、电镀一系列工艺制作金属层21，可通过光刻和电镀工艺控制金属层21的厚度。
步骤S3，通过球栅阵列封装（BGA）以及回流焊技术将多个焊球3的一端与金属层11连接，将多个焊球3的另一端与金属层21连接，实现封装体1与封装体2的堆叠，最终经过切割工序形成三维堆叠的多芯片封装结构，如图1所示。
进一步地，金属层11、金属层21是封装体外引脚或表面贴装器件的焊盘或裸芯片装片基岛等。
进一步地，金属层11、金属层21通过曝光、显影、电镀一系列工艺制成，通过光刻和电镀工艺可以控制金属层11、金属层21的厚度。
进一步地，封装体1和封装体2内部的空隙用介电材料116或介电材料216进行填充，介电材料116、介电材料216包括环氧树脂塑封料等，介电材料用于提供机械支撑和保护。
进一步地，芯片粘接材料13、芯片粘接材料23包括烧结银、导电胶、不导胶、装片膜等。
进一步地，各再布线层通过曝光、显影、电镀一系列工艺制成，再布线层由介电材料和导电材料的交替层形成，并且可以通过诸如沉积、镶嵌、双镶嵌等任何合适的工艺和通过电镀、溅射、化学汽相沉积(CVD)、等离子体增强CVD(PECVD) 或者化学镀工艺来形成。
进一步地，通孔16、通孔18、通孔112、通孔26、通孔18、通孔212为金属通孔，通过激光开孔工艺在指定位置进行开孔，去除介电材料116或介电材料216，直至露出过孔位置的金属区域，然后通过电镀工艺在孔内电镀金属形成。
可选地，可使用金属柱代替通孔，实现相同的功能。
可选地，通孔或金属柱的材料为铜，厚度为25~100μm，多个通孔与多个再布线层共同在封装体内构成了三维多层布线结构。
进一步地，连接材料110、连接材料210包括焊料或导电胶等。
进一步地，表面贴装器件111、表面贴装器件211包括电阻、电容、电感或塑封芯片等。
进一步地，凸点15、凸点25为导电金属块，导电金属块与再布线层相连，也可通过通孔与其他再布线层相连。
优选地，导电金属块的材料为铜，厚度为30μm~70μm。
进一步地，表面贴装器件111、表面贴装器件211的引线端子通过焊料与再布线层焊接，再通过通孔和其他再布线层电连接裸芯片或外部引脚。
在本具体实施例中，多个裸芯片14共面平铺放置，多个裸芯片24共面平铺放置。需要注意的是，裸芯片也可以根据实际需要分层放置。
更具体地，表面贴装器件与裸芯片之间相对叠层放置，有利于在封装体内集成更多器件，缩小最终产品的外形尺寸。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (7)
1.一种芯片封装结构，其特征在于，包括第一封装体、第二封装体与多个焊球，所述第一封装体与所述第二封装体通过多个焊球连接；
所述第一封装体包括至少一个表面贴装器件和至少一个裸芯片，至少一个表面贴装器件和至少一个裸芯片通过再布线层和通孔连接；
所述第二封装体包括至少一个表面贴装器件和至少一个裸芯片，至少一个表面贴装器件和至少一个裸芯片通过再布线层和通孔连接；
所述焊球的一端连接第一金属层，所述焊球的另一端连接第二金属层，所述第一金属层位于所述第一封装体的第一端，所述第二金属层位于所述第二封装体的第一端；
所述第一金属层上设有第一再布线层，多颗裸芯片通过芯片粘接材料设置在所述第一再布线层上，裸芯片的表面预制凸点，在凸点表面设有第二再布线层，所述第一再布线层与所述第二再布线层之间通过多个第一通孔连接，在所述第二再布线层上设有多个第二通孔，在第二通孔上表面设有第三再布线层，多个表面贴装器件通过连接材料安装在所述第三再布线层上，在所述第三再布线层上设有多个第三通孔，在第三通孔上表面设有第四再布线层。
2.如权利要求1所述一种芯片封装结构，其特征在于，所述第一封装体还包括顶置表面贴装器件，所述顶置表面贴装器件安装在所述第一封装体的第二端，所述顶置表面贴装器件通过连接材料安装在所述第四再布线层上。
3.如权利要求1所述一种芯片封装结构，其特征在于，所述第二封装体的第二端设有第五再布线层，多颗裸芯片通过芯片粘接材料设置在所述第五再布线层上，裸芯片的表面预制凸点，在凸点表面设有第六再布线层，所述第五再布线层与所述第六再布线层之间通过多个第四通孔连接，在所述第六再布线层上设有多个第五通孔，在第五通孔上表面设有第七再布线层，多个表面贴装器件通过连接材料安装在所述第七再布线层上，在所述第七再布线层上设有多个第六通孔，在第六通孔上表面设有第八再布线层，所述第二金属层设在所述第八再布线层上。
4.如权利要求1所述一种芯片封装结构，其特征在于，多个焊球布置成球栅阵列封装。
5.一种芯片封装方法，其特征在于，包括，
步骤S1，制作第一封装体，具体包括，在载板表面制作第一金属层，将多个裸芯片通过芯片粘接材料连接再布线层与金属层，将多个表面贴装器件通过至少一个再布线层和至少一个通孔连接多个裸芯片；
步骤S2，制作第二封装体，具体包括，在第二封装体的第一端制作第二金属层，将多个裸芯片通过芯片粘接材料连接再布线层与金属层，将多个表面贴装器件通过至少一个再布线层和至少一个通孔连接多个裸芯片；
步骤S3，通过球栅阵列封装以及回流焊技术将多个焊球的一端与所述第一金属层连接，将多个焊球的另一端与所述第二金属层连接，实现所述第一封装体与所述第二封装体的堆叠；
所述步骤S1包括，
步骤S11，在载板表面制作所述第一金属层，使用介电材料进行包封，介电材料填充所述第一金属层的空隙并覆盖在所述第一金属层表面；
步骤S12，使介电材料表面平坦化，在所述第一金属层表面制作第一再布线层并将需要安装裸芯片的基岛区域研磨至金属完全露出，在基岛表面涂覆芯片粘接材料，并将表面预制凸点的多颗裸芯片安装在指定区域，使用介电材料进行包封，介电材料填充多颗裸芯片与凸点之间的空隙并覆盖凸点的表面；
步骤S13，在指定位置进行开孔，去除介电材料，直至露出过孔位置的金属区域，在孔内电镀金属形成第一通孔，再进行表面平坦化，直至露出裸芯片表面所有的凸点，在凸点表面制作第二再布线层与凸点互连，使用介电材料进行包封；
步骤S14，在指定位置进行开孔，去除介电材料，直至露出过孔位置的金属区域，在孔内电镀金属形成第二通孔，在第二通孔上表面制作第三再布线层；
步骤S15，用连接材料将表面贴装器件安装到第三再布线层的金属焊盘上，再次进行包封，将表面贴装器件埋入介电材料中，在指定位置进行开孔，去除介电材料直至露出过孔位置的金属区域，在孔内电镀金属形成第三通孔，在第三通孔上表面制作第四再布线层。
6.如权利要求5所述一种芯片封装方法，其特征在于，还包括，用连接材料将顶置表面贴装器件安装到所述第四再布线层的金属焊盘上。
7.如权利要求5所述一种芯片封装方法，其特征在于，所述步骤S2包括，
步骤S21，在一载板表面制作第五再布线层并将需要安装裸芯片的基岛区域研磨至金属完全露出，在基岛表面涂覆芯片粘接材料，并将表面预制凸点的多颗裸芯片安装在指定区域，使用介电材料进行包封，介电材料填充多颗裸芯片与凸点之间的空隙并覆盖凸点的表面；
步骤S22，在指定位置进行开孔，去除介电材料直至露出过孔位置的金属区域，在孔内电镀金属形成第四通孔，进行表面平坦化，直至露出裸芯片表面所有的凸点，在凸点表面制作第六再布线层与凸点互连，使用介电材料进行包封，将所述第六再布线层埋入介电材料中；
步骤S23，在指定位置进行开孔，去除介电材料直至露出过孔位置的金属区域，在孔内电镀金属形成第五通孔，在第五通孔上表面制作第七再布线层；
步骤S24，用连接材料将表面贴装器件安装到所述第七再布线层的金属焊盘上，再次进行包封，将表面贴装器件埋入介电材料中，在指定位置进行开孔，去除介电材料，直至露出过孔位置的金属区域，在孔内电镀金属形成第六通孔，在第六通孔上表面制作第八再布线层；
步骤S25，在所述第八再布线层上制作第二金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221287.6A CN116960108B (zh) | 2023-09-21 | 2023-09-21 | 一种芯片封装结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221287.6A CN116960108B (zh) | 2023-09-21 | 2023-09-21 | 一种芯片封装结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116960108A CN116960108A (zh) | 2023-10-27 |
| CN116960108B true CN116960108B (zh) | 2023-12-08 |
Family
ID=88462444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311221287.6A Active CN116960108B (zh) | 2023-09-21 | 2023-09-21 | 一种芯片封装结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116960108B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931173A (zh) * | 2011-08-10 | 2013-02-13 | 台湾积体电路制造股份有限公司 | 多芯片晶圆级封装 |
| CN105977219A (zh) * | 2015-03-13 | 2016-09-28 | 台湾积体电路制造股份有限公司 | 封装件中的smd、ipd和/或引线的安装 |
| CN107919345A (zh) * | 2015-10-15 | 2018-04-17 | 矽力杰半导体技术(杭州)有限公司 | 芯片的叠层封装结构及叠层封装方法 |
| CN111613612A (zh) * | 2014-02-13 | 2020-09-01 | 台湾积体电路制造股份有限公司 | 包括嵌入式表面贴装器件的半导体封装件及其形成方法 |
| CN212392240U (zh) * | 2020-09-15 | 2021-01-22 | 中芯长电半导体（江阴）有限公司 | 扇出型封装结构 |
| CN114267598A (zh) * | 2021-12-07 | 2022-04-01 | 宜确半导体（苏州）有限公司 | 一种射频前端集成电路的封装结构以及封装方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230067337A (ko) * | 2021-11-09 | 2023-05-16 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
-
2023
- 2023-09-21 CN CN202311221287.6A patent/CN116960108B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931173A (zh) * | 2011-08-10 | 2013-02-13 | 台湾积体电路制造股份有限公司 | 多芯片晶圆级封装 |
| CN111613612A (zh) * | 2014-02-13 | 2020-09-01 | 台湾积体电路制造股份有限公司 | 包括嵌入式表面贴装器件的半导体封装件及其形成方法 |
| CN105977219A (zh) * | 2015-03-13 | 2016-09-28 | 台湾积体电路制造股份有限公司 | 封装件中的smd、ipd和/或引线的安装 |
| CN107919345A (zh) * | 2015-10-15 | 2018-04-17 | 矽力杰半导体技术(杭州)有限公司 | 芯片的叠层封装结构及叠层封装方法 |
| CN212392240U (zh) * | 2020-09-15 | 2021-01-22 | 中芯长电半导体（江阴）有限公司 | 扇出型封装结构 |
| CN114267598A (zh) * | 2021-12-07 | 2022-04-01 | 宜确半导体（苏州）有限公司 | 一种射频前端集成电路的封装结构以及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116960108A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10777502B2 (en) | Semiconductor chip, package structure, and pacakge-on-package structure | |
| TWI667759B (zh) | 形成用於覆晶半導體晶粒的墊佈局的半導體裝置及方法 | |
| US8354304B2 (en) | Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant | |
| US9559046B2 (en) | Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias | |
| CN107408547A (zh) | 扇出型系统级封装件及其形成方法 | |
| CN111952274B (zh) | 电子封装件及其制法 | |
| KR100925665B1 (ko) | 시스템 인 패키지 및 그 제조 방법 | |
| KR20000005670A (ko) | 칩-온-칩패키지및그제조방법 | |
| TW201104797A (en) | Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP | |
| TWI471991B (zh) | 半導體封裝 | |
| US20230361091A1 (en) | Electronic package and manufacturing method thereof | |
| CN110634838A (zh) | 一种超薄扇出型封装结构及其制作方法 | |
| CN112713098A (zh) | 天线封装结构及封装方法 | |
| TWI559480B (zh) | 藉由使用內部堆疊模組的可堆疊封裝 | |
| CN110957306A (zh) | 多层芯片基板及封装方法、多功能芯片封装方法及晶圆 | |
| CN112054005B (zh) | 电子封装件及其制法 | |
| CN115132593B (zh) | 一种三维封装结构及其制备方法 | |
| CN116960108B (zh) | 一种芯片封装结构及方法 | |
| CN114937608A (zh) | 一种高密度互连的封装结构及其制备方法 | |
| CN114628340A (zh) | 电子封装件及其制法 | |
| CN111710672A (zh) | 一种半导体封装件及其制备方法 | |
| CN112701101A (zh) | 电子封装件及其制法 | |
| US11984393B2 (en) | Electronic package, manufacturing method for the same, and electronic structure | |
| CN220585231U (zh) | 封装结构 | |
| CN219435851U (zh) | 三维互联扇出集成封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 1501-1504, Building 1, Yunmicheng, 19 Ningshuang Road, Yuhuatai District, Nanjing, Jiangsu Province, 210012 Patentee after: Jiangsu Zhanxin Semiconductor Technology Co.,Ltd. Address before: Room 1501-1504, Building 1, Yunmicheng, 19 Ningshuang Road, Yuhuatai District, Nanjing, Jiangsu Province, 210012 Patentee before: JIANGSU ZHANXIN SEMICONDUCTOR TECHNOLOGY Co.,Ltd. |
|
| CP03 | Change of name, title or address |