TWI702600B - 用於監控相關電子開關的電路及方法 - Google Patents

用於監控相關電子開關的電路及方法 Download PDF

Info

Publication number
TWI702600B
TWI702600B TW105131967A TW105131967A TWI702600B TW I702600 B TWI702600 B TW I702600B TW 105131967 A TW105131967 A TW 105131967A TW 105131967 A TW105131967 A TW 105131967A TW I702600 B TWI702600 B TW I702600B
Authority
TW
Taiwan
Prior art keywords
current
electronic switching
switching element
related electronic
circuit
Prior art date
Application number
TW105131967A
Other languages
English (en)
Other versions
TW201717203A (zh
Inventor
巴爾Ｓ 桑德胡
羅伯特 阿金
喬治 拉鐵摩爾
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201717203A publication Critical patent/TW201717203A/zh
Application granted granted Critical
Publication of TWI702600B publication Critical patent/TWI702600B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Semiconductor Memories (AREA)
  • Networks Using Active Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭示內容提供用於CES元件之監控電路。電路包括控制電路及輸出電路。控制電路經配置以改變提供至CES元件之控制訊號。控制訊號可經改變用於判定CES元件之阻抗狀態。輸出電路依賴於CES元件之經判定阻抗狀態提供一輸出訊號。

Description

用於監控相關電子開關的電路及方法
本揭示內容係關於相關電子開關(correlated electron switch; CES)。
非依電性記憶體係一類記憶體，其中在供應至裝置之電力遭移除之後，記憶體單元或元件並不失去其狀態。舉例而言，最早由可在兩個方向被磁化之由鐵磁體環製成之電腦記憶體為非依電性的。當前非依電性記憶體分為唯讀記憶體(read only memory; ROM)及隨機存取記憶體(random access memory; RAM)之兩個種類。
如本文所呈現之本揭示內容的各種實施例及實例應理解為本揭示內容之說明性而非其限定性實施例及實例，且相對於本揭示內容之範圍係非限制性的。
根據實施例，本揭示內容提供一種設備。設備包括CES元件。設備進一步包括控制電路。控制電路可經配置以改變提供至CES元件之控制訊號，從而判定CES元件之阻抗狀態。設備進一步包括輸出電路。輸出電路可經配置以依賴於CES元件之經判定阻抗狀態提供輸出訊號。
根據另一實施例，本揭示內容提供一種方法。方法包含將控制訊號提供至CES元件。方法進一步包含在輸出節點處監控輸出電壓，及基於輸出訊號來識別CES元件的阻抗狀態。
根據又一實施例，本揭示內容提供一種儲存元件。儲存元件可包含複數個CES元件及電路。電路可經配置成自複數個CES元件選擇性地耦接至一個CES元件。電路可包含控制電路及輸出電路。控制電路可經配置以改變提供至CES元件之控制訊號，從而判定CES元件之狀態。輸出電路可經配置以依賴於CES元件之經判定狀態提供輸出訊號。
本揭示內容之其他特定及較佳態樣在隨附獨立項及附屬項中闡明。附屬項之特徵可視情況與獨立項之特徵組合，以及與除此等在請求項中明確闡明之特徵之外的組合。
本揭示內容之特定態樣併入相關電子材料(Correlated Electron Material; CEM)以形成相關電子開關(correlated electron switch; CES)。在此情況下，CES可展現為由電子相關而非固態結構相變（例如，相變記憶體(phase change memory; PCM)裝置之結晶/非晶形或絲狀形成，及如上文所論述之電阻性RAM中之導電）所引起之突然導電/絕緣狀態轉變。在一個態樣中，與熔融/凝固或絲狀形成相反，CES之突然導體/絕緣體轉變可回應於量子力學現象。可在數個態樣之任何一個中理解此CES記憶體裝置中之在導電與絕緣狀態之間的量子力學的轉變。
自高電阻/電容向低電阻/電容之轉變可由裝置之單一阻抗表示。第1a圖描繪諸如可變阻抗器裝置102之示例性可變阻抗器裝置之等效電路的示意圖。如上文所提及，可變阻抗器裝置可包含可變阻抗及可變電容兩者之特性。舉例而言，在實施例中，用於可變阻抗器裝置之等效電路可包含與可變電容器（諸如可變電容器105）並聯之可變電阻器（諸如可變電阻器104）。當然，儘管可變電阻器104及可變電容器105在第1a圖中被描繪為包含分立組件，諸如可變阻抗器裝置102之可變阻抗器裝置可包含大體上同質CEM，諸如其中CEM包含可變電容及可變電阻之特性的CEM 102。第1b圖描繪用於諸如可變阻抗器裝置102之示例性可變阻抗器裝置的示例性真值表。
在本揭示內容之態樣之特定實施方式中，電阻性切換積體電路記憶體可包含：包括CES裝置之電阻性切換記憶體單元；寫入電路，用於依賴於向記憶體裝置提供之訊號，將電阻性切換記憶體單元置於第一阻抗狀態或第二阻抗狀態下，其中CES之阻抗在第二阻抗狀態高於在第一阻抗狀態中；以及讀取電路，用於感測記憶體單元之狀態及提供對應於記憶體單元之所感測狀態之電信號。在一個態樣中，第二記憶體單元狀態中CES之阻抗可大於第二記憶體單元狀態之阻抗的100倍。
在特定實施例中，CES裝置可形成為「CES隨機存取記憶體(CES)」裝置。在此情況下，CES裝置包含可在複數個預定的可偵測記憶體狀態之兩者間或之中轉變的材料，此轉變至少部分地基於材料之至少一部分在導電狀態與絕緣狀態之間的轉變。在此情況下，「記憶體狀態」意謂記憶體裝置之可偵測狀態，此狀態為值、符號、參數或條件之指示，僅為提供一些實例。如下所述，在一個特定實施方式中，記憶體裝置之記憶體狀態可至少部分基於在讀取操作中於記憶體裝置之端子上所偵測之訊號而得以偵測。如下所述，在另一特定實施方式中，在「寫入操作」時藉由跨於記憶體裝置之端子施加一或更多個訊號，記憶體裝置可置於特定記憶體狀態以表示或儲存特定值、符號或參數。
一些實施例可用於讀取儲存在CES裝置中的資料值。可使用多種方法實例將資料寫入CES裝置，其中可使用之方法實例在共同擁有之美國專利申請案第14/826064號之「用於相關電子開關的可程式化電壓」中描述，及/或共同擁有之美國專利申請案第14/826091號之「用於相關電子開關的可程式化電流」中描述，此等專利申請案以引用之方式併入本文。
第2圖圖示用於監控CES元件202之示例性電路200的概觀。電路200可包含耦接至CES元件202之控制電路204。控制電路204可改變至CES元件202的控制訊號，從而判定CES元件202之阻抗狀態。在實例中，控制訊號可為提供至CES元件202的基準電流或基準電壓。CES元件202經進一步耦接至輸出電路206。輸出電路206產生輸出訊號，此輸出訊號依賴於CES元件202之所判定之阻抗狀態。阻抗狀態可包括電阻狀態、電容狀態或其組合。進一步，輸出訊號亦可依賴於與CES元件202相關之讀取訊號。與CES元件202相關之讀取訊號可為讀取電壓或讀取電流之至少一個。在實例中，輸出訊號可為輸出電壓。
第3圖圖示包含用於監控CES元件302之電路300的實施例。電路300包含電源304、電流源306及電流鏡308。電源304可為供電電壓VDD。在實例中，VDD等於1.2 V。電流源306提供作為輸出之控制訊號，此控制訊號由CES元件302作為輸入來接收。在一些實施例中，控制訊號可為基準電流(IREF )。在一些實施例中，電流源306可為電流輸出數位至類比轉換器(digital to analog converter; DAC)，該轉換器經配置以數位地控制流入電路300之基準電流。電流源306耦接至電晶體310。電流源306、電流鏡308及電晶體310可共同被稱作控制電路。電晶體310在閘極輸入處接收賦能訊號EN。當賦能訊號EN的值超過電晶體310之切換閾值及/或達到邏輯位準1時，電晶體310切換成ON以允許基準電流流經電晶體310。電流鏡可控制流經電晶體310之電流量，從而設定流經電流鏡308一側之電流。
電流鏡308包含具有電晶體312之輸入支路及具有電晶體314之輸出支路。電晶體312將基準電流鏡射在節點2上，其進一步經由電晶體314複製以提供經由輸出節點（例如，節點3）之第一電流。第一電流大體上等於基準電流。在一些實施例中，電路300可包含一或更多個電流鏡射級段以將基準電流鏡射至輸出節點。
電路300進一步包含電晶體316、電晶體318及反相器320、反相器322。電晶體316、電晶體318及反相器320、反相器322可共同形成輸出電路。電晶體316亦在閘極輸入處接收EN。電晶體316耦接至電晶體318，電晶體318繼而耦接至CES元件302。電晶體318接收在電晶體318之閘極輸入處由VCE表示之類比電壓。當EN處於VDD時，電晶體316導電且在節點4處施加VDD。可以一方式設計VCE，此方式使得跨於電晶體318之壓降Vth將節點5處之電壓限制在VDD - Vth，以便CES元件302在讀取操作期間不可偶然切換阻抗狀態。節點5處之電壓係用於CES元件之讀取電壓。在一些實施例中，讀取電壓可設定在大約0.4伏特至大約0.5伏特之間。依賴於阻抗狀態及讀取電壓，讀取電流流經CES元件302（可互換地被稱作第二電流或CES電流ICES）。此讀取電流流經節點3、電晶體316、電晶體318及CES元件302。因此，第一電流及第二電流流經節點3。結果，節點3處之電壓依賴於第一電流及第二電流。節點3處之電壓通過兩個反相器320及322以輸出輸出電壓。
由於第二電流依賴於CES元件302之阻抗狀態，且輸出電壓依賴於第一電流及第二電流，輸出電壓可指示CES元件302之阻抗狀態。在一個實施方式中，當第一電流大於第二電流時，節點3被拉高至VDD；亦即，在一個實例中，節點3被拉高至1.2伏特。結果是，輸出電壓亦處於VDD（或處於邏輯位準1）。類似地，當第二電流大於第一電流時，節點3處之輸出電壓被下拉至GND。結果是，輸出電壓亦處於GND（或處於邏輯位準0）。基準電流可經設定，以使得當CES元件302處於高阻抗狀態時，基準電流大於CES電流；且以使得當CES元件302處於低阻抗狀態時，基準電流小於CES電流。因此，當輸出電壓處於邏輯位準1時，輸出電壓指示CES元件為高阻抗狀態；且當輸出電壓處於邏輯位準0時，輸出電壓指示CES元件302為低阻抗狀態。
在一個實施例中，另一電晶體（未圖示）可並聯耦接至電晶體316。在實例中，電晶體可為負通道場效電晶體(Negative Channel Field Effect Transistor; NFET)。在實例中，此構型可提供讀取CES元件302時所要求之電流密度。在實例中，電晶體中之一者或兩者可在讀取CES元件302期間切換成ON。
在實例中，CES元件302之阻抗狀態可為電阻狀態。電阻狀態可包括高電阻狀態（或重設狀態）及低電阻狀態（或設定狀態）。舉例而言，用於CES元件302之電阻值在低電阻狀態下可為100千-歐姆量級，且在高電阻狀態下可為10百萬-歐姆量級。進一步，在實例中，在高阻抗狀態下及低阻抗狀態下將CES元件302程式化所需的程式化電壓可分別為約0.6伏特及約1.2伏特。類似地，根據一個示例性實施方式，當在高阻抗狀態下被程式化時，流經CES元件302之電流可為100-200奈安培量級；且當在低阻抗狀態下被程式化時，流經CES元件302之電流可為35-40微安培量級。
第4圖描繪用於監控CES元件之示例性方法400。方法400起始於步驟402，其中控制訊號經提供至CES元件。在實例中，控制訊號可為基準電流。基準電流可使用數位至類比轉換器(digital to analog  converter; DAC)來數位地控制。在步驟404處，在輸出節點處監控輸出訊號。舉例而言，輸出訊號可為跨於輸出節點的輸出電壓。在步驟406處，基於輸出訊號識別CES元件之阻抗狀態。在實例中，阻抗狀態可包括電阻狀態、電容狀態或其組合。進一步，阻抗狀態可包括高阻抗狀態及低阻抗狀態。參照實例，在輸出訊號為輸出電壓之情況下，當輸出電壓處於邏輯位準1時，CES元件可經判定為在高阻抗狀態下；且當輸出電壓處於邏輯位準0時，CES元件可經判定為在低阻抗狀態下。
在實施例中，可提供輸出節點與CES元件之間的壓降。在實例中，可藉由在輸出節點與CES元件之間耦接電晶體來提供壓降。在另一實例中，可藉由在輸出節點與CES元件之間耦接二極體來提供壓降。壓降可經提供以便跨於CES元件之電壓小於CES元件之第一閾值電壓。在實例中，第一閾值電壓可為CES元件之重設電壓。
在另一實施例中，控制訊號可從第一值改變至第二值。基於控制訊號之變化，可偵測自第一邏輯位準至第二邏輯位準之輸出訊號的轉變。進一步，CES元件之程式化電流可基於輸出訊號之轉變來判定。
第5圖圖示用於量測CES元件（諸如CES元件302）之讀取電流及判定該元件之阻抗狀態的示例性方法500。方法500可與如上文所描述之電路300結合使用。在步驟504處，設定基準電流IREF 。在步驟506處，設定電晶體318之賦能電壓EN及類比電壓VCE。在一些實施例中，VCE之值使得節點5處之電壓低於CES元件302之重設電壓。此可降低當讀取值時，儲存在CES中之值被干擾的風險。一旦IREF 之值被設定且電晶體310及電晶體316被賦能，IREF 流經節點1進入電流鏡308，以使得電流鏡之電晶體312將IREF 複製至節點2。隨後，此複製電流流經電晶體314，產生第一電流。在實施方式中，第一電流大體上等於IREF 。如上文所描述，依賴於CES元件302之阻抗狀態的第二電流，自CES元件302流入電晶體316及電晶體318，進而流入節點3。
在步驟508處，判定V3是否大於或等於閾值電壓。若V3等於或超過閾值電壓，則方法進行至指示CES處於第一阻抗狀態下之步驟510。若在步驟508處，判定結果為V3小於或等於閾值電壓，則方法進行至增加基準電壓IREF 之值的步驟514。在步驟516處，判定V3是否大於或等於閾值電壓。若V3等於或超過閾值電壓，則方法進行至指示CES處於第二阻抗狀態下之步驟518。若在步驟516處，判定結果為V3小於或等於閾值電壓，則方法返回至步驟514。
在一些實施例中，第一阻抗狀態可為高阻抗狀態且第二阻抗狀態可為低阻抗狀態。在其他實施例中，第一阻抗狀態可為低阻抗狀態且第二阻抗狀態可為高阻抗狀態。
在示例性實施例中，可使用以下值：在步驟504處，來自電流源306之基準電流IREF 可設定為大約1微安。在步驟506處，電晶體310與電晶體316之賦能訊號EN可設定為大約1.2伏特。如上文所描述，CES元件302之重設電壓可為約0.6伏特。為了避免CES元件302之偶然重設，節點5處之電壓可設定為低於0.6伏特；舉例而言，大約0.5伏特。為達成此目的，電晶體318之類比電壓VCE可設定為大約0.8伏特。進一步，電晶體318可以此方式來選擇，以使得跨於電晶體318之閾值電壓為大約0.3伏特，從而將節點5處之電壓保持在大約0.5伏特。在步驟508中量測輸出電壓，且比較輸出電壓是否等於大約1.2伏特。在實施方式中，當第一電流大於第二電流時，節點3被拉高至VDD，亦即1.2伏特；且因此輸出電壓為大約1.2伏特。當CES元件302在高阻抗狀態下時，第二電流具有100-200奈安培之量級，因此在步驟510處，當輸出電壓等於大約1.2伏特時，CES元件302之阻抗狀態被判定為高阻抗狀態。隨後，方法在步驟512處停止。另一方面，若輸出電壓不等於大約1.2伏特，則方法500進行至步驟514。在步驟514處，藉由判定步驟增加IREF ，例如，增加1微安。在步驟516處，檢查輸出電壓是否等於大約1.2伏特。若經判定輸出電壓不等於如在步驟516處所檢查之大約1.2伏特，則方法500返回至步驟514，其中IREF 進一步增加1微安。重複將IREF 連續增加1微安之此程序，直到第一電流變得大於第二電流且節點3上拉至1.2伏特的情況下。在步驟518處，CES元件被判定為在低阻抗狀態下。進一步，節點3（及輸出電壓）被拉至CES元件302之1.2伏特處的IREF 之值，可指示在低阻抗狀態下流經CES元件302的讀取電流。
第6圖圖示根據本揭示內容之實施例的示例性儲存元件600。儲存元件600可包含複數個CES元件。此等CES元件在圖式中藉由C1、C2、C3……Cn來表示。儲存元件600可進一步包括用於監控複數個CES元件之一或更多個元件的電路602。電路602可選擇性地耦接至複數個CES元件之一個CES元件。如第6圖中所示之實例，元件C2連接至電路602，且所有其他CES元件斷開。電路602可監控CES元件C2。此後，電路602可耦接至複數個CES元件中之另一個元件，舉例而言C3，以監控複數個CES元件之另一個元件。電路602可進一步包括控制電路602及輸出電路604。控制電路602可經配置以改變提供至被電路602連接之一或更多個CES元件的控制訊號。在實例中，控制訊號可為基準電流。在實施方式中，控制訊號可提供至一或更多個CES元件，從而判定一或更多個CES元件之阻抗狀態。
電路602可進一步包括輸出電路606。輸出電路606可經配置以提供輸出訊號。輸出訊號可基於一或更多個CES元件之所判定阻抗狀態。在實例中，輸出訊號可為輸出電壓。輸出訊號可經量測以識別一或更多個CES元件之阻抗狀態。輸出訊號亦可用於判定當前連接至電路602之一或更多個CES元件的程式化電流。在實例中，電路602可使用電路300來實施。
本發明之實施例可進一步用於監控與CES元件相關的一或更多個參數。舉例而言，CES元件之讀取邊限可使用上文所描述之電路元件來判定。讀取邊限可指示CES元件是否經寫入至最佳操作點。在最佳點操作之CES元件可展現較好操作速度。進一步，讀取邊限亦可判定CES元件之讀取電壓是否可在不影響CES元件之效能的情況下降低。降低之讀取電壓可適用於形成用來操作CES元件的低功率電路。進一步，不同CES元件之製程變化可藉由監控諸如阻抗狀態、程式化電壓及程式化電流之參數來降至最低。
儘管已在本文中參看隨附圖式詳細地描述了本發明之說明性實施例，但應理解，本發明並不限於彼等精確實施例，且在不脫離如由附加申請專利範圍界定之本發明之範疇及精神的情況下，可由熟習此項技術者在本發明中實現各種變化及修改。
1‧‧‧節點 2‧‧‧節點 3‧‧‧節點 4‧‧‧節點 5‧‧‧節點 102‧‧‧可變阻抗器裝置 104‧‧‧可變電阻器 105‧‧‧可變電容器 200‧‧‧電路 202‧‧‧CES元件 204‧‧‧控制電路 206‧‧‧輸出電路 302‧‧‧CES元件 304‧‧‧電源 306‧‧‧電流源 308‧‧‧電流鏡 310‧‧‧電晶體 312‧‧‧電晶體 314‧‧‧電晶體 316‧‧‧電晶體 318‧‧‧電晶體 320‧‧‧反相器 322‧‧‧反相器 402‧‧‧步驟 404‧‧‧步驟 406‧‧‧步驟 504‧‧‧步驟 506‧‧‧步驟 508‧‧‧步驟 510‧‧‧步驟 514‧‧‧步驟 516‧‧‧步驟 518‧‧‧步驟 600‧‧‧儲存元件 602‧‧‧電路/控制電路 604‧‧‧輸出電路 606‧‧‧輸出電路 C1‧‧‧CES元件 C2‧‧‧CES元件 C3‧‧‧CES元件 C4‧‧‧CES元件 Cn‧‧‧CES元件
第1a圖圖示用於CES之等效電路；
第1b圖圖示用於CES之真值表；
第2圖圖示用於監控CES元件之示例性電路的概觀；
第3圖圖示用於監控CES元件之示例性電路；
第4圖圖示用於識別CES元件之阻抗狀態的方法；
第5圖圖示用於量測經由CES元件之讀取電流的示例性方法；及
第6圖圖示包含一或更多個CES元件之示例性儲存元件。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
302‧‧‧CES元件
304‧‧‧電源
306‧‧‧電流源
308‧‧‧電流鏡
310‧‧‧電晶體
312‧‧‧電晶體
314‧‧‧電晶體
316‧‧‧電晶體
318‧‧‧電晶體
320‧‧‧反相器
322‧‧‧反相器

Claims (22)

  1. 一種判定一儲存裝置的一阻抗狀態的設備，該設備包含：一相關電子開關元件；一控制電路，其藉由離散量以遞增地改變提供至該相關電子開關元件之一控制訊號的一電流位準，從而至少部分地基於該控制訊號之該經遞增地改變的電流位準來判定該相關電子開關元件之一阻抗狀態；以及一輸出電路，以依賴於該相關電子開關元件之該經判定阻抗狀態提供一輸出訊號。
  2. 如請求項1所述之設備，其中該控制電路包含：一電流源，以提供該控制訊號，其中該控制訊號包含一基準電流；一電流鏡電路，以鏡射該基準電流而經由一輸出節點產生一第一電流，該第一電流大體上等於該基準電流；以及一耦接電路，以將該輸出節點耦接至該相關電子開關元件，當被賦能時，該耦接電路經由該輸出節點及該相關電子開關元件傳遞一第二電流，該第二電流依賴於該相關電子開關元件之至少一狀態。
  3. 如請求項2所述之設備，其中該耦接電路包 含：一第一電晶體，耦接至該輸出節點以提供該第二電流；及一第二電晶體，耦接至該第一電晶體及該相關電子開關元件，且經配置以提供一壓降以使得跨於該相關電子開關元件之一電壓小於該相關電子開關元件之一第一閾值電壓。
  4. 如請求項1所述之設備，其中該控制電路包含一電流輸出數位至類比轉換器，以數位地控制該基準電流。
  5. 如請求項3所述之設備，其中該第二電晶體為一負通道場效電晶體(NFET)。
  6. 如請求項3所述之設備，進一步包含並聯耦接至該第一電晶體之一第三電晶體。
  7. 如請求項2所述之設備，其中當該第一電流大於該第二電流時，該輸出電壓處於邏輯位準1。
  8. 如請求項2所述之設備，其中當該第一電流小於該第二電流時，該輸出電壓處於邏輯位準0。
  9. 如請求項2所述之設備，其中該電流鏡電路包含兩個或兩個以上電流鏡級段。
  10. 如請求項1所述之設備，其中該離散量包含大體上均勻的電流量。
  11. 如請求項1所述之設備，其中基於一電壓條件的一發生時所判定之該控制訊號之該經遞增地改變的電流位準來判定該相關電子開關元件的該阻抗狀態。
  12. 如請求項1所述之設備，其中電流的該離散量為大約一微安。
  13. 一種判定一相關電子開關元件的一阻抗狀態的方法，該方法包含以下步驟：遞增地改變一控制訊號的一電流位準至該相關電子開關元件；監控一輸出節點處之一輸出訊號；以及當該輸出訊號滿足一電壓條件時遞增地改變該控制訊號的電流位準，而依賴於該輸出訊號判定該相關電子開關元件之該阻抗狀態。
  14. 如請求項13所述之方法，進一步包含以下步驟：提供該輸出節點與該相關電子開關元件之間的一壓降，以使得跨於該相關電子開關元件之一電壓小於該相關電子開關元件之一第一閾值電壓。
  15. 如請求項13所述之方法，進一步包含以下步驟：將該控制訊號的該電流位準自一第一值遞增地改變 至一第二值；偵測該輸出訊號之自一第一邏輯位準至一第二邏輯位準之一轉變；以及至少部分基於該轉變判定一程式化電流。
  16. 如請求項13所述之方法，其中當該輸出訊號處於邏輯位準1時，該相關電子開關元件之該狀態被識別為一高阻抗狀態。
  17. 如請求項13所述之方法，其中當該輸出訊號處於邏輯位準0時，該相關電子開關元件之該狀態被識別為一低阻抗狀態。
  18. 如請求項13所述之方法，其中該電流之該經遞增地改變的電流位準包含一電流位準，該電流位準使用一數位至類比轉換器來數位地控制。
  19. 一種儲存裝置，包含：複數個相關電子開關元件；以及一電路，選擇性地耦接至該複數個相關電子開關元件之一個相關電子開關元件，該電路包含：一控制電路，其藉由離散量以遞增地改變提供至一個該相關電子開關元件之一控制訊號的一電流位準，從而判定該相關電子開關元件之一阻抗狀態；以及一輸出電路，以依賴於該一個相關電子開關元件 之該經判定阻抗狀態提供一輸出訊號，該一個相關電子開關元件之經判定阻抗狀態係至少部分地基於該控制訊號之該經遞增地改變的電流位準。
  20. 如請求項19所述之儲存裝置，其中該離散量包含大體上均勻的電流量。
  21. 如請求項19所述之儲存裝置，其中該相關電子開關元件的該阻抗狀態將基於一電壓條件的一發生時之該控制訊號之該經遞增地改變的電流位準來判定。
  22. 如請求項19所述之儲存裝置，其中電流的該離散量為大約一微安。
TW105131967A 2015-10-05 2016-10-04 用於監控相關電子開關的電路及方法 TWI702600B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/875,357 2015-10-05
US14/875,357 US9979385B2 (en) 2015-10-05 2015-10-05 Circuit and method for monitoring correlated electron switches

Publications (2)

Publication Number Publication Date
TW201717203A TW201717203A (zh) 2017-05-16
TWI702600B true TWI702600B (zh) 2020-08-21

Family

ID=57184553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131967A TWI702600B (zh) 2015-10-05 2016-10-04 用於監控相關電子開關的電路及方法

Country Status (4)

Country Link
US (2) US9979385B2 (zh)
CN (1) CN108140410B (zh)
TW (1) TWI702600B (zh)
WO (1) WO2017060687A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9621161B1 (en) * 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9871528B1 (en) * 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10269414B2 (en) * 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10373680B2 (en) * 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10714175B2 (en) * 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
CN111065187B (zh) * 2018-10-17 2022-04-26 戴洛格半导体（英国）有限公司 电流调节器
US10991426B2 (en) 2019-01-25 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device current limiter
DE102019132067A1 (de) 2019-01-25 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strombegrenzer für speichervorrichtung
TWI739381B (zh) * 2020-04-09 2021-09-11 新唐科技股份有限公司 積體電路、電源驗證電路與電源驗證方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227166A1 (en) * 2003-05-13 2004-11-18 Lionel Portmann Reference current generator, and method of programming, adjusting and/or operating same
WO2013148357A1 (en) * 2012-03-30 2013-10-03 Silicon Storage Technology, Inc. Trimmable reference generator for sense amplifier
US8773887B1 (en) * 2011-05-25 2014-07-08 Peter K. Naji Resistive memory devices and related methods

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1416497A3 (fr) 2002-10-31 2004-07-21 STMicroelectronics S.A. Cellules mémoire multi-niveaux à programmation unique
US7170274B2 (en) 2003-11-26 2007-01-30 Scintera Networks, Inc. Trimmable bandgap voltage reference
JP4427365B2 (ja) * 2004-03-19 2010-03-03 株式会社東芝 半導体記憶装置
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7164291B2 (en) * 2004-08-11 2007-01-16 Texas Instruments Incorporated Integrated header switch with low-leakage PMOS and high-leakage NMOS transistors
JP2007067569A (ja) 2005-08-29 2007-03-15 Sharp Corp 赤外線通信受信機
US7629832B2 (en) 2006-04-28 2009-12-08 Advanced Analog Silicon IP Corporation Current source circuit and design methodology
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
JP5156023B2 (ja) 2006-11-08 2013-03-06 シメトリックス・コーポレーション 相関電子メモリ
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US8068367B2 (en) * 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
US7535783B2 (en) * 2007-10-01 2009-05-19 International Business Machines Corporation Apparatus and method for implementing precise sensing of PCRAM devices
US7796417B1 (en) 2008-04-14 2010-09-14 Altera Corporation Memory circuits having programmable non-volatile resistors
US8018197B2 (en) 2008-06-18 2011-09-13 Freescale Semiconductor, Inc. Voltage reference device and methods thereof
CN101345527B (zh) * 2008-07-09 2010-06-02 清华大学 一种基于CeRAM单元的数模变换器
CN102067234B (zh) * 2009-04-27 2013-10-09 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法和电阻变化型非易失性存储装置
KR101094904B1 (ko) 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
TWI375224B (en) 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
CN102290086B (zh) * 2011-04-22 2015-11-11 上海华虹宏力半导体制造有限公司 存储器和灵敏放大器
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
FR2976712B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
WO2013080499A1 (ja) 2011-12-02 2013-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9412940B2 (en) 2012-08-03 2016-08-09 Ecole Polytechnique Federale De Lausanne (Epfl) Resistive switching element and use thereof
US9042154B2 (en) 2012-08-28 2015-05-26 Micron Technology, Inc. Non-volatile memory including reference signal path
CN102855931B (zh) * 2012-09-19 2017-06-06 上海华虹宏力半导体制造有限公司 存储器及其读取电路
US9224464B2 (en) * 2014-02-10 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and related method
JP6398090B2 (ja) 2014-02-20 2018-10-03 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
US9331123B2 (en) 2014-05-09 2016-05-03 Tower Semiconductor Ltd. Logic unit including magnetic tunnel junction elements having two different anti-ferromagnetic layers
DE102014219840B4 (de) 2014-09-30 2016-11-03 Dialog Semiconductor (Uk) Limited Stromgenerator und Verfahren mit geringem Overhead für Beleuchtungsschaltungen
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227166A1 (en) * 2003-05-13 2004-11-18 Lionel Portmann Reference current generator, and method of programming, adjusting and/or operating same
US8773887B1 (en) * 2011-05-25 2014-07-08 Peter K. Naji Resistive memory devices and related methods
WO2013148357A1 (en) * 2012-03-30 2013-10-03 Silicon Storage Technology, Inc. Trimmable reference generator for sense amplifier

Also Published As

Publication number Publication date
US9979385B2 (en) 2018-05-22
US20180342295A1 (en) 2018-11-29
CN108140410A (zh) 2018-06-08
US20170099049A1 (en) 2017-04-06
CN108140410B (zh) 2022-08-30
WO2017060687A1 (en) 2017-04-13
US10354727B2 (en) 2019-07-16
TW201717203A (zh) 2017-05-16

Similar Documents

Publication Publication Date Title
TWI702600B (zh) 用於監控相關電子開關的電路及方法
US7274587B2 (en) Semiconductor memory element and semiconductor memory device
TWI723230B (zh) 用於非揮發性記憶體裝置操作的方法、系統以及裝置
US10269404B2 (en) Resistance change memory
TW201743324A (zh) 感測放大器
US7501879B1 (en) eFuse resistance sensing scheme with improved accuracy
KR102288847B1 (ko) 저항 변화 소자 어레이의 저항 변화 소자에 액세스하기 위한 디바이스 및 방법
TWI569269B (zh) 寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法
TW200425161A (en) Temperature compensated RRAM circuit
CN106981301B (zh) 半导体装置与其补偿方法
US20100283531A1 (en) Fuse circuits
TW201821776A (zh) 基於磁穿隧接面的溫度感測裝置
WO2015065337A1 (en) Resistive crosspoint memory array sensing
JP2007299926A (ja) 抵抗変化型ヒューズ回路
TW201801081A (zh) 暫態電流保護之臨界切換裝置系統及方法
CN103943624A (zh) 存储元件、半导体器件和写入方法
US10783962B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
US9761309B2 (en) Sensing circuit for resistive memory array
TW201715526A (zh) 電阻式記憶胞的操作方法及電阻式記憶體
KR20140063759A (ko) 데이터를 저장하기 위한 장치 및 메모리셀을 판독하는 방법
CN108694976A (zh) 存储器系统
US10490272B2 (en) Operating method of resistive memory element
JP6450223B2 (ja) センサ装置及びその検査方法
TWI776877B (zh) 用於相關電子開關（ces）裝置操作的方法、系統及裝置
TWI537946B (zh) 記憶體和記憶體管理方法