TWI701556B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI701556B
TWI701556B TW108123308A TW108123308A TWI701556B TW I701556 B TWI701556 B TW I701556B TW 108123308 A TW108123308 A TW 108123308A TW 108123308 A TW108123308 A TW 108123308A TW I701556 B TWI701556 B TW I701556B
Authority
TW
Taiwan
Prior art keywords
input
circuit
output
pad
pads
Prior art date
Application number
TW108123308A
Other languages
English (en)
Other versions
TW202011210A (zh
Inventor
伊東幹彦
小柳勝
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202011210A publication Critical patent/TW202011210A/zh
Application granted granted Critical
Publication of TWI701556B publication Critical patent/TWI701556B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Memory System (AREA)

Abstract

本發明之實施形態提供一種可提高動作可靠性之半導體裝置。 實施形態之半導體裝置具有：複數個第1輸入輸出電路，其等用於第1通道；複數個第1輸入輸出墊，其等各自對應於複數個第1輸入輸出電路；複數個第2輸入輸出電路，其等用於第1通道；複數個第2輸入輸出墊，其等各自對應於複數個第2輸入輸出電路；及輸入電路，其配置於複數個第1輸入輸出墊之行與複數個第2輸入輸出墊之行之間，進行將來自複數個第1輸入輸出電路及複數個第2輸入輸出電路之資料向記憶體之輸入。於記憶體中，基於輸入之時脈信號之上升及下降，而取得自複數個第1輸入輸出墊及複數個第2輸入輸出墊向記憶體輸入之資料。

Description

半導體裝置
本發明之實施方式係關於半導體裝置。
已知一種於設置於半導體基板上之介面晶片上，通過矽貫通電極(TSV：Through-Silicon Via：矽通孔)而積層核心晶片之半導體裝置。
本發明之實施形態提供一種可提高動作可靠性之半導體裝置。
實施形態之半導體裝置具有：用於第1通道之複數個第1輸入輸出電路；複數個第1輸入輸出墊，其等各自對應於複數個第1輸入輸出電路；用於第1通道之複數個第2輸入輸出電路；複數個第2輸入輸出墊，其等各自對應於複數個第2輸入輸出電路；及輸入電路，其配置於複數個第1輸入輸出墊之行與複數個第2輸入輸出墊之行之間，且進行將來自複數個第1輸入輸出電路及複數個第2輸入輸出電路之資料向記憶體輸入。於記憶體中，基於輸入之時脈信號之上升及下降，而取得自複數個第1輸入輸出墊及複數個第2輸入輸出墊向記憶體輸入之資料。
1:記憶體系統
10:I/O電路
10-0~10-7:I/O電路
11:DQS電路
12:BDQS電路
13:REn電路
14:BREn電路
21-1~21-4:控制電路
100:快閃記憶體
110:記憶單元陣列
120:列解碼器
130:驅動電路
140:感測放大器
150:位址暫存器
160:指令暫存器
170:定序器
200:控制器
300:主機機器
400:I/F晶片
410:輸入I/F
420:輸出I/F
620:MUX
A-1:微凸塊區域(核心晶片間通信)
A-2:微凸塊區域(核心晶片間通信)
A-3:微凸塊區域(核心晶片間通信)
BP-A:凸塊
BP-1~BP-9:凸塊
CC-1~CC-8:核心晶片
DIN:資料輸入用鎖存
IR:輸入接收器
LBP:大凸塊
MBP:微凸塊
P:墊
Pa:墊
Pa':墊
RDL-1~RDL-4:再配線層
TSV:矽貫通電極
圖1係本實施形態之記憶體系統之方塊圖。
圖2係顯示實施形態之I/F晶片400之構成之圖。
圖3係顯示第1實施形態之I/F晶片400之墊Pa之配置構成之圖。
圖4係顯示實施形態之I/F晶片400之資料輸入(資料寫入)側之配線之 圖。
圖5係顯示實施形態之I/F晶片400之資料輸出(資料讀出)側之配線之圖。
圖6係顯示實施形態之I/F晶片400與NAND(Not And：與非)型快閃記憶體100之安裝方法之剖視圖。
圖7係用以說明實施形態之NAND型快閃記憶體100時之信號DQS及信號BDQS與資料之關係之圖。
圖8係顯示比較例之墊之配置之構成之圖。
圖9係顯示第2實施形態之I/F晶片400之墊Pa之配置構成之圖。
圖10係顯示第3實施形態之I/F晶片400之墊Pa之配置構成之圖。
圖11係顯示第4實施形態之I/F晶片400之墊Pa之配置構成之圖。
圖12係顯示第5實施形態之I/F晶片400之墊Pa之配置構成之圖。
以下，對實施形態參照附圖進行說明。
1.第1實施態樣
對第1實施形態之記憶體系統進行說明。以下舉出具備將記憶單元二維地排列於半導體基板上之NAND型快閃記憶體之記憶體系統為例進行說明。於實施形態中，對採用DDR(Double Data Rate：雙倍資料速率)方式之高速之記憶體系統進行說明，但並非限定於此。實施形態之記憶體系統較佳為一般之記憶體系統。
1.1 關於構成
以下舉出具備二維地排列於半導體基板上之NAND型快閃記憶體之記憶體系統為例說明記憶單元。
1.1.1記憶體系統之整體構成
首先，使用圖1對本實施形態之記憶體系統之大致整體構成進行說明。圖1係本實施形態之記憶體系統之方塊圖。
如圖示般記憶體系統1具備複數個NAND型快閃記憶體100-0~100-N、介面(I/F)晶片400、及控制器200。另，於實施形態中，於無需區別說明NAND型快閃記憶體100-0~100-N之情形時，省略連字符而作為「NAND型快閃記憶體100」說明。其他之構成要素亦同。
NAND型快閃記憶體100具備複數個記憶單元，非揮發地記憶資料。於實施形態中，NAND型快閃記憶體100具有2個通道(通道0(ch0)及通道1(ch1))。控制器200藉由NAND匯流排，經由I/F晶片400依每個通道而連接於NAND型快閃記憶體100，藉由主機匯流排而連接於主機機器300。且，控制器200經由I/F晶片400而依每個通道而控制NAND型快閃記憶體100。再者，控制器200回應自主機機器300接收到之命令，經由I/F晶片400而依每個通道對NAND快閃記憶體100進行存取。主機機器300為例如數位相機或個人電腦等，主機匯流排例如係基於SDTM(Secure Digital Memory Card：安全數位卡)介面之匯流排。
NAND匯流排進行依循NAND介面之信號之收發。於實施形態中，如圖1所示，控制器200與I/F晶片400之間藉由2個通道之NAND介面而連接。另，此處對每個通道設置NAND介面之情形進行顯示，但亦可使用通道之識別資訊等，而使用相同之NAND介面。
該信號之具體例係晶片啟動信號CEn、位址鎖存啟動信號ALE、指令鎖存啟動信號CLE、寫入啟動信號WEn、讀取啟動信號REn、輸入輸出信號I/O及資料選通信號DQS。
信號CEn係用以啟動NAND型快閃記憶體100之信號，以低位準確立。信號CLE及ALE係將對NAND型快閃記憶體100輸入之信號I/O分別為指令及位址之事向NAND型快閃記憶體100通知之信號。信號WEn係於自低位準向高位準之轉換時序獲取指令或位址之信號。信號REn亦為以低位準確定，且係用以自NAND型快閃記憶體100讀出輸出信號I/O之信號。信號BREn係信號REn之互補信號，且係用以自NAND型快閃記憶體100讀出輸出信號I/O之信號。
輸入輸出信號I/O係例如8位元之信號。且輸入輸出信號I/O係於NAND型快閃記憶體100與控制器200之間收發之資料之實體，為指令、位址、寫入資料、及讀出資料等。
將信號DQS及信號DQS之互補信號BDQS自發送側與信號I/O(資料)一起輸出。資料接收側接收發送出之信號DQS及信號BDQS而調整獲取資料之時序。
1.1.2 關於NAND型快閃記憶體100之構成
其次，對NAND型快閃記憶體100之構成進行說明。如圖1所示，NAND型快閃記憶體100具備記憶單元陣列110、列解碼器120、驅動電路130、感測放大器140、位址暫存器150、指令暫存器160、及定序器170。
記憶單元陣列110具備對應於列及行之複數個非揮發性之記憶單元之集合體即例如四個區塊BLK(BLK0~BLK3)。且記憶單元陣列110記憶由控制器200賦予之資料。
列解碼器120選擇區塊BLK0~BLK3中之任意一個，進而選擇選取之區塊BLK之列方向。
驅動電路130對於選取之區塊BLK，經由列解碼器120而供給電壓。
感測放大器140係於讀出資料時，感測自記憶單元陣列110讀出之資料，進行必要之運算。且，將該資料DAT輸出至控制器200。於資料之寫入時，將自控制器200接收到之寫入資料DAT傳送至記憶單元陣列110。
位址暫存器150保持自控制器200接收到之位址ADD。指令暫存器160保持自控制器200接收到之指令CMD。
定序器170基於指令暫存器160中保持之指令CMD，控制NAND型快閃記憶體100整體之動作。
另，記憶單元陣列110亦可為於半導體基板之上方三維地積層有記憶單元電晶體之構成。關於此種構成，例如記載於2009年3月19日提出申請之美國專利申請案12/407,403號“三維積層非揮發性半導體記憶體”。又，記載於2009年3月18日提出申請之美國專利申請案12/406,524號“三維積層非揮發性半導體記憶體”、2010年3月25日提出申請之美國專利申請案12/679,991號“非揮發性半導體記憶裝置及其製造方法”、及2009年3月23日提出申請之美國專利申請案12/523,030號“半導體記憶體及其製造方法”。該等專利申請案之全文以引用之方式併入本文中。
1.1.3 關於I/F晶片400之構成
圖2係顯示實施形態之I/F晶片400之構成之圖。
I/F晶片400依每個通道而具有I/F電路500。於實施形態中，複數個NAND型快閃記憶體100-0~100-N之各者係連接於通道0(ch0)或通道1(ch1)之任一者。
因此，藉由2個通道(通道0(ch0)及通道1(ch1))，可對(N+1)個NAND型快閃記憶體100-0~100-N同時進行存取。
通道0(ch0)之I/F電路500-0具有進行自控制器200向通道0(ch0)之 NAND型快閃記憶體100輸入信號I/O等之輸入I/F410-0、及進行自通道0(ch0)之NAND型快閃記憶體100向控制器200輸出信號I/O等之輸出I/F420-0。
通道1(ch1)之I/F電路500-1具有進行自控制器200向通道1(ch1)之NAND型快閃記憶體100輸入信號I/O等之輸入I/F410-1、及進行自通道1(ch1)之NAND型快閃記憶體100向控制器200輸出信號I/O等之輸出I/F420-1。
輸入I/F410-0係用以將自控制器200輸入至通道0(ch0)之信號(CEn、ALE、CLE、WEn、REn、I/O、DQS、BDQS)連至對應之通道0(ch0)之NAND型快閃記憶體100之介面。
輸入I/F410-1係用以將自控制器200輸入至通道1(ch1)之信號(CEn、ALE、CLE、WEn、REn、BREn、I/O、DQS、BDQS)連至對應之通道1(ch1)之NAND型快閃記憶體100之介面。
輸出I/F420-0係用以將自通道0(ch0)之NAND型快閃記憶體100輸出之資料(信號I/O)連至控制器200之通道0(ch0)之介面。
輸出I/F420-1係用以將自通道1(ch1)之NAND型快閃記憶體100輸出之資料(信號I/O)連至控制器200之通道1(ch1)之介面。
1.1.4 I/F晶片400之墊Pa之配置構成
圖3係顯示第1實施形態之2通道構成之I/F晶片400之墊Pa之配置構成之圖。
對通道0(ch0)側進行說明。如同圖所示，通道0(ch0)側之I/O電路10-0~10-7各自具有與控制器200之通道0(ch0)輸入輸出信號I/O所使用之墊Pa、及接收自控制器200之通道0經由墊Pa而輸入之信號之輸入接收器 IR。
DQS電路11、BDQS電路12、REn電路13及BREn電路14各自具有與控制器200之通道0(ch0)輸入輸出信號所使用之墊Pa。DQS電路11及BDQS電路12各自獨立地具有輸入接收器IR。REn電路13及BREn電路14共通使用輸入接收器IR。
控制電路21-1~21-4各自具有用於輸入輸出控制器200之通道0側之信號之墊Pa、及接收自控制器200之通道0經由墊Pa而輸入之信號之輸入接收器IR。於控制電路21-1~21-4中輸入輸出之信號係信號(I/O、DQS、BDQS、REn、BREn)以外之信號(CEn、ALE、CLE、WEn)。
墊Pa係於其上形成有微凸塊MBP，經由該微凸塊MBP而將I/F晶片400與控制器200之通道0(ch0)電性連接。即，經由墊Pa而進行I/F晶片400之對應之電路(I/O電路10、DQS電路11、BDQS電路12、REn電路13及BREn電路14以及控制電路21)與控制器200之信號之通信。
再者，I/F晶片400之對應之電路與藉由位址選擇而選取之NAND型快閃記憶體100之通信係經由微凸塊區域A-1~A-3對應之墊(未圖示)及微凸塊MBP而進行。另，關於I/F晶片400、控制器200及NAND型快閃記憶體100之連接關係，使用圖6而於後述。
通道0(ch0)側之I/O電路10-0~10-3、BDQS電路12及DQS電路11之墊Pa係自I/F晶片400之內側朝外側配置為一行。同樣地，通道0(ch0)側之I/O電路10-7~10-4、REn電路13及BREn電路14之墊Pa係自I/F晶片400之內側朝外側配置為一行。I/O電路10-0~10-7之各輸入接收器IR、與I/O電路10-0~10-7對應之各墊Pa之間之配線之距離為固定。
又，各I/O電路10-0~10-3之墊Pa較DQS電路11及BDQS電路12之墊 Pa配置於I/F晶片400之更內側。各I/O電路10-4~10-7之墊Pa較REn電路13及BREn電路14之墊Pa配置於I/F晶片400之更內側。
通道0(ch0)之資料輸入用鎖存器DIN係藉由配線而連接於I/O電路10-0~10-7、DQS電路11及BDQS電路12之各輸入接收器IR。
資料輸入用鎖存器DIN係配置於I/O電路10-0~10-3、DQS電路11及BDQS電路12之各墊Pa之行、與I/O電路10-4~10-7、REn電路13及BREn電路14之各墊Pa之行之間。藉由如此構成資料輸入用鎖存器DIN之配置，可使I/O電路10-0~10-7之各輸入接收器IR、及資料輸入用鎖存器DIN之配線之長度大致均一。
通道0(ch0)側之各控制電路21-1~21-4具有輸入接收器IR及墊Pa。各控制電路21-1~21-4之墊Pa配置為一行。控制電路21-1~21-4之墊Pa之行係相對於I/O電路10-0~10-3、DQS電路11及BDQS電路12之墊Pa之行及I/O電路10-4~10-7、REn電路13及BREn電路14之墊Pa之行正交之方向之行。
其次，對通道1(ch1)側進行說明。通道1(ch1)側之構成與上述之通道0(ch0)側之構成相同，但其配置不同。即，將通道1(ch1)側之I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14配置為相對於通道0(ch0)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)與通道1(ch1)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)之中心而點對稱。
又，通道1(ch1)側之各控制電路21-1~21-4係配置為相對於通道0(ch0)側之各控制電路21-1~21-4與通道1(ch1)側之各控制電路21-1~21- 4之中心而點對稱。
於通道0(ch0)側之形成IO電路10-4~10-7、REn電路13、BREn電路14之區域、與通道1(ch1)側之形成IO電路10-0~10-3、DQS電路11及BDQS電路12之區域之間之區域，形成微凸塊區域A-1。
於通道0(ch0)側之形成IO電路10-0~10-3、DQS電路11及BDQS電路12之區域、與通道1(ch1)側之形成IO電路10-4~10-7、REn電路13及BREn電路14之區域之間之區域，形成微凸塊區域A-2。
於通道0(ch0)側之形成控制電路21-1~21-4之區域、與通道1(ch1)側之形成控制電路21-1~21-4之區域之間之區域，形成有微凸塊區域A-3。此外，尚有形成電壓產生電路之區域等。於微凸塊區域A-1、A-2、及A-3形成未圖示之墊，於該墊上形成用來與核心晶片CC-8連接之微凸塊MBP。
1.1.5 IF晶片400之資料輸入輸出之電路構成
圖4係顯示實施形態之I/F晶片400之資料輸入(資料寫入)側之各I/O電路10之輸入接收器IR、與資料輸入用鎖存器DIN之配線之圖。該等輸入接收器IR與資料輸入用鎖存器DIN顯示每個通道之配線關係。
如同圖所示，藉由墊配線而連接各I/O電路10-0~10-7之墊Pa、與各I/O電路10-0~10-7之輸入接收器IR。
藉由配線而連接各I/O電路10-0~10-7之輸入接收器IR(例如，圖3之通道0(ch0)側之I/O電路10-0~10-7之輸入接收器IR)與資料輸入用鎖存器DIN(例如，圖3之通道0(ch0)側之資料輸入用鎖存器DIN)。於I/F晶片400中，各I/O電路10-0~10-7之墊Pa與對應於墊Pa之輸入接收器IR之距離各為固定。於實施形態中，以與先前之I/F晶片400相比較短之方式，設計各 I/O電路10-0~10-7之輸入接收器IR與資料輸入用鎖存器DIN之間之配線之長度。
對資料輸入用鎖存器DIN，作為觸發信號而輸入：自控制器200傳送之經由DQS電路11之墊Pa而輸入至輸入接收器IR之信號DQS、及經由BDQS電路12之墊Pa而輸入至輸入接收器IR之信號BDQS。資料輸入用鎖存器DIN連接於微凸塊區域A-1、A-2之對應之微凸塊MBP之墊Pa'，基於輸入之觸發信號(信號DQS、信號BDQS)，鎖存由各I/O電路10-0~10-7之輸入接收器IR接收到之信號I/O(8位元)。
將藉由資料輸入用鎖存器DIN鎖存之資料，經由微凸塊區域A-1、A-2對應之微凸塊MBP之墊Pa'及微凸塊MBP，而輸出至藉由位址選擇而選取之NAND型快閃記憶體100。以例如8×m位元(m為任意之整數)將資料輸出至NAND型快閃記憶體100。
圖5係顯示實施形態之I/F晶片400之資料輸出(資料讀出)側之REn電路13之輸入接收器IR、與各I/O電路10之MUX(Multiplexer：多工器)620之配線之圖。該等輸入接收器IR與MUX620顯示每個通道之配線關係。
如同圖所示，藉由墊配線而連接REn電路13之墊Pa、及REn電路13之輸入接收器IR。又，藉由I/F晶片400之內部配線而連接REn電路13之輸入接收器IR、與各I/O電路10之MUX620。
各I/O電路10之MUX620係連接於微凸塊區域A-1、A-2對應之微凸塊MBP之墊Pa'。又，各I/O電路10之MUX620藉由墊配線(8位元)而連接至各I/O電路10之墊Pa。MUX620基於來自REn電路13之輸入接收器IR之信號REn，而選擇存儲於來自NAND型快閃記憶體100之緩衝區之對應之讀出資料。自NAND型快閃記憶體100以例如8×n位元(n為任意之整數)輸出 資料。
又，基於來自REn電路13之輸入接收器IR之信號REn，於DQS電路11及BDQS電路12內之MUX電路中產生信號DQS及信號BDQS。將產生之信號DQS及信號BDQS經由DQS電路11及BDQS電路12之墊Pa而輸出至控制器200之通道0(ch0)。
將I/O電路10-0~10-7之以MUX620選取之讀出資料，經由由前驅動器而驅動之輸出驅動器，使用I/F晶片400中產生之信號DQS及信號BDQS之下降且以雙資料速率經由各I/O電路10之墊Pa而輸出至控制器200。
於實施形態中，以與先前之I/F晶片400相比較短之方式，設計REn電路13之輸入接收器IR610與I/O電路10-0~10-7之MUX620之間之配線之長度。
另，於實施形態中，對I/O電路10-0~10-7之MUX620進行說明，但亦可為輸出電路之其他元件(例如前驅動器等)。
1.1.6 關於I/F晶片400及NAND型快閃記憶體100之安裝
圖6係顯示實施形態之I/F晶片400與NAND型快閃記憶體100之安裝方法之剖視圖。另，於圖1中顯示(N+1)個NAND型快閃記憶體100之情形，但於圖6中，顯示於8個核心晶片CC-1~CC-8分別搭載有一個NAND型快閃記憶體100之2通道構成之半導體裝置(N=7)。
如同圖所示，於安裝基板S上搭載有I/F晶片400。於半導體基板S之上表面形成有複數個大凸塊LBP(LBP-1~LBP-4)。又，於I/F晶片400之上表面，形成有複數個微凸塊MBP(MBP-1~MBP-3)。為了積層複數個核心晶片CC(CC-1~CC-8)，以距離基板S之上表面之高度相同之方式形成大凸塊LBP及微凸塊MBP。
於基板S之下表面形成有複數個凸塊BP(BP-1~BP-9)。凸塊BP與大凸塊LBP經由形成於基板S內之配線而電性連接。凸塊BP係使用於與基板S之外部進行信號之輸入輸出。於實施形態中，凸塊BP-1例如用於對各核心晶片CC-1~CC-8供給電源等。凸塊BP-2~BP-9用於在控制器200與I/F晶片400之間傳輸之輸入輸出信號I/O。
於大凸塊LBP及微凸塊MBP上，積層複數個核心晶片CC(CC-1~CC-8)。使用貫通晶片之電極(TSV)及凸塊BP-A而積層各核心晶片CC-1~CC-8。將此種構造稱為BGA(Ball Grid Array：球狀柵格陣列)，其係輸入輸出之引腳較多之封裝方式之一。
另，於圖6中，僅顯示凸塊BP-1~BP-9、大凸塊LBP-1~LBP-4及微凸塊MBP-1~MBP-3，但於安裝基板S設置有用於其他輸入輸出信號等之未圖示之凸塊BP、大凸塊LBP及微凸塊MBP。
若為圖6之例，則將核心晶片CC-2~CC-8面朝上地搭載於安裝基板上，將最上層之核心晶片CC-1面朝下地搭載於核心晶片CC-2上。且，於各核心晶片CC(CC-1~CC-8)內，形成圖1中說明之NAND型快閃記憶體100。另，亦可將核心晶片CC-2~CC-8面朝下地搭載於安裝基板上。
於最下層之核心晶片CC-8之下表面(與形成NAND型快閃記憶體100之基板S之上表面相反之側)，形成再配線層RDL(RDL-1~RDL-4及未圖示之再配線層RDL)。再配線層RDL係將形成於基板S上之大凸塊LBP經由墊P而電性連接於TSV。又，再配線層RDL係將形成於基板S上之大凸塊LBP電性連接於微凸塊MBP。
具體而言，經由基板S內之配線、大凸塊LBP-1、再配線層RDL-1、及凸塊P-1，將凸塊BP-1電性連接於TSV。經由基板S內之配線、大凸塊 LBP、再配線層RDL、微凸塊MBP及墊Pa(未圖示)，將凸塊BP-2~BP-9及未圖示之BP電性連接於I/F晶片400。經由微凸塊MBP、再配線層RDL及墊Pa'、TSV，將I/F晶片400電性連接於各核心晶片CC。
以貫通各核心晶片CC-2~CC-8之方式形成TSV。各核心晶片CC-2~CC-8之TSV係用以電性連接於上層及/或下層之另一核心晶片CC者。由於核心晶片CC-1為面朝下地搭載，故不形成TSV。形成於核心晶片CC-1之NAND型快閃記憶體100經由凸塊BP-A、及墊(未圖示)而電性連接於核心晶片CC-2之TSV。核心晶片CC-2~CC-8之各TSV經由凸塊BP-A而電性連接於另一上層及/或下層之核心晶片CC之TSV。
1.2 關於動作
以下，參照圖7之時序圖，對第1實施形態之I/F晶片400之通道0(ch0)之讀出動作進行說明。另，此處對通道0(ch0)進行說明，但對於通道1(ch1)之動作亦同。
於實施形態之記憶體系統中，採用DDR方式，且使用信號DQS及信號BDQS，對NAND型快閃記憶體100進行讀出及寫入。
於讀出之情形時，自控制器200對I/F晶片400針對通道0(ch0)輸入資料輸出指令，其次，根據晶片位址信號，選擇對應之NAND型快閃記憶體100。具體而言，將資料輸出指令及晶片地址信號經由安裝於基板S之下表面之凸塊BP、及形成於基板S內部之配線，而傳遞至安裝於基板S之上表面之大凸塊LBP。將傳遞至大凸塊LBP之資料輸出指令及晶片位址信號通過安裝於核心晶片CC-8之下表面之再配線層RDL、形成於I/F晶片400之上表面之微凸塊MBP，而輸出至通道0(ch0)側之IO電路10-0~10-7之墊Pa、輸入接收器IR、資料輸入用鎖存器DIN、及微凸塊區域A-1、A-2之 對應之微凸塊MBP。藉此，選擇對應之NAND型快閃記憶體100。
其次，自控制器200對通道0(ch0)發行讀取啟動信號REn。經由安裝於基板S之下表面之凸塊BP、及形成於基板S內部之配線，將信號REn傳遞至安裝於基板S之上表面之大凸塊LBP。被傳遞至大凸塊LBP之信號REn通過安裝於核心晶片CC-8之下表面之再配線層RDL、及形成於I/F晶片400之上表面之微凸塊MBP，到達至通道0(ch0)側之REn電路13之墊Pa。
將到達至墊Pa之信號REn經由REn電路13之輸入接收器IR，作為內部信號REn而輸出至微凸塊區域A-1、A-2內對應之微凸塊MBP。將內部信號REn藉由微凸塊MBP、再配線層RDL、核心晶片CC-8之TSV之墊P、核心晶片CC-2~CC-8之TSV、及BP-A，而傳遞至由位址選擇信號選取之NAND型快閃記憶體100(圖7(a)：CNT→I/F→NAND)。
另，關於信號(I/O、DQS、BDQS、REn、及BREn)以外之信號(CEn、ALE、CLE、WEn)，係經由控制電路21-1~21-4之各墊Pa、Pa'而與控制器200及NAND型快閃記憶體100進行收發。
若與通道0(ch0)對應之NAND型快閃記憶體100接收信號REn，則與信號REn之下降相應地讀出指定之位址之資料(圖7(b)：NAND→I/F)。將所讀取之資料作為信號I/O，通過核心晶片CC之TSV、凸塊BP-A、核心晶片CC-8之再配線層RDL、及微凸塊區域A-1、A-2對應之微凸塊MBP，經由墊Pa'而輸入至通道0(ch0)側之I/F晶片400之I/O電路10-0~10-7之MUX620。
MUX620設置於通道0(ch0)側之I/O電路10-0~10-7，選擇來自NAND型快閃記憶體100之存儲於緩衝區之對應之讀出資料。
I/F晶片400自DQS電路11之墊Pa及BDQS電路之墊Pa輸出基於REn信號而產生之信號DQS及信號BDQS。又，將MUX620所選取之對應之讀出資料以與於I/F晶片400中基於REn信號產生之DQS及信號BDQS同步之時序，自對應之通道0(ch0)之I/O電路10-0~10-7之墊Pa以雙資料速率輸出。經由微凸塊MBP、再配線RDL、大凸塊LBP、基板S內部之配線、及凸塊BP，將自墊Pa輸出之信號I/O、信號DQS及信號BDQS輸出至控制器200(圖7(c)~(e)：I/F→CNT)。
於寫入動作之情形時，自控制器200對通道0(ch0)輸出信號I/O、信號DQS及信號BDQS。將信號I/O、信號DQS及信號BDQS經由安裝於基板S之下表面之凸塊BP、及形成於基板S內部之配線而傳遞至安裝於基板S之上表面之大凸塊LBP。傳遞至大凸塊LBP之信號I/O、信號DQS及信號BDQS通過安裝於核心晶片CC-8之下表面之再配線層RDL、形成於I/F晶片400之上表面之微凸塊MBP，到達至通道0(ch0)側之I/O電路10-0~10-7、DQS電路11及BDQS電路12之墊Pa。
將到達至墊Pa之信號I/O、信號DQS及信號BDQS，經由I/O電路10-0~10-7、DQS電路11及BDQS電路12之輸入接收器IR、及資料輸入用鎖存器DIN，輸出至微凸塊區域A-1、A-2內之對應之微凸塊MBP。將信號I/O、信號DQS及信號BDQS通過微凸塊MBP、再配線層RDL、核心晶片CC-8之TSV之墊P、核心晶片CC-2~CC-8之TSV、及BP-A，傳遞至根據位址選擇信號而選取之NAND型快閃記憶體100，且經由感測放大器而寫入。
另，於上述實施形態中，對依每個通道ch均等地分配I/O電路10-0~10-7之墊Pa之數量之情形(I/O電路10-0~10-3、I/O電路10-4~10-7)進行 說明，但亦可不必為相同數量。
又，於實施形態中，顯示2通道構成之I/F晶片400，但I/F晶片400亦可為單一通道。又，I/F晶片400亦可為3通道以上。
1.3 關於效果
1.3.1 比較例
圖8係顯示比較例之墊之配置之構成之圖。
對通道0(ch0)進行說明。如同圖所示，比較例之墊Pa之配置係於通道0(ch0)側，將I/O電路10-0~10-3、BDQS電路12、DQS電路11之墊Pa排列為一行。又，將I/O電路10-4~10-7、REn電路13、BREn電路14之墊Pa排列為一行。進而，將控制電路21-1~21-4之墊Pa排列為一行。該等3行排列於相同方向。
資料輸入用鎖存器DIN係配置於非為I/O電路10-0~10-3、BDQS電路12及DQS電路11之墊Pa之行、與I/O電路10-4~10-7、REn電路13及BREn電路14之墊Pa之行之間之區域。
於如此配置墊Pa之情形時，I/O電路10-0~10-7之構成相同(換言之，各I/O電路10-0~10-7之墊Pa之位置相同)，各I/O電路10-0~10-7之墊Pa與輸入接收器IR之距離大致相同，故各I/O電路10-0~10-7之輸入接收器IR與資料輸入用鎖存器DIN之距離，會對輸入資料線之長度賦予影響。
如為圖8所示之墊Pa之配置，輸入輸出資料線係延伸至各I/O電路10-0~10-7之墊Pa。因此，對於輸入資料線，自資料輸入用鎖存器DIN至相距最遠之I/O電路10-0、10-7之墊Pa之距離、與相距最近之I/O電路10-3、10-4之距離之間最會產生差異。
因此，會導致因資料線之長度之差異引起之波形之變化、及I/O間之 時序偏差。為了使I/O間之時序偏差最小化，需配合連至與資料輸入用鎖存器DIN相距最遠之I/O電路(圖8之10-0、10-7)之資料線之長度，將連至其以外之I/O電路(圖8之10-1~10-6)之資料線延長而進行長度配合。於該情形時，會產生因延長資料線所致之寄生電容之增大，導致耗電量增大。
關於輸出資料線，由於基於共通之信號REn而輸出信號I/O，故REn電路13與輸出電路(例如、MUX620)之距離成為問題。根據比較例，最近之I/O電路10-4、與最遠之I/O電路10-0之距離之間最會產生差異。
1.3.2 第1實施形態之效果
根據第1實施形態之半導體裝置之I/F晶片400，如圖3所示，以將同一通道之I/O電路10-0~10-7之墊Pa配置為2行、且兩者對向之方式配置。且，於對向之該等2行墊Pa之間，存在資料輸入用鎖存器DIN。藉由此種構成，與比較例相比，可縮短各I/O電路10-0~10-7與資料輸入用鎖存器DIN之間之距離。藉此，由於來自各I/O電路10之信號I/O時序一致，故可抑制配合與資料輸入用鎖存器DIN相距最遠之I/O電路10(圖8之I/O電路10-0、10-7)之資料線之長度而延長其以外之I/O電路10(圖8之I/O電路10-1~10-6)之資料線之距離。其結果，可最小程度地增大耗電量。
又，藉由採用此種構成，與比較例相比，可使向各I/O電路10-0~10-7、DQS電路11及BDQS電路12供給之輸出用時脈之距離均一化。其結果，可抑制信號I/O、信號DQS及信號BDQS間之輸出時序之偏差。又，為了使輸出時序偏差最小化，有時會配合連至與REn電路13及BREn電路14相距最遠之電路(於圖8之情形時為I/O電路10-0)之輸出時脈信號之長度，將連至其以外之電路(I/O電路10-1~10-7、DQS電路11及BDQS電路12)之輸出時脈信號延長而進行長度配合。於該情形時，與比較例相比， 亦可抑制寄生電容之增大，故可將耗電量之增大抑制在最小限度。
因此，根據第1實施形態，可抑制因複數條輸入輸出資料線之長度之差異引起之波形之變化、及I/O間之時序偏差。尤其，即使為以高速動作之記憶體系統，亦可提高時序容限。又，由於輸入輸出資料線之寄生電容減少，故可削減消耗電力。
2.第2實施形態
其次，對第2實施形態之記憶體系統進行說明。第2實施形態以後之實施形態中，除了I/F晶片400之構成以外，皆與第1實施形態之構成相同，故此處僅對不同之部分進行敘述。
圖9係顯示第2實施形態之I/F晶片400之墊Pa之配置構成之圖。如同圖所示，與第1實施形態相比，I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14之配置不同。
具體而言，通道0(ch0)側之I/O電路10-0、10-1、BDQS電路12、DQS電路11、I/O電路10-2、10-3之墊Pa係自I/F晶片400之內側至外側配置成一行。同樣地，通道0(ch0)側之I/O電路10-6、10-7、REn電路13、BREn電路14、IO電路10-4、10-5之墊Pa係自I/F晶片400之內側至外側配置為一行。
即，於第2實施形態中將BDQS電路12及DQS電路11之墊Pa配置於I/O電路10-0、10-1之墊Pa與I/O電路10-2、10-3之墊Pa之間。又，將BREn電路14及REn電路13之墊Pa配置於I/O電路10-4、10-5之墊Pa與I/O電路10-6、10-7之墊Pa之間。
其次，對通道1(ch1)側進行說明。通道1(ch1)側之構成與上述之通道0(ch0)側之構成相同，但其配置不同。即，將通道1(ch1)側之電路(I/O電 路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)，配置為相對於通道0(ch0)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)與通道1(ch1)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)之中心點而點對稱。
根據第2實施形態，除了第1實施形態之效果以外，可將由REn電路13及BREn電路14之輸入緩衝區產生之輸出用時脈信號之配線設為更短。
3.第3實施形態
圖10係顯示第3實施形態之I/F晶片400之墊Pa之配置構成之圖。
於第3實施形態中，相較於圖3所示之第1實施形態之I/O電路10-0~10-7、BDQS電路12、DQS電路11、REn電路13及BREn電路14之墊Pa之配置，通道0(ch0)側之I/O電路10-0~10-3、BDQS電路12及DQS電路11之墊Pa係自I/F晶片400之內側至外側於傾斜方向配置為一行。同樣地，通道0(ch0)側之I/O電路10-4~10-7、REn電路13及BREn電路14之墊Pa係自I/F晶片400之內側至外側於傾斜方向配置為一行。
資料輸入用鎖存器DIN配置於I/O電路10-0~10-3之各墊Pa之行與I/O電路10-4~10-7之各墊Pa之行之間。
其次，對通道1(ch1)側進行說明。通道1(ch1)側之構成與上述之通道0(ch0)側之構成相同，但其配置不同。即，通道1(ch1)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)配置為相對於通道0(ch0)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)與通道1(ch1)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14) 之中心點而點對稱。
根據第3實施形態，除了第1實施形態之效果以外，以I/F晶片400單體進行之評估亦變得容易。即，由於評估單體之I/F晶片400時，無RDL配線，故需要藉由引線而連接於I/F晶片400之墊。於第3實施形態中，藉由將各墊Pa傾斜地錯開而配置，可容易地連接該引線。
4.第4實施形態
圖11係顯示第4實施形態之I/F晶片400之墊Pa之配置構成之圖。如同圖所示，與第1實施形態相比，I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14之配置不同。
具體而言，通道0(ch0)側之I/O電路10-0、10-1、BDQS電路12、DQS電路11、I/O電路10-2、10-3之墊Pa係自I/F晶片400之內側至外側於傾斜方向配置為一行。同樣地，通道0(ch0)側之I/O電路10-6、10-7、REn電路13、BREn電路14、I/O電路10-4、10-5之墊Pa係自I/F晶片400之內側至外側於傾斜方向配置為一行。
即，於第4實施形態中，將BDQS電路12及DQS電路11之墊Pa配置於I/O電路10-0、10-1之墊Pa與I/O電路10-2、10-3之墊Pa之間。又，將BREn電路14及REn電路13之墊Pa配置於I/O電路10-4、10-5之墊Pa與I/O電路10-6、10-7之墊Pa之間。
其次，對通道1(ch1)側進行說明。通道1(ch1)側之構成與上述之通道0(ch0)側之構成相同，但其配置不同。即，通道1(ch1)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)配置為相對於通道0(ch0)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)與通道1(ch1)側之電路(I/O電 路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)之中心點而點對稱。
根據第4實施形態，除了第3實施形態之效果以外，可進而縮短由REn電路13及BREn電路14之輸入緩衝區產生之輸出用時脈信號之配線。
5.第5實施形態
圖12係顯示第5實施形態之I/F晶片400之墊Pa之配置構成之圖。於同圖中，顯示2通道構成之I/F晶片400之配置構成。
對通道0(ch0)側進行說明。控制電路21-1~21-4、I/O電路10-0~10-3、DQS電路11及BDQS電路12之墊Pa之行之配置與圖9所示之第2實施形態相同。I/O電路10-4~10-7之墊Pa之行係自I/F晶片400之內側至外側配置為一行。
REn電路13及BREn電路14之墊Pa之行係配置於與I/O電路10-0~10-3、DQS電路11及BDQS電路12之墊Pa之行及I/O電路10-4~10-7之墊Pa之行正交之方向。
又，資料輸入用鎖存器DIN配置於I/O電路10-0~10-3、DQS電路11及BDQS電路12之墊Pa之行、與I/O電路10-4~10-7之墊Pa之行之間。
其次，對通道1(ch1)側進行說明。通道1(ch1)側之構成與上述之通道0(ch0)側之構成相同，但其配置不同。即，將通道1(ch1)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)配置為相對於通道0(ch0)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)與通道1(ch1)側之電路(I/O電路10-0~10-7、DQS電路11、BDQS電路12、REn電路13及BREn電路14)之中心點而點對稱。
根據第5實施形態，除了第1實施形態之效果以外，進而可縮短由REn電路13及BREn電路14之輸入緩衝區產生之輸出用時脈信號之配線。
雖已說明本發明之若干實施形態，但該等實施形態係作為例子提示者，並非意欲限定發明之範圍。該等新穎之實施形態得以其他各種形態實施，且可於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施形態或其變化皆包含於發明之範圍或主旨內，且包含於申請專利範圍中記述之發明及其均等之範圍內。
[相關申請案之引用交叉參照]
本申請案主張日本專利申請案2016-162762號(申請日：2016年8月23日)之優先權。該案之全文以引用之方式併入本文中。
10-0～10-7       I/O電路 11                   DQS電路 12                   BDQS電路 13                   REn電路 14                   BREn電路 21-1～21-4       控制電路 400                  I/F晶片 A-1                  微凸塊區域(核心晶片间通信) A-2                  微凸塊區域(核心晶片间通信) A-3                  微凸塊區域(核心晶片间通信) DIN                 資料輸入用鎖存 IR                    輸入接收器 Pa                    墊

Claims (10)

  1. 一種半導體裝置，其包括：複數個第1輸入/輸出電路，其等用於第1通道；複數個第1輸入/輸出墊，其等分別對應於上述複數個第1輸入/輸出電路且沿第1方向排列(aligned)；複數個第2輸入/輸出電路，其等用於上述第1通道；複數個第2輸入/輸出墊，其等分別對應於上述複數個第2輸入/輸出電路且沿第2方向排列；資料輸入鎖存電路，其位置於上述複數個第1輸入/輸出墊與上述複數個第2輸入/輸出墊之間，其中自該等第1輸入/輸出墊之一者延伸至該等第2輸入/輸出墊之一者的直線與上述第1及第2方向之各者相交且與上述資料輸入鎖存電路之上述位置交叉；第1非輸入/輸出電路及與其對應之墊，該墊與該等第1輸入/輸出墊於上述第1方向排列；及第2非輸入/輸出電路及與其對應之墊，該墊與該等第2輸入/輸出墊於上述第2方向排列；其中上述第1方向與上述第2方向平行，與上述第1非輸入/輸出電路對應之該墊係在該等第1輸入/輸出墊之至少兩者之間；且與上述第2非輸入/輸出電路對應之該墊係在該等第2輸入/輸出墊之至少兩者之間。
  2. 如請求項1之半導體裝置，其中上述第2非輸入/輸出電路係讀取啟動電路(read enable circuit)。
  3. 一種半導體裝置，其係用於對記憶體裝置傳輸及接收信號，該半導體裝置包括：複數個第1輸入/輸出電路，其各個分別具有第1輸入/輸出墊，該第1輸入/輸出墊用於上述記憶體裝置之第1通道，而配置於第1列；複數個第2輸入/輸出電路，其各個分別具有第2輸入/輸出墊，該第2輸入/輸出墊用於上述記憶體裝置之上述第1通道，而配置於與上述第1列於第1方向上隔開(spaced)之第2列；輸入電路，其於上述第1方向上位置於上述第1列與上述第2列之間，上述輸入電路連接至上述記憶體裝置且構成為：將透過該等第1及第2輸入/輸出墊接收之資料輸入至上述記憶體裝置，其中該等第1輸入/輸出墊之至少兩者係沿上述第1方向與上述輸入電路相距第1距離，且該等第2輸入/輸出墊之至少兩者係沿上述第1方向與上述輸入電路相距上述第1距離；第1非輸入/輸出電路及與其對應之墊，該墊與上述第1輸入/輸出墊排列於上述第1列；及第2非輸入/輸出電路及與其對應之墊，該墊與上述第2輸入/輸出墊排列於上述第2列；其中上述第1列與上述第2列平行地延伸；與上述第1非輸入/輸出電路對應之該墊係在該等第1輸入/輸出墊之至少兩者之間；且 與上述第2非輸入/輸出電路對應之該墊係在該等第2輸入/輸出墊之至少兩者之間。
  4. 如請求項3之半導體裝置，其中上述第2非輸入/輸出電路係讀取啟動電路。
  5. 一種半導體裝置，其包括：複數個記憶體晶片，其各個包含基板及貫通(penetrating)上述基板之數個電極，且形成有連接至上述電極之數個記憶體裝置；及介面晶片，其構成為：經由上述記憶體晶片之上述電極，對上述數個記憶體裝置傳輸及接收資料；其中上述複數個記憶體晶片包含：堆疊於上述介面晶片之第1記憶體晶片、及堆疊於上述第1記憶體晶片之第2記憶體晶片；且上述介面晶片包含：複數個第1輸入/輸出墊，其與設置於上述第1輸入/輸出墊與上述記憶體晶片之間的第1通道相關聯，且配置於第1列；複數個第2輸入/輸出墊，其與上述第1通道相關聯，且配置於第2列；及輸入電路，其在上述第1列與上述第2列之間，且連接至上述記憶體晶片，上述輸入電路對所連接之上述上述記憶體晶片執行透過上述第1及第2輸入/輸出墊接收之資料的輸入，其中該等第1輸入/輸出墊之至少兩者與上述輸入電路隔開，且上述第2輸入/輸出墊之至少兩者與上述輸入電路以實質相同之距離隔開。
  6. 如請求項5之半導體裝置，其中上述第1列與上述第2列平行地延伸。
  7. 如請求項6之半導體裝置，其進一步包括：第1非輸入/輸出電路及與其對應之墊，該墊與該等第1輸入/輸出墊排列於上述第1列；及第2非輸入/輸出電路及與其對應之墊，該墊與該等第2輸入/輸出墊排列於上述第2列；其中與上述第1非輸入/輸出電路對應之該墊係在該等第1輸入/輸出墊之至少兩者之間，且與上述第2非輸入/輸出電路對應之該墊係在該等第2輸入/輸出墊之至少兩者之間。
  8. 如請求項6之半導體裝置，其進一步包括：第1非輸入/輸出電路及與其對應之墊，該墊與該等第1輸入/輸出墊排列於上述第1列，其中與上述第1非輸入/輸出電路對應之該墊係在該等第1輸入/輸出墊之至少兩者之間；及第2非輸入/輸出電路及與其對應之墊，該墊係在該等第1輸入/輸出墊與該等第2輸入/輸出墊之間。
  9. 如請求項5之半導體裝置，其中上述第1列延伸於第1方向，且上述第2列延伸於與上述第1方向交叉之第2方向。
  10. 如請求項9之半導體裝置，其進一步包括： 第1非輸入/輸出電路及與其對應之墊，該墊與該等第1輸入/輸出墊排列於上述第1列；及第2非輸入/輸出電路及與其對應之墊，該墊與該等第2輸入/輸出墊排列於上述第2列；其中與上述第1非輸入/輸出電路對應之該墊係在該等第1輸入/輸出墊之至少兩者之間，且與上述第2非輸入/輸出電路對應之該墊係在該等第2輸入/輸出墊之至少兩者之間。
TW108123308A 2016-08-23 2017-02-09 半導體裝置 TWI701556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016162762A JP2018032141A (ja) 2016-08-23 2016-08-23 半導体装置
JP??2016-162762 2016-08-23

Publications (2)

Publication Number Publication Date
TW202011210A TW202011210A (zh) 2020-03-16
TWI701556B true TWI701556B (zh) 2020-08-11

Family

ID=61242763

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108123308A TWI701556B (zh) 2016-08-23 2017-02-09 半導體裝置
TW106104202A TWI691845B (zh) 2016-08-23 2017-02-09 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106104202A TWI691845B (zh) 2016-08-23 2017-02-09 半導體裝置

Country Status (4)

Country Link
US (1) US10452588B2 (zh)
JP (1) JP2018032141A (zh)
CN (2) CN107767912B (zh)
TW (2) TWI701556B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916489B1 (en) * 2019-10-02 2021-02-09 Micron Technology, Inc. Memory core chip having TSVS
JP7272587B2 (ja) 2019-10-04 2023-05-12 本田技研工業株式会社 半導体装置
JP7282329B2 (ja) 2019-10-04 2023-05-29 本田技研工業株式会社 半導体装置
JP2021140555A (ja) 2020-03-06 2021-09-16 本田技研工業株式会社 半導体装置とその制御方法
US11475940B2 (en) * 2020-12-11 2022-10-18 Micron Technology, Inc. Semiconductor device layout for a plurality of pads and a plurality of data queue circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621695A (en) * 1995-07-17 1997-04-15 Galvantech, Inc. SRAM with simplified architecture for use with pipelined data

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825252B2 (ja) 2000-12-21 2006-09-27 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置
KR100454123B1 (ko) 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
JP2003264260A (ja) 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
US7421028B2 (en) * 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
JP4731336B2 (ja) 2006-01-31 2011-07-20 富士通セミコンダクター株式会社 半導体装置
KR100695436B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 및그의 동작 모드 제어방법
JP2008010070A (ja) * 2006-06-29 2008-01-17 Toshiba Corp 半導体記憶装置
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
KR100855586B1 (ko) * 2006-11-10 2008-09-01 삼성전자주식회사 반도체 메모리 장치 및 그의 레이아웃 방법
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
CN102810332A (zh) * 2011-06-03 2012-12-05 三星电子株式会社 非易失性存储器和根据被选字线控制虚设字线电压的方法
US8611175B2 (en) * 2011-12-07 2013-12-17 Xilinx, Inc. Contention-free memory arrangement
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
CN105122227B (zh) * 2013-05-29 2018-10-23 桑迪士克科技有限责任公司 用于nand存储器系统的高性能系统拓补
US9171600B2 (en) * 2013-09-04 2015-10-27 Naoki Shimizu Semiconductor memory device
KR20150130848A (ko) * 2014-05-14 2015-11-24 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102248279B1 (ko) * 2014-06-13 2021-05-07 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 및 메모리 컨트롤러 사이의 통신을 중개하는 리타이밍 회로의 동작 방법
JP2016054017A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体記憶装置
KR102226370B1 (ko) * 2015-01-13 2021-03-15 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US9811493B2 (en) * 2015-05-29 2017-11-07 Toshiba Memory Corporation Semiconductor device
KR102482023B1 (ko) * 2016-01-28 2022-12-28 삼성전자주식회사 적층 메모리 칩 전기적 단락 검출 장치 및 방법
KR102589301B1 (ko) * 2016-04-29 2023-10-13 삼성전자주식회사 비휘발성 메모리 장치
KR102498208B1 (ko) * 2016-06-07 2023-02-10 삼성전자주식회사 여분의 용량을 포함하는 메모리 장치 및 이를 포함하는 적층 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621695A (en) * 1995-07-17 1997-04-15 Galvantech, Inc. SRAM with simplified architecture for use with pipelined data

Also Published As

Publication number Publication date
US10452588B2 (en) 2019-10-22
TW202011210A (zh) 2020-03-16
CN107767912A (zh) 2018-03-06
CN107767912B (zh) 2021-05-07
TWI691845B (zh) 2020-04-21
US20180060265A1 (en) 2018-03-01
CN113012742A (zh) 2021-06-22
TW201823999A (zh) 2018-07-01
JP2018032141A (ja) 2018-03-01

Similar Documents

Publication Publication Date Title
TWI701556B (zh) 半導體裝置
US9311979B1 (en) I/O pin capacitance reduction using TSVs
CN110931489A (zh) 半导体存储装置
US10643703B2 (en) Semiconductor memory device having a semiconductor chip including a memory cell and a resistance element
US11574670B2 (en) Memory device for reducing resources used for training
JP4843336B2 (ja) 不揮発性半導体記憶装置
US20170309598A1 (en) Semiconductor device
JP2014149889A (ja) 半導体記憶装置
CN112400163A (zh) 存储器系统及控制方法
CN113257832B (zh) 半导体存储器装置
US20160293230A1 (en) Semiconductor device, a method for manufacturing the same, and a system having the same
US11657860B2 (en) Memory package and storage device including the same
TWI763200B (zh) 記憶體系統
US11651805B2 (en) Memory package, storage device including memory package, and storage device operating method
KR20210133832A (ko) 트레이닝을 위해 사용되는 리소스를 감소시키기 위한 메모리 장치
US20240206182A1 (en) Non-volatile memory device
JP2022118984A (ja) メモリデバイス
JP2013125895A (ja) 不揮発性半導体記憶装置及びその製造方法