TWI691090B - 記憶裝置、多次可程式記憶裝置及記憶裝置的製造方法 - Google Patents

記憶裝置、多次可程式記憶裝置及記憶裝置的製造方法 Download PDF

Info

Publication number
TWI691090B
TWI691090B TW107141864A TW107141864A TWI691090B TW I691090 B TWI691090 B TW I691090B TW 107141864 A TW107141864 A TW 107141864A TW 107141864 A TW107141864 A TW 107141864A TW I691090 B TWI691090 B TW I691090B
Authority
TW
Taiwan
Prior art keywords
spacer
sub
gate
memory device
layer
Prior art date
Application number
TW107141864A
Other languages
English (en)
Other versions
TW201926725A (zh
Inventor
古爾巴格 辛格
李智銘
劉承祖
李晨豪
林其諺
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926725A publication Critical patent/TW201926725A/zh
Application granted granted Critical
Publication of TWI691090B publication Critical patent/TWI691090B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明實施例係關於記憶裝置，其包含基底以及在基底中形成的源極和汲極區。此記憶裝置包含在基底上以及在源極和汲極區之間形成的閘極介電質。此記憶裝置也包含在閘極介電質上形成的閘極結構，且閘極結構具有平坦的頂表面。此記憶裝置更包含多間隔物結構，其包含第一、第二和第三間隔物。第一間隔物形成於閘極結構的側壁和源極和汲極區之一的頂表面上。第二間隔物形成於第一間隔物的側壁上，且第二間隔物的介電常數大於第一間隔物的介電常數。第三間隔物形成於第二間隔物的側壁和第一間隔物的水平表面上。

Description

記憶裝置、多次可程式記憶裝置及記憶裝置的製造方法
本發明實施例是關於半導體製造技術，特別是有關於記憶裝置、多次可程式記憶裝置及記憶裝置的製造方法。
非揮發性記憶體(Nonvolatile memory)通常用於各種裝置，例如電腦。非揮發性記憶體是即使在沒有通電的情況下也可以保留資料的一種記憶儲存空間(memory storage)。非揮發性記憶體的範例包含快閃記憶體(flash memory)、可抹除可程式化唯讀記憶體(erasable programmable read-only memory,EPROM)和電子可抹除可程式化唯讀記憶體(electrically erasable programmable read-only memory,EEPROM)。非揮發性記憶體的功能包含程式、讀取和抹除步驟。
根據本發明的一些實施例，提供記憶裝置。此記憶裝置包含：基底；源極和汲極區，形成於基底中；閘極介 電質，形成於基底上，且位於源極和汲極區之間；閘極結構，形成於閘極介電質上，其中閘極結構具有平坦的頂表面；以及多間隔物結構，包含：第一間隔物，形成於閘極結構的側壁和源極和汲極區之一的頂表面上；第二間隔物，形成於第一間隔物的側壁上，其中第二間隔物的介電常數大於第一間隔物的介電常數；以及第三間隔物，形成於第二間隔物的側壁和第一間隔物的水平表面上。
根據本發明的另一些實施例，提供多次可程式記憶裝置。此多次可程式記憶裝置包含：基底；源極區，形成於基底中，其中源極區包含頂表面；閘極介電質，形成於基底上；閘極結構，形成於閘極介電質上，其中閘極結構包含側壁；第一間隔物，形成於閘極結構的側壁和源極區的頂表面上；第二間隔物，形成於第一間隔物的側壁上；第三間隔物，形成於第一間隔物上且與第二間隔物接觸；以及第四間隔物，形成於第三間隔物上。
根據本發明的又另一些實施例，提供記憶裝置的製造方法。此方法包含：提供基底，其中基底包含在基底中的源極和汲極區；在基底上形成閘極介電質；在閘極介電質上形成閘極結構，其中閘極結構包含側壁；沉積第一子間隔層；在第一子間隔層上形成第二子間隔物；沉積第三子間隔層；在第三子間隔層上形成第四子間隔物；蝕刻第三子間隔層，以形成在第一子間隔層和第二子間隔物上的第三子間隔物；以及蝕刻第一子間隔層，以形成在閘極結構的側壁上和在源極和汲極區上的第一子間隔物。
100:多次可程式記憶單元
200:多次可程式記憶裝置
110、210:基底
120S、220S:源極區
120D、220D:汲極區
130、230:閘極介電質
140、240:閘極
150、650:多間隔物結構
152、352:第一子間隔物
154、454:第二子間隔物
156、556:第三子間隔物
158、658:第四子間隔物
160、260:隔離結構
352*:第一子間隔層
556*:第三子間隔層
700:方法
702、704、706、708、710、712:步驟
H1、H2、H3、H4、H5:高度
T1、T2、T3、T4、T5:厚度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。
第1圖是根據一些實施例之具有多間隔物結構的例示性記憶裝置的剖面示意圖。
第2~6圖是根據一些實施例之具有多間隔物結構的例示性記憶裝置的剖面示意圖。
第7圖是根據一些實施例之形成多間隔物結構的例示性方法之流程圖。
以下內容提供了許多不同的實施例或範例，用於實施所提供之標的之不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上方，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本發明實施例在不同範例中可重複使用參考數字及/或字母，此重複是為了簡化和清楚之目的，並非代表所討論的不同實施例及/或組態之間有特定的關係。
此外，其中可能用到與空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在…… 上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述如圖所示之一個(些)元件或部件與另一個(些)元件或部件之間的關係。這些空間相對用語包含使用中或步驟中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
於此使用的用語「標稱(nominal)」是指在產品或製程的設計階段期間設定的組件或製程操作的特性或參數之期望值或目標值，以及高於及/或低於此期望值的數值的範圍。數值的範圍可能是來自於製造過程或公差(tolerance)的輕微變化。
於此使用的用語「大致上」是指給定量的數值以此數值的±5%變化。
於此使用的用語「約」是指基於與標的半導體裝置相關的特定技術節點(node)可以改變的給定量的數值。基於此特定技術節點，用語「約」可以指的是給定量的一數值，舉例來說，其在此數值的10~30%內變化(例如此數值的±10%、±20%或±30%)。
非揮發性記憶體是即使在沒有通電的情況下也可以保留資料的一種記憶體。多次可程式(Multiple-time programmable，MTP)記憶體是一種允許多次寫入操作的非揮發性記憶體。多次可程式記憶單元(cells)可以包含電晶體(transistors)、電容器(capacitors)、導電線和其他合適的結構。互補式金屬氧化物半導體(Complementary Metal- Oxide-Semiconductor，CMOS)裝置可用於形成多次可程式記憶單元。鰭式場效電晶體(Fin field-effect transistors，FinFET)和完全耗盡的(fully-depleted)平面絕緣體上覆矽(silicon-on-insulator，SOI)裝置也可用於形成多次可程式記憶單元。
漏電流和資料保持(data retention)是記憶單元結構的重要設計考量。一些多次可程式記憶體架構利用浮動閘極(floating gate)電晶體作為儲存空間元件。為了更好的資料保持、可靠度和待機漏電流，需要較低的閘極漏電流和次臨界(sub-threshold)漏電流。在互補式金屬氧化物半導體多次可程式裝置中，可以在閘極結構的側壁上形成間隔物。然而，流經這些間隔物的閘極漏電流可能會影響資料保持效能。此外，閘極結構之未被這些間隔物屏蔽的表面也可能導致整體閘極漏電流。
根據本發明實施例描述了改善多次可程式記憶裝置中的資料保持的方法。減少閘極電極邊緣電容(fringing capacitance)可以改善流經形成於閘極結構的側壁上的間隔物的閘極漏電流。在一些實施例中，多層間隔物結構可以減少間隔物介電常數並且進而降低閘極電極邊緣電容。多層間隔物結構還可以減少閘極重疊電容(overlap capacitance)，其產生更低的閘極漏電流。此外，多層間隔物結構還可以在進一步的處理(例如佈植(implantation)、蝕刻和其他製程)期間屏蔽閘極結構，使得閘極結構的頂表面大致上是平坦的。平坦的頂表面可以減少閘極漏電流並且防止裝置串音 (crosstalk)一其進而增強多次可程式記憶裝置中的資料保 持。
第1~6圖根據本發明實施例描述具有改善的資料保持效能的例示性多次可程式記憶裝置的製造過程。
第1圖是根據本發明實施例的例示性多次可程式記憶單元的剖面示意圖。可以使用互補式金屬氧化物半導體電晶體形成第1圖的多次可程式記憶單元100，且多次可程式記憶單元100包含基底110、源極和汲極區120S和120D、閘極介電質130、閘極140、間隔物結構(又稱為多間隔物結構)150和隔離結構160。間隔物結構150可以包含第一子間隔物152、第二子間隔物154、第三子間隔物156和第四子間隔物158。應注意的是，例示性多次可程式記憶單元100的組件是用於說明而未按照比例繪製。
基底110可以是p型基底，舉例來說，以例如硼(boron)的p型摻質摻雜的矽材料。在一些實施例中，基底110可以是n型基底，舉例來說，以例如磷(phosphorous)或砷(arsenic)的n型摻質摻雜的矽材料。在一些實施例中，基底110可以包含鍺(germanium)、金剛石(diamond)、化合物半導體、合金半導體、絕緣體上覆矽(silicon-on-insulator，SOI)結構、任何其他合適的材料及/或前述之組合。舉例來說，化合物半導體可以包含碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)，且合金半導體 可以包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP。基底110的厚度可以在約100微米(μm)至約3000微米的範圍。
可以在基底110中形成一對源極和汲極端子。為了便於描述，將這對源極和汲極端子中的第一個稱為源極區120S，並將這對源極和汲極端子中的第二個稱為汲極區120D。源極和汲極區120S和120D是可互換的且形成於基底110中。對基底110執行離子佈植製程以形成源極和汲極區120S和120D，並且可以使用任何合適的摻雜物質。舉例來說，在形成用於n型電晶體裝置的n型源極和汲極區的佈植製程期間可以使用n型摻雜前驅物，例如磷化氫(phosphine，PH3)及/或其他n型摻雜前驅物。源極和汲極區120S和120D可以是以磷摻雜的n型重摻雜矽層(Si：P)。在一些實施例中，源極和汲極區120S和120D可以是以砷摻雜的n型摻雜矽層。還可以包含用於形成n型摻雜矽層的其他類型的摻質。源極和汲極區120S和120D也可以是p型重摻雜矽層。舉例來說，源極和汲極區120S和120D可以被硼重摻雜。還可以包含用於形成p型摻雜矽層的其他類型的摻質，例如鎵(gallium)或銦(indiun)。
在基底110上以及在源極和汲極區120S和120D之間形成閘極介電質130。閘極介電質130的形成可以經由毯覆(blanket)沉積，然後進行圖案化和蝕刻製程。在一些實施例中，閘極介電質130可以是氧化矽(silicon oxide)層(例如二氧化矽(silicon dioxide))。在一些實施例中，閘極介電質130可以包含高介電常數(high-k)材料，例如氧化鉿(hafnium oxide)、氧化鑭(lanthanum oxide)、氧化鋁(aluminum oxide)、氧化鋯(zirconium oxide)、氮化矽(silicon nitride)或其他合適的高介電常數材料。在一些實施例中，高介電常數介電層的介電常數高於約3.9。閘極介電質130可以包含複數層膜層並且閘極介電質130的形成可以使用沉積製程，例如化學氣相沉積(chemical vapor deposition,CVD)，電漿增強化學氣相沉積(plasma-enhanced CVD,PECVD)，原子層沉積(atomic layer deposition,ALD)，物理氣相沉積(physical vapor deposition,PVD)、任何其他合適的製程及/或前述之組合。在一些實施例中，閘極介電質130的厚度介於約2奈米(nm)和約4奈米之間(例如介於2奈米和4奈米之間)。
用於形成閘極介電質130的例示性圖案化製程可以包含在毯覆沉積的閘極介電材料上方形成光阻(photoresist)層，以其上具有圖案的遮罩或光罩(reticle)露出光阻(resist)，執行曝光後烘烤(post-exposure bake)製程，以及使光阻顯影以形成遮罩層。在一些實施例中，遮罩層可以是硬遮罩，例如氮化矽層、任何其他合適的膜層及/或前述之組合。可以蝕刻未被遮罩層保護的閘極介電材料的表面區域，舉例來說，此蝕刻使用反應性離子蝕刻(reactive ion etching，RIE)製程、濕式蝕刻製程、任何其他合適的製程及/或前述之組合。在蝕刻製程之後，在基底110上形成閘極介電質130，隨後移除遮罩層。
閘極140形成於閘極介電質130上。在一些實施例中，閘極140的形成可以使用多晶矽(polysilicon)或非晶矽 (amorphous silicon)材料。在一些實施例中，閘極140可以是犧牲閘極結構，例如用於形成金屬閘極結構的鰭式場效電晶體取代閘極製程中的閘極結構。可以執行未繪示於圖中的取代閘極製程及相關的製造步驟。金屬閘極結構可以包含一(多)層阻障(barrier)層、閘極介電層、功函數(work function)層、填充金屬層及/或用於金屬閘極結構的其他合適材料。在一些實施例中，金屬閘極結構可以包含蓋(capping)層、蝕刻停止層及/或其他合適的材料。如第1圖所示，在例示性多次可程式裝置中，閘極140具有大致上平坦的頂表面，其中閘極140的中心處的高度與在閘極140的側壁處測量的閘極140的高度大致相同。舉例來說，閘極140具有在中心處測量的高度H1和在側壁處測量的高度H2，其中高度比H2/H1可以大於0.95。
多間隔物結構150形成於閘極140的側壁上並且也形成於源極和汲極區120S和120D上。多間隔物結構150包含相應的第一、第二、第三和第四子間隔物(sub-spacer)152、154、156和158。應注意的是，用語「子間隔物」係用於清楚的目的，且在此描述的每個子間隔物可以被認為是單個間隔物或者每個都被認為是多間隔物的一部分。多間隔物結構150提供不同方式減少閘極漏電流，進而改善多次可程式記憶裝置中的資料保持。用於閘極介電質的高介電常數材料和低介電常數(low k)介電側壁間隔物結構的組合可以抑制邊緣場(fringing fields)效應或使邊緣場效應降至最低。此外，側壁間隔物的低介電常數材料還可以減少多次可程式記憶單元 的臨界值電壓的劣化。
可以使用沉積和回蝕刻(etch-back)技術形成子間隔物。舉例來說，子間隔材料層的沉積可以使用沉積製程，舉例來說，例如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、任何其他合適的製程及/或前述之組合。在一些實施例中，子間隔物材料層的沉積可以是兩個以上的步驟，其中第一步驟將間隔物材料層沉積於例如側壁的垂直表面上，並且第二步驟將間隔物材料層沉積於水平表面上。在毯覆沉積製程之後，可以使用一或多個回蝕刻製程來移除毯覆子間隔物材料層的部分。剩餘的間隔物材料層在閘極140的側壁以及源極和汲極區120S和120D的頂表面上形成間隔物結構150的子間隔物。在一些實施例中，可以使用一或多個非等向性(anisotropic)蝕刻製程來形成子間隔物，使得蝕刻速度在垂直方向上比在水平方向上更快。水平方向可以沿著基底110的頂表面，且垂直方向可以垂直於基底110的頂表面。間隔物結構150的形成可以使用介電材料，例如氧化矽、氮氧化矽(silicon oxynitride)或氮化矽。在一些實施例中，第一介電材料可用於形成第一子間隔物152，並且具有比第一介電材料更高的介電常數的第二介電材料可用於形成第二子間隔物154。舉例來說，首先使用氧化矽形成第一子間隔物152，並且使用氮化矽形成第二子間隔物154。氧化矽的介電常數為3.9，且氮化矽具有較高的介電常數7.5。在一些實施例中，可以使用氧化矽形成第三子間隔物156。在一些實施例中，可以使用氮化矽形成第四子間隔物158。
可以在基底110中和在多次可程式記憶裝置之間形成隔離結構160以避免串音。舉例來說，在基底110中形成隔離結構160，且隔離結構160可以由介電材料形成，舉例來說，例如氧化矽、旋塗玻璃(spin-on-glass)、氮化矽、氮氧化矽、氟矽玻璃(fluorine-doped silicate glass，FSG)、低介電常數介電材料、任何其他合適的絕緣材料及/或前述之組合。在一些實施例中，隔離結構160可以是藉由在基底110中蝕刻出溝槽形成的淺溝槽隔離(shallow trench isolation，STI)結構。可以用絕緣材料填充溝槽，然後進行化學機械研磨(chemical-mechanical polishing，CMP)和回蝕刻製程。用於隔離結構160的其他製造技術是可能的。隔離結構160可以包含多層結構，舉例來說，例如具有一或多個襯(liner)層的結構。隔離結構160的形成也可以藉由沉積增強的間隙填充層，以最小化或消除間隙填充材料中的空隙(voids)和接縫(seams)。
多次可程式記憶裝置中的閘極漏電流通常發生在三個區域中。第一，閘極的頂表面容易受到閘極和鄰近裝置之間的串音影響，特別是如果閘極的頂表面不平且從間隔物之間突出。未被鄰近的間隔結構屏蔽的閘極部分可能無法與其他裝置充分電性隔離，並且多次可程式記憶裝置容易與鄰近的裝置產生串音。第二，可能經由閘極電極邊緣電容產生閘極漏電流，閘極電極邊緣電容是形成於閘極的側壁和相應的鄰近的源極或汲極區之間的電容。閘極電極邊緣電容可表示為：
Figure 107141864-A0305-02-0015-1
 其中C gf 是閘極電極邊緣電容；k 1 是側壁間隔物結構的介電常數；β是為數值模擬(numerical simulation)添加的形狀因子；W是互補式金屬氧化物半導體電晶體(未繪示於第1圖)的通道寬度；T ox 是閘極介電質的物理厚度；以及T g 是閘極電極的物理厚度。第三，可能經由重疊電容或閘極介電質邊緣電容產生閘極漏電流，此閘極介電質邊緣電容是閘極與源極和汲極區其中一個之間形成的電容。閘極介電質邊緣電容使用間隔物結構和閘極介電質的部分作為電容器介電質。舉例來說，可以由第一電容器和第二電容器形成閘極介電質邊緣電容，第一電容器使用部分閘極介電質作為它的電容器介電質，且第二電容器使用部分間隔物結構作為它的電容器介電質。將第一電容器和第二電容器串聯。因此，閘極介電質邊緣電容可表示為：
Figure 107141864-A0305-02-0015-2
 其中C of 是閘極電極邊緣電容；k 1 是側壁間隔物結構的介電常數；k ox 是閘極介電質的介電常數；γ是為數值模擬添加的形狀因子；以及W是互補式金屬氧化物半導體電晶體(未繪示於第1圖)的通道寬度。基於上述方程式，在一些實施例中，可以藉由減少側壁間隔物結構的介電常數k 1 來減少閘極電極邊緣電容和閘極介電質邊緣電容。
在形成各種子間隔物之後，閘極140具有大致上平坦的頂表面。在一些實施例中，在閘極140中心處測量的高度與在閘極140側壁處測量的高度大致上相同。在閘極結構不 從鄰近的子間隔物結構突出的情況下，可以減少閘極140和鄰近裝置之間的串音和閘極漏電流。因此，改善資料保持效能。
在一些實施例中，藉由使用第三子間隔物156，可以減少間隔物結構的總介電常數。可以使用介電常數小於氮化矽的材料形成第三子間隔物156，以在不改變多次可程式記憶裝置中的間隔物結構的整體尺寸的情況下降低總介電常數。舉例來說，第三子間隔物156的形成可以使用以氧為主的(oxygen-based)材料，例如氧化矽或二氧化矽(SiO2)。在一些實施例中，氧化矽層的沉積可以使用四乙氧基矽烷(tetraethyl orthosilicate，TEOS)作為前驅物材料。以氧為主的材料之介電常數可以約等於3.9。因為閘極電極邊緣電容與間隔物結構的總介電常數成正比，所以降低介電常數可以減少閘極電極邊緣電容，進而提高資料保持效能。在一些實施例中，第四子間隔物158的側壁可以具有不同形狀以適應裝置設計需求。舉例來說，如第1圖所示，可以藉由在垂直方向上具有較大的蝕刻速率的蝕刻製程達到第四子間隔物158之大致上平坦的頂表面和大致上垂直的側壁表面。在一些實施例中，可以藉由包含非等向性和等向性(isotropic)兩者的蝕刻製程的一或多個蝕刻製程達到第四子間隔物158的平滑彎曲頂表面。以下參照第6圖描述具有平滑彎曲頂表面的第四子間隔物的範例。
第2~6圖根據本發明實施例繪示具有多間隔物結構的部分製造的例示性多次可程式記憶裝置200的製造過程。 實施多間隔物結構提供減少的間隔物介電常數，進而降低閘極電極和閘極介電質邊緣電容。多層間隔物結構也在進一步的處理(例如佈植、蝕刻和其他製程)期間屏蔽閘極結構，使得閘極結構的頂表面大致上平坦。閘極結構的平坦頂表面可以減少閘極漏電流並且防止裝置串音，進而增強多次可程式記憶裝置中的資料保持。在一些實施例中，也可以使用第2~6圖中描述的製造過程來製造前述在第1圖中的多次可程式記憶裝置100。
第2圖是根據本發明實施例之在半導體層中形成源極和汲極區以及閘極結構之後的部分製造的多次可程式記憶裝置200的剖面示意圖。第2圖中的部分製造的多次可程式記憶裝置200包含基底210、源極和汲極區220S和220D、閘極介電質230、閘極240和隔離結構260。
基底210可以類似於前述在第1圖中的基底110。舉例來說，基底210可以是p型基底或n型基底。在一些實施例中，基底210可以包含其他合適的材料或結構。基底210可以被製備成用於p型裝置或n型裝置。
源極和汲極區220S和220D可以類似於前述在第1圖中的源極和汲極區120S和120D。在一些實施例中，源極和汲極區220S和220D可以是n型摻雜矽層或p型摻雜矽層。
閘極介電質230可以類似於前述在第1圖中的閘極介電質130。在基底210上以及在源極和汲極區220S和220D之間形成閘極介電質230。閘極介電質230的形成可以經由毯覆沉積，然後進行圖案化和蝕刻製程。在一些實施例中，閘極 介電質230可以是高介電常數材料，例如氧化鉿、氧化鑭、氧化鋁、氧化鋯、氮化矽或其他合適的高介電常數材料。在一些實施例中，閘極介電質230的沉積使用沉積製程，例如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、任何其他合適的製程及/或前述之組合。
閘極240可以類似於前述在第1圖中的閘極140。閘極240形成於閘極介電質230上。在一些實施例中，可以使用多晶矽或非晶矽材料形成閘極240。在一些實施例中，閘極240可以是用於形成金屬閘極結構的犧牲閘極結構。金屬閘極結構可以包含蓋層、蝕刻停止層及/或其他合適的材料。如第2圖所示，在隨後的處理步驟之前，閘極240具有大致上平坦的頂表面，在閘極240中心處的高度與在閘極240側壁處量測的高度大致上相同。舉例來說，閘極240具有在中心處測量的高度H3以及在側壁處測量的高度H4，並且高度比H4/H3大於0.95且小於或等於1。在前述的比值中，較大的高度比H4/H3提供更平坦的閘極頂表面，進而提供減少的閘極和鄰近裝置之間的串音。
第3圖是根據本發明實施例之在閘極的側壁上以及在源極和汲極區的頂表面上形成第一子間隔層之後的部分製造的多次可程式記憶裝置200的剖面示意圖。第3圖的部分製造的多次可程式記憶裝置200包含基底210、源極和汲極區220S和220D、閘極介電質230、閘極240、第一子間隔層352*和隔離結構260。僅用於解釋的目的，如果間隔物組件是在圖案化/蝕刻製程之前沉積的一層材料，則將間隔物組件的數字 標號增加星號。舉例來說，第一子間隔層352*表示在隨後的圖案化/蝕刻製程之前沉積的一層材料，並且第一子間隔物352表示在圖案化和蝕刻第一子間隔層352*之後形成的間隔物。在一些實施例中，即使部件經歷了一些圖案化及/或蝕刻步驟，為了簡化和說明的目的，將部件的數字標號增加星號。
第一子間隔層352*是形成於閘極240的側壁和頂表面上並且也形成於源極和汲極區220S和220D的頂表面上的間隔層。使用毯覆沉積技術形成第一子間隔層352*。舉例來說，在基底上方毯覆沉積間隔物材料，包含閘極240、源極和汲極區220S和220D以及其他露出的結構。在一些實施例中，第一子間隔層352*是以氧為主的層，其可以由例如氧化矽或二氧化矽(SiO2)形成。在一些實施例中，氧化矽層的沉積可以使用四乙氧基矽烷(TEOS)作為前驅物。在一些實施例中，第一子間隔層352*的沉積可以使用沉積製程，舉例來說，例如熱氧化物(thermal oxide)沉積、濕式化學氧化物(wet chemical oxide)沉積、化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、任何其他合適的製程及/或前述之組合。第一子間隔層352*可以是順形(conformal)膜，並且具有30埃(Å)至約80埃的範圍(例如30埃至80埃)的厚度T1。在一些實施例中，第一子間隔層352*的厚度T1為約40埃。較大的厚度T1減少閘極介電質邊緣電容，進而提供減少的閘極和鄰近裝置之間的串音。然而，較大的薄膜厚度也佔據較有價值的裝置空間。
第4圖是根據本發明實施例之在第一子間隔層上形成第二子間隔層之後的部分製造的多次可程式記憶裝置200的剖面示意圖。第4圖中的部分製造的多次可程式記憶裝置200包含基底210、源極和汲極區220S和220D、閘極介電質230、閘極240、第一子間隔層352*、第二子間隔物454和隔離結構260。
第二子間隔物454是形成於第一子間隔層352*上的間隔層，包含第一子間隔層352*的側壁部分。使用沉積和回蝕刻技術形成第二子間隔物454。舉例來說，第二間隔物材料毯覆沉積於基底上，包含第一子間隔層352*的露出表面和任何其他結構。在一些實施例中，使用氮化矽形成第二子間隔物454。在一些實施例中，用於形成第二子間隔物454的第二子間隔層的沉積可以使用沉積製程，舉例來說，例如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、任何其他合適的製程及/或前述之組合。在毯覆沉積製程之後，使用非等向性回蝕刻製程來移除第二子間隔物材料的水平部分，以露出形成於閘極240的頂表面上的第一子間隔層352*的部分以及形成於源極和汲極區220S和220D上的部分。剩餘的第二子間隔層在第一子間隔層352*的側壁上形成第二子間隔物454。在一些實施例中，非等向性回蝕刻製程可以是使用以氯及/或氟為主(chlorine-and/or fluorine-based)的化學物質的乾式蝕刻製程。第二子間隔物454可以是順形膜，並且具有50埃至約120埃的範圍(例如50埃至120埃)的厚度T2。在一些實施例中，第二子間隔物454的厚度T2為約85 埃。類似於厚度T1，較大的厚度T2減少閘極介電質邊緣電容，進而提供減少的閘極和鄰近裝置之間的串音。然而，較大的薄膜厚度也佔據較有價值的裝置空間。因為第二子間隔物454的高度H5與閘極240的高度H3之間的比值(H5/H3)可以大於0.92，閘極240的頂表面可以與第二子間隔物454的頂表面共平面(coplanar)。在前述範圍內的較大的高度比H5/H3可以減少閘極電極邊緣電容，進而提供減少的閘極和鄰近裝置之間的串音。在一些實施例中，厚度T2和T1之間的比值可以大於0.6並且小於或等於4。在一些實施例中，可以將厚度T2沉積至足夠的厚度，以在第一子間隔層352*的側壁上提供均勻且順形的覆蓋。
第5圖是根據本發明實施例之在第一子間隔物和第二子間隔物上形成第三子間隔層之後的部分製造的多次可程式記憶裝置200的剖面示意圖。在第5圖的部分製造的多次可程式記憶裝置200包含基底210、源極和汲極區220S和220D、閘極介電質230、閘極240、第一子間隔層352*、第二子間隔物454、第三子間隔層556*和隔離結構260。
第三子間隔層556*是形成於前述第4圖中的結構的露出表面上的間隔層。舉例來說，第三子間隔層556*可以形成於第一子間隔層352*的水平表面上，其位於源極和汲極區220S和220D之上並且也位於閘極240上方。第三子間隔層556*也可以形成於第二子間隔物454的露出的側壁和頂表面上。在一些實施例中，第三子間隔層556*的形成可以使用毯覆沉積技術，其類似於用於形成第一子間隔層352*的技術。 舉例來說，可以在露出的第一子間隔層352*和第二子間隔物454以及其他露出結構上毯覆沉積第三子間隔層352*。在一些實施例中，第一和第三子間隔層352*和556*各自的沉積技術可以是不同的。在一些實施例中，沉積技術可以是相同的。在一些實施例中，第三子間隔層556*是以氧為主的層，其可以由例如氧化矽或二氧化矽(SiO2)形成。在一些實施例中，可以使用四乙氧基矽烷(TEOS)沉積氧化矽層。在一些實施例中，第三子間隔物材料的沉積可以使用沉積製程，舉例來說，例如熱氧化物沉積、濕式化學氧化物沉積、化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、任何其他合適的製程及/或前述之組合。第三子間隔層556*可以是順形膜，並且具有50埃至約120埃的範圍(例如50埃至120埃)的厚度T3。在一些實施例中，第三子間隔層556*的厚度為約80埃。在源極和汲極區220S和220D上形成的第一子間隔層352*和第三子間隔層556*的總厚度T4可以等於第三子間隔層556*的厚度T3和第一子間隔層352*的厚度T1的總和。在一些實施例中，厚度T4可以在80埃至約200埃的範圍(例如80埃至200埃)。在一些實施例中，第三子間隔物556的厚度T3可以大於或等於第一子間隔物352的厚度T1。類似於厚度T1，較大的厚度T3和T4減少閘極介電質邊緣電容，進而減少閘極和鄰近裝置之間的串音。然而，較大的膜厚也佔據較有價值的裝置空間。在一些實施例中，厚度T3和T2的之間的比值可以大於0.4並且小於或等於2.4。在一些實施例中，第三子間隔層556*的厚度T3可以沉積至足夠的厚度，以提供先 前沉積的子間隔層的露出的水平和垂直表面的均勻和順形覆蓋。
第6圖是根據本發明實施例之在第三子間隔物556的側壁和水平表面上形成第四子間隔層之後的部分製造的多次可程式記憶裝置200的剖面示意圖。第6圖中的部分製造的多次可程式記憶裝置200包含基底210、源極和汲極區220S和220D、閘極介電質230、閘極240、第一子間隔物352、第二子間隔物454、第三子間隔物556、第四子間隔物658和隔離結構260。
第四子間隔物658是形成於第三子間隔物556上的間隔層，包含第三子間隔物556的側壁和水平部分。類似於第二子間隔物454，第四子間隔物658的形成使用沉積和回蝕刻技術。舉例來說，為了形成第四子間隔物658，在基底上方毯覆沉積第四子間隔層，至少包含第三子間隔物556、閘極240、源極和汲極區220S和220D以及其他露出結構。在一些實施例中，使用氮化矽形成第四子間隔物658。在一些實施例中，間隔物材料的沉積可以使用沉積製程，舉例來說，例如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、任何其他合適的製程及/或前述之組合。在毯覆沉積製程之後，使用非等向性回蝕刻製程移除第四子間隔層的水平部分，並且在第三子間隔層556*的側壁和水平部分上形成第四子間隔物658。在第四子間隔層的非等向性回蝕刻製程期間，第一子間隔層352*和第二子間隔層454被第三子間隔層556*覆蓋並且免於受到蝕刻製程的影響。因此，沉積的第一 子間隔層352*和第二子間隔物454的厚度或高度不受到第四子間隔層的非等向性蝕刻製程的影響。在一些實施例中，第四子間隔物658的厚度T5在約240埃至約350埃的範圍(例如240埃至350埃)。在一些實施例中，第四子間隔物658的厚度T5為約300埃。在一些實施例中，在形成第四子間隔物658之後，可以使用合適的蝕刻製程移除相應的第一和第三子間隔層352*和556*的部分，以露出下方的源極和汲極區220S和220D的部分。在一些實施例中，可以使用一或多個蝕刻製程來形成第四子間隔物658。一或多個蝕刻製程可以包含非等向性和等向性蝕刻製程兩者。取決於蝕刻製程所選擇的蝕刻參數，可以基於裝置需求調整第四子間隔物658的側壁和頂表面輪廓。舉例來說，第四子間隔物658可以具有大致上水平的頂表面和大致上垂直的側壁表面，類似於如第1圖所示的第四子間隔物158的對應表面。在一些實施例中，第四子間隔物658可以具有大致上均勻的曲面(例如在表面上的每個點具有相似的曲率(degree of curvature))。
在形成第四子間隔物658之後，使用回蝕刻製程分別移除第一和第三子間隔層352*和556*的部分。在一些實施例中，取決於被蝕刻的材料，回蝕刻製程可以是使用以氯及/或氟為主的化學物質的非等向性蝕刻製程。持續進行回蝕刻製程直到露出閘極240的頂表面。在一些實施例中，回蝕刻製程露出源極和汲極區220S和220D的一部分。如第6圖所示，剩餘的第一和第三子間隔層分別形成第一和第三子間隔物352和556。
可以根據不同的裝置設計需求或考量來改變子間隔物的厚度。在一些實施例中，第四子間隔物658對第二子間隔物454的厚度比(即T5/T2)可以在3至8的範圍。在一些實施例中，第二子間隔物454和第四子間隔物658的總厚度(即T2+T5)除以第一子間隔物352和第三子間隔物556的總厚度(即T1+T3)可以在2至12的範圍。在一些實施例中，閘極240左側的子間隔物的總厚度和閘極240右側的子間隔物的總厚度可以不同或相同。在一些實施例中，閘極240左側的子間隔物的總厚度可以是閘極240右側的子間隔物的總厚度的5~10%。在一些實施例中，在閘極240的一側上的子間隔物的部分的厚度可以與形成於閘極240的另一側上的對應子間隔物的部分的厚度不同。舉例來說，一或多個子間隔物可以在閘極240的左側和右側具有不同的厚度。第6圖繪示在閘極240的每一側上形成的四層子間隔物。在一些實施例中，如果需要，可以形成更多子間隔物。舉例來說，可以形成超過兩個氮化矽子間隔物及/或超過兩個氧化矽子間隔物。
參照第6圖，多間隔物結構650包含相應的第一、第二、第三和第四子間隔物352、454、556和658。應注意的是，用語「子間隔物」係用於清楚的目的，且在此描述的每個子間隔物可以被認為是單個間隔物或者每個都被認為是多間隔物的一部分。多間隔物結構650提供不同方法來減少閘極漏電流，進而改善多次可程式記憶裝置中的資料保持。用於閘極介電質的高介電常數材料和低介電常數介電質側壁間隔物結構的結合可以抑制邊緣場效應或使邊緣場效應降至最 低。此外，側壁間隔物的低介電常數材料還可以減少多次可程式記憶單元的臨界值電壓的劣化。
如第6圖所示，在處理各種間隔物材料和其他製程之後，閘極240具有大致上平坦的頂表面。在一些實施例中，在相應的第二、第三和第四子間隔物454、556和658的後續處理期間，閘極240的頂表面至少受到第一子間隔層352*的保護。舉例來說，在毯覆沉積第一子間隔層352*之後，保護閘極240的頂表面免於受到後續處理步驟的影響，例如電漿製程、濕式化學製程、乾式蝕刻製程、離子佈植製程等。因此，在各種製程之後，閘極240的高度和剖面輪廓保持大致上相同，並且閘極240的頂部可以被屏蔽而不會從間隔物結構突出。閘極240具有大致上平坦的頂表面，在中心處的高度與在側壁處測量的高度大致上相同。舉例來說，閘極240具有在中心處測量的高度H3和在側壁處測量的高度H4，並且高度比H4/H3大於0.95且小於或等於1。此外，在第四間隔物658的沉積和蝕刻期間，第二間隔物454被第三間隔物材料保護。因此，在形成第四間隔物658之後，第二間隔物454的高度和剖面輪廓保持大致上相同。在閘極240不從間隔物結構突出的情況下，減少閘極240與鄰近裝置之間的串音並且減少閘極漏電流。因此，改善資料保持效能。
在一些實施例中，藉由使用第三子間隔物556，可以減少間隔物結構的總介電常數。舉例來說，第1圖繪示的結構使用氮化矽作為第一子間隔物152上的間隔物材料。如上所述，氮化矽的介電常數為7.5。可以使用介電常數小於氮化 矽的材料形成第三子間隔物556，以在不改變多次可程式記憶裝置中的間隔物結構的整體尺寸的情況下降低總介電常數。舉例來說，第三子間隔物556的形成可以使用以氧為主的材料，例如氧化矽或二氧化矽(SiO2)。在一些實施例中，氧化矽層的沉積可以使用四乙氧基矽烷(TEOS)作為前驅物材料。以氧為主的材料可以具有約等於3.9的介電常數。因為閘極電極邊緣電容與間隔物結構的總介電常數成正比，所以降低介電常數可以減少閘極電極邊緣電容，進而提高資料保持效能。
此外，除了在第二子間隔物454的垂直側壁上形成第三子間隔物556之外，第三子間隔物556也形成於第一子間隔物352的水平表面上。因此，在閘極240與源極和汲極區220S和220D中的一或兩個之間形成具有較低介電常數的第三子間隔物556。如上所述，可以經由閘極介電質邊緣電容產生閘極漏電流，閘極介電質邊緣電容是與間隔物介電常數有關的電容，並且形成於閘極140與源極和汲極區120S和120D之間。藉由結合具有較低介電常數的第三子間隔物556，可以減少閘極介電質邊緣電容。因此，也可以減少閘極結構與源極和汲極區之間的閘極漏電流，進而提供改善的資料保持效能。
第7圖是根據本發明實施例之用於形成具有多間隔物結構的多次可程式記憶裝置的範例方法700的流程圖。可以執行方法700中的其他步驟，並且可以採用不同的順序及/或改變執行方法700的步驟。
在步驟702，根據本發明實施例，在半導體基底中形成源極和汲極區以及閘極結構。半導體基底可以是p型基底或n型基底。在一些實施例中，半導體基底可以包含其他合適的材料或結構。在一些實施例中，源極和汲極區可以是n型摻雜矽層或p型摻雜矽層。
在半導體基底上以及在源極和汲極區之間形成閘極介電質。閘極介電質的形成可以藉由毯覆沉積，然後進行圖案化和蝕刻製程。在一些實施例中，閘極介電質可以是高介電常數材料。在閘極介電質上形成閘極。在一些實施例中，可以使用多晶矽或非晶矽材料形成閘極。在一些實施例中，閘極可以是用於形成金屬閘極結構的犧牲閘極結構。閘極具有大致上平坦的頂表面，在閘極中心處的高度與在側壁處測量的高度大致上相同。分別在側壁和中心處測量的高度之間的高度比大於0.95且小於或等於1。半導體基底、源極和汲極區、閘極介電質和閘極的範例可以是基底210、源極和汲極區220S和220D、閘極介電質230和閘極240，分別如上所述參照第2圖。
在步驟704，根據本發明實施例，第一子間隔層毯覆沉積於閘極結構的露出表面上並且也沉積於源極和汲極區上。第一子間隔層形成於閘極側壁和頂表面上。第一子間隔層也沉積於源極和汲極區的頂表面上。使用合適的沉積技術形成第一子間隔層。在一些實施例中，第一子間隔層可以是使用四乙氧基矽烷(TEOS)作為前驅物形成的以氧為主的膜層。在一些實施例中，可以使用氧化矽或二氧化矽 (SiO2)形成第一子間隔層。第一子間隔層可以是順形膜，其厚度在30埃至約50埃的範圍(例如30埃至50埃)。在一些實施例中，第一子間隔層的厚度為約40埃。第一子間隔層的範例可以是如上所述參照第3圖的第一子間隔層352*。
在步驟706，根據本發明實施例，在第一子間隔層的側壁上形成第二子間隔物。第二子間隔物形成於第一子間隔層上，包含第一子間隔層的側壁部分。在一些實施例中，使用氮化矽形成第二子間隔物。第二子間隔物可以是順形膜，其厚度在70埃至約100埃的範圍(例如70埃至100埃)。在一些實施例中，第二子間隔物的厚度為約85埃。因為閘極的中心高度與第二子間隔物的高度之間的比值大於0.92且小於或等於1，閘極的頂表面可以與第二子間隔物的頂表面共平面。第二子間隔物的範例可以如上所述參照第4圖的第二子間隔物454。
在步驟708，在第一子間隔層和第二子間隔物上沉積第三子間隔層。在一些實施例中，第三子間隔層是以氧為主的材料，其可以由例如氧化矽或二氧化矽(SiO2)形成。在一些實施例中，可以使用四乙氧基矽烷(TEOS)沉積氧化矽層。第三子間隔層可以形成厚度在65埃至約95埃的範圍(例如65埃至95埃)的順形膜。在一些實施例中，第三子間隔層的厚度為約85埃。在源極和汲極區上形成的第一子間隔層和第三子間隔層的總厚度可以在95埃至約145埃的範圍(例如95埃至145埃)。第三子間隔層的範例是如上所述參照第5圖的第三子間隔層556*。
在步驟710，在第三子間隔層上形成第四子間隔物。第四子間隔物形成於第三子間隔層上，包含第三子間隔層的側壁和水平部分。在一些實施例中，使用氮化矽形成第四子間隔物。在一些實施例中，第四子間隔物的厚度在約240埃至約360埃的範圍(例如240埃至360埃)。在一些實施例中，第四子間隔物的厚度為約300埃。第四子間隔物的範例是如上所述參照第6圖的第四子間隔物658。
在步驟712，蝕刻第一和第三子間隔層以露出閘極結構的頂表面，並且分別形成第一和第三子間隔物。舉例來說，可以使用合適的回蝕刻製程來移除第一和第三子間隔層的部分。在一些實施例中，回蝕刻製程可以包含非等向性蝕刻製程。持續進行回蝕刻製程直到露出閘極240的頂表面。在一些實施例中，回蝕刻製程可以露出源極和汲極區的部分。第四子間隔物的厚度足以覆蓋第一和第三子間隔物的水平部分(例如完全覆蓋第三子間隔層的水平部分)。第一和第三子間隔物的範例是如第6圖所示之第一和第三子間隔物352和556。
根據本發明實施例描述改善多次可程式記憶裝置中的資料保留的方法。減少閘極電極邊緣電容可以減少流經間隔物的閘極漏電流。實施多層間隔物結構提供減少的間隔物介電常數，進而降低閘極電極邊緣電容。多層間隔物結構還減少閘極重疊電容或閘極介電質電容，其產生較低的閘極漏電流。多層間隔物還在進一步的處理(例如佈植、蝕刻和其他製程)期間屏蔽閘極結構，使得閘極結構的頂表面大致 上是平坦的。平坦的頂表面而不是突出的頂表面減少閘極漏電流並且防止裝置串音，進而增強多次可程式記憶裝置中的資料保持。
在一些實施例中，記憶裝置包含基底以及在基底中形成的源極和汲極區。此記憶裝置也包含在基底上以及在源極和汲極區之間形成的閘極介電質。此記憶裝置也包含在閘極介電質上形成的閘極結構，並且閘極結構具有平坦的頂表面。此記憶裝置更包含多間隔物結構，其包含第一、第二和第三間隔物。第一間隔物形成於閘極結構的側壁和源極和汲極區之一的頂表面上。第二間隔物形成於第一間隔物的側壁上且第二間隔物的介電常數大於第一間隔物的介電常數。第三間隔物形成於第二間隔物的側壁與第一間隔物的水平表面上。在一些實施例中，閘極結構具有在閘極結構的側壁處量測的第一高度和在閘極結構的中心處量測的第二高度，其中第二高度對第一高度的比值大於0.95且小於或等於1。在一些實施例中，第一間隔物包含氧化矽。在一些實施例中，第二間隔物包含氮化矽。在一些實施例中，第一間隔物和第三間隔物的總厚度介於95埃和145埃之間。在一些實施例中，閘極結構具有在閘極結構的中心處量測的第一高度且第二間隔物具有第二高度，且其中第二高度對第一高度的比值大於0.92且小於或等於1。在一些實施例中，第三間隔物包含氧化矽。在一些實施例中，第三間隔物的介電常數小於第二間隔物的介電常數。在一些實施例中，多間隔物結構更包含第四間隔物形成於第三間隔物上，且其中第四間隔物的介電常數 大於第三間隔物的介電常數。在一些實施例中，第四間隔物包含氮化矽。
在一些實施例中，多次可程式記憶裝置包含基底和形成於基底中的源極區。源極區包含頂表面。此多次可程式記憶裝置也包含形成於基底上的閘極介電質。此多次可程式記憶裝置包含形成於閘極介電質上的閘極結構，其中閘極結構包含側壁。此多次可程式記憶裝置也包含第一、第二、第三和第四間隔物。在閘極結構的側壁和源極區的頂表面上形成第一間隔物。在第一間隔物的側壁上形成第二間隔物。在第一間隔物上形成第三間隔物且第三間隔物與第二間隔物接觸。在第三間隔物上形成第四間隔物。在一些實施例中，第二間隔物對第一間隔物的厚度比值介於0.6和4之間。在一些實施例中，第三間隔物對第二間隔物的厚度比值介於0.4和2.4之間。在一些實施例中，第三間隔物包含氧化矽。在一些實施例中，第四間隔物包含氮化矽。
在一些實施例中，記憶裝置的製造方法包含提供基底以及形成在基底中的源極和汲極區。此方法也包含在基底上形成閘極介電質以及在閘極介電質上形成閘極結構。此閘極結構包含側壁。此方法更包含沉積第一子間隔層以及在第一子間隔層上形成第二子間隔物。沉積第三子間隔層。此方法也包含在第三子間隔層上形成第四子間隔物。此方法更包含蝕刻第三子間隔層，以形成在第一子間隔層和第二子間隔物上的第三子間隔物。蝕刻第一子間隔層，以形成在閘極結構的側壁上和在源極和汲極區上的第一子間隔物。在一些 實施例中，第一子間隔層的沉積包含使用四乙氧基矽烷(TEOS)作為前驅物來沉積氧化矽層。在一些實施例中，第二子間隔物的形成包含在第一子間隔物的側壁上沉積氮化矽材料。在一些實施例中，第三子間隔物的沉積包含使用四乙氧基矽烷(TEOS)作為前驅物來沉積氧化矽層。在一些實施例中，第四子間隔物的形成包含沉積和蝕刻氮化矽材料。
應理解的是，以本揭露的實施方式解釋申請專利範圍，而不是以本揭露的摘要。揭露部分的摘要可以闡述一或多個但不是所有考慮到的例示性實施例，因此並非用於限制附加的申請專利範圍。
以上概述數個實施例之部件，使得在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的面向。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。
200‧‧‧多次可程式記憶裝置
210‧‧‧基底
220S‧‧‧源極區
220D‧‧‧汲極區
230‧‧‧閘極介電質
240‧‧‧閘極
260‧‧‧隔離結構
352‧‧‧第一子間隔物
454‧‧‧第二子間隔物
556‧‧‧第三子間隔物
650‧‧‧多間隔物結構
658‧‧‧第四子間隔物
H3、H4、H5‧‧‧高度
T1、T2、T3、T4、T5‧‧‧厚度

Claims (15)

  1. 一種記憶裝置，包括：一基底；源極和汲極區，形成於該基底中；一閘極介電質，形成於該基底上，且位於上述源極和汲極區之間；一閘極結構，形成於該閘極介電質上，其中該閘極結構具有一大致上平坦的頂表面；以及一多間隔物結構，包括：一第一間隔物，形成於該閘極結構的一側壁和上述源極和汲極區之一的一頂表面上；一第二間隔物，形成於該第一間隔物的一側壁上，其中該第二間隔物的介電常數大於該第一間隔物的介電常數；以及一第三間隔物，形成於該第二間隔物的一側壁和該第一間隔物的一水平表面上，且該第三間隔物的底表面接觸該第一間隔物的頂表面。
  2. 如申請專利範圍第1項所述之記憶裝置，其中該閘極結構具有在該閘極結構的該側壁處量測的一第一高度和在該閘極結構的一中心處量測的一第二高度，其中該第一高度對該第二高度的比值大於0.95且小於或等於1。
  3. 如申請專利範圍第1或2項所述之記憶裝置，其中該第一間隔物包括氧化矽。
  4. 如申請專利範圍第1或2項所述之記憶裝置，其中該第二間 隔物包括氮化矽。
  5. 如申請專利範圍第1或2項所述之記憶裝置，其中該第一間隔物和該第三間隔物的總厚度介於95埃和145埃之間。
  6. 如申請專利範圍第1項所述之記憶裝置，其中該閘極結構具有在該閘極結構的一中心處量測的一第一高度且該第二間隔物具有一第二高度，且其中該第二高度對該第一高度的比值大於0.92且小於或等於1。
  7. 如申請專利範圍第1或2項所述之記憶裝置，其中該第三間隔物包括氧化矽。
  8. 如申請專利範圍第1或2項所述之記憶裝置，其中該第三間隔物的介電常數小於該第二間隔物的介電常數。
  9. 如申請專利範圍第1或2項所述之記憶裝置，其中該多間隔物結構更包括一第四間隔物，形成於該第三間隔物上，且其中該第四間隔物的介電常數大於該第三間隔物的介電常數。
  10. 一種多次可程式(Multiple-time programmable,MTP)記憶裝置，包括：一基底；一源極區，形成於該基底中，其中該源極區包括一頂表面；一閘極介電質，形成於該基底上；一閘極結構，形成於該閘極介電質上，其中該閘極結構包括一側壁；一第一間隔物，形成於該閘極結構的該側壁和該源極區的 該頂表面上；一第二間隔物，形成於該第一間隔物的一側壁上；一第三間隔物，形成於該第一間隔物上且與該第二間隔物接觸；以及一第四間隔物，形成於該第三間隔物上。
  11. 如申請專利範圍第10項所述之多次可程式記憶裝置，其中該第二間隔物對該第一間隔物的厚度比值介於0.6和4之間。
  12. 如申請專利範圍第10或11項所述之多次可程式記憶裝置，其中該第三間隔物對該第二間隔物的厚度比值介於0.4和2.4之間。
  13. 一種記憶裝置的製造方法，包括：提供一基底，其中該基底包括在該基底中的源極和汲極區；在該基底上形成一閘極介電質；在該閘極介電質上形成一閘極結構，其中該閘極結構包括一側壁；沉積一第一子間隔層；在該第一子間隔層上形成一第二子間隔物；沉積一第三子間隔層；在該第三子間隔層上形成一第四子間隔物；蝕刻該第三子間隔層，以形成在該第一子間隔層和該第二子間隔物上的一第三子間隔物；以及蝕刻該第一子間隔層，以形成在該閘極結構的該側壁上和 在上述源極和汲極區上的一第一子間隔物。
  14. 如申請專利範圍第13項所述之記憶裝置的製造方法，其中該第一子間隔層或該第三子間隔層的沉積包括使用四乙氧基矽烷(tetraethyl orthosilicate，TEOS)作為前驅物來沉積氧化矽層。
  15. 如申請專利範圍第13或14項所述之記憶裝置的製造方法，其中該第二子間隔物的形成包括在該第一子間隔物的一側壁上沉積氮化矽材料，且該第四子間隔物的形成包括沉積和蝕刻氮化矽材料。
TW107141864A 2017-11-30 2018-11-23 記憶裝置、多次可程式記憶裝置及記憶裝置的製造方法 TWI691090B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592904P 2017-11-30 2017-11-30
US62/592,904 2017-11-30
US16/035,251 US11653498B2 (en) 2017-11-30 2018-07-13 Memory device with improved data retention
US16/035,251 2018-07-13

Publications (2)

Publication Number Publication Date
TW201926725A TW201926725A (zh) 2019-07-01
TWI691090B true TWI691090B (zh) 2020-04-11

Family

ID=66634562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141864A TWI691090B (zh) 2017-11-30 2018-11-23 記憶裝置、多次可程式記憶裝置及記憶裝置的製造方法

Country Status (5)

Country Link
US (2) US11653498B2 (zh)
KR (1) KR102332872B1 (zh)
CN (2) CN116801629A (zh)
DE (1) DE102018118640A1 (zh)
TW (1) TWI691090B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685085B (zh) * 2019-02-26 2020-02-11 華邦電子股份有限公司 記憶元件及其製造方法
CN110504163B (zh) * 2019-08-13 2021-10-15 上海华力集成电路制造有限公司 侧墙结构的制造方法、侧墙结构及半导体器件
CN110797342B (zh) * 2019-10-17 2022-05-27 上海华力集成电路制造有限公司 存储器件的制造方法及该存储器件
US11856801B2 (en) * 2020-06-16 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Threshold voltage-modulated memory device using variable-capacitance and methods of forming the same
US20220367651A1 (en) * 2021-05-12 2022-11-17 Ememory Technology Inc. Stacked-gate non-volatile memory cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011017A1 (en) * 2001-07-10 2003-01-16 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW203148B (zh) 1991-03-27 1993-04-01 American Telephone & Telegraph
US6235600B1 (en) * 2000-03-20 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for improving hot carrier lifetime via a nitrogen implantation procedure performed before or after a teos liner deposition
US20020179982A1 (en) * 2001-05-29 2002-12-05 United Microelectronics Corp. MOS field effect transistor structure and method of manufacture
US6753242B2 (en) 2002-03-19 2004-06-22 Motorola, Inc. Integrated circuit device and method therefor
US6806149B2 (en) * 2002-09-26 2004-10-19 Texas Instruments Incorporated Sidewall processes using alkylsilane precursors for MOS transistor fabrication
JP4620334B2 (ja) * 2003-05-20 2011-01-26 シャープ株式会社 半導体記憶装置、半導体装置及びそれらを備える携帯電子機器、並びにｉｃカード
DE10335100B4 (de) * 2003-07-31 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
JP4866609B2 (ja) 2003-10-23 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
US7125805B2 (en) 2004-05-05 2006-10-24 Freescale Semiconductor, Inc. Method of semiconductor fabrication incorporating disposable spacer into elevated source/drain processing
US7297597B2 (en) * 2004-07-23 2007-11-20 Promos Technologies, Inc. Method for simultaneously fabricating ONO-type memory cell, and gate dielectrics for associated high voltage write transistors and gate dielectrics for low voltage logic transistors by using ISSG
DE102005020133B4 (de) 2005-04-29 2012-03-29 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
US20060270165A1 (en) * 2005-05-19 2006-11-30 Polar Semiconductor, Inc. Multi-layered spacer for lightly-doped drain MOSFETS
KR100772106B1 (ko) 2006-06-02 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
DE102006030261B4 (de) 2006-06-30 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit reduzierter Bordiffusion und Transistor
KR20080025508A (ko) 2006-09-18 2008-03-21 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
DE102007009916B4 (de) * 2007-02-28 2012-02-23 Advanced Micro Devices, Inc. Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess
US7892928B2 (en) * 2007-03-23 2011-02-22 International Business Machines Corporation Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers
US8048752B2 (en) * 2008-07-24 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer shape engineering for void-free gap-filling process
JP2012004372A (ja) * 2010-06-17 2012-01-05 Panasonic Corp 半導体装置及びその製造方法
KR20130107588A (ko) * 2012-03-22 2013-10-02 삼성전자주식회사 Ｍｏｓ 트랜지스터의 형성 방법
FR2995135B1 (fr) * 2012-09-05 2015-12-04 Commissariat Energie Atomique Procede de realisation de transistors fet
US10644130B2 (en) * 2012-10-25 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with spacer over gate
US9093526B2 (en) * 2012-12-13 2015-07-28 Globalfoundries Inc. Methods of forming a sidewall spacer having a generally triangular shape and a semiconductor device having such a spacer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011017A1 (en) * 2001-07-10 2003-01-16 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same

Also Published As

Publication number Publication date
TW201926725A (zh) 2019-07-01
DE102018118640A1 (de) 2019-06-06
CN110010608A (zh) 2019-07-12
US20220415916A1 (en) 2022-12-29
CN116801629A (zh) 2023-09-22
US20190164987A1 (en) 2019-05-30
US11653498B2 (en) 2023-05-16
KR102332872B1 (ko) 2021-12-01
KR20190064435A (ko) 2019-06-10

Similar Documents

Publication Publication Date Title
TWI691090B (zh) 記憶裝置、多次可程式記憶裝置及記憶裝置的製造方法
TWI701830B (zh) 半導體裝置及其形成方法
TWI646683B (zh) 半導體結構及其形成方法
TWI618242B (zh) 半導體裝置及其形成方法
TWI758890B (zh) 在芯軸上具有包括二維材料的通道區的場效電晶體
TWI700782B (zh) 半導體元件及其製造方法
US9412643B2 (en) Shallow trench isolation for end fin variation control
KR20180069673A (ko) 금속 게이트의 에치 백 및 선택적 성막
US11049973B2 (en) Semiconductor device and fabrication method thereof
US9082866B2 (en) Semiconductor storage device and method of manufacturing the same
CN110349906B (zh) 一种自对准沟槽的形成方法
KR102527383B1 (ko) 핀형 활성 영역을 가지는 반도체 소자
TWI751611B (zh) 積體電路裝置及其製造方法
KR20210032874A (ko) 저비저항 전도성층을 통한 게이트 저항 감소
TW202131389A (zh) 半導體結構及其形成方法
TWI680564B (zh) 半導體裝置及其製造方法
KR20210107575A (ko) 채널들로서의 스태킹된 반도체층들을 갖는 트랜지스터들
US9685540B2 (en) Semiconductor device having a gate that is buried in an active region and a device isolation film
TWI769797B (zh) 動態隨機存取記憶體及其製造法方法
JP2023552930A (ja) Ｎ／ｐ境界構造を有するナノシート半導体デバイス
US20140021555A1 (en) Manufacturing method of semiconductor device and semiconductor device
KR100840789B1 (ko) 리세스 트랜지스터 및 그 제조 방법
TWI685951B (zh) 非揮發性記憶體結構及其製造方法
KR102293245B1 (ko) 반도체 소자 및 그 제조 방법
TWI534871B (zh) 取代閘極製程及應用其製得之元件