TWI686025B - 垂直空腔表面發光雷射薄晶圓彎曲控制 - Google Patents

垂直空腔表面發光雷射薄晶圓彎曲控制 Download PDF

Info

Publication number
TWI686025B
TWI686025B TW107109280A TW107109280A TWI686025B TW I686025 B TWI686025 B TW I686025B TW 107109280 A TW107109280 A TW 107109280A TW 107109280 A TW107109280 A TW 107109280A TW I686025 B TWI686025 B TW I686025B
Authority
TW
Taiwan
Prior art keywords
layer
vertical cavity
cavity surface
strain compensation
emitting laser
Prior art date
Application number
TW107109280A
Other languages
English (en)
Other versions
TW201917967A (zh
Inventor
艾瑞克Ｒ 海格布羅曼
Original Assignee
美商盧曼頓運作有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商盧曼頓運作有限公司 filed Critical 美商盧曼頓運作有限公司
Publication of TW201917967A publication Critical patent/TW201917967A/zh
Application granted granted Critical
Publication of TWI686025B publication Critical patent/TWI686025B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394—Apertures, e.g. defined by the shape of the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種垂直空腔表面發光雷射(VCSEL)晶圓，其可包括：基板層、在該基板層上生長之磊晶層及應變補償層，該應變補償層用於在薄化該VCSEL晶圓之後控制該VCSEL晶圓彎曲。該應變補償層可佈置於該基板層之磊晶側上。該應變補償層可藉由至少部分地補償該VCSEL晶圓之磊晶層中的壓縮應變來控制該經薄化之VCSEL晶圓之彎曲。

Description

垂直空腔表面發光雷射薄晶圓彎曲控制
本發明大體上係關於垂直空腔表面發光雷射(vertical-cavity surface-emitting laser；VCSEL)，且更具體而言，係關於對薄VCSEL晶圓之彎曲控制。
垂直發光裝置(諸如VCSEL)為其中雷射束沿垂直於基板表面之方向(例如垂直地自半導體晶圓之表面)而發射的雷射。典型VCSEL包括在基板上生長之磊晶層。磊晶層可包括例如一對反射器(例如一對分佈式布拉格反射器(distributed Bragg reflector；DBR))、主動區、氧化層及/或類似者。在磊晶層上或上方可形成其他層，諸如一或多個介電質層、金屬層及/或類似者。
根據一些可能的實施方案，一種VCSEL晶圓可包括：基板層；處於該基板層上之磊晶層；及應變補償層，該應變補償層用於在薄化VCSEL晶圓之後控制該VCSEL晶圓之彎曲，其中該應變補償層可佈置於該基板層之磊晶側上，且其中該應變補償層可藉由至少部分地補償該VCSEL晶圓之磊晶層中的壓縮應變來控制經薄化之VCSEL晶圓之彎曲。
根據一些可能的實施方案，一種VCSEL可包括：基板層；處於該基板層上之磊晶層；及應變補償層，該應變補償層用於藉由至少部分地補償經薄化之VCSEL晶圓之磊晶層中的壓縮應變來控制經薄化之VCSEL晶圓之彎曲，其中應變補償層佈置於基板層之磊晶側上的陽極層之多個部分之間，或其中應變補償層至少部分地包埋於基板之磊晶側上的介電質鈍化層或介電質鏡層中。
根據一些可能的實施方案，一種經薄化之表面發光雷射晶圓可包括：處於基板層上之磊晶層；及應變補償層，該應變補償層用於藉由至少部分地補償經薄化之晶圓之磊晶層中的壓縮應變來控制經薄化之晶圓之彎曲，其中應變補償層佈置於基板層之磊晶側上，且其中應變補償層呈以下中之一者：佈置於經薄化之晶圓的陽極層之多個部分之間，或至少部分地包埋於經薄化之晶圓的介電質鈍化層或介電質鏡層中。
100‧‧‧VCSEL
102‧‧‧背側陰極層
104‧‧‧基板層
106‧‧‧磊晶層
108‧‧‧DBR鏡/底鏡
110‧‧‧主動區
112‧‧‧氧化層
114‧‧‧DBR鏡/頂鏡
116‧‧‧絕緣材料
118‧‧‧介電質鈍化層或介電質鏡層
120‧‧‧歐姆接觸金屬層
122‧‧‧陽極層
124‧‧‧磊晶側應變補償金屬層/磊晶側金屬層
132‧‧‧氧化孔
134‧‧‧光孔
200‧‧‧習知VCSEL設計
圖1A為描繪第一例示性VCSEL設計之截面圖的圖式，該VCSEL設計與控制經薄化之VCSEL晶圓彎曲相關聯，該VCSEL晶圓包括處於基板之磊晶側上的應變補償層；圖1B為描繪本文所述之例示性VCSEL之例示性磊晶層的截面圖之圖式，其包括在成品VCSEL中發現之其他特徵；圖1C為描繪第一例示性VCSEL設計之替代方案的截面圖之圖式，該替代方案與控制經薄化之VCSEL晶圓彎曲相關聯，該VCSEL晶圓包括處於基板之磊晶側上的應變補償層；圖1D與圖1E為描繪第一例示性VCSEL設計中磊晶側應變補償層與歐姆接觸金屬層之間的例示性關係之俯視圖； 圖1F與圖1G為描繪第一VCSEL設計之另一替代方案的截面圖之圖式，該替代方案與控制經薄化之VCSEL晶圓彎曲相關聯，該VCSEL晶圓包括處於基板之磊晶側上的應變補償層；及圖2為描繪習知VCSEL設計之截面圖的圖式。
以下例示性實施方案之詳細描述參考附圖。不同圖式中之相同參考數字可識別相同或類似的元件。下文所述之實施方案僅為實例且並不意欲將實施方案限於所揭示之精確形式。替代地，選擇實施方案用於加以描述以使得一般熟習此項技術者能夠實踐該些實施方案。在以下詳細描述中，除非另外陳述，否則術語VCSEL與單一VCSEL或VCSEL陣列同義使用。此外，儘管層描述為與單一VCSEL相關聯或供單一VCSEL使用，但在一些實施方案中，VCSEL層可由VCSEL陣列中之各VCSEL共用。舉例而言，儘管陽極層與陰極層描述為與單一VCSEL相關聯或供單一VCSEL使用(例如使得各VCSEL具有與另一相鄰VCSEL之陽極層與陰極層分開的陽極層與陰極層)，但在一些實施方案中，VCSEL陣列之兩個或更多個VCSEL(例如在形成於VCSEL晶圓上之晶粒中)可共用常用陽極層或常用陰極層。
在製造期間，可對VCSEL晶圓(例如包括多個單一VCSEL之晶圓)進行薄化以便例如促進晶粒分離。舉例而言，VCSEL晶圓可經薄化而使得VCSEL晶圓之厚度在約70微米(μm)至約300μm範圍內。
然而，經薄化之VCSEL晶圓可能會由於與VCSEL晶圓之一或多個層，諸如磊晶層、介電質層、金屬層及/或類似者相關聯的應變而經歷彎曲。舉例而言，當使用習知材料(例如砷化鋁鎵(AlGaAs)磊晶層、氮化矽(SiNx)介電質層、鈦(Ti)/鉑(Pt)/金(Au)陽極、砷化鎵(GaAs)基 板、金-鍺(Au-Ge)背側陰極及/或類似者)時，直徑為6吋(例如約15.24公分(cm))之VCSEL晶圓在薄化至約100μm之後可能會彎曲一公分或更多。此類彎曲可能會引起VCSEL晶圓具有脆性或難以在不存在斷裂之風險下操作、輸送或測試。相比之下，針對相同量之頂側且底側應變，製造過程中所用之「厚」晶圓(例如厚度為約400μm至約700μm)彎曲較少。
由於典型VCSEL晶圓之磊晶層(例如由AlGaAs構成)較厚且相較於一些其他類型之AlGaAs/GaAs晶圓，諸如用於邊緣發射雷射或場效電晶體之彼等者，具有較高平均Al莫耳分率，因此VCSEL晶圓存在特定挑戰。舉例而言，典型VCSEL晶圓之磊晶層(例如在GaAs基板上生長之AlGaAs磊晶層)的厚度可為約10μm且平均Al莫耳分率為約50%或更高(例如，對於磊晶層中之低折射率層，Al莫耳分率可大於70%)，而一些其他類型之AlGaAs/GaAs晶圓之磊晶層的厚度可為數微米且平均Al莫耳分率小於50%。由於當在GaAs基板上生長時，AlGaAs受到壓縮應力，磊晶層促成VCSEL晶圓中之大部分整合應變，且因此，引起VCSEL晶圓中之大部分彎曲。因此，整合應變及所引起之晶圓彎曲可為VCSEL晶圓之特定關注點。
若容易獲得AlGaAs基板，且若高品質磊晶層可在此類AlGaAs基板上生長，則此類應變及彎曲可不成問題。然而，AlGaAs基板並不容易獲得(例如商購)，且即使獲得此類基板，AlGaAs基板之表面上鋁之存在將會增加與磊晶層生長相關聯之複雜性(例如由於使AlGaAs基板表面暴露於空氣後將導致AlGaAs基板表面上形成薄表面氧化物)。
此外，可潛在地藉由自VCSEL晶圓移除GaAs基板(例如利用選擇性蝕刻)來解決VCSEL晶圓彎曲問題。然而，移除GaAs基板將產生厚度為約10μm的更具顯著脆性之AlGaAs VCSEL晶圓。另外，可潛在地藉由移除磊晶材料之一部分或在磊晶材料中製得緊密間隔之薄縫(例如所間隔之縫相隔小 於約200μm)來解決VCSEL晶圓彎曲問題。然而，為了准許使VCSEL陣列中的各VCSEL之間距接近(例如間距小於約60μm)，需要實質上平坦之表面。
本文所述之一些實施方案提供用於控制(例如降低、補償及/或類似者)經薄化之VCSEL晶圓的晶圓彎曲，由此降低VCSEL晶圓之脆性及/或使得經薄化之VCSEL晶圓在斷裂風險降低(例如與習知VCSEL晶圓相比)之情況下更易於操作、輸送、測試及/或類似者的VCSEL設計。值得注意地，由本文所述之設計解決的晶圓彎曲為經薄化(例如成品)VCSEL晶圓所經歷之彎曲，而不是VCSEL晶圓製造之中間步驟過程中所經歷之彎曲(例如當基板厚度大於約300μm時所經歷之彎曲)。
此外，儘管本文所述之設計係在VCSEL之情形下進行描述，但此等設計可適用於另一類型之發射體及/或光學裝置，諸如發光二極體(LED)，或另一類型之垂直發射(例如頂部發射或底部發射型)光學裝置。另外，本文所述之設計可適用於VCSEL、其它類型之發射體及/或具有任何波長、功率位準、發射分佈或其類似者的其它類型之光學裝置。換言之，本文所述之設計並不特定於VCSEL、其它類型之發射體或具有給定效能特徵之光學裝置。
圖1A至圖1G為描繪與用於控制經薄化之VCSEL晶圓彎曲的各種例示性VCSEL設計相關聯的截面圖之圖式。
圖1A為描繪第一例示性VCSEL設計之截面圖的圖式，該VCSEL設計與控制經薄化之VCSEL晶圓彎曲相關聯，該VCSEL晶圓包括處於基板之磊晶側上的應變補償層。
如圖1A中所示，第一例示性VCSEL設計提供VCSEL 100，其包括背側陰極層102、基板層104、磊晶層106(例如圖1B中所進一步詳示)、介電質鈍化層或介電質鏡層118、歐姆接觸金屬層120、陽極層122及磊晶側應變 補償金屬層124(在本文中稱為磊晶側金屬層124)。在一些實施方案中，可使用一系列程序製造VCSEL 100。舉例而言，可使用一或多個生長程序、一或多個沈積程序、一或多個蝕刻程序、一或多個氧化程序、一或多個植入程序、一或多個金屬化程序及/或類似者產生VCSEL 100之一或多個層。
背側陰極層102包括與基板層104(例如基板層104之背側，在圖1A中顯示為基板層104之底側)電接觸之電極層。舉例而言，背側陰極層102可包括經退火之金屬化層，諸如金-鍺-鎳(AuGeNi)層、鈀-鍺-金(PdGeAu)層及/或類似者。
基板層104包括基板，在該基板上生長VCSEL 100之磊晶層106。在一些實施方案中，基板層可由半導體材料，諸如GaAs、磷化銦(InP)及/或另一類型之半導體材料形成。
磊晶層106包括生長於基板層104上的層之集合。舉例而言，磊晶層106可包括光學共振器，其包括一對反射器(例如一對分佈式布拉格反射器(DBR)、一對介電質鏡及/或類似者)；及主動增益介質(在本文中稱為主動區)；用於形成一或多個孔(例如用於光學及/或電學限制)之一或多個層及/或類似者。在一些實施方案中，磊晶層106可包括生長於基板層104(例如GaAs基板)上的AlGaAs層之集合。在一些實施方案中，可使用金屬-有機化學氣相沈積(Metal-Organic Chemical Vapor deposition；MOCVD)技術、分子束磊晶法(Molecular beam Epitaxy；MBE)技術及/或類似者使磊晶層106在基板層104上生長。在一些實施方案中，磊晶層106之厚度可在約7μm至約16μm範圍內，諸如8μm或10μm。如下文進一步詳述，當在基板層104上生長時，磊晶層106可能會受到壓縮應變，對其之補償可由磊晶側金屬層124來提供。
如圖1A中所述，且參看圖1B，VCSEL之磊晶層106可包括底鏡108、主動區110、氧化層112(界定氧化孔132)、頂鏡114及絕緣材料116。
底鏡108包括VCSEL 100之光學共振器之底部反射器。舉例而言，底鏡108可包括分佈式布拉格反射器(DBR)介電質鏡及/或類似者。在一些實施方案中，底鏡108之厚度可在約3.5μm至約9μm範圍內，諸如5μm。
主動區110包括一或多個層，在該些層中，電子及電洞重組以發光且界定VCSEL 100之發射波長範圍。舉例而言，主動區110可包括一或多個量子阱。主動區110亦包括處於DBR鏡114與DBR鏡108之間的空腔分隔層。主動區110(包括空腔分隔層)之光學厚度與DBR鏡114及DBR鏡108之光學厚度界定VCSEL 100之共振腔波長，其經設計而處於主動區之發射波長範圍內以使得能夠發出雷射。在一些實施方案中，主動區110之厚度可在約0.06μm至約0.5μm範圍內，諸如0.15μm或0.30μm。
氧化層112包括提供光學及電學限制之氧化物層。在一些實施方案中，可由於一或多個磊晶層之氧化而形成氧化層112。舉例而言，氧化層112可為由於磊晶層(例如AlGaAs層、砷化鋁(AlAs)層及/或類似者)之氧化而形成的氧化鋁(Al2O3)層。在一些實施方案中，氧化層112之厚度可在約0.007μm至約0.04μm範圍內，諸如0.02μm。在一些實施方案中，圍繞VCSEL 100蝕刻之氧化溝槽(未圖示)可允許蒸氣進入磊晶層，由此形成氧化層112。如所示，氧化層112可界定氧化孔132(例如光主動孔)。在一些實施方案中，氧化孔132可呈非圓形形狀，但具有近似相同面積之圓的直徑可在約1μm至約300μm範圍內，諸如5μm或8μm。
頂鏡114包括VCSEL 100之頂部反射層。舉例而言，頂鏡114可包括DBR、介電質鏡及/或類似者。在一些實施方案中，頂鏡114之厚度可在約2μm至約6μm範圍內，諸如4μm。
絕緣材料116包括提供VCSEL 100之電絕緣的材料。舉例而言，絕緣材料116可包括離子植入材料，諸如氫植入材料或氫/質子植入材料。 在一些實施方案中，可藉由對基板層104上生長之一或多個磊晶層施用離子植入法而形成絕緣材料116。在一些實施方案中，絕緣材料116之厚度可在約3μm至約7μm範圍內，諸如5μm。
返回至圖1A，介電質鈍化層或介電質鏡層118包括充當保護性鈍化層及/或充當額外DBR之層。舉例而言，介電質鈍化層或介電質鏡層可包括一或多個子層(例如二氧化矽(SiO2)層、SiNx層及/或類似者)，其沈積(例如經由化學氣相沈積)於VCSEL 100之一或多個磊晶層106(例如絕緣材料116及頂鏡114)上。在一些實施方案中，介電質鈍化層或介電質鏡層118之厚度可在約0.25μm至約2.5μm範圍內，諸如1.5μm。如所示，越過氧化孔132的介電質鈍化層或介電質鏡層118之一部分可形成光孔134(例如經由其可發射光之孔)。在一些實施方案中，光孔134由氧化孔132之直徑界定，且可出於模式選擇性在介電質鈍化層或介電質鏡層118中形成其他孔。在一些實施方案中，光孔134之直徑可在約2μm至約300μm範圍內，諸如15μm。如進一步所示，介電質鈍化層或介電質鏡層118可包括一或多個開口(例如由蝕刻形成)，其提供對歐姆接觸金屬層120進行通電。
歐姆接觸金屬層120包括與半導體電接觸之層，經由該層電流可流過。歐姆接觸金屬層120可包括經退火之金屬化層。舉例而言，歐姆接觸金屬層120可包括鉻-金(Cr-Au)層、金-鋅(Au-Zn)層、鈦-鉑-金(TiPtAu)層或其類似者，經由該層電流可流過。在一些實施方案中，歐姆接觸金屬層120之厚度可在約0.03μm至約0.3μm範圍內，諸如0.2μm。在一些實施方案中，歐姆接觸金屬層120可具有環形(例如如圖1D及圖1E所示)、槽環形或另一類型之圓形或非圓形形狀(例如視VCSEL設計而定)。儘管未圖示，但在一些實施方案中，歐姆接觸金屬層120經沈積而使得歐姆接觸金屬層120並未延伸越過或延伸至用於氧化、蝕刻及/或類似者之空腔中。
陽極層122包括一或多個電極層，其用於與歐姆接觸金屬層120電接觸(例如經由介電質鈍化層或介電質鏡層118中之通孔)。如圖1A中所示，在VCSEL 100中，可形成陽極層122以使得磊晶側金屬層124安置於陽極層122之兩個部分之間。舉例而言，陽極層122之第一部分可沈積於介電質鈍化層或介電質鏡層118上，之後沈積磊晶側金屬層124，之後沈積陽極層122之第二部分。在一些實施方案中，陽極層122之第一部分的厚度可在約0μm至約0.5μm範圍內，諸如0.2μm，而陽極層122之第二部分的厚度可在約0.2μm至約4μm範圍內，諸如2μm。或者，在另一設計中，陽極層122可為單層(例如使得沒有其他層安置於陽極層122之多個部分之間)。通常，陽極層122可至少部分地包埋於介電質鈍化層或介電質鏡層118中，可佈置於介電質鈍化層或介電質鏡層118上(例如使得介電質鈍化層或介電質鏡層不覆蓋陽極層122之頂表面的任何部分)，可佈置於介電質鈍化層或介電質鏡層118之第一部分上且由介電質鈍化層或介電質鏡層118之第二部分部分地覆蓋(例如使得介電質鈍化層或介電質鏡層118中之開口形成於磊晶側金屬層124之頂表面的一部分上)及/或類似者。
磊晶側金屬層124包括金屬層，其佈置於基板層104之磊晶側上，補償(例如部分補償、完全補償或超補償)磊晶層106(及/或受壓縮應變的VCSEL 100之一或多個其他磊晶側層)之應變。如圖1A中所示，磊晶側金屬層124可佈置於基板層104之磊晶側上(例如在其上生長磊晶層106的基板層104之側部，在圖1A中顯示為基板層104之頂側)。舉例而言，如圖1A中所示，在一些實施方案中，磊晶側金屬層124可安置於陽極層122之多個部分之間處。
如上所述，磊晶層106可受壓縮應變。為了補償磊晶層106中之壓縮應力，基板層104之磊晶側上的層及基板層104之非磊晶側(例如與在其上生長磊晶層106之側部相對的基板層104之側部，在圖1A中顯示為基板層104之 底側)上的層之應力-厚度積分乘積應約等於零，或替代地，磊晶側上的層之應力-厚度積分乘積應約等於非磊晶側上的層之應力-厚度積分乘積。此等條件可分別表示為FT=0且FB=0，及FT=Fb，其中Ft表示磊晶側上的層之應力-厚度積分乘積，且FB表示非磊晶側上的層之應力-厚度積分乘積。FT及FB可計算為：F T =Σ頂膜σ j t j
F B =Σ底膜σ j t j
其中σ j 及tj為jth層之應力及厚度。
使用AlGaAs磊晶層106之厚度的典型值(例如約10μm)，與磊晶層106相關聯之應力-厚度積分乘積可為約400帕斯卡-公尺(Pa-m)。因此，為了(至少部分地)補償此壓縮應變，且為了避免增加過量厚度(例如藉由將VCSEL之總厚度增加不超過數微米)，用於補償磊晶層106之應變的層之應力應為約200兆帕斯卡(MPa)或更大(例如由於200MPa×2μm=400Pa-m)。
關於VCSEL 100，磊晶側金屬層124應由拉伸應變材料組成以便補償磊晶層106之壓縮應變(例如由於磊晶側金屬層124佈置於基板層104之磊晶側上)。
在一些實施方案中，磊晶側金屬層124可為金屬層。通常，金屬之熱膨脹係數大於半導體材料，諸如AlGaAs及GaAs之熱膨脹係數，且當沈積或塑性變形(例如在高溫下)時，金屬可能會在室溫下經歷拉伸應變(例如與典型半導體材料相比)。因此，在一些實施方案中，磊晶側金屬層124可由金屬材料，諸如鎳-鉻(NiCr)、鉻(Cr)或鉑(Pt)或另一類型之金屬或合金形成。
經蒸發NiCr之拉伸應力在約500MPa至約1000MPa範圍內。因 此，當磊晶側金屬層124由NiCr形成時，磊晶側金屬層124可至少部分地補償磊晶層106之壓縮應變(例如由於500MPa>200MPa)。NiCr之拉伸應力視Ni與Cr之比而定，其中相對較高量之Ni會降低NiCr之拉伸應力。因此，磊晶側金屬層124的Ni與Cr之比可界定磊晶側金屬層124之拉伸應力。在一些實施方案中，磊晶側金屬層124的Ni與Cr之比可在0至6範圍內，諸如4。
在一些實施方案中，為了提供在上文所指示之範圍內的拉伸應力之量，對於覆膜，可需要NiCr之厚度在約0.2μm至約0.4μm範圍內。然而，在該情況下，需要提供由磊晶側開口發光之VCSEL，以便准許光經由光孔134發射。為了提供此類開口，可在VCSEL 100之晶圓上圖案化磊晶側金屬層124。然而，磊晶側金屬層124中之此類開口可減少由磊晶側金屬層124提供的應變補償之量(例如與沒有開口之覆層相比)。因此，在一些實施方案中，可能需要磊晶側金屬層124具有增加之厚度(例如與覆膜相比)以便提供適當應變補償。舉例而言，為了提供應變補償，NiCr磊晶側金屬層124之厚度可在約0.2μm至約0.7μm範圍內，諸如0.3μm。
如上文所述，亦可沈積Pt作為磊晶側金屬層124。所需應力範圍及所得厚度與NiCr相似，其取決於沈積速率。在Pt之情況下，Pt下方的薄Ti層可用於促進黏著(在本文中稱為黏著層)。在一些實施方案中，此類Ti層之厚度可在約0.005μm至約0.030μm範圍內，諸如0.010μm。儘管Pt通常用作接觸p型GaAs的Ti/Pt/Au之一部分，但用於應變補償的Pt厚度範圍可大於接觸層中通常所用之厚度，其中厚度一般處於0.02μm至0.06μm範圍內，且需要作為與半導體互混的金的阻擋層。
在一些實施方案中，如圖1A中所示，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124與包埋於介電質鈍化層或介電質鏡層118中或佈置於介電質鈍化層或介電質鏡層118上的陽極層122之一部分完全重疊。或者，磊 晶側金屬層124可與包埋於介電質鈍化層或介電質鏡層118中或佈置於介電質鈍化層或介電質鏡層118上的陽極層122之部分部分地重疊。圖1C為VCSEL 100之替代設計的圖式，其中磊晶側金屬層124與包埋於介電質鈍化層或介電質鏡層118中的陽極層122之一部分部分地重疊。在一些實施方案中，形成具有此類部分重疊之磊晶側金屬層124可降低或最小化VCSEL 100中由磊晶側金屬層124引入的電阻(例如與圖1A中所示之設計相比)，其係藉由例如使磊晶側金屬層124處於陽極層122及歐姆接觸金屬層120至磊晶層106的電流之直流通路外。在一些實施方案中，此類部分重疊可藉由減小在其上將磊晶側金屬層124圖案化於陽極層122之第一部分上的區域來達成。
在一些實施方案中，可在陽極層122之部分上、在介電質鈍化層或介電質鏡層118之部分上及/或類似者上圖案化磊晶側金屬層124。在一些實施方案中，可使用起離步驟、蝕刻步驟及/或類似者圖案化磊晶側金屬層124。
在一些實施方案中，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124覆蓋儘可能大的區域而不會干擾VCSEL 100之裝置特徵(例如電光學特徵)。此類特徵可包括例如電流對電壓反應、光功率對電流反應、光之發散特徵(例如遠場)對電流、所發射光之型樣(例如近場)、雷射波長、調節施加電流下此等特徵之變化、此等特徵隨溫度之變化及/或類似者。
舉例而言，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124覆蓋VCSEL 100之晶圓的表面之大部分而不會影響晶圓上VCSEL 100之操作。作為特定實例，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124不會覆蓋歐姆接觸金屬層120之任何部分。圖1D為顯示單一VCSEL陣列之俯視圖的圖式，伴隨常見陽極，其中磊晶側金屬層124經圖案化以使得磊晶側金屬層124不會覆蓋歐姆接觸金屬層120之任何部分。呈圖1D之陣列形式的所給單一發射體可具有與圖1C中所示之截面圖相似的截面圖。為了說明磊晶側金屬層124與 歐姆接觸金屬層120之間的關係，其他層(例如介電質鈍化層或介電質鏡層118、陽極層122及/或類似者)之部分並未在圖1D中示出。如圖1D中所示，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124不會覆蓋歐姆接觸金屬層120之任何部分(同時以其他方式覆蓋與VCSEL晶圓上的陽極層122之一部分相同的區域)。在一些實施方案中，此類圖案化可防止磊晶側金屬層124干擾VCSEL 100之特徵(例如藉由降低或最小化由磊晶側金屬層124引入之電阻)。
作為另一實例，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124至少部分地覆蓋歐姆接觸金屬層120(例如使得磊晶側金屬層124覆蓋與陽極層122實質上相同之區域)。圖1E為顯示單一VCSEL陣列之俯視圖的圖式，伴隨常見陽極，其中磊晶側金屬層124經圖案化以使得磊晶側金屬層124至少部分地覆蓋歐姆接觸金屬層120。呈圖1E之陣列的所給單一發射體可具有與圖1A中所示之截面圖相似的截面圖。為了說明磊晶側金屬層124與歐姆接觸金屬層120之間的關係，其他層(例如介電質鈍化層或介電質鏡層118、陽極層122及/或類似者)之部分並未在圖1E中示出。如圖1E中所示，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124至少部分地覆蓋歐姆接觸金屬層120，其中與所給VCSEL 100相關聯的歐姆接觸金屬層120(在磊晶側金屬層124下方)之尺寸在圖1E中以虛線圈形式示出。在一些實施方案中，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124覆蓋與陽極層122實質上相同之區域。或者，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124覆蓋比由陽極層122覆蓋之區域小的區域，同時至少部分地覆蓋歐姆接觸金屬層120。在一些實施方案中，當磊晶側金屬層124並未顯著改變陽極層122與歐姆接觸金屬層120之間的電阻之量時，磊晶側金屬層124可部分覆蓋歐姆接觸金屬層120。
在一些實施方案(例如結合圖1D與圖1E描述之實施方案)中，為了允許製程對準容限，磊晶側金屬層124可經圖案化以使得磊晶側金屬 層124之邊緣在距陽極層122之邊緣及/或歐姆接觸金屬層120之邊緣的特定距離處。舉例而言，磊晶側金屬層124可經圖案化以處於距陽極層122之邊緣及/或歐姆接觸金屬層120之邊緣約1μm至約3μm處以便允許與製造VCSEL 100之晶圓相關聯的製程對準容限。
在一些實施方案中，磊晶側金屬層124可至少部分地包埋於介電質鈍化層或介電質鏡層118中。圖1F與圖1G為VCSEL 100之替代設計的圖式，其中磊晶側金屬層124包埋於介電質鈍化層或介電質鏡層118中。在VCSEL晶圓上之各VCSEL共用陽極層122的情況下，磊晶側金屬層124可經圖案化以使得所給VCSEL 100之磊晶側金屬層124不會延伸至VCSEL之邊緣，如圖1F中所示。或者，如圖1G中所示，在VCSEL晶圓上之各VCSEL 100具有獨立陽極層122的情況下，磊晶側金屬層124可經圖案化以使得磊晶側金屬層124覆蓋所給VCSEL 100對之間的區域。換言之，在一些實施方案中，磊晶側金屬層124可經圖案化以完全覆蓋陽極層122之多個部分之間的區域，以便使區域覆蓋達至最大及/或將晶圓彎曲補償所需之膜應力降至最低。
為了製造出與圖1F及圖1G中所示的設計類似的設計，在一些實施方案中，若在製造製程中相對較早地沈積磊晶側金屬層124(例如在與形成絕緣材料116相關聯的離子植入之前)，則磊晶側金屬層124可能會成為隨後離子植入之阻擋層。因此，在一些實施方案中，可在製造製程中相對較遲地沈積磊晶側金屬層124(例如在離子植入之後)。
圖1F與圖1G中所示之實施方案在陽極層122與背側陰極層102之間可具有較高寄生電容，且在陽極層122之獨立部分之間可具有較高寄生電容。此增加對於具有相對較高調變速度之應用可能存在問題，因為VCSEL之反應將較慢且因為獨立陽極層122之間可能存在增加之電串擾。舉例而言，設想VCSEL 100陣列或VCSEL 100之陽極層122之一部分及磊晶側金屬層124之一部 分處於陽極層122之部分下方。在此，若陽極層122之部分下方的磊晶側金屬層124之部分電連接到不在陽極層122之部分下的磊晶側金屬層124之相對較大區域，則陽極層122之部分與背側陰極層102之間的電容將有所增加(例如與沒有任何磊晶側金屬之設計的電容相比)。此外，若陽極層122之第一部分下的磊晶側金屬層124電連接到在陽極層122之第二部分下的磊晶側金屬層124之另一部分，則陽極層122之兩個部分之間的寄生電容可顯著增加(例如與沒有磊晶側金屬之設計相比)。值得注意地，具有置放於陽極層122內之磊晶側金屬層124的VCSEL設計(例如圖1A與圖1C中所示之設計)並未遇到此問題，因為此類設計具有與不含磊晶側金屬之陽極大致相同的區域及位置。
在一些實施方案中，陽極層122可含有經相對較厚(例如1μm至5μm)鍍覆之金。由於純金易於變形且可顯著降低磊晶側金屬層124中之應變，因此在一些實施方案中，可將磊晶側金屬層124置放於VCSEL 100之任何鍍覆金屬的下方。
在一些實施方案中，可將磊晶側金屬層124設計成補償磊晶層106之壓縮應變以使得VCSEL100之晶圓不會經歷彎曲。或者，可將磊晶側金屬層124設計成部分補償或超補償磊晶層106之壓縮應變以使得VCSEL100之晶圓經歷特定程度之彎曲(例如使得保留少量殘餘應變)。在一些實施方案中，超補償/低補償之範圍可在補償磊晶應變所需的應力-厚度之約+/-30%內。此類設計可為有利的以使得彎曲始終沿同一方向，以補償作為最終晶圓及裝置結構及/或類似者之一部分的VCSEL 100之其他層的應變。當例如實施用於將VCSEL晶圓置放於真空夾盤且將VCSEL晶圓拉至表面之過程時，當使用與晶圓測試相關聯之自動化處理工具時及/或類似者時，在VCSEL晶圓中具有相同所得形狀(例如凹形彎曲而不是凸形彎曲，凸形彎曲而不是凹形彎曲)可為有益的。以此方式，VCSEL 100可經設計以便至少部分地補償藉由磊晶層106引入的壓縮應 變，由此控制經薄化之VCSEL 100的晶圓所經歷的彎曲程度。在一些實施方案中，磊晶側金屬層124亦可設計成至少部分地補償VCSEL100之另一層，諸如介電質鈍化層或介電質鏡層118、VCSEL 100之另一金屬層及/或類似者的應變(例如使得VCSEL晶圓為接近平坦的或經歷特定程度之彎曲)。
值得注意地，習知VCSEL不包括磊晶側金屬層124。換言之，習知VCSEL不包括與控制經薄化之VCSEL晶圓的彎曲相關聯的層，諸如VCSEL 100之磊晶側金屬層124。圖2為描繪習知VCSEL設計200之截面圖的圖式。
在一些實施方案中，VCSEL 100之設計可用於經由基板層104發光(亦即底部發射)之VCSEL，因為例如磊晶側金屬層124將如基板層104之非磊晶側上的金屬層一樣，不會阻擋光。儘管可在此類底部發射之情況下使用基板層104之非磊晶側上的介電質層，但此類設計將需要額外抗反射塗層，其將增加設計複雜性及/或由於與維持應力補償介電質層之黏著相關聯的難題而可能難以實施。
提供圖1A至圖1G中所示的層之數目與排列作為實例。在實踐中，相較於圖1A至圖1G中所示的層，VCSEL 100可包括額外層、較少層、不同層、以不同方式經佈置之層，具有不同厚度或相對厚度之層及/或類似者。此外，儘管與圖1A至圖1C、圖1F及圖1G相關聯的VCSEL設計顯示單一發射體之截面，但此等設計可適用於發射體之陣列(例如具有或不具有常見陽極及基板側陰極)。另外或替代地，VCSEL 100之層之集合(例如一或多個層)可分別執行一或多個描述為由VCSEL 100的層之另一集合執行的功能。
本文所述之一些實施方案提供用於控制(例如降低、控制及/或類似者)經薄化之VCSEL晶圓的晶圓彎曲，由此降低VCSEL晶圓之脆性及/或使得經薄化之VCSEL晶圓在斷裂風險降低(例如與習知VCSEL設計相比)之情 況下更易於操作、輸送、測試及/或類似者的VCSEL設計。
上述揭示內容提供說明及描述，但不意欲為詳盡的或將實施方案限於所揭示之精確形式。有可能根據以上揭示內容進行修改及變化或可自實施方案之實踐獲取修改及變化。
儘管申請專利範圍中敍述及/或本說明書中揭示特徵之特定組合，但此等組合並不意欲限制可能的實施方案之揭示內容。實際上，許多此等特徵可以在申請專利範圍中未特定地敍述及/或本說明書中未揭示之方式組合。儘管以下所列舉之每一附屬項可直接視僅一個技術方案而定，但可能的實施方案之揭示內容包括每一附屬項以及技術方案集合中之每隔一個技術方案。
本文中所用之元件、動作或指令不應視為至關重要或必不可少的，除非如此明確地描述。此外，如本文中所使用，冠詞「一(a/an)」意欲包括一或多個項，且可與「一或多個」互換地使用。此外，如本文中所用，術語「集合」意欲包括一或多個項(例如，相關項、不相關項、相關項與不相關項之組合等等)，且可與「一或多個」互換地使用。在僅預期一個項之情況下，使用術語「一個」或相似語言。此外，如本文中所用，術語「具有(has/have/having)」或其類似者意欲為開放式術語。此外，除非另外明確地陳述，否則「基於(based on)」一詞意欲意謂「至少部分地基於」。
100‧‧‧VCSEL
102‧‧‧背側陰極層
104‧‧‧基板層
106‧‧‧磊晶層
118‧‧‧介電質鈍化層或介電質鏡層
120‧‧‧歐姆接觸金屬層
122‧‧‧陽極層
124‧‧‧磊晶側應變補償金屬層/磊晶側金屬層
134‧‧‧光孔

Claims (20)

  1. 一種垂直空腔表面發光雷射(VCSEL)晶圓，其包含：基板層；多個磊晶層，其處於該基板層上；及應變補償層，其用於在薄化該垂直空腔表面發光雷射晶圓之後控制該垂直空腔表面發光雷射晶圓之彎曲，其中該應變補償層佈置於該基板層之磊晶側上的該些磊晶層外側並且在陽極層的至少一部分與該些磊晶層之間，及其中該應變補償層藉由至少部分地補償該垂直空腔表面發光雷射晶圓之該些磊晶層中的壓縮應變來控制經薄化之該垂直空腔表面發光雷射晶圓之彎曲。
  2. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該應變補償層為厚度在約0.2微米至約0.7微米範圍內之金屬層。
  3. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該應變補償層為鎳-鉻(NiCr)層、鉑(Pt)層或鉻(Cr)層。
  4. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該應變補償層佈置於該陽極層之多個部分之間。
  5. 如請求項4所述之垂直空腔表面發光雷射晶圓，其中與促進該應變補償層與該陽極層之至少一部分之間的黏著相關聯之黏著層佈置於該應變補償層與該陽極層之至少一部分之間。
  6. 如請求項5所述之垂直空腔表面發光雷射晶圓，其中該黏著層為厚度在約0.005微米至約0.03微米範圍內之鈦(Ti)層。
  7. 如請求項4所述之垂直空腔表面發光雷射晶圓，其中該應變補償層與該陽極層之一部分部分地重疊以便降低或最小化與該應變補償層相關聯之電阻。
  8. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該應變補償層覆蓋該垂直空腔表面發光雷射晶圓之大部分表面。
  9. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該應變補償層至少部分地包埋於介電質鈍化層中。
  10. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該應變補償層經圖案化以包括多個開口，經由該些開口，光將藉由該垂直空腔表面發光雷射晶圓之垂直空腔表面發光雷射發射。
  11. 如請求項10所述之垂直空腔表面發光雷射晶圓，其中選擇該應變補償層之厚度以補償由該些開口所引起的應變補償之減少，該應變補償係由該應變補償層提供。
  12. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該應變補償層基於該應變補償層之應力-厚度乘積提供應變補償。
  13. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該應變補償層之應力-厚度積分乘積為至少約400兆帕斯卡-公尺(MPa-m)。
  14. 如請求項1所述之垂直空腔表面發光雷射晶圓，其中該垂直空腔表面發光雷射晶圓之垂直空腔表面發光雷射為底部發射型垂直空腔表面發光雷射。
  15. 一種垂直空腔表面發光雷射(VCSEL)，其包含：基板層；多個磊晶層，其處於該基板層上；及應變補償層，該應變補償層用於藉由至少部分地補償經薄化之垂直空腔表面發光雷射晶圓之該些磊晶層中的壓縮應變來控制該經薄化之垂直空腔表面發光雷射晶圓之彎曲，其中該應變補償層佈置於該基板層之磊晶側上的該些磊晶層外側並且在陽 極層的至少一部分與該些磊晶層。
  16. 如請求項15所述之垂直空腔表面發光雷射，其中該應變補償層為厚度在約0.2微米至約0.7微米範圍內之金屬層。
  17. 如請求項15所述之垂直空腔表面發光雷射，其中該應變補償層為鎳-鉻(NiCr)層、鉑(Pt)層或鉻(Cr)層。
  18. 如請求項15所述之垂直空腔表面發光雷射，其中該應變補償層覆蓋該垂直空腔表面發光雷射晶圓之大部分表面。
  19. 如請求項15所述之垂直空腔表面發光雷射，其中該應變補償層經圖案化以包括開口，經由該開口，光將藉由該垂直空腔表面發光雷射發射。
  20. 一種表面發光雷射之經薄化之晶圓，其包含：多個磊晶層，其處於基板層上；及應變補償層，該應變補償層用於藉由至少部分地補償該經薄化之晶圓之該些磊晶層中的壓縮應變來控制該經薄化之晶圓之彎曲，其中該應變補償層佈置於該基板層之磊晶側上的該些磊晶層外側並且在陽極層的至少一部分與該些磊晶層之間。
TW107109280A 2017-10-18 2018-03-19 垂直空腔表面發光雷射薄晶圓彎曲控制 TWI686025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/787,029 US10205303B1 (en) 2017-10-18 2017-10-18 Vertical-cavity surface-emitting laser thin wafer bowing control
US15/787,029 2017-10-18

Publications (2)

Publication Number Publication Date
TW201917967A TW201917967A (zh) 2019-05-01
TWI686025B true TWI686025B (zh) 2020-02-21

Family

ID=61912970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109280A TWI686025B (zh) 2017-10-18 2018-03-19 垂直空腔表面發光雷射薄晶圓彎曲控制

Country Status (7)

Country Link
US (1) US10205303B1 (zh)
EP (1) EP3474393B1 (zh)
JP (1) JP6840103B2 (zh)
KR (1) KR102248153B1 (zh)
CN (1) CN109687285B (zh)
IL (1) IL258227A (zh)
TW (1) TWI686025B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720756B2 (en) 2017-04-04 2020-07-21 Rayir, Co. Vertical cavity surface emitting laser and method for manufacturing same
US11728620B2 (en) * 2017-12-27 2023-08-15 Princeton Optronics, Inc. Semiconductor devices and methods for producing the same
US11283240B2 (en) * 2018-01-09 2022-03-22 Oepic Semiconductors, Inc. Pillar confined backside emitting VCSEL
US11233377B2 (en) * 2018-01-26 2022-01-25 Oepic Semiconductors Inc. Planarization of backside emitting VCSEL and method of manufacturing the same for array application
US11245249B2 (en) * 2018-03-01 2022-02-08 Ricoh Company, Ltd. Reflector, surface emitting laser, method for manufacturing reflector, and method for manufacturing surface emitting laser
US12007504B2 (en) 2019-03-01 2024-06-11 Vixar, Inc. 3D and LiDAR sensing modules
CN112787215A (zh) 2019-11-11 2021-05-11 隆达电子股份有限公司 垂直共振腔面射型激光装置
CN111211483B (zh) * 2020-03-04 2021-12-21 常州纵慧芯光半导体科技有限公司 一种垂直腔面发射激光器及其制造方法与应用
TWI749647B (zh) * 2020-07-20 2021-12-11 國立臺灣大學 用以產生單一模態的雷射光的垂直共振腔面射型雷射裝置
US11532923B2 (en) * 2020-07-20 2022-12-20 National Taiwan University Vertical-cavity surface emitting laser for emitting a single mode laser beam
DE102021116861A1 (de) 2021-06-30 2023-01-05 Trumpf Photonic Components Gmbh Verfahren zur Herstellung eines Halbleiterbauteil und solch ein Halbleiterbauteil
TWI832589B (zh) * 2022-11-30 2024-02-11 晶呈科技股份有限公司 雷射二極體及雷射二極體製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184303A1 (en) * 2004-02-25 2005-08-25 Ashish Tandon Strain compensating structure to reduce oxide-induced defects in semiconductor devices
TW201008064A (en) * 2008-05-02 2010-02-16 Ricoh Co Ltd Vertical cavity surface emitting laser device, vertical cavity surface emitting laser array, optical scanning apparatus, image forming apparatus, optical transmission module and optical transmission system

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594751A (en) 1995-06-26 1997-01-14 Optical Concepts, Inc. Current-apertured vertical cavity laser
US5719891A (en) 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
EP0905835A1 (en) 1997-09-26 1999-03-31 Xerox Corporation Independently addressable vertical cavity surface emitting laser arrays with buried selectively oxidized native oxide aperture
US6898215B2 (en) 2001-04-11 2005-05-24 Optical Communication Products, Inc. Long wavelength vertical cavity surface emitting laser
US7257141B2 (en) 2003-07-23 2007-08-14 Palo Alto Research Center Incorporated Phase array oxide-confined VCSELs
JP4058635B2 (ja) 2003-09-18 2008-03-12 セイコーエプソン株式会社 面発光型半導体レーザおよびその製造方法
US7286584B2 (en) 2004-04-30 2007-10-23 Finisar Corporation Carrier bonded 1550 nm VCSEL with InP substrate removal
CN101432936B (zh) 2004-10-01 2011-02-02 菲尼萨公司 具有多顶侧接触的垂直腔面发射激光器
JP2006310534A (ja) 2005-04-28 2006-11-09 Nec Corp 半導体積層構造および半導体光素子
US7638810B2 (en) 2005-09-09 2009-12-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. GaN laser with refractory metal ELOG masks for intracavity contact
JP5037835B2 (ja) 2006-02-28 2012-10-03 キヤノン株式会社 垂直共振器型面発光レーザ
MY149475A (en) * 2006-09-06 2013-08-30 Univ Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
CN101685942A (zh) * 2008-09-27 2010-03-31 中国科学院上海微系统与信息技术研究所 InAsP/InGaAsP量子阱为有源层的垂直腔面发射激光器及方法
EP2251897B1 (en) 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
JP5489576B2 (ja) 2009-07-31 2014-05-14 キヤノン株式会社 面発光レーザ、面発光レーザアレイ、および光学機器
JP2011201759A (ja) 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
JP2013062354A (ja) * 2011-09-13 2013-04-04 Hamamatsu Photonics Kk 半導体発光素子
US20130099357A1 (en) 2011-10-21 2013-04-25 Rytis Dargis Strain compensated reo buffer for iii-n on silicon
US9520696B2 (en) * 2014-03-04 2016-12-13 Princeton Optronics Inc. Processes for making reliable VCSEL devices and VCSEL arrays
US20170148747A1 (en) 2015-07-01 2017-05-25 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers
US10818611B2 (en) 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
US9728934B2 (en) * 2015-08-31 2017-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Back-side-emitting vertical cavity surface emitting laser (VCSEL) wafer bonded to a heat-dissipation wafer, devices and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184303A1 (en) * 2004-02-25 2005-08-25 Ashish Tandon Strain compensating structure to reduce oxide-induced defects in semiconductor devices
TW200529525A (en) * 2004-02-25 2005-09-01 Agilent Technologies Inc Strain compensating structure to reduce oxide-induced defects in semiconductor devices
TW201008064A (en) * 2008-05-02 2010-02-16 Ricoh Co Ltd Vertical cavity surface emitting laser device, vertical cavity surface emitting laser array, optical scanning apparatus, image forming apparatus, optical transmission module and optical transmission system

Also Published As

Publication number Publication date
IL258227A (en) 2018-05-31
CN109687285B (zh) 2020-03-31
EP3474393B1 (en) 2021-06-30
CN109687285A (zh) 2019-04-26
JP6840103B2 (ja) 2021-03-10
TW201917967A (zh) 2019-05-01
US10205303B1 (en) 2019-02-12
KR102248153B1 (ko) 2021-05-04
EP3474393A1 (en) 2019-04-24
JP2019075529A (ja) 2019-05-16
KR20190043445A (ko) 2019-04-26

Similar Documents

Publication Publication Date Title
TWI686025B (zh) 垂直空腔表面發光雷射薄晶圓彎曲控制
CN111149226B (zh) 单个芯片串联连接vcsel阵列
JP2006210429A (ja) 面発光型半導体レーザ
US8175128B2 (en) Semiconductor laser element and semiconductor laser device
CN215119537U (zh) 具备倒装结构的垂直腔面发射激光器、垂直腔面发射激光器阵列
CN111600200B (zh) 垂直腔面发射激光器的制造方法及垂直腔面发射激光器
US6693934B2 (en) Wavelength division multiplexed vertical cavity surface emitting laser array
US9397479B2 (en) Silicon DBR structure-integrated light element, and preparation method
US20200412095A1 (en) Surface emitting laser
CN111211481B (zh) 一种具有背面正负电极的vcsel器件及其制备方法
JP6004063B1 (ja) 面発光型半導体レーザ素子の製造方法
US8183649B2 (en) Buried aperture nitride light-emitting device
CN111509560A (zh) 垂直腔面发射激光器、制备方法及摄像头模组
US7440481B2 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
CN113783102A (zh) 一种低翘曲半导体激光器及其制备方法
KR100854282B1 (ko) 레이저 다이오드 바 및 그 제조 방법
EP0133996B1 (en) Semiconductor laser
US6594296B1 (en) Surface-emitting laser and method of fabrication thereof
CN111555114A (zh) 垂直腔面发射激光器、制备方法及摄像头模组
JP2006190762A (ja) 半導体レーザ
JP2019135748A (ja) 垂直共振型面発光レーザ
TWI762036B (zh) 基底轉移垂直腔面發射雷射器及其製造方法
JP2005347609A (ja) 半導体層の製造方法および半導体発光素子の製造方法
JP2016018943A (ja) 面発光レーザアレイ及びレーザ装置
JP2006339419A (ja) 面発光型半導体レーザおよびその製造方法