JP2019075529A - 垂直共振器面発光レーザ薄型ウエハの反り制御 - Google Patents

垂直共振器面発光レーザ薄型ウエハの反り制御 Download PDF

Info

Publication number
JP2019075529A
JP2019075529A JP2018051944A JP2018051944A JP2019075529A JP 2019075529 A JP2019075529 A JP 2019075529A JP 2018051944 A JP2018051944 A JP 2018051944A JP 2018051944 A JP2018051944 A JP 2018051944A JP 2019075529 A JP2019075529 A JP 2019075529A
Authority
JP
Japan
Prior art keywords
layer
vcsel
wafer
strain compensation
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018051944A
Other languages
English (en)
Other versions
JP6840103B2 (ja
JP2019075529A5 (ja
Inventor
アール ヘグブロム エリック
R Hegblom Eric
アール ヘグブロム エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Operations LLC
Original Assignee
Lumentum Operations LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumentum Operations LLC filed Critical Lumentum Operations LLC
Publication of JP2019075529A publication Critical patent/JP2019075529A/ja
Publication of JP2019075529A5 publication Critical patent/JP2019075529A5/ja
Application granted granted Critical
Publication of JP6840103B2 publication Critical patent/JP6840103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394—Apertures, e.g. defined by the shape of the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＧａＡｓ基板上に成長させた場合、ＡｌＧａＡｓは圧縮応力がかかる故に、エピタキシャル層はＶＣＳＥＬウエハの一体化された歪みの大部分を占め、ＶＣＳＥＬウエハの大部分に反りを生じるという問題がある。【解決手段】垂直共振器面発光レーザ（ＶＣＳＥＬ）ウエハは、基板層１０４と、基板層１０４上に成長させたエピタキシャル層１０６と、ＶＣＳＥＬウエハを薄型化した後のＶＣＳＥＬウエハの反りを制御するための歪補償層１２４とを含む。歪補償層１２４は、基板層１０４のエピタキシャル側に配置することができる。また、歪補償層は、ＶＣＳＥＬウエハのエピタキシャル層１０６の圧縮歪みを少なくとも部分的に補償することによって、薄型化されたＶＣＳＥＬウエハの反りを制御することができる。【選択図】図１Ａ

Description

本開示は、概して、垂直共振器面発光レーザ（ＶＣＳＥＬ）に関し、より詳細には、薄型ＶＣＳＥＬウエハの反り制御に関する。
ＶＣＳＥＬ等の垂直照射装置は、基板表面に対して垂直な方向（例えば、半導体ウエハの表面から垂直）にレーザ光を照射するレーザである。典型的なＶＣＳＥＬは、基板上に成長させたエピタキシャル層を含む。エピタキシャル層は、例えば、一対の反射器（例えば、一対の分布ブラッグ反射器（ＤＢＲ））、活性領域、酸化層等を含むことができる。その他の層を、１つ以上の誘電体層、金属層等のエピタキシャル層上に、またはその上方に形成してもよい。
いくつかの可能な実施形態によれば、ＶＣＳＥＬウエハは、基板層と、基板層上のエピタキシャル層と、ＶＣＳＥＬウエハを薄型化した後のＶＣＳＥＬウエハの反りを制御するための歪補償層とを含み、歪補償層は、基板層のエピタキシャル側に配置され、歪補償層は、ＶＣＳＥＬウエハのエピタキシャル層の圧縮歪みを少なくとも部分的に補償することによって、薄型化されたＶＣＳＥＬウエハの反りを制御することができる。
いくつかの可能な実施形態によれば、ＶＣＳＥＬは、基板層と、基板層上のエピタキシャル層と、薄型化されたＶＣＳＥＬウエハのエピタキシャル層の圧縮歪みを少なくとも部分的に補償することによって、薄型化されたＶＣＳＥＬウエハの反りを制御するための歪補償層とを含み、歪補償層は、基板層のエピタキシャル側のアノード層の部分の間に配置されるか、または歪補償層は、基板のエピタキシャル側の誘電性パッシベーション／ミラー層に少なくとも部分的に埋め込まれる。
いくつかの可能な実施形態によれば、面発光レーザの薄型化されたウエハは、基板層上のエピタキシャル層と、薄型化されたウエハのエピタキシャル層の圧縮歪みを少なくとも部分的に補償することによって、薄型化されたウエハの反りを制御するための歪補償層と、を含み、歪補償層は、基板層のエピタキシャル側に配置され、かつ、歪補償層は、薄型化されたウエハのアノード層の部分の間に配置されるか、または、薄型化されたウエハの誘電性パッシベーション／ミラー層に少なくとも部分的に埋め込まれるかのうち、一方である。
基板のエピタキシャル側に歪補償層を含む、薄型化されたＶＣＳＥＬウエハの反り制御に関連する、第１の例示的なＶＣＳＥＬ設計の断面図である。 完成したＶＣＳＥＬに見られる付加的な特徴を含む、本明細書に記載の例示的なＶＣＳＥＬの例示的なエピタキシャル層の断面図である。 基板のエピタキシャル側に歪補償層を含む、薄型化されたＶＣＳＥＬウエハの反り制御に関連する、第１の例示的なＶＣＳＥＬ設計の代替的な断面図である。 第１の例示的なＶＣＳＥＬ設計におけるエピ側歪補償層とオーミックコンタクト金属層との間の例示的な関係を示す上面図である。 第１の例示的なＶＣＳＥＬ設計におけるエピ側歪補償層とオーミックコンタクト金属層との間の例示的な関係を示す上面図である。 基板のエピタキシャル側に歪補償層を含む、薄型化されたウエハＶＣＳＥＬの反り制御に関連する、第１のＶＣＳＥＬ設計の別の代替的な断面図である。 基板のエピタキシャル側に歪補償層を含む、薄型化されたウエハＶＣＳＥＬの反り制御に関連する、第１のＶＣＳＥＬ設計の別の代替的な断面図である。 従来型ＶＣＳＥＬ設計の断面図である。
以下の例示的な実施形態の詳細な説明は、添付図面を参照するものである。異なる図面において、同じ参照番号は同一もしくは類似の要素を示している。以下に記載する実施形態は単なる例示であって、これらの実施形態を開示の正確な形態に限定することを意図するものではない。むしろ、これらの実施形態は、当業者がこれらの実施形態を実施できるように説明のために選択されたものである。以下の詳細な説明では、ＶＣＳＥＬという用語は、別段の記載がない限り、単一のＶＣＳＥＬまたはＶＣＳＥＬアレイと同義で使用される。更に、層は、単一のＶＣＳＥＬに関連するか、または単一のＶＣＳＥＬによって使用されるものとして説明されているが、いくつかの実施形態では、ＶＣＳＥＬ層は、ＶＣＳＥＬアレイ内のＶＣＳＥＬ（複数）によって共有されていてもよい。例えば、アノード層およびカソード層は、（例えば、各ＶＣＳＥＬが、別の隣接するＶＣＳＥＬのアノード層およびカソード層とは別個のアノード層およびカソード層を有するように）単一のＶＣＳＥＬに関連するか、または単一のＶＣＳＥＬによって使用されるように記載されているが、いくつかの実施形態において、（例えば、ＶＣＳＥＬウエハ上に形成されたダイ内の）ＶＣＳＥＬアレイのうち２つ以上のＶＣＳＥＬは、共通のアノード層または共通のカソード層を共有してもよい。
製造中に、例えば、ダイの分離を容易にするために、ＶＣＳＥＬウエハ（例えば、複数の個々のＶＣＳＥＬを含むウエハ）を薄型化することができる。例えば、ＶＣＳＥＬウエハは、ＶＣＳＥＬウエハが約７０マイクロメートル（μｍ）〜約３００μｍの範囲の厚さを有するように薄型化することができる。
しかしながら、薄型化されたＶＣＳＥＬウエハは、エピタキシャル層、誘電体層、金属層等のＶＣＳＥＬウエハのうち１つ以上の層に関連する歪みによる反りを経験し得る。例えば、従来の材料（例えば、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）エピタキシャル層、窒化ケイ素（ＳｉＮｘ）誘電体層、チタン（Ｔｉ）／プラチナ（Ｐｔ）／金（Ａｕ）アノード、ヒ化ガリウム（ＧａＡｓ）基板、金−ゲルマニウム（Ａｕ−Ｇｅ）裏面カソード等）を使用して製造する場合、直径が６インチ（例えば、約１５．２４センチメートル（ｃｍ））のＶＣＳＥＬウエハは、約１００μｍまで薄型化した後、１ｃｍ以上反る場合がある。このような反りは、ＶＣＳＥＬウエハを脆弱化し、または、破損の危険なしに取り扱い、輸送または試験するのを困難にする。対照的に、製造プロセス中に使用される（例えば、約４００μｍ〜約７００μｍの厚さを有する）「厚型」ウエハは、同量の上面側および底面側の歪みに対して、反りがより少なくなる。
ＶＣＳＥＬウェハは、典型的なＶＣＳＥＬウェハの（例えば、ＡｌＧａＡｓからなる）エピタキシャル層がより厚く、端面発光レーザまたは電界効果トランジスタ用の、一部の他のタイプのＡｌＧａＡｓ／ＧａＡｓウェハよりも高い平均Ａｌモル分率を有する故に、特定の課題を提示する。例えば、典型的なＶＣＳＥＬウエハのエピタキシャル層（例えば、ＧａＡｓ基板上に成長させたＡｌＧａＡｓエピタキシャル層）は、約１０μｍの厚さと約５０％以上の平均Ａｌモル分率を有する（例えば、Ａｌモル分率は、エピタキシャル層の低屈折率層では７０％超となり得る）一方で、一部の他のタイプのＡｌＧａＡｓ／ＧａＡｓウエハのエピタキシャル層は、数μｍの厚さを有し、平均Ａｌモル分率が５０％未満となり得る。ＧａＡｓ基板上に成長させた場合、ＡｌＧａＡｓは圧縮応力がかかる故に、エピタキシャル層はＶＣＳＥＬウエハの一体化された歪みの大部分を占め、従って、ＶＣＳＥＬウエハの大部分に反りを生じさせる。このように、一体化された歪みおよびその結果として生じるウエハの反りは、ＶＣＳＥＬウエハにとって特に懸念されるものである。
ＡｌＧａＡｓ基板が容易に入手可能であり、そのようなＡｌＧａＡｓ基板上に高品質のエピタキシャル層を成長させることができれば、このような歪みおよび反りは問題ではなくなる。しかしながら、ＡｌＧａＡｓ基板は（例えば、商業的に）容易に入手可能ではなく、そのような基板が入手可能であったとしても、ＡｌＧａＡｓ基板の表面上にアルミニウムが存在することにより、（例えば、ＡｌＧａＡｓ基板表面を空気に曝露した際の結果として生じるＡｌＧａＡｓ基板表面上の薄い表面酸化物の形成による）エピタキシャル層の成長に伴う複雑性が増す。
更に、ＶＣＳＥＬウエハの反りの問題は、（例えば、選択エッチングを用いて）ＶＣＳＥＬウエハからＧａＡｓ基板を除去することによって、潜在的に解決することができる。しかしながら、ＧａＡｓ基板を除去すると、約１０μｍの厚さを有する、極めて脆弱なＡｌＧａＡｓＶＣＳＥＬウエハとなり得る。更に、ＶＣＳＥＬウエハの反りの問題は、エピタキシャル材料の一部を除去するか、またはエピタキシャル材料内に細く、密接したスロット（例えば、約２００μｍ未満だけ離間したスロット）を設けることによって、潜在的に解決することができる。しかしながら、（例えば、約６０μｍ未満の間隔を有する）ＶＣＳＥＬアレイ内のＶＣＳＥＬの近接した間隔を可能にするためには、実質的に平坦な表面が必要となる。
本明細書に記載のいくつかの実施形態は、薄型化されたＶＣＳＥＬウエハの反りを制御（例えば、低減、補償等）するためのＶＣＳＥＬ設計を提供することによって、ＶＣＳＥＬウエハの脆弱性を低減し、および／または（例えば、従来のＶＣＳＥＬウエハと比較して）破損のリスクを低減しつつ、薄型化されたＶＣＳＥＬウエハの取り扱い、輸送、試験等をより容易にする。特に、本明細書に記載された設計によって対処されるウエハの反りは、ＶＣＳＥＬウエハ製造の中間ステップの間に経験される（例えば、基板が約３００μｍ超の厚さを有する場合に経験される）反りではなく、薄型化された（例えば、完成した）ＶＣＳＥＬウエハによって経験される反りである。
更に、本明細書に記載の設計は、ＶＣＳＥＬの文脈で説明されているが、これらの設計は、発光ダイオード（ＬＥＤ）等の別のタイプのエミッタおよび／または光学デバイス、または別のタイプの垂直照射（例えば、上部発光型または下部発光型）光学デバイスに適用してもよい。更に、本明細書に記載の設計は、ＶＣＳＥＬ、他のタイプのエミッタ、および／または任意の波長、パワーレベル、エミッションプロファイル等の他のタイプの光学デバイスに適用することができる。換言すると、本明細書に記載の設計は、ＶＣＳＥＬ、他のタイプのエミッタ、または所与の性能特性を有する光学デバイスに特定されるものではない。
図１Ａ〜図１Ｇは、薄型化されたＶＣＳＥＬウエハの反りを制御するための多様な例示的なＶＣＳＥＬ設計に関連する断面図である。
図１Ａは、基板のエピタキシャル側に歪補償層を含む、薄型化されたＶＣＳＥＬウエハの反り制御に関連する、第１の例示的なＶＣＳＥＬ設計の断面図である。
図１Ａに示すように、第１の例示的なＶＣＳＥＬ設計は、裏面カソード層１０２、基板層１０４、エピタキシャル層１０６（例えば、図１Ｂに更に詳細に示す）、誘電性パッシベーション／ミラー層１１８、オーミックコンタクト金属層１２０、アノード層１２２、およびエピタキシャル側歪補償金属層１２４（本明細書ではエピ側金属層１２４と称する）を含む。いくつかの実施形態では、ＶＣＳＥＬ１００は、一連の手順を使用して製造することができる。例えば、ＶＣＳＥＬ１００のうち１つ以上の層は、１つ以上の成長手順、１つ以上の堆積手順、１つ以上のエッチング手順、１つ以上の酸化手順、１つ以上の埋め込み手順、１つ以上のメタライゼーション手順等を用いて生成することができる。
裏面カソード層１０２は、基板層１０４（例えば、図１Ａの基板層１０４の底面として示される、基板層１０４の裏面）に電気的にする電極層を含む。例えば、裏面カソード層１０２は、金−ゲルマニウム−ニッケル（ＡｕＧｅＮｉ）層、パラジウム−ゲルマニウム−金（ＰｄＧｅＡｕ）層等のアニールされた金属化層を含むことができる。
基板層１０４は、ＶＣＳＥＬ１００のエピタキシャル層１０６を成長させた基板を含む。いくつかの実施形態では、基板層は、ＧａＡｓ、リン化インジウム（ＩｎＰ）、および／または別のタイプの半導体材料のような半導体材料から形成することができる。
エピタキシャル層１０６は、基板層１０４上に成長させた１セットの層を含む。例えば、エピタキシャル層１０６は、１対の反射器（例えば、一対の分布ブラッグ反射器（ＤＢＲ）、１対の誘電体ミラー等）および能動利得媒体（本明細書では活性領域と称する）を含む光学共振器と、（例えば、光学的および／または電気的閉じ込め（optical and/or electrical confinement）のための）１つ以上のアパチャを形成するのに使用される１つ以上の層と、等を含むことができる。いくつかの実施形態では、エピタキシャル層１０６は、基板層１０４（例えば、ＧａＡｓ基板）上に成長させた１セットのＡｌＧａＡｓ層を含むことができる。いくつかの実施形態では、有機金属化学蒸着（ＭＯＣＶＤ）技術、分子線エピタキシー（ＭＢＥ）技術等を使用して、基板層１０４上にエピタキシャル層１０６を成長させることができる。いくつかの実施形態では、エピタキシャル層１０６は、約７μｍ〜約１６μｍの範囲、例えば８μｍまたは１０μｍの厚さを有することができる。以下で更に詳述するように、エピタキシャル層１０６は、エピ側金属層１２４によって補償される基板層１０４上に成長させた場合、圧縮歪みがかかり得る。
図１Ａに示すように、また図１Ｂを参照すると、ＶＣＳＥＬのエピタキシャル層１０６は、下部ミラー１０８、活性領域１１０、（酸化アパチャ１３２を画定する）酸化層１１２、上部ミラー１１４、および分離材料１１６を含む。
下部ミラー１０８は、ＶＣＳＥＬ１００の光学共振器の下部反射器を含む。例えば、下部ミラー１０８は、分布ブラッグ反射器（ＤＢＲ）、誘電体ミラー等を含むことができる。いくつかの実施形態では、下部ミラー１０８は、約３．５μｍ〜約９μｍの範囲、例えば５μｍの厚さを有することができる。
活性領域１１０は、電子および正孔が再結合して光を放出し、ＶＣＳＥＬ１００の発光波長範囲を画定する１つ以上の層を含む。例えば、活性領域１１０は、１つ以上の量子井戸を含むことができる。活性領域１１０は、ＤＢＲミラー１１４とＤＢＲミラー１０８との間にキャビティスペーサ層も含む。活性領域１１０の光学的厚さ（キャビティスペーサ層を含む）並びにＤＢＲミラー１１４および１０８の光学的厚さは、レージングを可能にするように活性領域の発光波長範囲内に設計されたＶＣＳＥＬ１００の共振キャビティ波長を画定する。いくつかの実施形態では、活性領域１１０は、約０．０６μｍ〜約０．５μｍの範囲、例えば０．１５μｍまたは０．３０μｍの厚さを有することができる。
酸化層１１２は、光学的および電気的閉じ込めを提供する酸化層を含む。いくつかの実施形態では、酸化層１１２は、１つ以上のエピタキシャル層の酸化の結果として形成されてもよい。例えば、酸化層１１２は、エピタキシャル層（例えば、ＡｌＧａＡｓ層、ヒ化アルミニウム（ＡｌＡｓ）層等）の酸化の結果として形成された酸化アルミニウム（Ａｌ２Ｏ３）層であってもよい。いくつかの実施形態では、酸化層１１２は、約０．００７μｍ〜約０．０４μｍの範囲、例えば０．０２μｍの厚さを有することができる。いくつかの実施形態では、ＶＣＳＥＬ１００の周囲にエッチングされた酸化トレンチ（図示せず）により、スチームをエピタキシャル層にアクセス可能とし、これにより酸化層１１２を形成する。図示するように、酸化層１１２は、酸化アパチャ１３２（例えば、光学活性アパチャ）を画定することができる。いくつかの実施形態では、酸化アパチャ１３２は、非円形形状であってもよいが、ほぼ同じ領域の円は、約１μｍ〜約３００μｍの範囲、例えば５μｍまたは８μｍの直径を有することができる。
上部ミラー１１４は、ＶＣＳＥＬ１００の上部反射層を含む。例えば、上部ミラー１１４は、ＤＢＲ、誘電体ミラー等を含むことができる。いくつかの実施形態では、上部ミラー１１４は、約２μｍ〜約６μｍの範囲、例えば４μｍの厚さを有することができる。
分離材料１１６は、ＶＣＳＥＬ１００の電気的絶縁を提供する材料を含む。例えば、分離材料１１６は、水素注入材料または水素／プロトン注入材料等のイオン注入材料を含むことができる。いくつかの実施形態では、分離材料１１６は、基板層１０４上に成長させた１つ以上のエピタキシャル層にイオン注入プロセスを適用することによって形成してもよい。いくつかの実施形態では、分離材料１１６は、約３μｍ〜約７μｍの範囲、例えば５μｍの厚さを有することができる。
図１Ａに戻ると、誘電性パッシベーション／ミラー層１１８は、保護パッシベーション層として作用する層および／または付加的なＤＢＲとして作用する層を含む。例えば、誘電性パッシベーションミラー層は、（例えば、化学気相成長法を用いて）ＶＣＳＥＬ１００の１つ以上のエピタキシャル層１０６（例えば、分離材料１１６および上部ミラー１１４）上に堆積された１つ以上のサブ層（例えば、二酸化シリコン（ＳｉＯ２）層、ＳｉＮｘ層等）を含むことができる。いくつかの実施形態では、誘電性パッシベーション／ミラー層１１８は、約０．２５μｍ〜約２．５μｍの範囲、例えば１．５μｍの厚さを有することができる。図示されるように、酸化アパチャ１３２上の誘電性パッシベーション／ミラー層１１８の一部は、光学アパチャ１３４（例えば、光を放出するアパチャ）を形成することができる。いくつかの実施形態では、光学アパチャ１３４は、酸化アパチャ１３２の直径によって画定され、また、付加的なアパチャは、モード選択のために誘電性パッシベーション／ミラー層１１８に形成されてもよい。いくつかの実施形態では、光学アパチャ１３４は、約２μｍ〜約３００μｍの範囲、例えば１５μｍの直径を有することができる。更に図示されるように、誘電性パッシベーション／ミラー層１１８は、オーミックコンタクト金属層１２０への電気的アクセスを提供する（例えば、エッチングによって形成された）１つ以上の開口部を含むことができる。
オーミックコンタクト金属層１２０は、電流を流すことができる半導体と電気的に接触する層を含む。オーミックコンタクト金属層１２０は、アニールされた金属化層を含むことができる。例えば、オーミックコンタクト金属層１２０は、電流を流すことができるクロム−金（Ｃｒ−Ａｕ）層、金−亜鉛（Ａｕ−Ｚｎ）、チタン−プラチナ−金（ＴｉＰｔＡｕ）層等を含むことができる。いくつかの実施形態では、オーミックコンタクト金属層１２０は、約０．０３μｍ〜約０．３μｍの範囲、例えば０．２μｍの厚さを有することができる。いくつかの実施形態では、オーミックコンタクト金属層１２０は、（例えば、図１Ｄおよび図１Ｅに示すように）リング形状、スロットリング形状、または（例えば、ＶＣＳＥＬ設計に依存する）他のタイプの円形あるいは非円形形状を有することができる。図示しないが、いくつかの実施形態では、オーミックコンタクト金属層１２０は、オーミックコンタクト金属層１２０が酸化、エッチング等のために使用されるキャビティ上に、またはキャビティ内に延在しないように堆積させる。
アノード層１２２は、（例えば、誘電性パッシベーション／ミラー層１１８内のビアを介して）オーミックコンタクト金属層１２０と電気的に接触するための１つ以上の電極層を含む。図１Ａに示されるように、ＶＣＳＥＬ１００において、アノード層１２２は、エピ側金属層１２４がアノード層１２２の２つの部分の間に配置されるように形成してもよい。例えば、アノード層１２２の第１部分は、誘電性パッシベーション／ミラー層１１８上に堆積され、続いてエピ側金属層１２４が堆積され、続いてアノード層１２２の第２部分が堆積される。いくつかの実施形態では、アノード層１２２の第１部分は、約０μｍ〜約０．５μｍの範囲、例えば０．２μｍの厚さを有することができる一方、アノード層１２２の第２部分は、約０．２μｍ〜約４μｍの範囲、例えば２μｍの厚さを有することができる。あるいは、別の設計では、アノード層１２２は、（例えば、アノード層１２２の部分の間に他の層が配置されないように）単一層であってもよい。一般的に、アノード層１２２は、少なくとも部分的に誘電性パッシベーション／ミラー層１１８内に埋め込まれてもよく、（例えば、誘電性パッシベーション／ミラー層がアノード層１２２の上面の任意の部分を被覆しないように）誘電性パッシベーション／ミラー層１１８上に配置されてもよく、（例えば、誘電性パッシベーション／ミラー層１１８の開口部が、エピ側金属層１２４の上面の一部上に形成されるように）誘電性パッシベーション／ミラー層１１８の第１部分上に配置され、かつ誘電性パッシベーション／ミラー層１１８の第２部分によって部分的に被覆される等してもよい。
エピ側金属層１２４は、基板層１０４のエピタキシャル側に配置され、エピタキシャル層１０６（および／または圧縮歪みを受けた１つ以上の他のエピタキシャル側層ＶＣＳＥＬ１００）の歪みを補償する（例えば、部分的に補償する、完全に補償する、または過剰に補償する）金属層を含む。図１Ａに示すように、エピ側金属層１２４は、基板層１０４のエピタキシャル側（例えば、図１Ａにおいて基板層１０４の上面として示される、エピタキシャル層１０６が成長する基板層１０４の側面）上に配置することができる。例えば、図１Ａに示すように、いくつかの実施形態では、エピ側金属層１２４は、アノード層１２２の部分の間に配置されてもよい。
上述したように、エピタキシャル層１０６は、圧縮歪みを受けていてもよい。エピタキシャル層１０６の圧縮応力を補償するために、基板層１０４のエピタキシャル側の層、または、基板層１０４の非エピタキシャル側（例えば、図１Ａにおいて基板層１０４の底面として示される、エピタキシャル層１０６が成長する側面とは反対の基板層１０４の側面）の層のいずれかの一体化された応力−厚さの積は、ほぼゼロに等しくなければならず、あるいは、エピタキシャル側の層の一体化された応力−厚さの積は、非エピタキシャル側の層の一体化された応力−厚さの積にほぼ等しくなければならない。これらの条件は、それぞれ、ＦＴ＝０およびＦＢ＝０、並びにＦＴ＝ＦＢとして表すことができ、ここで、ＦＴはエピタキシャル側の層の一体化された応力−厚さの積を表し、ＦＢは非エピタキシャル側の層の一体化された応力−厚さの積を表す。ＦＴおよびＦＢは、以下のように計算することができる。
ＡｌＧａＡｓエピタキシャル層１０６の厚さに典型的な値（例えば、約１０μｍ）を使用すると、エピタキシャル層１０６に関連する一体化された応力−厚さの積は、約４００パスカルメートル（Ｐａ−ｍ）となり得る。従って、この圧縮歪みを（少なくとも部分的に）補償するために、かつ、（例えば、ＶＣＳＥＬの全体の厚さに数マイクロメートル以下を追加することによって）過度な厚さが追加されるのを避けるために、エピタキシャル層１０６の応力を補償するのに使用される層の応力は、（例えば、２００ＭＰａ×２μｍ＝４００Ｐａ−ｍである故、）約２００メガパスカル（ＭＰａ）以上であるべきである。
ＶＣＳＥＬ１００に関して、（例えば、エピ側金属層１２４が基板層１０４のエピタキシャル側に配置される故、）エピ側金属層１２４は、エピタキシャル層１０６の圧縮歪みを補償するために、引張歪材料から構成されるべきである。
いくつかの実施形態では、エピ側金属層１２４は金属層であってもよい。一般的に、金属は、ＡｌＧａＡｓおよびＧａＡｓ等の半導体材料の熱膨張係数よりも大きい熱膨張係数を有し、堆積された場合、または（例えば、高温で）塑性変形した場合、（例えば、典型的な半導体材料の引張歪みと比較して）室温で引張歪みを受け得る。従って、いくつかの実施形態では、エピ側金属層１２４は、ニッケル−クロム（ＮｉＣｒ）、クロム（Ｃｒ）、あるいはプラチナ（Ｐｔ）または他のタイプの金属あるいは合金等の金属材料から形成されてもよい。
蒸発したＮｉＣｒは、約５００ＭＰａ〜約１０００ＭＰａの範囲の引張応力を有する。このように、エピ側金属層１２４がＮｉＣｒから形成される場合、エピ側金属層１２４は、（例えば、５００ＭＰａ＞２００ＭＰａである故、）エピタキシャル層１０６の圧縮歪みを少なくとも部分的に補償する。ＮｉＣｒの引張応力は、Ｎｉ対Ｃｒの比に依存し、相対的に多量のＮｉは、ＮｉＣｒの引張応力を低下させる。従って、エピ側金属層１２４のＮｉ対Ｃｒ比により、エピ側金属層１２４の引張応力を画定することができる。いくつかの実施形態では、エピ側金属層１２４のＮｉ対Ｃｒ比は、０〜６の範囲、例えば４である得る。
いくつかの実施形態では、上述の範囲の量の引張応力を提供するために、ＮｉＣｒは、ブランケットフィルムの場合、約０．２μｍ〜約０．４μｍの範囲の厚さを必要とし得る。しかしながら、この場合、光学アパチャ１３４を介して光を放出させるために、エピ側開口部から光を放出するＶＣＳＥＬを設ける必要がある。このような開口部を設けるために、エピ側金属層１２４をＶＣＳＥＬ１００のウエハ上にパターニングしてもよい。しかしながら、エピ側金属層１２４のこのような開口部は、（例えば、開口部を有しないブランケット層と比較して）エピ側金属層１２４によって供給される歪補償量を減少させ得る。従って、いくつかの実施形態では、十分な歪補償を提供するために、エピ側金属層１２４は、（例えば、ブランケットフィルムと比較して）厚さを増加させる必要がある。例えば、歪補償を提供するために、ＮｉＣｒエピ側金属層１２４は、約０．２μｍ〜約０．７μｍの範囲、例えば０．３μｍの厚さを有することができる。
上述したように、Ｐｔをエピ側金属層１２４として堆積してもよい。要求される応力の範囲および結果として得られる厚さは、堆積速度に応じてＮｉＣｒに類似している。Ｐｔの場合、Ｐｔ下のＴｉの薄い層を用いて接着を促進させることができる（本明細書では接着層と称される）。いくつかの実施形態では、そのようなＴｉ層は、約０．００５μｍ〜約０．０３０μｍの範囲、例えば０．０１０μｍの厚さを有することができる。Ｐｔは、ｐ型ＧａＡｓとのＴｉ／Ｐｔ／Ａｕコンタクトの一部として使用される場合が多いが、歪補償に使用されるＰｔの厚さ範囲は、一般的に、厚さが０．０２μｍ〜０．０６μｍの範囲にあり、かつ、半導体と混合する金に対する障壁として必要とされるコンタクト層において典型的に使用される厚さよりも大きくてもよい。
いくつかの実施形態では、図１Ａに示すように、エピ側金属層１２４が誘電性パッシベーション／ミラー層１１８に埋め込まれ、または、その上に配置されたアノード層１２２の一部と完全にオーバーラップするように、エピ側金属層１２４をパターニングしてもよい。あるいは、エピ側金属層１２４は、誘電性パッシベーション／ミラー層１１８に埋め込まれ、またはその上に配置されたアノード層１２２の一部と部分的にオーバーラップしてもよい。図１Ｃは、ＶＣＳＥＬ１００の代替的な設計の図であり、ここで、エピ側金属層１２４は、誘電性パッシベーション／ミラー層１１８に埋め込まれたアノード層１２２の一部に部分的にオーバーラップしている。いくつかの実施形態では、このような部分的なオーバーラップを有するエピ側金属層１２４を形成することにより、例えば、エピ側金属層１２４を、アノード層１２２およびオーミックコンタクト金属層１２０からエピタキシャル層１０６への直接的な電流経路の外に保持することによって、エピ側金属層１２４によって誘発されるＶＣＳＥＬ１００の電気抵抗を（例えば、図１Ａに示す設計と比較して）減少または最小化することができる。いくつかの実施形態では、このような部分的なオーバーラップは、エピ側金属層１２４がアノード層１２２の第１の部分上にパターニングされる領域を減少させることによって達成することができる。
いくつかの実施形態では、エピ側金属層１２４は、アノード層１２２の部分上、誘電性パッシベーション／ミラー層１１８の部分上等にパターニングされてもよい。いくつかの実施形態では、エピ側金属層１２４は、リフトオフ工程、エッチング工程等を使用してパターニングすることができる。
いくつかの実施形態では、エピ側金属層１２４が、ＶＣＳＥＬ１００のデバイス特性（例えば、電気光学特性）を妨害することなく、可能な限り最大の領域を被覆するように、エピ側金属層１２４をパターニングすることができる。このような特性は、例えば、電流対電圧応答、光強度対電流応答、光対電流の発散特性（例えば、遠視野）、放出される光のパターン（例えば、近接場）、レーザ発振波長、印加された電流の変調下でのこれらの特性の変化、これらの特性の温度による変化等を含むことができる。
例えば、エピ側金属層１２４が、ウエハ上のＶＣＳＥＬ１００の動作に影響を与えることなく、ＶＣＳＥＬ１００のウエハの大部分の表面を被覆するように、エピ側金属層１２４をパターニングすることができる。特定の例として、エピ側金属層１２４がオーミックコンタクト金属層１２０のいずれの部分も被覆しないように、エピ側金属層１２４をパターニングしてもよい。図１Ｄは、エピ側金属層１２４がオーミックコンタクト金属層１２０のいずれの部分も被覆しないように、エピ側金属層１２４をパターニングした、共通のアノードを有する個別のＶＣＳＥＬアレイの上面図である。図１Ｄのアレイにおける所与の個々のエミッタは、図１Ｃに示されるものと同様の断面図を有することができる。エピ側金属層１２４とオーミックコンタクト金属層１２０との間の関係を説明するために、他の層（例えば、誘電性パッシベーション／ミラー層１１８、アノード層１２２等）の部分は、図１Ｄには図示していない。図１Ｄに示すように、エピ側金属層１２４が、（ＶＣＳＥＬウエハ上のアノード層１２２の一部と同じ領域を被覆しつつ）オーミックコンタクト金属層１２０のいずれの部分も被覆しないように、エピ側金属層１２４をパターニングしてもよい。いくつかの実施形態では、このようなパターニングにより、（例えば、エピ側金属層１２４によって導入される抵抗を低減または最小化することによって）エピ側金属層１２４がＶＣＳＥＬ１００の特性を妨害するのを防ぐ。
別の例として、エピ側金属層１２４が、オーミックコンタクト金属層１２０を少なくとも部分的に被覆するように（例えば、エピ側金属層１２４がアノード層１２２と実質的に同一の領域を被覆するように）エピ側金属層１２４をパターニングしてもよい。図１Ｅは、エピ側金属層１２４がオーミックコンタクト金属層１２０を少なくとも部分的に被覆するように、エピ側金属層１２４をパターニングした、共通のアノードを有する個々のＶＣＳＥＬアレイの上面図である。図１Ｅのアレイにおける所与の個々のエミッタは、図１Ａに示されるものと同様の断面図を有することができる。エピ側金属層１２４とオーミックコンタクト金属層１２０との間の関係を説明するために、他の層（例えば、誘電性パッシベーション／ミラー層１１８、アノード層１２２等）の部分は、図１Ｅには図示していない。図１Ｅに示されるように、エピ側金属層１２４が、オーミックコンタクト金属層１２０を少なくとも部分的に被覆するように、エピ側金属層１２４をパターニングすることができ、（エピ側金属層１２４の下にある）所定のＶＣＳＥＬ１００に関連するオーミックコンタクト金属層１２０の範囲は、図１Ｅにて破線の円として示されている。いくつかの実施形態では、エピ側金属層１２４がアノード層１２２と実質的に同一の領域を被覆するように、エピ側金属層１２４をパターニングしてもよい。あるいは、エピ側金属層１２４が、オーミックコンタクト金属層１２０を少なくとも部分的に被覆しつつ、アノード層１２２によって被覆された領域よりも小さい領域を被覆するように、エピ側金属層１２４をパターニングしてもよい。いくつかの実施形態では、エピ側金属層１２４が、アノード層１２２とオーミックコンタクト金属層１２０との間の抵抗量を著しく変化させない場合、エピ側金属層１２４は、オーミックコンタクト金属層１２０を部分的に被覆することができる。
いくつかの実施形態（例えば、図１Ｄおよび図１Ｅに関連して記載した実施形態）では、プロセスアライメント公差を可能にするために、エピ側金属層１２４の端縁が、アノード層１２２の端縁および／またはオーミックコンタクト金属層１２０の端縁から特定の距離に配置されるように、エピ側金属層１２４をパターニングしてもよい。例えば、ＶＣＳＥＬ１００のウエハの製造に関連するプロセスアライメント公差を可能にするために、エピ側金属層１２４を、アノード層１２２の端縁および／またはオーミックコンタクト金属層１２０の端縁から約１μｍ〜約３μｍの範囲の距離にてパターニングしてもよい。
いくつかの実施形態では、エピ側金属層１２４は、少なくとも部分的に誘電性パッシベーション／ミラー層１１８内に埋め込まれてもよい。図１Ｆおよび図１Ｇは、エピ側金属層１２４が誘電性パッシベーション／ミラー層１１８に埋め込まれたＶＣＳＥＬ１００の代替的な設計図である。ＶＣＳＥＬウエハ上のＶＣＳＥＬがアノード層１２２を共有している場合、所与のＶＣＳＥＬ１００のエピ側金属層１２４が、図１に示すように、ＶＣＳＥＬの端縁まで延在しないように、エピ側金属層１２４をパターニングしてもよい。あるいは、図１Ｇに示すように、ＶＣＳＥＬウエハ上のＶＣＳＥＬ１００が別個のアノード層１２２を有する場合、エピ側金属層１２４が所与の一対のＶＣＳＥＬ１００の間の領域を被覆するように、エピ側金属層１２４をパターニングしてもよい。換言すると、いくつかの実施形態では、カバー範囲を最大化し、および／またはウエハの反り補償に必要な膜応力を最小化するために、アノード層１２２の部分間の領域を完全に被覆するように、エピ側金属層１２４をパターニングしてもよい。
図１Ｆおよび図１Ｇに示すような設計を生成するために、いくつかの実施形態では、エピ側金属層１２４を製造プロセスの比較的初期に（例えば、分離材料１１６の形成に関連するイオン注入の前に）堆積させる場合、エピ側金属層１２４は、その後のイオン注入の障壁となり得る。従って、いくつかの実施形態では、エピ側金属層１２４を製造プロセスの比較的後期に（例えば、イオン注入後に）堆積させてもよい。
図１Ｆおよび図１Ｇに示される実施形態では、アノード層１２２と裏面カソード層１０２との間の寄生容量がより大きくなり、また、アノード層１２２の個々の部分間の寄生容量が大きくなる場合がある。この増加により、ＶＣＳＥＬの応答が遅くなり、かつ、個々のアノード層１２２の間の電気的クロストークが増加する可能性がある故に、変調速度が比較的高い用途では問題となり得る。例えば、ＶＣＳＥＬ１００アレイまたはＶＣＳＥＬ１００のアノード層１２２の一部と、アノード層１２２の部分の下のエピ側金属層１２４の一部と、について考える。ここで、アノード層１２２の部分の下のエピ側金属層１２４の部分は、アノード層１２２の部分の下ではない、エピ側金属層１２４の比較的大きな面積に電気的に接続されており、続いて、アノード層１２２の部分と裏面カソード層１０２との間のキャパシタンスが、（例えば、何らかのエピ側金属を有しない設計のキャパシタンスと比較して、）増加する。更に、アノード層１２２の第１部分の下のエピ側金属層１２４が、アノード層１２２の第２部分の下にあるエピ側金属層１２４の別の部分に電気的に接続されている場合、アノード層１２２の２つの部分の間における寄生容量を、（例えば、エピ側金属を有しない設計と比較して）大幅に増加させることができる。特に、アノード層１２２内に配置されたエピ側金属層１２４を有するＶＣＳＥＬ設計（例えば、図１Ａおよび図１Ｃに示される設計）は、このような設計がエピ側金属を有しないアノードとほぼ同じ領域および配置を有する故に、この問題に直面しない。
いくつかの実施形態では、アノード層１２２は、比較的厚い（例えば、１μｍ〜５μｍの）金メッキを含むことができる。純金は容易に変形し、かつエピ側金属層１２４の歪みを著しく減少させ得る故、いくつかの実施形態では、エピ側金属層１２４をＶＣＳＥＬ１００の任意のメッキ金属の下に配置することができる。
いくつかの実施形態では、ＶＣＳＥＬ１００のウエハが反らないように、エピタキシャル層１０６の圧縮歪みを補償するよう、エピ側金属層１２４を設計することができる。あるいは、ＶＣＳＥＬ１００のウエハが特定量の反りを経験するように（例えば、僅かな残留歪みが残るように）、エピタキシャル層１０６の圧縮歪みを部分的に補償または過補償するよう、エピ側金属層１２４を設計することができる。いくつかの実施形態では、過補償／補償不足の範囲は、エピタキシャル歪みを補償するのに必要な応力−厚さの約＋／−３０％以内であることができる。このような設計では、常に同じ方向に反って、最終的なウエハおよびデバイス構造の一部であるＶＣＳＥＬ１００の他の層の歪み等を補償する故に、有利となり得る。例えば、ＶＣＳＥＬウエハを真空チャック上に配置し、ＶＣＳＥＬウエハを表面まで引っ張るためのプロセスを実施するとき、ウエハ検査に関連する自動化されたハンドリングツールを使用するとき等、ＶＣＳＥＬウエハ間で結果として生じた同一の形状（例えば、凸状の反りではなく凹状の反り、凹状の反りではなく凸状の反り）を有することは、有利となり得る。このようにして、ＶＣＳＥＬ１００は、エピタキシャル層１０６によって導入される圧縮歪みを少なくとも部分的に補償するように設計され、それにより、ＶＣＳＥＬ１００の薄型化されたウエハが経験する反りの量を制御することができる。いくつかの実施形態では、エピ側金属層１２４は、（例えば、ＶＣＳＥＬウエハがほぼ平坦であるか、または特定量の反りを経験するように、）ＶＣＳＥＬ１００の別の層、例えば、誘電性パッシベーション／ミラー層１１８、ＶＣＳＥＬ１００の別の金属層等の歪みを少なくとも部分的に補償するように設計することもできる。
特に、従来のＶＣＳＥＬは、エピ側金属層１２４を含まない。換言すると、従来のＶＣＳＥＬは、ＶＣＳＥＬ１００のエピ側金属層１２４のような薄型化されたＶＣＳＥＬウエハの反り制御に関連する層を含まない。図２は、従来のＶＣＳＥＬ設計２００の断面図を示す図である。
いくつかの実施形態では、ＶＣＳＥＬ１００の設計は、基板層１０４を通じて光を放射する（即ち、底部放射）ＶＣＳＥＬに使用することができる。なぜなら、例えば、エピ側金属層１２４は、基板層１０４の非エピタキシャル側の金属層と同様に光を遮断しないからである。このような底部放射の場合、基板層１０４の非エピタキシャル側の誘電体層を使用することができるが、このような設計では、設計上の複雑さが増し、および／または、応力補償誘電体層の接着の維持に関連する課題により実施が困難である、付加的な反射防止コーティングが必要となるだろう。
図１Ａ〜図１Ｇに示す層の数および配置は、一例として提供されるものである。実際には、ＶＣＳＥＬ１００は、図１Ａ〜図１Ｇに示すよりも、更なる層、より少ない層、異なる層、異なるように配置された層、異なる厚さまたは相対的な厚さを有する層等を含むことができる。更に、図１Ａ〜図１Ｃ、図１Ｆおよび図１Ｇに関連するＶＣＳＥＬ設計は、単一のエミッタの断面図を示しているが、これらの設計は、（例えば、共通のアノードおよび基板側カソードを有するまたは有しない）エミッタのアレイに適用してもよい。付加的または代替的に、ＶＣＳＥＬ１００の層のセット（例えば、１層以上）は、ＶＣＳＥＬ１００の別の層のセットによって実行されるものとして記載した１つ以上の機能をそれぞれ実行することができる。
本明細書に記載のいくつかの実施形態は、薄型化されたＶＣＳＥＬウエハの反りを制御（例えば、低減、制御等）するためのＶＣＳＥＬ設計を提供することによって、ＶＣＳＥＬウエハの脆弱性を低減し、および／または（例えば、従来のＶＣＳＥＬ設計を有するＶＣＳＥＬウエハと比較して）破損のリスクを低減しつつ、薄型化されたＶＣＳＥＬウエハの取り扱い、輸送、試験等をより容易にする。
上記の開示は、図示および説明のために提示したものであり、網羅的であることを意図するものではなく、あるいは本発明を開示される正確な形式に限定することを意図するものでもない。上記の開示に照らして、変更および変形が可能であり、または実施形態の実践からの変更および変形が可能である。
特定の特徴の組み合わせが請求の範囲に列挙されおよび／または明細書に開示されているが、これらの組み合わせは可能な実施形態の開示を限定するものではない。実際には、これらの特徴の多くは請求の範囲に明確に列挙されていないおよび／または明細書に開示されていない方法で組み合わせてもよい。以下に列挙される各従属請求項は一つの請求項にのみ直接従属してよいが、可能な実施形態の開示は、各従属請求項と請求の範囲内の全ての他の請求項との組み合わせも含むものである。
本明細書で使用する要素、操作または指示は、特に明記されない限り、決定的または本質的と解釈されるべきである。また、冠詞「ａ」および「ａｎ」は１つ以上の要素を含むことが意図され、「１つ以上」と互換的に使用され得る。更に、本明細書で使用される「セット」とは、１つ以上の要素（例えば、関連要素、非関連要素、関連要素と非関連要素との組み合わせ等）を含むことが意図され、「１つ以上」と互換的に使用され得る。唯一の要素が意図される場合には、「１つ」または類似の用語が使用される。また、本明細書で使用する用語「有する（「ｈａｓ」，「ｈａｖｅ」，「ｈａｖｉｎｇ」）」等は、オープンエンデッドタームであることが意図されている。更に、語句「基づく」は、特に明記されない限り、「少なくとも部分的に基づく」を意味することが意図されている。

Claims (20)

  1. 垂直共振器面発光レーザ（ＶＣＳＥＬ）ウエハであって、
    基板層と、
    前記基板層上のエピタキシャル層と、
    前記ＶＣＳＥＬウエハを薄型化した後の前記ＶＣＳＥＬウエハの反りを制御するための歪補償層と、
    を含み、、
    前記歪補償層は、前記基板層のエピタキシャル側に配置され、かつ、
    前記歪補償層は、前記ＶＣＳＥＬウエハのエピタキシャル層内の圧縮歪みを少なくとも部分的に補償することによって、前記薄型化されたＶＣＳＥＬウエハの反りを制御する、ＶＣＳＥＬウエハ。
  2. 請求項１に記載のＶＣＳＥＬウエハであって、前記歪補償層は、約０．２μｍ〜約０．７μｍの範囲の厚さを有する金属層である、ＶＣＳＥＬウエハ。
  3. 請求項１に記載のＶＣＳＥＬウエハであって、前記歪補償層は、ニッケル−クロム（ＮｉＣｒ）層、プラチナ（Ｐｔ）層、またはクロム（Ｃｒ）層である、ＶＣＳＥＬウエハ。
  4. 請求項１に記載のＶＣＳＥＬウエハであって、前記歪補償層は、アノード層の部分の間に配置される、ＶＣＳＥＬウエハ。
  5. 請求項４に記載のＶＣＳＥＬウエハであって、前記歪補償層と前記アノード層の少なくとも一部との間の接着の促進に関連する接着層が、前記歪補償層と前記アノード層の少なくとも一部との間に配置される、ＶＣＳＥＬウエハ。
  6. 請求項５に記載のＶＣＳＥＬウエハであって、前記接着層は、約０．００５μｍ〜約０．０３μｍの範囲の厚さを有するチタン（Ｔｉ）層である、ＶＣＳＥＬウエハ。
  7. 請求項４に記載のＶＣＳＥＬウエハであって、前記歪補償層は、前記歪補償層に関連する電気抵抗を減少または最小化するために、前記アノード層の一部と部分的にオーバーラップしている、ＶＣＳＥＬウエハ。
  8. 請求項１に記載のＶＣＳＥＬウエハであって、前記歪補償層は、前記ＶＣＳＥＬウエハの表面の大部分を被覆している、ＶＣＳＥＬウエハ。
  9. 請求項１に記載のＶＣＳＥＬウエハであって、前記歪補償層は、誘電性パッシベーション／ミラー層に少なくとも部分的に埋め込まれている、ＶＣＳＥＬウエハ。
  10. 請求項１に記載のＶＣＳＥＬウエハであって、前記歪補償層は、前記ＶＣＳＥＬウエハのＶＣＳＥＬによって光を放出する開口部を含むようにパターニングされている、ＶＣＳＥＬウエハ。
  11. 請求項１０に記載のＶＣＳＥＬウエハであって、前記歪補償層の厚さは、前記歪補償層によって提供され、前記開口部によって引き起こされる、歪補償の減少を補償するように選択される、ＶＣＳＥＬウエハ。
  12. 請求項１に記載のＶＣＳＥＬウエハであって、前記歪補償層は、前記歪補償層の応力−厚さの積に基づく歪補償を提供する、ＶＣＳＥＬウエハ。
  13. 請求項１に記載のＶＣＳＥＬウエハであって、前記歪補償層の一体化された応力−厚さの積は、少なくとも約４００メガパスカル−メートル（ＭＰａ−ｍ）である、ＶＣＳＥＬウエハ。
  14. 請求項１に記載のＶＣＳＥＬウエハであって、前記ＶＣＳＥＬウエハのＶＣＳＥＬは、底部放射ＶＣＳＥＬである、ＶＣＳＥＬウエハ。
  15. 垂直共振器面発光レーザ（ＶＣＳＥＬ）であって、
    基板層と、
    前記基板層上のエピタキシャル層と、
    薄型化されたＶＣＳＥＬウエハのエピタキシャル層の圧縮歪みを少なくとも部分的に補償することによって前記薄型化されたＶＣＳＥＬウエハの反りを制御するための歪補償層と、
    を含み、
    前記歪補償層は、前記基板層のエピタキシャル側のアノード層の部分の間に配置され、または、
    前記歪補償層は、前記基板のエピタキシャル側の誘電性パッシベーション／ミラー層に少なくとも部分的に埋め込まれている、ＶＣＳＥＬ。
  16. 請求項１５に記載のＶＣＳＥＬであって、前記歪補償層は、約０．２μｍ〜約０．７μｍの範囲の厚さを有する金属層である、ＶＣＳＥＬ。
  17. 請求項１５に記載のＶＣＳＥＬであって、前記歪補償層は、ニッケル−クロム（ＮｉＣｒ）層、プラチナ（Ｐｔ）層、またはクロム（Ｃｒ）層である、ＶＣＳＥＬ。
  18. 請求項１５に記載のＶＣＳＥＬであって、前記歪補償層は、ＶＣＳＥＬウエハの表面の大部分を被覆している、ＶＣＳＥＬ。
  19. 請求項１５に記載のＶＣＳＥＬであって、前記歪補償層は、前記ＶＣＳＥＬによって光を放出する開口部を含むようにパターニングされている、ＶＣＳＥＬ。
  20. 面発光レーザの薄型化されたウエハであって、
    基板層上のエピタキシャル層と、
    前記薄型化されたウエハのエピタキシャル層の圧縮歪みを少なくとも部分的に補償することによって、前記薄型化されたウエハの反りを制御するための歪補償層と、
    を含み、
    前記歪補償層は、前記基板層のエピタキシャル側に配置され、かつ、
    前記歪補償層は、
    前記薄型化されたウエハのアノード層の部分の間に配置されるか、または、
    前記薄型化されたウエハの誘電性パッシベーション／ミラー層に少なくとも部分的に埋め込まれるか、
    のうちの一方である、面発光レーザの薄型化されたウエハ。
JP2018051944A 2017-10-18 2018-03-20 垂直共振器面発光レーザウエハ、垂直共振器面発光レーザ、面発光レーザの薄型化されたウエハ Active JP6840103B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/787,029 2017-10-18
US15/787,029 US10205303B1 (en) 2017-10-18 2017-10-18 Vertical-cavity surface-emitting laser thin wafer bowing control

Publications (3)

Publication Number Publication Date
JP2019075529A true JP2019075529A (ja) 2019-05-16
JP2019075529A5 JP2019075529A5 (ja) 2019-06-20
JP6840103B2 JP6840103B2 (ja) 2021-03-10

Family

ID=61912970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018051944A Active JP6840103B2 (ja) 2017-10-18 2018-03-20 垂直共振器面発光レーザウエハ、垂直共振器面発光レーザ、面発光レーザの薄型化されたウエハ

Country Status (7)

Country Link
US (1) US10205303B1 (ja)
EP (1) EP3474393B1 (ja)
JP (1) JP6840103B2 (ja)
KR (1) KR102248153B1 (ja)
CN (1) CN109687285B (ja)
IL (1) IL258227A (ja)
TW (1) TWI686025B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023522559A (ja) * 2019-03-01 2023-05-31 ヴィクサー， インコーポレイテッド ３Ｄ及びＬｉＤＡＲセンシングモジュール

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720756B2 (en) 2017-04-04 2020-07-21 Rayir, Co. Vertical cavity surface emitting laser and method for manufacturing same
US11728620B2 (en) * 2017-12-27 2023-08-15 Princeton Optronics, Inc. Semiconductor devices and methods for producing the same
US11283240B2 (en) * 2018-01-09 2022-03-22 Oepic Semiconductors, Inc. Pillar confined backside emitting VCSEL
US11233377B2 (en) * 2018-01-26 2022-01-25 Oepic Semiconductors Inc. Planarization of backside emitting VCSEL and method of manufacturing the same for array application
US11245249B2 (en) * 2018-03-01 2022-02-08 Ricoh Company, Ltd. Reflector, surface emitting laser, method for manufacturing reflector, and method for manufacturing surface emitting laser
CN112787215A (zh) 2019-11-11 2021-05-11 隆达电子股份有限公司 垂直共振腔面射型激光装置
CN111211483B (zh) * 2020-03-04 2021-12-21 常州纵慧芯光半导体科技有限公司 一种垂直腔面发射激光器及其制造方法与应用
US11532923B2 (en) * 2020-07-20 2022-12-20 National Taiwan University Vertical-cavity surface emitting laser for emitting a single mode laser beam
TWI749647B (zh) * 2020-07-20 2021-12-11 國立臺灣大學 用以產生單一模態的雷射光的垂直共振腔面射型雷射裝置
DE102021116861A1 (de) 2021-06-30 2023-01-05 Trumpf Photonic Components Gmbh Verfahren zur Herstellung eines Halbleiterbauteil und solch ein Halbleiterbauteil
TWI832589B (zh) * 2022-11-30 2024-02-11 晶呈科技股份有限公司 雷射二極體及雷射二極體製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310534A (ja) * 2005-04-28 2006-11-09 Nec Corp 半導体積層構造および半導体光素子
JP2007524253A (ja) * 2004-02-25 2007-08-23 アジレント・テクノロジーズ・インク 半導体デバイスの酸化物に起因する欠陥を低減するための歪み補償構造
JP2013062354A (ja) * 2011-09-13 2013-04-04 Hamamatsu Photonics Kk 半導体発光素子
US20150255955A1 (en) * 2014-03-04 2015-09-10 Princeton Optronics Inc. Processes for Making Reliable VCSEL Devices and VCSEL arrays
US20170063035A1 (en) * 2015-08-31 2017-03-02 Avago Technologies General Ip (Singapore) Pte. Ltd Back-side-emitting vertical cavity surface emitting laser (vcsel) wafer bonded to a heat-dissipation wafer, devices and methods
US20170162522A1 (en) * 2015-07-01 2017-06-08 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594751A (en) 1995-06-26 1997-01-14 Optical Concepts, Inc. Current-apertured vertical cavity laser
US5719891A (en) 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
EP0905835A1 (en) 1997-09-26 1999-03-31 Xerox Corporation Independently addressable vertical cavity surface emitting laser arrays with buried selectively oxidized native oxide aperture
WO2002084829A1 (en) 2001-04-11 2002-10-24 Cielo Communications, Inc. Long wavelength vertical cavity surface emitting laser
US7257141B2 (en) 2003-07-23 2007-08-14 Palo Alto Research Center Incorporated Phase array oxide-confined VCSELs
JP4058635B2 (ja) 2003-09-18 2008-03-12 セイコーエプソン株式会社 面発光型半導体レーザおよびその製造方法
US7286584B2 (en) 2004-04-30 2007-10-23 Finisar Corporation Carrier bonded 1550 nm VCSEL with InP substrate removal
CA2581614A1 (en) 2004-10-01 2006-04-13 Finisar Corporation Vertical cavity surface emitting laser having multiple top-side contacts
US7638810B2 (en) 2005-09-09 2009-12-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. GaN laser with refractory metal ELOG masks for intracavity contact
JP5037835B2 (ja) 2006-02-28 2012-10-03 キヤノン株式会社 垂直共振器型面発光レーザ
TWI485863B (zh) * 2006-09-06 2015-05-21 Univ Illinois 半導互連及奈米薄膜中用於可延伸電子元件之控制彎曲結構
WO2009133966A1 (en) * 2008-05-02 2009-11-05 Ricoh Company, Ltd. Vertical cavity surface emitting laser device, vertical cavity surface emitting laser array, optical scanning apparatus, image forming apparatus, optical transmission module and optical transmission system
CN101685942A (zh) * 2008-09-27 2010-03-31 中国科学院上海微系统与信息技术研究所 InAsP/InGaAsP量子阱为有源层的垂直腔面发射激光器及方法
EP2251897B1 (en) 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
JP5489576B2 (ja) 2009-07-31 2014-05-14 キヤノン株式会社 面発光レーザ、面発光レーザアレイ、および光学機器
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
US20130099357A1 (en) 2011-10-21 2013-04-25 Rytis Dargis Strain compensated reo buffer for iii-n on silicon
US20170148747A1 (en) 2015-07-01 2017-05-25 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007524253A (ja) * 2004-02-25 2007-08-23 アジレント・テクノロジーズ・インク 半導体デバイスの酸化物に起因する欠陥を低減するための歪み補償構造
JP2006310534A (ja) * 2005-04-28 2006-11-09 Nec Corp 半導体積層構造および半導体光素子
JP2013062354A (ja) * 2011-09-13 2013-04-04 Hamamatsu Photonics Kk 半導体発光素子
US20150255955A1 (en) * 2014-03-04 2015-09-10 Princeton Optronics Inc. Processes for Making Reliable VCSEL Devices and VCSEL arrays
US20170162522A1 (en) * 2015-07-01 2017-06-08 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers
US20170063035A1 (en) * 2015-08-31 2017-03-02 Avago Technologies General Ip (Singapore) Pte. Ltd Back-side-emitting vertical cavity surface emitting laser (vcsel) wafer bonded to a heat-dissipation wafer, devices and methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023522559A (ja) * 2019-03-01 2023-05-31 ヴィクサー， インコーポレイテッド ３Ｄ及びＬｉＤＡＲセンシングモジュール
US12007504B2 (en) 2019-03-01 2024-06-11 Vixar, Inc. 3D and LiDAR sensing modules
JP7522209B2 (ja) 2019-03-01 2024-07-24 ヴィクサー， インコーポレイテッド ３Ｄ及びＬｉＤＡＲセンシングモジュール

Also Published As

Publication number Publication date
US10205303B1 (en) 2019-02-12
JP6840103B2 (ja) 2021-03-10
EP3474393A1 (en) 2019-04-24
TW201917967A (zh) 2019-05-01
KR20190043445A (ko) 2019-04-26
KR102248153B1 (ko) 2021-05-04
TWI686025B (zh) 2020-02-21
CN109687285A (zh) 2019-04-26
EP3474393B1 (en) 2021-06-30
CN109687285B (zh) 2020-03-31
IL258227A (en) 2018-05-31

Similar Documents

Publication Publication Date Title
JP6840103B2 (ja) 垂直共振器面発光レーザウエハ、垂直共振器面発光レーザ、面発光レーザの薄型化されたウエハ
US11482839B2 (en) Variable emission area design for a vertical-cavity surface-emitting laser array
US10630048B2 (en) Electrically isolating adjacent vertical-emitting devices
US8995485B2 (en) High brightness pulsed VCSEL sources
US7949024B2 (en) Multibeam arrays of optoelectronic devices for high frequency operation
US8435815B2 (en) Surface-emitting semiconductor laser and manufacturing method thereof
US20220209506A1 (en) Methods for forming a vertical cavity surface emitting laser device
US20220393433A1 (en) Surface emission laser, surface emission laser array, electronic equipment, and surface emission laser manufacturing method
US8175128B2 (en) Semiconductor laser element and semiconductor laser device
US11329453B2 (en) Surface emitting laser
US8183649B2 (en) Buried aperture nitride light-emitting device
US20070153863A1 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
US7440481B2 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
US7382813B2 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
TWI781739B (zh) 垂直腔面射型雷射及其形成方法
EP3422496A1 (en) Vertical-cavity surface-emitting laser thin wafer bowing control
US20070133641A1 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
JP2016018943A (ja) 面発光レーザアレイ及びレーザ装置
JP2006339419A (ja) 面発光型半導体レーザおよびその製造方法
KR20200047047A (ko) 수직 공동 표면 방출 레이저

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210216

R150 Certificate of patent or registration of utility model

Ref document number: 6840103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250