JP2007524253A - 半導体デバイスの酸化物に起因する欠陥を低減するための歪み補償構造 - Google Patents

半導体デバイスの酸化物に起因する欠陥を低減するための歪み補償構造 Download PDF

Info

Publication number
JP2007524253A
JP2007524253A JP2007500942A JP2007500942A JP2007524253A JP 2007524253 A JP2007524253 A JP 2007524253A JP 2007500942 A JP2007500942 A JP 2007500942A JP 2007500942 A JP2007500942 A JP 2007500942A JP 2007524253 A JP2007524253 A JP 2007524253A
Authority
JP
Japan
Prior art keywords
layer
strain compensation
strain
oxide
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007500942A
Other languages
English (en)
Inventor
タンドン,アシシュ
リアリー,マイケル・ハワード
タン,マイケル・レン,タイ
チャン,イン‐ラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2007524253A publication Critical patent/JP2007524253A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

歪み補償構造(112)は、酸化物形成層(106)に隣接する歪み補償層(104)を含む。歪み補償層(104)は、酸化物形成層(106)の少なくとも一部の酸化による格子パラメーラの変化を補正するものである。
【選択図】 図2

Description

特定用途向け集積回路(ASIC)やトランジスタといった半導体ベースのデバイス、及びレーザー等の発光デバイスの多くは、その構造の一部に酸化材料層が使用されている。例えば、垂直共振器型面発光レーザー(VCSEL)は、光及び/又は電流の閉じ込めを実現するために酸化させた半導体層を含む場合がある。ASICは、デバイス中に電気絶縁を実施するために酸化膜を含む場合がある。
VCSELのような半導体ベースの発光デバイスは、基板上に半導体材料層をエピタキシャル成長させることにより形成される。VCSELにおいては、容易に酸化する元素をかなりの量含有する半導体材料層を酸化させることにより酸化膜を形成することができる。例えば、アルミニウム(Al)は半導体材料層へとしばしば加えられる元素で、これによりアルミニウムを含有した層の酸化が促進される。一般に、酸化アルミニウム層を形成するためには、アルミニウム含有半導体層が成膜され、その後水蒸気の含有量が高い雰囲気等の酸化雰囲気中で加熱される。酸化雰囲気は相当量のアルミニウムを含有するあらゆる材料の露出領域を酸化するものである。
アルミニウム含有層が始めに半導体材料層として成膜される場合、これは一般に、その層が形成される基板に対して、格子整合するように、又は擬似格子整合するように成膜される。半導体材料層のエピタキシャル成長という状況においては、擬似格子整合成長とは、圧縮又は引張力による歪みを持つ半導体材料層に関連するものであり、従ってその格子パラメータは基板材料の格子パラメータに準じる。アルミニウム含有層が基板と格子整合するように形成されたのか、擬似格子整合するように形成されたのかには関わりなく、層の酸化後にはアルミニウム含有層の格子パラメータは変化する。残念なことに、アルミニウム含有層の酸化後の格子パラメータ変化により、この層が基板及び隣接層に対してひずむことになってしまうのである。歪みは半導体層間の格子パラメータの違いのせいで生じる。この歪みにより、酸化膜中に点欠陥及び他の格子変形が生じるのである。これらの欠陥は結晶構造中へも進行する可能性がある。例えば、VCSELの場合、歪みにより酸化膜中に生じたこれらの欠陥が、VCSELの活性領域を形成する材料層へも進行し、これによってVCSELの光学性能が劣化してしまう場合がある。更に、VCSELの場合、発光デバイスに電気バイアスがかけられている状態においては、これらの欠陥の進行が加速するのである。
従って、半導体層を酸化させた場合に生じる欠陥を低減することが望ましいのである。
本発明は、酸化半導体層に歪み補償構造を提供するものである。歪み補償構造は、酸化物形成層に隣接する歪み補償層を含む。歪み補償層は、酸化物形成層の少なくとも一部の酸化による格子パラメータの変化を補正するものである。
本発明は、更に、電荷注入に呼応して光を生じるように構成された活性領域及び活性領域へと電荷を送るように配置された電流閉じ込め構造を含む発光デバイスをも提供するものである。電流閉じ込め構造は酸化物形成層に隣接する歪み補償層を含んでいる。
本発明は、更に、歪み補償構造を製作する方法を提供するものであり、方法は基板を設けるステップと、基板上に第一の半導体材料の歪み補償層を形成するステップと、基板上に第二の半導体材料の酸化物形成層を歪み補償層と近接させて形成するステップと、酸化物形成層の少なくとも一部を酸化させるステップとを含んでいる。
本発明は、添付図を参照することにより、より深く理解することができる。図中の要素は必ずしも一定の縮尺で描かれたものではなく、本発明の原理をより明らかに説明することに重点を置いたものである。更に、図中、複数の図を通じて対応する要素には同様の符号が付けられている。
図1は、歪み補償構造112を組み込んだ半導体デバイス100の一例を示す側面図である。歪み補償構造112は、歪み補償層104及び歪み補償層104に隣接して基板上に形成された酸化物形成層106を含む。歪み補償構造112は、随意選択として酸化物形成層106に隣接する追加歪み補償層108を含んでいても良い。歪み補償層104及び酸化物形成層106の形成には、多数の異なる半導体材料を利用することができる。図1に描かれた半導体デバイス100においては、基板102の半導体材料はガリウムヒ素(GaAs)であり、歪み補償層104の半導体材料はガリウムインジウムリン(GaInP)であり、酸化物形成層106の半導体材料はアルミニウム含有率の高いアルミニウムガリウムヒ素(AlGaAs)である。層104及び106の厚さは臨界厚を超えないように十分に薄くなければならない。臨界厚とは、材料の格子パラメータの不整合により結晶欠陥が生じ始める厚さのことである。
歪み補償層104は格子不整合を持つように形成されているもので、例えば、基板102及び酸化物形成層106に対して圧縮又は引張する形で歪んでいる。歪み補償層104における格子不整合は、酸化物形成層106の少なくとも一部が酸化した場合に生じる格子パラメータ変化により誘引されるであろう歪みを補償するものである。歪み補償層104の材料の組成を慎重に選択することにより、完成した半導体デバイス100中の最終的な歪みが、酸化物形成層106の少なくとも一部の酸化により生じる欠陥を最少化するものとなるように設計することが可能である。例えば、歪み補償層104は、酸化物形成層106の少なくとも一部の酸化によりデバイス100中に生じた歪みを補償するために、圧縮状態又は引張状態に形成することができる。
III族副格子上のインジウム48%及びガリウム52%のGaInPから形成された歪み補償層104は、GaAs基板102と格子整合する。歪み補償層104中のインジウム量を例えば約50%に増加し、ガリウム量を例えば約50%へと低減した場合、GaInPの格子定数はGaAs基板のそれよりも大きくなる。この組成とした場合、インジウム50%の歪み補償層104には圧縮性の歪み応力がかかる。同様に、GaAs基板上に成膜した、ガリウム比率が例えば約52%よりも大きく、インジウム比率が例えば約48%よりも小さい歪み補償層104には、引張性の歪み応力がかかる。GaInP歪み補償層104を形成するインジウムとガリウムの相対量を制御することにより、歪みの種類と度合いを制御することができるのである。このように、酸化物形成層106の少なくとも一部の酸化により生じる歪みを補償することができる。
歪んだ層は一般に、点欠陥の進行を阻止する。従って、歪み補償層104は更に、酸化物形成層106の少なくとも一部の酸化により生じ得る点欠陥が、半導体デバイス100中の他の層に進行していかないように阻止することもできる。このように、点欠陥を歪み補償層104に閉じ込め、半導体デバイス100の活性の発光部分(図示せず)への進行を阻止することができるものである。
完成デバイス100中の歪み制御を更に行うために、追加歪み補償層108を形成することができる。更に、図1に示した歪み補償層104は酸化物形成層106の形成前に成膜されているが、層104及び106は、逆の順序で成膜することもできる。成膜順序は完成デバイスに望まれる特性による。歪み補償層104及び108、そして酸化物形成層106を成膜する材料によっては、歪み補償層104及び酸化物形成層106間の界面110の特性が酸化物形成層106及び歪み補償層108間の界面114の特性とは異なることになる。酸化物形成層106の形成前に歪み補償層104を形成すると、酸化物形成層106を形成した後に歪み補償層104を形成した場合とは異なる効果が完成デバイス100に得られる。それは、歪み補償層104及び酸化物形成層106間の界面110が、酸化物形成層106及び歪み補償層108間の界面114と異なっているためである。
例えば、ヒ素ベースの半導体層をリン化物ベースの半導体層に隣接させて成膜する場合、それらの間の界面は、有機金属化学気相成長法(MOCVD)を用いて成膜すると、一般にある程度のヒ素及びリン化物ベース材料の混合物を含むことになる。この異なる材料の混合は、界面における4元材料の形成に繋がる。この4元界面層の組成及び厚さは、ヒ素及びリン化物ベース半導体層の成膜及び切換順序による。例えば、わずかに歪んだGa1-xInxP(x〜0.5)をAlxGa1-xAs(x>0.8)酸化物層の歪み補償に用いる場合、InGaP/AlGaAs界面にはAlInGaAsP中間層ができる可能性がある。AlGaAs層が2つのGaInP層で挟まれている構造においては、下側GaInP(AlGaAs層よりも先に成膜されたもの)及びAlGaAs層間の界面は、AlGaAs及び上側GaInP(AlGaAs層よりも後に成膜されたもの)間の界面よりも厚いAlInGaAsP層を含んでいる。その理由は、代表的なMOCVD成長温度においてはGaInPがAlGaAsよりも高い解離速度を持っているという点である。この結果、上から数層の単分子層中のリン原子の一部が、In及びGa原子とより安定的で強固な結合を作る傾向を持つヒ素原子(上にあるAlGaAs層からのもの)によって置き換えられるのである。
次に図2を参照しつつ本発明の歪み補償構造を採用した発光デバイス例について説明する。図2に示した発光デバイスは、VCSELである。しかしながら、この歪み補償構造を他の発光デバイス又は非発光デバイスに導入することは可能である。VCSELは、一般に分布型ブラッグリフレクタ(DBR)又はブラグミラーとして公知の、垂直積層されたミラー間に挟まれた活性領域を含んでいる。活性領域は一般に、光を発生する量子井戸を含む。量子井戸はバンドギャップエネルギーの異なる半導体材料の薄膜から構成されている。必要とされる反射率を得るために、各DBRを構成する半導体又は誘電体層の数は非常に多くなる場合がある。VCSELは活性領域で生成された光を、他方のミラーよりも低い反射率を持つミラーを通じて放射する。光はVCSELの半導体表面の比較的に小さな領域から、活性領域の直接上又は下に向かって出力される。
図2は、基板220上に、基板側分布型ブラッグリフレクタ(DBR)230、活性層212及び遠隔側DBR232を順番にエピタキシャル成長したものからなるVCSEL200の側面概略図である。一実施例においては、遠隔側DBR232は歪み補償構造112を含んでおり、基板の半導体材料は単結晶ガリウムヒ素である。図2に示した構造体は、代わりにインジウムリン(InP)基板上に幾つかの層の材料を変えて形成することもできる。更に、歪み補償構造112は代わりに、又は加えて遠隔側DBR232中に設けても良い。
DBR230及び232の各々は、複数の層対から構成されている。各層対は屈折率の高い材料の層と屈折率の低い層からなる。層の材料は活性領域212において発生する光の波長に対して光学的に透明である。基板側DBR230の層対の例として、高屈折率材料層234及び低屈折率材料層236を示した。各層は、層の材料中の活性領域212において生成される光の波長の4分の1に等しい厚さ(例えばtb=λ/4nb、ここでtbは層の厚さ、λは活性領域で生じる光の真空波長、そしてnbは層材料の屈折率)を有する。
図示した例においては、DBR230及び232はいずれもドーピングされた半導体材料から作られており、従ってこれらは導電性である。非導電性DBRを採用した実施例においては、そのようなDBRは誘電体材料から作られる。更に図示した例においては、層236の低屈折率半導体材料はアルミニウム含有率の高いアルミニウムガリウムヒ素であり、層234の高屈折率半導体材料はアルミニウム含有率の低いアルミニウムガリウムヒ素である。図2に示した層対の数は、図を明確に示すために数を著しく減らして図示したものである。実際のVCSELにおいては、層対の数は、活性領域212中で生成される光の波長において、基板側DBR230及び遠隔側DBR232の反射率を、それぞれ約99%及び約95%よりも大きくするに十分な数である。また、DBRの各々は層対に加え、低屈折率材料の追加層からなる。
活性層212は基板側クラッド層216及び遠隔側クラッド層218間に挟まれた量子井戸構造214からなる。量子井戸構造214は、量子井戸層とは異なる材料のそれぞれの障壁層(図示せず)の間に挟まれた少なくとも1つの量子井戸層(図示せず)からなる。差動利得を高めるために活性層材料にドーパントを添加することもできる。
基板側クラッド層216及び遠隔側クラッド層218は、アルミニウムの比率が約0.2〜約0.8(例えば、AlxGa1-xAsにおいて、Xが0.2以上で0.8以下である。)であるアルミニウムガリウムヒ素(AlGaAs)の層である。xの代表的な値は0.4である。クラッド層及び活性領域層の総厚は、クラッド層材料中の量子井戸構造214において生成される光の約1波長分、例えばtc=λ/ncであり、ここでtcは空洞(クラッド層及び活性層)の厚さ、λは量子井戸構造中で生成される光の波長、そしてncは空洞層を含むAlGaAsの有効屈折率である。これらのクラッド層は逆の導電型を持つようにドーピングされている。
一般に、n型にドーピングされたクラッド層に隣接するDBRの半導体材料はn型にドーピングされ、p型にドーピングされたクラッド層に隣接するDBRの半導体材料はp型にドーピングされており、これは即ち、DBRの材料は隣接するクラッド層と同じ導電型を持っているということである。ある対象波長においては、p型材料からなるDBRの自由キャリヤ損失特性は、n型材料からなるDBRと比べて劣っている。このような構造においては、両方のDBR230及び232の半導体材料に、相互に同じ導電型(例えばn型)を持たせることができるようにトンネル接合構造(図示せず)を採用することで、両方のDBRに卓越した光学及び電気特性を持たせることができる。代わりにn型自由キャリヤ損失の方がp型自由キャリヤ損失に劣っている場合には、逆にすれば良い。
基板側DBR230、活性領域212、及び遠隔側DBR232は集合的に、活性層212において生成される光の波長で共鳴する光空洞250を構成している。
遠隔側DBR232は、この例においてはアルミニウム含有量の高い酸化物形成層106を含んでいる。酸化物形成層106は歪み補償層104及び108の間に挟まれ、歪み補償構造体112を構成している。この例においては、2つの歪み補償層が描かれている。しかしながら、デバイスの特性によってはより多数の、又はより少数の歪み補償層が形成されていても良い。この例においては、歪み補償層104及び108の各々は、ガリウムインジウムリン(Ga1-xInxP、ここでx〜0.5)、そして酸化物形成層106はアルミニウム含有量の高いアルミニウムガリウムヒ素(AlGaAs)を含む。一般に、x〜0.96としたAlxGa1-xAsが酸化物形成層106に利用されるが、しかしながらこの組成は異なっていても良い。例えば、歪み補償層104及び108中のインジウム含有量は約0.45から0.55とすることができ、酸化物形成層106中のアルミニウム含有量は約0.90から0.98とすることができる。更に、歪み補償層104及び108はデバイス設計パラメータに応じて引張又は圧縮させて成膜することができる。歪み補償層104及び108は、酸化物形成層106が電流閉じ込め構造を形成するために酸化された場合に生じる歪みの効果に対して反対の作用の歪み補償を提供するものである。
基板220、基板側DBR230、活性層212、及び遠隔側DBR232からなる層構造体が製作された後、遠隔側DBR232の一部分と歪み補償構造112の一部分がエッチング除去されてメサ238が作られる。注入により、又は上にある層の1つをアンダーカットすることにより、このメサ238中に更なる電流閉じ込め構造を形成することができる。例えば、イオンをメサ238中へと選択的に注入し、メサの導電性を実質的な中心にあるほとんどわずかな導電性領域において低下させることができる。メサ238の導電性は、導電性領域内においては実質的に変わることなく残される。
メサ238が形成された後、VCSELは酸化雰囲気(例えば、水蒸気含有量の高い雰囲気)中で加熱される。酸化雰囲気は全AlGaAs層の露出領域を酸化するもので、この酸化はメサ側面から中に向かって放射状に進行する。しかしながら、酸化は他のAlGaAs層よりも酸化物形成層106中で実質的により高速に進行する。酸化処理の終わりにおいては、酸化物形成層106の大部分が酸化され、導電性領域248を取り囲む酸化アルミニウムの幅広の環状領域が形成されている。酸化アルミニウムは、ドーピングされたAlGaAsよりも大幅に低い導電性を持つ。導電性領域248における高アルミニウムAlGaAsは酸化されずに残されるため、この導電性領域の光学及び電気特性には実質的に変化が無い。残りのAlGaAs層は、それらの外周の狭い環状領域のみが酸化されている。
酸化物形成層の酸化により画定される導電性領域(例えば248)の面積は、メサ238の面積よりも小さい。VCSEL200の作動中、レーザー電流はこの導電性領域248へと閉じ込められる。レーザー電流は導電性領域から活性領域212へと入る。電流拡散は相対的に小さいため、活性領域における電流密度は高い。非常に高い電流密度はVCSELの閾値電流を低下させる。
VCSEL200の全ての層は、熱力学的に安定した条件下において相互に格子整合した状態で成膜される。この状態を熱力学的平衡と言う。しかしながら、酸化物形成層106が上述のように酸化されると、その酸化ステップにより層106の酸化材料の結晶特性が変化することで、層106が熱力学的平衡状態から外れてしまい、更には隣接層に対する層106の酸化材料の格子パラメータが変化してしまう。層106の酸化部分の格子パラメータの変化に起因して点欠陥及び格子変形が形成され、VCSEL構造全体へと進行してしまう。点欠陥密度はVCSEL200の結晶構造を構成する異なる層の組成及び化学的性質に応じて異なる平衡値を持つ。歪み補償層104及び108の組成が、歪んだ酸化膜と共に、酸化物形成層106酸化後の完成デバイスの最終的な歪みの状態を決定する。歪み補償層104及び108は、酸化後の最終的な歪みを低減することにより、酸化に起因して生じる点欠陥の数を低減する。歪み補償層104及び106は、酸化物形成層106を歪みにさらししておくことにより、酸化膜が形成された後の歪みが、歪み補償層104及び108が無い場合と比べて少なくなるようにしている。この結果、歪み補償層104及び108は、酸化に起因する点欠陥数を低減し、更にできてしまった点欠陥の進行を制約するのである。
上部発光デバイスを作るために、少なくとも1つの金属層からなる基板側接触層240が基板220の表面、又はメサをエッチングすることにより基板側DBR230の上部へと設けられる。遠隔側接触層242が、遠隔側DBR232の露出面上に設けられ、光出射ポート244を画定するようにエッチングされる。光射出ポート244は導電性領域248に対して半径方向にアライメントされている。遠隔側接触層242は少なくとも1つの金属層からなるもので、金属層と遠隔側DBR232との接触抵抗を低減するために、高濃度にドーピングされたp型半導体材料からなる少なくとも1つの層を更に含んでいても良い。先にも述べたように、VCSELは上部をn型、底部をp型に作ることも可能である。更には、底部発光デバイスを作るために光出射ポートを底部接触240中に作ることも可能である。代わりに、光の開口ポートを不要とするためにメサのエッチング後に金属を下側DBR230の上部に形成しても良い(このような構成とした場合、光経路中に金属が無くなる)。
ここで以下に歪み補償構造を製作する、及び光の生成を実施するための本発明に基づく方法の一例を、図3及び図4に基づいて説明する。方法の説明においては、そのプロセスにおける特定の段階を説明するが、他の実施例も可能であることは言うまでも無い。更には、一部のプロセスは示したものとは異なる順序で実行することができるものである。例えば、それらのプロセスをほぼ同時に、又は逆の順序で実施することが可能である。
図3は歪み補償構造を製作するための本発明に基づく方法を説明するものである。ブロック302において、基板が形成される。ブロック304においては、基板上に第一の半導体材料からなる歪み補償層が形成される。これは第一の半導体材料の層を基板の上方又は上に設けることにより実施することができる。
ブロック306においては、第二の半導体材料からなる酸化物形成層が歪み補償層に近接して形成される。これらの歪み補償層及び酸化物形成層が、集合的に歪み補償構造を形成するのである。歪み補償層の第一の半導体材料は、例えば、ガリウムインジウムリンとすることができ、酸化物形成層の第二の半導体材料は、例えば、アルミニウム含有比が約0.90〜0.98と高いアルミニウムガリウムヒ素とすることができる。
歪み補償層は、酸化物形成層の少なくとも一部の酸化により生じる格子パラメータ変化を補償するために、圧縮又は引張状態で形成することができる。
ブロック308においては、更なる歪み補償層が随意選択により酸化物形成層上に形成される。この更なる歪み補償層は、第一の歪み補償層を形成した第一の半導体材料から形成することができる。更なる歪み補償層は、第一の歪み補償層と同じ、又は異なる組成を用いて形成することができる。
ブロック310においては、酸化物形成層の少なくとも一部が酸化され、これにより酸化物形成層の格子パラメータが変化する。1つ又は複数の歪み補償層は、引張力又は圧縮力を提供することにより、酸化物形成層の酸化後に、酸化物形成層の格子パラメータにおける変化を補償すると共に、点欠陥の障壁層として作用するものである。
図4は、光を発生させるための本発明に基づく方法400を説明するものである。ブロック402においては、光空洞が形成される。ブロック404においては、活性領域が光空洞中に設けられ、ブロック406において歪み補償構造が形成される。ブロック406はブロック408、410、412及び414を含んでいる。ブロック408においては、第一の半導体材料からなる歪み補償層が形成される。
ブロック410においては、酸化物形成層が歪み補償層上に形成される。ブロック412においては、追加歪み補償層が酸化物形成層上に形成される。ブロック414においては、酸化物形成層の少なくとも一部が酸化されることにより電流閉じ込め構造が形成される。
ブロック416においては、電流が電流閉じ込め構造を通じて活性領域へと注入され、活性領域が光を発生させる。
本開示内容は本発明を説明目的の実施例を用いて詳細に説明したものである。しかしながら、本発明は添付の請求項により定義されるものであり、開示した特定の実施例に限定されるものではないことは明らかである。
歪み補償構造の側面概略図である。 本発明に基づく垂直共振器型面発光レーザーの側面概略図である。 歪み補償構造を作るための本発明に基づく一手法を説明するフローチャートである。 光を生成するための本発明に基づく一手法を説明するフローチャートである。
符号の説明
102 基板
104、108 歪み補償層
106 酸化物形成層
112 歪み補償構造
200 発光デバイス
212 活性領域
248 電流閉じ込め構造

Claims (10)

  1. 注入された電荷に呼応して光を生成するように構成された活性領域と、
    電荷を前記活性領域へと向けるように配置され、酸化物形成層に隣接する歪み補償層を含む電流閉じ込め構造と
    を具備した発光デバイス。
  2. 前記電流閉じ込め構造が、前記酸化物形成層に隣接する更なる歪み補償層を具備し、前記酸化物形成層が前記歪み補償層の間に挟まれている請求項1に記載の発光デバイス。
  3. 前記歪み補正層が、ガリウム、インジウム,及びリンを含むものである請求項1に記載の発光デバイス。
  4. 前記酸化物形成層が、アルミニウム、ガリウム、及びヒ素を含むものである請求項1に記載の発光デバイス。
  5. 前記歪み補償層が実質的にGa1-xInxPからなり、ここで、xが0.5以下である請求項1に記載の発光デバイス。
  6. 前記酸化物形成層が実質的にAlxGa1-xAsからなり、ここで、xが0.96以上である請求項1に記載の発光デバイス。
  7. 前記歪み補償層が、実質的に、ガリウムインジウムリン(GaInP)からなり、前記酸化物形成層が、実質的に、アルミニウムガリウムヒ素(AlGaAs)からなる請求項1に記載の発光デバイス。
  8. 前記歪み補償層が実質的にガリウムインジウムリンGa1-xInxPからなり、ここで、xが0.5以下であり、前記酸化物形成層が実質的にアルミニウムガリウムヒ素AlxGa1-xAsからなり、ここで、xが0.96以上である請求項7に記載の発光デバイス。
  9. 620nm〜1650nmの波長を持つ光を生成するように構成された請求項1に記載の発光デバイス。
  10. 基板を設けるステップと、
    第一の半導体材料からなる歪み補償層を前記基板上に設けるステップと、
    歪み補償構造を構成するために第二の半導体材料からなる酸化物形成層を前記歪み補償層と近接して設けるステップと、
    前記酸化物形成層の少なくとも一部を酸化するステップと
    を含む、歪み補償構造を作るための方法。
JP2007500942A 2004-02-25 2005-02-24 半導体デバイスの酸化物に起因する欠陥を低減するための歪み補償構造 Withdrawn JP2007524253A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/786,800 US20050184303A1 (en) 2004-02-25 2004-02-25 Strain compensating structure to reduce oxide-induced defects in semiconductor devices
PCT/US2005/005728 WO2005081966A2 (en) 2004-02-25 2005-02-24 Strain compensating structure to reduce oxide-induced defects in semiconductor devices

Publications (1)

Publication Number Publication Date
JP2007524253A true JP2007524253A (ja) 2007-08-23

Family

ID=34861839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007500942A Withdrawn JP2007524253A (ja) 2004-02-25 2005-02-24 半導体デバイスの酸化物に起因する欠陥を低減するための歪み補償構造

Country Status (6)

Country Link
US (1) US20050184303A1 (ja)
EP (1) EP1719219A2 (ja)
JP (1) JP2007524253A (ja)
CN (1) CN1998116A (ja)
TW (1) TW200529525A (ja)
WO (1) WO2005081966A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190043445A (ko) * 2017-10-18 2019-04-26 루멘텀 오퍼레이션즈 엘엘씨 수직 공동 면 발광 레이저 박형 웨이퍼 휨 제어
WO2022209375A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、照明装置、および、測距装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435660B2 (en) * 1998-12-21 2008-10-14 Finisar Corporation Migration enhanced epitaxy fabrication of active regions having quantum wells
US20050243889A1 (en) * 2004-04-30 2005-11-03 Honeywell International Inc. Digital alloy oxidation layers
WO2006039341A2 (en) 2004-10-01 2006-04-13 Finisar Corporation Vertical cavity surface emitting laser having multiple top-side contacts
US7860137B2 (en) 2004-10-01 2010-12-28 Finisar Corporation Vertical cavity surface emitting laser with undoped top mirror
KR100700006B1 (ko) * 2004-11-23 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
US9520696B2 (en) 2014-03-04 2016-12-13 Princeton Optronics Inc. Processes for making reliable VCSEL devices and VCSEL arrays
CN104112805B (zh) * 2014-07-16 2017-09-26 厦门乾照光电股份有限公司 一种具有防扩层的发光二极管及其制造方法
CN110957204A (zh) * 2018-09-26 2020-04-03 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物光电子器件的制作方法
TWI742714B (zh) * 2019-06-11 2021-10-11 全新光電科技股份有限公司 半導體雷射二極體
WO2022082203A1 (en) * 2020-10-14 2022-04-21 Excelitas Technologies Corp. Tunable vcsel with strain compensated semiconductor dbr
CN112467514B (zh) * 2020-11-10 2022-04-12 华中科技大学 一种宽工作温度范围的分布反馈半导体激光器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045894A (en) * 1988-06-29 1991-09-03 Hitachi, Ltd. Compound semiconductor light emitting device
US5859864A (en) * 1996-10-28 1999-01-12 Picolight Incorporated Extended wavelength lasers having a restricted growth surface and graded lattice mismatch
US6711195B2 (en) * 2002-02-28 2004-03-23 Agilent Technologies, Inc. Long-wavelength photonic device with GaAsSb quantum-well layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190043445A (ko) * 2017-10-18 2019-04-26 루멘텀 오퍼레이션즈 엘엘씨 수직 공동 면 발광 레이저 박형 웨이퍼 휨 제어
JP2019075529A (ja) * 2017-10-18 2019-05-16 ルーメンタム オペレーションズ エルエルシーLumentum Operations LLC 垂直共振器面発光レーザ薄型ウエハの反り制御
KR102248153B1 (ko) 2017-10-18 2021-05-04 루멘텀 오퍼레이션즈 엘엘씨 수직 공동 면 발광 레이저 웨이퍼, 수직 공동 면 발광 레이저 및 면 발광 레이저의 박형화된 웨이퍼
WO2022209375A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、照明装置、および、測距装置

Also Published As

Publication number Publication date
WO2005081966A3 (en) 2006-10-26
CN1998116A (zh) 2007-07-11
EP1719219A2 (en) 2006-11-08
WO2005081966A2 (en) 2005-09-09
TW200529525A (en) 2005-09-01
US20050184303A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
JP2007524253A (ja) 半導体デバイスの酸化物に起因する欠陥を低減するための歪み補償構造
US7394104B2 (en) Semiconductor optical device having current-confined structure
JP4663964B2 (ja) GaAsSb量子井戸層を含む長波長フォトニクスデバイス
US20040217343A1 (en) Material systems for semiconductor tunnel-junction structures
JP4259709B2 (ja) 量子井戸型活性層
US6754245B2 (en) GaN series surface-emitting laser diode having spacer for effective diffusion of holes between p-type electrode and active layer, and method for manufacturing the same
US7435660B2 (en) Migration enhanced epitaxy fabrication of active regions having quantum wells
US6878958B2 (en) Vertical cavity surface emitting laser with buried dielectric distributed Bragg reflector
US20210194216A1 (en) Stacked semiconductor lasers with controlled spectral emission
US7459719B2 (en) Superlattice optical semiconductor device where each barrier layer has high content of group III elements in center portion and low content near well layer
US6858519B2 (en) Atomic hydrogen as a surfactant in production of highly strained InGaAs, InGaAsN, InGaAsNSb, and/or GaAsNSb quantum wells
US5270246A (en) Manufacturing method of semiconductor multi-layer film and semiconductor laser
WO2015011966A1 (ja) 垂直共振器型面発光レーザおよびその製造方法
US4783425A (en) Fabrication process of semiconductor lasers
CN110875573B (zh) 垂直腔面发射激光器及制造垂直腔面发射激光器的方法
JP3938976B2 (ja) 半導体レーザ素子およびその製造方法
KR20020032438A (ko) InGaAsN/GaAs 퀀텀 웰 디바이스
JP7043802B2 (ja) 垂直共振型面発光レーザ、垂直共振型面発光レーザを作製する方法
US5887011A (en) Semiconductor laser
JP2005252111A (ja) 半導体装置
JP7413901B2 (ja) 発光素子
JP2006196880A (ja) 光半導体装置及びその製造方法
JPH11112086A (ja) 埋め込み型面発光レーザ及びその作製方法
JP2004014747A (ja) 面発光型半導体レーザ素子
JP2003332682A (ja) 面発光レーザ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080219

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090213