WO2015011966A1 - 垂直共振器型面発光レーザおよびその製造方法 - Google Patents

垂直共振器型面発光レーザおよびその製造方法 Download PDF

Info

Publication number
WO2015011966A1
WO2015011966A1 PCT/JP2014/062679 JP2014062679W WO2015011966A1 WO 2015011966 A1 WO2015011966 A1 WO 2015011966A1 JP 2014062679 W JP2014062679 W JP 2014062679W WO 2015011966 A1 WO2015011966 A1 WO 2015011966A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
current
current diffusion
forming
current confinement
Prior art date
Application number
PCT/JP2014/062679
Other languages
English (en)
French (fr)
Inventor
岩田　圭司
一平 松原
孝行 粉奈
博 渡邊
哲郎 鳥塚
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to TW103120015A priority Critical patent/TW201507303A/zh
Publication of WO2015011966A1 publication Critical patent/WO2015011966A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping

Definitions

  • the present invention relates to a vertical cavity surface emitting laser and a method for manufacturing the same.
  • a vertical cavity surface emitting laser (VCSEL: Vertical Cavity Surface Emitting Laser) outputs a laser beam in a direction perpendicular to the substrate surface by forming an optical resonator in a direction perpendicular to the substrate surface.
  • VCSEL Vertical Cavity Surface Emitting Laser
  • a current confinement layer is formed in order to concentrate the current in the light emitting region.
  • AlAs aluminum arsenic
  • Patent Document 1 discloses a current confinement layer having the highest Al content at the center in the film thickness direction.
  • the current confinement layer includes a second current confinement layer having a high Al content, and a first current confinement layer and a third current confinement layer having a low Al content relative to the second current confinement layer. (FIG. 2, FIG. 3 etc.).
  • the Al content is higher, the oxidation of the outer periphery of the oxidized constricting layer proceeds, so that the oxidation of the second current confining layer proceeds most.
  • the dimension of the opening of the current confinement layer is the smallest at the center in the film thickness direction.
  • This prior art aims to suppress distortion that affects the reliability of the laser element and laser light scattering loss when the current confinement layer is thickened to reduce the parasitic capacitance.
  • JP 2004-31863 A International Publication No. 2007/105328 Japanese Patent Laid-Open No. 06-29611
  • An object of the present invention is to suppress the deterioration of characteristics caused by crystal defects existing in the oxide region of the current confinement layer and the interface between the oxide region and the adjacent region, thereby producing a vertical cavity surface emitting laser ( This is to increase the reliability of the VCSEL and to reduce the resistance value of the entire VCSEL.
  • a vertical cavity surface emitting laser includes a substrate and a plurality of semiconductor layers stacked on the substrate.
  • the plurality of semiconductor layers include a first reflecting mirror layer, a second reflecting mirror layer, an active layer, a current confinement layer, and a current diffusion preventing layer.
  • the first reflecting mirror layer is formed of a semiconductor multilayer film having the first conductivity type.
  • the second reflecting mirror layer is formed of a semiconductor multilayer film having a second conductivity type which is a conductivity type opposite to the first conductivity type.
  • the active layer is provided between the first reflecting mirror layer and the second reflecting mirror layer.
  • the current confinement layer is provided in the second reflecting mirror layer or between the second reflecting mirror layer and the active layer, and is formed by oxidizing a semiconductor film having the second conductivity type from the outer peripheral side. It includes an oxidized region and an unoxidized region surrounded by the oxidized region.
  • the current diffusion preventing layer is provided between the current confinement layer and the active layer, adjacent to the current confinement layer and separated from the active layer, and is formed of a semiconductor film having the second conductivity type.
  • the carrier concentration of the current diffusion preventing layer is lower than the carrier concentration of the unoxidized region of the current confinement layer.
  • the region on the active layer side adjacent to the current diffusion preventing layer has the second conductivity type, and has a carrier concentration higher than the carrier concentration of the current diffusion preventing layer.
  • the first reflecting mirror layer may be provided on the substrate side
  • the second reflecting mirror layer may be provided on the upper layer side of the first reflecting mirror layer, or conversely, the second reflecting mirror layer may be provided.
  • the first reflecting mirror layer may be provided on the substrate side
  • the first reflecting mirror layer may be provided on the upper layer side of the second reflecting mirror layer.
  • One of the first and second conductivity types is P-type and the other is N-type.
  • the current diffusion prevention layer becomes an active layer adjacent to the unoxidized region of the current confinement layer and the current diffusion prevention layer. Higher resistance than any of the side regions.
  • the spread of current passing through the current confinement layer toward the active layer can be suppressed by the current diffusion prevention layer, and therefore, non-crystal defects present at the interface on the active layer side of the oxidized region of the current confinement layer can be suppressed. Luminescence recombination can be suppressed. As a result, it is possible to prevent crystal defects from growing toward the active layer, so that a highly reliable VCSEL can be realized.
  • the resistance of the entire vertical cavity surface emitting laser is reduced. The value can be suppressed.
  • the carrier concentration of the current diffusion preventing layer is not more than 0.15 times the carrier concentration of the unoxidized region of the current confinement layer.
  • the spread of the current passing through the current confinement layer toward the active layer can be more effectively suppressed, and a highly reliable VCSEL can be realized.
  • the current diffusion preventing layer is formed of a direct transition type semiconductor. More preferably, the current diffusion preventing layer is made of Al x Ga (1-x) As and satisfies 0 ⁇ X ⁇ 0.43.
  • luminescent recombination having a shorter lifetime than non-radiative recombination can be preferentially caused in crystal defects existing at the interface between the current diffusion preventing layer and the oxidized region of the current confinement layer.
  • defect growth caused by non-radiative recombination can be more effectively suppressed, and a highly reliable VCSEL can be realized.
  • Al X Ga (1-X) As is a direct transition type when 0 ⁇ X ⁇ 0.43.
  • the carrier concentration in the unoxidized region of the current confinement layer is preferably less than 3.0 ⁇ 10 18 cm ⁇ 3 .
  • the current diffusion preventing layer is made of Al x Ga (1-x) As and satisfies 0 ⁇ X ⁇ 0.65.
  • the background carbon is mixed into the current diffusion prevention layer when Al X Ga (1-X) As is formed by metal organic chemical vapor deposition (MOCVD). Can be suppressed. Therefore, the spread of current passing through the current confinement layer toward the active layer can be more effectively suppressed, and as a result, a highly reliable VCSEL can be realized.
  • the current confinement layer and the current diffusion prevention layer are made of AlGaAs formed by metal organic chemical vapor deposition.
  • carbon be introduced into the current confinement layer and the current diffusion prevention layer by autodoping as the second conductivity type impurity.
  • the controllability of the carrier concentration is better than that of doping the carbon with the source gas, so that an unintended increase in the carrier concentration at the interface between the current confinement layer and the current diffusion preventing layer can be suppressed.
  • the present invention provides a method for manufacturing a vertical cavity surface emitting laser, the step of forming a first reflector layer on a substrate with a semiconductor multilayer film having a first conductivity type, Forming a first cladding layer on one reflector layer; forming an active layer on the first cladding layer; forming a second cladding layer on the active layer; Forming a second reflecting mirror layer on the second cladding layer with a semiconductor multilayer film having the second conductivity type.
  • the step of forming the second reflecting mirror layer includes a sub-step of forming a current diffusion prevention layer with a semiconductor film having the second conductivity type, and a carrier on the current diffusion prevention layer rather than the current diffusion prevention layer.
  • the stacked body of the first cladding layer, the active layer, the second cladding layer, and the second reflecting mirror layer is further formed after forming the second reflecting mirror layer.
  • the present invention provides a method for manufacturing a vertical cavity surface emitting laser, the step of forming a first reflector layer on a substrate with a semiconductor multilayer film having a first conductivity type; Forming a first cladding layer on the first reflector layer; forming an active layer on the first cladding layer; and forming a second cladding layer on the active layer.
  • the step of forming the second cladding layer includes a sub-step of forming a current diffusion preventing layer by a semiconductor film having the second conductivity type on the uppermost layer of the second cladding layer.
  • the carrier concentration of the current diffusion preventing layer is lower than the carrier concentration of the region adjacent to the lower layer side of the current diffusion preventing layer.
  • the method for manufacturing a vertical cavity surface emitting laser further includes a step of forming a second reflector layer on the second cladding layer with a semiconductor multilayer film having the second conductivity type.
  • a current confinement layer is formed by a semiconductor film having a second conductivity type having a carrier concentration higher than that of the current diffusion preventing layer in the lowermost layer of the second reflector layer.
  • the stacked body of the first cladding layer, the active layer, the second cladding layer, and the second reflecting mirror layer is further formed after forming the second reflecting mirror layer.
  • each of the sub-step of forming the current confinement layer and the sub-step of forming the current diffusion prevention layer includes introducing AlGaAs as an impurity of the second conductivity type by auto-doping and performing AlGaAs by metal organic chemical vapor deposition. A sub-step of depositing.
  • the controllability of the carrier concentration is better than that of doping the carbon with the source gas, so that an unintended increase in the carrier concentration at the interface between the current confinement layer and the current diffusion preventing layer can be suppressed.
  • FIG. 2 is a diagram schematically showing a cross-sectional structure along the line II-II in FIG. 1. It is a figure which shows typically the principal part of FIG. It is a distribution map of Al content of each layer of FIG.
  • the Al content (X) of the current diffusion preventing layer is 0.65.
  • FIG. 5 is a cross-sectional view showing an example in which the arrangement of the current confinement layer and the current diffusion prevention layer in FIGS. 1 to 4 is changed. It is a distribution map of Al content of each layer of FIG.
  • the Al content (X) of the current diffusion preventing layer is 0.65.
  • FIG. 5 is a cross-sectional view schematically showing a multilayer epitaxial film in a VCSEL manufacturing process. It is sectional drawing which shows typically formation of a mesa post structure in the manufacturing process of VCSEL.
  • FIG. 1 is a plan view schematically showing the configuration of a VCSEL according to an embodiment.
  • FIG. 2 is a diagram schematically showing a cross-sectional structure along the line II-II in FIG.
  • FIG. 3 is a diagram schematically showing the main part of FIG. 2 and 3 are schematic diagrams, and the thickness of each layer in the drawings is not proportional to the actual thickness of the device. The relationship between the thicknesses shown in FIGS. 2 and 3 does not match.
  • a VCSEL 1 includes a substrate 10, semiconductor multilayer reflector (DBR: Distributed Bragg Reflector) layers 11 and 15, cladding layers 12 and 14, an active layer 13, and a DBR layer 15. Includes a current confinement layer 16 and a current diffusion prevention layer 25, an anode electrode 19, and a cathode electrode 20.
  • DBR Distributed Bragg Reflector
  • an N-type GaAs (gallium arsenide) semiconductor substrate is used as the substrate 10.
  • a cathode electrode (back electrode) 20 is formed on the back surface of the substrate 10.
  • a DBR layer 11 made of an N-type compound semiconductor is formed on the main surface of the substrate 10.
  • the DBR layer 11 has a structure in which, for example, Al 0.15 Ga 0.85 As and Al 0.9 Ga 0.1 As are alternately stacked with an optical film thickness ⁇ / 4 ( ⁇ represents an oscillation wavelength).
  • Si silicon
  • Si is doped as an N-type impurity to give an N-type conductivity.
  • Si coordinates to a Ga (Al) site and easily becomes a donor.
  • P-type impurities are not intentionally doped.
  • the concentration of doped Si is adjusted so that the carrier concentration (electron concentration) is, for example, 2 to 3 ⁇ 10 18 [cm ⁇ 3 ].
  • Al X Ga (1-X) As (aluminum, gallium, arsenic) is a mixed crystal semiconductor of GaAs and AlAs, and the higher the Al content (X; 0 ⁇ X ⁇ 1), the wider the energy gap. The refractive index is lowered. Since the lattice constant hardly changes depending on the Al content (X), an Al x Ga (1-x) As film having any Al content (X) can be epitaxially grown on the GaAs substrate. In this specification, when the Al content (X) is not specified, it may be described as AlGaAs.
  • the active region for generating laser light is formed on the DBR layer 11.
  • the active region includes the clad layers 12 and 14 and the active layer 13 having an optical gain sandwiched between the clad layers 12 and 14.
  • a multiple quantum well (MQW) in which a quantum well layer and a barrier layer are stacked in multiple layers is formed.
  • the active layer 13 is a non-doped region where impurities are not intentionally introduced.
  • the cladding layers 12 and 14 can be non-doped or partially doped with impurities depending on the design of the resistance value of the device.
  • a part of the cladding layers 12 and 14 in contact with the N-type and P-type DBR layers 11 and 15 are doped with impurities having the same conductivity type as the adjacent DBR layers 11 and 15. Therefore, the region 31 doped with the P-type impurity (hereinafter referred to as the P-type doped region 31) extends from the upper DBR layer 15 to a part of the upper cladding layer 14.
  • a region 30 doped with an N-type impurity (hereinafter referred to as an N-type doped region 30) extends from the lower DBR layer 11 to a portion of the lower cladding layer 12.
  • the DBR layer 15 is optically composed of, for example, Al 0.15 Ga 0.85 As and Al 0.9 Ga 0.1 As, similar to the DBR layer 11 on the lower layer side (substrate side) except for the current confinement layer 16 and the current diffusion prevention layer 25. It is composed of a structure in which film thicknesses of ⁇ / 4 are alternately stacked.
  • C carbon
  • C is doped as a P-type impurity. C is easily coordinated to the As site and becomes an acceptor. N-type impurities are not intentionally doped.
  • the concentration of doped C (carbon) is adjusted so that the carrier concentration (hole concentration) is, for example, 2 to 3 ⁇ 10 18 [cm ⁇ 3 ].
  • the conductivity type may be reversed, the substrate 10 may be a P-type semiconductor substrate, the lower DBR layer 11 may be P-type, and the upper DBR layer 15 may be N-type.
  • the first and second conductivity types are described, one of the first and second conductivity types is P-type, and the other is N-type.
  • a current confinement layer 16 is formed in a part of the upper DBR layer 15 to efficiently inject current into the active region and bring about a lens effect.
  • the current confinement layer 16 has an unoxidized region 18 at the center and an oxidized region 17 around the insulator.
  • the current confinement layer 16 is selectively oxidized from the surroundings in a heated steam atmosphere. Since only the unoxidized region 18 in the central portion serves as a current path, current can be efficiently injected into the active region.
  • a current diffusion preventing layer 25 is further formed on a part of the upper DBR layer 15.
  • the current diffusion prevention layer 25 is provided between the current confinement layer 16 and the active layer 13 (on the active layer 13 side of the current confinement layer 16), at a position adjacent to the current confinement layer 16 and away from the active layer 13. .
  • the current diffusion preventing layer 25 has P-type impurities such that the carrier concentration is lower than the carrier concentration of the upper and lower adjacent regions (that is, the unoxidized region 18 of the current confinement layer 16 and the part 15A of the DBR layer 15). Doped. In other words, the current diffusion preventing layer 25 has a higher resistance than the upper and lower adjacent regions.
  • a moisture-proof insulating film 21 (also referred to as a moisture-resistant film) is formed on an epitaxial multilayer film having a mesa post structure. An opening is formed in the insulating film 21 above the mesa post so that the upper surface of the DBR layer 15 is exposed. An anode electrode 19 (ring electrode) is connected to the exposed upper surface of the DBR layer 15. A pad electrode 23 for bonding is connected to the anode electrode 19. A polyimide pattern 22 is provided between the pad electrode 23 and the DBR layer 11 in order to reduce parasitic capacitance.
  • FIG. 4 is a distribution diagram of the Al content in each layer of FIG.
  • the vertical axis in FIG. 4 indicates the Al content (X) of Al X Ga (1-X) As, and the horizontal axis indicates the depth direction of the laser element in arbitrary units (AU).
  • FIG. 4 shows a case where the Al content (X) of the current diffusion preventing layer is 0.65.
  • a low refractive index layer having a high Al content and a high refractive index layer having a low Al content are alternately laminated.
  • the current confinement layer 16 is formed at a position farthest from the active layer 13 in the first low refractive index layer adjacent to the clad layer 14.
  • a current diffusion preventing layer 25 is formed adjacent to the current confinement layer 16 and on the lower layer side.
  • the P-type doped region 31 reaches even a part of the DBR layer 15 and a part of the cladding layer 14 that are lower than the current diffusion preventing layer 25.
  • the current diffusion prevention layer 25 is sandwiched between the current confinement layer 16 and the region 15A which is a part of the DBR layer 15, both of which are doped with a higher concentration of P-type impurities than the current diffusion prevention layer 25. It has a structure.
  • FIG. 5 is a cross-sectional view showing an example in which the arrangement of the current confinement layer and the current diffusion prevention layer in FIGS. 1 to 4 is changed.
  • FIG. 6 is a distribution diagram of the Al content in each layer of FIG. Also in FIG. 6, the Al content (X) of each layer of the VCSEL is shown as in FIG. The Al content (X) of the current diffusion preventing layer is 0.65 as in the case of FIG.
  • the current confinement layer 16 is formed at a position closest to the active layer in the first low refractive index layer adjacent to the clad layer 14, as shown in FIGS. Different from the case of. That is, in FIGS. 5 and 6, the current confinement layer 16 is formed adjacent to the cladding layer 14.
  • the current diffusion preventing layer 25 provided adjacent to the current confinement layer 16 and on the lower layer side thereof is formed in the uppermost layer of the cladding layer 14.
  • the P-type doped region 31 reaches a part of the region 14 ⁇ / b> A of the lower cladding layer than the current diffusion preventing layer 25.
  • the current diffusion preventing layer 25 has a structure sandwiched between the current confinement layer 16 and a part of the cladding layer 14, both of which are doped with a higher concentration of P-type impurities than the current diffusion preventing layer 25. ing.
  • the other points of FIG. 5 and FIG. 6 are the same as those of FIG. 3 and FIG.
  • the diffusion of the current confinement layer 16 to the lower surface of the oxidized region 17 is suppressed by providing the current diffusion prevention layer 25 having a carrier concentration lower than that of the current confinement layer 16 (that is, higher resistance). can do. Thereby, non-radiative recombination due to crystal defects existing on the lower surface of the oxidized region 17 can be suppressed, and the reliability of the VCSEL can be improved.
  • FIG. 7 is a diagram showing an example in which the Al content (X) of the current diffusion preventing layer is 0.25. Also in FIG. 7, the Al content (X) of each layer of the VCSEL is shown as in FIG. The current diffusion preventing layer 25 in FIG. 7 differs from that in FIG. 4 in that the Al content (X) is changed from 0.65 to 0.25. The other points of FIG. 7 are the same as those of FIG.
  • Al X Ga (1-X) As becomes a direct transition semiconductor when 0 ⁇ X ⁇ 0.43 and preferentially causes luminescent recombination with a shorter lifetime than non-radiative recombination. Thereby, defect growth caused by non-radiative recombination can be effectively prevented, and a more reliable VCSEL can be realized.
  • each semiconductor layer constituting the VCSEL is formed by MOCVD
  • a lower Al content effectively suppresses background impurities (in this case, carbon (C)) from being mixed. Can do. Therefore, the lower the Al content of the current diffusion preventing layer is, the more the background impurities are prevented from being mixed. Therefore, by making the current diffusion prevention layer have a higher resistance, the spread of the current that has passed through the current confinement layer 16 can be effectively suppressed, and a more reliable VCSEL can be realized.
  • FIG. 8 is a diagram showing in tabular form the carrier concentration and Al content due to doping of P-type impurities in the current diffusion prevention layer 25 of each prototype and the carrier concentration due to doping of P-type impurities in the current confinement layer 16.
  • the current confinement layer 16 is made of Al 0.98 Ga 0.02 As.
  • the carrier concentration in the current confinement layer 16 is A [cm ⁇ 3 ].
  • the current confinement layer 16 is not intentionally doped with N-type impurities.
  • a part of the outer peripheral side of the current confinement layer 16 is oxidized.
  • the current diffusion preventing layer 25 is in contact with the current confinement layer 16 on the side close to the active layer 13.
  • the carrier concentration in the current diffusion preventing layer 25 is B [cm ⁇ 3 ].
  • the current diffusion preventing layer 25 is not intentionally doped with N-type impurities. In FIG. 8, “3.0E + 18” represents “3.0 ⁇ 10 18 ”.
  • FIG. 8 shows the carrier concentration in the current diffusion prevention layer 25, the Al content of the current diffusion prevention layer 25, and the carrier concentration in the current confinement layer 16 for each condition.
  • the carrier concentration in the region 15A adjacent to the current diffusion preventing layer 25 on the active layer side is adjusted to be 3.0E + 18 [cm ⁇ 3 ] in any of the inventive products 1 to 4. Has been.
  • the P-type impurity concentration doped in the region adjacent to the current confinement layer 16 on the active layer side is the same as the P-type impurity concentration of the DBR layer 15. That is, in the sample of the comparative example, the carrier concentration in the P-type doped region 31 shown in FIG. 3 is adjusted to be 3.0E + 18 [cm ⁇ 3 ] in the entire region. In any of the inventive products 1 to 4 and the comparative example, the carrier concentration in the region closer to the active layer than the current confinement layer 16 is 3.0E + 18 [cm ⁇ 3 ] excluding the current diffusion preventing layer 25. Has been adjusted.
  • the current diffusion prevention layer 25 is made to pass through the current confinement layer by making the carrier concentration (that is, high resistance) lower than that of the unoxidized region of the current confinement layer 16.
  • the carrier concentration that is, high resistance
  • the P-type doped region 31 excluding the current diffusion prevention layer 25 has a higher carrier concentration (that is, low resistance) than the current diffusion prevention layer 25, the resistance value of the entire VCSEL is reduced. As a result, self-heating can be suppressed.
  • a high-temperature continuous energization test was performed on the sample manufactured under the conditions of FIG. Specifically, the prepared sample was placed in a thermostatic chamber at 175 ° C., and a bias current of 15 mA was continuously energized. The sample was taken out of the thermostatic chamber at a predetermined test time, and the light output when a current of 5 mA was applied at room temperature was measured.
  • FIG. 9 is a diagram showing a result of a high-temperature continuous current test performed on the manufactured sample.
  • the light output is shown as a relative value at each test time when the light output before being put into the thermostat is 1.
  • the result of the comparative example shows the average value of 8 samples produced under the same conditions.
  • the results of the invention products 1 to 4 show the average values of 10 or more samples prepared under the same conditions.
  • the carrier concentration of the current diffusion preventing layer 25 is lower than the carrier concentration of the unoxidized region 18 of the current confinement layer 16 as much as possible, the spread of the current path after passing through the current confinement layer 16 can be further suppressed. As a result, non-radiative recombination can be prevented and a more reliable VCSEL can be realized.
  • the lower carrier concentration A can suppress the increase in the impurity concentration at the interface between the oxidation region 17 of the current confinement layer 16 and the current diffusion preventing layer 25.
  • the spread of current in the current diffusion preventing layer 25 is suppressed, so that non-radiative recombination can be more effectively suppressed and a highly reliable VCSEL can be realized.
  • the reason why the increase in the impurity concentration at the interface between the current confinement layer 16 and the current diffusion prevention layer 25 can be suppressed is as follows.
  • the Al concentration changes in a slope shape near the interface between the current diffusion preventing layer 25 (for example, Al 0.65 Ga 0.35 As) and the current confinement layer 16 (for example, Al 0.98 Ga 0.02 As). If carbon is introduced excessively before it becomes sufficiently high, the carbon concentration at the interface between the oxidation region 17 of the current confinement layer 16 and the current diffusion prevention layer 25 increases, and the resistivity at the interface decreases. turn into. For this reason, it is necessary to control the impurity concentration at the interface with high accuracy. However, when the current confinement layer 16 is formed subsequent to the current diffusion prevention layer 25, the impurity concentration may increase more rapidly than intended.
  • the current diffusion preventing layer 25 and the current confinement layer 16 are formed by MOCVD, it is desirable to introduce carbon as a P-type impurity by autodoping from the viewpoint of controllability of impurity concentration.
  • Auto-doping refers to doping impurities into the semiconductor film from the background without using a source gas.
  • the impurity concentration of carbon is adjusted to be in a range of, for example, 3 ⁇ 10 18 [cm ⁇ 3 ] or less by adjusting the growth temperature and the supply amount of the organometallic gas. Can be adjusted.
  • trimethylaluminum as a source gas of MOCVD in Al (Al (CH) 3) , trimethyl gallium as source gas for Ga (Ga (CH) 3) , arsine (AsH 3) is used as a raw material for As.
  • Al (CH) 3) trimethyl gallium as source gas for Ga (Ga (CH) 3)
  • arsine (AsH 3) is used as a raw material for As.
  • V / III ratio the ratio between the supply amount of the group V element source gas and the supply amount of the group III element source gas.
  • the configuration of the current diffusion preventing layer 25 is the same, whereas the carrier concentration of the current confinement layer 16 is the same as that of the invention.
  • the carrier concentration of product 1 (or product 3) is lower than 3 ⁇ 10 18 [cm ⁇ 3 ].
  • the carrier concentration of the unoxidized region 18 of the current confinement layer 16 is desirably smaller than 3 ⁇ 10 18 cm ⁇ 3 .
  • the region on the active layer side adjacent to the current diffusion prevention layer has a higher carrier concentration than the current diffusion prevention layer, self-heating of the region can be reduced during current injection, and as a result, The temperature characteristics of the VCSEL at high temperature can be improved.
  • FIGS. 10 to 16 are cross-sectional views schematically showing a VCSEL manufacturing process.
  • FIG. 17 is a flowchart showing a VCSEL manufacturing process.
  • a manufacturing method of the VCSEL 1 shown in FIGS. 1 to 4 will be described with reference to FIGS.
  • multilayer epitaxial films 11 to 16 and 25 are formed on a semiconductor substrate 10 (here, an N-type GaAs substrate).
  • a method such as MOCVD (Metal Organic Chemical Vapor Deposition) or MBE (Molecular Beam Epitaxy) is suitable.
  • the N-type DBR layer 11 is first formed on the GaAs substrate 10 (step S100 in FIG. 17).
  • the DBR layer 11 is formed in 30 to 40 layers with a pair of optical film thicknesses such that the high refractive region and the low refractive region are each ⁇ / 4.
  • Si is introduced as an N-type impurity in an amount of about 2 ⁇ 10 18 [cm ⁇ 3 ].
  • the clad layer 12 is formed on the N-type DBR layer 11 (step S105 in FIG. 17), and the active layer 13 including a quantum well (QW: Quantum Well) is formed on the clad layer 12 (step S110). Then, the cladding layer 14 is formed on the active layer 13 (step S115).
  • the active layer 13 is formed so as to be sandwiched between the clad layers 12 and.
  • the thickness and material of the active layer 13 and the cladding layers 12 and 14 can be appropriately adjusted according to the oscillation wavelength. For example, GaAs can be used as the material of the active layer 13 and the oscillation wavelength can be adjusted to 850 nm.
  • Si as an N-type impurity is introduced to the portion adjacent to the lower DBR layer 11 in the cladding layer 12 by about 2 ⁇ 10 18 [cm ⁇ 3 ].
  • the portion adjacent to the upper side of the DBR layer 15, 15A C is introduced degree 2 ⁇ 10 18 [cm -3] as P-type impurities.
  • P-type DBR layers 15 and 15A are formed on the cladding layer 14 (steps S120 to S135 in FIG. 17). Similarly to the N-type DBR layer 11, the P-type DBR layers 15 and 15A are formed to have about 20 layers with a pair of optical film thicknesses such that the high refractive region and the low refractive region are each ⁇ / 4.
  • the current diffusion preventing layer 25 and the current confinement layer 16 are formed in this order in the first low refractive index layer in contact with the cladding layer.
  • C carbon
  • Is introduced step S120 in FIG. 17
  • the current diffusion preventing layer 25 is formed by lowering the C concentration to 1 ⁇ 10 17 [cm ⁇ 3 ] (step S125).
  • an Al x Ga (1-x) As layer (where 0.95 ⁇ X ⁇ 1) is formed as a current confinement layer 16 on the current diffusion preventing layer 25 by 2 to 3 ⁇ 10 18 [cm ⁇ 3 ]. It forms while introducing about C (carbon) (step S130 in FIG. 17).
  • the current diffusion prevention layer 25 and the current confinement layer 16 are formed by MOCVD, it is preferable to introduce carbon as a P-type impurity by autodoping rather than by introducing a source gas.
  • the thickness of the current confinement layer 16 is desirably 40 nm or less in order to suppress the influence of the distortion.
  • the current confinement layer 16 may be formed at a position closer to the upper layer or a position closer to the lower layer in the first low refractive index layer (mostly). The case where it is formed near the lower layer will be described with reference to FIG.
  • the epitaxial multilayer film formed on substrate 10 as described above is processed into a mesa post pattern of, for example, ⁇ 30 ⁇ m in order to form a current confinement structure (step S140 in FIG. 17).
  • the mesa post pattern is formed by photolithography and dry etching techniques. Dry etching is performed to a depth at which the lower DBR layer 11 is exposed.
  • the substrate with the epitaxial multilayer film processed into the mesa post pattern is heated to 450 ° C. or higher in a water vapor atmosphere, so that the oxidation proceeds selectively from the outer periphery of the current confinement layer 16.
  • the oxidized region 17 is formed (step S145 in FIG. 17).
  • the oxidation time is adjusted so that the unoxidized region 18 in the central portion becomes ⁇ 10 ⁇ m.
  • a silicon nitride film or a silicon oxide film is formed as the moisture resistant film 21 (step S150 in FIG. 17).
  • a technique such as CVD or sputtering can be applied.
  • an opening for a contact electrode is formed by a technique of photolithography and dry etching (step S155 in FIG. 17).
  • P-type contact electrode 19 is formed in the opening at the top of the mesa post by, for example, photolithography and vapor deposition (step S160 in FIG. 17).
  • a laminated film composed of a Ti (titanium) layer, a Pt (platinum) layer, and an Au (gold) layer can be used.
  • a polyimide pattern 22 is formed for the purpose of capacity reduction under the pad electrode 23 (step S165 in FIG. 17).
  • pad electrode 23 to be connected to P-type contact electrode 19 is formed by, for example, a technique of photolithography and sputtering film formation (step S170 in FIG. 17).
  • the back electrode 20 is formed (step S175 in FIG. 17).
  • the back electrode 20 for example, a laminated film made of an Au layer, a Ge layer, and a Ni layer can be used.
  • the VCSEL 1 is completed by performing an annealing process (step S180 in FIG. 17) for making an ohmic contact between the electrodes 19 and 20 and the semiconductor layer.
  • FIG. 18 is a flowchart showing a modification of the VCSEL manufacturing process.
  • 18A and 18B the current confinement layer 16 is formed at the position closest to the active layer in the first low refractive index layer adjacent to the cladding layer 14 as shown in FIGS. Shows about. Steps S100 to S110 and steps S140 to S180 are the same as in the case of FIG.
  • upper layer cladding layer 14 (Al 0.4 Ga 0.6 As) is formed thereon (step S 115 A).
  • C carbon
  • concentration of C is set to 1 ⁇ 10 17 [cm ⁇ 3 ].
  • the current diffusion preventing layer 25 is formed by lowering to (step S125).
  • step S135 by increasing the Al content (X) to about 0.95 ⁇ X ⁇ 1, and increasing the concentration of carbon to about 2 to 3 ⁇ 10 18 [cm ⁇ 3 ].
  • the current confinement layer 16 is formed.
  • Form step S135).
  • an upper DRB layer 15 is formed.
  • the current confinement layer 16 corresponds to the lowermost region of the first low refractive index layer of the DRB layer 15.
  • the current diffusion prevention layer 25 and the current confinement layer 16 are formed by MOCVD, it is preferable to introduce carbon as a P-type impurity by autodoping rather than by introducing a source gas.
  • Patent Document 1 The technique described in Japanese Patent Application Laid-Open No. 2004-31863 (Patent Document 1) suppresses distortion when the current confinement layer is thickened in order to reduce parasitic capacitance.
  • the current confinement layer has a three-layer structure including first to third current confinement layers, and the second current confinement layer having a high Al content is provided as the second current confinement layer.
  • the structure is sandwiched between the first current confinement layer and the third current confinement layer having a lower Al content than the layer. Therefore, since the layer having the smallest opening size among the current confinement layers is the second current confinement layer, the current flowing toward the active layer through the openings of the second current confinement layer is diffused. try to.
  • the layer adjacent to the second current confinement layer on the active layer side is the first current confinement layer having an Al content higher than that of the second current confinement layer. Can not. As a result, the growth of crystal defects is promoted at the interface between the oxidized region of the second current confinement layer and the region adjacent to the oxidized region (the unoxidized region of the first current confinement layer).
  • the current diffusion preventing layer 25 is formed adjacent to the current confinement layer 16 having the smallest opening size.
  • the current diffusion after passing through the current confinement layer 16 can be effectively suppressed.
  • the resistance of the portion adjacent to the current confinement layer 16, that is, the current diffusion prevention layer 25 is relatively large, but the lower layer side of the current diffusion prevention layer 25 has a concentration of the impurity to be doped. Since the resistance is reduced by increasing the resistance, the resistance of the entire VCSEL can be reduced. As a result, the current diffusion preventing layer can improve the reliability of the VCSEL, reduce self-heating during current injection, and improve the temperature characteristics at high temperatures. On the other hand, in the case of Patent Document 1, there is a problem in that the resistance of the entire VCSEL increases because all of the gap between the current confinement layer and the active layer is a non-doped cladding layer.
  • the current leveling layer can be a low resistivity layer having a lower resistivity than the upper DBR layer or a high resistivity layer having a higher resistivity than the upper DBR layer (see paragraph 0034), and a low resistivity layer and A high resistivity layer can also be combined (see FIG. 6, paragraph 0040).
  • Patent Document 3 A similar technique of Patent Document 2 in which the impurity concentration in the DBR layer is controlled in the thickness direction to form the high resistance region and the low resistance region is disclosed in Japanese Patent Laid-Open No. 06-29611 (Patent Document 3). It has been known for a long time. On the other hand, the VCSEL of the present embodiment is provided with a high resistance layer (current diffusion prevention layer) adjacent to the current confinement layer on the active layer side. Obviously different.
  • the position of the current confinement layer is often arranged in the semiconductor DBR layer showing conductivity or in the semiconductor layer showing conductivity in the vicinity of the DBR layer in order to control the spread of the laser beam.
  • the activity of the current confinement layer is suppressed.
  • the structure of the region adjacent to the current confinement layer on the side close to the layer is particularly important.
  • a current diffusion prevention layer having a lower carrier concentration (high resistance) than the surroundings is provided at a position adjacent to the current confinement layer on the side closer to the active layer than the current confinement layer.
  • a current diffusion prevention layer having a lower carrier concentration (high resistance) than the surroundings is provided at a position adjacent to the current confinement layer on the side closer to the active layer than the current confinement layer.
  • the P-type doped region 31 is formed up to a partial region in the cladding layer 14, but the P-type doped region 31 is located to any position between the current diffusion preventing layer 25 and the active layer 13. Impurities may be doped.
  • the current confinement layer 16 is formed in the DBR layer 15 on the upper layer side.
  • the current confinement layer 16 may be formed in the DBR layer 11 on the lower layer side (substrate side).
  • the current diffusion preventing layer 25 is provided adjacent to the upper side of the current confinement layer 16.
  • the current confinement layer 16 is formed inside the first low refractive index layer constituting the DBR layer 15, but closer to the active layer 13 like the inside of the cladding layer 14. It is possible to arrange in a position. That is, more generally speaking, the current confinement layer 16 is disposed inside the DBR layer 15 or between the DBR layer 15 and the active layer 13.
  • the DBR layer is composed of an AlGaAs multilayer film, but may be an AlInAs / AlGaInAs multilayer film, an InGaAs / InAlAs multilayer film, a GaN / AlGaN multilayer film, or the like. That is, even when a current diffusion prevention layer is formed on a VCSEL having a DBR layer formed of a multilayer film other than an AlGaAs multilayer film, the effects of the present invention can be achieved.
  • an N-type semiconductor substrate is used as the substrate 10
  • a non-doped GaAs substrate exhibiting semi-insulating properties may be used as the substrate 10.
  • an N-type semiconductor contact layer is formed between the substrate 10 and the N-type DBR layer 11 at the stage of the film forming process.
  • an upper surface of the N type semiconductor contact layer is exposed by forming a digging pattern that penetrates the moisture resistant film 21 and the N type DBR layer 11 (the left portion of the mesa post structure in FIG. 2).
  • a cathode electrode can be formed on the exposed N-type semiconductor contact layer.
  • VCSEL vertical cavity surface emitting laser
  • DBR layer semiconductor multilayer reflector layer
  • DBR layer semiconductor multilayer reflector layer
  • active layer 16 current confinement layer
  • 17 oxidized region 18 Unoxidized region
  • 19 anode electrode P-type contact electrode
  • 20 cathode electrode back electrode
  • 21 moisture resistant film insulating film
  • 22 polyimide pattern 23 pad electrode
  • 25 current diffusion prevention layer 30 N-type doped region, 31 P-type doped region.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　垂直共振器型面発光レーザ（１）において、活性層（１３）は、第１の導電型の第１の反射鏡層（１１）と第２の導電型の第２の反射鏡層（１５）との間に設けられる。電流狭窄層（１６）は、第２の反射鏡層（１５）の内部または第２の反射鏡層（１５）と活性層（１３）との間に設けられ、第２の導電型を有する未酸化領域（１８）と酸化領域（１７）とを含む。電流拡散防止層（２５）は、電流狭窄層（１６）と活性層（１３）との間で、電流狭窄層（１６）に隣接しかつ活性層（１３）から離間して設けられ、第２の導電型を有する。電流拡散防止層（２５）のキャリア濃度は、電流狭窄層（１６）の未酸化領域（１８）および電流拡散防止層（２５）に隣接する活性層側（１３）の領域（１５Ａ）のいずれのキャリア濃度よりも低い。

Description

垂直共振器型面発光レーザおよびその製造方法
　この発明は、垂直共振器型面発光レーザおよびその製造方法に関する。
　垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical　Cavity　Surface　Emitting　Laser）は、基板面と垂直方向に光共振器を形成することにより、基板面と垂直方向にレーザ光を出力するものである。ＶＣＳＥＬでは、電流を発光領域に集中させるために電流狭窄層が形成される。通常、電流狭窄層として、ＡｌＡｓ（アルミニウム・ヒ素）層の外周側を酸化させることによって形成された開口構造が利用される。
　たとえば、特開２００４－３１８６３号公報（特許文献１）には、膜厚方向の中央部でＡｌ含有量が最も高い電流狭窄層が開示されている。具体的には、電流狭窄層は、Ａｌ含有量が高い第２の電流狭窄層を、第２の電流狭窄層に対してＡｌ含有量が低い第１の電流狭窄層および第３の電流狭窄層で挟む構造になっている（図２、図３等）。Ａｌ含有量が高いほど酸化狭窄層の外周の酸化が進むため、第２の電流狭窄層の酸化が最も進む。その結果、電流狭窄層の開口部の寸法は、膜厚方向の中央部で最も小さくなっている。この先行技術は、寄生容量を低減させるために電流狭窄層を厚くしたときに、レーザ素子の信頼性に影響を与える歪や、レーザ光の散乱損失を抑制することを目的としている。
特開２００４－３１８６３号公報 国際公開第２００７／１０５３２８号 特開平０６－２９６１１号公報
　半導体レーザでは、結晶欠陥に起因した劣化がしばしば問題となる。結晶欠陥で非発光再結合が発生すると、その際に生じるエネルギーを吸収して結晶欠陥が成長したり新たな結晶欠陥が発生したりする結果、光出力が低下するからである。
　特に、ＶＣＳＥＬの場合には、電流狭窄層の酸化領域および、この酸化領域とその隣接領域との間の界面には多くの結晶欠陥が存在する。たとえば、上記の特許文献１の場合には、第１の電流狭窄層、第２の電流狭窄層、第３の電流狭窄層のそれぞれの酸化領域および、各酸化領域とその隣接領域との間の界面に、多くの結晶欠陥が存在する。これらの結晶欠陥が成長して活性層に到達すると、その活性層内の結晶欠陥においてＶＣＳＥＬに注入された電子とホールとが非発光再結合することによって加速度的に結晶欠陥が増殖する。この結果、光出力が急速に劣化してしまうが、これまで十分な対策が採られてこなかった。
　さらに、特許文献１の場合には、電流狭窄層と活性層との間が全てノンドープクラッド層となっているため（段落００２９、図１）、ＶＣＳＥＬ全体の抵抗が大きくなってしまうという問題があった。
　この発明の目的は、電流狭窄層の酸化領域および、この酸化領域とその隣接領域との間の界面に存在する結晶欠陥に起因した特性劣化を抑制することにより、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の信頼性を高めるとともに、ＶＣＳＥＬ全体の抵抗値を小さく抑えることである。
　この発明の一局面による垂直共振器型面発光レーザは、基板と、基板上に積層された複数の半導体層とを備える。複数の半導体層は、第１の反射鏡層と、第２の反射鏡層と、活性層と、電流狭窄層と、電流拡散防止層とを含む。第１の反射鏡層は、第１の導電型を有する半導体多層膜で形成される。第２の反射鏡層は、第１の導電型と反対の導電型である第２の導電型を有する半導体多層膜で形成される。活性層は、第１の反射鏡層と第２の反射鏡層との間に設けられる。電流狭窄層は、第２の反射鏡層の内部または第２の反射鏡層と活性層との間に設けられ、第２の導電型を有する半導体膜を外周側から酸化させることにより形成される酸化領域とこの酸化領域に囲まれた未酸化領域とを含む。電流拡散防止層は、電流狭窄層と活性層との間で、電流狭窄層に隣接しかつ活性層から離間して設けられ、第２の導電型を有する半導体膜で形成される。電流拡散防止層のキャリア濃度は、電流狭窄層の未酸化領域のキャリア濃度よりも低い。電流拡散防止層に隣接する活性層側の領域は、第２の導電型を有し、電流拡散防止層のキャリア濃度よりも高いキャリア濃度を有する。
　ここで、第１の反射鏡層が基板側に設けられ、第２の反射鏡層が第１の反射鏡層の上層側に設けられていてもよいし、逆に第２の反射鏡層が基板側に設けられ、第１の反射鏡層が第２の反射鏡層の上層側に設けられていてもよい。第１および第２の導電型に関して、いずれか一方がＰ型であり、他方がＮ型である。
　上記のキャリア濃度の関係となるように各半導体層に第２の導電型の不純物をドープすることによって、電流拡散防止層が、電流狭窄層の未酸化領域および電流拡散防止層に隣接する活性層側の領域のいずれよりも高抵抗となる。この結果、電流狭窄層を通過して活性層に向かう電流の広がりを電流拡散防止層によって抑制することができるので、特に電流狭窄層の酸化領域の活性層側の界面に存在する結晶欠陥における非発光再結合を抑制することができる。この結果、活性層に向かって結晶欠陥が成長するのを防止することができるので、信頼性の高いＶＣＳＥＬを実現できる。
　さらに、電流拡散防止層のみを高抵抗にし、電流拡散防止層に隣接する第２の導電型の領域は電流拡散防止層に比べて低抵抗であるので、垂直共振器型面発光レーザ全体の抵抗値を抑制することができる。
　好ましくは、電流拡散防止層のキャリア濃度は、電流狭窄層の未酸化領域のキャリア濃度の０．１５倍以下である。これにより、電流狭窄層を通過して活性層に向かう電流の広がりをより効果的に抑制することができ、信頼性の高いＶＣＳＥＬを実現できる。
　好ましくは、電流拡散防止層は、直接遷移型半導体で形成される。さらに好ましくは、電流拡散防止層は、ＡｌXＧａ(1-X)Ａｓで形成され、０≦Ｘ＜０．４３を満たす。
　上記構成によれば、電流拡散防止層と電流狭窄層の酸化領域との界面に存在する結晶欠陥において、非発光再結合よりも寿命の短い発光再結合を優先的に起こすことができる。これにより、非発光再結合により引き起こされる欠陥成長をより効果的に抑制し、信頼性の高いＶＣＳＥＬを実現できる。なお、ＡｌXＧａ(1-X)Ａｓは、０≦Ｘ＜０．４３において直接遷移型となる。
　電流狭窄層の未酸化領域のキャリア濃度は、３．０×１０18ｃｍ-3より小さいことが好ましい。これにより、電流狭窄層の酸化領域と電流拡散防止層との界面におけるキャリア濃度の増加を抑制することができるので、電流狭窄層を通過して活性層に向かう電流の広がりをより効果的に抑制することができる。この結果、信頼性の高いＶＣＳＥＬを実現できる。
　好ましくは、電流拡散防止層は、ＡｌXＧａ(1-X)Ａｓで形成され、０≦Ｘ≦０．６５を満たす。Ａｌ濃度を制限することにより、ＡｌXＧａ(1-X)Ａｓを有機金属気相成長法（ＭＯＣＶＤ：Metal　Organic　Chemical　Vapor　Deposition）で形成する際に、バックグラウンドのカーボンが電流拡散防止層に混入されることを抑制できる。したがって、電流狭窄層を通過して活性層に向かう電流の広がりをより効果的に抑制することができ、結果として信頼性の高いＶＣＳＥＬを実現できる。
　好ましくは、電流狭窄層および電流拡散防止層は有機金属気相成長法によって形成されたＡｌＧａＡｓによって構成される。この場合、電流狭窄層および電流拡散防止層には第２の導電型の不純物としてオートドープによってカーボンが導入されるのが好ましい。これによって、原料ガスによってカーボンをドープするよりもキャリア濃度の制御性が良くなるので、電流狭窄層と電流拡散防止層との界面におけるキャリア濃度の意図しない増加を抑制することができる。
　この発明は、他の局面において、垂直共振器型面発光レーザの製造方法であって、基板上に第１の導電型を有する半導体多層膜によって第１の反射鏡層を形成するステップと、第１の反射鏡層の上に第１のクラッド層を形成するステップと、第１のクラッド層の上に活性層を形成するステップと、活性層の上に第２のクラッド層を形成するステップと、第２のクラッド層の上に第２の導電型を有する半導体多層膜によって第２の反射鏡層を形成するステップとを備える。ここで、第２の反射鏡層を形成するステップは、第２の導電型を有する半導体膜によって電流拡散防止層を形成するサブステップと、電流拡散防止層の上に電流拡散防止層よりもキャリア濃度の高い第２の導電型を有する半導体膜によって電流狭窄層を形成するサブステップとを含む。電流拡散防止層のキャリア濃度は、電流拡散防止層の下層側に隣接する領域のキャリア濃度よりも低い。垂直共振器型面発光レーザの製造方法は、さらに、第２の反射鏡層の形成後に、第１のクラッド層、活性層、第２のクラッド層、および第２の反射鏡層の積層体をメサポスト形状に加工するステップと、メサポスト形状の加工後に、電流狭窄層の周辺部を酸化させるステップとを備える。
　この発明は、さらに他の局面において、垂直共振器型面発光レーザの製造方法であって、基板上に第１の導電型を有する半導体多層膜によって第１の反射鏡層を形成するステップと、第１の反射鏡層の上に第１のクラッド層を形成するステップと、第１のクラッド層の上に活性層を形成するステップと、活性層の上に第２のクラッド層を形成するステップとを備える。ここで、第２のクラッド層を形成するステップは、第２のクラッド層の最上層に第２の導電型を有する半導体膜によって電流拡散防止層を形成するサブステップを含む。電流拡散防止層のキャリア濃度は、電流拡散防止層の下層側に隣接する領域のキャリア濃度よりも低い。垂直共振器型面発光レーザの製造方法は、さらに、第２のクラッド層の上に第２の導電型を有する半導体多層膜によって第２の反射鏡層を形成するステップを備える。ここで、第２の反射鏡層を形成するステップは、第２の反射鏡層の最下層に電流拡散防止層よりもキャリア濃度の高い第２の導電型を有する半導体膜によって電流狭窄層を形成するサブステップを含む。垂直共振器型面発光レーザの製造方法は、さらに、第２の反射鏡層の形成後に、第１のクラッド層、活性層、第２のクラッド層、および第２の反射鏡層の積層体をメサポスト形状に加工するステップと、メサポスト形状の加工後に、電流狭窄層の周辺部を酸化させるステップとを備える。
　好ましくは、電流狭窄層を形成するサブステップおよび電流拡散防止層を形成するサブステップの各々は、第２の導電型の不純物としてオートドープによってカーボンを導入しながら、有機金属気相成長法によってＡｌＧａＡｓを堆積させるサブステップを含む。これによって、原料ガスによってカーボンをドープするよりもキャリア濃度の制御性が良くなるので、電流狭窄層と電流拡散防止層との界面におけるキャリア濃度の意図しない増加を抑制することができる。
　したがって、この発明によれば、垂直共振器型面発光レーザ（ＶＣＳＥＬ）全体の抵抗値を小さく抑えつつ、その信頼性を高めることができる。
一実施形態によるＶＣＳＥＬの構成を模式的に示す平面図である。 図１のＩＩ－ＩＩ線に沿った断面構造を模式的に示す図である。 図２の主要部を模式的に示す図である。 図３の各層のＡｌ含有量の分布図である。電流拡散防止層のＡｌ含有量（Ｘ）は、０．６５である。 図１～図４の電流狭窄層および電流拡散防止層の配置を変更した例を示す断面図である。 図５の各層のＡｌ含有量の分布図である。電流拡散防止層のＡｌ含有量（Ｘ）は、０．６５である。 電流拡散防止層のＡｌ含有量（Ｘ）が０．２５である例を示す図である。 試作した各サンプルの電流拡散防止層におけるキャリア濃度（正孔濃度）およびＡｌ含有量ならびに電流狭窄層におけるキャリア濃度（正孔濃度）を表形式で示す図である。 作製したサンプルに対して高温連続通電試験を行った結果を示す図である。 ＶＣＳＥＬの作製プロセスにおいて、多層のエピタキシャル膜を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、メサポスト構造の形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、電流狭窄層の外周部の酸化を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、耐湿膜の形成およびその加工を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、コンタクト電極の形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、ポイリイミドパターンの形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、パッド電極の形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスを示すフローチャートである。 ＶＣＳＥＬの作製プロセスの変形例を示すフローチャートである。
　以下、実施形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
　［ＶＣＳＥＬの構成］
　図１は、一実施形態によるＶＣＳＥＬの構成を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ線に沿った断面構造を模式的に示す図である。図３は、図２の主要部を模式的に示す図である。なお、図２および図３に示す図は模式図であって、図中の各層の厚みは実際のデバイスの厚みと比例関係にない。図２および図３に記載された各層間の厚みの関係は、一致していない。
　図１～図３を参照して、ＶＣＳＥＬ１は、基板１０と、半導体多層膜反射鏡（ＤＢＲ：Distributed　Bragg　Reflector）層１１，１５と、クラッド層１２，１４と、活性層１３と、ＤＢＲ層１５の内部に設けられた電流狭窄層１６および電流拡散防止層２５と、アノード電極１９と、カソード電極２０とを含む。なお、この明細書では、各半導体層について、基板側の表面を下面と称し、基板と反対側の表面を上面と称する。
　この実施形態では、基板１０としてＮ型のＧａＡｓ（ガリウム・ヒ素）半導体基板が用いられる。基板１０の裏面にカソード電極（裏面電極）２０が形成される。
　基板１０の主面上には、Ｎ型の化合物半導体で構成されたＤＢＲ層１１が形成される。ＤＢＲ層１１は、たとえばＡｌ0.15Ｇａ0.85ＡｓとＡｌ0.9Ｇａ0.1Ａｓとを光学膜厚λ／４（λは発振波長を表す）ずつ交互に積層した構造からなる。Ｎ型の導電型を与えるためにＮ型不純物としてＳｉ（シリコン）がドーピングされている。ＳｉはＧａ（Ａｌ）サイトに配位してドナーになりやすい。Ｐ型不純物は意図的にはドーピングされていない。ドーピングされたＳｉの濃度は、キャリア濃度（電子濃度）がたとえば２～３×１０18［ｃｍ-3］になるように調整されている。
　なお、ＡｌXＧａ(1-X)Ａｓ（アルミニウム・ガリウム・ヒ素）は、ＧａＡｓとＡｌＡｓとの混晶半導体であり、Ａｌ含有量（Ｘ；０≦Ｘ≦１）が高いほどエネルギーギャップが広く、屈折率は低くなる。Ａｌ含有量（Ｘ）に応じて格子定数がほとんど変化しないために、あらゆるＡｌ含有量（Ｘ）のＡｌXＧａ(1-X)Ａｓ膜をＧａＡｓ基板上にエピタキシャル成長可能である。この明細書では、Ａｌ含有量（Ｘ）を特定しない場合には、ＡｌＧａＡｓと記載する場合がある。
　ＤＢＲ層１１の上に、レーザ光を発生する活性領域が形成される。活性領域は、クラッド層１２，１４と、クラッド層１２，１４に挟まれた光学利得を有する活性層１３とによって構成される。活性層１３には、量子井戸層と障壁層を多重に積層した多重量子井戸（ＭＱＷ：Multiple　Quantum　Well）が形成される。活性層１３は、不純物を意図的に導入しないノンドープ領域である。
　クラッド層１２，１４は、デバイスの抵抗値の設計に応じて、ノンドープにすることも部分的に不純物をドープすることもできる。本実施形態では、Ｎ型およびＰ型ＤＢＲ層１１，１５に接するクラッド層１２，１４の一部に、隣接するＤＢＲ層１１，１５と同じ導電型の不純物をドープしている。したがって、Ｐ型不純物がドープされた領域３１（以下、Ｐ型ドープ領域３１と記載する）は、上層側のＤＢＲ層１５から上層側のクラッド層１４の一部にまで至る。Ｎ型不純物がドープされた領域３０（以下、Ｎ型ドープ領域３０と記載する）は、下層側のＤＢＲ層１１から下層側のクラッド層１２の一部にまで至る。
　活性領域の上に、Ｐ型の化合物半導体で構成された上層側のＤＢＲ層１５が形成される。ＤＢＲ層１５は、電流狭窄層１６および電流拡散防止層２５の部分を除いて、下層側（基板側）のＤＢＲ層１１と同様に、たとえばＡｌ0.15Ｇａ0.85ＡｓとＡｌ0.9Ｇａ0.1Ａｓとを光学膜厚λ／４ずつ交互に積層した構造から構成される。Ｐ型の導電型を与えるために、Ｐ型不純物としてＣ（カーボン）がドーピングされている。ＣはＡｓサイトに配位してアクセプタになりやすい。Ｎ型不純物は意図的にはドーピングされていない。ドーピングされたＣ（カーボン）の濃度は、キャリア濃度（正孔濃度）がたとえば２～３×１０18［ｃｍ-3］になるように調整されている。
　ここで、導電型を上記と反対にして、基板１０をＰ型半導体基板にし、下層側のＤＢＲ層１１の導電型をＰ型にし、上層側のＤＢＲ層１５の導電型をＮ型としてもよい。なお、この明細書において第１および第２の導電型と記載した場合には、第１および第２の導電型のうち一方がＰ型であり、他方がＮ型である。
　この実施形態では、上層側のＤＢＲ層１５の一部に、活性領域に効率よく電流を注入し、レンズ効果をもたらす電流狭窄層１６が形成される。図３に示すように、電流狭窄層１６は中心部分の未酸化領域１８とその周囲のほぼ絶縁体の酸化領域１７とを有する。この構造は、電流狭窄層１６を０．９５≦Ｘ≦１のＡｌXＧａ(1-X)Ａｓで形成し（Ｘ＝１の場合、すなわちＡｌＡｓを含む）、電流狭窄層１６を含むエピタキシャル多層膜をメサポスト形状に加工した後に、加熱水蒸気雰囲気下で電流狭窄層１６を周囲から選択的に酸化させることによって得られる。中心部分の未酸化領域１８のみが電流経路となるので、活性領域に効率よく電流を注入できる。
　上層側のＤＢＲ層１５の一部には、さらに、電流拡散防止層２５が形成される。電流拡散防止層２５は、電流狭窄層１６と活性層１３との間で（電流狭窄層１６の活性層１３側で）、電流狭窄層１６に隣接しかつ活性層１３から離間した位置に設けられる。電流拡散防止層２５は、そのキャリア濃度が上下の隣接領域（すなわち、電流狭窄層１６の未酸化領域１８およびＤＢＲ層１５の一部１５Ａ）のキャリア濃度よりも低くなるように、Ｐ型不純物がドーピングされている。言い換えると、電流拡散防止層２５は、上下の隣接領域よりも高抵抗になっている。
　図１、図２に示すようにメサポスト構造を有するエピタキシャル多層膜上には、防湿用の絶縁膜２１（耐湿膜とも称する）が形成されている。メサポスト上部の絶縁膜２１にはＤＢＲ層１５の上面が露出するような開口が形成される。露出したＤＢＲ層１５の上面には、アノード電極１９（リング電極）が接続される。アノード電極１９にはボンディング用のパッド電極２３が接続される。パッド電極２３とＤＢＲ層１１との間には、寄生容量を低減するためにポリイミドパターン２２が設けられている。
　［Ａｌ含有量分布］
　図４は、図３の各層のＡｌ含有量の分布図である。図４の縦軸はＡｌXＧａ(1-X)ＡｓのＡｌ含有量（Ｘ）を示し、横軸はレーザ素子の深さ方向を任意単位（ＡＵ）で示す。図４では、電流拡散防止層のＡｌ含有量（Ｘ）が０．６５の場合が示されている。
　図３および図４を参照して、上層側のＤＢＲ層１５では、Ａｌ含有量が多い低屈折率層とＡｌ含有量が少ない高屈折率層とが交互に積層されている。電流狭窄層１６は、クラッド層１４に隣接する第１番目の低屈折率層内で、最も活性層１３から離間した位置に形成される。この電流狭窄層１６に隣接しかつそれより下層側に電流拡散防止層２５が形成される。Ｐ型ドープ領域３１は、電流拡散防止層２５よりもさらに下層のＤＢＲ層１５の一部１５Ａおよびクラッド層１４の一部にまで達している。これによって、電流拡散防止層２５は、いずれも電流拡散防止層２５よりも高濃度のＰ型不純物がドープされている、電流狭窄層１６とＤＢＲ層１５の一部である領域１５Ａとによって挟まれた構造になっている。
　［電流拡散防止層の効果］
　電流狭窄層１６よりも活性層１３側に位置し、電流狭窄層１６に隣接する電流拡散防止層２５を設けることによって、アノード電極１９から注入され電流狭窄層１６を通過した電流が、電流狭窄層１６を構成する酸化領域１７下面へ拡散することを抑制することができる。これにより、電流狭窄層１６の酸化領域１７下面（酸化領域１７と電流拡散防止層２５との界面）に存在する結晶欠陥において、マイノリティーキャリアとの非発光再結合を抑制することができる。この結果、非発光再結合により引き起こされる欠陥成長によって欠陥が活性層１３にまで到達することが防止できるので、より信頼性の高いＶＣＳＥＬを実現できる。
　［電流拡散防止層の変形例］
　図５は、図１～図４の電流狭窄層および電流拡散防止層の配置を変更した例を示す断面図である。図６は、図５の各層のＡｌ含有量の分布図である。図６においても、図４と同様にＶＣＳＥＬの各層のＡｌ含有量（Ｘ）が示されている。電流拡散防止層のＡｌ含有量（Ｘ）は、図４の場合と同様に０．６５である。
　図５および図６の場合には、電流狭窄層１６は、クラッド層１４に隣接する第１番目の低屈折率層内で最も活性層寄りの位置に形成される点で、図３および図４の場合と異なる。すなわち、図５および図６では、電流狭窄層１６がクラッド層１４に隣接して形成されている。電流狭窄層１６に隣接しその下層側に設けられる電流拡散防止層２５は、クラッド層１４の最上層に形成されている。Ｐ型ドープ領域３１は、電流拡散防止層２５よりもさらに下層のクラッド層の領域１４Ａの一部にまで達する。これにより、電流拡散防止層２５は、いずれも電流拡散防止層２５よりも高濃度のＰ型不純物がドープされている、電流狭窄層１６とクラッド層１４の一部とによって挟まれた構造になっている。図５および図６のその他の点は図３および図４と同じである。
　図５の変形例においても、電流狭窄層１６よりもキャリア濃度が低い（すなわち、より高抵抗の）電流拡散防止層２５を設けることによって、電流狭窄層１６の酸化領域１７下面への拡散を抑制することができる。これにより、酸化領域１７下面に存在する結晶欠陥での非発光再結合を抑制することができ、ＶＣＳＥＬの信頼性を高めることができる。
　図７は、電流拡散防止層のＡｌ含有量（Ｘ）が０．２５である例を示す図である。図７においても、図４と同様にＶＣＳＥＬの各層のＡｌ含有量（Ｘ）が示されている。図７の電流拡散防止層２５は、Ａｌ含有量（Ｘ）が０．６５から０．２５に変更された点で図４の場合と異なる。図７のその他の点は図４と同じである。
　ＡｌXＧａ(1-X)Ａｓは、０≦Ｘ＜０．４３で直接遷移型半導体となり、非発光再結合よりも寿命の短い発光再結合を優先的に起こす。これにより、非発光再結合により引き起こされる欠陥成長を効果的に防止し、より信頼性の高いＶＣＳＥＬを実現できる。
　さらに、ＶＣＳＥＬを構成する各半導体層をＭＯＣＶＤで形成した場合には、Ａｌ含有量が低い方がバックグラウンドの不純物（上記の場合、カーボン（Ｃ））が混入することを効果的に抑制することができる。したがって、電流拡散防止層のＡｌ含有量を低く設定すればするほど、バックグランドの不純物が混入することが抑制されることになる。そのため、電流拡散防止層をより高抵抗とすることによって、電流狭窄層１６を通過した電流の広がりを効果的に抑制することができ、より信頼性の高いＶＣＳＥＬを実現できる。
　［効果検証実験］
　以下、電流拡散防止層２５の効果を検証した実験結果について説明する。
　図８は、試作した各サンプルの電流拡散防止層２５におけるＰ型不純物のドーピングによるキャリア濃度およびＡｌ含有量ならびに電流狭窄層１６におけるＰ型不純物のドーピングによるキャリア濃度を表形式で示す図である。図８を参照して、電流狭窄層１６はＡｌ0.98Ｇａ0.02Ａｓからなる。電流狭窄層１６におけるキャリア濃度をＡ［ｃｍ-3］とする。電流狭窄層１６にはＮ型不純物は意図的にはドーピングされていない。電流狭窄層１６の外周側の一部は、酸化されている。電流拡散防止層２５は、活性層１３に近い側において電流狭窄層１６に接する。電流拡散防止層２５はＡｌXＧａ(1-X)Ａｓからなる（Ｘ＝０の場合、すなわちＧａＡｓを含む）。電流拡散防止層２５におけるキャリア濃度をＢ［ｃｍ-3］とする。電流拡散防止層２５にはＮ型不純物は意図的にはドーピングされていない。図８において「３．０Ｅ＋１８」は「３．０×１０18」を表す。
　検証実験では、図１～図４で説明したＶＣＳＥＬと同様の構成のサンプルを４条件（発明品１～４）で作製した。各条件ごとに、電流拡散防止層２５におけるキャリア濃度と、電流拡散防止層２５のＡｌ含有量と、電流狭窄層１６におけるキャリア濃度とが、図８に示されている。活性層側で電流拡散防止層２５に隣接する領域（電流拡散防止層２５の下層）には、図１～図４で説明したように、電流拡散防止層２５にドーピングされたＰ型不純物よりも高濃度のＰ型不純物がドーピングされている。具体的に、図３において、活性層側で電流拡散防止層２５に隣接する領域１５Ａのキャリア濃度は、発明品１～４のいずれにおいても、３．０Ｅ＋１８［ｃｍ-3］になるように調整されている。
　さらに、検証実験では電流拡散防止層２５を設けていないサンプル（比較例）を作製した。比較例のサンプルでは、活性層側で電流狭窄層１６に隣接する領域にドーピングされたＰ型不純物濃度は、ＤＢＲ層１５のＰ型不純物濃度と同じ濃度になっている。すなわち、比較例のサンプルでは、図３に示されているＰ型ドープ領域３１のキャリア濃度は、全領域で３．０Ｅ＋１８［ｃｍ-3］になるように調整されている。また、発明品１～４および比較例のいずれにおいても、電流狭窄層１６よりも活性層に近い領域のキャリア濃度は、電流拡散防止層２５を除いて３．０Ｅ＋１８［ｃｍ-3］になるように調整されている。
　なお、既に説明したように、発明品１～４において、電流拡散防止層２５を電流狭窄層１６の未酸化領域よりも低キャリア濃度（すなわち、高抵抗）にすることによって、電流狭窄層を通過して活性層に向かう電流の広がりを抑制することができる。さらに、発明品１～４において、電流拡散防止層２５を除くＰ型ドープ領域３１は、電流拡散防止層２５よりも高キャリア濃度（すなわち、低抵抗）であるので、ＶＣＳＥＬ全体の抵抗値を小さくすることでき、この結果、自己発熱を抑えることができる。
　図８の条件で作製したサンプルに対して高温連続通電試験を行った。具体的には、作製したサンプルを１７５℃の恒温槽中に入れて、バイアス電流１５ｍＡを連続通電した。所定の試験時間でサンプルを恒温槽から取り出して、室温で５ｍＡの電流を印加したときの光出力を測定した。
　図９は、作製したサンプルに対して高温連続通電試験を行った結果を示す図である。光出力は、恒温槽に投入する前の光出力を１とした場合の、各試験時間における相対値で示している。比較例の結果は、同一条件で作製した８個のサンプルの平均値を示している。各発明品１～４の結果は、同一条件で作製した１０個以上のサンプルの平均値を示している。
　図９を参照して、比較例のＶＣＳＥＬサンプルは、２２時間以内の高温連続通電によって全て発光停止した。これに対し、発明品１～４では光出力の低下はあるものの、発光停止するサンプルは観察されなかった。したがって、電流拡散防止層２５を設けることによってＶＣＳＥＬの信頼性が向上したことが実証されている。
　電流拡散防止層２５のキャリア濃度は電流狭窄層１６の未酸化領域１８のキャリア濃度よりもできるだけ低いほうが、電流狭窄層１６通過後の電流パスの広がりをより抑制できる。その結果、非発光再結合を防止して、より信頼性の高いＶＣＳＥＬを実現できると考えられる。図９の発明品２の結果を参照すれば、電流拡散防止層２５におけるキャリア濃度（正孔濃度）が、未酸化領域１８におけるキャリア濃度（正孔濃度）の１．０／６．５（＝０．１５）倍程度であれば比較例に比べて十分に信頼性が向上していることがわかる。
　ここで、電流拡散防止層２５をＡｌXＧａ(1-X)Ａｓ（Ｘ＝０の場合、すなわちＧａＡｓを含む）で形成した場合には、Ａｌ含有量に留意する必要がある。ＡｌはＣ（カーボン）との結合が強いことから、特にＭＯＣＶＤの場合にはＡｌ含有量が高いほどバックグラウンドのＣが半導体膜中に多く混入することになるからである。
　具体的に、図９の発明品１，２の結果を参照すれば、Ａｌ含有量Ｘが０．６５程度であれば、バックグラウンドのＣの混入がかなり抑制されるので、電流拡散防止層２５での電流の広がりを効果的に抑制でき、結果として、比較例に比べて信頼性の高いＶＣＳＥＬを実現できていることがわかる。さらに、図９の発明品１，３の結果を比較すれば、電流狭窄層１６におけるキャリア濃度（正孔濃度）Ａは同濃度（３．０×１０18［ｃｍ-3］）であるのに対して、Ａｌ含有量のより低い発明品３（Ｘ＝０．２５）の方が発明品１（Ｘ＝０．６５）に比べて、相対光出力の低下速度が遅くなっており、効果的に欠陥成長が抑制されていることがわかる。
　電流拡散防止層２５をＡｌXＧａ(1-X)Ａｓ（Ｘ＝０の場合、すなわちＧａＡｓを含む）で形成した場合には、Ａｌ含有量Ｘが０≦Ｘ＜０．４３で、ＡｌXＧａ(1-X)Ａｓは直接遷移型半導体となる点にも留意すべきである。直接遷移型半導体は、非発光再結合よりも寿命の短い発光再結合を優先的に起こすので、非発光再結合により引き起こされる欠陥成長をより効果的に抑制し、信頼性の高いＶＣＳＥＬを実現できるからである。図９に示す例では、発明品３，４の電流拡散防止層のＡｌ含有量は０．２５であり、直接遷移型の効果が表れていると考えられる。
　電流狭窄層１６におけるキャリア濃度Ａに着目すると、キャリア濃度Ａがより低い方が、電流狭窄層１６の酸化領域１７と電流拡散防止層２５との間の界面における不純物濃度の増加を抑制できる。この結果、電流拡散防止層２５での電流の広がりが抑制されるので、より効果的に非発光再結合を抑制し、信頼性の高いＶＣＳＥＬを実現できる。ここで、電流狭窄層１６と電流拡散防止層２５との界面の不純物濃度の増加を抑制できる理由は次のとおりである。
　通常、電流拡散防止層２５（たとえば、Ａｌ0.65Ｇａ0.35Ａｓ）と電流狭窄層１６（たとえば、Ａｌ0.98Ｇａ0.02Ａｓ）との間の界面付近ではＡｌ濃度はスロープ状に変化するので、Ａｌ濃度が十分に高くならないうちにカーボンが過剰に導入されると、電流狭窄層１６の酸化領域１７と電流拡散防止層２５との間の界面においてカーボンの濃度が高くなり、当該界面での抵抗率が低くなってしまう。このため、界面における不純物濃度を高精度に制御する必要がある。しかしながら、電流拡散防止層２５に引き続いて電流狭窄層１６を成膜する際には、意図した以上に不純物濃度が急上昇してしまうことがある。特に、ＡｌＧａＡｓ膜をＭＯＣＶＤによって形成する場合において、不純物としてのカーボンを四臭化炭素、四塩化炭素、または二硫化炭素などの原料ガスによって供給するときの原料ガスの供給制御が困難である。そこで、電流拡散防止層２５と電流狭窄層１６との界面での不純物濃度の意図しない増加を見越して、電流狭窄層１６の不純物濃度を予め低く設定しておくほうが望ましい。すなわち、電流狭窄層１６のキャリア濃度Ａを予め低くなる設定しておくほうが望ましい。
　電流拡散防止層２５および電流狭窄層１６をＭＯＣＶＤによって成膜する場合には、不純物濃度の制御性の点で、Ｐ型不純物としてのカーボンをオートドープによって導入するのが望ましい。オートドープとは、原料ガスを用いずにバックグラウンドから不純物を半導体膜中にドープすることをいう。ＭＯＣＶＤによってＡｌＧａＡｓ膜を成長する際には、成長温度および有機金属ガスの供給量を調整することによってカーボンの不純物濃度を、キャリア濃度が例えば３×１０18［ｃｍ-3］以下の範囲となるように調整することができる。通常、ＭＯＣＶＤではＡｌの原料ガスとしてトリメチルアルミニウム（Ａｌ(ＣＨ)3）、Ｇａの原料ガスとしてトリメチルガリウム（Ｇａ(ＣＨ)3）、Ａｓの原料としてアルシン（ＡｓＨ3）が用いられる。この場合、成長温度を低くすることによって、または、Ｖ属元素の原料ガスの供給量とＩＩＩ属元素の原料ガスの供給量との比（Ｖ／III比）を低下させることによって、有機金属中のカーボンが半導体膜中に取り込まれる量を増加させることができる。
　実際に、図９の発明品１と２（または発明品３と４）を比較すれば、電流拡散防止層２５の構成は同じであるのに対して、電流狭窄層１６のキャリア濃度は、発明品２（または発明品４）の場合の方が発明品１（または発明品３）のキャリア濃度である３×１０18［ｃｍ-3］よりも低い。この結果、電流狭窄層のキャリア濃度が低い発明品２，４の方が相対光出力の低下速度が遅くなっており、信頼性の高いＶＣＳＥＬを実現できていることがわかる。したがって、電流狭窄層１６の未酸化領域１８のキャリア濃度は３×１０18ｃｍ-3より小さいことが望ましい。
　また、電流拡散防止層に隣接する活性層側の領域は、電流拡散防止層よりも高いキャリア濃度を有しているので、電流注入時に当該領域の自己発熱を小さくすることができ、結果として、高温におけるＶＣＳＥＬの温度特性を向上させることができる。
　［ＶＣＳＥＬの作製プロセス］
　図１０～図１６は、ＶＣＳＥＬの作製プロセスを模式的に示す断面図である。図１７は、ＶＣＳＥＬの作製プロセスを示すフローチャートである。以下、図１０～図１７を参照して、図１～図４で示したＶＣＳＥＬ１の作製方法について説明する。
　図１０を参照して、半導体基板１０（ここでは、Ｎ型ＧａＡｓ基板）上に、多層のエピタキシャル膜１１～１６，２５を形成する。エピタキシャル膜の形成はＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）またはＭＢＥ（Molecular　Beam　Epitaxy）などの手法が好適である。
　具体的に、ＧａＡｓ基板１０上に、まずＮ型のＤＢＲ層１１を形成する（図１７のステップＳ１００）。ＤＢＲ層１１は、高屈折領域、低屈折領域がそれぞれλ／４となる光学膜厚を１ペアとして、３０～４０層形成する。高屈折材料としてＡｌXＧａ(1-X)ＡｓでＸ＝０．１程度のものが、低屈折材料としてＡｌXＧａ(1-X)ＡｓでＸ＝０．９程度のものが利用できる。Ｎ型の導電型を得るために、ＳｉをＮ型不純物として２×１０18［ｃｍ-3］程度導入する。
　次にＮ型ＤＢＲ層１１の上にクラッド層１２を形成し（図１７のステップＳ１０５）、クラッド層１２の上に量子井戸（ＱＷ：Quantum　Well）を含む活性層１３を形成し（ステップＳ１１０）、活性層１３の上にクラッド層１４を形成する（ステップＳ１１５）。以上のステップＳ１０５～Ｓ１１５によって、クラッド層１２，１４に挟まれた形で活性層１３が形成される。活性層１３およびクラッド層１２，１４は、発振波長に応じて適宜、その膜厚および材料を調整することができる。たとえば、活性層１３の材料としてはＧａＡｓを利用し、発振波長が８５０ｎｍとなるように調整できる。
　なお、クラッド層１２のうち下層側のＤＢＲ層１１に隣接する部分には、Ｎ型不純物としてのＳｉが２×１０18［ｃｍ-3］程度導入される。クラッド層１４のうち、上層側のＤＢＲ層１５，１５Ａに隣接する部分にはＰ型不純物としてのＣが２×１０18［ｃｍ-3］程度導入される。
　次にクラッド層１４の上に、Ｐ型ＤＢＲ層１５，１５Ａを形成する（図１７のステップＳ１２０～Ｓ１３５）。Ｐ型ＤＢＲ層１５，１５ＡもＮ型ＤＢＲ層１１と同様に、高屈折領域および低屈折領域がそれぞれλ／４となる光学膜厚を１ペアとして２０層程度形成する。高屈折材料としてＡｌXＧａ(1-X)ＡｓでＸ＝０．１程度のものが、低屈折材料としてＡｌXＧａ(1-X)ＡｓでＸ＝０．９程度のものが利用できる。Ｐ型の導電型を得るために、ＣをＰ型不純物として２×１０18［ｃｍ-3］程度導入する。
　ただし、図１～図４に示す構造の場合には、クラッド層１４に接する第１番目の低屈折率層に、電流拡散防止層２５と電流狭窄層１６とがこの順で形成される。具体的には、例えば、クラッド層１４の上にＡｌXＧａ(1-X)Ａｓ層１５Ａ（ただし、Ｘ＝０．６５）を２～３×１０18［ｃｍ-3］程度のＣ（カーボン）を導入しながら形成し（図１７のステップＳ１２０）、次にＣの濃度を１×１０17［ｃｍ-3］まで低下させることによって電流拡散防止層２５を形成する（ステップＳ１２５）。次に、電流拡散防止層２５の上に、電流狭窄層１６としてＡｌXＧａ(1-X)Ａｓ層（ただし、０．９５≦Ｘ≦１）を２～３×１０18［ｃｍ-3］程度のＣ（カーボン）を導入しながら形成する（図１７のステップＳ１３０）。
　上記の電流拡散防止層２５および電流狭窄層１６をＭＯＣＶＤによって形成する場合には、Ｐ型不純物としてのカーボンを原料ガスによって導入するよりも、オートドープによって導入するほうが望ましい。
　電流狭窄層１６の酸化処理を行うときの体積収縮により電流狭窄層１６に歪が発生するので、歪の影響を抑えるために、電流狭窄層１６の厚みを４０ｎｍ以下にすることが望ましい。この電流狭窄層１６は、図４および図５で説明したように、第１番目の低屈折率層中で上層寄りの位置に形成しても、下層寄りの位置に形成してもよい（最も下層寄りの位置に形成する場合については図１８で説明する）。
　図１１を参照して、上記のように基板１０上に形成したエピタキシャル多層膜を、電流狭窄構造を形成するため、たとえばφ３０μｍのメサポストパターンに加工する（図１７のステップＳ１４０）。メサポストパターンは、フォトリソグラフィーおよびドライエッチングの手法で形成する。ドライエッチングは、下層側のＤＢＲ層１１が露出する深さまで行う。
　図１２を参照して、次に、メサポストパターンに加工されたエピタキシャル多層膜付き基板を水蒸気雰囲気中で４５０℃以上に加熱することで、電流狭窄層１６の外周部から選択的に酸化を進行させ、酸化領域１７を形成する（図１７のステップＳ１４５）。酸化時間は、中心部分の未酸化領域１８がφ１０μｍとなるように調整する。
　図１３を参照して、次に、耐湿膜２１として、窒化シリコン膜または酸化シリコン膜を形成する（図１７のステップＳ１５０）。耐湿膜２１の形成は、ＣＶＤまたはスパッタなどの手法が適用可能である。メサポストの上部には、コンタクト電極用の開口が、フォトリソグラフィーおよびドライエッチングの手法で形成される（図１７のステップＳ１５５）。
　図１４を参照して、次に、メサポスト上部の開口部に、たとえばフォトリソグラフィーおよび蒸着によりＰ型コンタクト電極１９を形成する（図１７のステップＳ１６０）。Ｐ型コンタクト電極１９として、たとえば、Ｔｉ（チタン）層、Ｐｔ（白金）層、およびＡｕ（金）層からなる積層膜を利用することができる。
　図１５を参照して、次に、パッド電極２３下の容量低減の目的でポリイミドパターン２２を形成する（図１７のステップＳ１６５）。図１６を参照して、次に、Ｐ型コンタクト電極１９と接続するパッド電極２３を、たとえばフォトリソグラフィーおよびスパッタリング成膜の手法で形成する（図１７のステップＳ１７０）。
　その後、図１～図３に示すように、基板１０の厚みを調整した後に裏面電極２０を形成する（図１７のステップＳ１７５）。裏面電極２０として、たとえば、Ａｕ層、Ｇｅ層、およびＮｉ層からなる積層膜を用いることができる。さらに、各電極１９，２０と半導体層とのオーミックコンタクトをとるためのアニール処理（図１７のステップＳ１８０）を行うことで、ＶＣＳＥＬ１が完成する。
　［ＶＣＳＥＬの作製プロセスの変形例］
　図１８は、ＶＣＳＥＬの作製プロセスの変形例を示すフローチャートである。図１８の作製プロセスは、図５および図６に示すように、電流狭窄層１６が、クラッド層１４に隣接する第１番目の低屈折率層内で最も活性層寄りの位置に形成される場合について示している。ステップＳ１００～Ｓ１１０とステップＳ１４０～Ｓ１８０とは、図１７の場合と同じであるので説明を繰り返さない。
　図５、図６、および図１８を参照して、活性層１３の形成後、その上に上層側のクラッド層１４（Ａｌ0.4Ｇａ0.6Ａｓ）を形成する（ステップＳ１１５Ａ）。クラッド層１４の最上部を形成する際に、まず、２～３×１０18［ｃｍ-3］程度のＣ（カーボン）を導入し、次にＣの濃度を１×１０17［ｃｍ-3］まで低下させることによって電流拡散防止層２５を形成する（ステップＳ１２５）。次に、Ａｌ含有量（Ｘ）を０．９５≦Ｘ≦１程度まで増加させるとともに、カーボンの濃度を２～３×１０18［ｃｍ-3］程度まで増加させることによって、電流狭窄層１６を形成する（ステップＳ１３５）。電流狭窄層１６に引き続いて、上層側のＤＲＢ層１５を形成する。電流狭窄層１６は、ＤＲＢ層１５の第１番目の低屈折率層のうち最も下層側の領域に相当する。
　上記の電流拡散防止層２５および電流狭窄層１６をＭＯＣＶＤによって形成する場合には、Ｐ型不純物としてのカーボンを原料ガスによって導入するよりも、オートドープによって導入するほうが望ましい。
　［先行技術との対比］
　以下、背景技術の欄に記載した先行技術と本実施形態によるＶＣＳＥＬとを対比することにより、本実施形態の効果について補足する。
　特開２００４－３１８６３号公報（特許文献１）に記載の技術は、寄生容量を低減させるために電流狭窄層を厚くしたときの歪を抑制するものである。具体的に、特許文献１のＶＣＳＥＬでは、電流狭窄層を第１～第３の電流狭窄層からなる３層構造にして、Ａｌ含有量が高い第２の電流狭窄層を、第２の電流狭窄層に対してＡｌ含有量が低い第１の電流狭窄層および第３の電流狭窄層で挟む構造になっている。したがって、電流狭窄層のうち最も開口部の寸法が小さくなっている層は第２の電流狭窄層であるので、この第２の電流狭窄層の開口部を通過して活性層に向かう電流は拡散しようとする。ところが、活性層側で第２の電流狭窄層に隣接する層は、第２の電流狭窄層よりもＡｌ含有量が高い第１の電流狭窄層であるので、上記の電流拡散を抑制することはできない。この結果、第２の電流狭窄層の酸化領域とこの酸化領域に隣接する領域（第１の電流狭窄層の未酸化領域）との界面において結晶欠陥の成長が促進されてしまう。
　これに対して、本実施形態によるＶＣＳＥＬにおいては、図３および図５に示すように、最も小さい開口部の寸法を有する電流狭窄層１６に隣接して電流拡散防止層２５を形成しているため、電流狭窄層１６を通過後の電流拡散を効果的に抑制することができる。この結果、電流狭窄層の酸化領域および、この酸化領域とその隣接領域との界面における結晶欠陥の成長を抑制することができるので、ＶＣＳＥＬの信頼性を高めることができる。
　さらに、本実施形態によるＶＣＳＥＬにおいては、電流狭窄層１６に隣接する部分すなわち電流拡散防止層２５の抵抗は比較的大きくなっているが、電流拡散防止層２５の下層側はドーピングする不純物の濃度を高くすることで抵抗を小さくしているため、ＶＣＳＥＬ全体の抵抗を小さくすることができる。その結果、電流拡散防止層によってＶＣＳＥＬの信頼性を高めつつ、電流注入時の自己発熱を小さくし、高温における温度特性を向上させることができる。これに対して、特許文献１の場合には、電流狭窄層と活性層の間が全てノンドープクラッド層となっているため、ＶＣＳＥＬ全体の抵抗が大きくなってしまうという問題がある。
　国際公開第２００７／１０５３２８号（特許文献２）は、電流狭窄層に流れ込む電流を均一化するために、電流狭窄層近傍の上部ＤＢＲ層側に（すなわち、活性層と反対側に）電流平準化層を設けることを開示する（請求項７、段落００３９参照）。電流平準化層は、上部ＤＢＲ層よりも抵抗率の低い低抵抗率層または上部ＤＢＲ層よりも抵抗率の高い高抵抗率層とすることもできるし（段落００３４参照）、低抵抗率層および高抵抗率層を組み合わせることもできる（図６、段落００４０参照）。また、ＤＢＲ層の中で不純物濃度を厚さ方向に制御し、高抵抗領域および低抵抗領域を形成する特許文献２の類似技術は、特開平０６－２９６１１号公報（特許文献３）のように古くから知られている。これに対して、本実施形態のＶＣＳＥＬは、電流狭窄層に活性層側で隣接する高抵抗層（電流拡散防止層）を設けるものであり、上記の特許文献２，３に記載の技術とは明らかに異なる。
　電流狭窄層の位置は、レーザ光の広がりを制御するために、導電性を示す半導体ＤＢＲ層の内部または、ＤＢＲ層の近傍の導電性を示す半導体層の中に配置されることが多い。このような配置において、電流狭窄層の酸化領域の下面（活性層に近い側の表面）に多数存在する結晶欠陥が活性層に向かって成長することを抑制するためには、電流狭窄層の活性層に近い側で、電流狭窄層に隣接する領域の構造が特に重要になる。
　本実施形態のＶＣＳＥＬでは、電流狭窄層よりも活性層に近い側で、電流狭窄層に隣接する位置に、周囲よりも低キャリア濃度（高抵抗）である電流拡散防止層が設けられている。これにより、電流狭窄層を通過して活性層へと向かう電流の広がりを抑制することができる。この結果、電流狭窄層の酸化領域およびこの酸化領域と電流拡散防止層との界面に多数存在する結晶欠陥における非発光再結合を抑制し、この非発光再結合により促進される欠陥成長を抑制することができ、これによってＶＣＳＥＬの信頼性を向上させることができる。
　［変形例］
　上記の実施形態は種々に変更可能である。例えば、図３および図４において、Ｐ型ドープ領域３１はクラッド層１４内の一部の領域まで形成されているが、電流拡散防止層２５と活性層１３との間のいずれの位置までＰ型不純物がドープされていても良い。
　上記の実施形態では上層側のＤＢＲ層１５内に電流狭窄層１６が形成されていたが、下層側（基板側）のＤＢＲ層１１内に電流狭窄層１６を形成してもよい。この場合、電流拡散防止層２５は、電流狭窄層１６の上層側に隣接して設けられる。
　上記の実施形態では、電流狭窄層１６は、ＤＢＲ層１５を構成する第１番目の低屈折率層の内部に形成されていたが、クラッド層１４の内部のように、より活性層１３に近い位置に配置することが可能である。すなわち、より一般的に言えば、電流狭窄層１６は、ＤＢＲ層１５の内部またはＤＢＲ層１５と活性層１３との間に配置される。
　上記の実施形態では、ＤＢＲ層がＡｌＧａＡｓ多層膜からなる場合を示したが、ＡｌＩｎＡｓ／ＡｌＧａＩｎＡｓ多層膜、ＩｎＧａＡｓ／ＩｎＡｌＡｓ多層膜、ＧａＮ／ＡｌＧａＮ多層膜等でもよい。すなわち、ＡｌＧａＡｓ多層膜以外の多層膜で形成されたＤＢＲ層を有するＶＣＳＥＬに、電流拡散防止層を形成した場合においても、本発明の効果を奏することができる。
　上記の実施形態では、基板１０としてＮ型半導体基板を用いる例を示したが、基板１０として半絶縁性を示すノンドープのＧａＡｓ基板を用いることもできる。この場合には、図２において、たとえば、成膜工程の段階で基板１０とＮ型ＤＢＲ層１１との間にＮ型半導体コンタクト層を形成しておく。メサポスト構造および耐湿膜２１の形成後に、耐湿膜２１およびＮ型ＤＢＲ層１１（図２のメサポスト構造の左側の部分）を貫通する掘り込みパターンを形成することによってＮ型半導体コンタクト層の上面を露出させる。この露出したＮ型半導体コンタクト層の上にカソード電極を形成することができる。
　今回開示された実施形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　垂直共振器型面発光レーザ（ＶＣＳＥＬ）、１０　半導体基板、１１，１５　半導体多層膜反射鏡層（ＤＢＲ層）、１２，１４　クラッド層、１３　活性層、１６　電流狭窄層、１７　酸化領域、１８　未酸化領域、１９　アノード電極（Ｐ型コンタクト電極）、２０　カソード電極（裏面電極）、２１　耐湿膜（絶縁膜）、２２　ポリイミドパターン、２３　パッド電極、２５　電流拡散防止層、３０　Ｎ型ドープ領域、３１　Ｐ型ドープ領域。

Claims (10)

  1. 　基板と、
    　前記基板上に積層された複数の半導体層とを備え、
    　前記複数の半導体層は、
    　第１の導電型を有する半導体多層膜で形成された第１の反射鏡層と、
    　前記第１の導電型と反対の導電型である第２の導電型を有する半導体多層膜で形成された第２の反射鏡層と、
    　前記第１の反射鏡層と前記第２の反射鏡層との間に設けられた活性層と、
    　前記第２の反射鏡層の内部または前記第２の反射鏡層と前記活性層との間に設けられ、前記第２の導電型を有する半導体膜を外周側から酸化させることにより形成され、酸化領域と前記酸化領域に囲まれた未酸化領域とを含む電流狭窄層と、
    　前記電流狭窄層と前記活性層との間で、前記電流狭窄層に隣接しかつ前記活性層から離間して設けられ、前記第２の導電型を有する半導体膜で形成された電流拡散防止層とを含み、
    　前記電流拡散防止層のキャリア濃度は、前記電流狭窄層の未酸化領域のキャリア濃度よりも低く、
    　前記電流拡散防止層に隣接する前記活性層側の領域は、前記第２の導電型を有し、前記電流拡散防止層のキャリア濃度よりも高いキャリア濃度を有する、垂直共振器型面発光レーザ。
  2. 　前記電流拡散防止層のキャリア濃度は、前記電流狭窄層の未酸化領域のキャリア濃度の０．１５倍以下である、請求項１に記載の垂直共振器型面発光レーザ。
  3. 　前記電流拡散防止層は、直接遷移型半導体で形成される、請求項１または２に記載の垂直共振器型面発光レーザ。
  4. 　前記電流拡散防止層は、ＡｌXＧａ(1-X)Ａｓで形成され、０≦Ｘ＜０．４３を満たす、請求項３に記載の垂直共振器型面発光レーザ。
  5. 　前記電流狭窄層の未酸化領域のキャリア濃度は、３×１０18ｃｍ-3より小さい、請求項１～４のいずれか一項に記載の垂直共振器型面発光レーザ。
  6. 　前記電流拡散防止層は、ＡｌXＧａ(1-X)Ａｓで形成され、０≦Ｘ≦０．６５を満たす、請求項１または２に記載の垂直共振器型面発光レーザ。
  7. 　前記電流狭窄層および前記電流拡散防止層は有機金属気相成長法によって形成されたＡｌＧａＡｓによって構成され、前記電流狭窄層および前記電流拡散防止層には前記第２の導電型の不純物としてオートドープによってカーボンが導入される、請求項１～６のいずれか一項に記載の垂直共振器型面発光レーザ。
  8. 　垂直共振器型面発光レーザの製造方法であって、
    　基板上に第１の導電型を有する半導体多層膜によって第１の反射鏡層を形成するステップと、
    　前記第１の反射鏡層の上に第１のクラッド層を形成するステップと、
    　前記第１のクラッド層の上に活性層を形成するステップと、
    　前記活性層の上に第２のクラッド層を形成するステップと、
    　前記第２のクラッド層の上に第２の導電型を有する半導体多層膜によって第２の反射鏡層を形成するステップとを備え、
    　前記第２の反射鏡層を形成するステップは、
    　前記第２の導電型を有する半導体膜によって電流拡散防止層を形成するサブステップと、
    　前記電流拡散防止層の上に前記電流拡散防止層よりもキャリア濃度の高い前記第２の導電型を有する半導体膜によって電流狭窄層を形成するサブステップとを含み、
    　前記電流拡散防止層のキャリア濃度は、前記電流拡散防止層の下層側に隣接する領域のキャリア濃度よりも低く、
    　前記製造方法は、さらに、
    　前記第２の反射鏡層の形成後に、前記第１のクラッド層、前記活性層、前記第２のクラッド層、および前記第２の反射鏡層の積層体をメサポスト形状に加工するステップと、
    　前記メサポスト形状の加工後に、前記電流狭窄層の周辺部を酸化させるステップとを備える、垂直共振器型面発光レーザの製造方法。
  9. 　垂直共振器型面発光レーザの製造方法であって、
    　基板上に第１の導電型を有する半導体多層膜によって第１の反射鏡層を形成するステップと、
    　前記第１の反射鏡層の上に第１のクラッド層を形成するステップと、
    　前記第１のクラッド層の上に活性層を形成するステップと、
    　前記活性層の上に第２のクラッド層を形成するステップとを備え、
    　前記第２のクラッド層を形成するステップは、前記第２のクラッド層の最上層に第２の導電型を有する半導体膜によって電流拡散防止層を形成するサブステップを含み、
    　前記電流拡散防止層のキャリア濃度は、前記電流拡散防止層の下層側に隣接する領域のキャリア濃度よりも低く、
    　前記製造方法は、さらに、前記第２のクラッド層の上に前記第２の導電型を有する半導体多層膜によって第２の反射鏡層を形成するステップを備え、
    　前記第２の反射鏡層を形成するステップは、前記第２の反射鏡層の最下層に前記電流拡散防止層よりもキャリア濃度の高い前記第２の導電型を有する半導体膜によって電流狭窄層を形成するサブステップを含み、
    　前記製造方法は、さらに、
    　前記第２の反射鏡層の形成後に、前記第１のクラッド層、前記活性層、前記第２のクラッド層、および前記第２の反射鏡層の積層体をメサポスト形状に加工するステップと、
    　前記メサポスト形状の加工後に、前記電流狭窄層の周辺部を酸化させるステップとを備える、垂直共振器型面発光レーザの製造方法。
  10. 　前記電流狭窄層を形成するサブステップおよび前記電流拡散防止層を形成するサブステップの各々は、前記第２の導電型の不純物としてオートドープによってカーボンを導入しながら、有機金属気相成長法によってＡｌＧａＡｓを堆積するサブステップを含む、請求項８または９に記載の垂直共振器型面発光レーザの製造方法。
PCT/JP2014/062679 2013-07-24 2014-05-13 垂直共振器型面発光レーザおよびその製造方法 WO2015011966A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103120015A TW201507303A (zh) 2013-07-24 2014-06-10 垂直諧振器型面發光雷射及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-153412 2013-07-24
JP2013153412 2013-07-24

Publications (1)

Publication Number Publication Date
WO2015011966A1 true WO2015011966A1 (ja) 2015-01-29

Family

ID=52393023

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/062679 WO2015011966A1 (ja) 2013-07-24 2014-05-13 垂直共振器型面発光レーザおよびその製造方法

Country Status (2)

Country Link
TW (1) TW201507303A (ja)
WO (1) WO2015011966A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192672A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 面発光レーザ、面発光レーザアレイ、電子機器及び面発光レーザの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3669430B1 (en) * 2017-08-14 2022-11-09 Lumentum Operations LLC A surface-mount compatible vcsel array
WO2019133630A1 (en) 2017-12-28 2019-07-04 Princeton Optronics, Inc. Narrow beam divergence semiconductor sources

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146515A (ja) * 2002-10-23 2004-05-20 Furukawa Electric Co Ltd:The 半導体レーザ素子
WO2006033237A1 (ja) * 2004-09-21 2006-03-30 Nec Corporation 電流狭窄構造および半導体レーザ
JP2006228959A (ja) * 2005-02-17 2006-08-31 Sony Corp 面発光半導体レーザ
WO2009078232A1 (ja) * 2007-12-14 2009-06-25 Nec Corporation 面発光レーザ
JP2012114185A (ja) * 2010-11-24 2012-06-14 Canon Inc 垂直共振器型面発光レーザおよび垂直共振器型面発光レーザアレイ
WO2012086150A1 (ja) * 2010-12-21 2012-06-28 住友化学株式会社 半導体基板、半導体基板の製造方法および垂直共振器面発光レーザ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146515A (ja) * 2002-10-23 2004-05-20 Furukawa Electric Co Ltd:The 半導体レーザ素子
WO2006033237A1 (ja) * 2004-09-21 2006-03-30 Nec Corporation 電流狭窄構造および半導体レーザ
JP2006228959A (ja) * 2005-02-17 2006-08-31 Sony Corp 面発光半導体レーザ
WO2009078232A1 (ja) * 2007-12-14 2009-06-25 Nec Corporation 面発光レーザ
JP2012114185A (ja) * 2010-11-24 2012-06-14 Canon Inc 垂直共振器型面発光レーザおよび垂直共振器型面発光レーザアレイ
WO2012086150A1 (ja) * 2010-12-21 2012-06-28 住友化学株式会社 半導体基板、半導体基板の製造方法および垂直共振器面発光レーザ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192672A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 面発光レーザ、面発光レーザアレイ、電子機器及び面発光レーザの製造方法

Also Published As

Publication number Publication date
TWI562487B (ja) 2016-12-11
TW201507303A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
US20020176474A1 (en) Quantum dot vertical cavity surface emitting laser
JP4172505B2 (ja) 面発光型半導体素子及び面発光型半導体素子の製造方法
US8488644B2 (en) Semiconductor laser element and manufacturing method thereof
JP5272308B2 (ja) 電流狭窄構造および半導体レーザ
US7435660B2 (en) Migration enhanced epitaxy fabrication of active regions having quantum wells
JP5665504B2 (ja) 垂直共振器型面発光レーザおよび垂直共振器型面発光レーザアレイ
JP2007524253A (ja) 半導体デバイスの酸化物に起因する欠陥を低減するための歪み補償構造
US7830937B2 (en) Surface emitting type optical semiconductor device
WO2015033649A1 (ja) 垂直共振器型面発光レーザおよびその製造方法
JP2010027697A (ja) 面発光半導体レーザ
WO2015011966A1 (ja) 垂直共振器型面発光レーザおよびその製造方法
US7459719B2 (en) Superlattice optical semiconductor device where each barrier layer has high content of group III elements in center portion and low content near well layer
US20090041075A1 (en) Surface-emitting type semiconductor optial device and method for manufacturing a surface-emitting type semiconductor optical device
JP2012507876A (ja) 垂直放射形の表面放射半導体レーザ素子
JPWO2005074080A1 (ja) 面発光レーザ及びその製造方法
US20230096932A1 (en) Surface emitting laser
KR101013422B1 (ko) 면발광형 반도체 레이저소자 및 그 제조방법
JP2007129165A (ja) 面発光型半導体素子とその製造方法
US11923661B2 (en) Surface emitting laser and method of manufacturing the same
JP6200158B2 (ja) 半導体発光素子およびその製造方法
WO2023243298A1 (ja) 垂直共振器型面発光レーザ素子及び垂直共振器型面発光レーザ素子アレイ
JP2006228959A (ja) 面発光半導体レーザ
JP2004014747A (ja) 面発光型半導体レーザ素子
JP5202502B2 (ja) 面型光半導体素子
JP2003051456A (ja) Ａｌ含有化合物半導体層のエピタキシャル成長方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14829023

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14829023

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP