TW201507303A - 垂直諧振器型面發光雷射及其製造方法 - Google Patents

垂直諧振器型面發光雷射及其製造方法 Download PDF

Info

Publication number
TW201507303A
TW201507303A TW103120015A TW103120015A TW201507303A TW 201507303 A TW201507303 A TW 201507303A TW 103120015 A TW103120015 A TW 103120015A TW 103120015 A TW103120015 A TW 103120015A TW 201507303 A TW201507303 A TW 201507303A
Authority
TW
Taiwan
Prior art keywords
layer
current
diffusion preventing
current diffusion
conductivity type
Prior art date
Application number
TW103120015A
Other languages
English (en)
Other versions
TWI562487B (zh
Inventor
Keiji Iwata
Ippei Matsubara
Takayuki Kona
Hiroshi Watanabe
Tetsuro Toritsuka
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201507303A publication Critical patent/TW201507303A/zh
Application granted granted Critical
Publication of TWI562487B publication Critical patent/TWI562487B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

於垂直諧振器型面發光雷射(1)中，活性層(13)設置於第1導電類型之第1反射鏡層(11)與第2導電類型之第2反射鏡層(15)之間。電流狹窄層(16)設置於第2反射鏡層(15)的內部或第2反射鏡層(15)與活性層(13)之間，且包含具有第2導電類型之未氧化區域(18)與氧化區域(17)。電流擴散防止層(25)於電流狹窄層(16)與活性層(13)之間，鄰接於電流狹窄層(16)且與活性層(13)隔開地設置，並具有第2導電類型。電流擴散防止層(25)之載子濃度低於電流狹窄層(16)的未氧化區域(18)及鄰接於電流擴散防止層(25)之活性層(13)側的區域(15A)中的任一者之載子濃度。

Description

垂直諧振器型面發光雷射及其製造方法
本發明係關於垂直諧振器型面發光雷射及其製造方法。
垂直諧振器型面發光雷射(VCSEL：Vertical Cavity Surface Emitting Laser)藉由在與基板面垂直之方向上形成光諧振器，從而向與基板面垂直之方向輸出雷射光。於VCSEL中，為了使電流集中於發光區域而形成電流狹窄層。通常，利用藉由使AlAs(砷化鋁)層的外周側氧化而形成之開口構造作為電流狹窄層。
例如，於日本特開2004-31863號公報(專利文獻1)中，揭示有膜厚方向之中央部的Al含有量最高之電流狹窄層。具體而言，電流狹窄層成為如下構造：由Al含有量低於第2電流狹窄層之第1電流狹窄層及第3電流狹窄層包夾Al含有量高之第2電流狹窄層(圖2、圖3等)。Al含有量越高，則氧化狹窄層外周之氧化越快，因此，第2電流狹窄層之氧化最快。其結果，電流狹窄層的開口部之尺寸在膜厚方向的中央部變為最小。該先前技術之目的在於：當為了減少寄生電容而使電流狹窄層變厚時，抑制對雷射元件之可靠性產生影響之應變、或雷射光之散射損失。
先前技術文獻 專利文獻
專利文獻1：日本特開2004-31863號公報
專利文獻2：國際公開第2007/105328號
專利文獻3：日本特開平06-29611號公報
對於半導體雷射而言，由結晶缺陷引起之劣化經常會成為問題。原因在於：若於結晶缺陷中發生非發光複合，則結晶缺陷會吸收此時所產生之能量而成長，或產生新的結晶缺陷，結果導致光輸出下降。
尤其於VCSEL之情形時，在電流狹窄層的氧化區域、及該氧化區域與其鄰接區域之間的界面中存在大量之結晶缺陷。例如於上述專利文獻1之情形時，在第1電流狹窄層、第2電流狹窄層、第3電流狹窄層各自的氧化區域、及各氧化區域與其鄰接區域之間的界面中存在大量之結晶缺陷。若該等結晶缺陷成長而到達活性層，則於該活性層內的結晶缺陷中，注入至VCSEL之電子與電洞會發生非發光複合，藉此，結晶缺陷加速增殖。其結果，導致光輸出急速地劣化，但目前尚未採取充分之對策。
而且，專利文獻1之情形存在如下問題：由於電流狹窄層與活性層之間全部成為無摻雜包層(段落0029、圖1)，因此會導致VCSEL整體之電阻增大。
本發明之目的在於：抑制由存在於電流狹窄層的氧化區域、及該氧化區域與其鄰接區域之間的界面中的結晶缺陷引起之特性劣化，藉此，提高垂直諧振器型面發光雷射(VCSEL)之可靠性，並且將VCSEL整體之電阻值抑制得較小。
本發明的一個形態之垂直諧振器型面發光雷射具備基板、與積層於基板上之複數個半導體層。複數個半導體層包含第1反射鏡層、第2反射鏡層、活性層、電流狹窄層、電流擴散防止層。第1反射鏡層由具有第1導電類型之半導體多層膜形成。第2反射鏡層由具有第2導電類型之半導體多層膜形成，該第2導電類型為與第1導電類型相反之導電類型。活性層設置於第1反射鏡層與第2反射鏡層之間。電流狹窄層設置於第2反射鏡層的內部或第2反射鏡層與活性層之間，且包含：氧化區域，其係藉由使具有第2導電類型之半導體膜自外周側氧化而形成；以及未氧化區域，其被該氧化區域包圍。電流擴散防止層，於電流狹窄層與活性層之間，鄰接於電流狹窄層且與活性層隔開地設置，並由具有第2導電類型的半導體膜形成。電流擴散防止層之載子濃度低於電流狹窄層的未氧化區域之載子濃度。鄰接於電流擴散防止層之活性層側的區域具有第2導電類型，且具有較電流擴散防止層之載子濃度更高之載子濃度。
此處，第1反射鏡層設置於基板側，第2反射鏡層設置於第1反射鏡層的上層側，相反地，第2反射鏡層亦可設置於基板側，第1反射鏡層亦可設置於第2反射鏡層的上層側。關於第1及第2導電類型，任一者為P型，另一者為N型。
以成為上述載子濃度之關係之方式，於各半導體層中摻雜第2導電類型之雜質，藉此，電流擴散防止層之電阻高於電流狹窄層的未氧化區域及鄰接於電流擴散防止層之活性層側的區域中的任一者之電阻。其結果，能夠藉由電流擴散防止層，抑制通過電流狹窄層而流向活性層之電流之擴散，因此，尤其能夠抑制存在於電流狹窄層的氧化區域之活性層側的 界面中之結晶缺陷中的非發光複合。其結果，能夠防止結晶缺陷向活性層成長，因此，能夠實現可靠性高之VCSEL。
而且，僅將電流擴散防止層設為高電阻，鄰接於電流擴散防止層之第2導電類型之區域的電阻低於電流擴散防止層的電阻，因此，能夠抑制垂直諧振器型面發光雷射整體之電阻值。
電流擴散防止層之載子濃度較佳為電流狹窄層的未氧化區域之載子濃度之0.15倍以下。藉此，能夠更有效果地抑制通過電流狹窄層而流向活性層之電流之擴散，從而能夠實現可靠性高之VCSEL。
電流擴散防止層較佳由直接躍遷(direct transition)型半導體形成。電流擴散防止層更佳由AlXGa(1-X)As形成，且滿足0≦X<0.43。
根據上述構成，在存在於電流擴散防止層與電流狹窄層的氧化區域之界面中之結晶缺陷中，能夠優先地引起壽命短於非發光複合之發光複合。藉此，能夠更有效果地抑制非發光複合所引起之缺陷成長，從而能夠實現可靠性高之VCSEL。再者，在0≦X<0.43時，AlXGa(1-X)As成為直接躍遷類型。
電流狹窄層的未氧化區域之載子濃度較佳為小於3.0×1018cm-3。藉此，能夠抑制電流狹窄層的氧化區域與電流擴散防止層之界面中之載子濃度的增加，因此，能夠更有效果地抑制通過電流狹窄層而流向活性層之電流之擴散。其結果，能夠實現可靠性高之VCSEL。
電流擴散防止層較佳由AlXGa(1-X)As形成，且滿足0≦X≦0.65。藉由限制Al濃度，當利用有機金屬氣相成長法(MOCVD：Metal Organic Chemical Vapor Deposition)形成AlXGa(1-X)As時，能夠抑制本底之碳混入至電 流擴散防止層。因此，能夠更有效果地抑制通過電流狹窄層而流向活性層之電流之擴散，其結果，能夠實現可靠性高之VCSEL。
電流狹窄層及電流擴散防止層較佳由AlGaAs構成，該AlGaAs藉由有機金屬氣相成長法而形成。於該情形時，較佳為碳作為第2導電類型之雜質，藉由自動摻雜而導入至電流狹窄層及電流擴散防止層。藉此，與藉由原料氣體而摻雜碳相比較，載子濃度之控制性變佳，因此，能夠抑制電流狹窄層與電流擴散防止層之界面中之載子濃度的意外增加。
於其他形態中，本發明為垂直諧振器型面發光雷射之製造方法，其具備如下步驟：於基板上，藉由具有第1導電類型之半導體多層膜而形成第1反射鏡層；於第1反射鏡層上形成第1包層；於第1包層上形成活性層；於活性層上形成第2包層；以及於第2包層上，藉由具有第2導電類型之半導體多層膜而形成第2反射鏡層。此處，形成第2反射鏡層之步驟包含如下子步驟：藉由具有第2導電類型之半導體膜而形成電流擴散防止層；以及於電流擴散防止層上，藉由半導體膜而形成電流狹窄層，該半導體膜具有第2導電類型且載子濃度高於電流擴散防止層之載子濃度。電流擴散防止層之載子濃度低於鄰接於電流擴散防止層的下層側之區域之載子濃度。垂直諧振器型面發光雷射之製造方法更具備如下步驟：於形成第2反射鏡層之後，將第1包層、活性層、第2包層及第2反射鏡層的積層體加工為台面(mesa post)形狀；以及於加工為台面形狀之後，使電流狹窄層的周邊部氧化。
於另一形態中，本發明為垂直諧振器型面發光雷射之製造方法，其具備如下步驟：於基板上，藉由具有第1導電類型之半導體多層膜 而形成第1反射鏡層；於第1反射鏡層上形成第1包層；於第1包層上形成活性層；以及於活性層上形成第2包層。此處，形成第2包層之步驟包含如下子步驟，即，於第2包層的最上層，藉由具有第2導電類型之半導體膜而形成電流擴散防止層。電流擴散防止層之載子濃度低於鄰接於電流擴散防止層的下層側之區域之載子濃度。垂直諧振器型面發光雷射之製造方法更具備如下步驟，即，於第2包層上，藉由具有第2導電類型之半導體多層膜而形成第2反射鏡層。此處，形成第2反射鏡層之步驟包含如下子步驟，即，於第2反射鏡層的最下層，藉由半導體膜而形成電流狹窄層，該半導體膜具有第2導電類型且載子濃度高於電流擴散防止層之載子濃度。垂直諧振器型面發光雷射之製造方法更具備如下步驟：於形成第2反射鏡層之後，將第1包層、活性層、第2包層及第2反射鏡層的積層體加工為台面形狀；以及於加工為台面形狀之後，使電流狹窄層的周邊部氧化。
形成電流狹窄層之子步驟及形成電流擴散防止層之子步驟各自較佳為包含如下子步驟，即，一邊藉由自動摻雜而導入碳作為第2導電類型之雜質，一邊藉由有機金屬氣相成長法而使AlGaAs堆積。藉此，與藉由原料氣體而摻雜碳相比較，載子濃度之控制性變佳，因此，能夠抑制電流狹窄層與電流擴散防止層之界面中之載子濃度的意外增加。
因此，根據本發明，能夠將垂直諧振器型面發光雷射(VCSEL)整體之電阻值抑制得較小，且能夠提高其可靠性。
1‧‧‧垂直諧振器型面發光雷射(VCSEL)
10‧‧‧半導體基板
11、15‧‧‧半導體多層膜反射鏡層(DBR層)
12、14‧‧‧包層
13‧‧‧活性層
16‧‧‧電流狹窄層
17‧‧‧氧化區域
18‧‧‧未氧化區域
19‧‧‧陽極電極(P型接觸電極)
20‧‧‧陰極電極(背面電極)
21‧‧‧耐濕膜(絕緣膜)
22‧‧‧聚醯亞胺圖案
23‧‧‧焊墊電極
25‧‧‧電流擴散防止層
30‧‧‧N型摻雜區域
31‧‧‧P型摻雜區域
圖1係示意性地表示一個實施形態之VCSEL之構成之俯視圖。
圖2係示意性地表示沿著圖1的II-II線之剖面構造之圖。
圖3係示意性地表示圖2的主要部分之圖。
圖4係圖3的各層之Al含有量之分布圖。電流擴散防止層之Al含有量(X)為0.65。
圖5係表示變更了圖1~圖4的電流狹窄層及電流擴散防止層之配置後的例子之剖面圖。
圖6係圖5的各層之Al含有量之分布圖。電流擴散防止層之Al含有量(X)為0.65。
圖7係表示電流擴散防止層之Al含有量(X)為0.25之例子之圖。
圖8係以表格形式來表示已試製之各樣本的電流擴散防止層中之載子濃度(電洞濃度)及Al含有量、以及電流狹窄層中之載子濃度(電洞濃度)之圖。
圖9係表示對已製作之樣本進行高溫連續通電測試後之結果之圖。
圖10係示意性地表示VCSEL之製作過程中的多層磊晶膜之剖面圖。
圖11係示意性地表示VCSEL之製作過程中的台面構造之形成之剖面圖。
圖12係示意性地表示VCSEL之製作過程中的電流狹窄層外周部之氧化之剖面圖。
圖13係示意性地表示VCSEL之製作過程中的耐濕膜之形成及其加工之剖面圖。
圖14係示意性地表示VCSEL之製作過程中的接觸電極之形成之剖面 圖。
圖15係示意性地表示VCSEL之製作過程中的聚醯亞胺圖案之形成之剖面圖。
圖16係示意性地表示VCSEL之製作過程中的焊墊電極之形成之剖面圖。
圖17係表示VCSEL之製作過程之流程圖。
圖18係表示VCSEL之製作過程的變形例之流程圖。
以下，參照圖式詳細地說明實施形態。再者，對相同或相當之部分附上相同之參照符號，且不重複進行說明。
[VCSEL之構成]
圖1係示意性地表示一個實施形態之VCSEL之構成之俯視圖。圖2係示意性地表示沿著圖1的II-II線之剖面構造之圖。圖3係示意性地表示圖2的主要部分之圖。再者，圖2及圖3所示之圖為模式圖，圖中各層之厚度與實際之器件的厚度無比例關係。圖2及圖3所記載之各層之間的厚度之關係並不一致。
參照圖1~圖3，VCSEL1包含基板10、半導體多層膜反射鏡(DBR：Distributed Bragg Reflector)層11、15、包層12、14、活性層13、設置於DBR層15內部之電流狹窄層16及電流擴散防止層25、陽極電極19以及陰極電極20。再者，於該說明書中，關於各半導體層，將基板側的表面稱為下表面，將與基板相反之一側的表面稱為上表面。
於該實施形態中，使用N型GaAs(砷化鎵)半導體基板作為 基板10。於基板10的背面形成陰極電極(背面電極)20。
於基板10的主面上，形成由N型化合物半導體構成之DBR層11。DBR層11包含如下構造：例如使Al0.15Ga0.85As與Al0.9Ga0.1As每隔光學膜厚λ/4(λ表示振盪波長)而交替地積層。為了形成N型之導電類型，摻雜有Si(矽)作為N型雜質。Si容易配位於Ga(Al)位點(site)而成為施體。刻意地未摻雜P型雜質。調整所摻雜之Si之濃度，以使載子濃度(電子濃度)例如成為2~3×1018[cm-3]。
再者，AlXGa(1-X)As(鋁鎵砷化物)為GaAs與AlAs之混晶半導體，Al含有量(X；0≦X≦1)越高，則能量間隙越大，且折射率越低。由於晶格常數幾乎不會對應於Al含有量(X)而發生變化，因此，能夠使所有Al含有量(X)之AlXGa(1-X)As膜於GaAs基板上磊晶成長。於該說明書中，在不特別指定Al含有量(X)之情形下，有時記載為AlGaAs。
於DBR層11上形成產生雷射光之活性區域。活性區域係由包層12、14、與包夾於包層12、14且具有光學增益之活性層13構成。於活性層13中，形成多重地積層有量子井與障壁層之多重量子井(MQW：Multiple Quantum Well)。活性層13為刻意地未導入雜質之無摻雜區域。
根據器件電阻值之設計，能夠不對包層12、14進行摻雜，亦能夠部分地摻入雜質。於本實施形態中，在與N型及P型DBR層11、15接觸之包層12、14的一部分，摻雜有導電類型與鄰接之DBR層11、15相同之雜質。因此，摻雜有P型雜質之區域31(以下記載為P型摻雜區域31)自上層側的DBR層15到達上層側的包層14的一部分為止。摻雜有N型雜質之區域30(以下記載為N型摻雜區域30)自下層側的DBR層11到達下層 側的包層12的一部分為止。
於活性區域上，形成由P型化合物半導體構成之上層側的DBR層15。DBR層15除了電流狹窄層16及電流擴散防止層25的部分之外，與下層側(基板側)的DBR層11同樣地包含如下構造：例如使Al0.15Ga0.85As與Al0.9Ga0.1As每隔光學膜厚λ/4而交替地積層。為了形成P型之導電類型，摻雜有C(碳)作為P型雜質。C容易配位於As位點而成為受體。刻意地未摻雜N型雜質。調整所摻雜之C(碳)之濃度，以使載子濃度(電洞濃度)例如成為2~3×1018[cm-3]。
此處，亦可使導電類型與上述相反，將基板10設為P型半導體基板，將下層側的DBR層11之導電類型設為P型，且將上層側的DBR層15之導電類型設為N型。再者，於該說明書中，在記載為第1及第2導電類型之情形下，第1及第2導電類型中的一者為P型，另一者為N型。
於該實施形態中，在上層側的DBR層15的一部分，效率良好地將電流注入至活性區域，形成帶來透鏡效應(lens effect)之電流狹窄層16。如圖3所示，電流狹窄層16具有中心部分的未氧化區域18與其周圍之大致絕緣體的氧化區域17。利用0.95≦X≦1之AlXGa(1-X)As形成電流狹窄層16(包含X=1之情形即AlAs)，將包含電流狹窄層16之磊晶多層膜加工為台面形狀之後，於加熱水蒸氣環境下，使電流狹窄層16自周圍起選擇性地氧化，藉此獲得上述構造。由於僅中心部分的未氧化區域18成為電流路徑，因此，能夠效率良好地將電流注入至活性區域。
於上層側的DBR層15的一部分，進而形成電流擴散防止層25。電流擴散防止層25於電流狹窄層16與活性層13之間(電流狹窄層16 之活性層13側)，設置於鄰接於電流狹窄層16且與活性層13隔開之位置。以使電流擴散防止層25之載子濃度低於上下之鄰接區域(即，電流狹窄層16的未氧化區域18及DBR層15的一部分15A)之載子濃度之方式，於電流擴散防止層25中摻雜有P型雜質。換言之，電流擴散防止層25之電阻高於上下之鄰接區域之電阻。
如圖1、圖2所示，於具有台面構造之磊晶多層膜上，形成有防濕用之絕緣膜21(亦稱為耐濕膜)。於台面上部的絕緣膜21中，形成使DBR層15的上表面露出之開口。陽極電極19(環狀電極)連接於露出之DBR層15的上表面。接合用之焊墊電極23連接於陽極電極19。於焊墊電極23與DBR層11之間，設置有聚醯亞胺圖案22以減少寄生電容。
[Al含有量分布]
圖4係圖3的各層之Al含有量之分布圖。圖4的縱軸表示AlXGa(1-X)As之Al含有量(X)，橫軸以任意單位(AU)表示雷射元件之深度方向。圖4中表示了電流擴散防止層之Al含有量(X)為0.65之情形。
參照圖3及圖4，於上層側的DBR層15中，交替地積層有Al含有量多之低折射率層與Al含有量少之高折射率層。電流狹窄層16在鄰接於包層14之第1個低折射率層內，形成於最遠離活性層13之位置。在鄰接於該電流狹窄層16且較其更靠下層側處形成電流擴散防止層25。P型摻雜區域31到達較電流擴散防止層25更靠下層之DBR層15的一部分15A及包層14的一部分為止。藉此，電流擴散防止層25成為由電流狹窄層16與DBR層15的一部分即區域15A包夾之構造，該電流狹窄層16與DBR層15的一部分即區域15A均摻雜有濃度高於電流擴散防止層25之P型雜 質。
[電流擴散防止層之效果]
藉由設置電流擴散防止層25，能夠抑制自陽極電極19注入之通過電流狹窄層16之電流向構成電流狹窄層16之氧化區域17下表面擴散，該電流擴散防止層25位於較電流狹窄層16更靠活性層13側之位置且鄰接於電流狹窄層16。藉此，在存在於電流狹窄層16的氧化區域17下表面(氧化區域17與電流擴散防止層25之界面)之結晶缺陷中，能夠抑制與少數載子之間的非發光複合。其結果，能夠防止缺陷因非發光複合所引起之缺陷成長而到達活性層13，因此，能夠實現可靠性更高之VCSEL。
[電流擴散防止層之變形例]
圖5係表示變更了圖1~圖4的電流狹窄層及電流擴散防止層之配置後的例子之剖面圖。圖6係圖5的各層之Al含有量之分布圖。與圖4同樣地，圖6中亦表示了VCSEL的各層之Al含有量(X)。與圖4之情形同樣地，電流擴散防止層之Al含有量(X)為0.65。
圖5及圖6之情形與圖3及圖4之情形之不同點在於：電流狹窄層16在鄰接於包層14之第1個低折射率層內，形成於最靠近活性層之位置。亦即，於圖5及圖6中，電流狹窄層16與包層14相鄰接地形成。鄰接於電流狹窄層16且設置於其下層側之電流擴散防止層25形成於包層14的最上層。P型摻雜區域31到達較電流擴散防止層25更靠下層之包層的區域14A的一部分為止。藉此，電流擴散防止層25成為由電流狹窄層16與包層14的一部分包夾之構造，該電流狹窄層16與包層14的一部分均摻雜有濃度高於電流擴散防止層25之P型雜質。圖5及圖6的其他方面與圖3 及圖4相同。
於圖5之變形例中，藉由設置載子濃度低於電流狹窄層16之(即，電阻更高之)電流擴散防止層25，亦能夠抑制電流向電流狹窄層16的氧化區域17下表面擴散。藉此，能夠抑制存在於氧化區域17下表面之結晶缺陷中的非發光複合，從而能夠提高VCSEL之可靠性。
圖7係表示電流擴散防止層之Al含有量(X)為0.25之例子之圖。與圖4同樣地，圖7中亦表示了VCSEL的各層之Al含有量(X)。圖7的電流擴散防止層25與圖4之情形之不同點在於：Al含有量(X)自0.65變更為0.25。圖7的其他方面與圖4相同。
AlXGa(1-X)As成為0≦X<0.43之直接躍遷型半導體，其會優先地引起壽命短於非發光複合之發光複合。藉此，能夠有效果地防止非發光複合所引起之缺陷成長，從而能夠實現可靠性更高之VCSEL。
而且，於利用MOCVD形成構成VCSEL之各半導體層之情形時，若Al含有量較低，則能夠更有效果地抑制本底的雜質(於上述情形時為碳(C))之混入。因此，將電流擴散防止層之Al含有量設定得越低，則越能夠抑制本底的雜質之混入。因此，藉由使電流擴散防止層之電阻更高，能夠有效果地抑制通過電流狹窄層16之電流之擴散，從而能夠實現可靠性更高之VCSEL。
[效果驗證實驗]
以下，說明對電流擴散防止層25之效果進行驗證後之實驗結果。
圖8係以表格形式來表示已試製之各樣本的電流擴散防止層25中之因摻雜P型雜質而產生之載子濃度及Al含有量、以及電流狹窄 層16中之因摻雜P型雜質而產生之載子濃度之圖。參照圖8，電流狹窄層16包含Al0.98Ga0.02As。將電流狹窄層16中之載子濃度設為A[cm-3]。於電流狹窄層16中，刻意地未摻雜N型雜質。電流狹窄層16外周側的一部分已氧化。電流擴散防止層25在靠近活性層13之一側與電流狹窄層16接觸。電流擴散防止層25包含AlXGa(1-X)As(包含X=0之情形即GaAs)。將電流擴散防止層25中之載子濃度設為B[cm-3]。於電流擴散防止層25中，刻意地未摻雜N型雜質。於圖8中，「3.0E+18」表示「3.0×1018」。
於驗證實驗中，在4個條件(發明物1~4)下，製作構成與圖1~圖4中所說明之VCSEL相同之樣本。圖8中表示了各條件下的電流擴散防止層25中之載子濃度、電流擴散防止層25之Al含有量、電流狹窄層16中之載子濃度。在活性層側鄰接於電流擴散防止層25之區域(電流擴散防止層25的下層)中，如圖1~圖4中的說明所述，摻雜有濃度較電流擴散防止層25中所摻雜之P型雜質更高之P型雜質。具體而言，對於發明物1~4，圖3中的在活性層側鄰接於電流擴散防止層25之區域15A之載子濃度均被調整為3.0E+18[cm-3]。
而且，於驗證實驗中，製作未設置有電流擴散防止層25之樣本(比較例)。對於比較例之樣本，在活性層側鄰接於電流狹窄層16之區域中所摻雜之P型雜質濃度為與DBR層15之P型雜質濃度相同之濃度。亦即，對於比較例之樣本，圖3所示之P型摻雜區域31之載子濃度於全部區域中均被調整為3.0E+18[cm-3]。又，對於發明物1~4及比較例，均是除了電流擴散防止層25之外，較電流狹窄層16更靠活性層之區域之載子濃度被調整為3.0E+18[cm-3]。
再者，如上述說明所述，對於發明物1~4，藉由使電流擴散防止層25之載子濃度低於電流狹窄層16的未氧化區域之載子濃度(即，使電流擴散防止層25之電阻高於電流狹窄層16的未氧化區域之電阻)，能夠抑制通過電流狹窄層而流向活性層之電流之擴散。而且，對於發明物1~4，除了電流擴散防止層25之外的P型摻雜區域31之載子濃度高於電流擴散防止層25之載子濃度(即，P型摻雜區域31之電阻低於電流擴散防止層25之電阻)，因此，能夠減小VCSEL整體之電阻值，其結果，能夠抑制自己發熱。
對在圖8的條件下製作之樣本進行高溫連續通電測試。具體而言，將已製作之樣本放入至175℃之恆溫槽中，以15mA之偏壓電流進行連續通電。在特定之測試時間自恆溫槽取出樣本，在室溫下測定施加了5mA之電流時之光輸出。
圖9係表示對已製作之樣本進行了高溫連續通電測試後之結果之圖。光輸出係由將投入至恆溫槽之前的光輸出設為1時的各測試時間之相對值來表示。比較例之結果表示了在相同條件下製作之8個樣本之平均值。各發明物1~4之結果表示了在相同條件下製作之10個以上之樣本之平均值。
參照圖9，比較例的VCSEL樣本因22小時以內的高溫連續通電而全部停止發光。相對於此，發明物1~4之光輸出下降，但未觀察到停止發光之樣本。因此，證實了VCSEL之可靠性因設置電流擴散防止層25而提高。
若電流擴散防止層25之載子濃度盡可能低於電流狹窄層16 的未氧化區域18之載子濃度，則能夠進一步抑制通過電流狹窄層16後之電流的路徑之擴大。其結果，認為能夠防止非發光複合而實現可靠性更高之VCSEL。參照圖9的發明物2之結果，已知：若電流擴散防止層25中之載子濃度(電洞濃度)為未氧化區域18中之載子濃度(電洞濃度)的1.0/6.5(=0.15)倍左右，則與比較例相比較，可靠性充分地提高。
此處，於利用AlXGa(1-X)As(包含X=0之情形即GaAs)形成電流擴散防止層25之情形時，需要留意Al含有量。原因在於：Al與C(碳)之間的鍵結較強，因此，尤其於MOCVD之情形時，Al含有量越高，則越多之本底的C會混入至半導體膜中。
具體而言，參照圖9的發明物1、2之結果，已知：若Al含有量X為0.65左右，則會充分地抑制本底的C之混入，因此，能夠有效果地抑制電流擴散防止層25中的電流之擴散，結果與比較例相比較，能夠實現可靠性高之VCSEL。而且，對圖9的發明物1、3之結果進行比較之後，已知：電流狹窄層16中之載子濃度(電洞濃度)A為相同濃度(3.0×1018[cm-3])，而Al含有量更低之發明物3(X=0.25)與發明物1(X=0.65)相比較，相對光輸出之下降速度變慢，有效果地抑制了缺陷成長。
於利用AlXGa(1-X)As(包含X=0之情形即GaAs)形成電流擴散防止層25之情形時，亦應留意Al含有量X為0≦X<0.43，且AlXGa(1-X)As成為直接躍遷型半導體。原因在於：直接躍遷型半導體會優先引起壽命短於非發光複合之發光複合，因此，能夠更有效果地抑制非發光複合所引起之缺陷成長，從而能夠實現可靠性高之VCSEL。於圖9所示之例子中，發明物3、4的電流擴散防止層之Al含有量為0.25，認為其表現出了直接躍遷 型之效果。
若著眼於電流狹窄層16中之載子濃度A，則更低之載子濃度A能夠抑制電流狹窄層16的氧化區域17與電流擴散防止層25之間的界面中之雜質濃度之增加。其結果，電流擴散防止層25中之電流之擴散受到抑制，因此，能夠更有效果地抑制非發光複合，實現可靠性高之VCSEL。此處，能夠抑制電流狹窄層16與電流擴散防止層25之界面中之雜質濃度之增加的理由如下所述。
通常，於電流擴散防止層25(例如Al0.65Ga0.35As)與電流狹窄層16(例如Al0.98Ga0.02As)之間的界面附近，Al濃度呈坡狀地發生變化，因此，若於Al濃度不夠高之期間，過剩地導入碳，則於電流狹窄層16的氧化區域17與電流擴散防止層25之間的界面中，碳濃度會升高，導致該界面中的電阻率降低。因此，需要高精度地控制界面中之雜質濃度。然而，當接續電流擴散防止層25而使電流狹窄層16成膜時，有時會意外地導致雜質濃度急速上升。尤其於藉由MOCVD而形成AlGaAs膜之情形下，當藉由四溴化碳、四氯化碳、或二硫化碳等原料氣體而供給作為雜質之碳時，難以控制原料氣體之供給。因此，較為理想的是預見電流擴散防止層25與電流狹窄層16之界面中之雜質濃度的意外增加，預先將電流狹窄層16之雜質濃度設定得較低。亦即，較為理想的是預先將電流狹窄層16之載子濃度A設定得較低。
於藉由MOCVD而使電流擴散防止層25及電流狹窄層16成膜之情形時，考慮到雜質濃度之控制性，較為理想的是藉由自動摻雜而導入作為P型雜質之碳。所謂自動摻雜，係指不使用原料氣體而自本底將雜質摻入至半導體膜中。當藉由MOCVD而使AlGaAs膜成長時，能夠藉由調 整成長溫度及有機金屬氣體之供給量而調整碳之雜質濃度，以使載子濃度處於例如3×1018[cm-3]以下之範圍。通常，於MOCVD中，使用三甲基鋁(Al(CH)3)作為Al之原料氣體，使用三甲基鎵(Ga(CH)3)作為Ga之原料氣體，使用砷化氫(AsH3)作為As之原料。於該情形時，藉由降低成長溫度，或藉由降低V族元素之原料氣體之供給量與III族元素之原料氣體之供給量之比(V/III比)，能夠使有機金屬中的碳進入至半導體膜中之量增加。
實際上，對圖9的發明物1與2(或發明物3與4)進行比較之後，電流擴散防止層25之構成相同，而關於電流狹窄層16之載子濃度，發明物2(或發明物4)之情形下之載子濃度低於發明物1(或發明物3)之載子濃度即3×1018[cm-3]。其結果，已知：對於電流狹窄層之載子濃度低之發明物2、4，相對光輸出之下降速度變慢，從而能夠實現可靠性高之VCSEL。因此，較為理想的是電流狹窄層16的未氧化區域18之載子濃度小於3×1018cm-3。
又，鄰接於電流擴散防止層之活性層側的區域具有高於電流擴散防止層之載子濃度，因此，於電流注入時，能夠減小該區域之自己發熱，結果能夠使高溫下的VCSEL之溫度特性提高。
[VCSEL之製作過程]
圖10~圖16係示意性地表示VCSEL之製作過程之剖面圖。圖17係表示VCSEL之製作過程之流程圖。以下，參照圖10~圖17說明圖1~圖4所示之VCSEL1之製作方法。
參照圖10，於半導體基板10(此處為N型GaAs基板)上形成多層磊晶膜11~16、25。對於磊晶膜之形成，MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)或MBE(Molecular Beam Epitaxy， 分子束磊晶)等方法較佳。
具體而言，首先於GaAs基板10上形成N型DBR層11(圖17之步驟S100)。將高折射區域、低折射區域分別為λ/4之光學膜厚作為一對，形成30~40層之DBR層11。能夠利用AlXGa(1-X)As中的X=0.1左右之材料作為高折射材料，利用AlXGa(1-X)As中的X=0.9左右之材料作為低折射材料。為了獲得N型之導電類型，導入2×1018[cm-3]左右之Si作為N型雜質。
其次，於N型DBR層11上形成包層12(圖17之步驟S105)，於包層12上形成包含量子井(QW：Quantum Well)之活性層13(步驟S110)，於活性層13上形成包層14(步驟S115)。藉由以上之步驟S105~S115，以受到包層12、14包夾之形式而形成活性層13。能夠根據振盪波長，適當地調整活性層13及包層12、14之膜厚及材料。例如，能夠利用GaAs作為活性層13之材料，以將振盪波長調整為850nm。
再者，於包層12中的鄰接於下層側的DBR層11之部分，導入2×1018[cm-3]左右之作為N型雜質之Si。於包層14中的鄰接於上層側的DBR層15、15A之部分，導入2×1018[cm-3]左右之作為P型雜質之C。
其次，於包層14上形成P型DBR層15、15A(圖17之步驟S120~S135)。與N型DBR層11同樣地，將高折射區域及低折射區域分別為λ/4之光學膜厚作為一對，形成20層左右之P型DBR層15、15A。能夠利用AlXGa(1-X)As中的X=0.1左右之材料作為高折射材料，利用AlXGa(1-X)As中的X=0.9左右之材料作為低折射材料。為了獲得P型之導電類型，導入2×1018[cm-3]左右之C作為P型雜質。
然而，於圖1~圖4所示之構造之情形時，在與包層14接 觸之第1個低折射率層上，依序形成電流擴散防止層25與電流狹窄層16。具體而言，例如於包層14上，導入2~3×1018[cm-3]左右之C(碳)，並且形成AlXGa(1-X)As層15A(其中，X=0.65)(圖17之步驟S120)，其次，使C之濃度降低至1×1017[cm-3]為止，藉此形成電流擴散防止層25(步驟S125)。其次，於電流擴散防止層25上，導入2~3×1018[cm-3]左右之C(碳)，並且形成AlXGa(1-X)As層(其中，0.95≦X≦1)作為電流狹窄層16(圖17之步驟S130)。
於藉由MOCVD而形成上述電流擴散防止層25及電流狹窄層16之情形時，與藉由原料氣體而導入作為P型雜質之碳相比較，較為理想的是藉由自動摻雜而導入作為P型雜質之碳。
由於對電流狹窄層16進行氧化處理時之體積收縮，於電流狹窄層16中產生應變，因此，為了抑制應變之影響，較為理想的是使電流狹窄層16之厚度為40nm以下。如圖4及圖5中的說明所述，該電流狹窄層16於第1個低折射率層中，既可形成於靠近上層之位置，亦可形成於靠近下層之位置(圖18中說明了該電流狹窄層16形成於最靠近下層之位置之情形)。
參照圖11，為了形成電流狹窄構造，將以上述方式形成於基板10上之磊晶多層膜加工為例如Φ30μm之台面圖案(圖17之步驟S140)。台面圖案係利用光微影及乾式蝕刻之方法而形成。進行乾式蝕刻，直至使下層側的DBR層11露出之深度為止。
參照圖12，其次在水蒸氣環境中，將已加工為台面圖案之附磊晶多層膜之基板加熱至450℃以上，藉此，自電流狹窄層16的外周部起選擇性地進行氧化，形成氧化區域17(圖17之步驟S145)。調整氧化時間， 以使中心部分的未氧化區域18達到Φ10μm。
參照圖13，其次形成氮化矽膜或氧化矽膜作為耐濕膜21(圖17之步驟S150)。能夠應用CVD或濺鍍等方法形成耐濕膜21。於台面的上部，利用光微影及乾式蝕刻之方法而形成接觸電極用的開口(圖17之步驟S155)。
參照圖14，其次於台面上部的開口部，例如藉由光微影及蒸鍍而形成P型接觸電極19(圖17之步驟S160)。例如能夠利用包含Ti(鈦)層、Pt(鉑)層及Au(金)層之積層膜作為P型接觸電極19。
參照圖15，其次以減少焊墊電極23下的電容為目的而形成聚醯亞胺圖案22(圖17之步驟S165)。參照圖16，其次例如利用光微影及濺鍍成膜之方法，形成與P型接觸電極19連接之焊墊電極23(圖17之步驟S170)。
然後，如圖1~圖3所示，在調整了基板10之厚度之後，形成背面電極20(圖17之步驟S175)。能夠使用例如包含Au層、Ge層及Ni層之積層膜作為背面電極20。進而，進行用以取得各電極19、20與半導體層之歐姆接觸(Ohmic contact)之退火處理(圖17之步驟S180)，藉此完成VCSEL1。
[VCSEL之製作過程的變形例]
圖18係表示VCSEL之製作過程的變形例之流程圖。圖18之製作過程表示了如下情形：如圖5及圖6所示，電流狹窄層16在鄰接於包層14之第1個低折射率層內，形成於最靠近活性層之位置。步驟S100~S110及步驟S140~S180與圖17之情形相同，因此，不重複地進行說明。
參照圖5、圖6及圖18，形成活性層13之後，於該活性層13上形成上層側的包層14(Al0.4Ga0.6As)(步驟S115A)。當形成包層14的最上部時，首先，導入2~3×1018[cm-3]左右之C(碳)，其次使C之濃度降低至1×1017[cm-3]為止，藉此形成電流擴散防止層25(步驟S125)。其次，使Al含有量(X)增加至0.95≦X≦1左右為止，並且使碳之濃度增加至2~3×1018[cm-3]左右為止，藉此形成電流狹窄層16(步驟S135)。接續電流狹窄層16而形成上層側的DRB層15。電流狹窄層16相當於DRB層15的第1個低折射率層中的最下層側的區域。
於藉由MOCVD而形成上述電流擴散防止層25及電流狹窄層16之情形時，與藉由原料氣體而導入作為P型雜質之碳相比較，較為理想的是藉由自動摻雜而導入作為P型雜質之碳。
[與先前技術之對比]
以下，對背景技術欄中所記載之先前技術與本實施形態之VCSEL進行對比，藉此，補充說明本實施形態之效果。
日本特開2004-31863號公報(專利文獻1)中所記載之技術係抑制為了減少寄生電容而使電流狹窄層變厚時的應變之技術。具體而言，專利文獻1之VCSEL成為如下構造：將電流狹窄層設為包含第1~第3電流狹窄層之3層構造，由Al含有量低於第2電流狹窄層之第1電流狹窄層及第3電流狹窄層包夾Al含有量高之第2電流狹窄層。因此，電流狹窄層中的開口部尺寸最小之層為第2電流狹窄層，故而流向活性層之電流欲通過該第2電流狹窄層的開口部而擴散。然而，在活性層側鄰接於第2電流狹窄層之層為Al含有量高於第2電流狹窄層之第1電流狹窄層，因此，無 法抑制上述電流擴散。其結果，導致在第2電流狹窄層的氧化區域與鄰接於該氧化區域之區域(第1電流狹窄層的未氧化區域)之界面中，促進結晶缺陷之成長。
相對於此，於本實施形態之VCSEL中，如圖3及圖5所示，鄰接於具有最小之開口部尺寸之電流狹窄層16而形成電流擴散防止層25，因此，能夠有效果地抑制通過電流狹窄層16後之電流之擴散。其結果，能夠抑制電流狹窄層的氧化區域、及該氧化區域與其鄰接區域之界面中的結晶缺陷之成長，因此，能夠提高VCSEL之可靠性。
而且，於本實施形態之VCSEL中，鄰接於電流狹窄層16之部分即電流擴散防止層25之電阻變得比較大，但在電流擴散防止層25的下層側，藉由使摻雜之雜質之濃度升高而減小了電阻，因此，能夠減小VCSEL整體之電阻。其結果，能夠藉由電流擴散防止層而提高VCSEL之可靠性，且能夠減小電流注入時之自己發熱，使高溫下之溫度特性提高。相對於此，於專利文獻1之情形時，電流狹窄層與活性層之間全部為無摻雜包層，因此，存在導致VCSEL整體之電阻增大之問題。
國際公開第2007/105328號(專利文獻2)揭示有如下內容：為了使流入至電流狹窄層之電流均一化，於電流狹窄層附近之上部DBR層側(即，活性層的相反側)設置電流平準化層(參照申請專利範圍第7項、段落0039)。電流平準化層既能夠設為電阻率低於上部DBR層之低電阻率層或電阻率高於上部DBR層之高電阻率層(參照段落0034)，亦能夠組合低電阻率層及高電阻率層(參照圖6、段落0040)。又，如日本特開平06-29611號公報(專利文獻3)般，已知有專利文獻2的類似技術，該專利文獻2的類似技術 係於DBR層中，在厚度方向上控制雜質濃度，形成高電阻區域及低電阻區域。相對於此，本實施形態之VCSEL將鄰接於活性層側之高電阻層(電流擴散防止層)設置於電流狹窄層，其顯然與上述專利文獻2、3中所記載之技術不同。
為了控制雷射光之擴散，電流狹窄層之位置大多配置於表現出導電性之半導體DBR層的內部、或DBR層附近之表現出導電性之半導體層中。對於此種配置而言，為了抑制存在於電流狹窄層的氧化區域下表面(靠近活性層之一側的表面)中之多個結晶缺陷向活性層成長，在電流狹窄層的靠近活性層之一側，鄰接於電流狹窄層之區域之構造尤其重要。
於本實施形態之VCSEL中，在較電流狹窄層更靠近活性層之一側且鄰接於電流狹窄層之位置，設置有載子濃度低於周圍之載子濃度(電阻高於周圍之電阻)之電流擴散防止層。藉此，能夠抑制通過電流狹窄層而流向活性層之電流之擴散。其結果，能夠抑制存在於電流狹窄層的氧化區域及該氧化區域與電流擴散防止層之界面中之多個結晶缺陷中的非發光複合，從而抑制由該非發光複合促進之缺陷成長，藉此，能夠提高VCSEL之可靠性。
[變形例]
上述實施形態能夠進行各種變更。例如於圖3及圖4中，P型摻雜區域31形成至包層14內的一部分之區域為止，但亦可摻雜P型雜質直至電流擴散防止層25與活性層13之間的任一個位置為止。
於上述實施形態中，在上層側的DBR層15內形成有電流狹窄層16，但亦可於下層側(基板側)的DBR層11內形成電流狹窄層16。於該 情形時，電流擴散防止層25鄰接地設置於電流狹窄層16的上層側。
於上述實施形態中，電流狹窄層16形成於構成DBR層15之第1個低折射率層的內部，但能夠配置於如包層14的內部般更靠近活性層13之位置。亦即，更一般而言，電流狹窄層16配置於DBR層15的內部或DBR層15與活性層13之間。
於上述實施形態中，表示了DBR層包含AlGaAs多層膜之情形，但亦可為AlInAs/AlGaInAs多層膜、InGaAs/InAlAs多層膜、GaN/AlGaN多層膜等。亦即，即使當在具有由AlGaAs多層膜以外之多層膜形成之DBR層之VCSEL中，形成有電流擴散防止層時，亦能夠產生本發明之效果。
於上述實施形態中，表示了使用N型半導體基板作為基板10之例子，但亦能夠使用表現出半絕緣性之無摻雜之GaAs基板作為基板10。於該情形時，在圖2中，例如於成膜步驟之階段，預先在基板10與N型DBR層11之間形成N型半導體接觸層。形成台面構造及耐濕膜21之後，形成貫通耐濕膜21及N型DBR層11(圖2的台面構造左側的部分)之刻蝕圖案，藉此，使N型半導體接觸層的上表面露出。能夠於該露出之N型半導體接觸層上形成陰極電極。
應認為此次所揭示之實施形態在全部方面均為例示而並無限制。本發明之範圍並非由上述說明表示，而是由申請專利範圍表示，且意圖包含與申請專利範圍均等之意思及範圍內的全部變更。
1‧‧‧垂直諧振器型面發光雷射(VCSEL)
10‧‧‧半導體基板
11、15‧‧‧半導體多層膜反射鏡層(DBR層)
12、14‧‧‧包層
13‧‧‧活性層
15A‧‧‧區域
16‧‧‧電流狹窄層
17‧‧‧氧化區域
18‧‧‧未氧化區域
19‧‧‧陽極電極(P型接觸電極)
20‧‧‧陰極電極(背面電極)
25‧‧‧電流擴散防止層
30‧‧‧N型摻雜區域
31‧‧‧P型摻雜區域

Claims (10)

  1. 一種垂直諧振器型面發光雷射，其具備：基板；以及複數個半導體層，其積層於上述基板上；上述複數個半導體層包括：第1反射鏡層，其由具有第1導電類型之半導體多層膜形成；第2反射鏡層，其由具有第2導電類型之半導體多層膜形成，該第2導電類型為與上述第1導電類型相反之導電類型；活性層，其設置於上述第1反射鏡層與上述第2反射鏡層之間；電流狹窄層，其設置於上述第2反射鏡層的內部或上述第2反射鏡層與上述活性層之間，藉由使具有上述第2導電類型之半導體膜自外周側氧化而形成，且包含氧化區域與被上述氧化區域包圍之未氧化區域；以及電流擴散防止層，於上述電流狹窄層與上述活性層之間，鄰接於上述電流狹窄層且與上述活性層隔開地設置，並由具有上述第2導電類型的半導體膜形成；上述電流擴散防止層之載子濃度低於上述電流狹窄層的未氧化區域之載子濃度；鄰接於上述電流擴散防止層之上述活性層側的區域具有上述第2導電類型，且具有較上述電流擴散防止層之載子濃度更高之載子濃度。
  2. 如申請專利範圍第1項之垂直諧振器型面發光雷射，其中，上述電流擴散防止層之載子濃度為上述電流狹窄層的未氧化區域之載子濃度之0.15倍以下。
  3. 如申請專利範圍第1或2項之垂直諧振器型面發光雷射，其中，上述電流擴散防止層由直接躍遷型半導體形成。
  4. 如申請專利範圍第3項之垂直諧振器型面發光雷射，其中，上述電流擴散防止層由AlXGa(1-X)As形成，且滿足0≦X<0.43。
  5. 如申請專利範圍第1或2項之垂直諧振器型面發光雷射，其中，上述電流狹窄層的未氧化區域之載子濃度小於3×1018cm-3。
  6. 如申請專利範圍第1或2項之垂直諧振器型面發光雷射，其中，上述電流擴散防止層由AlXGa(1-X)As形成，且滿足0≦X≦0.65。
  7. 如申請專利範圍第1或2項之垂直諧振器型面發光雷射，其中，上述電流狹窄層及上述電流擴散防止層由AlGaAs構成，該AlGaAs藉由有機金屬氣相成長法而形成，碳作為上述第2導電類型之雜質，藉由自動摻雜而導入至上述電流狹窄層及上述電流擴散防止層。
  8. 一種垂直諧振器型面發光雷射之製造方法，其具備如下步驟：於基板上，藉由具有第1導電類型之半導體多層膜而形成第1反射鏡層；於上述第1反射鏡層上形成第1包層；於上述第1包層上形成活性層；於上述活性層上形成第2包層；以及於上述第2包層上，藉由具有第2導電類型之半導體多層膜而形成第2反射鏡層；形成上述第2反射鏡層之步驟包含如下子步驟：藉由具有上述第2導電類型之半導體膜而形成電流擴散防止層；以及 於上述電流擴散防止層上，藉由半導體膜而形成電流狹窄層，該半導體膜具有上述第2導電類型且載子濃度高於上述電流擴散防止層之載子濃度；上述電流擴散防止層之載子濃度低於鄰接於上述電流擴散防止層的下層側之區域之載子濃度；上述製造方法更具備如下步驟：於形成上述第2反射鏡層之後，將上述第1包層、上述活性層、上述第2包層及上述第2反射鏡層的積層體加工為台面形狀；以及於加工為上述台面形狀之後，使上述電流狹窄層的周邊部氧化。
  9. 一種垂直諧振器型面發光雷射之製造方法，其具備如下步驟：於基板上，藉由具有第1導電類型之半導體多層膜而形成第1反射鏡層；於上述第1反射鏡層上形成第1包層；於上述第1包層上形成活性層；以及於上述活性層上形成第2包層；形成上述第2包層之步驟包含如下子步驟，即，於上述第2包層的最上層，藉由具有第2導電類型之半導體膜而形成電流擴散防止層；上述電流擴散防止層之載子濃度低於鄰接於上述電流擴散防止層的下層側之區域之載子濃度；上述製造方法更具備如下步驟，即，於上述第2包層上，藉由具有上述第2導電類型之半導體多層膜而形成第2反射鏡層；形成上述第2反射鏡層之步驟包含如下子步驟，即，於上述第2反射 鏡層的最下層，藉由半導體膜而形成電流狹窄層，該半導體膜具有上述第2導電類型且載子濃度高於上述電流擴散防止層之載子濃度；上述製造方法更具備如下步驟：於形成上述第2反射鏡層之後，將上述第1包層、上述活性層、上述第2包層及上述第2反射鏡層的積層體加工為台面形狀；以及於加工為上述台面形狀之後，使上述電流狹窄層的周邊部氧化。
  10. 如申請專利範圍第8或9項之垂直諧振器型面發光雷射之製造方法，其中，形成上述電流狹窄層之子步驟及形成上述電流擴散防止層之子步驟各自包含如下子步驟，即，一邊藉由自動摻雜而導入碳作為上述第2導電類型之雜質，一邊藉由有機金屬氣相成長法而使AlGaAs堆積。
TW103120015A 2013-07-24 2014-06-10 垂直諧振器型面發光雷射及其製造方法 TW201507303A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013153412 2013-07-24
PCT/JP2014/062679 WO2015011966A1 (ja) 2013-07-24 2014-05-13 垂直共振器型面発光レーザおよびその製造方法

Publications (2)

Publication Number Publication Date
TW201507303A true TW201507303A (zh) 2015-02-16
TWI562487B TWI562487B (zh) 2016-12-11

Family

ID=52393023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120015A TW201507303A (zh) 2013-07-24 2014-06-10 垂直諧振器型面發光雷射及其製造方法

Country Status (2)

Country Link
TW (1) TW201507303A (zh)
WO (1) WO2015011966A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692161B (zh) * 2017-08-14 2020-04-21 美商三流明公司 表面安裝相容的vcsel陣列
TWI818940B (zh) * 2017-12-28 2023-10-21 美商普林斯頓光電公司 窄光束發散半導體源

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192672A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 面発光レーザ、面発光レーザアレイ、電子機器及び面発光レーザの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146515A (ja) * 2002-10-23 2004-05-20 Furukawa Electric Co Ltd:The 半導体レーザ素子
JP5272308B2 (ja) * 2004-09-21 2013-08-28 日本電気株式会社 電流狭窄構造および半導体レーザ
JP2006228959A (ja) * 2005-02-17 2006-08-31 Sony Corp 面発光半導体レーザ
WO2009078232A1 (ja) * 2007-12-14 2009-06-25 Nec Corporation 面発光レーザ
JP5665504B2 (ja) * 2010-11-24 2015-02-04 キヤノン株式会社 垂直共振器型面発光レーザおよび垂直共振器型面発光レーザアレイ
WO2012086150A1 (ja) * 2010-12-21 2012-06-28 住友化学株式会社 半導体基板、半導体基板の製造方法および垂直共振器面発光レーザ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692161B (zh) * 2017-08-14 2020-04-21 美商三流明公司 表面安裝相容的vcsel陣列
US10944242B2 (en) 2017-08-14 2021-03-09 Lumentum Operations Llc Surface-mount compatible VCSEL array
TWI818940B (zh) * 2017-12-28 2023-10-21 美商普林斯頓光電公司 窄光束發散半導體源
US11916355B2 (en) 2017-12-28 2024-02-27 Princeton Optronics, Inc. Narrow beam divergence semiconductor sources

Also Published As

Publication number Publication date
TWI562487B (zh) 2016-12-11
WO2015011966A1 (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
JP5272308B2 (ja) 電流狭窄構造および半導体レーザ
US10600934B2 (en) Light emitting device with transparent conductive group-III nitride layer
US7852896B2 (en) Vertical cavity surface emitting laser
US20050249254A1 (en) Current-confinement heterostructure for an epitaxial mode-confined vertical cavity surface emitting laser
EP1719219A2 (en) Strain compensating structure to reduce oxide-induced defects in semiconductor devices
US7830937B2 (en) Surface emitting type optical semiconductor device
TW201246738A (en) P-type isolation regions adjacent to semiconductor laser facets
WO2015033649A1 (ja) 垂直共振器型面発光レーザおよびその製造方法
TW201507303A (zh) 垂直諧振器型面發光雷射及其製造方法
JP2010114404A (ja) 面発光レーザ及びその製造方法
US20120134382A1 (en) Surface emitting semiconductor laser component having a vertical emission direction
US8183649B2 (en) Buried aperture nitride light-emitting device
KR101013422B1 (ko) 면발광형 반도체 레이저소자 및 그 제조방법
US20230096932A1 (en) Surface emitting laser
JP4948451B2 (ja) 面発光レーザ素子および面発光レーザ素子の製造方法
US10938181B2 (en) Vertical cavity surface emitting laser and method for manufacturing vertical cavity surface emitting laser
JP6200158B2 (ja) 半導体発光素子およびその製造方法
TWI826050B (zh) 面射型雷射裝置及其製造方法
WO2024029182A1 (ja) 半導体積層体、光半導体素子および半導体積層体の製造方法
JP2004014747A (ja) 面発光型半導体レーザ素子
JP2006228959A (ja) 面発光半導体レーザ
CN117977375A (zh) 面射型激光装置及其制造方法
JPH04363085A (ja) 面発光半導体レーザ