TWI652726B - 形成半導體圖案以及半導體層的方法 - Google Patents

形成半導體圖案以及半導體層的方法 Download PDF

Info

Publication number
TWI652726B
TWI652726B TW103133946A TW103133946A TWI652726B TW I652726 B TWI652726 B TW I652726B TW 103133946 A TW103133946 A TW 103133946A TW 103133946 A TW103133946 A TW 103133946A TW I652726 B TWI652726 B TW I652726B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
forming
substrate
pattern
Prior art date
Application number
TW103133946A
Other languages
English (en)
Other versions
TW201513177A (zh
Inventor
偉俄 王
麥克Ｓ 羅德爾
羅伯特Ｃ 保文
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201513177A publication Critical patent/TW201513177A/zh
Application granted granted Critical
Publication of TWI652726B publication Critical patent/TWI652726B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供形成包含減少錯位缺陷的半導體圖案的方法以及使用此等方法形成的裝置。所述方法可包含在基板上形成氧化物層，以及在氧化物層以及基板中形成凹槽。所述方法可更包含在凹槽中形成磊晶生長半導體圖案，所述磊晶生長半導體圖案接觸基板的在氧化物層與基板之間的界面處的側壁，且界定在所述基板中的所述凹槽中的空隙的上表面。

Description

形成半導體圖案以及半導體層的方法
本發明大體上是有關於電子裝置的領域，且更明確而言，是關於形成積體電路裝置的方法。
已開發出相異的半導體材料的異質整合以改良積體電路裝置的效能。然而，異質整合可導致歸因於由晶格失配誘發的應變的錯位缺陷，且可能不改良效能。
一種形成半導體圖案的方法可包含：在基板上形成氧化物層；在氧化物層與基板中形成凹槽；以及在凹槽中形成磊晶生長半導體圖案，所述磊晶生長半導體圖案可接觸基板的在氧化物層與基板之間的界面處的側壁，且可界定在基板中的凹槽中的空隙的上表面。
根據各種實施例，形成磊晶生長半導體圖案可包含：將基板的在氧化物層與基板之間的界面處的側壁用作第一晶種層來 磊晶生長下部半導體圖案，所述下部半導體圖案界定在基板中的凹槽中的空隙的上表面；以及將下部半導體圖案用作第二晶種層來在凹槽中磊晶生長上部半導體圖案。
在各種實施例中，空隙可暴露基板的側壁。
在各種實施例中，下部半導體圖案可包含不同於上部半導體圖案的材料。下部半導體圖案可包含矽鍺(SiGe)，且上部半導體圖案可包含鍺(Ge)。
根據各種實施例，基板可包含第一半導體層以及在氧化物層與第一半導體層之間延伸的第二半導體層。第二半導體層可包含鍺(Ge)、矽鍺(SiGe)、砷化銦鎵(InGaAs)或III-V族化合物，且磊晶生長半導體圖案可接觸第二半導體層的側壁。
在各種實施例中，第二半導體層的厚度可在約100nm至約1μm的範圍中。
在各種實施例中，形成凹槽可包含在基板中形成凹槽的具有大於3的縱橫比的下部部分，使得空隙可暴露基板的側壁。
在各種實施例中，形成凹槽可包含形成凹槽的具有大於1的縱橫比的穿過氧化物層的上部部分。
根據各種實施例，方法可更包含將氧離子植入至基板中以在凹槽下形成絕緣區域。
根據各種實施例，方法加寬在基板中的凹槽的在基板與氧化物層之間的界面處的部分以形成側蝕區域。
一種形成鰭形半導體圖案的方法可包含：在基板上形成氧化物層；穿過氧化物層且在基板中形成凹槽；以及將基板的在氧化物層與基板之間的界面處的側壁用作第一晶種層來執行第一 磊晶生長製程，以形成在凹槽中的懸垂晶種層。懸垂晶種層可界定凹槽中的空隙的上表面。方法亦可包含將懸垂晶種層用作第二晶種層來執行第二磊晶生長製程，以在凹槽中形成半導體圖案；以及使氧化物層凹陷以藉由暴露半導體圖案的上部部分來形成鰭形半導體圖案。
在各種實施例中，執行第一磊晶生長製程可更包含在凹槽的底部上形成底部晶種圖案。懸垂晶種層可與底部晶種圖案隔離。
根據各種實施例，基板可包含第一半導體層以及在氧化物層與第一半導體層之間延伸的第二半導體層。第二半導體層可包含鍺(Ge)、矽鍺(SiGe)、砷化銦鎵(InGaAs)或III-V族化合物，且凹槽可暴露第二半導體層的包含第一晶種層的側壁。
在各種實施例中，第二半導體層的厚度可在約100nm至約1μm的範圍中。
在各種實施例中，方法可更包含在執行第一磊晶生長製程與執行第二磊晶生長製程之間執行退火製程。
根據各種實施例，形成凹槽可包含在基板中形成凹槽的具有大於3的縱橫比的下部部分，使得空隙可暴露基板的側壁。
在各種實施例中，形成凹槽可包含形成凹槽的具有大於1的縱橫比的穿過氧化物層的上部部分。
一種形成半導體層的方法可包含：在基板上依序地形成半導體晶種層以及氧化物層；以及在氧化物層以及半導體晶種層中形成多個凹槽。方法亦可包含將半導體晶種層的側壁的在氧化物層與半導體晶種層之間的界面處的部分用作晶種層來在各別多 個凹槽中磊晶生長多個半導體圖案，直至多個半導體圖案的上部部分自各別多個凹槽突出。多個半導體圖案可界定在各別多個凹槽中的多個空隙的上表面。方法可更包含將多個半導體圖案用作晶種層來磊晶生長在氧化物層上延伸的半導體層。
根據各種實施例，磊晶生長多個半導體圖案可包含將半導體晶種層的側壁的在氧化物層與半導體晶種層之間的界面處的部分用作晶種層來磊晶生長多個下部半導體圖案，所述多個下部半導體圖案界定各別多個空隙的上表面；以及自各別多個下部半導體圖案在各別多個凹槽中磊晶生長多個上部半導體圖案。
在各種實施例中，磊晶生長多個上部半導體圖案可包含生長多個上部半導體圖案以自各別多個凹槽突出，且磊晶生長半導體層可包含側向生長多個上部半導體圖案，直至多個上部半導體圖案中的鄰近者彼此接觸。
在各種實施例中，形成多個凹槽可包含在半導體晶種層中形成多個凹槽的下部部分。多個凹槽的下部部分中的每一者可具有大於3的縱橫比，使得多個空隙中的每一者可暴露半導體晶種層的側壁。
根據各種實施例，半導體晶種層的厚度可在約100nm至約1μm的範圍中。
一種包含鰭形半導體圖案的積體電路裝置可包含在基板上的氧化物層以及在氧化物層及基板中的凹槽。凹槽在基板中的第一深度可比凹槽在氧化物層中的第二深度大超過三倍。裝置亦可包含在凹槽中的磊晶生長半導體圖案。磊晶生長半導體圖案可接觸基板的在氧化物層與基板之間的界面處的側壁，且可界定 在基板中的凹槽中的空隙的上表面。磊晶生長半導體圖案的上部部分可由氧化物層暴露。
根據各種實施例，基板可包含第一半導體層以及在氧化物層與第一半導體層之間延伸的第二半導體層。第二半導體層可包含鍺(Ge)、矽鍺(SiGe)、砷化銦鎵(InGaAs)或III-V族化合物，且磊晶生長半導體圖案可接觸第二半導體層的鄰近氧化物層的側壁。
在各種實施例中，第二半導體層的厚度可約在約100nm至約1μm的範圍中。
在各種實施例中，凹槽可包含在基板中的凹槽的具有大於3的縱橫比的下部部分，使得空隙可暴露基板的側壁。
在各種實施例中，凹槽可包含凹槽的具有大於1的縱橫比的穿過氧化物層的上部部分。
根據各種實施例，裝置可更包含在凹槽下的包含氧的絕緣區域。
根據各種實施例，在基板中的凹槽的鄰近氧化物層的部分可具有比凹槽的鄰近凹槽的底部的部分大的寬度。
100‧‧‧基板
102‧‧‧氧化物層
104‧‧‧凹槽
104a‧‧‧凹槽的上部部分
104b‧‧‧凹槽的下部部分
106‧‧‧晶種圖案
106a‧‧‧懸垂晶種圖案
106b‧‧‧底部晶種圖案
108‧‧‧初步半導體圖案
108a‧‧‧半導體圖案
112‧‧‧錯位缺陷
201‧‧‧半導體層
204‧‧‧凹槽
204b‧‧‧凹槽的下部部分
206‧‧‧晶種圖案
206a‧‧‧懸垂晶種圖案
206b‧‧‧底部晶種圖案
208‧‧‧初步半導體圖案
210‧‧‧錯位缺陷
301‧‧‧半導體晶種層
302‧‧‧氧化物層
304‧‧‧凹槽
304a‧‧‧凹槽的上部部分
304b‧‧‧凹槽的下部部分
306‧‧‧晶種圖案
306a‧‧‧懸垂晶種圖案
306b‧‧‧底部晶種圖案
308‧‧‧半導體圖案
310‧‧‧半導體層
312‧‧‧錯位缺陷
圖1至圖4為說明根據本發明概念的一些實施例的在形成半導體圖案的操作中提供的中間結構的橫截面圖。
圖5為說明根據本發明概念的一些實施例的在形成半導體圖案的操作中提供的中間結構的橫截面圖。
圖6至圖8為說明根據本發明概念的一些實施例的在形成半導體圖案的操作中提供的中間結構的橫截面圖。
圖9以及圖10為說明根據本發明概念的一些實施例的在形成半導體層的操作中提供的中間結構的橫截面圖。
圖11a以及圖11b為說明根據本發明概念的一些實施例的形成半導體圖案的操作的流程圖。
圖12a以及圖12b為說明根據本發明概念的一些實施例的形成半導體層的操作的流程圖。
以下參看隨附圖式描述實例實施例。在不偏離本揭露內容的精神以及教示的情況下，許多不同形式以及實施例是可能的，且因此，本揭露內容不應被解釋為限於本文中所陳述的實例實施例。更確切而言，提供此等實例實施例以使得本揭露內容將為詳盡且完整的，且將向熟習此項技術者傳達本揭露內容的範疇。在圖式中，為了清楚起見可能會誇示層以及區域的大小以及相對大小。貫穿全文，相似參考數字是指相似元件。
本文中參看橫截面圖示來描述本發明概念的實例實施例，所述橫截面圖示為實例實施例的理想化實施例以及中間結構的示意性圖示。因而，將預期由(例如)製造技術及/或公差引起的相對於圖示的形狀的變化。因此，本發明概念的實例實施例不應被解釋為限於本文中所說明的特定形狀，而包括由(例如)製造產生的形狀偏差。
除非另有定義，否則本文中所使用的所有術語(包括技 術及科學術語)具有與一般熟習本發明所屬技術者通常所理解的含義相同的含義。更應理解，諸如常用詞典中所定義的術語的術語應解釋為具有與其在相關技術的上下文中的含義一致的含義，且將不會在理想化或過度正式意義上進行解釋，除非本文中明確地如此定義。
本文中所使用的術語僅用於描述特定實施例的目的，且並不意欲限制所述實施例。如本文中所使用，除非上下文另外清楚地指示，否則單數形式「一」以及「所述」意欲亦包含複數形式。將更理解，術語「包括」及/或「包含」在用於本說明書中時指定所敍述特徵、整體、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組的存在或添加。
應理解，當元件被稱為「耦接」、「連接」至另一元件或對另一元件「作出回應」或「在」另一元件「上」時，其可直接耦接、連接至另一元件或對另一元件作出回應或在另一元件上，或亦可存在介入元件。相比之下，當元件被稱為「直接耦接」、「直接連接」至另一元件或對另一元件「直接作出回應」或「直接在」另一元件「上」時，不存在介入元件。如本文中所使用，術語「及/或」包含相關聯的所列項目中的一或多者的任何以及所有組合。
應理解，儘管術語第一、第二等可在本文中用於描述各種元件，但此等元件不應受此等術語限制。此等術語僅用以區分一個元件與另一元件。因此，在不脫離本發明實施例的教示的情況下，第一元件可被稱作第二元件。
為易於描述，諸如「在……之下」、「在……下方」、「下 部」、「在……上方」、「上部」及其類似者的空間相對術語可在本文中用於描述如圖中所說明的一個元件或特徵與另一(多個)元件或特徵的關係。應理解，空間相對術語意欲涵蓋除圖中描繪之定向外的裝置在使用或操作中的不同定向。舉例而言，若翻轉圖中的裝置，則描述為「在其他元件或特徵下方」或「在其他元件或特徵之下」的元件將定向為「在其他元件或特徵上方」。因此，例示性術語「在……下方」可涵蓋「在……上方」以及「在……下方」的兩個定向。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可相應地進行解釋。
亦應注意，在一些替代實施中，本文中在流程圖方塊中指出的功能/動作可按不同於在流程圖中指出的次序發生。舉例而言，取決於所涉及的功能性/動作，連續繪示的兩個方塊實際上可實質上同時執行，或所述方塊有時可以相反次序執行。此外，可將流程圖及/或方塊圖的給定方塊的功能性分離至多個方塊中，及/或可至少部分整合流程圖及/或方塊圖的兩個或兩個以上方塊的功能性。最後，在不脫離本發明概念的範疇的情況下，可在所說明的方塊之間添加/插入其他方塊，及/或可省略方塊/操作。
圖1至圖4為說明根據本發明概念的一些實施例的在形成半導體圖案的操作中提供的中間結構的橫截面圖。
參看圖1，形成半導體圖案的操作可包含在基板100上形成氧化物層102，以及形成凹槽104。舉例而言，氧化物層102可為氧化矽層，且基板100可為塊狀矽基板。凹槽104可包含在氧化物層102中的凹槽的上部部分104a，以及在基板100中的凹槽的下部部分104b。
根據圖1，所述操作可包含執行第一磊晶生長製程以形成包含半導體材料的晶種圖案106：懸垂晶種圖案106a以及底部晶種圖案106b。半導體材料可為(例如)鍺、矽鍺、砷化銦鎵或III-V族化合物。亦可使用其他材料。
磊晶生長製程在具有懸空鍵(dangling bond)的反應性表面上形成半導體圖案，但不在不具有懸空鍵的非反應性表面上形成半導體圖案。因此，如圖1中所說明，第一磊晶生長製程可選擇性地在凹槽104中的基板100的反應性表面上形成晶種圖案106，且可不在凹槽104中的氧化物層102的非反應性表面上形成半導體圖案。具體言之，可將基板100中的凹槽104的在氧化物層102與基板100之間的界面處的側壁用作晶種層來形成懸垂晶種圖案106a，以及可將基板100用作晶種層來形成底部晶種圖案106b。應理解，基板100的在氧化物層102與基板100之間的界面處的側壁可包含基板100的側壁的鄰近所述界面的部分。懸垂晶種圖案106a可接觸基板100的在氧化物層102與基板100之間的界面處的側壁。
應理解，使用第一磊晶生長製程形成的半導體圖案的生長速率可沿著凹槽的下部部分104b的深度方向減小，此是因為擴散至凹槽的下部部分104b中的反應物的量可沿著深度方向減少。因此，在氧化物層102與基板100之間的界面處形成的懸垂晶種圖案106a可快速生長，且可抑制反應物至凹槽的下部部分104b中的擴散，使得可在凹槽的下部部分104b中形成空隙。所述空隙可將懸垂晶種圖案106a與底部晶種圖案106b斷開，且可因此至少部分地使凹槽的下部部分104b的側壁暴露。
仍參看圖1，懸垂晶種圖案106a以及底部晶種圖案106b可包含由直線表示的錯位缺陷112，其源自在基板100與晶種圖案106之間的界面。垂直以及水平直線表示各別的垂直以及水平錯位缺陷。因為由在基板100與晶種圖案106之間的界面處的晶格失配誘發的應變，可產生錯位缺陷112。
底部晶種圖案106b可包含具有各種方向的錯位缺陷112(包含垂直錯位缺陷)，其源自在基板100與底部晶種圖案106b之間的界面。然而，因為在凹槽的下部部分104b中的空隙可將懸垂晶種圖案106a與底部晶種圖案106b斷開，所以在底部晶種圖案106b中的錯位缺陷112可不傳播至懸垂晶種圖案106a中。換言之，空隙可減少或最小化在懸垂晶種圖案106a與底部晶種圖案106b之間的連通。因此，懸垂晶種圖案106a可不包含源自基板100與底部晶種圖案106b之間的界面的錯位缺陷112，且可因此僅包含源自基板100與懸垂晶種圖案106a之間的界面的錯位缺陷112。因為在基板100與懸垂晶種圖案106a之間的界面的定向，懸垂晶種圖案106a可包含水平錯位缺陷，但可不包含垂直錯位缺陷。
應理解，凹槽的上部部分104a以及下部部分104b的縱橫比可影響空隙的形狀以及位置。因此，凹槽的上部部分104a以及下部部分104b的縱橫比(相對於彼此)可經預定，以形成將懸垂晶種圖案106a與底部晶種圖案106b斷開的空隙，使得可減少或最小化在底部晶種圖案106b中的錯位缺陷112至懸垂晶種圖案106a中的傳播。
在一些實施例中，凹槽的上部部分104a的縱橫比可大 於1，且凹槽的下部部分104b的縱橫比可大於3。在一些實施例中，凹槽的上部部分104a以及下部部分104b可具有實質上相同的寬度，且凹槽的下部部分104b的深度可比凹槽的上部部分104a的深度大超過三倍。
現參看圖2，操作可包含將懸垂晶種圖案106a用作晶種層來執行第二磊晶生長製程，以形成初步半導體圖案108。如圖2中所說明，懸垂晶種圖案106a中的水平錯位缺陷可在第二磊晶生長製程期間傳播至初步半導體圖案108中。然而，應理解，大多數水平錯位缺陷可捕獲於氧化物層102中，且因此初步半導體圖案108的上部部分可不包含或可實質上無水平錯位缺陷。氧化物層102的厚度可經預定以形成具有高於1的縱橫比的凹槽的上部部分104a，使得實質上所有水平錯位缺陷可由氧化物層102捕獲。
另外，因為懸垂晶種圖案106a可不包含垂直錯位缺陷(如參看圖1所論述)，所以初步半導體圖案108的上部部分可不包含垂直錯位缺陷。因此，初步半導體圖案108的上部部分可不包含錯位缺陷112或可實質上無錯位缺陷112。
可執行第二磊晶生長製程，直至初步半導體圖案108經過度生長，使得初步半導體圖案108的上部部分自凹槽104突出。應理解，第一及第二磊晶生長製程可按原位方式執行，其中在同一處理腔室中執行第一及第二磊晶生長製程。
所述操作可包含使初步半導體圖案108的上部部分平坦化以在凹槽104中形成半導體圖案108a(圖3)。舉例而言，可將等向性蝕刻製程或化學機械拋光(CMP)製程用於平坦化。在一些實施例中，可部分移除氧化物層102的上部部分。在使初步半 導體圖案108的上部部分平坦化之後，氧化物層102與半導體圖案108a的上表面可共平面。
所述操作可更包含使氧化物層102凹陷以部分暴露半導體圖案108a的上部部分(圖4)。可使用(例如)蝕刻製程使氧化物層102凹陷，所述蝕刻製程相對於半導體圖案108a選擇性地移除氧化物層102。蝕刻製程可為乾式蝕刻製程、濕式蝕刻製程或其組合。應理解，半導體圖案108a可(例如)作為鰭式FET(場效電晶體)中的鰭形通道區域而用於積體電路裝置中。
根據圖4，所述操作可包含將氧離子植入至基板中以在凹槽104下形成絕緣區域110。絕緣區域可與基板100的上表面隔開約50nm至約100nm的範圍。氧離子的劑量可在約1×1017個原子/平方公分至約1×1019個原子/平方公分的範圍中。
圖5為說明根據本發明概念的一些實施例的在形成半導體圖案的操作中提供的中間結構的橫截面圖。根據圖5，所述操作可另外包含在第一磊晶生長製程之前加寬凹槽的下部部分104b的開口以形成側蝕區域(undercut region)。舉例而言，可使用相對於氧化物層102選擇性地移除基板100的等向性蝕刻製程來加寬凹槽的下部部分104b的開口。加寬凹槽的下部部分104b的開口可暴露氧化物層102的下表面的部分。如圖5中所說明，氧化物層102的下表面的部分可另外捕獲源自基板100與懸垂晶種圖案106a之間的界面的錯位缺陷112。
圖6至圖8為說明根據本發明概念的一些實施例的在形成半導體圖案的操作中提供的中間結構的橫截面圖。
參看圖6，形成半導體圖案的操作可包含在基板100上 依序地形成半導體層201以及氧化物層102。基板100可包含不同於半導體層201的材料。舉例而言，基板100可包含矽，且半導體層201可包含鍺、矽鍺、砷化銦鎵或III-V族化合物。因此，因為由在基板100與半導體層201之間的界面處的晶格失配誘發的應變，半導體層201可包含由圖6中的直線表示的各種錯位缺陷210。應理解，大多數垂直錯位缺陷可由氧化物層102捕獲，且水平錯位缺陷可傳播至稍後形成的半導體圖案中。半導體層201的厚度可在約100nm至約1μm的範圍中。氧化物層102可為(例如)氧化矽層。
仍參看圖6，所述操作可包含形成凹槽204。凹槽204可包含在氧化物層102中的凹槽的上部部分104a以及在半導體層201以及基板100中的凹槽的下部部分204b。在一些實施例中，凹槽204b的下部部分可僅在半導體層201中，且可不暴露基板100。
現參看圖7，所述操作可包含執行第一磊晶生長製程，以形成包含半導體材料的晶種圖案206：懸垂晶種圖案206a以及底部晶種圖案206b。可將半導體層201的在氧化物層102與半導體層201之間的界面處的側壁用作晶種層來形成懸垂晶種圖案206a，且可將基板100用作晶種層來形成底部晶種圖案206b。應理解，半導體層201的在氧化物層102與半導體層201之間的界面處的側壁可包含半導體層201的側壁的鄰近在氧化物層102與半導體層201之間的界面的部分。懸垂晶種圖案206a可接觸半導體層201的側壁。
如參看圖1所討論，第一磊晶生長製程可選擇性地在基 板100以及半導體層201的表面上形成晶種圖案206，此是因為基板100以及半導體層201皆具有反應性表面，且可不在氧化物層102上形成半導體圖案。此外，第一磊晶生長製程可使懸垂晶種圖案206a快速生長。因此，第一磊晶生長製程可導致在凹槽的下部部分204b中在懸垂晶種圖案206a下產生空隙。空隙可至少部分暴露凹槽的下部部分204b的側壁，且因此可使懸垂晶種圖案206a與底部晶種圖案206b斷開。
根據圖7，懸垂晶種圖案206a以及底部晶種圖案206b可包含由直線表示的錯位缺陷210，其源自在基板100與晶種圖案206之間的界面以及在半導體層201與晶種圖案206之間的界面。出於本文中稍後所討論的原因，懸垂晶種圖案206a可包含水平錯位缺陷，但可不包含垂直錯位缺陷。
在一些實施例中，晶種圖案206與半導體層201可包含相同的半導體材料。因此，懸垂晶種圖案206a可形成於晶格匹配表面上，使得懸垂晶種圖案206a可不包含源自在半導體層201與懸垂晶種圖案206a之間的界面的錯位缺陷210。如圖7中所說明，源自在基板100與半導體層201之間的界面的一些水平錯位缺陷可傳播至懸垂晶種圖案206a中。然而，應理解，因為半導體層201的厚度比100nm薄且因此懸垂晶種圖案206a的厚度比100nm薄，所以捕獲於懸垂晶種圖案206a中的錯位缺陷210的機率可為低的。晶種圖案206以及半導體層201兩者可包含(例如)鍺、矽鍺、砷化銦鎵或III-V族化合物。
在一些實施例中，晶種圖案206與半導體層201可包含不同的半導體材料，且歸因於在半導體層201與懸垂晶種圖案206a 之間的界面處的晶格失配，懸垂晶種圖案206a可因此發生應變。因此，除源自在基板100與半導體層201之間的界面的水平錯位缺陷外，懸垂晶種圖案206a亦可包含源自在半導體層201與懸垂晶種圖案206a之間的界面的水平錯位缺陷。舉例而言，半導體層201可包含矽鍺，且懸垂晶種圖案206a可包含鍺。懸垂晶種圖案206a的鍺濃度可經制定以形成懸垂晶種圖案206a，所述懸垂晶種圖案發生應變，但不包含源自在懸垂晶種圖案206a與半導體層201之間的界面的許多錯位缺陷210。
底部晶種圖案206b可包含具有各種方向的錯位缺陷210(包含垂直錯位缺陷)。應理解，因為空隙將底部晶種圖案206b與懸垂晶種圖案206a斷開，所以在底部晶種圖案206b中的垂直錯位缺陷可不傳播至懸垂晶種圖案206a中。因此，懸垂晶種圖案206a可不包含垂直錯位缺陷或可實質上無垂直錯位缺陷。
如參看圖1所討論，應理解，凹槽的上部部分104a以及下部部分204b的縱橫比(相對於彼此)可經預定，以形成將懸垂晶種圖案206a與底部晶種圖案206b斷開的空隙。在一些實施例中，凹槽的上部部分104a的縱橫比可大於1，且凹槽的下部部分204b的縱橫比可大於3。在一些實施例中，凹槽的上部部分104a以及下部部分204b可具有實質上相同的寬度，且凹槽的下部部分204b的深度可比凹槽的上部部分104a的深度大超過三倍。
所述操作可另外包含在形成懸垂晶種圖案206a之後進行的退火製程。退火製程可作為在執行第一磊晶生長製程的同一處理腔室中執行的原位製程來執行。可在比懸垂晶種圖案206a的回焊溫度高的溫度下執行退火製程，以形成實質上完全圍封凹槽 的下部部分204b的開口的懸垂晶種圖案206a。在一些實施例中，懸垂晶種圖案206a可包含鍺，且退火製程溫度可在約500℃至約800℃的範圍中。舉例而言，退火製程氣體可包含氫氣、氮氣或任何惰性氣氛。
現參看圖8，所述操作可包含將懸垂晶種圖案206a用作晶種層來執行第二磊晶生長製程，以形成初步半導體圖案208。如圖8中所說明，懸垂晶種圖案206a中的水平錯位缺陷可在第二磊晶生長製程期間傳播至初步半導體圖案208中。然而，應理解，因為氧化物層102的厚度可經預定以形成具有高於1的縱橫比的凹槽的上部部分104a，所以大多數水平錯位缺陷可捕獲於氧化物層102中。
初步半導體圖案208的上部部分可因此不包含水平錯位缺陷。另外，因為懸垂晶種圖案206a不包含垂直錯位缺陷，所以初步半導體圖案208的上部部分可不包含垂直錯位缺陷。因此，初步半導體圖案208的上部部分可不包含錯位缺陷210或可實質上無錯位缺陷210。可執行第二磊晶生長製程，直至初步半導體圖案208經過度生長，使得初步半導體圖案208的上部部分可自凹槽204突出。
在第二磊晶生長製程之後，所述操作可更包含使初步半導體圖案208的上部部分平坦化以形成半導體圖案以及使氧化物層102凹陷，其為與參看圖3以及圖4討論的製程類似的製程。應理解，半導體圖案可(例如)作為鰭式FET(場效電晶體)中的鰭形通道區域而用於積體電路裝置中。
另外，應理解，所述操作可另外包含在執行第一磊晶生 長製程之前加寬凹槽的下部部分204b的開口，其為與參看圖5討論的製程類似的製程。
圖9以及圖10為說明根據本發明概念的一些實施例的在形成半導體層的操作中提供的中間結構的橫截面圖。
參看圖9，形成半導體層的操作可包含在基板100上依序地形成半導體晶種層301以及氧化物層302。基板100可包含不同於半導體晶種層301的材料。舉例而言，基板100可包含矽，且半導體晶種層301可包含鍺、矽鍺、砷化銦鎵或III-V族化合物。因此，半導體晶種層301可包含由直線表示的各種錯位缺陷312，其源自在基板100與半導體晶種層301之間的界面。
應理解，因為半導體晶種層301中的大多數水平錯位缺陷可由氧化物層302捕獲，所以源自在基板100與半導體晶種層301之間的界面的水平錯位缺陷中的僅一些可傳播至稍後形成的半導體圖案中。半導體晶種層301的厚度可在約100nm至約1μm的範圍中。氧化物層302可為(例如)氧化矽層。
根據圖9，所述操作可包含在氧化物層302、半導體晶種層301以及基板100中形成凹槽304。凹槽304中的每一者可包含在氧化物層302中的凹槽的上部部分304a以及在半導體晶種層301以及基板100中的凹槽的下部部分304b。在一些實施例中，凹槽的下部部分304b可在半導體晶種層301中且可不暴露基板100。
所述操作可包含執行第一磊晶生長製程(其為與參看圖7討論的製程類似的製程)，以在各別凹槽304中形成包含半導體材料的晶種圖案306。晶種圖案306中的每一者可包含懸垂晶種圖 案306a以及底部晶種圖案306b。可將半導體晶種層301的在氧化物層302與半導體晶種層301之間的界面處的側壁用作晶種層來形成懸垂晶種圖案306a，且可將基板100用作晶種層來形成底部晶種圖案306b。
第一磊晶生長製程可導致在凹槽的下部部分中304b中在懸垂晶種圖案306a下形成空隙，如參看圖1所討論。空隙可至少部分暴露凹槽的下部部分304b的側壁，且因此可將懸垂晶種圖案306a與底部晶種圖案306b斷開。
在一些實施例中，半導體晶種層301以及懸垂晶種圖案306a可包含半導體材料，例如，鍺、矽鍺、砷化銦鎵或III-V族化合物。在一些實施例中，半導體晶種層301與懸垂晶種圖案306a可包含不同的半導體材料。舉例而言，半導體晶種層301可包含矽鍺，且懸垂晶種圖案306a可包含鍺。
懸垂晶種圖案306a可包含源自在基板100與半導體晶種層301之間的界面的水平錯位缺陷。在一些實施例中，當半導體晶種層301與懸垂晶種圖案306a包含不同的半導體材料時，懸垂晶種圖案306a可另外包含源自在半導體晶種層301與懸垂晶種圖案306a之間的界面的水平錯位缺陷。
底部晶種圖案306b可包含源自基板100以及底部晶種圖案306b的具有各種方向的錯位缺陷312，包含垂直錯位缺陷。應理解，因為空隙將底部晶種圖案306b與懸垂晶種圖案306a斷開，所以在底部晶種圖案306b中的垂直錯位缺陷可不傳播至懸垂晶種圖案306a中。因此，懸垂晶種圖案306a可不包含垂直錯位缺陷或可實質上無垂直錯位缺陷。
凹槽的上部部分304a以及下部部分304b的縱橫比(相對於彼此)可經預定，以形成將懸垂晶種圖案306a與底部晶種圖案306b斷開的空隙。在一些實施例中，凹槽的上部部分304a的縱橫比可大於1，且凹槽的下部部分304b的縱橫比可大於3。在一些實施例中，凹槽的上部部分304a以及下部部分304b可具有實質上相同的寬度，且凹槽的下部部分304b的深度可比凹槽的上部部分304a的深度大超過三倍。
應理解，可在第一磊晶生長製程之前另外執行退火製程，以在實質上完全晶格匹配的表面上形成懸垂晶種圖案306a。退火製程的溫度可比半導體晶種層301的回焊溫度高。舉例而言，半導體晶種層301可為鍺層，且溫度可在約500℃至約800℃的範圍中。退火製程氣體可包含(例如)氫氣、氮氣或任何惰性氣體。
另外，所述操作可另外包含在第一磊晶生長製程之後的退火製程。退火製程可關於第一磊晶生長製程作為原位製程來執行，且退火製程溫度可比懸垂晶種圖案306a的回焊溫度高，以形成實質上完全圍封凹槽的下部部分304b的開口的懸垂晶種圖案306a。在一些實施例中，懸垂晶種圖案306a可包含鍺，且退火製程溫度可因此在約500℃至約800℃的範圍中。舉例而言，退火製程氣體可包含氫氣、氮氣或任何惰性氣氛。
根據圖9，所述操作可更包含執行第二磊晶生長製程以在各別凹槽304中形成半導體圖案308。應理解，懸垂晶種圖案306a中的大多數水平錯位缺陷可在第二磊晶生長製程期間捕獲於氧化物層302中，且因此半導體圖案308的上部部分可不包含水平錯位缺陷。另外，因為懸垂晶種圖案306a可不包含垂直錯位缺 陷，所以半導體圖案308的上部部分可不包含垂直錯位缺陷。因此，半導體圖案的上部部分可不包含錯位缺陷312或可實質上無錯位缺陷312。可執行第二磊晶生長製程，直至半導體圖案308經過度生長，使得半導體圖案308的上部部分自凹槽304突出。
應理解，所述操作可另外包含在執行第一磊晶生長製程之前加寬凹槽的下部部分304b的開口，其為與參看圖5討論的製程類似的製程。
在第二磊晶生長製程之後，所述操作可更包含用以將多個初步半導體圖案308用作晶種層(圖10)來形成在氧化物層302上延伸的半導體層310的第三磊晶生長製程。多個初步半導體圖案308可側向地生長，直至多個初步半導體圖案308中的鄰近者接觸彼此。應理解，半導體層310可為在製造絕緣體上半導體(例如，絕緣體上矽(SOI)、絕緣體上鍺(GeOI)或絕緣體上III-V族化合物(IIIVOI))中使用的施體晶圓(donor wafer)的部分。
在一些實施例中，所述操作可另外包含在第三磊晶生長製程之後的用以減少半導體層310中的晶界的退火製程。退火溫度可比半導體層310的回焊溫度高。舉例而言，半導體層310可為鍺層，且退火溫度可在約500℃至約800℃的範圍中。退火製程氣體可包含(例如)氫氣、氮氣或任何惰性氣體。
另外，保護層可形成於半導體層310上。保護層可為氧化矽層。應理解，可在形成保護層之前另外對半導體層310執行CMP製程。
圖11a以及圖11b為說明根據本發明概念的一些實施例的形成半導體圖案的操作的流程圖。根據圖11a，所述操作可包含 在基板上形成氧化物層(方塊1102)。在一些實施例中，基板可包含兩個半導體層。舉例而言，基板的下部層可包含矽，且在下部層與氧化物層之間延伸的上部層可包含鍺、矽鍺、砷化銦鎵或III-V族化合物。操作可包含在氧化物層以及基板中形成凹槽(方塊1104)。可使用光微影以及蝕刻製程形成凹槽。蝕刻製程可為各向異性蝕刻製程，且可為濕式蝕刻製程、乾式蝕刻製程或其組合。此外，所述操作可另外包含在凹槽中形成磊晶生長半導體圖案，其可界定空隙的上表面(方塊1106)。
如參看圖1所討論，凹槽可具有足夠高的縱橫比使得空隙形成於凹槽中在磊晶生長半導體圖案下。凹槽的縱橫比可大於4。
根據圖11b，在方塊1106中形成磊晶生長半導體圖案可包含執行第一磊晶生長製程以形成懸垂晶種圖案(方塊1106-1)。如參看圖1所討論，第一磊晶生長製程可將基板100的在基板100與氧化物層102之間的界面處的側壁用作晶種層來形成懸垂晶種圖案106a，且懸垂晶種圖案106a可界定安置於凹槽的下部部分104b中的空隙的上表面。懸垂晶種圖案106a可接觸基板100的側壁的在基板100與氧化物層102之間的界面處的部分。應理解，基板100的在基板100與氧化物層102之間的界面處的側壁可包含基板100的側壁的鄰近在基板100與氧化物層102之間的界面的部分。
此外，在方塊1106中形成磊晶生長半導體圖案可包含將懸垂晶種圖案用作晶種層來執行第二磊晶生長製程，以在凹槽中形成初步半導體圖案(方塊1106-2)。可執行第二磊晶生長製 程，直至初步半導體圖案經過度生長，使得初步半導體圖案的上部部分可自凹槽突出。應理解，出於參看圖1所討論的原因，初步半導體圖案的上部部分可不包含錯位缺陷(垂直以及水平錯位缺陷)。
所述操作可更包含使初步半導體圖案的上部部分平坦化以形成半導體圖案(方塊1106-3)。在平坦化之後，半導體圖案與氧化物層的上表面可共平面。
圖12a以及圖12b為說明根據本發明概念的一些實施例的形成半導體層的操作的流程圖。根據圖12a，所述操作可包含在基板上形成半導體晶種層以及氧化物層(方塊1202)。半導體晶種層與基板可包含不同的半導體材料，且例如，半導體晶種層可包含鍺且基板可包含矽。氧化物層可為(例如)氧化矽。
操作可包含在氧化物層以及半導體晶種層中形成凹槽(方塊1204)。在一些實施例中，凹槽中的每一者可在半導體晶種層中以及在基板中。在一些實施例中，凹槽中的每一者可不暴露基板。凹槽中的每一者可具有高的縱橫比，且縱橫比可大於4。
所述操作可包含在各別凹槽中磊晶生長半導體圖案，所述半導體圖案界定各別凹槽中的空隙的上表面，(例如)如在圖9中所說明(方塊1206)。另外，可執行以下操作：自半導體圖案磊晶生長在氧化物層上延伸的半導體層(方塊1208)。
現參看圖12b，磊晶生長半導體圖案可包含使用半導體晶種層在各別凹槽中磊晶生長懸垂晶種圖案(方塊1206-1)。懸垂晶種圖案可接觸半導體晶種層的在半導體晶種層與基板之間的界面處的側壁，且可界定在凹槽中的各別空隙的上表面。另外，可 將懸垂晶種圖案用作晶種層來執行磊晶生長半導體圖案(方塊1206-2)。半導體圖案可經過度生長，使得半導體圖案的上部部分自凹槽突出。
以上所揭露的標的物將視為說明性且非約束性的，且所附申請專利範圍意欲涵蓋屬於本發明概念的真實精神以及範疇內的所有此等修改、增強以及其他實施例。因此，在法律所允許的最大程度上，範疇應由以下申請專利範圍以及其等效內容的最廣泛准許解釋來判定，且不應受到前述詳細描述約束或限制。

Claims (19)

  1. 一種形成半導體圖案的方法，所述方法包括：在基板上形成氧化物層；在所述氧化物層以及所述基板中形成凹槽；以及在所述凹槽中形成磊晶生長半導體圖案，所述磊晶生長半導體圖案接觸所述基板的在所述氧化物層與所述基板之間的界面處的側壁，且界定在所述基板中的所述凹槽中的空隙的上表面，其中形成所述凹槽包括在所述基板中形成具有大於3的縱橫比的所述凹槽的下部部分，使得所述空隙暴露所述基板的所述側壁。
  2. 如申請專利範圍第1項所述的形成半導體圖案的方法，其中形成所述磊晶生長半導體圖案包括：將所述基板的在所述氧化物層與所述基板之間的所述界面處的所述側壁用作第一晶種層來磊晶生長下部半導體圖案，所述下部半導體圖案界定所述基板中的所述凹槽中的所述空隙的所述上表面；以及將所述下部半導體圖案用作第二晶種層來在所述凹槽中磊晶生長上部半導體圖案。
  3. 如申請專利範圍第2項所述的形成半導體圖案的方法，其中所述空隙暴露所述基板的所述側壁。
  4. 如申請專利範圍第2項所述的形成半導體圖案的方法，其中所述下部半導體圖案包括不同於所述上部半導體圖案的材料。
  5. 如申請專利範圍第4項所述的形成半導體圖案的方法，其中所述下部半導體圖案包括矽鍺(SiGe)，且所述上部半導體圖案 包括鍺(Ge)。
  6. 如申請專利範圍第1項所述的形成半導體圖案的方法，其中：所述基板包括第一半導體層以及在所述氧化物層與所述第一半導體層之間延伸的第二半導體層；所述第二半導體層包括鍺(Ge)、矽鍺(SiGe)、砷化銦鎵(InGaAs)或III-V族化合物；且所述磊晶生長半導體圖案接觸所述第二半導體層的側壁。
  7. 如申請專利範圍第6項所述的形成半導體圖案的方法，其中所述第二半導體層的厚度在100nm至1μm的範圍中。
  8. 如申請專利範圍第1項所述的形成半導體圖案的方法，其中形成所述凹槽包括形成具有大於1的縱橫比的穿過所述氧化物層的所述凹槽的上部部分。
  9. 如申請專利範圍第1項所述的形成半導體圖案的方法，更包括：將氧離子植入至所述基板中以在所述凹槽下形成絕緣區域。
  10. 如申請專利範圍第1項所述的形成半導體圖案的方法，更包括：加寬在所述基板中的所述凹槽的在所述基板與所述氧化物層的所述界面處的部分，以形成側蝕區域。
  11. 一種形成鰭形半導體圖案的方法，所述方法包括：在基板上形成氧化物層；穿過所述氧化物層且在所述基板中形成凹槽；將所述基板的在所述氧化物層與所述基板之間的界面處的側 壁用作第一晶種層來執行第一磊晶生長製程，以在所述凹槽中形成懸垂晶種層，所述懸垂晶種層界定在所述凹槽中的空隙的上表面；將所述懸垂晶種層用作第二晶種層來執行第二磊晶生長製程，以在所述凹槽中形成半導體圖案；以及使所述氧化物層凹陷以藉由暴露所述半導體圖案的上部部分來形成所述鰭形半導體圖案。
  12. 如申請專利範圍第11項所述的形成鰭形半導體圖案的方法，其中：執行所述第一磊晶生長製程更包括在所述凹槽的底部上形成底部晶種圖案；且所述懸垂晶種層與所述底部晶種圖案隔離。
  13. 如申請專利範圍第11項所述的形成鰭形半導體圖案的方法，其中：所述基板包括第一半導體層以及在所述氧化物層與所述第一半導體層之間延伸的第二半導體層，所述第二半導體層包括鍺(Ge)、矽鍺(SiGe)、砷化銦鎵(InGaAs)或III-V族化合物；且所述凹槽暴露所述第二半導體層的包括所述第一晶種層的側壁。
  14. 如申請專利範圍第13項所述的形成鰭形半導體圖案的方法，其中所述第二半導體層的厚度在100nm至1μm的範圍中。
  15. 一種形成半導體層的方法，所述方法包括：在基板上依序地形成半導體晶種層以及氧化物層；在所述氧化物層以及所述半導體晶種層中形成多個凹槽； 將所述半導體晶種層的側壁的在所述氧化物層與所述半導體晶種層之間的界面處的部分用作晶種層來在所述各別多個凹槽中磊晶生長多個半導體圖案，直至所述多個半導體圖案的上部部分自所述各別多個凹槽突出，所述多個半導體圖案界定在所述各別多個凹槽中的多個空隙的上表面；以及將所述多個半導體圖案用作晶種層來磊晶生長在所述氧化物層上延伸的所述半導體層。
  16. 如申請專利範圍第15項所述的形成半導體層的方法，其中磊晶生長所述多個半導體圖案包括：將所述半導體晶種層的側壁的在所述氧化物層與所述半導體晶種層之間的所述界面處的所述部分用作所述晶種層來磊晶生長多個下部半導體圖案，所述多個下部半導體圖案界定所述各別多個空隙的所述上表面；以及自所述各別多個下部半導體圖案在所述各別多個凹槽中磊晶生長多個上部半導體圖案。
  17. 如申請專利範圍第16項所述的形成半導體層的方法，其中：磊晶生長所述多個上部半導體圖案包括生長自所述各別多個凹槽突出的所述多個上部半導體圖案；且磊晶生長所述半導體層包括側向生長所述多個上部半導體圖案，直至所述多個上部半導體圖案中的鄰近者接觸彼此。
  18. 如申請專利範圍第15項所述的形成半導體層的方法，其中：形成所述多個凹槽包括在所述半導體晶種層中形成所述多個 凹槽的下部部分；且所述多個凹槽的所述下部部分中的每一者具有大於3的縱橫比，使得所述多個空隙中的每一者暴露所述半導體晶種層的所述側壁。
  19. 如申請專利範圍第15項所述的形成半導體層的方法，其中所述半導體晶種層的厚度在100nm至1μm的範圍中。
TW103133946A 2013-09-30 2014-09-30 形成半導體圖案以及半導體層的方法 TWI652726B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201361884216P 2013-09-30 2013-09-30
US61/884,216 2013-09-30
US201461923034P 2014-01-02 2014-01-02
US61/923,034 2014-01-02
US14/258,704 2014-04-22
US14/258,704 US9064699B2 (en) 2013-09-30 2014-04-22 Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
??10-2014-0107563 2014-08-19
KR1020140107563A KR102201431B1 (ko) 2013-09-30 2014-08-19 전위 결함 감소를 위한 반도체 패턴, 핀형 반도체 패턴, 및 반도체 층 형성 방법

Publications (2)

Publication Number Publication Date
TW201513177A TW201513177A (zh) 2015-04-01
TWI652726B true TWI652726B (zh) 2019-03-01

Family

ID=52740563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133946A TWI652726B (zh) 2013-09-30 2014-09-30 形成半導體圖案以及半導體層的方法

Country Status (3)

Country Link
US (1) US9064699B2 (zh)
KR (1) KR102201431B1 (zh)
TW (1) TWI652726B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443940B1 (en) * 2015-04-07 2016-09-13 Globalfoundries Inc. Defect reduction with rotated double aspect ratio trapping
KR102307457B1 (ko) 2015-08-05 2021-09-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102427326B1 (ko) 2015-10-26 2022-08-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10181526B2 (en) 2016-06-02 2019-01-15 Samsung Electronics Co., Ltd. Field effect transistor including multiple aspect ratio trapping structures
DE102017101333B4 (de) * 2017-01-24 2023-07-27 X-Fab Semiconductor Foundries Gmbh Halbleiter und verfahren zur herstellung eines halbleiters
US10217761B1 (en) 2017-11-22 2019-02-26 Macronix International Co., Ltd. Semiconductor structure and manufacturing method thereof
EP3621101B1 (en) 2018-09-04 2022-11-23 IMEC vzw Integrated circuit including at least one nano-ridge transistor
US11079544B2 (en) 2019-08-05 2021-08-03 Globalfoundries U.S. Inc. Waveguide absorbers
US11004878B2 (en) 2019-08-19 2021-05-11 Globalfoundries U.S. Inc. Photodiodes integrated into a BiCMOS process
US11282883B2 (en) 2019-12-13 2022-03-22 Globalfoundries U.S. Inc. Trench-based photodiodes
US11742203B2 (en) 2020-02-26 2023-08-29 The Hong Kong University Of Science And Technology Method for growing III-V compound semiconductor thin films on silicon-on-insulators
US11476289B2 (en) 2020-04-07 2022-10-18 Globalfoundries U.S. Inc. Photodetector with buried airgap reflectors
US11322639B2 (en) 2020-04-09 2022-05-03 Globalfoundries U.S. Inc. Avalanche photodiode
US11152520B1 (en) 2020-05-07 2021-10-19 Globalfoundries U.S. Inc. Photodetector with reflector with air gap adjacent photodetecting region
US11316064B2 (en) 2020-05-29 2022-04-26 Globalfoundries U.S. Inc. Photodiode and/or PIN diode structures
US11581450B2 (en) 2020-06-11 2023-02-14 Globalfoundries U.S. Inc. Photodiode and/or pin diode structures with one or more vertical surfaces
US11611002B2 (en) 2020-07-22 2023-03-21 Globalfoundries U.S. Inc. Photodiode and/or pin diode structures
US11424377B2 (en) 2020-10-08 2022-08-23 Globalfoundries U.S. Inc. Photodiode with integrated, light focusing element
US11320589B1 (en) 2020-10-29 2022-05-03 Globalfoundries U.S. Inc. Grating couplers integrated with one or more airgaps
US11502214B2 (en) 2021-03-09 2022-11-15 Globalfoundries U.S. Inc. Photodetectors used with broadband signal
US11949034B2 (en) 2022-06-24 2024-04-02 Globalfoundries U.S. Inc. Photodetector with dual doped semiconductor material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030092230A1 (en) 1999-12-24 2003-05-15 Masayoshi Koike Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US20110233635A1 (en) 2008-09-08 2011-09-29 Grivna Gordon M Semiconductor trench structure having a sealing plug
US20120032234A1 (en) 2010-08-05 2012-02-09 Katholieke Universiteit Leuven, K.U. Leuven R&D Antiphase Domain Boundary-Free III-V Compound Semiconductor Material on Semiconductor Substrate and Method for Manufacturing Thereof
US20120098088A1 (en) 2010-10-21 2012-04-26 Nanya Technology Corp. Method of forming isolation structure and semiconductor device with the isolation structure
US20130043506A1 (en) 2011-08-17 2013-02-21 Chen-Hua Tsai Fin-FET and Method of Forming the Same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940009355B1 (ko) * 1991-11-09 1994-10-07 삼성전자주식회사 반도체 장치 및 그의 제조방법
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US6617261B2 (en) 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6936851B2 (en) 2003-03-21 2005-08-30 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US7358107B2 (en) 2005-10-27 2008-04-15 Sharp Laboratories Of America, Inc. Method of fabricating a germanium photo detector on a high quality germanium epitaxial overgrowth layer
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7459380B2 (en) 2006-05-05 2008-12-02 Applied Materials, Inc. Dislocation-specific dielectric mask deposition and lateral epitaxial overgrowth to reduce dislocation density of nitride films
KR100780620B1 (ko) 2006-06-30 2007-11-30 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체소자 및 그 제조 방법
WO2008036256A1 (en) 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US7682944B2 (en) 2007-12-14 2010-03-23 Cree, Inc. Pendeo epitaxial structures and devices
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
JP2010034116A (ja) 2008-07-25 2010-02-12 Denso Corp 半導体装置の製造方法
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
KR101470809B1 (ko) * 2008-12-24 2014-12-09 쌩-고벵 크리스톡스 에 드테끄퇴르 낮은 결함 밀도의 자립형 질화갈륨 기판의 제조 및 이로 제조된 소자
US8313967B1 (en) 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
FI123319B (fi) 2009-09-10 2013-02-28 Optogan Oy Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8450190B2 (en) 2010-03-23 2013-05-28 Academia Sinica Fabrication of GaN substrate by defect selective passivation
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
EP2579297B1 (en) 2010-06-07 2020-12-16 Soko Kagaku Co., Ltd. Method of producing template for epitaxial growth and nitride semiconductor device
US8119494B1 (en) 2010-07-29 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free hetero-epitaxy of lattice mismatched semiconductors
WO2012050888A2 (en) 2010-09-28 2012-04-19 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US20120305940A1 (en) 2011-06-01 2012-12-06 International Business Machines Corporation Defect Free Si:C Epitaxial Growth
WO2013117153A1 (en) 2012-02-08 2013-08-15 Lei Guo Semiconductor structure and method for forming same
US9476143B2 (en) 2012-02-15 2016-10-25 Imec Methods using mask structures for substantially defect-free epitaxial growth

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030092230A1 (en) 1999-12-24 2003-05-15 Masayoshi Koike Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US20110233635A1 (en) 2008-09-08 2011-09-29 Grivna Gordon M Semiconductor trench structure having a sealing plug
US20120032234A1 (en) 2010-08-05 2012-02-09 Katholieke Universiteit Leuven, K.U. Leuven R&D Antiphase Domain Boundary-Free III-V Compound Semiconductor Material on Semiconductor Substrate and Method for Manufacturing Thereof
US20120098088A1 (en) 2010-10-21 2012-04-26 Nanya Technology Corp. Method of forming isolation structure and semiconductor device with the isolation structure
US20130043506A1 (en) 2011-08-17 2013-02-21 Chen-Hua Tsai Fin-FET and Method of Forming the Same

Also Published As

Publication number Publication date
KR102201431B1 (ko) 2021-01-14
TW201513177A (zh) 2015-04-01
US20150093884A1 (en) 2015-04-02
US9064699B2 (en) 2015-06-23
KR20150037508A (ko) 2015-04-08

Similar Documents

Publication Publication Date Title
TWI652726B (zh) 形成半導體圖案以及半導體層的方法
US10269971B2 (en) Semiconductor devices and FinFETs
US7851790B2 (en) Isolated Germanium nanowire on Silicon fin
US10325817B2 (en) Semiconductor fin patterning techniques to achieve uniform fin profiles for fin field effect transistors
US9711416B2 (en) Fin field effect transistor including a strained epitaxial semiconductor shell
US9647120B1 (en) Vertical FET symmetric and asymmetric source/drain formation
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
CN106328538A (zh) 自对准硅锗鳍式fet
TW201626441A (zh) 溝渠侷限的磊晶成長裝置層
TW201547022A (zh) 半導體元件及其形成方法
KR102465268B1 (ko) 다양한 변형 상태를 갖는 핀 구조를 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조
US10243063B2 (en) Method of uniform channel formation
US9293474B2 (en) Dual channel hybrid semiconductor-on-insulator semiconductor devices
CN109427591B (zh) 半导体器件及其形成方法
CN113964024B (zh) 半导体器件的制备方法
TW201631668A (zh) 用於產生具有富含銦的表面的砷化銦鎵主動通道的設備及方法
US9659826B2 (en) Asymmetric source/drain depths
TW201703152A (zh) 在非平坦矽表面上之應力鬆弛緩衝層
US10170640B2 (en) FinFET transistor gate and epitaxy formation
TWI682448B (zh) 半導體基板及其製造方法
KR20130047453A (ko) Ｉｉｉ-ｖ족 물질층을 형성하는 방법, ｉｉｉ-ｖ족 물질층을 포함하는 반도체 소자 및 그 제조방법
US10269648B1 (en) Method of fabricating a semiconductor device structure
TW201622143A (zh) 在微電子電晶體中設計緩衝器以減少漏洩的裝置及方法
CN104517810B (zh) 形成半导体图案和半导体层的方法
CN118099078A (zh) 一种半导体器件及其制备方法