TWI639219B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI639219B TWI639219B TW104100720A TW104100720A TWI639219B TW I639219 B TWI639219 B TW I639219B TW 104100720 A TW104100720 A TW 104100720A TW 104100720 A TW104100720 A TW 104100720A TW I639219 B TWI639219 B TW I639219B
- Authority
- TW
- Taiwan
- Prior art keywords
- sectional area
- fuse element
- laser
- insulating film
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000010408 film Substances 0.000 claims description 96
- 230000001681 protective effect Effects 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000003698 laser cutting Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 abstract description 21
- 238000005260 corrosion Methods 0.000 abstract description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000007664 blowing Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明的課題是提供一種在可藉由雷射來切斷的熔絲元件中具有耐腐蝕性的半導體裝置。
其解決手段為：可藉由雷射來切斷除去的熔絲元件(11)是由：被照射雷射點(13)的大剖面積的廣寬部(A)、及鄰接於其兩側而設的小剖面積的窄寬部(B)所構成，藉由雷射照射，廣寬部(A)是被除去，剖面積小的窄寬部(B)是成為切斷面，因此被切斷的熔絲元件亦抑制水分的浸入。
Description
本發明是有關半導體裝置，特別是有關具有藉由切斷來使電路構成的變更成為可能的熔絲(fuse)元件之半導體裝置。
在半導體裝置的製造工程中，晶圓製造工程終了後，有例如利用雷射來切斷例如使用多晶矽或金屬的熔絲元件之下進行電路構成的變更之方法。在使用本方法之下，測定半導體裝置的電氣特性之後，藉由補正電阻的值，可取得所望的特性，在重視類比特性的半導體裝置中成為特別有效的手法。
在此手法中，熔絲元件是被要求可在雷射中安定地切斷、及耐腐蝕性高。以往，在半導體裝置的上部是形成有絕緣性的保護膜，以防止來自外部的水分侵入等的目的，例如使用矽氮化膜。但，有關熔絲元件為了設想之後藉由雷射照射來進行切斷，而無法配置吸收雷射的矽氮化膜，將熔絲元件上方的保護膜除去，因此形成保護膜開口的狀
態。為此，熔絲元件是成為容易受水分進入的影響的狀態，需要使耐腐蝕性提升。
在專利文獻1是提示一種在熔絲元件上至少側面、或側面及比側面更薄的上部形成矽氮化膜或矽氧氮化膜等的耐濕性絕緣膜，使耐腐蝕性提升的方法。
[專利文獻1]特開2011-49252號公報
但，在上述以往的技術中，可舉以下的課題。基本上水分是從熔絲元件上的保護膜所被除去的部分進入，形成耐濕性絕緣膜不配置於熔絲元件上部或薄的方法。為此，上部的保護不夠充分。而且，耐濕性絕緣膜因為使用矽氮化膜或矽氧氮化膜，所以吸收所被照射的雷射光，熔絲切斷困難。本方法是可想像耐濕性提升及雷射的熔絲元件切斷的安定性為處於權衡的關係，難以取得符合兩者的條件。更何況，本以往技術是只將未切斷的熔絲元件放在心上，有關進行雷射的切斷的熔絲元件是成為完全無效的構成。因為，被切斷的熔絲元件是熔絲元件會露出於剖面，發生腐蝕。從切斷面發生熔絲元件的腐蝕，熔絲元件膨脹，藉此龜裂會進入熔絲元件上的絕緣膜。而且，龜裂會成為水分的進入路徑，造成腐蝕進入半導體裝置的內部之
問題。
本發明是有鑑於上述課題，而提供一種具有可抑制腐蝕從切斷熔絲元件的部分進行的熔絲元件之半導體裝置。
本發明是為了解決上述課題，而提供一種半導體裝置，其特徵為具備：在可藉由雷射切斷的熔絲元件中，改變被照射雷射除去的熔絲元件部分、及雷射照射後還留下的熔絲元件部分的構造，露出於雷射照射的切斷面的熔絲元件的剖面積小的構造。
若根據本發明，則可提供一種熔絲元件藉由雷射切斷後，從切斷面露出的熔絲元件的剖面積小，且即使熔絲元件的露出部分被腐蝕，膨脹的體積亦小，抑制施加於熔絲保護絕緣膜的應力，龜裂不會發生在熔絲保護絕緣膜，因此不使新的水分浸入路徑發生，水分侵入至半導體裝置內部所造成腐蝕的進行不會發生之熔絲元件
11‧‧‧熔絲元件
12‧‧‧保護膜開口領域
13a、13b、13c‧‧‧雷射點
14a、14b‧‧‧端子
21‧‧‧矽基板
22‧‧‧絕緣膜
23‧‧‧熔絲保護絕緣膜
24‧‧‧溝
A‧‧‧大剖面積領域(廣寬部、厚膜部)
B‧‧‧小剖面積領域(窄寬部、薄膜部)
x‧‧‧薄膜部的膜厚
y‧‧‧溝寬
圖1是表示本發明的半導體裝置的第一實施形態的平面圖。
圖2是表示本發明的半導體裝置的第一實施形態的剖面圖。
圖3是表示本發明的半導體裝置的第二實施形態的平面圖。
圖4是表示本發明的半導體裝置的第二實施形態的剖面圖。
圖5是表示本發明的半導體裝置的第三實施形態的平面圖。
圖6是表示本發明的半導體裝置的第三實施形態的剖面圖。
以下，參照圖面說明有關本發明的各種實施形態。
圖1是表示本發明的半導體裝置的第一實施形態的平面圖。並列配置有複數的熔絲元件11，熔絲元件11的兩端是成為端子14a、14b。各熔絲元件是由此端子連接至電路。電路判斷電流是否流動至端子14a與14b之間。由於在未被切斷的熔絲元件11是電流會流動於兩端子14a與14b之間，因此將與電流的流動垂直的方向的熔絲元件的尺寸稱為熔絲元件的寬度。在圖1中與連結端子14a、14b的方向垂直的方向會成為熔絲元件的寬度。
包含熔絲元件11的中心的領域為了進行雷射的切斷，而配置有保護膜開口領域12。保護膜開口領域12是成為除去配置於半導體裝置的上部例如矽氮化膜之類的保
護膜的領域。在此，各熔絲元件11是如圖1的(A)及(B)所示般不具有一様的寬度，成為具有寬度不同的部分的構成。以下是將熔絲元件11的(A)的領域稱為大剖面積領域，將(B)的領域稱為小剖面積領域。
大剖面積領域(A)是熔絲元件11的廣寬部，在進行雷射的切斷時成為雷射點13a、13b、13c照射的部分。雷射照射是依雷射的點徑及調合的精度，發生調合偏差。例如圖1所示的雷射點13a、13b、13c那樣有可能發生點的位置偏差。此時也將熔絲元件11的大剖面積領域(A)設計成確實地收於雷射點13內。大剖面積領域(A)的寬度是加進雷射的點徑來決定。
又，小剖面積領域(B)是窄寬部，在藉由雷射來切斷熔絲元件11時成為從剖面露出的領域。切斷面是因為熔絲元件11露出，所以極力縮小熔絲元件11的露出面，因此與大剖面積領域(A)作比較，設計成細。
圖2(a)是表示圖1的C-C’的線的剖面圖，圖2(b)是表示圖1的D-D’的線的剖面圖。在矽基板21上配置有絕緣膜22，在絕緣膜22上配置有熔絲元件11。並且，在熔絲元件11的上部是配置有熔絲保護絕緣膜23。熔絲保護絕緣膜23是為了自上部水分浸入時保護熔絲元件11，而需要某一定的厚度。熔絲保護絕緣膜的厚度是加進使用半導體裝置的環境或條件等來設定。
圖2(a)的熔絲元件11的大剖面積領域(A)亦即雷射的切斷領域是需要某程度的寬度及厚度。雷射的切斷時是接
受雷射的熔絲元件11會藉由熱而膨脹，藉此將熔絲元件11上部的熔絲保護絕緣膜23吹飛而開口，熔絲元件11就那樣氣化而消滅被切斷。熔絲保護絕緣膜23為了防止水分浸入，而必須形成某程度的厚度，因此藉由雷射來切斷的部分的熔絲元件11若無某程度的體積，則在雷射照射的爆發的力量弱，形成未使熔絲保護絕緣膜23安定地吹飛的狀態，為了爭取體積，大剖面積領域(A)是需要某程度的寬度及厚度。
又，有關小剖面積領域(B)為了成為雷射的切斷後的露出面，而成為對於水分浸入無保護的狀態。切斷面是受腐蝕的影響，熔絲元件11會膨脹，應力會施加於熔絲保護絕緣膜23，造成熔絲保護絕緣膜23的龜裂，龜裂成為水分的進入路徑，藉此發生腐蝕的連鎖，但本發明是藉由縮小成為雷射的切斷面的小剖面積領域(B)的寬度，露出面積也變小，露出部分的腐蝕起因的應力弱，因此往熔絲保護絕緣膜23的龜裂會被抑制，未形成往半導體裝置內部之新的水分進入路徑，因此可抑制腐蝕的進行。
以上，藉由使用本發明，可提供一種在可用雷射來切斷的熔絲元件中，來自雷射的切斷面的腐蝕的影響也抑制的半導體裝置。
其次，參照圖面來說明有關本發明的半導體裝置的第二實施形態。
圖3是本發明的第二實施形態的半導體裝置的平面圖。配置有熔絲元件11，熔絲元件11的中心是為了進行雷射的切斷，而配置有保護膜開口領域12。保護膜開口領域12是成為除去配置於半導體裝置的上部例如矽氮化膜之類的保護膜的領域。又，熔絲元件11是如圖3的大剖面積領域(A)及小剖面積領域(B)所示般由2個的領域所構成。
大剖面積領域(A)是熔絲元件11的厚膜部，在進行雷射的切斷時成為雷射點13照射的部分。雷射照射是依雷射的點徑及調合的精度，發生調合偏差。例如圖3所示的雷射點13a、13b、13c那樣有可能發生點的位置偏差。此時也將熔絲元件11的大剖面積領域(A)設計成確實地收於雷射點13內。大剖面積領域(A)的寬度是加進雷射的點徑來決定。
又，小剖面積領域(B)是熔絲元件11的薄膜部，在藉由雷射來切斷熔絲元件11時成為從剖面露出的領域。切斷面是因為熔絲元件11露出，所以極力縮小熔絲元件11的露出面，因此與大剖面積領域(A)作比較，設計成細。
圖4(a)是表示圖3的C-C’的線的剖面圖，圖4(b)是表示圖3的D-D’的線的剖面圖。在矽基板21上配置有絕緣膜22，在絕緣膜22上配置有熔絲元件11。並且，在熔絲元件11的上部配置有熔絲保護絕緣膜23。熔絲保護絕緣膜23是為了自上部水分浸入時保護熔絲元件11，而需要某一定的厚度。熔絲保護絕緣膜的厚度是加進使用半導體
裝置的環境或條件等來設定。
圖4(a)的熔絲元件11的大剖面積領域(A)亦即雷射的切斷領域是需要某程度的寬度及厚度。雷射的切斷時是接受雷射的熔絲元件11會藉由熱而膨脹，藉此將熔絲元件11上部的熔絲保護絕緣膜23吹飛而開口，熔絲元件11就那樣氣化而消滅被切斷。熔絲保護絕緣膜23為了防止水分浸入，而必須形成某程度的厚度，因此藉由雷射來切斷的部分的熔絲元件11若無某程度的體積，則在雷射照射的爆發的力量弱，形成未使熔絲保護絕緣膜23安定地吹飛的狀態，為了爭取體積，大剖面積領域(A)是需要某程度的寬度及厚度。
又，有關小剖面積領域(B)為了成為雷射的切斷後的露出面，而成為對於水分浸入無保護的狀態。切斷面是受腐蝕的影響，熔絲元件11會膨脹，應力會施加於熔絲保護絕緣膜23，造成熔絲保護絕緣膜23的龜裂，龜裂成為水分的進入路徑，藉此發生腐蝕的連鎖，但本發明是藉由縮小成為雷射的切斷面的小剖面積領域(B)的厚度，露出面積也變小，露出部分的腐蝕起因的應力弱，因此往熔絲保護絕緣膜23的龜裂會被抑制，未形成往半導體裝置內部之新的水分進入路徑，因此可抑制腐蝕的進行。
其次，參照圖面來說明有關本發明的半導體裝置的第三實施形態。
本實施形態是第二實施形態的變形例，如圖5所示般，本發明的第三實施形態的半導體裝置的平面構造是與圖3相同。亦即，具有熔絲元件11的半導體裝置，該熔絲元件11具有厚膜部及薄膜部。但，剖面視如圖6所示般與第二實施形態不同的構造。
圖6(a)是沿著圖5的C-C’的線的剖面圖，顯示厚膜部。在矽基板21設有絕緣膜22，在絕緣膜22中形成有溝24，在溝24中充填有導電性膜，形成厚膜的熔絲元件11的一部分。另外，熔絲元件11是從溝突出至上方，其上面是位於比絕緣膜22的上面更上方。而且，突出至熔絲元件11的上方的部分及絕緣膜22的上部是被熔絲保護絕緣膜23被覆。
圖6(b)是沿著圖5的D-D’的線的剖面圖，顯示薄膜部。在矽基板21設有絕緣膜22，在絕緣膜22上形成有複數的薄膜的熔絲元件11。而且，熔絲元件11及絕緣膜22的上部是被熔絲保護絕緣膜23被覆。
圖6(c)是沿著圖5的E-E’的線的剖面圖。由在溝24內充填有導電性膜而成的厚膜部及兩側的薄膜部所構成熔絲元件11會被圖示。由含有雜質的多晶矽等所構成的導電性膜的成膜通常是使用LPCVD。厚膜部的寬度之溝寬y與鄰接於兩側的薄膜部的導電性膜的膜厚x是設為符合y≦2x的構造，藉此導電性膜是可將溝內充分地充填，圖6所示的熔絲元件11可容易形成。
熔絲保護絕緣膜23是為了自上部水分浸入時保護熔
絲元件11，而需要某一定的厚度。熔絲保護絕緣膜的厚度是加進使用半導體裝置的環境或條件等來設定。
圖6(a)的熔絲元件11的大剖面積領域(A)亦即雷射的切斷領域是需要某程度的寬度及厚度。雷射的切斷時是接受雷射的熔絲元件11會藉由熱而膨脹，藉此將熔絲元件11上部的熔絲保護絕緣膜23吹飛而開口，熔絲元件11就那樣氣化而消滅被切斷。熔絲保護絕緣膜23為了防止水分浸入，而必須形成某程度的厚度，因此藉由雷射來切斷的部分的熔絲元件11若無某程度的體積，則在雷射照射的爆發的力量弱，形成未使熔絲保護絕緣膜23安定地吹飛的狀態，為了爭取體積，大剖面積領域(A)是需要某程度的寬度及厚度。
又，有關小剖面積領域(B)為了成為雷射的切斷後的露出面，而成為對於水分浸入無保護的狀態。切斷面是受腐蝕的影響，熔絲元件11會膨脹，應力會施加於熔絲保護絕緣膜23，造成熔絲保護絕緣膜23的龜裂，龜裂成為水分的進入路徑，藉此發生腐蝕的連鎖，但本發明是藉由縮小成為雷射的切斷面的小剖面積領域(B)的厚度，露出面積也變小，露出部分的腐蝕起因的應力弱，因此往熔絲保護絕緣膜23的龜裂會被抑制，未形成往半導體裝置內部之新的水分進入路徑，因此可抑制腐蝕的進行。
Claims (6)
- 一種半導體裝置，係具有配置於矽基板上所設的絕緣膜上，以保護絕緣膜所被覆的雷射切斷用的熔絲元件之半導體裝置，其特徵為：前述熔絲元件係具有：大剖面積領域，及分別鄰接於前述大剖面積領域的兩側而連接的小剖面積領域所構成，前述大剖面積領域係由厚膜部所構成，前述小剖面積領域係由薄膜部所構成，前述厚膜部的厚度係比前述薄膜部的厚度更厚，前述大剖面積領域，係以若被照射的雷射除去前述大剖面積領域而切斷前述熔絲元件，則前述小剖面積領域的切剖面會露出的方式配置。
- 如申請專利範圍第1項之半導體裝置，其中，前述厚膜部係設於前述絕緣膜中所設的溝內。
- 如申請專利範圍第2項之半導體裝置，其中，前述溝的寬度為前述薄膜部的膜厚的2倍以下。
- 一種半導體裝置，其特徵係具有：絕緣膜，其係被設在矽基板上；熔絲元件，其係被配置於前述絕緣膜的表面，具有兩端的端子，大剖面積領域，及將前述大剖面積領域連接至前述兩端的各者的端子的小剖面積領域；及保護絕緣膜，其係被設在前述絕緣膜上，被覆前述熔絲元件，前述大剖面積領域係由厚膜部所構成，前述小剖面積領域係由薄膜部所構成，前述厚膜部的厚度係比前述薄膜部的厚度更厚，前述大剖面積領域，係以被覆前述大剖面積領域的前述保護絕緣膜及前述大剖面積領域之被照射雷射的部分藉由雷射照射來被除去而被切斷，在切斷之後，前述小剖面積領域的切剖面會露出的方式配置。
- 如申請專利範圍第4項之半導體裝置，其中，前述厚膜部係設於前述絕緣膜中所設的溝內。
- 如申請專利範圍第5項之半導體裝置，其中，前述溝的寬度為前述薄膜部的膜厚的2倍以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-017548 | 2014-01-31 | ||
| JP2014017548A JP2015144222A (ja) | 2014-01-31 | 2014-01-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201532238A TW201532238A (zh) | 2015-08-16 |
| TWI639219B true TWI639219B (zh) | 2018-10-21 |
Family
ID=53731550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104100720A TWI639219B (zh) | 2014-01-31 | 2015-01-09 | 半導體裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9559055B2 (zh) |
| JP (1) | JP2015144222A (zh) |
| KR (1) | KR102320296B1 (zh) |
| CN (1) | CN104821295B (zh) |
| TW (1) | TWI639219B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018170455A (ja) * | 2017-03-30 | 2018-11-01 | エイブリック株式会社 | 半導体装置 |
| US10651136B2 (en) * | 2017-09-05 | 2020-05-12 | Globalfoundries Inc. | Technique for decoupling plasma antennae from actual circuitry |
| JP7017405B2 (ja) * | 2017-12-27 | 2022-02-08 | エイブリック株式会社 | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667533B2 (en) | 2002-03-11 | 2003-12-23 | International Business Machines Corporation | Triple damascene fuse |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989434A (ja) * | 1982-11-15 | 1984-05-23 | Toshiba Corp | 半導体装置 |
| JPH06252268A (ja) * | 1993-03-02 | 1994-09-09 | Nec Kyushu Ltd | 半導体装置 |
| US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
| JPH09289285A (ja) * | 1996-04-19 | 1997-11-04 | Nec Corp | 半導体装置およびその製造方法 |
| JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
| US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
| JP3667507B2 (ja) * | 1997-10-27 | 2005-07-06 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US5949323A (en) * | 1998-06-30 | 1999-09-07 | Clear Logic, Inc. | Non-uniform width configurable fuse structure |
| KR100967037B1 (ko) * | 2007-10-17 | 2010-06-29 | 주식회사 하이닉스반도체 | 퓨즈 박스 및 그 형성 방법 |
| KR101043832B1 (ko) * | 2008-03-11 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP2011014621A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置 |
| KR101079204B1 (ko) * | 2009-07-03 | 2011-11-03 | 주식회사 하이닉스반도체 | 반도체 장치의 퓨즈 및 그 제조방법 |
| JP2011049252A (ja) | 2009-08-25 | 2011-03-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
2014
- 2014-01-31 JP JP2014017548A patent/JP2015144222A/ja active Pending
-
2015
- 2015-01-09 TW TW104100720A patent/TWI639219B/zh not_active IP Right Cessation
- 2015-01-22 US US14/602,516 patent/US9559055B2/en active Active
- 2015-01-23 KR KR1020150011216A patent/KR102320296B1/ko active IP Right Grant
- 2015-01-30 CN CN201510048787.3A patent/CN104821295B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667533B2 (en) | 2002-03-11 | 2003-12-23 | International Business Machines Corporation | Triple damascene fuse |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150221594A1 (en) | 2015-08-06 |
| CN104821295A (zh) | 2015-08-05 |
| KR20150091232A (ko) | 2015-08-10 |
| CN104821295B (zh) | 2019-08-23 |
| TW201532238A (zh) | 2015-08-16 |
| US9559055B2 (en) | 2017-01-31 |
| JP2015144222A (ja) | 2015-08-06 |
| KR102320296B1 (ko) | 2021-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103972211B (zh) | 半导体装置 | |
| TWI639219B (zh) | 半導體裝置 | |
| US20140167906A1 (en) | Integrated Circuit Fuse and Method of Fabricating the Integrated Circuit Fuse | |
| JP6021441B2 (ja) | 半導体装置 | |
| KR101037452B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| JP2006108489A (ja) | 半導体装置の製造方法 | |
| US8026121B2 (en) | Method for producing electronic components and pressure sensor | |
| CN105977238B (zh) | 半导体装置及其制造方法 | |
| TWI688072B (zh) | 半導體積體電路裝置 | |
| KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
| US10043749B2 (en) | Semiconductor device | |
| CN105977237B (zh) | 半导体装置及其制造方法 | |
| US8310032B2 (en) | Wafer and method of manufacturing semiconductor device | |
| US20180247903A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JPH11204525A (ja) | 半導体装置の製造方法 | |
| JP6377507B2 (ja) | 半導体ウエーハ | |
| TW201801250A (zh) | 半導體裝置 | |
| KR100228774B1 (ko) | 퓨즈박스가 구비된 반도체소자 | |
| KR100745949B1 (ko) | 반도체 소자 | |
| JP2007081152A (ja) | 半導体装置 | |
| JPH08279560A (ja) | トリミング用配線パタ−ン | |
| KR19990060869A (ko) | 반도체 소자의 보호막 형성 방법 | |
| KR20070087327A (ko) | 반도체 소자 제조방법 | |
| JP2008270612A (ja) | 半導体装置 | |
| JP2007035941A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |