JP7017405B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7017405B2
JP7017405B2 JP2017251036A JP2017251036A JP7017405B2 JP 7017405 B2 JP7017405 B2 JP 7017405B2 JP 2017251036 A JP2017251036 A JP 2017251036A JP 2017251036 A JP2017251036 A JP 2017251036A JP 7017405 B2 JP7017405 B2 JP 7017405B2
Authority
JP
Japan
Prior art keywords
etching
gas
semiconductor device
resistance element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017251036A
Other languages
English (en)
Other versions
JP2019117858A (ja
Inventor
伸太郎 小関
秋広 菊池
武 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017251036A priority Critical patent/JP7017405B2/ja
Publication of JP2019117858A publication Critical patent/JP2019117858A/ja
Application granted granted Critical
Publication of JP7017405B2 publication Critical patent/JP7017405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
電池などによって外部から供給される電源電圧を、一定の出力電圧に変換するボルテージレギュレータなどの半導体装置が知られている。そのような半導体装置は、出力電圧を安定化させるために、出力電圧を監視しその電圧変動を抑制する回路、例えば分圧回路や電圧比較回路を内部に備えている。一方、その回路を構成する半導体素子は、半導体基板や隣接する半導体素子との間に意図しない寄生容量を有している。従って、外部から供給される電源電圧などの急峻な変動に対し、その寄生容量によって半導体装置の回路動作が妨げられる場合がある。例えば、図4(a)に示す多結晶シリコン膜を含む従来の抵抗素子31d、31eに対する図4(b)に示す断面図においては、半導体基板30との間に幅xと分離絶縁膜32の厚さに基づく寄生容量CV3A、CV3Bがそれぞれ形成される。また、隣接する抵抗素子31aと抵抗素子31bとの間には、抵抗素子31a、31bの対向する側面の間の距離に基づく寄生容量CL3が形成される。
特許文献1には、抵抗素子からなる分圧回路を備え、一定の電圧を出力する半導体装置において、容量や充放電回路を付加し、抵抗素子に形成される寄生容量の影響を抑制し、回路動作の安定性を向上させるための技術が示されている。
特開2006-174496号公報
しかしながら、特許文献1に記載されている方法は、新たな素子や回路の追加が伴うので、半導体装置の所要面積が増大し、コストの増加につながる恐れがある。
本発明は、かかる事情に鑑み、半導体装置を構成する半導体素子の形状を変更することで寄生容量を低減し、新たな素子や回路の追加を行う事無く回路動作の安定性の向上を実現する半導体装置および半導体装置の製造方法を提供することを目的とする。
上記の課題を解決するために、本発明は以下のような半導体装置の製造方法とする。
すなわち、半導体装置の製造方法であって、下地絶縁膜上の多結晶シリコ膜を、第1のエッチング条件で、断面視において前記半導体素子形成領域の上面の幅方向の長さと下面の幅方向の長さが略同一である方形形状に加工し、前記半導体素子形成領域以外の領域において前記下地絶縁膜の一部を露出させる第1のエッチング工程と、前記多結晶シリコン膜を、前記第1のエッチング条件と異なる第2のエッチング条件で、断面視において前記半導体素子形成領域の前記下面の幅方向の長さを前記上面の幅方向の長さよりも短く、側面が逆テーパ形状を有する台形形状に加工し、前記半導体素子形成領域以外の領域にお
いて前記下地絶縁膜を全て露出させる第2のエッチング工程と、を含むことを特徴とする半導体装置の製造方法とする。
本発明によれば、半導体素子の断面視における形状を、下面の幅方向の長さが上面の幅方向の長さよりも短い逆テーパ形状を有する台形形状とすることで、半導体基板や隣接する半導体素子との間の寄生容量を低減できる。そのため、出力電圧の安定性の高い半導体装置を実現することが出来る。
本発明の実施形態に係る半導体装置を構成する分圧回路の回路図である。 (a)は図1の回路図を構成する抵抗素子の平面図であり、(b)は(a)のA-A’線付近における断面図である。 (a)は図1の回路図を構成するヒューズ素子の平面図であり、(b)は(a)のB-B’線付近における断面図である。 (a)は従来の抵抗素子の平面図であり、(b)は(a)のC-C’線付近における断面図である。 従来の抵抗素子において多結晶シリコン膜をエッチング加工した後の断面図である。 本実施形態の抵抗素子において多結晶シリコン膜をエッチング加工した後の断面図である。 本発明の実施形態である半導体装置の製造工程を示す断面図である。 本発明のエッチング加工における、エッチングガスの比率と抵抗素子のテーパ度合いの関係を示す図である。 本発明のエッチング加工における、O2ガスの比率とシリコン酸化膜の削れ量及び多結晶シリコン膜のエッチングレートの関係を示す図である。
以下、本発明の半導体装置の実施形態について、図面を参照しながら説明する。以下の説明で用いる図面は、本発明の特徴を分りやすくするために、一部の構造を透視して示している。
[半導体装置の構成]
図1は、一定電圧を出力するための半導体装置に使用される分圧回路100の模式回路図である。分圧回路100は、複数の抵抗R(Ra、Rb、Rc、Rd、Re)と、ヒューズF(Fa、Fb、Fc、Fd)を直列または並列に接続して構成される。ヒューズFは、一部の抵抗Rに並列接続され、電気的に短絡される。これらのヒューズFをレーザーや過電流などでトリミングすることで、端子Aから端子Cの間の抵抗値を任意に変更できる。そして、分圧回路100は、端子Aと端子Bの間に印加される電圧を、トリミングによって任意に変更される抵抗Rの組み合わせで決まる抵抗比に基づいて分圧し、端子Cからその分圧電圧を出力する。
図2(a)は、本発明を分圧回路を構成する抵抗素子に適用した第1の実施形態の模式平面図である。図2(a)中の抵抗素子11(11a~11e)は、分圧回路100の抵抗R(Ra~Re)に対応している。図1(a)においては、構造を理解しやすくするため、配線金属膜15を透視してコンタクトホール14と抵抗素子11の上面11a1~11e1とさらにその下面11a2~11e2を描いている。また、図2(b)は、図2(a)の抵抗素子11d、11eをA-A’線に沿って切断した場合の断面図である。
分離絶縁膜12は、抵抗素子11のための下地絶縁膜であり、LOCOS(Local Oxidation of Silicon)絶縁膜などの素子分離膜などの主にシリコン酸化膜で構成され、半導体基板10上に形成される。
抵抗素子11は、紙面縦方向の長さと横方向の幅をもつ長方形形状をもつ多結晶シリコン膜を含む抵抗体であり、半導体基板10上の分離絶縁膜12上に形成されている。そして、抵抗素子11は、長さ方向の両端において、コンタクトホール14を介して配線金属膜15に接続されている。
抵抗素子11の上面11a1~11e1は、平面視においては図1(a)に示されている長方形の形状である。また、抵抗素子11の下面11a2~11e2は、上面と同様の長方形形状であって上面の内側の領域に分離絶縁膜12に接して形成されている。すなわち、抵抗素子11の上面11a1~11e1は、それぞれ下面11a2~11e2より広い領域に形成されている。
抵抗素子は、一般に小さい所要面積で高い抵抗値が必要とされる。そのため、抵抗素子の幅は、フォトリソグラフィ技術によって決まる最小寸法の幅、もしくは、その最小寸法より大きく抵抗値が安定的に得られるための最小の幅が採用される。
図2(b)に示すように、第1の実施形態の抵抗素子11は、図2(a)のA-A’線に沿った断面視において、下面の幅方向の長さbが上面の幅方向の長さaよりも短い構成となっている。そして、抵抗素子11の左右の側面は、上面から下面に向かうに従って、抵抗素子11の内側へ向かう方向に傾く、逆テーパ形状となっている。このような逆テーパ形状の側面は、抵抗素子11を構成する多結晶シリコン膜を加工する際のエッチング工程で形成される。従って、抵抗素子11の上面の幅方向の長さaが図4に示す従来の抵抗素子31の上面の幅方向の長さxと同じフォトリソグラフィ技術によって決まる最小寸法であったとしても、図2(b)の抵抗素子11の下面の幅方向の長さbをその最小寸法よりもさらに短い寸法にできる。
層間絶縁膜13は、抵抗素子11を覆う絶縁膜で、BPSG(Boron Phosphor Silicate Glass)膜やTEOS(Tetraethyl Orthosilicate)膜などの、主にシリコン酸化膜で構成される。
配線金属膜15は、一端を層間絶縁膜13などに形成されたコンタクトホール14を介して抵抗素子11の一端と接続し、他端を別の抵抗素子11の一端と接続することで、抵抗素子同士を電気的に結線する。
パッシベーション膜16は、抵抗素子11、層間絶縁膜13、配線金属膜15を覆う絶縁膜で、外部からの汚染や物理的な応力などから、その下の半導体素子を保護する。そのパッシベーション膜16は、シリコン窒化膜やPSG(Phosphor Silicate Glass)膜、ポリイミド膜などまたはそれらを組み合わせた積層膜からなる。
図2(b)の断面図に示すような側面が逆テーパ形状である第1の実施形態の抵抗素子11d、11eは、図4に示す従来の抵抗素子31a、31bと比べて、分離絶縁膜12に接する下面の面積が小さい。そのため、抵抗素子11d、11eと半導体基板10との間に形成される寄生容量CV1d、CV1eを、図4において対応する従来のフォトリソグラフィ技術等による最小の幅に基づく寄生容量CV3a、CV3bよりも小さくする事が出来る。また、第1の実施形態の抵抗素子は、抵抗素子の下面においてフォトリソグラフィ技術等による最小の幅よりもさらに幅を小さく出来るので、抵抗値の増大と、それによる所要面積の低減とそれによるコスト低減をも実現することが出来る。
また、図2(b)の抵抗素子11d、11eの間の横方向の間隔は、抵抗素子11d、11eの上面においては、図4に示す従来の抵抗素子31a、31bの上面における横方向の間隔と同じである。しかし、抵抗素子11a、11bの側面が逆テーパ形状であるため、上面から下面に向かうに従って、抵抗素子11a、11b間の間隔が広がっている。そのため、抵抗素子11dと11eとの間に形成される寄生容量CL1を、図4において対応する従来の寄生容量CL3よりも小さくする事が出来る。
このように、第1の実施形態を適用した半導体素子は、従来よりも寄生容量を小さくする事が出来るので、出力電圧の安定性の高い半導体装置を実現することが出来る。
図3(a)は、本発明をヒューズ素子に適用した第2の実施形態の模式平面図である。図3(a)中のヒューズ素子21(21a~21d)は、図1の分圧回路100のヒューズF(Fa~Fd)に対応している。図3(a)においては、構造を理解しやすくするため、配線金属膜25を透視してコンタクトホール24とヒューズ素子21の上面21a1~21d1とさらにその下面21a2~21d2を描いている。また、図3(b)は、図3(a)のヒューズ素子21c、21dをB-B’線に沿って切断した場合の断面図である。
ヒューズ素子21は、紙面縦方向の長さと横方向の幅をもつ切断部27を含む多結晶シリコン膜を含む低抵抗の抵抗体であり、半導体基板20上の分離絶縁膜22上に形成されている。ヒューズ素子21の切断部27は、その幅を、レーザーや電流で容易に溶断できるように、フォトリソグラフィ技術によって決まる最小寸法、もしくは、その最小寸法より大きく切断が容易で抵抗値の増大が問題にならない最小の幅まで小さくしている。
ヒューズ素子21はまた、切断部27の長さ方向の両端に接続されるコンタクト部28を備える。コンタクト部28は、低い抵抗値を得るため切断部27よりも幅が広いが、隣接する他のコンタクト部28とは、フォトリソグラフィ技術によって決まる最小寸法までその間隔が縮小されている。また、コンタクト部28は、コンタクトホール24を介して配線金属膜25に接続されている。
ヒューズ素子21の下面21a2~21d2は、平面視においては図3(a)に示されている上面21a1~21d1と同様の形状であって上面21a1~21d1の内側の領域に分離絶縁膜22に接して形成されている。すなわち、ヒューズ素子21の上面21a1~21d1は、下面21a2~21d2より広い領域に形成されている。
層間絶縁膜23、配線金属膜25、パッシベーション膜26は、第1の実施形態とその働きは同じであり、第2の実施形態においても同様のものを採用している。
図3(b)の断面図に示すように、第2の実施形態のヒューズ素子21は、図3(a)のB-B’線に沿った断面視において、下面の幅方向の長さdが上面の幅方向の長さcよりも短い構成となっている。そして、ヒューズ素子21の左右の側面は、上面から下面に向かうに従って、ヒューズ素子21の内側へ向かう方向に傾く、逆テーパ形状となっている。側面が逆テーパ形状である第2の実施形態のヒューズ素子21c、21dは、側面が上面に対して垂直に形成されている場合と比べて、分離絶縁膜22に接する下面の面積が小さい。そのため、ヒューズ素子21c、21dと半導体基板20との間に形成される寄生容量CV2c、CV2dを、従来のヒューズ素子の寄生容量よりも小さくする事が出来る。
また、図3(b)のヒューズ素子21cと21dとの間の横方向の間隔は、ヒューズ素子21c、21dの上面から下面に向かうに従って広がっている。そのため、ヒューズ素子21cと21dとの間に形成される寄生容量CL2を従来のヒューズ素子の寄生容量よりも小さくする事が出来る。
以上のように抵抗素子やヒューズ素子の寄生容量の低減を実現した本発明の半導体装置は、コストの増加を伴わずに回路動作の安定性の向上を実現することができる。
本発明の半導体装置については、上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。例えば、上記実施形態における半導体素子は、抵抗素子やヒューズ素子に限られず、MOSトランジスタでも構わない。また、そのときに本実施形態を採用する材料は多結晶シリコンと高融点金属を積層したポリサイド膜であってもよい。
[半導体装置の製造方法]
次に、本発明の半導体装置の製造方法の実施形態について、図面を参照しながら説明する。一般に、抵抗素子31などを形成するために、多結晶シリコン膜をドライエッチング法によって加工する場合は、図5に示すように、フォトリソグラフィ技術を用いて形成したエッチングマスク37の幅と、抵抗素子31の下面の幅がほぼ同一となるようにエッチング加工を行う。しかし、本発明者らは、条件の異なる2段階のエッチング加工を行うことによって、図6に示すように、側面を上面から下面に向かうに従って抵抗素子11の内側の方向へ傾け、θ>90°である逆テーパ形状となるように制御できることを見出した。
図7を用いて本実施形態の半導体素子の製造方法について説明する。
まず、図7(a)に示すように、半導体基板10上にLOCOS絶縁膜などの分離絶縁膜12を形成する。そして、その分離絶縁膜12上にLPCVD(Low Pressure Chemical Vapor Deposition)法などにより多結晶シリコン膜40を堆積させる。次に、半導体基板上にフォトレジストを全面に塗布し、フォトリソグラフィ技術によってそのフォトレジストを抵抗素子の形状にパターニングし、エッチングマスク17を形成する。
次に、多結晶シリコン膜40を、エッチングマスク17をマスクとし、ECR(Electron Cyclotron Resonance)プラズマドライエッチング法により以下に示す2つのステップでエッチング加工し、抵抗素子11を形成する。
第1のエッチングステップにおいては、所定のエッチング条件を採用することにより、後に説明する側壁デポジション効果を高め、紙面横方向へのエッチングの進行を抑制する。それによって、図7(b)に示すように、抵抗素子11の側面が上面に対して垂直形状となるように多結晶シリコン膜40が加工される。このとき、抵抗素子11の断面は、上面の幅方向の長さと下面の幅方向の長さが同一である方形形状となる。
より具体的なエッチング条件は、エッチングを行うためのガスを、側壁デポジション効果の高いハロゲンガスであるHBrと、側壁デポジション効果の低いハロゲンガスであるCl2とで構成される混合ガスとし、その混合ガス量(HBr+Cl2)に対するCl2の量の比率を5%未満とする。また、そのときの処理圧力を5mTorr未満とする。
第1のエッチングステップにおいては、多結晶シリコン膜40がエッチングされ、その下地の分離絶縁膜12が露出し始めたことをエンドポイント方式により検知し、エッチング加工を終了する。ただこの段階では、最表面の段差部などに多結晶シリコン膜40の残渣が存在するので、その多結晶シリコン膜40の残渣の除去は、次の第2のエッチングステップによって行う。
次に、第2のエッチングステップにおいて、抵抗素子11の側面の加工を行う。第2のエッチングステップにおいては、第1のエッチングステップとは異なるエッチング条件を採用することにより、側壁デポジション効果を抑制し、紙面横方向へのエッチングの進行を促進する。そうすることで、反応イオンに対するエッチングマスク17の遮蔽効果が高い抵抗素子11の上面近傍のエッチングの進行を遅く、反応イオンに対するエッチングマスク17の遮蔽効果が低い抵抗素子11の下面近傍のエッチングの進行を早くすることができる。その結果、図7(c)に示すように、抵抗素子11の側面が上面から下面に向かうに従って抵抗素子11の内側に傾いた逆テーパ形状となるように抵抗素子11がエッチング加工される。これにより、抵抗素子11の断面は、下面の幅方向の長さが上面の幅方向の長さよりも短い台形形状となる。それと同時に、最表面の段差部などの多結晶シリコン膜40の残渣を完全に除去する。
より具体的なエッチング条件は、第1のエッチングステップと同様に、エッチングを行うためのガスを、HBrとCl2とで構成される混合ガスとし、その混合ガス量に対するCl2の量の比率を5%以上のいずれかの値に設定する。また、そのときの処理圧力を5mTorr以上、30mTorr以下とする。
ところで、ここで言う側壁デポジション効果とは、ドライエッチングの反応の過程で副生成物が生成され、被エッチング材料の側壁に付着する効果である。この副生成物は、被エッチング材料の露出する任意の面に付着し、被エッチング材料の側壁に付着した場合、この副生成物がエッチングに対するマスクの役割を果たし、横方向へのエッチングが抑制する。一方、被エッチング材料の表面に付着する副生成物は、エッチングチャンバー内で発生するプラズマから半導体基板10の方向へ縦方向に入射する反応イオンの衝突のエネルギーなどにより除去される。その結果、被エッチング材の縦方向のエッチングは、進行する。そのため、副生成物の発生量が高いと、側壁デポジション効果が増し被エッチング材料の横方向へのエッチングが抑制され、縦方向へのエッチングが促進されることで、被エッチング材料のエッチング加工によってできる側面の形状が垂直、もしくは順テーパ形状になる。
この側壁デポジション効果の度合いは、エッチング加工に使用するエッチングガスの種類と割合で制御される。本実施形態においては、側壁デポジション効果の高いハロゲンガスと側壁デポジション効果の低いハロゲンガスとを所定の比率で組み合わせた混合ガスを用いてエッチング加工を行うことによって、側壁デポジション効果とそれに基づく側壁形状が制御される。本実施形態で採用しているハロゲンガスであるHBrとCl2によるエッチング反応においては、それぞれSiBr4とSiCl4などの副生成物が生成されるが、SiBr4の方が融点や沸点が高く揮発しにくい。HBrはCl2よりも側壁デポジション効果が高いのはそのためであると考えられている。
一方、エッチング条件における処理圧力は、低いほどエッチングチャンバー内で発生するプラズマから半導体基板10の方向へ縦方向に入射する反応イオンの直進性を助長し、被エッチング材の縦方向へのエッチングを促進させる。一方、処理圧力が高いほど反応イオンの散乱を助長し、被エッチング材の横方向へのエッチングを促進させる。本実施形態においては、この性質を利用し、第1のエッチングステップにおいて処理圧力を5mTorr未満とすることで、図7(b)のような側面の垂直性を高めている。また、第2のエッチングステップにおいて処理圧力を5mTorr以上とすることで、図7(c)のような側面の逆テーパ化を促進している。但し、この処理圧力は、30mTorrを越えると、エッチング速度の低下が顕著になるのでこの値以下とすることが望ましい。
本実施形態においては、第1のエッチングステップにおいて混合ガス中のHBrの比率を高めて側壁デポジション効果を増加させ、処理圧力を低くし横方向のエッチングを抑制することによって、被エッチング材料のエッチング加工によってできる側面の垂直異方性を高くする。また、第2のエッチングステップにおいて混合ガス中のCl2の比率を高めることで側壁デポジション効果を低減し、処理圧力を高くし横方向のエッチングを促進させることによって、側面の形状を逆テーパとし、その度合いを調整する。
図8は、本実施形態の抵抗素子のエッチング加工における第2のエッチングステップにおいて、エッチングガスに採用しているHBrとCl2の混合比率に対するテーパ形状の度合いの様子を示したグラフである。図8においては、エッチング加工時の処理圧力を5mTorrとしたときの様子を実線で示し、エッチング加工時の処理圧力を30mTorrとしたときの様子を点線で示している。混合ガス(HBr+Cl2)の供給量は、それぞれの処理圧力を実現するために変更可能であり、Cl2の混合ガスに対する比率をCl2/(HBr+Cl2)として横軸に取ることで、2つの処理圧力時の横軸の変化を一致させている。また、縦軸のテーパ形状の度合いは、図6の抵抗素子11の上面の幅方向の長さaと下面の幅方向の長さbとの差a-bによって示している。a-b=0であれば側面が垂直形状であり、a-b<0であれば側面は順テーパ形状となる。また、a-b>0であれば側面が逆テーパ形状となり、この値が大きいほど、側面が抵抗素子の内側へ向かい傾く角度が大きくなり、テーパ度合いが大きいとする。
図8に示すように、Cl2の比率が5%未満の場合は、a-bが0もしくは0より小さい値になり、抵抗素子の側面が垂直形状もしくはやや順テーパ形状となる。そしてCl2の比率が5%以上になると抵抗素子の側面が逆テーパ形状となり、Cl2の比率の増加に応じてテーパ度合いが増加する。また、Cl2の比率が75%以上となると、HBrによる側壁デポジション効果が最小化し、横方向のエッチング速度が圧力で決まる一定値に飽和するため、抵抗素子の側面の逆テーパ形状も一定値になる。但し、その傾向の度合いは処理圧力によって大きく異なり、処理圧力が大きくなるほど著しくなる。
本実施形態においては、この性質を利用し、第1のエッチングステップにおいて処理圧力を5mTorr未満とし、HBrとCl2との混合ガス量に対するCl2の量の比率を5%未満とすることで、図7(b)のような側面の垂直形状を実現している。また、第2のエッチングステップにおいて、処理圧力を5mTorr以上30mTorr以下とし、HBrとCl2との混合ガス量に対するCl2の量の比率を5%以上とすることで、図7(c)のような側面の逆テーパ形状を実現している。また、テーパ形状の度合い(a-b)は、図8における縦軸の所望のa-bに対応する横軸のCl2の量の比率と処理圧力を採用することにより、任意に選ぶ。さらに、最大の逆テーパ形状をCl2のガス量ばらつきによらず安定的に得たい場合は、第2のエッチングステップにおいて、Cl2の量の比率を75%以上とすることが有効である。
また、抵抗素子のエッチング加工における第2のエッチングステップにおいて、Cl2の比率を高めると、図6に示すように、抵抗素子11を構成する多結晶シリコン膜と下地の分離絶縁膜12を構成するシリコン酸化膜との間のエッチング選択性が低下し、分離絶縁膜12に抉れ形状が発生する場合がある。このような抉れ形状により発生する平坦性の悪化とそれに基づく上層配線(不図示)の形状不良を抑制するために、混合ガスにO2を加えることが効果的である。
図9は、添加ガスO2の混合ガス(HBr+Cl2)に対する比率と、分離絶縁膜を構成するシリコン酸化膜の削れ量及び多結晶シリコン膜のエッチングレートとの関係を示したグラフである。図9において、左縦軸のシリコン酸化膜の削れ量を点線で示し、右縦軸の多結晶シリコンエッチングレートを実線で示している。
第2のエッチングステップにおいては、第1のエッチングステップにおいて露出したシリコン酸化膜(分離絶縁膜12)のエッチングが進行する。図9に示されるように、この削れ量は、添加ガスO2の混合ガス(HBr+Cl2)に対する比率を1%以上とすることで、O2を添加しない場合に比べ、半分以下の削れ量に抑制出来る。しかしながら、添加ガスO2の混合ガスに対する比率を30%を越えて増加させると、多結晶シリコン膜のエッチングレートの低下が顕著になる。そしてその比率を50%とすると、O2を添加しない場合に比べ多結晶シリコン膜のエッチングレートが半減する。その場合、第2のエッチングステップの時間を倍増させる必要があり、シリコン酸化膜の削れ量がO2を添加しない場合と同程度となってしまう。従って、添加ガスO2の混合ガスに対する比率は、多結晶シリコン膜のエッチングレートの維持とシリコン酸化膜の削れ量の抑制を両立できる、1から30%とすることが好ましい。
本発明の半導体装置の製造方法については、上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。例えば、上記実施形態において、エッチング方法をECRプラズマドライエッチング法としているが、ICP(Inductive Coupled Plasma)プラズマドライエッチング法でもよく、RIE(Reactive Ion Etching)方式のドライエッチングであればどのような方法でも構わない。
また、エッチング加工に用いるガスを2種類のガスを含む混合ガスとしたが、側壁デポジション効果の異なる3種類以上のガスを含む混合ガスとしても構わない。具体的には、O2を添加ガスとして、混合ガス全体の1から30%程度導入することで、分離絶縁膜12を構成するシリコン酸化膜のエッチングを抑制することが可能である。
10、20、30 半導体基板
11、11a、11b、11c、11d、11e、31、31a、31b、31c、31d、31e 抵抗素子
11a1、11b1、11c1、11d1、11e1、21a1、21b1、21c1、21d1 上面
11a2、11b2、11c2、11d2、11e2、21a2、21b2、21c2、21d2 下面
12、22、32 分離絶縁膜
13、23、33 層間絶縁膜
14、24、34 コンタクトホール
15、15a、25、35 配線金属膜
16、26、36 パッシベーション膜
17、37 エッチングマスク
21、21a、21b、21c、21d ヒューズ素子
27 切断部
28 コンタクト部
40 多結晶シリコン膜

Claims (5)

  1. 半導体装置の製造方法であって、
    下地絶縁膜上の多結晶シリコン膜を、第1のエッチング条件で、断面視において半導体素子形成領域の上面の幅方向の長さと下面の幅方向の長さが略同一である方形形状に加工し、前記半導体素子形成領域以外の領域において前記下地絶縁膜の一部を露出させる第1のエッチング工程と、
    前記多結晶シリコン膜を、前記第1のエッチング条件と異なる第2のエッチング条件で、断面視において前記半導体素子形成領域の前記下面の幅方向の長さを前記上面の幅方向の長さよりも短く、側面が逆テーパ形状を有する台形形状に加工し、前記半導体素子形成領域以外の領域において前記下地絶縁膜を全て露出させる第2のエッチング工程と、
    を含み、
    前記第1のエッチング条件における第1のエッチングガスが相対的に側壁デポジション効果の高い第1のハロゲンガスと相対的に側壁デポジション効果の低い第2のハロゲンガスとの第1の混合ガスを含み、
    前記第2のエッチング条件における第2のエッチングガスが前記第1のハロゲンガスと前記第2のハロゲンガスとの第2の混合ガスを含み、
    前記第1の混合ガスにおける前記第2のハロゲンガスの混合比率が5%未満であり、
    前記第2の混合ガスにおける前記第2のハロゲンガスの混合比率が5%以上であることを特徴とする半導体装置の製造方法。
  2. 前記第1のハロゲンガスがHBrであり、前記第2のハロゲンガスがCl2であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第1のエッチング条件における第1の処理圧力が、前記第2のエッチング条件における第2の処理圧力よりも低いことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記第1のエッチング条件における前記第1の処理圧力が、5mTorr未満であり、
    前記第2のエッチング条件における前記第2の処理圧力が、5mTorr以上30mTorr以下であることを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記第2のエッチングガスが、前記第2の混合ガスと、O2を有する添加ガスを含むことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
JP2017251036A 2017-12-27 2017-12-27 半導体装置の製造方法 Active JP7017405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017251036A JP7017405B2 (ja) 2017-12-27 2017-12-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017251036A JP7017405B2 (ja) 2017-12-27 2017-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019117858A JP2019117858A (ja) 2019-07-18
JP7017405B2 true JP7017405B2 (ja) 2022-02-08

Family

ID=67304591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017251036A Active JP7017405B2 (ja) 2017-12-27 2017-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7017405B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256186A1 (en) 2008-04-15 2009-10-15 Kang Sung-Taeg Split gate non-volatile memory cell
JP2015144222A (ja) 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202955A (ja) * 1987-02-19 1988-08-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH01296644A (ja) * 1988-05-25 1989-11-30 Nec Corp 半導体装置の製造方法
JP2574094B2 (ja) * 1992-02-27 1997-01-22 株式会社日本製鋼所 エッチング方法
JPH10335457A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
KR101145800B1 (ko) * 2010-10-29 2012-05-16 에스케이하이닉스 주식회사 퓨즈를 구비한 반도체 장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256186A1 (en) 2008-04-15 2009-10-15 Kang Sung-Taeg Split gate non-volatile memory cell
JP2015144222A (ja) 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019117858A (ja) 2019-07-18

Similar Documents

Publication Publication Date Title
US11380590B2 (en) Mechanisms for forming FinFET device
CN107680939B (zh) Finfet及其形成方法
TWI814860B (zh) 金屬-絕緣體-金屬電容器結構、半導體裝置及其製造方法
TWI475665B (zh) 半導體結構及製造方法
KR101735912B1 (ko) 공기 간극 구조를 구비한 반도체 장치 및 그 제조 방법
CN106711042A (zh) 用于半导体中段制程(meol)工艺的方法和结构
JP2010153855A (ja) キャパシタ及びその製造方法
KR20070075018A (ko) 반도체 소자의 제조 방법
US20210183654A1 (en) Method and Structure of Cut End with Self-Aligned Double Patterning
KR20120028509A (ko) 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
TW202025483A (zh) 半導體裝置的形成方法
JP2008071991A (ja) 半導体装置及びその製造方法
US8110414B2 (en) Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes
US11257922B2 (en) Self-aligned contact and method for forming the same
TWI824388B (zh) 半導體結構及其形成方法
JP2002043413A (ja) 半導体装置及び半導体装置の製造方法
TWI832034B (zh) 半導體裝置及其製造方法
KR100678638B1 (ko) 반도체 소자의 제조 방법
JP7017405B2 (ja) 半導体装置の製造方法
JP2006222410A (ja) 半導体装置及びその製造方法
TWI769053B (zh) 積體晶片及其形成方法
TW202301482A (zh) 半導體裝置
JP2002280447A (ja) 半導体装置の製造方法
JP2006128613A (ja) 半導体素子の製造方法
WO2009098778A1 (ja) 半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220127

R150 Certificate of patent or registration of utility model

Ref document number: 7017405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350