JP7017405B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7017405B2 JP7017405B2 JP2017251036A JP2017251036A JP7017405B2 JP 7017405 B2 JP7017405 B2 JP 7017405B2 JP 2017251036 A JP2017251036 A JP 2017251036A JP 2017251036 A JP2017251036 A JP 2017251036A JP 7017405 B2 JP7017405 B2 JP 7017405B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- semiconductor device
- resistance element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、かかる事情に鑑み、半導体装置を構成する半導体素子の形状を変更することで寄生容量を低減し、新たな素子や回路の追加を行う事無く回路動作の安定性の向上を実現する半導体装置および半導体装置の製造方法を提供することを目的とする。
すなわち、半導体装置の製造方法であって、下地絶縁膜上の多結晶シリコ膜を、第1のエッチング条件で、断面視において前記半導体素子形成領域の上面の幅方向の長さと下面の幅方向の長さが略同一である方形形状に加工し、前記半導体素子形成領域以外の領域において前記下地絶縁膜の一部を露出させる第1のエッチング工程と、前記多結晶シリコン膜を、前記第1のエッチング条件と異なる第2のエッチング条件で、断面視において前記半導体素子形成領域の前記下面の幅方向の長さを前記上面の幅方向の長さよりも短く、側面が逆テーパ形状を有する台形形状に加工し、前記半導体素子形成領域以外の領域にお
いて前記下地絶縁膜を全て露出させる第2のエッチング工程と、を含むことを特徴とする半導体装置の製造方法とする。
図1は、一定電圧を出力するための半導体装置に使用される分圧回路100の模式回路図である。分圧回路100は、複数の抵抗R(Ra、Rb、Rc、Rd、Re)と、ヒューズF(Fa、Fb、Fc、Fd)を直列または並列に接続して構成される。ヒューズFは、一部の抵抗Rに並列接続され、電気的に短絡される。これらのヒューズFをレーザーや過電流などでトリミングすることで、端子Aから端子Cの間の抵抗値を任意に変更できる。そして、分圧回路100は、端子Aと端子Bの間に印加される電圧を、トリミングによって任意に変更される抵抗Rの組み合わせで決まる抵抗比に基づいて分圧し、端子Cからその分圧電圧を出力する。
このように、第1の実施形態を適用した半導体素子は、従来よりも寄生容量を小さくする事が出来るので、出力電圧の安定性の高い半導体装置を実現することが出来る。
層間絶縁膜23、配線金属膜25、パッシベーション膜26は、第1の実施形態とその働きは同じであり、第2の実施形態においても同様のものを採用している。
以上のように抵抗素子やヒューズ素子の寄生容量の低減を実現した本発明の半導体装置は、コストの増加を伴わずに回路動作の安定性の向上を実現することができる。
次に、本発明の半導体装置の製造方法の実施形態について、図面を参照しながら説明する。一般に、抵抗素子31などを形成するために、多結晶シリコン膜をドライエッチング法によって加工する場合は、図5に示すように、フォトリソグラフィ技術を用いて形成したエッチングマスク37の幅と、抵抗素子31の下面の幅がほぼ同一となるようにエッチング加工を行う。しかし、本発明者らは、条件の異なる2段階のエッチング加工を行うことによって、図6に示すように、側面を上面から下面に向かうに従って抵抗素子11の内側の方向へ傾け、θ>90°である逆テーパ形状となるように制御できることを見出した。
まず、図7(a)に示すように、半導体基板10上にLOCOS絶縁膜などの分離絶縁膜12を形成する。そして、その分離絶縁膜12上にLPCVD(Low Pressure Chemical Vapor Deposition)法などにより多結晶シリコン膜40を堆積させる。次に、半導体基板上にフォトレジストを全面に塗布し、フォトリソグラフィ技術によってそのフォトレジストを抵抗素子の形状にパターニングし、エッチングマスク17を形成する。
11、11a、11b、11c、11d、11e、31、31a、31b、31c、31d、31e 抵抗素子
11a1、11b1、11c1、11d1、11e1、21a1、21b1、21c1、21d1 上面
11a2、11b2、11c2、11d2、11e2、21a2、21b2、21c2、21d2 下面
12、22、32 分離絶縁膜
13、23、33 層間絶縁膜
14、24、34 コンタクトホール
15、15a、25、35 配線金属膜
16、26、36 パッシベーション膜
17、37 エッチングマスク
21、21a、21b、21c、21d ヒューズ素子
27 切断部
28 コンタクト部
40 多結晶シリコン膜
Claims (5)
- 半導体装置の製造方法であって、
下地絶縁膜上の多結晶シリコン膜を、第1のエッチング条件で、断面視において半導体素子形成領域の上面の幅方向の長さと下面の幅方向の長さが略同一である方形形状に加工し、前記半導体素子形成領域以外の領域において前記下地絶縁膜の一部を露出させる第1のエッチング工程と、
前記多結晶シリコン膜を、前記第1のエッチング条件と異なる第2のエッチング条件で、断面視において前記半導体素子形成領域の前記下面の幅方向の長さを前記上面の幅方向の長さよりも短く、側面が逆テーパ形状を有する台形形状に加工し、前記半導体素子形成領域以外の領域において前記下地絶縁膜を全て露出させる第2のエッチング工程と、
を含み、
前記第1のエッチング条件における第1のエッチングガスが相対的に側壁デポジション効果の高い第1のハロゲンガスと相対的に側壁デポジション効果の低い第2のハロゲンガスとの第1の混合ガスを含み、
前記第2のエッチング条件における第2のエッチングガスが前記第1のハロゲンガスと前記第2のハロゲンガスとの第2の混合ガスを含み、
前記第1の混合ガスにおける前記第2のハロゲンガスの混合比率が5%未満であり、
前記第2の混合ガスにおける前記第2のハロゲンガスの混合比率が5%以上であることを特徴とする半導体装置の製造方法。 - 前記第1のハロゲンガスがHBrであり、前記第2のハロゲンガスがCl2であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1のエッチング条件における第1の処理圧力が、前記第2のエッチング条件における第2の処理圧力よりも低いことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第1のエッチング条件における前記第1の処理圧力が、5mTorr未満であり、
前記第2のエッチング条件における前記第2の処理圧力が、5mTorr以上30mTorr以下であることを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記第2のエッチングガスが、前記第2の混合ガスと、O2を有する添加ガスを含むことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251036A JP7017405B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251036A JP7017405B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019117858A JP2019117858A (ja) | 2019-07-18 |
JP7017405B2 true JP7017405B2 (ja) | 2022-02-08 |
Family
ID=67304591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017251036A Active JP7017405B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7017405B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090256186A1 (en) | 2008-04-15 | 2009-10-15 | Kang Sung-Taeg | Split gate non-volatile memory cell |
JP2015144222A (ja) | 2014-01-31 | 2015-08-06 | セイコーインスツル株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63202955A (ja) * | 1987-02-19 | 1988-08-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH01296644A (ja) * | 1988-05-25 | 1989-11-30 | Nec Corp | 半導体装置の製造方法 |
JP2574094B2 (ja) * | 1992-02-27 | 1997-01-22 | 株式会社日本製鋼所 | エッチング方法 |
JPH10335457A (ja) * | 1997-05-30 | 1998-12-18 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
KR101145800B1 (ko) * | 2010-10-29 | 2012-05-16 | 에스케이하이닉스 주식회사 | 퓨즈를 구비한 반도체 장치 및 그 제조방법 |
-
2017
- 2017-12-27 JP JP2017251036A patent/JP7017405B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090256186A1 (en) | 2008-04-15 | 2009-10-15 | Kang Sung-Taeg | Split gate non-volatile memory cell |
JP2015144222A (ja) | 2014-01-31 | 2015-08-06 | セイコーインスツル株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019117858A (ja) | 2019-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11380590B2 (en) | Mechanisms for forming FinFET device | |
CN107680939B (zh) | Finfet及其形成方法 | |
TWI814860B (zh) | 金屬-絕緣體-金屬電容器結構、半導體裝置及其製造方法 | |
TWI475665B (zh) | 半導體結構及製造方法 | |
KR101735912B1 (ko) | 공기 간극 구조를 구비한 반도체 장치 및 그 제조 방법 | |
CN106711042A (zh) | 用于半导体中段制程(meol)工艺的方法和结构 | |
JP2010153855A (ja) | キャパシタ及びその製造方法 | |
KR20070075018A (ko) | 반도체 소자의 제조 방법 | |
US20210183654A1 (en) | Method and Structure of Cut End with Self-Aligned Double Patterning | |
KR20120028509A (ko) | 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법 | |
TW202025483A (zh) | 半導體裝置的形成方法 | |
JP2008071991A (ja) | 半導体装置及びその製造方法 | |
US8110414B2 (en) | Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes | |
US11257922B2 (en) | Self-aligned contact and method for forming the same | |
TWI824388B (zh) | 半導體結構及其形成方法 | |
JP2002043413A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI832034B (zh) | 半導體裝置及其製造方法 | |
KR100678638B1 (ko) | 반도체 소자의 제조 방법 | |
JP7017405B2 (ja) | 半導体装置の製造方法 | |
JP2006222410A (ja) | 半導体装置及びその製造方法 | |
TWI769053B (zh) | 積體晶片及其形成方法 | |
TW202301482A (zh) | 半導體裝置 | |
JP2002280447A (ja) | 半導体装置の製造方法 | |
JP2006128613A (ja) | 半導体素子の製造方法 | |
WO2009098778A1 (ja) | 半導体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210922 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7017405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |