TWI636571B - 透過電漿活化原子層沉積及保形膜沉積之保形摻雜 - Google Patents

透過電漿活化原子層沉積及保形膜沉積之保形摻雜 Download PDF

Info

Publication number
TWI636571B
TWI636571B TW102117772A TW102117772A TWI636571B TW I636571 B TWI636571 B TW I636571B TW 102117772 A TW102117772 A TW 102117772A TW 102117772 A TW102117772 A TW 102117772A TW I636571 B TWI636571 B TW I636571B
Authority
TW
Taiwan
Prior art keywords
film layer
dopant
conformal film
forming
substrate
Prior art date
Application number
TW102117772A
Other languages
English (en)
Other versions
TW201411845A (zh
Inventor
Shankar Swaminathan
珊卡 史旺明內森
Mandyam Sriram
漫德彥 西里蘭
Bart J. Van Schravendijk
史貴凡迪 巴頓Ｊ 凡
Pramod Subramonium
普拉莫 瑟藍莫尼恩
Adrien Lavoie
艾里恩 拉芙依
Original Assignee
Novellus Systems, Inc.
諾發系統有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/607,386 external-priority patent/US8956983B2/en
Application filed by Novellus Systems, Inc., 諾發系統有限公司 filed Critical Novellus Systems, Inc.
Publication of TW201411845A publication Critical patent/TW201411845A/zh
Application granted granted Critical
Publication of TWI636571B publication Critical patent/TWI636571B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber

Abstract

此處揭露在一反應腔室中摻雜一圖案化基板的方法。該方法可包含：形成一第一保形膜層，其具有包含一摻質的一摻質來源；及將該摻質其中若干驅動至該基板之中以形成一保形摻雜分布。在若干實施例中，形成該第一膜層的步驟可包含：將一摻質先質導入該反應腔室；在該摻質先質形成一吸附限制層的條件下，吸附該摻質先質；及使所吸附的摻質先質反應以形成該摻質來源。此處亦揭露用於摻雜一基板的設備，該設備可包含：一反應腔室、一氣體入口、及具有機器可讀碼的一控制器，該機器可讀碼包含用於操作該氣體入口以將摻質先質導入該反應腔室俾使該摻質先質受到吸附的指令、及用於使所吸附的摻質先質反應以形成含有一摻質來源的一膜層。

Description

透過電漿活化原子層沉積及保形膜沉積之保形摻雜
本發明係揭露在一反應腔室之中摻雜一圖案化基板的方法和 設備。
目前，例如多閘極FinFET及3D記憶體元件之三維(3D)電晶體結構受到相當的關注。一些3D結構的例子可見於“Tri-gate,”J.Kavalieros et al.(Intel),Symp.VLSI Tech,p.50(2006)，以及“Opportunities and Challenges of FinFET as a Device Structure Candidate for 14nm Node CMOS Technology,”ECS Transactions,Vol.34,Issue 1,pp.81-86(2011)，二者之揭露內容於此藉由參照全部納入作為本案揭示內容的一部分。在22nm技術節點以及很可能地在具有低於22nm特徵尺寸的進一步的技術節點中，運用先進3D閘極結構。具有3D閘極結構的電晶體一般運用形成在薄垂直結構之中的源極和汲極區域。這些垂直結構難以利用習知的離子佈植技術、電漿摻雜技術、及一般性涉及在電場下傳輸離子的技術以進行摻雜。此困難通常在摻雜側壁時顯現，且尤其是顯現於高縱橫比結構。
於是，因為離子佈植製程係在很大程度上具方向性的，所以該製程傾向不相容於許多閘極架構設計的製造，例如3D閘極設計及/或具有緊密排列鰭部的閘極架構，該等設計可能需要在橫向及垂直表面進行摻雜。若意圖使用離子佈植來摻雜這些表面，例如藉由改變佈植傾斜角，則可能導致在摻質劑量保持和擴散範圍上的相當程度的變化性，特別是在側壁上。通常，在一密集陣列的i3D結構中，可能有對於佈植機中方向性離子束的遮蔽效應，造成對於傾斜佈植角度的嚴重劑量保持問題。電漿摻雜技術最近亦已受到關注。然而，這個技術有二個主要缺點：(a)可能會導 致同時的濺射侵蝕，這可能是由於電漿中的高能量離子，以及(b)摻質劑量和保形似乎敏感地取決於電漿中離子對自由基密度比例，這造成製程控制的困難。所以，存在對於較佳摻雜方法之持續的需求，該方法可用於製造許多目前的閘極架構設計。
此處揭露在一反應腔室之中摻雜一圖案化基板的方法。在若干實施例中，該方法包含直接在具有三維特徵部的該圖案化基板的一表面之上或在黏附於該表面的材料之上，形成一第一保形膜層，該第一膜層包含一摻質來源，該摻質來源包含一摻質；及自該第一膜層將該摻質其中若干驅動至該基板之中，以在該基板之中形成一保形摻雜分布。在若干實施例中，形成該第一膜層的步驟包含：將一摻質先質導入該反應腔室；在該摻質先質形成一吸附限制層的條件下，將該摻質先質直接吸附至該圖案化基板的該表面之上或至黏附於該表面的材料之上；及使所吸附的摻質先質反應以形成該摻質來源。
在若干實施例中，形成該第一膜層的步驟可包含原子層沉積，且亦可包含將未吸附的摻質先質自該反應腔室移除。在若干此等實施例中，該移除步驟可在該吸附步驟之後且在該反應步驟之前進行。在若干實施例中，該移除步驟可包含藉由使用一真空泵將該反應腔室抽空至一基底壓力，將未吸附的摻質先質抽出該反應腔室，而在若干實施例中，該移除步驟可包含使用一惰性氣體沖洗該反應腔室。
在此處揭露的若干方法可額外地包含形成含有一介電材料的一第二保形膜層，且此處揭露的若干方法可額外包含在黏附於該基板的該表面的一材料之上形成一第三保形膜層，該第三膜層包含該摻質來源，該摻質來源包含該摻質，其中該第二膜層的主要部分係穿插於該第一和第三膜層之間。在若干此等實施例中，該等方法可更包含自該第三膜層將該摻質其中若干驅動至該基板之中，以在該基板之中形成一保形摻雜分布。在若干實施例中，形成該第三膜層的步驟可包含：將該摻質先質導入該反應腔室；在該摻質先質形成一吸附限制層的條件下，將該摻質先質吸附至黏附於該表面的一材料之上；及使所吸附的摻質先質反應以形成該摻質來 源。在若干實施例中，在形成該第一膜層之時吸附該摻質先質的步驟可包含原子層沉積，且在形成該第三膜層之時吸附該摻質先質的步驟可包含原子層沉積。在若干實施例中，形成該第一膜層的步驟可包含自該反應腔室移除未吸附的摻質先質，且形成該第三膜層的步驟可包含自該反應腔室移除未吸附的摻質先質。在若干實施例中，在形成該第一和第三膜層每一者期間，該移除步驟係進行於該吸附步驟之後且在該反應步驟之前。在若干實施例中，該移除步驟可包含藉由使用一真空泵將該反應腔室抽空至一基底壓力，將未吸附的摻質先質抽出該反應腔室。在若干實施例中，該移除步驟可包含使用一惰性氣體沖洗該反應腔室。
在若干實施例中，使所吸附的摻質先質反應以形成該第一膜層的步驟可包含利用一電漿的活化，且使所吸附的摻質先質反應以形成該第三膜層的步驟包含利用該電漿的活化。在若干實施例中，該電漿係氧化電漿。在若干實施例中，該電漿係一惰性電漿。在若干實施例中，該自該第一和第三膜層驅動該摻質其中若干的步驟，可包含一熱介導擴散製程。在若干實施例中，該熱介導擴散製程包含退火處理。在若干實施例中，該退火處理係雷射尖波退火處理。
在若干實施例中，該摻質可包含一三價或五價元素。在若干實施例中，該元素係硼、磷、鍺、或砷。在若干實施例中，該摻質係硼，該摻質先質係烷基硼酸鹽，且該摻質來源係硼氧化物或硼氫氧化物。在若干實施例中，該烷基硼酸鹽係硼酸三甲酯。在若干實施例中，該硼氧化物係B2O3。在若干實施例中，該摻質係砷，該摻質先質係選自烷基胂、烷氧基胂、及胺基胂化學族類，且該摻質來源係偶砷基矽酸鹽(arseno-silicate)、砷摻雜矽酸鹽玻璃、砷氧化物、或砷氫氧化物。在若干實施例中，該摻質先質係胂、砷酸三乙酯、三甲胂、三乙胂、三苯胂、三苯胂氧化物、乙烯雙(二苯胂)(ethylenebis(diphenylarsine))、三(二甲胺基)胂、或具有化學式As(OR)3的含砷化合物，其中R係-CH3或-C2H5。在若干實施例中，該摻質來源係As2O3及/或As2O5。在若干實施例中，該第二膜層的該介電材料係SiO2。
此處揭露的若干方法可額外地包含形成含有該介電材料的一第四保形膜層，且此處所揭露的若干方法可額外地包含在黏附於該基板的該表面的一材料之上形成一第五保形膜層，該第五膜層包含該摻質來 源，該摻質來源包含該摻質，其中該第四膜層的主要部分係穿插於該第三和第五膜層之間。在若干此等實施例中，該方法可更包含自該第五膜層將該摻質其中若干驅動至該基板之中，以在該基板之中形成一保形摻雜分布。在若干此等實施例中，形成該第五膜層的步驟可包含：將該摻質先質導入該反應腔室；在該摻質先質形成一吸附限制層的條件下，將該摻質先質吸附至黏附於該表面的一材料之上；及使所吸附的摻質先質反應以形成該摻質來源。此處所述若干方法可額外地包含形成一第六膜層，其係一覆蓋層，該覆蓋層係相對於該基板之第一至第六膜層的最外層膜層。在若干此等實施例中，該覆蓋層包含SiO2。
在此處所揭露的若干方法中，形成該第二膜層的步驟可包含：將一反應物導入該反應腔室；將一介電先質導入該反應腔室；在該介電先質形成一吸附限制層的條件下，將該介電先質吸附至黏附於該基板的一材料之上；及使該反應物與所吸附的介電先質反應，以形成該介電材料。在此處所揭露的若干方法中，形成該第四膜層的步驟可包含：將該反應物導入該反應腔室；將一介電先質導入該反應腔室；在該介電先質形成一吸附限制層的條件下，將該介電先質吸附至黏附於該基板的一材料之上；及使該反應物與所吸附的介電先質反應，以形成該介電材料。在若干此等實施例中，該反應物可為氧化劑，例如元素氧、一氧化二氮、水、烷基醇、一氧化碳、或二氧化碳。在若干實施例中，使該反應物與所吸附的介電先質反應以形成該介電材料的步驟可包含利用一電漿之活化。在若干實施例中，該介電先質可選自由以下者所組成的群組：烷胺基矽烷(SiHx(NR2)4-x)，其中x=1-3，且R包含烷基；及鹵代矽烷(SiHxY4-x)，其中x=1-3，且Y包含Cl、Br、及I。在若干實施例中，該介電先質可為BTBAS。
在若干實施例中，該第一至第五膜層每一者係一單層膜。在若干實施例中，該第一至第五膜層每一者的平均厚度係介於0.1和2埃之間。在若干實施例中，該等三維特徵部其中至少一者具有不大於約40奈米的寬度。在若干實施例中，在該第一至第五膜層之中摻質的平均濃度係介於重量百分比約0.01和10之間。
亦揭露於此處的是在一反應腔室之中摻雜一圖案化基板的方法，其包含：直接在具有三維特徵部的該圖案化基板的一表面之上或在 黏附於該表面的材料之上，形成包含一介電質和一摻質來源的一膜層(alloy)，其中該摻質來源包含一摻質；及自該膜層將該摻質其中若干驅動至該基板之中，以在該基板之中形成一保形摻雜分布。在若干此等實施例中，形成該膜層的步驟可包含：將一摻質先質和一介電先質導入該反應腔室，並且在該摻質先質和該介電先質形成一吸附限制層的條件下，將該摻質先質和該介電先質共吸附至該基板之上或至黏附於該基板的一材料之上；及使所吸附的摻質先質和所吸附的介電先質反應，以形成該摻質來源和含有該摻質來源的膜層。在若干實施例中，形成該膜層的步驟可包含將一第三反應物導入該反應腔室，且使該第三反應物與該所吸附的介電先質反應。在若干實施例中，該第三反應物可為氧化劑。在若干實施例中，使該第三反應物與該所吸附的介電先質反應的步驟，更包含利用電漿之活化。
亦揭露於此處的是用於摻雜一基板的設備。在若干實施例中，該設備可包含：一反應腔室；一基板固持器，位在該反應腔室之內；一個以上摻質先質氣體入口，連接至該反應腔室；一個以上真空泵；一個以上氣體出口，將該反應腔室連接至該一個以上真空泵；及包含機器可讀碼的一控制器。在若干此等實施例中，該機器可讀碼包含：用於判定一基板存在於該基板固持器之上的指令；用於操作該一個以上摻質先質氣體入口以將摻質先質導入該反應腔室的指令，俾使該摻質先質吸附至該基板之上或至黏附於該基板的材料之上；用於操作該一個以上氣體出口以自該反應腔室排空未吸附之摻質先質的指令；及用於使所吸附的摻質先質反應以形成含有一摻質來源的一膜層的指令。在若干實施例中，此處所揭露的設備可更包含一RF產生器，用以在該反應腔室之內激發電漿。在若干此等實施例中，該用於使所吸附的摻質先質反應的指令可包含用於操作該RF產生器的指令，以激發電漿而造成該所吸附的摻質先質反應。在若干實施例中，包含於該控制器的該機器可讀碼，可更包含用於將該摻質來源其中若干自該膜驅動至該基板之中的指令。在若干實施例中，此處所揭露的設備可更包含一加熱器，用以加熱含有該摻質來源的該膜。在若干此等實施例中，用於驅動該摻質其中若干至該基板之中的指令，可包含操作該加熱器以加熱該膜的指令，造成自該膜進入該基板之摻質的熱介導擴散。
圖1係一操作順序的示意圖，該操作順序可用於透過一ALD製程形成一層以上含摻質來源保形膜層。
圖2係一操作順序的示意圖，該操作順序可用於透過一CFD製程形成一層以上介電保形膜層。
圖3係一保形膜堆疊的示意圖，該保形膜堆疊具有穿插之ALD B2O3摻質層和CFD氧化物層，且亦具有一覆蓋層，該等層皆沉積於下層半導體基板的表面之上。
圖4(a)係例示A+B堆疊的示意圖，其中該堆疊的「B」部分作為該覆蓋層。
圖4(b)係一保形膜堆疊的示意圖，該堆疊具有穿插成交替的奈米積層的ALD摻質層和CFD介電層，且亦具有一覆蓋層。
圖4(c)係一保形膜堆疊的示意圖，該堆疊具有穿插成交替的單層膜的ALD摻質層和CFD介電層，且亦具有一覆蓋層。
圖4(d)係一保形膜堆疊的示意圖，該堆疊具有摻質來源和介電質的合金化層，且亦具有一覆蓋層。
圖5係一圖表，將在50個循環的沉積期間在CFD氧化物之上的成長速率，與在原生氧化物之上和在先前存在的B2O3單層膜之上的成長速率進行比較。
圖6係一操作順序的示意圖，該操作順序可用於沉積一保形膜堆疊及摻雜下層的半導體基板。
圖7係一圖表，比較利用數個不同方法所沉積的數個B2O3堆疊之間的晶圓內(WiW)厚度不均勻性(NU)。
圖8係對比利用ALD與利用CFD所形成B2O3膜的13點傅立葉轉換紅外光譜(FTIR)量測的結果
圖9顯示在利用一保形膜堆疊摻雜之後在基板中心和邊緣處所測得的硼濃度相對基板深度的圖表。
圖10亦顯示在利用一不同的保形膜堆疊摻雜之後在基板中心和邊緣處所測得的硼濃度相對基板深度的圖表。
圖11(a)係一操作順序的示意圖，該操作順序用於利用具有 以砷矽酸鹽玻璃(ASG)為基礎的摻質層的一保形堆疊摻雜一下層半導體基板。
圖11(b)係一退火溫度分布的示意圖。
此處描述自保形沉積膜的p型和n型摻質的固態擴散，作為使用現行離子佈植技術摻雜基板的替代方案。當摻雜例如3D結構時，例如3D電晶體(如pMOS FinFET)的超淺接面區域及/或源極/汲極擴展區，透過保形沉積膜摻雜可優於離子佈植法。一般來說，透過保形沉積膜摻雜，對於摻雜許多高縱橫比元件結構係有用的，且可適當地使用於不適合習知離子佈植或具方向性摻雜方法的許多場合。此保形摻雜可運用例如原子層沉積(ALD)的沉積技術。在某些情況下，使用被稱為保形膜沉積(CFD)之一種類型的ALD。特別是，當在元件結構的垂直表面上透過ALD形成n摻雜或p摻雜保形膜之薄層之時，可達成這些垂直表面的保形摻雜。在若干實例中，已觀察到由於降低的串聯電阻此保形摻雜增加3D元件中的電流密度10%到25%。參見Yamashita et al.,VLSI 2011。除了常見的矽基微電子裝置，ALD摻雜的其他應用包含基於三五族半導體(例如GaAs)、二四族半導體(例如HgCdTe)的微電子和光電裝置，以及光伏打裝置、平板顯示器、及電色技術。
透過保形沉積膜摻雜包含形成含有一摻質來源的一層以上摻質來源保形膜層(例如在一高縱橫比元件結構的橫向和垂直表面之上)。在若干實施例中，該摻質來源層可穿插以矽氧化物保形膜層，該等層藉由依次地一個接一個在一另一者上方生長而加以形成。一旦存在足夠數量的摻質來源層，藉由驅動一些摻質自該等摻質來源保形膜層進入基板，例如一下層矽基板，可將摻質傳送至該基板。要注意到，被驅動進入基板的摻質和在保形膜層之中的摻質來源可為同一個，或者被驅動進入基板的摻質可能係與該摻質來源化學相關的物種，舉例來說，摻質來源可為含磷化合物，而摻質本身可為在該含磷化合物之內的磷原子。
在若干實施例中，可能使用化學氣相沉積(CVD)製程以沉積摻質來源層。在若干實施例中，透過CVD形成的摻質來源層可穿插以 保形矽氧化物層。然而，吾人已發現藉由流動B2H6(或者n型摻雜之PH3或AsH3(胂))而熱生長的由CVD形成的摻質來源層，可能在若干情況下，就將摻質摻入如此沉積的摻質來源膜層以及將摻質傳輸至下層基板而言，顯現未達最佳的晶圓內均勻性。此外，具有不同幾何限制的相同晶粒上的3D結構陣列，可能顯現圖案負載效應(pattern loading)。亦即是，具有不同幾何特性(例如不同縱橫比)的特徵部，當使用基於CVD的摻質來源層之時，可能具有不同的摻雜分布(doping profile)。
在若干實施例中，可使用原子層沉積法(ALD)沉積含摻質來源保形膜層。在若干實施例中，這些層可穿插以保形氧化物層。在若干實施例中，透過ALD所沉積的氧化物或氫氧化物(oxyhydride)膜層可使用作為含摻質來源保形膜層。在若干此等實施例中，用以形成這些層的摻質先質可為有機金屬先質。在若干此等實施例中，硼酸三甲酯(TMB)，在形成穿插以氧化物層以形成一個氧化物堆疊的含硼保形膜層的製程中，可被使用作為ALD摻質先質。在其他實施例中，摻雜砷(As)的矽酸鹽玻璃(ASG)或砷氧化物(例如As2O3、As2O5)、或摻雜磷(P)的矽酸鹽玻璃(PSG)或磷氧化物(例如P2O5)可作為在透過ALD形成的保形膜層之中的摻質來源。如以下所述，在摻質先質吸附之後可使用電漿活化，以產生含B2O3、或P2O5或PSG或ASG、或As2O3、或As2O5的保形膜。依據實施例，可使用若干堆疊工程觀念以在這些膜之中調節硼、磷、或砷濃度。當然，亦可在ALD製程之中使用其他摻質先質以產生摻質來源保形膜層，並且，取決於該摻質先質，可產生含有鎵、磷、及其各自氧化物和氫氧化物等等的保形膜層。
含摻質來源保形膜層被稱作「來源」層，這是因為該層提供摻質物種(舉例來說，例如硼、磷、鎵、及/或砷之摻質原子)的來源。摻質來源層作為用於摻雜在一元件中下層(或上層)結構的摻質來源。在摻質來源層形成之後(或在其形成期間)，將摻質物種加以驅動或以其他方式摻入所製造元件之中的相鄰結構。在若干實施例中，藉由形成摻質來源保形膜期間或之後的退火操作，驅動摻質物種。如上所示，利用ALD所沉積的摻質來源層的實質上保形本質，容許有效摻雜非習知元件結構，包含例如需要3D摻雜的結構。在若干實施例中，一介電層作為基底來源層，而摻 質物種係加入其中。舉例來說，摻雜矽氧化物可能使用作為硼、磷、砷、鍺等等的擴散來源。在若干實施例中，可使用硼摻雜矽酸鹽玻璃(BSG)、磷摻雜矽酸鹽玻璃(PSG)、硼磷摻雜矽酸鹽玻璃(BPSG)、或砷摻雜矽酸鹽玻璃(ASG)等等。
利用ALD形成且含有用於擴散進下層基板的摻質來源之保形膜，可具有各種好處和優點。首先，在若干實施例中，經常可在相當低的溫度藉由ALD製程形成高度保形膜。對於這些膜高程度保形性係有利的，這是因為用於摻雜下層之膜層可能係犧牲性的，且在此等膜非保形的狀況下，移除可能會導致過蝕刻(或底蝕/底切(underetching/undercutting))而造成重大的難題。ALD製程可亦提供具有極為良好控制摻雜濃度的保形膜。在若干實施例中，這可藉由利用ALD在摻雜層中穿插未摻雜氧化物層，且藉由改變摻雜層對未摻雜層的比例以精確地控制摻質來源物種的整體堆疊濃度，而加以達成。換言之，摻雜的程度，可藉由對應非摻雜層沉積摻雜層的頻率，且亦藉由控制在含摻質來源層中影響摻質濃度的摻雜循環條件，而加以嚴密地控制。舉例來說，在若干實施例中，具有顯著位阻的摻質來源可提供控制所沉積摻雜層之特性的機制。
此外，透過ALD所沉積的保形膜，除了使用作為下層基板的摻質來源之外，可具有其他應用。透過ALD所沉積的保形氧化物膜的其他應用，包含但不僅限於層間介電層(ILD)應用、金屬間介電層(IMD)應用、金屬前介電層(PMD)應用、穿矽通孔(TSV)的介電質襯裡應用、電阻式RAM(ReRAM)應用、及/或在DRAM中的堆疊電容器製造的應用。
ALD玻璃的其他用途，包含但不僅限於，鈍化、回流、氣密式密封、電容器介電質等等。
此外，在若干實施例中，摻雜膜可具有作為可蝕刻層的應用，例如高蝕刻率犧牲氧化物，其用於積體電路(IC)製造的各種階段，例如在IC製造的圖案化階段期間。在一些此等實施例中，用於IC製造的可蝕刻層可為具有可調整濕式蝕刻率的玻璃層，其中蝕刻率係可藉由摻雜程度而調整。換言之，選擇摻雜程度以提供一預定的蝕刻率。此等摻雜膜可為透過ALD所沉積的保形膜。在特定的實施例中，可蝕刻層係含有一摻質的矽酸鹽玻璃層，該摻質係例如砷、磷、硼、鍺、或其組合。特別是， 藉由ALD沉積的含硼矽酸鹽玻璃(BSG)具有遠高於未摻雜CFD氧化物或熱氧化物的蝕刻率，且BSG的蝕刻率可利用硼濃度而可調整。所以，透過ALD所沉積的摻雜保形膜可輕易地被使用作為在前段製程(FEOL)結構中的保形犧牲層或間隔物。對於下層的蝕刻選擇性和較快的蝕刻率係選擇蝕刻率選擇ALD保形膜的關鍵特性。
藉由ALD形成含摻質來源保形膜層
對於以下探討的不同部分，ALD「循環」的觀念是重要的，且特別是相關於有關透過ALD的多個「循環」的ALD沉積多層之保形膜層的討論部分。一般而言，造成在一基板表面上沉積至少一部分保形膜層的基本步驟組，可稱為一單一ALD「循環」。典型上，一個ALD循環僅包含將各反應物輸送和吸附至基板表面且接著使那些吸附的反應物反應以形成部分的膜層所需要的那些步驟。當然，該循環可包含若干輔助步驟，例如將反應物或副產物其中一者自反應腔室清除、及/或對所沉積的保形膜層(或部分膜層)施加一處理。通常，一循環代表一獨特操作組的一單一處理週期，其造成沉積完整或部分的保形膜層。
圖1顯示一示意圖，描述時間沿著水平軸推進之自左而右的一般操作順序，其可用於透過ALD製程形成一層以上含摻質來源保形膜層。要注意到，這個示意圖簡單描述基本的步驟順序，且可依據實施例、摻質來源的本質和對應的摻質先質物種、以及以ALD形成保形膜層的應用，而將其他的輔助操作加入、置換、及/或插入所述操作。
參照圖1，在操作(i)中，於摻質先質可形成一吸附限制層的條件下(在足夠的持續時間和足夠的先質數量之下)，將適合的摻質先質導入反應腔室且吸附至基板表面之上(或至黏附於該基板的材料之上)。將操作(i)的持續時間加以選擇，以使足以進行一個循環的ALD膜成長之數量的先質，能夠吸附至基板表面之上。在若干實施例中，該先質使基板表面飽和而形成前述的吸附限制層。在其他實施例中，藉由僅以先質使基板表面部分地飽和(例如由於不足以完全飽和的先質數量或時間)，形成該層。在若干實施例中，藉由使用載體氣流動摻質先質，將摻質先質提供進入反應腔室。例如氬的惰性氣體可達成此目的。在吸附摻質先質之後，在操作(ii)中，舉例來說，藉由將反應腔室抽空至一基底壓力(稱作「抽至 基底(pump-to-base)」)，及/或選擇性的將反應腔室以惰性氣體沖洗(稱作「惰性沖洗(inert purge)」)來沖洗掉任何殘餘的未吸附摻質先質，將仍存在於反應腔室之中的殘餘未吸附的摻質先質移除。接著，在操作(iii)之中，發生經吸附的摻質先質的反應，其中透過電漿活化使反應繼續進行，利用惰性電漿活化及/或氧化電漿活化以形成含摻質來源保形膜層。最終，在操作(iv)中，執行另一抽至基底及/或惰性沖洗，以移除任何反應副產物。如上所述，操作(i)到(iv)可全體地被稱作一ALD循環，且提供一單一循環的摻質ALD膜沉積。參見操作(v)，圖1亦示意地描述可重複此ALD循環一次以上，以形成多層之含摻質來源保形膜層。如此，在若干實施例中，將操作(i)至(iv)連續地重複至少1次、或至少2次、或至少3次、或至少5次、或至少7次、或至少10次。可以如下速率沉積摻質ALD膜：每ALD循環大約或介於0.1Å及2.5Å之間、每ALD循環大約或介於0.2Å及2.0Å之間、每ALD循環大約或介於0.3Å及1.8Å之間、每ALD循環大約或介於0.5Å及1.5Å之間、每ALD循環大約或介於0.1Å及1.5Å之間、每ALD循環大約或介於0.2Å及1.0Å之間、每ALD循環大約或介於0.3Å及1.0Å之間、或每ALD循環大約或介於0.5Å及1.0Å之間。
可將各種摻質先質，與前述操作順序結合而加以使用，以形成含摻質先質保形膜層。在若干實施例中，適合的摻質來源可為元素砷或砷摻雜矽酸鹽玻璃(ASG)、或例如As2O3及/或As2O5之砷化合物。在其他實施例中，適合的摻質來源可為元素硼或例如B2O3的硼化合物，且適合的摻質先質可為例如烷基硼酸鹽的硼化合物。舉例來說，硼酸三甲酯(TMB)(顯示如下)係一特別的烷基硼酸鹽，其作為形成摻質來源B2O3之摻質先質係功效良好，然而，其他的摻質先質亦可適用於形成各種的硼基摻質來源。此外，如以下詳細描述的，基於不同於硼和砷之元素的摻質來源亦可為適合的，例如基於鎵或磷的摻質來源。
硼酸三甲酯(TMB)
如上所示，在操作(iii)之中的電漿活化可包含將所吸附的摻質先質暴露於氧化電漿或惰性電漿。氧化電漿可由例如O2、N2O、或CO2之一個以上氧化劑加以形成，且可選擇性包含例如Ar、N2、或He之一個以上稀釋劑。在一個實施例中，自O2和Ar形成氧化電漿。適合的惰性電漿可由例如He或Ar之一個以上惰性氣體加以形成。要注意到，惰性電漿活化可能需要較長的RF輻射持續時間(在若干實施例中大於10秒)，以產生對所吸附摻質先質建立足夠的反應性的電漿。不限定於特定理論，較長的沖洗(purge)持續時間可能歸因於關於He(或其他惰性)介穩物種的較長存續時間(lifetime)。
再度，在若干實施例中，抽至基底步驟係關於藉由將反應腔室直接接觸一個以上真空泵而將該反應腔室抽空至基底壓力。在若干實施例中，該基底壓力可通常僅為幾毫托(例如約1至20毫托之間)。此外，如上所示，一個抽至基底步驟可能伴隨或不伴隨惰性沖洗，且因此當一個以上的閥開啟至真空泵的傳導路徑時載體氣可能流動或不流動。
用以形成含摻質來源保形膜層的原子層沉積可在各種溫度下執行。在若干實施例中，在反應腔室之內的適合溫度可在大約或介於25℃至450℃之間、大約或介於50℃至300℃之間、大約或介於20℃至400℃之間、大約或介於200℃至400℃之間、或大約或介於100℃至350℃之間。然而，要注意到，與例如包含B2H6的熱CVD製程不同，僅導入TMB(或其他摻質先質)不會形成一B2O3層，反而是摻質先質的表面吸附係在電漿活化步驟之後(如所描述)。用以形成含摻質來源保形膜層的原子層沉積可在各種腔室壓力下執行。在若干實施例中，在反應腔室之內的適合壓力可在大約或介於10毫托和10托之間、大約或介於20毫托和8托之間、大約或介於50毫托和5托之間、或大約或介於100毫托至2托之間。可使用各種RF功率位準以產生使用於操作(iii)的電漿。在若干實施例中，適合的RF功率可為大約或介於100W和10kW、大約或介於200W和6kW、大約或介於500W和3kW、或大約或介於1kW和2kW。在操作(i)中可使用各種摻質先質流率。在若干實施例中，適合的流率可為大約或介於0.1 ml/min至10ml/min之間、大約或介於0.5ml/min和5ml/min之間、或大約或介於1ml/min和3ml/min之間。在各種操作中可使用不同的氣體流率。在若干實施例中，一般氣體流率可為大約或介於1L/min及20L/min之間、或大約或介於2L/min及10L/min之間。對於在操作(ii)和(iv)的選用性惰性沖洗步驟，所使用的脈衝流率(burst flow rate)可為大約或介於20L/min及100L/min之間、或大約或介於40L/min和60L/min之間。
當伴隨O2/Ar電漿活化使用TMB作為摻質先質之時，由於安全性考量(或可能的其他考量)，可能不適合使O2和TMB在反應腔室中一起並流(co-flow)。在這些實施例中，一抽至基底及/或惰性沖洗步驟可能跟隨在導入和吸附摻質先質的步驟之後，藉此在開始將O2流入反應腔室之前移除未吸附的摻質先質。若O2已在流動中(可能來自先前的ALD循環)，在將TMB導入反應腔室之前可停止該流動。在若干實施例中，使用獨立的管線充添步驟以在給劑後沖洗(post-dose purge)之後設定進入腔室的O2流量可能係適當的。在導入O2之前移除未吸附之TMB的抽至基底(及選用性的惰性沖洗)步驟，已被發現防止氣相CVD反應。在沒有該抽至基底(及選用性的惰性沖洗)步驟且所有其他製程參數維持相同的情況下，由100個ALD循環所形成的100X保形膜(100層)的均勻性被發現降低0.3%至4%。
前述反應順序(及其他類似相關的反應順序)的吸附步驟，係發生在摻質先質可形成吸附限制層的條件下(在足夠的持續時間及足夠的先質數量下)，亦即是，在一單一ALD循環的保形膜成長係受限於可一次吸附至基板表面之上的摻質先質數量。這些反應的自限性本質，造成相對於在膜中所含摻質來源的密度呈現優異程度之保形性和均勻性的沉積膜。
如上所述，硼酸三甲酯係一種適合的摻質先質，然而，依據實施例，其他化合物亦可作為適合的摻質先質。舉例來說，其他適合的硼基摻質先質可包含：其他的烷基硼酸鹽，例如硼酸三乙酯、硼酸三異丙酯(triisopropyl borate)、及硼酸三正丁酯(tri-n-butyl borate)；以及三甲基硼、三乙基硼、三苯基硼、硼酸三異丙酯(tri-i-propyl borate)、硼酸三正戊酯(tri-n-amyl borate)、B-三溴氮化硼(B-tribromoborzaine)、三(五氟苯基)硼 烷(tris(pentafluorophenyl)borane)、及其他類似的含硼化合物。此外，以非硼元素為基礎的摻質來源亦可為合適的。例子包含基於鎵、磷、砷、或其他適於摻雜半導體基板的元素(例如其他三價和五價元素)之摻質來源。可構成透過ALD製程沉積的保形膜之以砷為基礎的特定摻質來源，可包含但不僅限於偶砷基矽酸鹽(arseno-silicate)或砷摻雜矽酸鹽玻璃(ASG)、砷氧化物(例如As2O3、As2O5)、及砷氫氧化物。以砷為基礎的摻質先質可包含但不僅限於烷基胂、烷氧基胂、及胺基胂化學族類，且包含但不僅限於以下特定化合物：胂、砷酸三乙酯、三甲胂、三乙胂、三苯胂、三苯胂氧化物、乙烯雙(二苯胂)(ethylenebis(diphenylarsine))、三(二甲胺基)胂、及As(OR)3(其中R係-CH3或-C2H5或其他烷基(包含飽和和不飽和烷基))、及其他類似的含砷化合物。可構成透過ALD製程沉積的保形膜的以磷為基礎的特定摻質來源，可包含但不僅限於磷摻雜矽酸鹽玻璃(PSG)。以磷為基礎的摻質先質可包含但不僅限於三乙氧基膦、磷酸三甲酯、亞磷酸三甲酯、及其他類似的含磷化合物。摻質先質的選擇，通常藉由易於與現存輸送系統整合、純度需求、及整體成本而加以決定。
然而，在許多實例中，對於形成保形膜層以摻雜下層基板的目的而言，砷具有優於磷的明顯優點。舉例來說，相較於磷，砷具有在矽晶格中短得多的擴散長度，且因此具有摻雜低於20nm之超短接面的能力。第二，在矽中砷的固體溶解度係高於磷的固體溶解度，意味著在窄得多的接面中可實現較高濃度的砷摻質。就減輕縮小元件中的短通道效應而言，這些特性皆是有益的。然而，砷旋塗式玻璃(As-SOG)(參見Journal of the Korean Physical Society,Vol.51,December 2007,pp.S265-S269)似乎是ASG研究者所探求的極少數方法之一，且吾人已觀察到利用此技術達到完美的保形性和厚度控制已經是且將繼續是一個挑戰。因此，利用此處所揭露之各種以ALD為基礎的方法形成砷基摻質來源(例如砷氧化物或氫氧化物)的保形膜層，係對於摻雜若干類型的元件結構有用且較佳的技術。
藉由CFD製程形成介電保形膜層(例如SiO/SiO 2 層)
此處所揭露用於沉積保形膜(且使用該保形膜摻雜下層半導體基板)的若干方法，包含沉積多層含摻質來源保形膜層，其穿插不含摻質來源而以其他成分構成的保形膜層。舉例來說，含SiO/SiO2的介電保形 膜層可藉由保形膜沉積(CFD)製程(如圖2中所示意性描述的)加以沉積，其中沉積的介電層係穿插以含摻質來源保形膜層而作為保形膜「堆疊」的一部分，如以下所詳細描述的。在若干實施例中，ALD摻質層係沉積於下層半導體基板的介面或表面，接下來每X數量ALD循環將CFD介電層穿插摻質ALD層，且選擇性地以未摻雜保護「覆蓋」層覆蓋頂部，該覆蓋層可為一CFD矽氧化物膜。如此的「堆疊」構造係示意性描繪於圖3，其具有B2O3作為摻質來源，以及氧化物層作為穿插的介電層。
因此，對於以下探討的各種部份，且特別是關於與透過多個摻質ALD「循環」沉積多層保形膜層相關之討論部分，介電CFD「循環」的觀念係重要的。如同以上討論的摻質ALD循環，造成沉積至少一部分保形膜介電層的一基礎操作組，可稱作單一介電CFD「循環」。通常，一個介電CFD循環將僅包含將各反應物傳送和吸附至基板表面且接著使那些吸附的反應物進行反應以形成部分介電膜層所需要的那些步驟。當然，如同以上探討的摻質ALD循環，此處循環可包含若干輔助步驟，例如將反應物或副產物其中一者自反應腔室清除、及/或對所沉積的保形膜層(或部分膜層)施加一處理。
圖2顯示一示意圖，描述時間沿著水平軸推進之自左而右的一般操作順序，其可用於透過CFD製程形成一層以上介電保形膜層。要注意到，這個示意圖簡單描述基本的步驟順序，且可依據實施例及介電膜的本質，而將其他的輔助操作加入、置換、及/或穿插入所述操作。在該順序中最初，在操作A期間，將汽相氧化劑導入容納半導體基板的反應腔室，其中CFD膜係沉積至該半導體基板之上。適合的氧化劑的例子包含元素氧(例如O2或O3)、一氧化二氮(N2O)、水、例如異丙醇之烷基醇、一氧化碳、及二氧化碳。該氧化劑經常與惰性氣體一起提供，該惰性氣體係例如氬或氮。
接下來，在操作B中，將介電先質導入反應腔室。選擇操作B的持續時間，使足以進行一個循環之膜成長的數量的先質吸附至基板表面之上。在若干實施例中，該先質使基板表面飽和。介電先質將針對產生所欲成分之介電質的能力而加以選擇。介電成分的例子包含矽氧化物(包含矽酸鹽玻璃)、矽氮化物、矽氮氧化物、及矽碳氧化物。適合的介電先質 的例子包含各種烷胺基矽烷(SiHx(NR2)4-x)，其中x=1-3且R包含烷基，例如各種同分異構結構的甲基、乙基、丙基、及丁基。適合的介電先質的例子亦包含各種鹵代矽烷(SiHxY4-x)，其中x=1-3且Y包含Cl、Br、及I。適合的介電先質的更具體範例包含各種雙烷胺基矽烷及立體位阻型烷基矽烷。在若干實施例中，雙(叔丁基胺基)矽烷(BTBAS)係用於產生矽氧化物之適合的介電先質。
在操作A期間導入腔室的氧化劑可在操作B期間持續流入。在若干實施例中，該氧化劑係以相同於操作A期間的速率和濃度持續流動。在操作B的結尾，將進入腔室之介電先質之流動終止，且如所述操作C啟動。在操作C期間，該氧化劑(及假使存在之伴隨的惰性氣體)可如操作A及B期間持續流動，以自反應腔室沖洗出可能的殘餘未吸附介電先質。在其他實施例中，可關閉氧化劑的流動，而可僅利用惰性氣體進行沖洗。在若干實施例中(雖然未顯示於圖2)，可藉由類似於上述之抽至基底操作達成自反應腔室移除未吸附的介電先質。
在操作C期間移除未吸附的介電先質之後，在操作D之中，在基板表面上使該先質反應，以形成一部分的介電膜。在各種實施例中，操作D可包含施加電漿至經吸附的介電先質以驅動其反應。在若干實施例中，該反應係一氧化反應。流入反應腔室的一些氧化劑可能已經與介電先質一起吸附至基板表面之上，如此提供電漿中介表面反應直接可使用的氧化劑。在若干實施例中，進入反應腔室的氧化劑流可在整個操作D持續時間之中持續，如圖2所描述(選用性)，且可利用此流動的氧化劑形成氧化性電漿，以驅動所吸附之介電先質的氧化。
操作A至D全體地提供一單一循環的介電CFD膜沉積。然而，應理解的是，可使用其他的CFD製程取代此處所述的基礎循環。在所述實施例中，該CFD循環(由操作A至D組成)係在沒有導入任何摻質物種或摻質先質的情況下加以執行(雖然原則上可導入摻質)。在各種實施例中，以操作A至D代表的介電CFD循環，係在導入任何摻質物種或摻質先質之前陸續地重複一次以上。這以圖2的操作E加以示意性描述。如此，在若干實施例中，在啟動如上所述之摻質ALD循環之前，操作A至D係重複至少一次、或至少二次、或至少三次、或至少五次、或至少七次、或至 少十次。可以如下速率沉積CFD介電膜：每CFD循環大約或介於0.1Å及1.5Å之間、每CFD循環大約或介於0.2Å及1.0Å之間、每CFD循環大約或介於0.3Å及1.0Å之間、或每CFD循環大約或介於0.5Å及1.0Å之間。在所有一個以上CFD循環每一者之中，該氧化劑可如圖2所示意性描述地持續流入反應腔室。
在若干實施例中，電漿活化涉及適於在操作D之中造成所吸附介電先質反應的任何頻率的RF功率。在若干實施例中，RF功率可包含獨立控制的高頻RF功率和低頻RF功率，其係由可彼此獨立操作的RF功率源加以產生。適合的低頻RF功率可包含但不僅限於介於約200kHz和1000kHz之間的頻率範圍。適合的高頻RF功率可包含但不僅限於介於約10MHz和80MHz之間的頻率，例如13.56MHz。同樣地，RF電源供應器和匹配網路可操作於任何適合的功率範圍，以在反應腔室之內形成電漿。適合的電漿產生RF功率的例子可包含但不僅限於用於高頻電漿之(每晶圓)介於約100W和3000W之間的RF功率範圍，以及用於低頻電漿之(每晶圓)介於約100W和10,000W之間的RF功率範圍。一個以上的RF電源供應器可以任何適合的工作循環(duty cycle)加以操作。適合之工作循環的例子包含但不僅限於介於約5%和90%之間的工作循環。這些RF功率和頻率亦可適用於上述摻質ALD循環的電漿活化操作。
適用於執行操作A至D的反應腔室壓力，通常包含但不僅限於大約或介於0.5托和5托之間的壓力，且較佳是大約或介於2托和4托之間。對於在暴露於摻質之前若干(下層基板的)電漿前處理，上至約10托(或上至約9托)的壓力已被發現功效良好。
堆疊工程：覆蓋層
在若干實施例中，含摻質來源保形膜可為吸濕性的，具有能力吸收足夠的環境濕氣以影響其所觀察到的物理特性和功能性。舉例來說，透過ALD沉積的含有B2O3、As2O3、As2O5、P2O5、PSG、或ASG的保形膜可為吸濕性的，且在暴露於例如揮發性的硼酸之環境濕氣之時可形成氫氧化物。硼酸的揮發，改變這些膜摻雜下層基板的能力。因此，有時防止含摻質來源保形膜層接觸濕氣是有益的。
因此，藉由利用一覆蓋層，其如圖3所示沉積於一下層摻質 來源層或層的堆疊之上而實質上作為這些層和存在於反應腔室之中的任何環境濕氣之間的物理性阻障，可達成防止或最小化濕氣接觸。圖4(a)描述一例示性A+B堆疊，其中堆疊的「B」部分作為覆蓋層。在若干實施例中，覆蓋層可包含一種以上氧化物，例如SiO和SiO2，其係由如上所述CFD製程中所沉積和反應的介電先質加以形成。在若干實施例中，該介電先質可為雙(叔丁基胺基)矽烷(BTBAS)。在其他實施例中，覆蓋層可包含一種以上氮化物或氮氧化物物種。已發現在若干狀況下，在沒有一覆蓋層的情況下，無法藉由厚度計量偵測B2O3的存在。
在若干實施例中，藉由在沉積製程期間控制覆蓋層的化學品而調製該覆蓋層，以調整朝向下層半導體基板的摻質的擴散特性。不受限於特定理論，吾人假設藉由沉積適合的覆蓋層，可藉由該覆蓋層阻擋摻質來源的逆擴散(亦即是自膜-基板介面離開的摻質擴散)，藉此有效地模擬在堆疊中極大的摻質儲層。
堆疊工程：透過多個ALD循環沉積多個摻質來源膜層，穿插例如介電CFD層的其他膜層
能夠透過ALD製程相繼地沉積多個含摻質來源保形膜層，且在若干實施例中，以及在若干類型的摻質先質的情況下，這可為較佳的方式。然而，在若干實例中，已發現到利用相繼的ALD循環而將摻質膜層相繼地沉積，在某種程度上傾向自抑制(self-inhibiting)。特別是，在TMB作為摻質先質時，自抑制被發現將在B2O3單層膜上的TMB核化限制到少於每ALD循環0.2Å。此外，此生長速率在已沉積若干數量摻質層之後進一步下降。實際上，在一個實驗中，利用相繼之ALD循環所沉積的B2O3膜總厚度被發現在第五十次ALD循環和第一百次ALD循環之間沒有顯著變化。因此，對於若干摻質來源和其對應摻質先質，在一沉積保形膜之中的摻質濃度，不能藉由增加膜厚度或增加在該膜之內的摻質來源濃度而簡單地加以增加。舉例來說，參照圖4(a)，可用的B2O3總量，無法藉由在所述「A+B堆疊」之中增加「A層」的厚度而加以簡單地增加。這不同於利用CVD製程所沉積的含硼層，其中可簡單地藉由增加CVD製程的持續時間及/或增加摻質先質的流量以增加沉積的含硼層的厚度，將硼濃度加以調節。
然而，吾人已發現，在若干實例中，當透過ALD在若干含非摻質膜層(例如非摻質介電層，或更具體而言，非摻質氧化物層)之上形成含摻質來源膜層時，含摻質來源膜層可能較快速地成長。此外，吾人已發現，若前述介電層(例如氧化物層)係透過CFD製程加以沉積，在其上透過ALD所形成的摻質來源層，與在原生介電層(例如原生氧化物層)之上形成相較，可呈現甚至更快的成長。舉例來說，在CFD沉積矽氧化物層之上由透過ALD沉積的TMB先質所形成的B2O3摻質來源層，被發現呈現大於每ALD循環1Å的成長速率，如圖5所顯示。不受限於特定理論，這可歸因於在聚結的(coalesced)CFD氧化物層之上TMB可黏附之較大數量的可用羥基表面部位。在若干實施例中，在沉積第一ALD摻質層之前，可在基板表面之上沉積一CFD氧化物的「起始」層，以促進ALD摻質層的成長並增加最接近摻質來源-基板介面處的硼濃度。圖5亦於50個循環的沉積期間、400℃溫度下、利用氧化性電漿(O2)以活化所吸附的TMB先質的條件下，比較在CFD氧化物上的成長速率與在原生氧化物之上及在已存在的B2O3單層膜上的成長速率。如圖所示，發現摻質ALD層在原生矽氧化物層之上以每ALD循環0.3Å的速率成長(自CFD氧化物的每ALD循環1Å下降)，但在已存在的B2O3單層膜僅每ALD循環0.21Å。所以，非CFD沉積矽氧化物或含羥基封端氧化物層亦可促進或增加ALD摻質層成長的核化速率，雖然至少在若干實例中，無法達到相同的程度。
因此，藉由在薄的CFD矽氧化物層之上核化TMB ALD層，對於相同的總堆疊厚度可增加有效硼濃度。藉由改變整個堆疊中這些CFD氧化物層的間距及/或頻率，能夠微調硼濃度。圖4(b)和4(c)描述不同的堆疊對策，例如分別使用奈米積層和單層膜。單層積層係藉由交替進行單一循環ALD摻質層沉積與CFD矽氧化物沉積而加以製備。該奈米積層係藉由交替進行二個以上循環的ALD摻質層沉積與二個以上循環的CFD矽氧化物層沉積而加以製備。在若干實例中，在形成奈米積層的過程中，可使用超過二個連貫的循環之摻質層及/或氧化物層沉積。舉例來說，用以建立奈米積層的一個重複序列的沉積循環可為2：2(即2個摻質循環，之後進行2個氧化物循環，該序列重複一次以上)、或2：3、或2：5、或3：2、或5：2等等。據此，藉由調整沉積順序與摻質循環對氧化物循環的比例，對於特定堆疊厚 度(例如約100Å-200Å)之摻質濃度(例如硼濃度)可加以調節和控制。
因此，圖6顯示一示意圖，描述可用於沉積一保形膜堆疊和摻雜下層半導體基板的操作順序。再度，操作順序係自左而右進行，而時間係沿著水平軸推進。再度也要注意到，如同圖1和2，這個示意圖簡單描述基本的步驟順序，且可依據實施例和不同的考量，而將其他的輔助操作加入、置換、及/或插入所述操作。此等考量可包含例如保形堆疊的設計本質、摻質來源的選擇和對應摻質先質物種的對應選擇、及所選擇介電層的成分。
參照圖6，在此特定的實施例中，利用在圖6中藉由操作A、B、C、及D加以示意性表示的一介電CFD循環，首先將一層以上的介電層直接沉積在下層半導體基板的表面之上(或至黏附於該基板的材料之上)。要注意到，在圖6中的操作A、B、C、及D係對應在圖2中示意性描述的A、B、C、及D操作，且上述關於那些操作的探討亦適用於此。如同圖2，操作A至D表示膜成長的一個介電CFD循環，且亦如同圖2，在圖6中的操作E示意性描述額外的介電CFD循環可在初始循環之後進行，以沉積額外的保形介電膜層。如此，在圖6中所示意性描述的基礎製程係包含且起始於圖2中所述之基礎CFD製程。
在於操作A至E中沉積一層以上介電膜層之後，在操作F中將反應腔室抽至基底(如上所述)且選擇性地以惰性氣體沖洗(亦如上所述)。操作F用以自反應腔室移除任何殘餘的介電先質、氧化性物種、或來自先前介電CFD循環的任何其他殘留物種。當然，在若干實施例中，移除操作F可能係不需要的，舉例來說，這是因為在介電CFD循環結束之後於反應腔室之中沒有顯著數量的殘留物種，或簡單地因為該殘留物種不會對接下來的摻質ALD循環造成不良影響。
在已沉積第一組介電膜層且反應腔室準備好(若需要的話)之後，在操作G、H、I、及J之中執行第一摻質ALD循環。操作G到J係對應圖1的操作(i)到(iv)，且關於圖1的操作(i)到(iv)的討論此處亦適用於操作G到J。如上關於操作(i)到(iv)所述，在操作G之中，在摻質先質可形成一吸附限制層的條件下，將適合的摻質先質導入反應腔室且吸附至基板表面之上(或至黏附於該基板的材料之上)。在摻質先質的吸附之後，在操作 H之中，透過抽至基底和選用性的惰性沖洗步驟，將仍存在於反應腔室之中的任何殘餘未吸附摻質先質加以移除。所吸附之摻質先質的反應接著在操作I之中發生，其中該反應透過電漿活化持續進行，利用惰性電漿活化及/或氧化電漿活化以形成含摻質來源保形膜層。最終，在操作J之中，執行另一抽至基底及/或惰性沖洗以移除任何反應副產物。如以上相關於操作(i)到(iv)所述，操作G到J全體地代表提供一單一摻質ALD膜層的一單一摻質ALD循環。如圖6的操作K所示意性描述的，由操作G到J所代表的ALD循環可重複一次以上，以形成多層之含摻質來源保形膜層。
在圖6中所示意描述的基礎保形堆疊建立製程的此點上，一個下層半導體基板具有沉積於其上的一組介電CFD層以及沉積於該組介電CFD層之上的另一組摻質ALD層。該組介電CFD層和該組摻質ALD層可各自具有相同的層數，或者在若干實施例中，可具有不同的層數，如前面已描述的。在任何情況下，該組摻質ALD層可構成存在於保形堆疊之中的摻質來源的範圍。換言之，在若干實施例中，可沒有沉積另外的摻質ALD層。然而，其他實施例可具有多組摻質ALD層。因此，舉例來說，在操作L之中，可重複操作A至K的序列一次以上，造成額外的一組以上介電CFD層與額外的一組以上摻質ALD層交替。操作A至K的實際重複次數，取決於保形膜堆疊的所欲總厚度、該等組介電和摻質層的所欲厚度、以及期望包含入該堆疊的摻質數量/濃度。進一步要注意到的是，若嚴格地遵循圖6的示意製程，第二組介電CFD層將具有與第一組介電CFD層相同的層數，並且類似地，第二組摻質ALD層將具有與第一組摻質ALD層相同的層數。然而，要理解的是，在連貫的介電CFD層和摻質ALD層各組之中，層的數量可加以改變，且在若干實施例中，以此方式改變層數可能係較佳的方式。
在已經完成沉積介電和摻質保形膜層之後，在圖6的操作M之中可施加一選用性覆蓋層。可能的覆蓋層係如上所述。如圖6所示，在若干實施例中，可藉由重複操作A至D的介電CFD循環一次以上，形成該覆蓋層。然而，要注意到，沒有一定需要藉由運用操作A至D形成該覆蓋層。在若干實施例中，可藉由運用與操作A至D中所使用者完全不同的CFD氧化物化學品，形成該覆蓋層；舉例來說，先質及/或電漿可不相同。在若干實施例中，CFD沉積的覆蓋層可利用一種以上CFD氮化物或氮氧化物膜 層。
在已沉積該覆蓋層之後，已建立/沉積根據圖6的含摻質來源保形堆疊。在若干實施例中，舉例來說，保形堆疊可能概略地相似於圖3中所示意性顯示的保形堆疊，其中摻質來源係B2O3且介電質係一種以上氧化物。在完全地組成該保形堆疊的情況下，在操作N之中，可藉由將摻質自該保形堆疊驅動進入下層半導體基板，摻雜該下層基板。在若干實施例中，這可藉由例如熱介導(thermally mediated)擴散製程加以達成，如以下所詳述。
最後，可用於結合ALD摻質層沉積與CFD介電(例如矽氧化物)層沉積的另一堆疊對策，係建構一含「堆疊」「合金化層(alloyed layer)」，如圖4(d)所顯示。舉例來說，可藉由使介電先質BTBAS和摻質先質TMB在反應腔室之內並流且同時地氧化，形成合金化層。因此，在若干實施例中，形成一合金化層，係可藉由將一摻質先質和一介電先質導入反應腔室，在將摻質先質和介電先質形成一吸附限制層的條件下將該等先質二者共吸附至基板之上(或至黏附於基板的材料之上)，並使所吸附的摻質先質和所吸附的介電先質反應以形成該合金化層。在若干此等實施例中，藉由使所吸附的介電先質與一第三反應物反應而形成該合金化層，該第三反應物可為與該摻質和介電先質一同導入反應腔室的氧化劑。在若干此等實施例中，使該氧化劑與所吸附介電先質反應的步驟，可包含以電漿活化。在其他實施例中，形成顯示於圖4(d)的「合金化層」，係可藉由沉積圖4(b)和4(c)分別顯示的奈米積層或單層膜，並將該等層退火(通常在較高的溫度，但低於「驅動」溫度)以形成「合金化層」，這在若干實施例中造成一複合的、均質的玻璃層。
將摻質自所沉積的保形膜堆疊驅動進入下層基板
在保形膜堆疊完全沉積之後，可將該保形膜堆疊使用作為附近半導體結構的摻質物種來源。這可藉由將摻質自所沉積的膜驅動進入元件結構中而加以達成。在各種實施例中，藉由例如退火之熱介導擴散製程，達成此驅動作用。在若干實例中，特別是使用超淺接面者，可使用雷射尖波退火。
設備
任何適合的設備可用以製備和使用此處所述之含保形摻質來源ALD膜層。舉例來說，可使用在美國專利申請案第13/224,240號中所描述的設備。這個專利申請案藉由參照全體引用作為本案揭示內容的一部分。
在若干實施例中，一系統控制器(其可包含一個以上物理或邏輯控制器)控制用於摻質ALD循環或介電CFD循環之中的所有製程工具活動。該系統控制器在一個以上處理器上執行系統控制軟體。該系統控制軟體可包含用於對時序、氣體混合物、腔室和/或站壓力、腔室和/或站溫度、晶圓溫度、目標功率位準、RF功率位準、基板支座和/或夾頭和/或基座位置、及由製程工具所執行的一特定ALD/CFD製程的其他參數加以控制的指令。系統控制軟體可以任何適合的方式加以建構。舉例來說，各種製程工具元件子程序或控制物件可撰寫成用以控制實行各種製程工具程序所需的製程工具元件操作。可以任何適合的電腦可讀程式語言撰寫系統控制軟體的程式碼。
在若干實施例中，系統控制軟體包含用於控制上述各種參數的輸入/輸出控制(IOC)序列指令。舉例來說，ALD/CFD製程的各階段可包含由系統控制器所執行的一個以上指令。用於設定一ALD/CFD製程階段之製程條件的指令，可被包含於對應的ALD/CFD配方階段。在若干實施例中，ALD/CFD配方階段可依次地配置，使得ALD/CFD製程階段的指令可與該製程階段同時地執行。
在若干實施例中可使用其他的電腦軟體及/或程式。對於此目的之程式或程式片段的例子，包含一基板定位程式、一製程氣體控制程式、一壓力控制程式、一加熱器控制程式、及一電漿控制程式。
一個基板定位程式可包含製程工具元件的程式碼，其用以將基板裝載至一支座之上且控制基板和製程工具的其他部件之間的間距。
一個製程氣體控制程式可包含程式碼，該程式碼用於控制氣體成分及流率，且選擇性用於在沉積之前將氣體流入一個以上製程站以穩定製程站之中的壓力。一壓力控制程式可包含程式碼，其用於藉由調節例如在製程站的排氣系統之中的節流閥、進入製程站的氣流等等而控制在該製程站之中的壓力。
一個加熱器控制程式可包含程式碼，其用於控制流至用以加熱基板的一加熱單元的電流。或者是，該加熱器控制程式可控制傳輸傳熱氣體(例如氦)至基板。
一個電漿控制程式可包含用於設定在一個以上製程站中施加至處理電極的RF功率位準的程式碼。
在若干實施例中，可能有與系統控制器相關聯的使用者介面。該使用者介面可包含顯示螢幕、設備及/或製程條件的圖形化軟體顯示、及例如指向裝置、鍵盤、觸控螢幕、麥克風等等的使用者輸入裝置。
在若干實施例中，由系統控制器所調整的參數可相關於製程條件。非限定性的例子包含製程氣體成分及流率、溫度、壓力、電漿條件(例如RF偏壓功率位準)、壓力、溫度等等。這些參數可以配方形式提供給使用者，且該等參數可利用使用者介面加以輸入。
用於監測製程的訊號，可由來自各種製程工具感測器的系統控制器的類比及/或數位輸入連接部而加以提供。用於控制製程的訊號可輸出至製程工具的類比和數位輸出連接部。可加以監測之製程工具感測器的非限定性例子包含質量流量控制器、壓力感測器(例如壓力計)、熱偶元件等等。利用來自這些感測器的資料可使用適當地程式化的反饋控制演算法以維持製程條件。
該系統控制器可提供程式指令，用於實施上述摻質ALD和介電CFD循環和製程。該等程式指令可控制各種製程參數，例如DC功率位準、RF偏壓功率位準、壓力、溫度等等。該等指令可控制用以操作根據此處所述各種實施例的保形膜堆疊之原位沉積的參數。
因此，用於對設備提供程式指令以摻雜基板的系統控制器，可具有機器可讀碼，其可包含以下指令：用於偵測在一反應腔室之內的基板固持器之上基板之存在的指令；用於操作一個以上摻質先質氣體入口的指令，以將摻質先質導入反應腔室，俾使該摻質先質吸附至基板之上或至黏附於該基板的材料之上；用於操作一個以上氣體出口的指令，以將未吸附之摻質先質自反應腔室排出；及用於使所吸附的摻質先質反應以形成含摻質來源的膜層的指令。在若干實施例中，使所吸附摻質先質反應的該指令，包含用於操作一RF產生器的指令，用以激發電漿，該電漿造成所吸附 的摻質先質反應。在若干實施例中，該機器可讀碼可更包含用於將一些摻質來源自該膜驅動進入基板的指令，且在若干此等實施例中，這些「驅動」指令可更包含用於操作加熱器的指令，用以加熱該膜，造成自該膜進入該基板之中的摻質之熱介導擴散。
上述設備/製程可用以結合於微影圖案化工具或製程，舉例來說，用於製造或生產半導體元件、顯示裝置、LED、光電板等等。通常，雖非必要，此等工具/製程可在一共同的製造設施中一同加以使用或進行。膜的微影圖案化通常包含一些或所有以下操作，各操作係利用數個可能的工具而能夠進行：(1)利用旋塗式或噴塗式工具，在工件(即基板)上塗佈光阻；(2)利用加熱板、加熱爐、或UV固化工具，固化光阻；(3)利用例如晶圓步進機之工具，將光阻暴露於可見光、紫外光、或x射線；(4)利用例如濕台(wet bench)之工具，將光阻顯影以選擇性地移除光阻且藉此將其圖案化；(5)藉由使用乾式或電漿輔助蝕刻工具，將光阻圖案轉移至下層膜或工件之中；及(6)利用例如RF或微波電漿光阻剝離器，將光阻移除。
實驗和範例
圖7比較利用數個不同方法所沉積的數個B2O3堆疊之間的晶圓內(WiW)厚度不均勻性(NU)。各堆疊含有穿插介電CFD層的ALD沉積之摻質來源B2O3的保形膜層。首先的四個B2O3堆疊，MOD1到MOD4，係透過具有不同沉積溫度和B2H6流率的CVD製程加以沉積，且這些堆疊呈現~8-16%的NU範圍。透過ALD(使用惰性電漿的ALD1製程和使用氧化性電漿的ALD2製程)沉積的二個B2O3堆疊，呈現顯著改善的厚度NU範圍~1.3-1.6%。要注意到在圖7的圖表中所顯示的「% STDDEV」標記長條，表示在多個晶圓上所測得NU的標準差百分比。
圖7也描述，相對於透過CVD所形成的保形膜，利用ALD所形成的含硼保形膜可達成降低WiW NU。在圖8中所顯示的，係對比利用ALD與利用CVD所形成B2O3膜的13點傅立葉轉換紅外光譜(FTIR)量測的結果。在左邊圖表中描繪CVD膜的結果，而在右方描繪ALD膜的結果。在各圖表中有二個曲線，其中一者對應取自晶圓中心處的FTIR吸收光譜，且另一者對應靠近晶圓邊緣所取得之吸收光譜。對於CVD膜，在圖6中可 見到相當於NU 10.3%的中心和邊緣吸收曲線的明顯差異(特別是在硼-氧伸縮頻率附近)。相反地，取自ALD膜的中心和邊緣吸收曲線係幾乎重疊，呈現僅2.5%的NU，再次說明利用ALD膜可達成之改善的WiW均勻性。這些改善在很大程度上可歸因於透過ALD製程所能夠達成的實質上完整表面飽和，尤其是在關注的厚度領域(大約5-10nm)。
量測晶圓內膜堆疊厚度不均勻性(WiW NU)的另一種方式，係將摻質自堆疊驅動進入矽基板(例如藉由尖波退火)並量測所產生之矽基板的片電阻Rs。由於能夠被驅動進入基板的摻質數量係關聯於堆疊厚度，均勻片電阻係表示均勻的堆疊厚度。此外，退火之後摻質濃度的WiW均勻性，明顯地本身係元件製造的重要考量因素。表1列舉在堆疊沉積和尖波退火之後，對應利用CVD方法(CVD-B)所沉積的含硼堆疊與對應利用ALD方法(ALD-B)所沉積的含硼堆疊的矽基板之平均片電阻(平均Rs)以及標準差百分比(% Std Dev)。表1顯示相對於CVD膜，ALD膜呈現顯著改善的片電阻之WiW NU，尤其在半導體製造中典型所使用的所欲摻質驅動數值，亦即是100-5000ohm/sq。與利用CVD之差不多195%的標準差相比，利用ALD可達成將平均片電阻的晶圓內變化降低至低於4%的標準差。
表2描述可使用上述不同的堆疊對策調節和控制摻質濃度之範圍。在此特定範例中，硼濃度係量測於大約100Å厚的ALD B2O3和CFD矽氧化物的保形堆疊。
因此，藉由使用不同的堆疊對策，可在跨越兩個數量級的領域中將摻質濃度加以有效地控制。堆疊對策和堆疊工程的調整，以及覆蓋層化學品的工程設計，亦可用以調節和控制片電阻和其對應的WiW NU程度。舉例來說，表3描述調整ALD摻質來源層相對CFD氧化物層沉積的比例和順序的功效。具體而言，表3顯示調整層比例和順序在如此沉積的ALD膜的厚度不均勻性(Thx NU)和片電阻WiW不均勻性(RS(驅動)NU)之上的功效。要注意到，對應具有最低片電阻WiW NU之構造的在表中之「2：2」比例，意指沉積二層B2O3層，接著沉積二層SiO2，以此類推。要注意到，這些ALD膜堆疊係在大約200℃下加以沉積，這一貫地造成與以較高溫度(例如400℃)所沉積的ALD膜堆疊相較較低的Rs NU。
表4描述藉由修改覆蓋層的化學品，可將WiW NU自41%改善至21%。
不限制於特定的理論，吾人假設藉由沉積適合的覆蓋層，摻質來源的逆擴散(即背向於膜-基板介面的摻質擴散)可藉由該覆蓋層加以阻擋，藉此在堆疊中有效地擬似出一極大的摻質儲層。圖3示意描述具有一覆蓋層的保形膜堆疊，該覆蓋層係沉積於沉積在矽基板之上的交替ALD摻質來源和氧化層的圖案之上。
在自保形膜堆疊透過尖波退火傳送之後下層基板的摻質均勻性係藉由圖9和10所顯示的硼濃度分布加以例示。二個圖示皆將在下層矽基板的硼濃度描繪成於基板的中心和邊緣所量測的基板深度的函數。圖9 顯示以表3的2：1比例堆疊摻雜基板的結果(具有13.2%的WiW NU)。在圖中清楚可見到在作為深度之函數的中心和邊緣摻質濃度分布之間具有若干些微差異。圖10顯示以表3的2：2比例堆疊摻雜基板的結果(具有5.3%的WiW NU)。如該圖所顯示，使用2：2堆疊，硼濃度分布幾乎重疊直到大約200Å的深度。二個圖示皆顯示1E22 atoms/cm3數量級之接近基板表面的高的硼濃度，表示自保形膜堆疊良好的傳輸。總硼劑量係在8.4E14 atoms/cm2至4E15 atoms/cm2之範圍。
如上所述，以砷或磷為基礎的摻質來源亦可用於保形膜堆疊之中以摻雜下層半導體基板。舉例來說，圖11(a)係一操作順序的示意圖，該操作順序係用於利用具有以砷矽酸鹽玻璃(ASG)為基礎的摻質層的保形堆疊以摻雜下層半導體基板。在此特定實施例中，藉由首先透過一ALD製程沉積ASG保形膜，且接著透過CFD製程沉積未摻雜矽酸鹽玻璃(USG)覆蓋層，形成以ASG為基礎的保形堆疊。要注意到，取決於實施例，可將各種的以砷或磷為基礎的保形膜，與例如此處所揭露之各種類型覆蓋層的不同類型的覆蓋層結合。也要注意到的是，利用磷矽酸鹽玻璃(PSG)或硼矽酸鹽玻璃(BSG)，可使用類似於圖11(a)所示意描述之測試載具。
在適當的堆疊之情況下，執行熱退火以將砷摻質驅動進入下層基板。圖11(b)示意描述一退火溫度分布。在若干實施例中，退火的溫度範圍可為大約或介於800℃及1100℃之間、或者大約或介於850℃和1000℃之間、或者大約或介於875℃和925℃之間。在若干實施例中，可選擇退火溫度和退火時間(即維持退火溫度的持續時間)，以達成在下層基板中的特定目標片電阻。在若干實施例中，可選擇大約900℃的退火溫度及小於5秒的退火時間，以達成大約600-2000ohm/sq的片電阻。圖11(b)示意顯示在退火的過程中，將溫度在若干持續時間週期期間逐漸上升至一最大溫度(以及自該最大溫度逐漸下降)，定義退火的溫度分布特性。再度，在若干實施例中，可選擇此溫度分布，以產生在下層基板之中的某個片電阻。
在退火已造成將摻質自保形堆疊傳送至基板之後，在若干實施例中，透過一剝離操作移除該堆疊。在若干實施例中，如圖11(a)所描述，該剝離操作包含利用稀釋的氫氟酸(HF)處理保形堆疊。
其他實施例
此基礎製程的多種變化可加以實現。若干此等變化將其目標設定為增加能夠擴散進入相鄰半導體結構之摻質量。其他變化設計成用以控制將摻質自來源膜傳輸至附近半導體結構的速率。還有其他變化控制摻質物種擴散的方向。通常，吾人期望將摻質朝向元件結構且背向膜的對向側而擴散。若干變化係描述於美國專利申請案第13/242,084號，其先前藉由參照納入本案揭示內容。
此外，吾人理解此處所述構造和/或方法係本質上例示性的，且這些特定實施例或例子係非限制性的，這是因為許多變化係可能的。此處所述的特定子程序或方法可代表任何數量的處理對策其中一者以上。故此，各種所述動作可以所述順序執行、以其他順序執行、平行執行、或在若干狀況加以省略。同樣地，上述製程的順序可加以改變。

Claims (37)

  1. 一種摻雜方法，在一反應腔室之中摻雜一圖案化基板，該摻雜方法包含：直接在具有三維特徵部的該圖案化基板的一表面之上或在黏附於該表面的材料之上，形成一第一保形膜層，該第一保形膜層包含一摻質來源，該摻質來源包含一摻質，其中該形成該第一保形膜層的步驟包含：(a)將一摻質先質導入該反應腔室；(b)在該摻質先質形成一吸附限制層的條件下，將該摻質先質直接吸附至該表面之上或至黏附於該表面的材料之上；及(c)使所吸附的摻質先質反應以形成該摻質來源；以及在形成該第一保形膜層之後，形成含有該摻質來源的一第二保形膜層，其中形成該第二保形膜層的步驟包含：(a)-(c)；在形成該第二保形膜層之後，形成含有一介電材料的一第三保形膜層，其中形成該第三保形膜層的步驟包含：(i)將一介電先質導入該反應腔室；(ii)在該介電先質形成一吸附限制層的條件下，將該介電先質吸附至黏附於該基板的一材料之上；及(iii)使所吸附的介電先質反應，以形成該介電材料；在形成該第三保形膜層之後，形成含有該介電材料的一第四保形膜層，其中形成該第四保形膜層的步驟包含：(i)-(iii)；在形成該第四保形膜層之後，形成含有該摻質來源的一第五保形膜層，其中形成該第五保形膜層的步驟包含：(a)-(c)；在形成該第五保形膜層之後，形成含有該摻質來源的一第六保形膜層，其中形成該第六保形膜層的步驟包含：(a)-(c)；及自該第一、第二、第五、及第六保形膜層將該摻質其中若干驅動至該基板之中，以在該基板之中形成一保形摻雜分布。
  2. 如申請專利範圍第1項的摻雜方法，其中形成該第一、第二、第五、及第六保形膜層的步驟包含原子層沉積。
  3. 如申請專利範圍第2項的摻雜方法，其中形成該第一、第二、第五、及第六保形膜層的步驟更包含：(d)將未吸附的摻質先質自該反應腔室移除。
  4. 如申請專利範圍第3項的摻雜方法，其中步驟(d)係在步驟(a)之後且在步驟(c)之前進行。
  5. 如申請專利範圍第4項的摻雜方法，其中步驟(d)包含藉由使用一真空泵將該反應腔室抽空至一基底壓力，將未吸附的摻質先質抽出該反應腔室。
  6. 如申請專利範圍第4項的摻雜方法，其中步驟(d)包含使用一惰性氣體沖洗該反應腔室。
  7. 如申請專利範圍第1項的摻雜方法，其中步驟(c)包含利用電漿的活化。
  8. 如申請專利範圍第7項的摻雜方法，其中該電漿係氧化電漿。
  9. 如申請專利範圍第7項的摻雜方法，其中該電漿係惰性電漿。
  10. 如申請專利範圍第1項的摻雜方法，其中該自該第一、第二、第五、及第六保形膜層驅動該摻質其中若干的步驟，包含一熱介導擴散製程。
  11. 如申請專利範圍第10項的摻雜方法，其中該熱介導擴散製程包含退火處理。
  12. 如申請專利範圍第11項的摻雜方法，其中該退火處理係雷射尖波退火處理。
  13. 如申請專利範圍第1項的摻雜方法，其中該摻質包含一三價或五價元素。
  14. 如申請專利範圍第13項的摻雜方法，其中該元素係硼、磷、鍺、或砷。
  15. 如申請專利範圍第14項的摻雜方法，其中該摻質係硼，該摻質先質係烷基硼酸鹽，而該摻質來源係硼氧化物或硼氫氧化物。
  16. 如申請專利範圍第15項的摻雜方法，其中該烷基硼酸鹽係硼酸三甲酯。
  17. 如申請專利範圍第16項的摻雜方法，其中該硼氧化物係B2O3。
  18. 如申請專利範圍第14項的摻雜方法，其中該摻質係砷，該摻質先質係選自烷基胂、烷氧基胂、及胺基胂化學族類，而該摻質來源係偶砷基矽酸鹽(arseno-silicate)、砷摻雜矽酸鹽玻璃、砷氧化物、或砷氫氧化物。
  19. 如申請專利範圍第18項的摻雜方法，其中該摻質先質係胂、砷酸三乙酯、三甲胂、三乙胂、三苯胂、三苯胂氧化物、乙烯雙(二苯胂)(ethylenebis(diphenylarsine))、三(二甲胺基)胂、或具有化學式As(OR)3的含砷化合物，其中R係-CH3或-C2H5。
  20. 如申請專利範圍第19項的摻雜方法，其中該摻質來源係As2O3及/或As2O5。
  21. 如申請專利範圍第1項的摻雜方法，其中該第三及第四保形膜層的該介電材料係SiO2。
  22. 如申請專利範圍第1項的摻雜方法，更包含：在形成該第六保形膜層之後，形成含有該介電材料的一第七保形膜層，其中形成該第七保形膜層的步驟包含：(i)-(iii)；在形成該第七保形膜層之後，形成含有該介電材料的一第八保形膜層，其中形成該第八保形膜層的步驟包含：(i)-(iii)；在形成該第八保形膜層之後，形成含有該摻質來源的一第九保形膜層，其中形成該第九保形膜層的步驟包含：(a)-(c)；在形成該第九保形膜層之後，形成含有該摻質來源的一第十保形膜層，其中形成該第十保形膜層的步驟包含：(a)-(c)；以及自該第九及第十保形膜層將該摻質其中若干驅動至該基板之中，以在該基板之中形成一保形摻雜分布。
  23. 如申請專利範圍第1項的摻雜方法，更包含；形成一第七膜層，其係一覆蓋層，該覆蓋層係相對於該基板之第一至第七膜層的最外層膜層。
  24. 如申請專利範圍第23項的摻雜方法，其中該覆蓋層包含SiO2。
  25. 如申請專利範圍第1項的摻雜方法，其中步驟(c)包含將所吸附的摻質先質暴露於氧化劑。
  26. 如申請專利範圍第25項的摻雜方法，其中該氧化劑係元素氧、一氧化二氮、水、烷基醇、一氧化碳、或二氧化碳。
  27. 如申請專利範圍第1項的摻雜方法，其中步驟(iii)包含利用電漿之活化。
  28. 如申請專利範圍第1項的摻雜方法，其中該介電先質係選自由以下者所組成的群組：烷胺基矽烷(SiHx(NR2)4-x)，其中x=1-3，且R包含烷基，及鹵代矽烷(SiHxY4-x)，其中x=1-3，且Y包含Cl、Br、及I。
  29. 如申請專利範圍第1項的摻雜方法，其中該介電先質係BTBAS。
  30. 如申請專利範圍第1項的摻雜方法，其中該第一至第六保形膜層每一者係一單層膜。
  31. 如申請專利範圍第1項的摻雜方法，其中該第一至第六保形膜層每一者的平均厚度係介於0.1和2埃之間。
  32. 如申請專利範圍第1項的摻雜方法，其中該等三維特徵部其中至少一者具有不大於約40奈米的寬度。
  33. 如申請專利範圍第1項的摻雜方法，其中在該第一至第六保形膜層之中摻質的平均濃度係介於重量百分比約0.01和10之間。
  34. 一種用於摻雜一基板的設備，該設備包含：一反應腔室；一基板固持器，位在該反應腔室之內；一個以上氣體入口，連接至該反應腔室；一個以上真空泵；一個以上氣體出口，將該反應腔室連接至該一個以上真空泵；以及包含用於形成一膜的機器可讀之指令的一控制器，該指令包含：用於形成一第一保形膜層的指令，其包含：(a)用於操作該一個以上氣體入口以將摻質先質導入該反應腔室的指令，俾使該摻質先質吸附至該基板之上或至黏附於該基板的材料之上；(b)用於操作該一個以上氣體出口以自該反應腔室排空未吸附之摻質先質的指令；及(c)用於使所吸附的摻質先質反應以形成含有一摻質來源的一膜層的指令；用於形成一第二保形膜層的指令，該層包含該摻質來源，該指令係在執行用於形成該第一保形膜層的指令之後執行，該指令包含：(a)-(c)；用於形成一第三保形膜層的指令，該層包含一介電材料，該指令係在執行用於形成該第二保形膜層的指令之後執行，該指令包含：(i)用於操作該一個以上氣體入口以將一介電先質導入該反應腔室的指令，俾使該介電先質吸附至黏附於該基板的材料之上；(ii)用於操作該一個以上氣體出口以自該反應腔室排空未吸附之介電先質的指令；及(iii)用於使所吸附的介電先質反應以形成含有該介電材料的一膜層的指令；用於形成一第四保形膜層的指令，該層包含該介電材料，該指令係在執行用於形成該第三保形膜層的指令之後執行，該指令包含：(i)-(iii)用於形成一第五保形膜層的指令，該層包含該摻質來源，該指令係在執行用於形成該第四保形膜層的指令之後執行，該指令包含：(a)-(c)；及用於形成一第六保形膜層的指令，該層包含該摻質來源，該指令係在執行用於形成該第五保形膜層的指令之後執行，該指令包含：(a)-(c)。
  35. 如申請專利範圍第34項的用於摻雜一基板的設備，更包含一RF產生器，用以在該反應腔室之內激發電漿，且其中指令(c)包含用於操作該RF產生器的指令，以激發電漿而造成該所吸附的摻質先質反應。
  36. 如申請專利範圍第34項的用於摻雜一基板的設備，其中包含於該控制器的該指令，更包含用於將該摻質來源其中若干自該膜驅動至該基板之中的指令。
  37. 如申請專利範圍第36項的用於摻雜一基板的設備，更包含一加熱器，用以加熱含有該摻質來源的該膜，且其中用於驅動該摻質其中若干至該基板之中的指令，包含操作該加熱器以加熱該膜的指令，造成自該膜進入該基板之摻質的熱介導擴散。
TW102117772A 2012-05-18 2013-05-20 透過電漿活化原子層沉積及保形膜沉積之保形摻雜 TWI636571B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261649114P 2012-05-18 2012-05-18
US61/649,114 2012-05-18
US13/607,386 US8956983B2 (en) 2010-04-15 2012-09-07 Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US13/607,386 2012-09-07

Publications (2)

Publication Number Publication Date
TW201411845A TW201411845A (zh) 2014-03-16
TWI636571B true TWI636571B (zh) 2018-09-21

Family

ID=49856026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117772A TWI636571B (zh) 2012-05-18 2013-05-20 透過電漿活化原子層沉積及保形膜沉積之保形摻雜

Country Status (3)

Country Link
KR (1) KR102122612B1 (zh)
SG (1) SG195501A1 (zh)
TW (1) TWI636571B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829027B (zh) * 2020-10-29 2024-01-11 芬蘭商班尼克公司 半導體的摻雜方法及中間半導體裝置

Families Citing this family (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9263350B2 (en) * 2014-06-03 2016-02-16 Lam Research Corporation Multi-station plasma reactor with RF balancing
KR102342328B1 (ko) * 2014-07-03 2021-12-21 어플라이드 머티어리얼스, 인코포레이티드 선택적인 증착을 위한 방법 및 장치
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10032628B2 (en) * 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) * 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069058A (en) * 1997-05-14 2000-05-30 United Semiconductor Corp. Shallow trench isolation for semiconductor devices
US20090203197A1 (en) * 2008-02-08 2009-08-13 Hiroji Hanawa Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226279A (ja) * 1992-02-10 1993-09-03 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069058A (en) * 1997-05-14 2000-05-30 United Semiconductor Corp. Shallow trench isolation for semiconductor devices
US20090203197A1 (en) * 2008-02-08 2009-08-13 Hiroji Hanawa Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829027B (zh) * 2020-10-29 2024-01-11 芬蘭商班尼克公司 半導體的摻雜方法及中間半導體裝置

Also Published As

Publication number Publication date
KR20130129149A (ko) 2013-11-27
SG195501A1 (en) 2013-12-30
TW201411845A (zh) 2014-03-16
KR102122612B1 (ko) 2020-06-15

Similar Documents

Publication Publication Date Title
TWI636571B (zh) 透過電漿活化原子層沉積及保形膜沉積之保形摻雜
US8956983B2 (en) Conformal doping via plasma activated atomic layer deposition and conformal film deposition
KR101975071B1 (ko) 플라즈마 활성화된 컨포멀 유전체 막 증착
US10043655B2 (en) Plasma activated conformal dielectric film deposition
TWI595112B (zh) 次飽和之原子層沉積及保形膜沉積
JP6538300B2 (ja) 感受性基材上にフィルムを蒸着するための方法
US9230800B2 (en) Plasma activated conformal film deposition
TWI612581B (zh) 在基板表面上沉積氮及/或碳摻雜介電薄膜堆疊之方法、設備及系統
KR102031377B1 (ko) 플라즈마 활성화된 등각 막 성막을 위한 전구체들
US20140030444A1 (en) High pressure, high power plasma activated conformal film deposition