TWI632559B - 位址儲存電路及包含其之記憶體及記憶體系統 - Google Patents

位址儲存電路及包含其之記憶體及記憶體系統 Download PDF

Info

Publication number
TWI632559B
TWI632559B TW103120378A TW103120378A TWI632559B TW I632559 B TWI632559 B TW I632559B TW 103120378 A TW103120378 A TW 103120378A TW 103120378 A TW103120378 A TW 103120378A TW I632559 B TWI632559 B TW I632559B
Authority
TW
Taiwan
Prior art keywords
address
command
signal
memory
word lines
Prior art date
Application number
TW103120378A
Other languages
English (en)
Other versions
TW201523631A (zh
Inventor
宋清基
張支銀
尹錫徹
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201523631A publication Critical patent/TW201523631A/zh
Application granted granted Critical
Publication of TWI632559B publication Critical patent/TWI632559B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本發明揭示一種記憶體，其包含：複數個字線，一或多個記憶體胞元耦合至該複數個字線；一位址儲存單元，其適合於在一隨機時間儲存對應於所輸入之一第一外部信號之一輸入位址；及一控制單元，其適合於回應於一作用命令而啟動該複數個字線中之對應於該輸入位址之一字線並在執行一再新操作時再新使用儲存於該位址儲存單元中之一位址選擇之一或多個目標字線。

Description

位址儲存電路及包含其之記憶體及記憶體系統 相關申請案交叉參考
本申請案主張於2013年12月11日提出申請之第10-2013-0154058號韓國專利申請案之優先權，該專利申請案以全文引用之方式併入本文中。
本發明之例示性實施例係關於一種半導體記憶體裝置，且更特定而言，係關於包含一位址儲存電路之記憶體及一記憶體系統。
一記憶體之一記憶體胞元包含經組態以充當一開關之一電晶體及經組態以儲存一電荷(資料)之一電容器。取決於在電容器中是否存在一電荷(亦即，電容器是否具有一高終端電壓)，在「高」(邏輯1)與「低」(邏輯0)之間區分資料。
在原理上，電荷應保留於電容器中且資料之保持不應消耗電力。然而，資料可能丟失，此乃因儲存於電容器中之初始電荷由於可歸因於一MOS電晶體之PN接面之電流洩露而減小。為了防止資料丟失，在一記憶體胞元內之資料丟失之前對其進行讀取且基於讀取資訊將電容器再充電至一常規位準。週期性地重複此操作以便維持資料。將胞元再充電以保持資料之處理程序稱作一再新操作。
圖1係展示一胞元陣列之部分以便闡述一字線干擾現象之一圖 式。在圖1中，「BL」表示一位元線。
在圖1中，「WLK-1」、「WLK」及「WLK+1」表示胞元陣列中之並聯配置之字線。由「HIGH_ACT」指示之字線WLK係已啟動許多次或已具有一高啟動頻率之一字線，且字線WLK-1及WLK+1毗鄰於字線WLK。「CELL_K-1」、「CELL_K」及「CELL_K+1」表示耦合至各別字線WLK-1、WLK及WLK+1之記憶體胞元。記憶體胞元CELL_K-1、CELL_K及CELL_K+1包含各別胞元電晶體TR_K-1、TR_K及TR_K+1以及各別胞元電容器CAP_K-1、CAP_K及CAP_K+1。
在圖1中，當字線WLK被啟動並預充電(或撤銷啟動)時，字線WLK-1及WLK+1之電壓可歸因於在字線WLK與字線WLK-1及WLK+1之間產生之一耦合現象而上升及下降。儲存於胞元電容器CAP_K-1及CAP_K+1中之電荷量受影響。因此，若字線WLK被極大地啟動-預充電且因此字線WLK在一作用狀態與一預充電狀態之間振盪，則儲存於記憶體胞元CELL_K-1及CELL_K+1中之資料可由於儲存於胞元電容器CAP_K-1及CAP_K+1中之電荷量之改變而損壞或丟失。
此外，由於在一字線在一作用狀態與一預充電狀態之間振盪時產生之一電磁波，電子可移動至耦合至一毗鄰字線之一胞元電容器及自該胞元電容器移動且儲存於記憶體胞元中之資料可損壞或丟失。
本發明之各種實施例係關於提供一種記憶體及一種記憶體系統，其中隨機地儲存經啟動字線之位址且再新毗鄰字線，藉此防止儲存於耦合至此等字線之記憶體胞元中之資料之損壞或丟失。
在一實施例中，一種記憶體可包含：複數個字線，一或多個記憶體胞元耦合至該複數個字線；一位址儲存單元，其適合於在一隨機時間儲存對應於所接收之一第一外部信號之一輸入位址；及一控制單元，其適合於回應於一作用命令而啟動該複數個字線中之對應於該輸 入位址之一字線並在執行一再新操作時再新使用儲存於該位址儲存單元中之一位址選擇之一或多個目標字線。
該記憶體可進一步包含適合於產生回應於一再新命令而變化之一計數位址之一位址計數單元。
該位址儲存單元可包含：一隨機數產生單元，其適合於回應於該作用命令而產生一隨機數；及一儲存單元，其適合於若自該隨機數產生單元產生之該隨機數與一設定值相同，則回應於該作用命令而儲存該輸入位址。
在另一實施例中，一種用於儲存輸入至一記憶體之一位址之位址儲存電路可包含：一週期信號產生單元，其適合於產生以一設定循環振盪之一週期信號；一啟用信號產生單元，其適合於在於其中該週期信號係一第一位準之狀態中自該記憶體外部接收到一外部信號一第一設定次數或更多次時啟動一啟用信號，且在於其中該週期信號係一第二位準之狀態中接收到該外部信號一第二設定次數或更多次時撤銷啟動該啟用信號；及一儲存單元，其適合於在於其中啟動該啟用信號之一狀態中將一作用命令輸入至該記憶體時儲存對應於該作用命令之一位址。
該啟用信號產生單元可包含：一第一信號產生單元，其適合於回應於該週期信號及該外部信號而產生一預啟用信號；及一第二信號產生單元，其適合於藉由回應於該外部信號將該預啟用信號移位而產生該啟用信號。
在又一實施例中，一種用於儲存輸入至一記憶體之一位址之位址儲存電路可包含：一第一計數資訊產生單元，其適合於藉由回應於一第一計數信號執行一計數操作而產生一第一計數資訊；一第二計數資訊產生單元，其適合於藉由回應於一第二計數信號執行一計數操作而產生一第二計數資訊；及一儲存單元，其適合於若該第一計數資訊 與該第二計數資訊具有對應值，則在接收到一作用命令時儲存對應於該作用命令之一位址，其中該第一計數信號及該第二計數信號中之每一者包括以下各項中之一或多者：該作用命令、一預充電命令、一寫入命令、一讀取命令、一再新命令、一位址、資料及以一設定循環振盪之一週期信號。
在另一實施例中，一種記憶體系統可包含：一記憶體，其具有：複數個字線，一或多個記憶體胞元耦合至該複數個字線；及一位址儲存單元，其用於在一隨機時間儲存對應於一作用命令之一輸入位址且適合於回應於該作用命令而啟動該複數個字線中之對應於該輸入位址之一字線並在執行一再新操作時再新使用儲存於該位址儲存單元中之一位址選擇之一或多個目標字線；及一記憶體控制器，其適合於施加用於控制該記憶體之一操作之複數個控制信號，該等控制信號包括該作用命令、一預充電命令、一寫入命令、一讀取命令、一再新命令、該輸入位址及資料。
210‧‧‧位址計數單元
220‧‧‧位址偵測單元
230‧‧‧目標位址產生單元
240‧‧‧再新控制單元
250‧‧‧列控制單元
260‧‧‧胞元陣列
310‧‧‧命令輸入單元
320‧‧‧位址輸入單元
330‧‧‧資料輸入/輸出單元
340‧‧‧命令解碼器
350‧‧‧位址計數單元
360‧‧‧位址儲存單元
370‧‧‧控制單元
371‧‧‧再新控制單元
372‧‧‧目標位址產生單元
373‧‧‧列控制單元
374‧‧‧行控制單元
380‧‧‧胞元陣列
410‧‧‧命令輸入單元
420‧‧‧位址輸入單元
430‧‧‧資料輸入/輸出單元
440‧‧‧命令解碼器
450‧‧‧位址計數單元
460‧‧‧位址儲存單元
470‧‧‧控制單元
471‧‧‧再新控制單元
472‧‧‧目標位址產生單元
473‧‧‧列控制單元
474‧‧‧行控制單元
480‧‧‧胞元陣列
510‧‧‧週期信號產生單元
520‧‧‧啟用信號產生單元
521‧‧‧第一信號產生單元
522‧‧‧第二信號產生單元
530‧‧‧儲存單元
710‧‧‧第一計數資訊產生單元
720‧‧‧第二計數資訊產生單元/第二計數信號產生單元
730‧‧‧儲存單元
810‧‧‧隨機數產生單元
820‧‧‧儲存單元
910‧‧‧記憶體
920‧‧‧記憶體控制器
ACT‧‧‧作用命令/命令/作用信號
ADD‧‧‧位址
BL‧‧‧位元線
CAP_K‧‧‧胞元電容器
CAP_K-1‧‧‧胞元電容器
CAP_K+1‧‧‧胞元電容器
CMD‧‧‧命令信號/命令/所接收命令信號
CNT1‧‧‧第一計數信號/計數信號
CNT2‧‧‧第二計數信號/計數信號
CNT_ADD‧‧‧計數位址
CNT_INF1‧‧‧第一計數資訊
CNT_INF2‧‧‧第二計數資訊
CELL_K‧‧‧記憶體胞元
CELL_K-1‧‧‧記憶體胞元
CELL_K+1‧‧‧記憶體胞元
DATA‧‧‧資料
DET‧‧‧偵測信號
EXS‧‧‧外部信號
HIGH_ACT‧‧‧字線
HIGH_ADD‧‧‧高態有效字線位址/高態有效位址
iADD‧‧‧輸入位址/位址
iDATA‧‧‧資料/內部資料/所接收內部資料
OSC‧‧‧週期信號
PRE‧‧‧預充電命令/命令
PRE_EN‧‧‧預啟用信號
RAN_NUM‧‧‧隨機數
RD‧‧‧讀取命令/命令
REF‧‧‧再新命令/命令
REF1‧‧‧第一再新信號
REF2‧‧‧第二再新信號
SET_NUM‧‧‧設定值
ST‧‧‧儲存信號
ST_EN‧‧‧啟用信號
STO_ADD‧‧‧所儲存位址/位址
TAR_ADD‧‧‧目標位址
TR_K‧‧‧胞元電晶體
TR_K-1‧‧‧胞元電晶體
TR_K+1‧‧‧胞元電晶體
TRR‧‧‧目標再新命令
WL0-WLN‧‧‧字線
WLK‧‧‧字線/第K字線
WLK-1‧‧‧字線
WLK+1‧‧‧字線/第(K+1)字線
WT‧‧‧寫入命令/命令
圖1係展示包含於一記憶體中之一胞元陣列之部分以便闡述一字線干擾現象之一圖式。
圖2係展示一記憶體之部分以便闡述一目標再新操作之一圖式。
圖3係展示根據本發明之一實施例之一記憶體之構造之一圖式。
圖4係展示根據本發明之另一實施例之一記憶體之構造之一圖式。
圖5係展示根據本發明之一實施例之一位址儲存單元360之構造之一圖式。
圖6展示圖解說明圖5之位址儲存單元360之操作之一波形。
圖7係展示根據本發明之另一實施例之一位址儲存單元360之構造之一圖式。
圖8係展示根據本發明之又一實施例之一位址儲存單元360之構造之一圖式。
圖9係展示根據本發明之一實施例之一記憶體系統之構造之一圖式。
下文將參考隨附圖式更詳細地闡述本發明之各種實施例。然而，本發明可以不同形式體現且不應視為限於本文中所陳述之實施例。而是，提供此等實施例以使得本揭示內容將係透徹且完整的，並將向熟習此項技術者全面傳達本發明之範疇。遍及本揭示內容，遍及本發明之各圖及實施例，相同元件符號指代相同部分。
圖2係展示一記憶體之部分以便闡述一目標再新操作之一圖式。不同於依序且重複地再新複數個字線WL0至WLN之一常規再新操作，一目標再新操作可指示再新複數個字線中之一特定者之一操作。可藉由此一目標再新操作而防止前述字線干擾現象。
如圖2中所展示，記憶體可包含一位址計數單元210、一位址偵測單元220、一目標位址產生單元230、一再新控制單元240、一列控制單元250及一胞元陣列260。胞元陣列260可包含複數個字線WL0至WLN，其中每一字線耦合至一或多個記憶體胞元MC。
再新控制單元240可在接收到一再新命令REF時啟動一第一再新信號REF1，且可在無論何時接收到再新命令REF一設定次數時啟動一第二再新信號REF2。舉例而言，再新控制單元240可在接收到再新命令REF時啟動第一再新信號REF1，計數已接收到再新命令REF之次數，且在無論何時接收到再新命令REF四次時啟動第二再新信號REF2。
位址計數單元210產生一計數位址CNT_ADD且可在無論何時啟動第一再新信號REF1時改變計數位址CNT_ADD之一值。舉例而言， 位址計數單元210可在無論何時啟動第一再新信號REF1時將計數位址CNT_ADD之一值增加1。將位址之一值增加1意味著位址經改變以使得若先前選擇一第K字線WLK，則接下來選擇一第(K+1)字線WLK+1。
位址偵測單元220可藉由計數已啟動複數個字線WL0至WLN中之每一者之次數或藉由參考記憶體之作用歷史而偵測一高態有效字線，輸出該高態有效字線之一位址HIGH_ADD(下文中稱為一高態有效位址)，且啟動一偵測信號DET。高態有效字線可指示滿足一或多個條件之一字線。該等條件可係啟動數目大於或等於一參考數目及/或條件可係啟動頻率大於或等於一參考頻率。位址偵測單元220可回應於一作用命令ACT及一輸入位址iADD而偵測一高態有效字線，或者其可基於關於自胞元陣列260接收之每一字線之啟動之資訊偵測一高態有效字線。供參考，作用歷史可係指示已在記憶體之每一作用命令中啟動哪一字線之資訊。
目標位址產生單元230可在啟動偵測信號DET時儲存一高態有效位址HIGH_ADD，且在啟動第二再新信號REF2時使用所儲存位址產生一目標位址TAR_ADD。目標位址TAR_ADD係對應於毗鄰於一高態有效字線之一字線之一位址。目標位址TAR_ADD可具有藉由將高態有效位址HIGH_ADD加1或自高態有效位址HIGH_ADD減1而獲得之一值。
列控制單元250可在啟動第一再新信號REF1時再新對應於計數位址CNT_ADD之一字線，且可在啟動第二再新信號REF2時再新對應於目標位址TAR_ADD之一字線。
記憶體在接收到再新命令REF時依序再新複數個字線WL0至WLN(亦即，一常規再新操作)，但可在無論何時接收到再新命令REF一設定次數時再新對應於目標位址TAR_ADD之一字線(亦即，一目標再新 操作)。為了偵測一高態有效字線，位址偵測單元220必須計數已啟動每一字線之次數且將計數值儲存於記憶體之作用歷史中。為此目的，必須使用對應於數千個字線或更多之計數器，或者必須使用用於將經啟動字線之位址儲存於數千個至數十萬個作用命令中之一電路。亦即，偵測一高態有效字線所必需之一電路之大小需要係大的。
圖3係展示根據本發明之一實施例之一記憶體之構造之一圖式。
如圖3中所展示，記憶體可包含一命令輸入單元310、一位址輸入單元320、一資料輸入/輸出(I/O)單元330、一命令解碼器340、一位址計數單元350、一位址儲存單元360、一控制單元370及一胞元陣列380。胞元陣列380可包含各自耦合至一或多個記憶體胞元MC之複數個字線WL0至WLN。胞元陣列380可進一步包含耦合至一或多個記憶體胞元MC之複數個位元線BL。
下文參考圖3闡述記憶體。
命令輸入單元310可接收命令信號CMD，且位址輸入單元320可接收位址ADD。資料I/O單元330可自記憶體外部接收資料DATA且自記憶體內輸出資料iDATA。命令信號CMD、位址ADD及資料DATA中之每一者可包含多個位元之信號。
命令解碼器340可藉由將自命令輸入單元310接收之命令信號CMD解碼而產生一作用命令ACT、一再新命令REF、一預充電命令PRE、一寫入命令WT及一讀取命令RD。命令解碼器340可啟動由作用命令ACT、再新命令REF、預充電命令PRE、寫入命令WT及讀取命令RD當中的所接收命令信號CMD之一組合指示之一命令。
位址計數單元350可產生具有在無論何時再新字線WL0至WLN時改變之一值之一計數位址CNT_ADD。位址計數單元350可在無論何時啟動一第一再新信號REF1時將計數位址CNT_ADD之一值增加1。計數位址CNT_ADD可用作用於選擇待在一常規再新操作中再新之一字 線之一位址。將計數位址CNT_ADD之值增加1意味著計數位址CNT_ADD經改變以使得若先前選擇一第K字線WLK，則接下來選擇一第(K+1)字線WLK+1。
位址儲存單元360可在一隨機時間儲存對應於作用命令ACT之一輸入位址iADD。對應於作用命令ACT之輸入位址iADD可指示已回應於作用命令ACT而啟動之一字線之一位址或待回應於作用命令ACT而啟動之一字線(下文中稱作一作用字線)之一位址。亦即，位址儲存單元360可在一隨機時間儲存一作用字線之一位址。位址儲存單元360可在儲存一位址時啟動一儲存信號ST且輸出所儲存位址STO_ADD。
當在一隨機時間儲存一作用字線之一位址且對應於所儲存位址之一字線及毗鄰字線經受一目標再新操作時，無需計數已啟動字線中之每一者之次數。因此，可由於計數器之忽略而減小記憶體之大小，且可以一特定概率防止字線干擾現象。
控制單元370可接收命令ACT、PRE、REF、RD及WT以及輸入位址iADD且存取胞元陣列380。控制單元370可回應於作用命令ACT而啟動對應於輸入位址iADD之一字線。在耦合至經啟動字線之記憶體胞元MC當中，控制單元370可回應於讀取命令RD而讀取對應於輸入位址iADD之記憶體胞元MC之資料，或者可回應於寫入命令WT而將資料寫入至對應於輸入位址iADD之記憶體胞元MC中。控制單元370可回應於預充電命令PRE而將經啟動字線預充電。控制單元370可回應於再新命令REF而執行一常規再新操作或一目標再新操作。
針對此等操作，控制單元370可包含一再新控制單元371、一目標位址產生單元372、一列控制單元373及一行控制單元374。再新控制單元371可針對一常規再新操作回應於再新命令REF而啟動一第一再新信號REF1，且可針對一目標再新操作回應於再新命令REF而啟動一第二再新信號REF2。
當接收到再新命令REF一設定次數時，再新控制單元371可啟動第二再新信號REF2。在此一情形中，記憶體可在無論何時接收到再新命令REF一設定次數時執行一目標再新操作。舉例而言，記憶體可藉由在無論何時接收到再新命令REF四次時啟動第二再新信號REF2而執行一目標再新操作。另一選擇係，再新控制單元371可在於將一位址儲存於位址儲存單元360中之後(亦即，於啟動儲存信號ST時)接收到再新命令REF時啟動第二再新信號REF2。在此一情形中，記憶體可在於啟動儲存信號ST之後接收到再新命令REF時執行一目標再新操作。另外，取決於再新控制單元371之電路設計，記憶體可回應於再新命令REF而以各種方式執行一目標再新操作。
當啟動第二再新信號REF2時，目標位址產生單元372可使用儲存於位址儲存單元360中之位址STO_ADD產生一目標位址TAR_ADD。目標位址TAR_ADD可係待在一目標再新操作中再新之一或多個目標字線之位址。一目標字線可係對應於儲存於位址儲存單元360中之位址STO_ADD之一字線，或者可係毗鄰於對應於儲存於位址儲存單元360中之位址STO_ADD之一字線之一字線。目標位址產生單元372可輸出儲存於位址儲存單元360中之位址STO_ADD作為目標位址TAR_ADD，或者可藉由將儲存於位址儲存單元360中之位址STO_ADD加1或自位址STO_ADD減1而產生目標位址TAR_ADD。
列控制單元373可在啟動作用命令ACT時啟動對應於輸入位址iADD之一字線，且可在啟動預充電命令PRE時將經啟動字線預充電。列控制單元373可在啟動第一再新信號REF1時再新對應於計數位址CNT_ADD之一字線，且可在啟動第二再新信號REF2時再新對應於目標位址TAR_ADD之一字線。
行控制單元374可在啟動讀取命令RD時輸出耦合至一經啟動字線之記憶體胞元MC中之對應於一輸入位址iADD之記憶體胞元MC之資 料作為內部資料iDATA，且可在啟動寫入命令WT時將所接收內部資料iDATA輸入至耦合至經啟動字線之記憶體胞元MC中之對應於輸入位址iADD之記憶體胞元MC。在一讀取操作中，行控制單元374可將透過對應於一輸入位址iADD之位元線BL接收之並列資料轉化成串列資料且輸出串列資料作為內部資料iDATA。在一寫入操作中，行控制單元374可將串列接收之內部資料iDATA轉化成並列資料且將並列資料傳送至對應於一輸入位址iADD之位元線BL。
記憶體可減小字線干擾可發生之可能性，且亦藉由在一隨機時間儲存一作用字線之一位址並使用所儲存位址執行一目標再新而最小化記憶體之大小。此外，記憶體可回應於再新命令REF而在內部執行一目標再新操作。
圖4係展示根據本發明之另一實施例之一記憶體之構造之一圖式。
如圖4中所展示，記憶體可包含一命令輸入單元410、一位址輸入單元420、一資料I/O單元430、一命令解碼器440、一位址計數單元450、一位址儲存單元460、一控制單元470及一胞元陣列480。針對此等操作，控制單元470可包含一再新控制單元471、一目標位址產生單元472、一列控制單元473及一行控制單元474。胞元陣列480可包含其中之每一者耦合至一或多個記憶體胞元MC之複數個字線WL0至WLN。胞元陣列480可進一步包含一或多個記憶體胞元MC耦合至其之複數個位元線BL。
不同於圖3之記憶體，圖4之記憶體可回應於一外部命令而執行一目標再新操作。下文基於圖4之記憶體與圖3之記憶體之間的差異闡述圖4之記憶體。
若透過命令輸入單元410接收之命令信號CMD指示除參考圖3所闡述之命令ACT、PRE、REF、WT及RD之外的一目標再新命令TRR，則命令解碼器440可啟動目標再新命令TRR。因此，目標再新命令TRR可係一新定義命令。目標再新命令TRR可自用於控制記憶體 之一外部裝置(例如，一記憶體控制器)週期性地傳輸至記憶體，或者可在一儲存信號ST在將一位址儲存於位址儲存單元460中之後透過資料I/O單元430輸出並傳送至該外部裝置時輸入至記憶體。
一再新控制單元471可回應於再新命令REF而啟動一第一再新信號REF1且可回應於目標再新命令TRR而啟動一第二再新信號REF2。
在此一情形中，記憶體回應於週期性地接收之再新命令REF而依序再新複數個字線WL0至WLN(亦即，常規再新操作)，但可回應於目標再新命令TRR而執行一目標再新操作。記憶體之其他元件及操作與圖3之彼等元件及操作相同。
如同圖3之記憶體，圖4之記憶體可減小字線干擾可發生之可能性，且亦藉由在一隨機時間儲存一作用字線之一位址並使用所儲存位址執行一目標再新操作而最小化記憶體之大小。此外，記憶體可回應於一外部命令而執行一目標再新操作。
圖5係展示根據本發明之一實施例之位址儲存單元360之構造之一圖式。
如圖5中所展示，位址儲存單元360可包含一週期信號產生單元510、一啟用信號產生單元520及一儲存單元530。圖5之位址儲存單元360可使用以一設定循環振盪之一週期信號OSC及自記憶體外部接收之一外部信號判定儲存輸入位址iADD之一時間。
下文參考圖5闡述位址儲存單元360。
週期信號產生單元510可產生以一設定循環振盪之一週期信號OSC。週期信號OSC之週期可取決於電路設計而設定在各種值(例如，自數ns至數百μs)處。位址儲存單元360儲存位址iADD之頻率可取決於週期信號OSC之週期而加以控制。亦即，位址儲存單元360儲存位址iADD之頻率可隨週期信號OSC之週期減小而增加，且可隨週期信號OSC之週期增加而減少。週期信號產生單元510可係用於產生一 振盪信號之一振盪器。
啟用信號產生單元520可在於其中週期信號OSC係一第一位準(例如，「高」)之狀態中接收到一外部信號EXS一第一設定次數或更多次時啟動一啟用信號ST_EN，且可在於其中週期信號OSC係一第二位準(例如，「低」)之狀態中接收到外部信號EXS一第二設定次數或更多次時撤銷啟動啟用信號ST_EN。該第一設定次數與該第二設定次數可相同。針對此一操作，啟用信號產生單元520可包含用於使用週期信號OSC及外部信號EXS產生一預啟用信號PRE_EN之一第一信號產生單元521，及用於藉由在接收到外部信號EXS時將預啟用信號PRE_EN移位而產生啟用信號ST_EN之一第二信號產生單元522。
第一信號產生單元521可在於其中週期信號OSC係第一位準之狀態中接收到外部信號EXS時啟動預啟用信號PRE_EN，且可在於其中週期信號OSC係第二位準之狀態中接收到外部信號EXS時撤銷啟動預啟用信號PRE_EN。第二信號產生單元522在無論何時接收到外部信號EXS時將預啟用信號PRE_EN移位。當在其中週期信號OSC係第一位準之狀態中接收到外部信號EXS第一設定次數時，第二信號產生單元522可藉由傳送經啟動預啟用信號PRE_EN作為啟用信號ST_EN而啟動啟用信號ST_EN。當在其中週期信號OSC係第二位準之狀態中接收到外部信號EXS第二設定次數時，第二信號產生單元522可藉由傳送經撤銷啟動預啟用信號PRE_EN作為啟用信號ST_EN而撤銷啟動啟用信號ST_EN。
當在其中已啟動啟用信號ST_EN之狀態中將作用命令ACT輸入至記憶體時，儲存單元530可儲存對應於作用命令ACT之一位址iADD。此處，儲存單元530可儲存在無論何時在其中已啟動啟用信號ST_EN之狀態中啟動作用命令ACT時接收之所有位址iADD或儲存位址iADD中之某些位址iADD。舉例而言，若儲存單元530能夠儲存僅一個位 址，則儲存單元530可僅在於其中已啟動啟用信號ST_EN之狀態中第一次啟動作用命令ACT時儲存一位址iADD而不儲存一後續位址，或可藉由將一先前儲存之位址更新為一當前接收之位址iADD而儲存僅對應於在其中已啟動啟用信號ST_EN之狀態中最後接收之作用命令ACT之一位址iADD。當儲存一位址時，儲存單元530可啟動儲存信號ST且輸出一所儲存位址STO_ADD。
此處，外部信號EXS係自用於控制記憶體之一外部裝置(例如，一記憶體控制器或測試設備)接收的。當將外部信號EXS輸入至記憶體時，將外部信號EXS輸入至記憶體之頻率及外部信號EXS之一脈衝寬度可能不與週期信號OSC之週期相關。外部信號EXS可包含以下各項中之一或多者：作用命令ACT、預充電命令PRE、寫入命令WT、讀取命令RD、再新命令REF、位址ADD及資料DATA。記憶體可使用命令CMD、位址ADD及資料DATA執行一操作而無論週期信號OSC如何。
亦即，週期信號OSC之週期不與施加外部信號EXS之時間或頻率相關。此外，由於不可在於外部看時預測週期、時間點及頻率，因此可藉由在週期信號OSC及外部信號EXS滿足一設定條件時儲存一作用字線之一位址而在一隨機時間儲存該位址。
圖6展示圖解說明圖5之位址儲存單元360之操作之一波形。在圖6中，外部信號EXS係一讀取命令RD，且一第一設定數目及一第二設定數目係2。
首先，在週期信號OSC移位至一高位準之後，針對一讀取操作接收命令ACT、RD及PRE。當在其中週期信號OSC係一高位準之狀態中接收到讀取命令RD時，啟動預啟用信號PRE_EN。當接收到讀取命令RD兩次時，啟動啟用信號ST_EN。當在其中已啟動啟用信號ST_EN之狀態中接收到作用命令ACT時，儲存一位址iADD(A)。當在週期信 號OSC移位至一低位準之後接收到讀取命令RD時，撤銷啟動預啟用信號PRE_EN。當接收到讀取命令RD兩次時，撤銷啟動啟用信號ST_EN。
圖6圖解說明僅其中讀取命令RD與高或低位準的週期信號OSC遇到數次之部分以便闡述其中儲存一位址之一情況。然而，當記憶體操作時，以不可預測次數啟動及撤銷啟動啟用信號ST_EN，此乃因不論週期信號OSC如何皆施加讀取命令RD。
圖5圖解說明其中位址儲存單元360在內部產生週期信號OSC之一情形，但可自記憶體外部接收週期信號OSC。此處，週期信號OSC可能不與何時輸入其他外部信號或輸入其他外部信號之頻率相關。圖6圖解說明其中外部信號EXS係讀取命令RD之一情形。然而，如上文所闡述，外部信號EXS可係1位元的另一命令(例如，ACT、PRE、REF或WT)、位址ADD及資料DATA，且可係藉由將以上信號延遲一特定值而獲得之一信號。位址儲存單元360可藉由組合如上文所闡述之彼此不相關之信號但回應於作用命令ACT而儲存一作用字線之一位址而在一隨機時間儲存該位址。
在圖5及圖6中，已圖解說明其中在啟動一特定外部信號(例如，一讀取命令RD)一特定次數(例如，兩次)時啟動啟用信號ST_EN之一實例。然而，需要輸入以啟動啟用信號ST_EN之外部信號之數目可取決於電路設計而改變。舉例而言，可在於啟動預充電命令PRE兩次之後啟動寫入命令WT三次時啟動啟用信號ST_EN。
圖7係展示根據本發明之另一實施例之位址儲存單元360之構造之一圖式。
如圖7中所展示，位址儲存單元360可包含一第一計數資訊產生單元710、一第二計數資訊產生單元720及一儲存單元730。圖7之位址儲存單元360可使用藉由計數彼此不相關之兩個信號而獲得之一值判 定儲存輸入位址iADD之一時間。
下文參考圖7闡述位址儲存單元360。
第一計數資訊產生單元710可回應於一第一計數信號CNT1而執行計數且產生對應於該計數之一結果之第一計數資訊CNT_INF1。第一計數資訊產生單元710可使第一計數資訊CNT_INF1具有一偏移值，或者使第一計數資訊CNT_INF1之複數個位元中之某些位元具有一固定值。若第一計數資訊CNT_INF1達到一設定值，則第一計數資訊產生單元710可將第一計數資訊CNT_INF1重設為一初始值且自開始計數第一計數信號CNT1。舉例而言，當第一計數資訊CNT_INF1係7個位元之一信號且在無論何時啟動第一計數信號CNT1時增加1時，第一計數資訊CNT_INF1可藉由將一初始值設定為「0001000」而非「0000000」而具有一偏移值。此外，第一計數資訊CNT_INF1之某些位元具有一固定值，且其餘位元可被改變。舉例而言，當第一計數資訊CNT_INF1係7個位元之一信號且7個位元中之第三位元固定為一值「1」時，其餘位元透過計數改變，諸如「0010000」、「0010001」、「0010010」、…(加底線之位元總是「1」，且其餘位元藉由計數改變)。
第二計數資訊產生單元720可回應於一第二計數信號CNT2而執行計數且產生對應於結果之第二計數資訊CNT_INF2。當將位址iADD儲存於儲存單元730中(亦即，啟動儲存信號ST)時，第二計數資訊產生單元720可將第二計數資訊CNT_INF2之一值重設為一初始值且自開始計數第二計數信號CNT2。供參考，為了計數，一特定信號可指示計數啟動(或撤銷啟動)彼信號之次數之一操作。
儲存單元730接收第一計數資訊CNT_INF1及第二計數資訊CNT_INF2。當第一計數資訊CNT_RNF1與第二計數資訊CNT_INF2具有對應值且接收到作用命令ACT時，儲存單元730可儲存對應於作用 命令ACT之一位址iADD。當儲存一位址時，儲存單元730可啟動儲存信號ST且輸出一所儲存位址STO_ADD。其中第一計數資訊CNT_INF1與第二計數資訊CNT_INF2具有對應值之一情形可指其中其具有帶根據一設定規則之一特定關係之值之一情形。舉例而言，第一計數資訊CNT_INF1及第二計數資訊CNT_INF2之所有位元可具有相同值，或者第一計數資訊CNT_INF1之位元中之某些位元或所有位元可分別具有與第二計數資訊CNT_INF2之位元中之某些位元或所有位元相同之值。
計數信號CNT1及CNT2可包含屬於作用命令ACT、預充電命令PRE、寫入命令WT、讀取命令RD、再新命令REF、位址ADD、資料DATA及具有一設定週期之一週期信號之不同信號。若計數信號CNT1、CNT2係位址ADD或資料DATA，則計數信號CNT1、CNT2可係位址ADD及資料DATA中所包含之複數個位元中之一者。
舉例而言，第一計數信號CNT1可係再新命令REF(或第一再新信號REF1)，且第二計數信號CNT2可係作用命令ACT。在此一情形中，可使用位址計數單元350產生第一計數資訊CNT_INF1。第二計數信號產生單元720可藉由在無論何時啟動作用命令ACT時執行計數而產生第二計數資訊CNT_INF2。
下文中將以下內容闡述為一實例：第一計數信號CNT1係第一再新信號REF1，第二計數信號CNT2係作用信號ACT，計數信號CNT1及CNT2中之每一者係9個位元之一信號，第一計數資訊CNT_INF1之第五位元固定為「1」，在所有位元變為「1」時將第一計數資訊CNT_INF1初始化，且位址儲存單元360在第一計數資訊CNT_INF1之所有位元與第二計數資訊CNT_INF2之各別位元相同時儲存一位址。
當在其中第一計數資訊CNT_INF1係「000010000」之狀態中接收到作用命令ACT 32次時，位址儲存單元360可因第二計數資訊 CNT_INF2係「000010000」而儲存一位址。在此之後，可將第二計數資訊CNT_INF2重設為「000000000」。以下內容係闡述為一實例：在接收到作用命令ACT時，啟動第一再新信號REF1三次且第一計數資訊CNT_INF1變為「0000010011」。在此一情形中，位址儲存單元360可在自先前儲存一位址之時間接收到作用命令ACT 35次時儲存一位址。若第一計數資訊CNT_INF1係「111111111」，則僅在接收到作用命令ACT 1023次時，儲存一位址。在此之後，當啟動第一再新信號REF1，可將第一計數資訊CNT_INF1重設為「000010000」。如上文所闡述，由於第一計數資訊CNT_INF1之一值繼續改變而第二計數資訊CNT_INF2之一值增加，因此位址儲存單元360儲存一位址之頻率繼續改變。因此，記憶體可在不可在外部預測之一隨機時間儲存一作用字線之一位址。
雖然第二計數信號CNT2係一週期信號，但儲存一位址之頻率可藉由在無論何時該週期信號具有一特定位準時執行計數且在第一計數資訊CNT_INF1與第二計數資訊CNT_INF2具有對應值時儲存一位址而繼續改變。亦即，可在一隨機時間或不可在外部預測之一時間儲存一位址。此處，位址儲存單元360儲存一位址之頻率可隨啟動第二計數信號CNT2之間隔變窄而增加，且位址儲存單元360儲存一位址之頻率可隨啟動第二計數信號CNT2之間隔變寬而減少。
圖8係展示根據本發明之又一實施例之位址儲存單元360之構造之一圖式。
如圖8中所展示，位址儲存單元360可包含一隨機數產生單元810及一儲存單元820。隨機數產生單元810可係在啟動作用命令ACT時產生一隨機數RAN_NUM之一隨機數產生電路。隨機數產生電路可隨機地產生設定數目個整數中之一者。此處，不可週期性地產生隨機數，但可與先前產生之隨機數獨立地產生隨機數。
若自隨機數產生單元810產生之一隨機數RAN_NUM與一設定值SET_NUM相同，則儲存單元820可回應於作用命令ACT而儲存一輸入位址iADD。當儲存一位址時，儲存單元820可啟動儲存信號ST且輸出所儲存位址STO_ADD。由於自隨機數產生單元810產生之隨機數RAN_NUM具有一隨機值，因此隨機數RAN_NUM變得與設定值SET_NUM相同之一時間亦可係隨機的。因此，記憶體可在無法在外部預測之一隨機時間儲存一作用字線之一位址。此處，位址儲存單元360儲存一位址之頻率可隨待產生之隨機數RAN_NUM減少而增加，且位址儲存單元360儲存一位址之頻率可隨待產生之隨機數RAN_NUM增加而減少。
圖9係展示根據本發明之一實施例之一記憶體系統之構造之一圖式。
如圖9中所展示，記憶體系統可包含一記憶體910及一記憶體控制器920。
記憶體控制器920藉由將命令信號CMD及位址ADD施加至記憶體910而控制記憶體910之一操作且在讀取及寫入操作中與記憶體910交換資料DATA。記憶體控制器920可藉由將命令信號CMD發送至記憶體910而將作用命令ACT、預充電命令PRE、讀取命令RD、寫入命令WT或再新命令REF輸入至記憶體910。若作用命令ACT尋求輸入至記憶體910，則記憶體控制器920可發送用於選擇待在記憶體910中啟動之一胞元區塊及一字線之位址ADD。記憶體控制器920可將再新命令REF週期性地發送至記憶體910。
記憶體910可係參考圖3或圖4所闡述之記憶體。若記憶體910係圖3之記憶體，則記憶體910可在一隨機時間儲存對應於作用命令ACT之一字線之一位址且可回應於再新命令REF而執行一目標再新操作。若記憶體910係圖4之記憶體，則記憶體910可在一隨機時間儲存對應 於作用命令ACT之一字線之一位址且可回應於目標再新命令TRR而執行一目標再新操作。在後一種情形中，記憶體910可透過資料I/O單元430將指示已將一位址儲存於位址儲存單元460中之資訊傳送至記憶體控制器920，以使得記憶體控制器920可將目標再新命令TRR施加至記憶體910。
圖3之記憶體回應於再新命令REF而執行一常規再新操作，但可在接收到再新命令REF一設定次數時或在於將一位址儲存於位址儲存單元360中之後接收到再新命令REF時使用儲存於位址儲存單元360中之該位址執行一目標再新操作。供參考，記憶體910執行以上再新操作必需之構造及操作與參考圖3至圖7所闡述相同。
記憶體系統可藉由儲存一作用字線之一位址且執行一目標再新操作而減小字線干擾可發生之可能性。此處，可因用於偵測一高態有效字線之一元件不必要而減小記憶體910之大小。
根據此技術，在一隨機時間儲存一經啟動字線之一位址且再新毗鄰於對應於所儲存位址之一字線之字線。因此，可防止儲存於耦合至此等字線之記憶體胞元中之資料之丟失。
此外，可防止儲存於耦合至毗鄰於高態有效字線(具有許多啟動或高啟動頻率)之字線之記憶體胞元中之資料由於字線干擾而丟失。
雖然已出於說明性目的而闡述了各種實施例，但熟習此項技術者將顯而易見，可在不背離如以下申請專利範圍中所界定之本發明之精神及範疇之情況下做出各種改變及修改。

Claims (29)

  1. 一種記憶體，其包括：複數個字線，其中一或多個記憶體胞元耦合至個別字線；一位址儲存單元，其適合於在一隨機時間儲存一輸入位址，其中該輸入位址對應於一作用命令；一目標位址產生單元，其適合於藉由將一設定值加入該位址儲存單元中所儲存之一位址或自該位址儲存單元中所儲存之該位址減去該設定值而產生一目標位址；及一控制單元，其適合於回應於該作用命令而啟動該複數個字線中之對應於該輸入位址之一字線並在執行一再新操作時再新對應於該目標位址之一或多個目標字線。
  2. 如請求項1之記憶體，其中該一或多個目標字線包括對應於儲存於該位址儲存單元中之該位址之一或多個字線及毗鄰於對應於儲存於該位址儲存單元中之該位址之該字線之一或多個字線。
  3. 如請求項1之記憶體，其中：該第一外部信號係該作用命令；且該位址儲存單元使用以一設定循環振盪之一週期信號及在外部接收之一第二外部信號判定儲存該輸入位址之一時間。
  4. 如請求項3之記憶體，其中該位址儲存單元包括：一啟用信號產生單元，其適合於在於其中該週期信號係一第一位準之一狀態中接收到該第二外部信號一第一設定次數或更多次時啟動一啟用信號，且在於其中該週期信號係一第二位準之一狀態中接收到該第二外部信號一第二設定次數或更多次時撤銷啟動該啟用信號；及一儲存單元，其適合於若啟動該啟用信號，則在接收到該作 用命令時儲存該輸入位址。
  5. 如請求項3之記憶體，其中該第二外部信號包括以下各項中之一或多者：該作用命令、一預充電命令、一寫入命令、一讀取命令、一再新命令、該輸入位址及資料。
  6. 如請求項1之記憶體，其中：該第一外部信號係該作用命令；且該位址儲存單元使用第一及第二計數信號判定儲存該輸入位址之一時間，其中該等第一及第二計數信號包括以下各項中之一或多者：該作用命令、一預充電命令、一寫入命令、一讀取命令、一再新命令、該輸入位址、資料及以一設定循環振盪之一週期信號。
  7. 如請求項6之記憶體，其中該位址儲存單元包括：一第一計數資訊產生單元，其適合於藉由計數該第一計數信號而產生一第一計數資訊；一第二計數資訊產生單元，其適合於藉由計數該第二計數信號而產生一第二計數資訊；及一儲存單元，其適合於若該第一計數資訊與該第二計數資訊具有對應值，則在接收到該作用命令時儲存該輸入位址。
  8. 如請求項6之記憶體，其中該第一計數資訊具有一偏移值或包含複數個位元，該複數個位元之一部分係固定的，且該第二計數資訊在儲存該輸入位址時重設為一初始值。
  9. 如請求項6之記憶體，其進一步包括：一位址計數單元，其適合於產生回應於該再新命令而變化之一計數位址，其中該位址儲存單元回應於該作用命令而產生一計數資訊， 且若該計數位址與該計數資訊具有對應值，則在接收到該作用命令時儲存該輸入位址；且該控制單元回應於該再新命令而再新對應於該計數位址之一字線。
  10. 如請求項1之記憶體，其中該第一外部信號係該作用命令，且該位址儲存單元包括：一隨機數產生單元，其適合於回應於該作用命令而產生一隨機數；及一儲存單元，其適合於若自該隨機數產生單元產生之該隨機數與一設定值相同，則回應於該作用命令而儲存該輸入位址。
  11. 如請求項1之記憶體，其中該控制單元產生毗鄰於對應於儲存於該位址儲存單元中之該位址之一字線之一或多個字線之位址。
  12. 如請求項1之記憶體，其中該控制單元回應於週期性地接收之一再新命令而依序再新該複數個字線，但在接收到該再新命令一設定次數時再新該一或多個目標字線。
  13. 如請求項1之記憶體，其中該控制單元回應於週期性地接收之一再新命令而依序再新該複數個字線，但在於將該輸入位址儲存於該位址儲存單元中之後接收到該再新命令時再新該一或多個目標字線。
  14. 如請求項1之記憶體，其中該控制單元回應於週期性地接收之一再新命令而依序再新該複數個字線，但在接收到一目標再新命令時再新該一或多個目標字線。
  15. 一種用於儲存輸入至一記憶體之一位址之位址儲存電路，其包括：一週期信號產生單元，其適合於產生以一設定循環振盪之一週期信號； 一啟用信號產生單元，其適合於在於其中該週期信號係一第一位準之一狀態中自該記憶體之一外部接收到一外部信號一第一設定次數或更多次時啟動一啟用信號，且在於其中該週期信號係一第二位準之一狀態中接收到該外部信號一第二設定次數或更多次時撤銷啟動該啟用信號；及一儲存單元，其適合於在於其中啟動該啟用信號之一狀態中將一作用命令輸入至該記憶體時儲存對應於該作用命令之一位址。
  16. 如請求項15之位址儲存電路，其中該外部信號包括以下各項中之一或多者：該作用命令、一預充電命令、一寫入命令、一讀取命令、一再新命令、該位址及資料。
  17. 如請求項15之位址儲存電路，其中該週期信號產生單元包括一振盪器。
  18. 如請求項15之位址儲存電路，其中該啟用信號產生單元包括：一第一信號產生單元，其適合於回應於該週期信號及該外部信號而產生一預啟用信號；及一第二信號產生單元，其適合於藉由回應於該外部信號將該預啟用信號移位而產生該啟用信號。
  19. 一種用於儲存輸入至一記憶體之一位址之位址儲存電路，其包括：一第一計數資訊產生單元，其適合於藉由回應於一第一計數信號執行一計數操作而產生一第一計數資訊；一第二計數資訊產生單元，其適合於藉由回應於一第二計數信號執行一計數操作而產生一第二計數資訊；及一儲存單元，其適合於若該第一計數資訊與該第二計數資訊具有對應值，則在接收到一作用命令時儲存對應於該作用命令 之一位址，其中該第一計數信號及該第二計數信號中之每一者包括以下各項中之一或多者：該作用命令、一預充電命令、一寫入命令、一讀取命令、一再新命令、一位址、資料及以一設定循環振盪之一週期信號。
  20. 如請求項19之位址儲存電路，其中該第一計數資訊產生單元使該第一計數資訊具有一偏移值或使該第一計數資訊之複數個位元之一部分具有一固定值。
  21. 如請求項19之位址儲存電路，其中：該第一計數資訊產生單元在該第一計數資訊具有一設定值時將該第一計數資訊重設為一初始值；且該第二計數資訊產生單元在儲存該輸入位址時將該第二計數資訊重設為一初始值。
  22. 如請求項19之位址儲存電路，其中：該第一計數信號係該再新命令；且該第二計數信號係該作用命令。
  23. 一種記憶體系統，其包括：一記憶體，其具有：複數個字線，一或多個記憶體胞元耦合至該複數個字線，一位址儲存單元，其用於在一隨機時間儲存對應於一作用命令之一輸入位址，及一目標位址產生單元，其適合於藉由將一設定值加入該位址儲存單元中所儲存之一位址或自該位址儲存單元中所儲存之該位址減去該設定值而產生一目標位址，且該位址儲存單元適合於回應於該作用命令而啟動該複數個字線中之對應於該輸入位址之一字線並在執行一再新操作時再新對應於該目標位址之一或多個目標字線；及一記憶體控制器，其適合於施加用於控制該記憶體之一操作 之複數個控制信號，該等控制信號包括該作用命令、一預充電命令、一寫入命令、一讀取命令、一再新命令、該輸入位址及資料。
  24. 如請求項23之記憶體系統，其中該位址儲存單元使用以一設定循環振盪之一週期信號及自該記憶體控制器接收之該複數個控制信號中之一或多者判定儲存該輸入位址之一時間點。
  25. 如請求項23之記憶體系統，其中若一第一計數資訊與一第二計數資訊具有對應值，則該位址儲存單元在接收到該作用命令時儲存該輸入位址，其中該第一計數資訊對應於回應於一第一計數信號而執行之一計數操作之一結果，該第一計數信號包括該複數個控制信號及以一第一設定循環振盪之一第一週期信號中之一或多者，且其中該第二計數資訊對應於回應於一第二計數信號而執行之一計數操作之一結果，該第二計數信號包括該複數個控制信號及以一第二設定循環振盪之一第二週期信號中之一或多者。
  26. 如請求項23之記憶體系統，其中該記憶體回應於週期性地接收之該再新命令而依序再新該複數個字線，但在接收到該再新命令一設定次數時再新該一或多個目標字線。
  27. 如請求項23之記憶體系統，其中該記憶體回應於週期性地接收之該再新命令而依序再新該複數個字線，但在於將該位址儲存於該位址儲存單元中之後接收到該再新命令時再新該一或多個目標字線。
  28. 如請求項23之記憶體系統，其中：該記憶體控制器將一目標再新命令輸入至該記憶體；且該記憶體回應於週期性地接收之該再新命令而依序再新該複數個字線，但回應於該目標再新命令而再新該一或多個目標字線。
  29. 如請求項23之記憶體系統，其中該一或多個目標字線包括對應於儲存於該位址儲存單元中之該位址之一或多個字線及毗鄰於對應於儲存於該位址儲存單元中之該位址之該字線之一或多個字線。
TW103120378A 2013-12-11 2014-06-12 位址儲存電路及包含其之記憶體及記憶體系統 TWI632559B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130154058A KR102182381B1 (ko) 2013-12-11 2013-12-11 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
??10-2013-0154058 2013-12-11

Publications (2)

Publication Number Publication Date
TW201523631A TW201523631A (zh) 2015-06-16
TWI632559B true TWI632559B (zh) 2018-08-11

Family

ID=53271840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120378A TWI632559B (zh) 2013-12-11 2014-06-12 位址儲存電路及包含其之記憶體及記憶體系統

Country Status (4)

Country Link
US (1) US9514798B2 (zh)
KR (1) KR102182381B1 (zh)
CN (1) CN104715789B (zh)
TW (1) TWI632559B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089532B1 (ko) * 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
US9734888B2 (en) * 2013-12-11 2017-08-15 SK Hynix Inc. Address storage circuit and memory and memory system including the same
KR102318561B1 (ko) 2014-08-19 2021-11-01 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10141042B1 (en) * 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
KR102312178B1 (ko) * 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102606873B1 (ko) * 2018-04-30 2023-11-29 에스케이하이닉스 주식회사 리프레시 동작을 제어하기 위한 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN110660426A (zh) * 2018-06-28 2020-01-07 华邦电子股份有限公司 存储器装置及其刷新方法
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
CN112837729A (zh) * 2019-11-25 2021-05-25 补丁科技股份有限公司 在存储器模块中累积且存储字线的存取次数的方法及设备
CN112927735A (zh) * 2019-12-06 2021-06-08 爱思开海力士有限公司 存储器和存储系统
US10916293B1 (en) * 2020-01-21 2021-02-09 Elite Semiconductor Memory Technology Inc. Target row refresh mechanism capable of effectively determining target row address to effectively mitigate row hammer errors without using counter circuit
KR20210103746A (ko) * 2020-02-14 2021-08-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR20210158582A (ko) * 2020-06-24 2021-12-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120052565A (ko) * 2010-11-16 2012-05-24 에스케이하이닉스 주식회사 코드 어드레스 래치회로
KR20120086951A (ko) * 2011-01-27 2012-08-06 에스케이하이닉스 주식회사 리프레쉬회로
US20120327734A1 (en) * 2011-06-27 2012-12-27 Fujitsu Semiconductor Limited Semiconductor memory, system, and method of operating semiconductor memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002008370A (ja) * 2000-06-21 2002-01-11 Mitsubishi Electric Corp 半導体記憶装置
JP2004310879A (ja) * 2003-04-04 2004-11-04 Renesas Technology Corp 半導体記憶装置
CN100452239C (zh) * 2003-04-24 2009-01-14 富士通微电子株式会社 半导体存储器
US7236416B2 (en) * 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
JP2009187641A (ja) * 2008-02-08 2009-08-20 Elpida Memory Inc 半導体記憶装置及びその制御方法、並びに不良アドレスの救済可否判定方法
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
KR20130009591A (ko) 2011-07-15 2013-01-23 삼성전자주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR102122892B1 (ko) 2013-09-25 2020-06-15 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9734888B2 (en) * 2013-12-11 2017-08-15 SK Hynix Inc. Address storage circuit and memory and memory system including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120052565A (ko) * 2010-11-16 2012-05-24 에스케이하이닉스 주식회사 코드 어드레스 래치회로
KR20120086951A (ko) * 2011-01-27 2012-08-06 에스케이하이닉스 주식회사 리프레쉬회로
US20120327734A1 (en) * 2011-06-27 2012-12-27 Fujitsu Semiconductor Limited Semiconductor memory, system, and method of operating semiconductor memory

Also Published As

Publication number Publication date
CN104715789A (zh) 2015-06-17
US20150162066A1 (en) 2015-06-11
TW201523631A (zh) 2015-06-16
US9514798B2 (en) 2016-12-06
KR20150068164A (ko) 2015-06-19
CN104715789B (zh) 2019-06-25
KR102182381B1 (ko) 2020-11-24

Similar Documents

Publication Publication Date Title
TWI632559B (zh) 位址儲存電路及包含其之記憶體及記憶體系統
TWI762366B (zh) 半導體記憶體裝置
KR102469065B1 (ko) 메모리 장치
US9734888B2 (en) Address storage circuit and memory and memory system including the same
TWI646532B (zh) 記憶體裝置
CN105845170B (zh) 存储器件及包括其的存储系统
KR102432701B1 (ko) 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US20180061476A1 (en) Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
TWI615855B (zh) 位址偵測電路及具有該位址偵測電路之記憶體裝置
KR102118520B1 (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
TWI731783B (zh) 半導體記憶裝置