TWI625725B - 對用於寫入操作的電阻隨機存取記憶體(ｒｒａｍ) 陣列進行配置 - Google Patents

對用於寫入操作的電阻隨機存取記憶體(ｒｒａｍ) 陣列進行配置 Download PDF

Info

Publication number
TWI625725B
TWI625725B TW102137127A TW102137127A TWI625725B TW I625725 B TWI625725 B TW I625725B TW 102137127 A TW102137127 A TW 102137127A TW 102137127 A TW102137127 A TW 102137127A TW I625725 B TWI625725 B TW I625725B
Authority
TW
Taiwan
Prior art keywords
terminal
random access
access memory
resistive
memory cell
Prior art date
Application number
TW102137127A
Other languages
English (en)
Other versions
TW201432688A (zh
Inventor
潘塔司 蘇塔亞
艾伯特 吳
常潤滋
溫士頓 李
彼得 李
Original Assignee
馬維爾國際貿易有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 馬維爾國際貿易有限公司 filed Critical 馬維爾國際貿易有限公司
Publication of TW201432688A publication Critical patent/TW201432688A/zh
Application granted granted Critical
Publication of TWI625725B publication Critical patent/TWI625725B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種系統，包括電阻隨機存取記憶體單元和驅動器電路。電阻隨機存取記憶體單元包括電阻元件和切換元件，並且具有連接到位線的第一端子和連接到字線的第二端子。驅動器電路被配置用於響應於使用字線來選擇電阻隨機存取記憶體單元，向位線施加第一極性的第一電壓以通過使電流在第一方向上流經電阻元件來將電阻隨機存取記憶體單元程式設計為第一狀態，並且向位線施加第二極性的第二電壓以通過使電流在第二方向上流經電阻元件來將電阻隨機存取記憶體單元程式設計為第二狀態。

Description

對用於寫入操作的電阻隨機存取記憶體(RRAM)陣列進行配置 【相關申請之交叉引用】
本申請要求對2012年10月15日提交的第61/713,986號美國臨時申請的權益。通過引用將以上引用的申請的全部公開內容結合於此。
本公開內容涉及用於配置用於寫入操作的電阻隨機存取記憶體(RRAM)陣列的系統和方法。
這裡提供的背景描述是為了一般地呈現公開內容的背景。當前名義的發明人的工作在這一背景技術章節中所描述該工作的程度上、以及該描述在提交時可能未另外限定為現有技術的方面既未明確地也未暗示地承認為相對於本公開內容的現有技術。
電阻隨機存取記憶體(RRAM)陣列包括在字線和位線的交點佈置的RRAM單元。RRAM單元包括作為電阻元件的絕緣材料。絕緣材料的電阻在電流在一個方向上通過絕緣材料時增加、並且在電流在相反方向上通過絕緣材料時減少。因而，可以通過在一個方向上經過RRAM單元傳遞電流將RRAM單元程式設計為高阻狀態並且通過在相反方向上經過RRAM單元傳遞電流來程式設計為低阻狀態。高阻狀態可以用來表示邏輯高(二進位1)，並且低阻狀態可以用來表示邏輯低(二進位0)，或者反之亦然。
使用相反極性的電流來程式設計為高和低阻狀 態的RRAM單元稱為雙極RRAM單元。備選地，可以通過經過RRAM單元的絕緣材料在相同方向上傳遞兩個不同量值的電流將RRAM單元程式設計為高和低阻狀態。在相同方向上使用兩個不同量值的電流來程式設計為高和低阻狀態的RRAM單元稱為單極RRAM單元。
每個RRAM單元包括切換元件、比如二極體或者電晶體。切換元件與絕緣材料(即電阻元件)串聯連接。使用切換元件。可以在讀取和寫入操作期間選擇和取消選擇RRAM陣列中的RRAM單元。
一種系統包括電阻隨機存取記憶體和驅動器電路。電阻隨機存取記憶體單元包括(i)電阻元件和(ii)切換元件。電阻隨機存取記憶體單元具有(i)第一端子和(ii)第二端子。第一端子連接到位線。並且第二端子連接到字線。驅動器電路被配置用於響應於使用字線來選擇電阻隨機存取記憶體單元，向位線施加第一極性的第一電壓以通過使電流在第一方向上流經電阻元件來將電阻隨機存取記憶體單元程式設計為第一狀態，以及向位線施加第二極性的第二電壓以通過使電流在第二方向上流經電阻元件來將電阻隨機存取記憶體單元程式設計為第二狀態。
在另一特徵中，電阻隨機存取記憶體單元具有第三端子，並且第三端子連接到參考電勢。
在其它特徵中，第二極性與第一極性相反，並且第二方向與第一方向相反。
在另一特徵中，電阻元件串聯連接到切換元件。
在其它特徵中，電阻隨機存取記憶體單元具有連接到參考電勢的第三端子。電阻元件具有(i)第一端子和(ii)第二端子。電阻元件的第一端子連接到電阻隨機存取記憶體 單元的第一端子。切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子。切換元件的第一端子連接到電阻元件的第二端子。切換元件的第二端子連接到電阻隨機存取記憶體單元的第三端子。切換元件的控制端子連接到電阻隨機存取記憶體單元的第二端子。
在其它特徵中，電阻隨機存取記憶體單元具有連接到參考電勢的第三端子。電阻元件具有(i)第一端子和(ii)第二端子。電阻元件的第一端子連接到電阻隨機存取記憶體單元的第三端子。切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子。切換元件的第一端子連接到電阻元件的第二端子，切換元件的第二端子連接到電阻隨機存取記憶體單元的第一端子。切換元件的控制端子連接到電阻隨機存取記憶體單元的第二端子。
在其它特徵中，切換元件包括金屬氧化物半導體場效應電晶體，並且金屬氧化物半導體場效應電晶體的襯底連接到電阻隨機存取記憶體單元的參考電勢。
在其它特徵中，切換元件包括金屬氧化物半導體場效應電晶體，並且該系統還包括：電荷泵，被配置用於響應於驅動器電路向位線施加第二極性的電壓來將金屬氧化物半導體場效應電晶體的襯底充電成第二極性的第三電壓。第三電壓防止在(i)襯底與(ii)金屬氧化物半導體場效應電晶體的第一端子或者第二端子之間的PN接面響應於驅動器電路向位線施加第二極性的電壓而被正向偏置。
在更多其它特徵中，一種系統包括第一電阻隨機存取記憶體單元、第二電阻隨機存取記憶體單元和驅動器電路。沿著第一位線佈置第一電阻隨機存取記憶體單元。第一電阻隨機存取記憶體單元包括(i)第一電阻元件和(ii)第一切換元件。第一電阻隨機存取記憶體單元具有(i)第一端子、(ii)第二端子和(iii)第三端子。第一端子連接到第一 位線。第二端子連接到第一字線。第三端子連接到第二字線。沿著第二位線佈置第二電阻隨機存取記憶體單元。第二電阻隨機存取記憶體單元包括(i)第二電阻元件和(ii)第二切換元件。第二電阻隨機存取記憶體單元具有(i)第一端子、(ii)第二端子和(iii)第三端子。第二電阻隨機存取記憶體單元的第一端子連接到第二位線。第二電阻隨機存取記憶體單元的第二端子連接到第一字線。第二電阻隨機存取記憶體單元的第三端子連接到第二字線。驅動器電路被配置用於：向(i)第一字線、(ii)第二字線、(iii)第一位線和(iv)第二位線施加電壓；通過使電流在第一方向上流經第一電阻元件來將第一電阻隨機存取記憶體單元程式設計為第一狀態；以及通過使電流在第二方向上流經第二電阻元件來將第二電阻隨機存取記憶體單元程式設計為第二狀態。
在其它特徵中，驅動器電路被配置用於向(i)第一字線和(ii)第一位線施加供應電壓、向第二字線施加供應電壓的一半並且向第二位線施加參考電勢。
在其它特徵中，驅動器電路被配置用於向第一字線施加供應電壓；(i)向第二字線施加參考電勢，(ii)向第一位線施加供應電壓，並且(iii)向第二位線施加參考電勢或者使第二位線浮置；以及(i)向第二字線施加供應電壓，(ii)向第一位線施加供應電壓或者使第一位線浮置，並且(iii)向第二位線施加參考電勢。
在其它特徵中，第一電阻元件具有(i)第一端子和(ii)第二端子。第一電阻元件的第一端子連接到第一電阻隨機存取記憶體的第一端子。第一切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子。第一切換元件的第一端子連接到第一電阻元件的第二端子。第一切換元件的第二端子連接到第一電阻隨機存取記憶體單元的第三端子。第一切換元件的控制端子連接到第一電阻隨機存取記憶體單元 的第二端子。
在其它特徵中，第二電阻元件具有(i)第一端子和(ii)第二端子。第二電阻元件的第一端子連接到第二電阻隨機存取記憶體單元的第一端子。第二切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子。第二切換元件的第一端子連接到第二電阻元件的第二端子。第二切換元件的第二端子連接到第二電阻隨機存取記憶體單元的第三端子。第二切換元件的控制端子連接到第二電阻隨機存取記憶體單元的第二端子。
在更多其它特徵中，一種方法包括使用字線來選擇電阻隨機存取記憶體單元。電阻隨機存取記憶體單元包括(i)電阻元件和(ii)切換元件。電阻隨機存取記憶體單元具有(i)第一端子和(ii)第二端子。第一端子連接到位線。第二端子連接到字線。該方法還包括：回應於使用字線來選擇電阻隨機存取記憶體單元，向位線施加第一極性的第一電壓，以通過使電流在第一方向上流經電阻元件來將電阻隨機存取記憶體單元程式設計為第一狀態，並且向位線施加第二極性的第二電壓以通過使電流在第二方向上流經電阻元件來將電阻隨機存取記憶體單元程式設計為第二狀態。
在其它特徵中，電阻隨機存取記憶體單元具有連接到參考電勢的第三端子。電阻元件串聯連接到切換元件。第二極性與第一極性相反。第二方向與第一方向相反。
在其它特徵中，電阻隨機存取記憶體單元具有連接到參考電勢的第三端子。電阻元件具有(i)第一端子和(ii)第二端子。電阻元件的第一端子連接到電阻隨機存取記憶體單元的第一端子。切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子。切換元件的第一端子連接到電阻元件的第二端子。切換元件的第二端子連接到電阻隨機存取記憶體單元的第三端子。切換元件的控制端子連接到電阻隨機存 取記憶體單元的第二端子。
在其它特徵中，電阻隨機存取記憶體單元具有連接到參考電勢的第三端子。電阻元件的第一端子連接到電阻隨機存取記憶體單元的第三端子。切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子。切換元件的第一端子連接到電阻元件的第二端子。切換元件的第二端子連接到電阻隨機存取記憶體單元的第一端子。切換元件的控制端子連接到電阻隨機存取記憶體單元的第二端子。
在其它特徵中，切換元件包括金屬氧化物半導體場效應電晶體，並且金屬氧化物半導體場效應電晶體的襯底連接到電阻隨機存取記憶體單元的參考電勢。
在其它特徵中，切換元件包括金屬氧化物半導體場效應電晶體，並且方法還包括：響應於驅動器電路向位線施加第二極性的電壓來將金屬氧化物半導體場效應電晶體的襯底充電成第二極性的第三電壓。第三電壓防止在(i)襯底與(ii)金屬氧化物半導體場效應電晶體的第一端子或者第二端子之間的PN接面響應於驅動器電路向位線施加第二極性的電壓而被正向偏置。
在更多其它特徵中，一種方法包括：沿著第一位線佈置第一電阻隨機存取記憶體單元；並且沿著第二位線佈置第二電阻隨機存取記憶體單元。第一電阻隨機存取記憶體單元包括(i)第一電阻元件和(ii)第一切換元件。第一電阻隨機存取記憶體單元具有(i)第一端子、(ii)第二端子和(iii)第三端子。第一端子連接到第一位線。第二端子連接到第一字線。第三端子連接到第二字線。第二電阻隨機存取記憶體單元包括(i)第二電阻元件和(ii)第二切換元件。第二電阻隨機存取記憶體單元具有(i)第一端子、(ii)第二端子和(iii)第三端子。第二電阻隨機存取記憶體單元的第一端子連接到第二位線。第二電阻隨機存取記憶體單元的第 二端子連接到第一字線。第二電阻隨機存取記憶體單元的第三端子連接到第二字線。該方法還包括向(i)第一字線、(ii)第二字線、(iii)第一位線和(iv)第二位線施加電壓。該方法還包括通過使電流在第一方向上流經第一電阻元件來將第一電阻隨機存取記憶體單元程式設計為第一狀態。該方法還包括通過使電流在第二方向上流經第二電阻元件來將第二電阻隨機存取記憶體單元程式設計為第二狀態。
在其它特徵中，該非非包括：向(i)第一字線和(ii)第一位線施加供應電壓；向第二字線施加供應電壓的一半；並且向第二位線施加參考電勢。
在其它特徵中，該方法包括：向第一字線施加供應電壓；(i)向第二字線施加參考電勢，(ii)向第一位線施加供應電壓，並且(iii)向第二位線施加參考電勢或者使第二位線浮置；並且(i)向第二字線施加供應電壓，(ii)向第一位線施加供應電壓並且使第一位線浮置，並且(iii)向第二位線施加參考電勢。
在其它特徵中，第一電阻元件具有(i)第一端子和(ii)第二端子。第一電阻元件的第一端子連接到第一電阻隨機存取記憶體單元的第一端子。第一切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子。第一切換元件的第一端子連接到第一電阻元件的第二端子。第一切換元件的第二端子連接到第一電阻隨機存取記憶體單元的第三端子。第一切換元件的控制端子連接到第一電阻隨機存取記憶體單元的第二端子。
在其它特徵中，第二電阻元件具有(i)第一端子和(ii)第二端子。第二電阻元件的第一端子連接到第二電阻隨機存取記憶體單元的第一端子。第二切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子。第二切換元件的第一端子連接到第二電阻元件的第二端子。第二切換元件 的第二端子連接到第二電阻隨機存取記憶體單元的第三端子。第二切換元件的控制端子連接到第二電阻隨機存取記憶體單元的第二端子。
本公開內容的更多適用領域將根據具體實施方式、請求項書和附圖而變得清楚。具體實施方式和特定示例旨在於僅舉例說明而並非旨在於限制公開內容的範圍。
[本發明]
100‧‧‧記憶體積體電路
102‧‧‧記憶體陣列
104‧‧‧讀/寫電路
106‧‧‧主機介面
108‧‧‧字線(WL)/位線(BL)選擇器
110‧‧‧驅動器電路
112‧‧‧寫電路
114‧‧‧電壓/電流(V/I)生成器
116‧‧‧感測放大器
118‧‧‧讀電路
120‧‧‧電阻記憶體單元
120-1‧‧‧電阻記憶體單元
120-2‧‧‧電阻記憶體單元
120-3‧‧‧電阻記憶體單元
120-4‧‧‧電阻記憶體單元
122‧‧‧電阻元件
124‧‧‧切換元件
150‧‧‧電阻記憶體單元
150-1‧‧‧電阻記憶體單元
150-2‧‧‧電阻記憶體單元
150-3‧‧‧電阻記憶體單元
150-4‧‧‧電阻記憶體單元
151‧‧‧電阻記憶體單元
152‧‧‧電阻元件
154‧‧‧切換元件
200‧‧‧方法
202、204、206、208‧‧‧步驟
250‧‧‧方法
252、254‧‧‧步驟
300‧‧‧方法
302、304‧‧‧步驟
BLN‧‧‧位線
BLN[0]‧‧‧位線
BLN[1]‧‧‧位線
BLP‧‧‧位線
BLP[0]‧‧‧位線
BLP[1]‧‧‧位線
WL‧‧‧字線
WL[0]‧‧‧字線
WL[1]‧‧‧字線
WLA[0]‧‧‧字線
WLA[1]‧‧‧字線
WLB[0]‧‧‧字線
WLB[1]‧‧‧字線
圖1A是包括電阻隨機存取記憶體(RRAM)單元的記憶體積體電路(IC)的功能框圖。
圖1B是圖1A的記憶體IC的具體功能框圖。
圖1C是RRAM單元的示意圖。
圖2A是三信號RRAM單元的示意圖。
圖2B是兩信號RRAM單元的示意圖。
圖3是2×2 RRAM單元陣列，其中字線代表RRAM單元行，並且位線對代表RRAM單元列。
圖4是2×2 RRAM單元陣列，其中字線對代表RRAM單元行，並且單個位線代表RRAM單元列。
圖5是用於配置兩信號RRAM單元並且向兩信號RRAM單元寫入的方法的流程圖。
圖6是用於向RRAM單元寫入的方法的流程圖，其中每個RRAM單元連接到字線對和單個位線，並且其中向第一字線施加供應電壓VDD，並且向第二字線施加電壓VDD/2。
圖7是用於向RRAM單元寫入的方法的流程圖，其中每個RRAM單元連接到字線對和單個位線，並且其中使用2步驟寫入過程而不是使用電壓VDD/2。
在附圖中，標號可以用來標識相似和/或相同元件。
圖1A示出記憶體積體電路(IC)100。記憶體IC 100包括記憶體陣列102、讀/寫電路104和主機介面106。記憶體陣列102包括多個電阻隨機存取記憶體(RRAM)單元(下文稱為電阻記憶體單元)。記憶體陣列102包括多個字線和多個位線。位線可以與字線垂直。在字線和位線的交點佈置電阻記憶體單元。讀/寫電路104從電阻記憶體單元讀取資料並且向電阻記憶體單元寫入資料。主機介面106將記憶體IC 100對接到主機。
主機介面106從主機接收讀取/寫入命令並且向讀/寫電路104輸出讀取/寫入命令。響應於讀取命令，讀/寫電路104從記憶體陣列102中的電阻記憶體單元讀取資料並且向主機介面106輸出讀取的資料。主機介面106向主機轉發讀取的資料。回應於寫入命令。讀/寫電路104向記憶體陣列102中的電阻記憶體單元寫入資料。
圖1B進一步具體示出記憶體IC 100的讀/寫電路104。讀/寫電路104包括字線(WL)位線(BL)選擇器108、驅動器電路110、寫電路112、電壓/電流(V/I)生成器114、多個感測放大器116和讀電路118。在主機介面106接收寫入命令時，主機介面106輸出記憶體陣列102中的其中需要寫入資料的記憶體單元的一個或者多個位址並且向寫電路112寫入將在記憶體單元中寫入的資料。基於記憶體單元的一個或 者多個位址，WL/BL選擇器108選擇適當字線以選擇用於寫入資料的記憶體單元。驅動器電路110從寫電路112接收資料。基於資料，驅動器電路110選擇V/I生成器114生成的一個或者多個電壓(和/或電流)並且向選擇的字線和位線施加一個或者多個電壓(和/或電流)並且向選擇的記憶體單元寫入資料。
在主機介面106接收到讀取命令時，主機介面106輸出記憶體陣列102中的需要從其讀取資料的記憶體單元的一個或者多個位址。基於記憶體單元的一個或者多個位址，WL/BL選擇器108選擇適當字線以選擇將從其讀取資料的記憶體單元。驅動器電路110選擇V/I生成器114生成的一個或者多個電壓(和/或電流)並且向選擇的字線和位線施加一個或者多個電壓(和/或電流)。感測放大器116感測位線上的電壓(或者經過位線的電流)並且感測選擇的記憶體單元的狀態(即讀取在選擇的記憶體單元中存儲的資料)。讀電路118讀取感測放大器116感測的資料並且向主機介面106輸出讀取的資料。
圖1C示出記憶體陣列102的電阻記憶體單元120的示例。所示電阻記憶體單元120是雙極電阻記憶體單元。電阻記憶體單元120包括電阻元件122和切換元件124。電阻元件122和切換元件124串聯連接。僅為舉例，切換元件124包括金屬氧化物半導體場效應電晶體(MOSFET)。切換元件124的柵極連接到字線。電阻元件122的第一端子連接到正位線(BLP)。電阻元件122的第二端子連接到切換元件124的第一端子(例如MOSFET的漏極)。切換元件124的第二端子(例如MOSFET的源極)連接到負位線(BLN)。
使用字線來選擇電阻記憶體單元120。可以將電阻記憶體單元120程式設計為第一狀態(例如高阻狀態)或者第二狀態(例如低阻狀態)。例如可以通過經過電阻元件122 在第一方向上(例如從BLP向BLN)傳遞電流將電阻記憶體單元120程式設計為第一狀態，或者通過在第二方向上向電阻元件122(例如從BLN向BLP)傳遞電流來程式設計為第二狀態。因而除了字線之外，BLP和BLN二者連接到讀/寫電路104。MOSFET的體正常連接到參考電勢(例如VSS)。因此，電阻記憶體單元120是3信號雙極RRAM記憶體單元。
圖2A示出根據本公開內容的2信號雙極RRAM記憶體單元150(下文稱為電阻記憶體單元150)。電阻記憶體單元150僅需用於寫入操作的兩個信號：WL和BLP(或者如果MOSFET是PMOSFET則為BLN)。電阻記憶體單元150因此僅有兩個有源端子：WL和BLP。電阻記憶體單元150無需用於寫入操作的第三信號(即如果MOSFET如圖所示為NMOSFET則為BLN，或者如果MOSFET是PMOSFET則為BLP)。因而電阻記憶體單元150的第三端子連接到參考電勢(例如VSS)並且是記憶體陣列中的所有電阻記憶體單元公共的。
在圖2A中所示示例中，電阻記憶體單元150包括電阻元件152和切換元件154，該切換元件是NMOSFET。為了向電阻記憶體單元150寫入，WL/BL選擇器108選擇連接到電阻記憶體單元150的柵極(和沿著字線的多個電阻記憶體單元的柵極)的字線。為了在電阻記憶體單元150中寫入第一狀態，驅動器電路110向位線BLP施加V/I生成器114生成的第一電壓。第一電壓相對於參考電勢VSS為正。因而第一電流在第一方向上流經電阻元件152。第一方向是從電阻記憶體單元150的連接到位線BLP的第一端子到電阻記憶體單元150的連接到參考電勢VSS的第三端子。
為了在電阻記憶體單元150中寫入第二狀態，驅動器電路110向位線BLP施加V/I生成器114生成的第二電壓。第二電壓相對於參考電勢VSS為負。因而第二電流在第二 方向上流經電阻元件152。第二方向是從電阻記憶體單元150的連接到參考電勢VSS的第三端子到電阻記憶體單元150的連接到位線BLP的第一端子。
由於MOSFET的體正常連接到參考電勢VSS，所以存在對可以在NMOSFET的P型體與N型漏極/源極之間的寄生PN接面接通並且干擾寫入操作之前使位線BLP為負多少的限制。如果特定RRAM製作過程的寫入操作需要足以接通PN接面的高電壓，則可以使NMOSFET的體為負(或者如果使用PMOSFET則為正)而不是將體連接到參考電勢VSS。例如V/I生成器114可以包括電荷泵，該電荷泵向NMOSFET的襯底中泵入電荷以使NMOSFET的體為負(或者如果使用PMOSFET則為正)。以這一方式，可以根據用作切換元件154的MOSFET類型使用字線和兩個位線BLP或者BLN中的僅一個位線來對電阻記憶體單元150程式設計。
圖2B示出電阻記憶體單元151，在該電阻記憶體單元中，位線(例如BLP)和參考電勢VSS的連接相對於圖2A中所示電阻記憶體單元150反向。參照圖2A提供的所有其它描述同樣適用於圖2B、因此被省略以避免重複。
圖3示出記憶體陣列的示例，該記憶體陣列包括沿著兩個字線和兩對位線佈置的兩行和兩列電阻記憶體單元。位線對用來向沿著字線的電阻記憶體單元寫入。字線WL[1：0]代表行，並且位線對BLP/BLN代表列。
例如沿著字線WL0(第一行)以及位線對[BLN0，BLP0](第一列)和[BLN1，BLP1](第二列)佈置電阻記憶體單元120-1和120-2。沿著字線WL1(第二行)以及位線對[BLN0，BLP0](第一列)和[BLN1，BLP1](第二列)佈置電阻記憶體單元120-3和120-4。
可以使用連接到在選擇的字線WLn上的一個或者多個電阻記憶體單元120-n的位線對將一個或者多個電阻 記憶體單元120-n程式設計為不同狀態。例如沿著字線WL0，可以將電阻記憶體單元120-1程式設計為第一狀態，並且可以將電阻記憶體單元120-2程式設計為第二狀態，其中第二狀態與第一狀態相反。選擇字線WL0，並且向選擇的字線WL0施加供應電壓VDD。將所有其它未選擇的字線設置成參考電勢VSS。然後向連接到電阻記憶體單元120-1和120-2的位線施加以下電壓。BLN0=VSS，BLP0=VDD；並且BLN1=VDD，並且BLP1=VSS。
由於BLN0=VSS並且BLP0=VDD，所以電流在第一方向上(從BLP0向BLN0)流經電阻記憶體單元120-1，並且將電阻記憶體單元120-1程式設計為第一狀態。由於BLN1=VDD並且BLP1=VSS，所以電流在第二方向上(從BLN0向BLP1)流經電阻記憶體單元120-2，其中第二方向與第一方向相反，並且將電阻記憶體單元120-2程式設計為第二狀態。
圖4示出根據本公開內容的記憶體陣列的示例，該記憶體陣列包括沿著兩對字線和兩個位線佈置的兩行和兩列電阻記憶體單元。字線對用來向沿著行的電阻記憶體單元寫入。第一對字線[WLA0，WLB0]代表第一行，並且第二對字線[WLA1，WLB1]代表第二行。位線BLP0代表第一列，並且位線BLP1代表第二列。
例如沿著第一對字線[WLA0，WLB0](第一行)以及位線BLP0和BLP1(兩列)佈置電阻記憶體單元150-1和150-2，，並且沿著第二對字線(WLA1，WLB1)(第二行)以及位線BLP0和BLP1(兩列)佈置電阻記憶體單元150-3和150-4。
可以使用連接到在選擇的字線對上的一個或者多個電阻記憶體單元150-n的位線將一個或者多個電阻記憶體單元150-n程式設計為不同狀態。例如可以用兩種方式之一將電阻記憶體單元150-1程式設計為第一狀態並且可以將電 阻記憶體單元150-2程式設計為第二狀態，其中第二狀態與第一狀態相反。
在第一方式中，WL/BL選擇器108選擇第一對字線[WLA0，WLB0]。驅動器電路110選擇V/I生成器114生成的供應電壓VDD並且向字線WLA0施加供應電壓VDD並且向字線WLB0施加電壓VDD/2。將所有其它未選擇的字線對設置成參考電勢VSS。然後向連接到電阻記憶體單元150-1和150-2的位線施加以下電壓：BLP0=VDD並且BLP1=VSS。
由於將WLA0和BLP0設置成VDD並且將WLB0設置成VDD/2，所以電流在第一方向上(從BLP0向WLB0)流經電阻記憶體單元150-1，並且將電阻記憶體單元150-1程式設計為第一狀態。由於BLP1=VSS，所以電流在第二方向上(從WLA1向BLP1)流經電阻記憶體單元150-2，其中第二方向與第一方向相反，並且將電阻記憶體單元150-2程式設計為第二狀態。
在第二方式中，可以如下使用寫入過程來避免使用電壓VDD/2。WL/BL選擇器108選擇字線WLA0。驅動器電路110選擇V/I生成器114生成的供應電壓VDD並且向字線WLA0施加供應電壓VDD。驅動器電路110選擇V/I生成器114生成的以下電壓並且向字線WLB0以及連接到電阻記憶體單元150-1和150-2的位線如下施加它們。WLB0=VSS，BLP0=VDD，並且BLP1=VSS或者無連接(浮置)。驅動器電路110選擇V/I生成器114生成的以下電壓，並且向字線WLB0以及連接到電阻記憶體單元150-1和150-2的位線如下施加它們。WLB0=VDD，BLP0=VDD或者無連接(浮置)，並且BLP1=VSS。
由於將WLA0設置成VDD並且將WLB0設置成VSS，由於將BLP0設置成VDD，並且將BLP1設置成VSS或者無連接(浮置)，所以電流在第一方向上(從BLP0向WLB0)流經電阻記憶體單元150-1，並且將電阻記憶體單元150-1程式 設計為第一狀態。由於將BLP1設置成VSS或者無連接(浮置)，所以無電流路徑存在用於電流流經電阻記憶體單元150-2。
由於將WLA0和WLB0設置成VDD，所以將BLP0設置成VDD或者無連接(浮置)，並且由於將BLP1設置成VSS，所以電流在第二方向上(從WLA0向BLP1)流經電阻記憶體單元150-2，其中第二方向與第一方向相反，並且將電阻記憶體單元150-2程式設計為第二狀態。由於將WLA0和WLB0設置成VDD並且將BLP0設置成VDD或者無連接(浮置)，所以無電流存在用於電流流經電阻記憶體單元150-1。
圖5示出根據本公開內容的用於配置用於寫入操作的電阻記憶體單元的方法200。在202，電阻記憶體單元的切換元件連接到字線，電阻記憶體單元的第一端子根據電阻記憶體單元的切換元件是否包括NMOSFET或者PMOSFET而連接到位線BLP或者BLN，並且電阻記憶體單元的第二端子連接到參考電勢VSS。在204，控制向第一端子施加第一電壓(例如如果切換元件是NMOSFET則向位線BLP施加相對於參考電壓VSS的正電壓)以向電阻記憶體單元中寫入第一狀態。在206，控制向第一端子施加第二電壓(例如如果切換元件是NMOSFET則向位線BLP施加相對於參考電壓VSS的負電壓)以向電阻記憶體單元中寫入第二狀態，其中第二狀態與第一狀態相反。在208，如果第二電壓需要更高，則為了避免來自切換電晶體的寄生PN接面的干擾，控制向切換電晶體的襯底中泵入電荷以根據切換元件是否包括NMOSFET或者PMOSFET而使體為負或者正。
圖6示出根據本公開內容的用於配置用於寫入操作的電阻記憶體單元行和列的方法250。在252，在例如四個電阻記憶體單元的2×2陣列中，在第一行中，第一和第二電阻記憶體單元的切換電晶體的柵極和源極端子(即第一和第二端子)連接到字線WLA0和WLB0。第一和第二電阻記憶 體單元的第三端子分別連接到位線BLP0和BLP1。在第二行中，第三和第四電阻記憶體單元的切換電晶體(即第一和第二端子)的柵極和源極端子連接到字線WLA1和WLB1。第三和第四電阻記憶體單元的第三端子分別連接到位線BLP0和BLP1。
在254，為了同時向位於行0/列0的第一單元中寫入一個狀態並且向位於行0/列1的第二單元中寫入相反狀態，控制通過向字線WLA0施加供應電壓VDD並且向字線WLB0施加VDD/2來接通行0。控制通過將所有其它行的字線設置成參考電壓VSS來取消選擇其它行。控制向位線BLP0施加供應電壓VDD並且向位線BLP1施加參考電壓VSS。因而，電流在一個方向上流經第一電阻記憶體單元以在第一電阻記憶體單元中寫入第一狀態，並且電流在相反方向上流經第二電阻記憶體單元以向第二電阻記憶體單元中寫入與第一狀態相反的第二狀態。
圖7示出根據本公開內容的用於配置用於寫入操作的電阻記憶體單元行和列的方法300。在302，在例如四個電阻記憶體單元的2×2陣列中，第一電阻記憶體單元和第二電阻記憶體單元的切換電晶體的柵極和源極端子(即第一端子和第二端子)連接到字線WLA0和WLB0。第一電阻記憶體單元和第二電阻記憶體單元的第三端子分別連接到位線BLP0和BLP1。在第二行中，第三電阻記憶體單元和第四電阻記憶體單元的切換電晶體(即第一端子和第二端子)的柵極和源極端子連接到字線WLA1和WLB1。第三電阻記憶體單元和第四電阻記憶體單元的第三端子分別連接到位線BLP0和BLP1。
在304，為了向位於行0/列0的第一單元中寫入一個狀態並且向位於行0/列1的第二單元中寫入相反狀態，控制通過向字線WLA0施加供應電壓VDD接通行0。控制通過 將所有其它行的字線設置成參考電壓VSS來取消選擇其它行。控制向字線WLB0施加參考電壓VSS、向位線BLP0施加供應電壓VDD並且向位線BLP1施加參考電壓VSS(或者使位線BLP1浮置)。控制向字線WLB0施加供應電壓VDD、向位線BLP0施加供應電壓VDD(或者使位線BLP0浮置)並且向位線BLP1施加參考電壓VSS。因而，電流在一個方向上流經第一電阻記憶體單元以在第一電阻記憶體單元中寫入第一狀態，並且電流在相反方向上流經第二電阻記憶體單元以向第二電阻記憶體單元中寫入與第一狀態相反的第二狀態。
前文描述在性質上僅為示例並且絕非旨在於限制公開內容、它的應用或者使用。可以用多種形式實施公開內容的廣義教導。因此，儘管本公開內容包括具體示例，但是不應這樣限制公開內容的範圍，因為許多修改將在研讀附圖、說明書和所附請求項書時變得清楚。如這裡所用，應當理解短語A、B和C中的至少一個意味著使用非排斥邏輯或者的邏輯(A或者B或者C)。應當理解，可以按照不同順序(或者並行地)執行方法內的一個或者多個步驟而不改變本公開內容的原理。

Claims (23)

  1. 一種系統，對用於寫入操作的電阻隨機存取記憶體(RRAM)陣列進行配置，該系統包括：電阻隨機存取記憶體單元，包括(i)電阻元件和(ii)切換元件，其中所述切換元件包括金屬氧化物半導體場效應電晶體，其中所述金屬氧化物半導體場效應電晶體的襯底連接到所述電阻隨機存取記憶體單元的參考電勢，其中所述電阻隨機存取記憶體單元具有(i)第一端子和(ii)第二端子，其中所述第一端子連接到位線，並且其中所述第二端子連接到字線；以及驅動器電路，被配置用於響應於使用所述字線來選擇所述電阻隨機存取記憶體單元：向所述位線施加第一極性的第一電壓以通過使電流在第一方向上流經所述電阻元件來將所述電阻隨機存取記憶體單元程式設計為第一狀態，以及向所述位線施加第二極性的第二電壓以通過使電流在第二方向上流經所述電阻元件來將所述電阻隨機存取記憶體單元程式設計為第二狀態。
  2. 根據請求項1所述的系統，其中所述電阻隨機存取記憶體單元具有第三端子，並且其中所述第三端子連接到所述參考電勢。
  3. 根據請求項1所述的系統，其中所述第二極性與所述第一極性相反，並且其中所述第二方向與所述第一方向相反。
  4. 根據請求項1所述的系統，其中所述電阻元件串聯連接到所述切換元件。
  5. 根據請求項1所述的系統，其中：所述電阻隨機存取記憶體單元具有連接到所述參考電勢的第三端子；所述電阻元件具有(i)第一端子和(ii)第二端子，並且其中所述電阻元件的所述第一端子連接到所述電阻隨機存取記憶體單元的所述第一端子；並且所述切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子，其中所述切換元件的所述第一端子連接到所述電阻元件的所述第二端子，其中所述切換元件的所述第二端子連接到所述電阻隨機存取記憶體單元的所述第三端子，並且其中所述切換元件的所述控制端子連接到所述電阻隨機存取記憶體單元的所述第二端子。
  6. 根據請求項1所述的系統，其中：所述電阻隨機存取記憶體單元具有連接到所述參考電勢的第三端子；所述電阻元件具有(i)第一端子和(ii)第二端子，並且其中所述電阻元件的所述第一端子連接到所述電阻隨機存取記憶體單元的所述第三端子；並且所述切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子，其中所述切換元件的所述第一端子連接到所述電阻元件的所述第二端子，其中所述切換元件的所述第二端子 連接到所述電阻隨機存取記憶體單元的所述第一端子，並且其中所述切換元件的所述控制端子連接到所述電阻隨機存取記憶體單元的所述第二端子。
  7. 一種系統，對用於寫入操作的電阻隨機存取記憶體(RRAM)陣列進行配置，該系統包括：電阻隨機存取記憶體單元，包括(i)電阻元件和(ii)切換元件，其中所述切換元件包括金屬氧化物半導體場效應電晶體，其中所述電阻隨機存取記憶體單元具有(i)第一端子和(ii)第二端子，其中所述第一端子連接到位線，並且其中所述第二端子連接到字線；驅動器電路，被配置用於響應於使用所述字線來選擇所述電阻隨機存取記憶體單元：向所述位線施加第一極性的第一電壓以通過使電流在第一方向上流經所述電阻元件來將所述電阻隨機存取記憶體單元程式設計為第一狀態，以及向所述位線施加第二極性的第二電壓以通過使電流在第二方向上流經所述電阻元件來將所述電阻隨機存取記憶體單元程式設計為第二狀態；以及電荷泵，被配置用於響應於驅動器電路向所述位線施加所述第二極性的所述第二電壓來將所述金屬氧化物半導體場效應電晶體的襯底充電成所述第二極性的第三電壓，其中所述第三電壓防止在(i)所述襯底與(ii)所述金屬氧化物半導體場效應電晶體的所述第一端子或者所述第二端 子之間的PN接面響應於驅動器電路向所述位線施加所述第二極性的所述第二電壓而被正向偏置。
  8. 一種系統，對用於寫入操作的電阻隨機存取記憶體(RRAM)陣列進行配置，該系統包括：沿著第一位線佈置的第一電阻隨機存取記憶體單元，其中所述第一電阻隨機存取記憶體單元包括(i)第一電阻元件和(ii)第一切換元件，其中所述第一電阻隨機存取記憶體單元具有(i)第一端子、(ii)第二端子和(iii)第三端子，其中所述第一端子連接到所述第一位線，其中所述第二端子連接到第一字線，並且其中所述第三端子連接到第二字線；沿著第二位線佈置的第二電阻隨機存取記憶體單元，其中所述第二電阻隨機存取記憶體單元包括(i)第二電阻元件和(ii)第二切換元件，其中所述第二電阻隨機存取記憶體單元具有(i)第一端子、(ii)第二端子和(iii)第三端子，其中所述第二電阻隨機存取記憶體單元的所述第一端子連接到所述第二位線，其中所述第二電阻隨機存取記憶體單元的所述第二端子連接到所述第一字線，並且其中所述第二電阻隨機存取記憶體單元的所述第三端子連接到所述第二字線；以及驅動器電路，被配置用於：向(i)所述第一字線、(ii)所述第二字線、(iii)所述第一位線和(iv)所述第二位線施加電壓； 通過使電流在第一方向上流經所述第一電阻元件來將所述第一電阻隨機存取記憶體單元程式設計為第一狀態；以及通過使電流在第二方向上流經所述第二電阻元件來將所述第二電阻隨機存取記憶體單元程式設計為第二狀態。
  9. 根據請求項8所述的系統，其中所述驅動器電路被配置用於：向(i)所述第一字線和(ii)所述第一位線施加供應電壓，向所述第二字線施加所述供應電壓的一半，以及向所述第二位線施加參考電勢。
  10. 根據請求項8所述的系統，其中所述驅動器電路被配置用於：向所述第一字線施加供應電壓；(i)向所述第二字線施加參考電勢，(ii)向所述第一位線施加所述供應電壓，並且(iii)向所述第二位線施加所述參考電勢或者使所述第二位線浮置；以及(i)向所述第二字線施加所述供應電壓，(ii)向所述第一位線施加所述供應電壓或者使所述第一位線浮置，並且(iii)向所述第二位線施加所述參考電勢。
  11. 根據請求項8所述的系統，其中： 所述第一電阻元件具有(i)第一端子和(ii)第二端子，並且其中所述第一電阻元件的所述第一端子連接到所述第一電阻隨機存取記憶體的所述第一端子；並且所述第一切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子，其中所述第一切換元件的所述第一端子連接到所述第一電阻元件的所述第二端子，其中所述第一切換元件的所述第二端子連接到所述第一電阻隨機存取記憶體單元的所述第三端子，並且其中所述第一切換元件的所述控制端子連接到所述第一電阻隨機存取記憶體單元的所述第二端子。
  12. 根據請求項8所述的系統，其中：所述第二電阻元件具有(i)第一端子和(ii)第二端子，並且其中所述第二電阻元件的所述第一端子連接到所述第二電阻隨機存取記憶體單元的所述第一端子；並且所述第二切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子，其中所述第二切換元件的所述第一端子連接到所述第二電阻元件的所述第二端子，其中所述第二切換元件的所述第二端子連接到所述第二電阻隨機存取記憶體單元的所述第三端子，並且其中所述第二切換元件的所述控制端子連接到所述第二電阻隨機存取記憶體單元的所述第二端子。
  13. 一種方法，對用於寫入操作的電阻隨機存取記憶體(RRAM)陣列進行配置，該方法包括： 使用字線來選擇電阻隨機存取記憶體單元，其中所述電阻隨機存取記憶體單元包括(i)電阻元件和(ii)切換元件，其中所述切換元件包括金屬氧化物半導體場效應電晶體，並且其中所述金屬氧化物半導體場效應電晶體的襯底連接到所述電阻隨機存取記憶體單元的參考電勢，其中所述電阻隨機存取記憶體單元具有(i)第一端子和(ii)第二端子，其中所述第一端子連接到位線，並且其中所述第二端子連接到所述字線；以及回應於使用所述字線來選擇所述電阻隨機存取記憶體單元，向所述位線施加第一極性的第一電壓，以通過使電流在第一方向上流經所述電阻元件來將所述電阻隨機存取記憶體單元程式設計為第一狀態，並且向所述位線施加第二極性的第二電壓以通過使電流在第二方向上流經所述電阻元件來將所述電阻隨機存取記憶體單元程式設計為第二狀態。
  14. 根據請求項13所述的方法，其中所述電阻隨機存取記憶體單元具有連接到所述參考電勢的第三端子，並且其中所述電阻元件串聯連接到所述切換元件。
  15. 根據請求項13所述的方法，其中所述第二極性與所述第一極性相反，並且其中所述第二方向與所述第一方向相反。
  16. 根據請求項13所述的方法，其中：所述電阻隨機存取記憶體單元具有連接到所述參考電勢的第三端子；所述電阻元件具有(i)第一端子和(ii)第二端子； 所述電阻元件的所述第一端子連接到所述電阻隨機存取記憶體單元的所述第一端子；所述切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子；所述切換元件的所述第一端子連接到所述電阻元件的所述第二端子；所述切換元件的所述第二端子連接到所述電阻隨機存取記憶體單元的所述第三端子；並且所述切換元件的所述控制端子連接到所述電阻隨機存取記憶體單元的所述第二端子。
  17. 根據請求項13所述的方法，其中：所述電阻隨機存取記憶體單元具有連接到所述參考電勢的第三端子；所述電阻元件具有(i)第一端子和(ii)第二端子；所述電阻元件的所述第一端子連接到所述電阻隨機存取記憶體單元的所述第三端子；所述切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子；所述切換元件的所述第一端子連接到所述電阻元件的所述第二端子；所述切換元件的所述第二端子連接到所述電阻隨機存取記憶體單元的所述第一端子；並且 所述切換元件的所述控制端子連接到所述電阻隨機存取記憶體單元的所述第二端子。
  18. 一種方法，對用於寫入操作的電阻隨機存取記憶體(RRAM)陣列進行配置，該方法包括：使用字線來選擇電阻隨機存取記憶體單元，其中所述電阻隨機存取記憶體單元包括(i)電阻元件和(ii)切換元件，其中所述切換元件包括金屬氧化物半導體場效應電晶體，其中所述電阻隨機存取記憶體單元具有(i)第一端子和(ii)第二端子，其中所述第一端子連接到位線，並且其中所述第二端子連接到所述字線；回應於使用所述字線來選擇所述電阻隨機存取記憶體單元，向所述位線施加第一極性的第一電壓，以通過使電流在第一方向上流經所述電阻元件來將所述電阻隨機存取記憶體單元程式設計為第一狀態，並且向所述位線施加第二極性的第二電壓以通過使電流在第二方向上流經所述電阻元件來將所述電阻隨機存取記憶體單元程式設計為第二狀態；以及響應於驅動器電路向所述位線施加所述第二極性的所述第二電壓來將所述金屬氧化物半導體場效應電晶體的襯底充電成所述第二極性的第三電壓，其中所述第三電壓防止在(i)所述襯底與(ii)所述金屬氧化物半導體場效應電晶體的所述第一端子或者所述第二端子之間的PN接面響應於驅動器電路向所述位線施加所述第二極性的所述第二電壓而被正向偏置。
  19. 根據請求項7所述的系統，其中所述電阻隨機存取記憶體單元具有第三端子，並且其中所述第三端子連接到參考電勢。
  20. 根據請求項7所述的系統，其中所述第二極性與所述第一極性相反，並且其中所述第二方向與所述第一方向相反。
  21. 根據請求項7所述的系統，其中所述電阻元件串聯連接到所述切換元件。
  22. 根據請求項7所述的系統，其中：所述電阻隨機存取記憶體單元具有連接到參考電勢的第三端子；所述電阻元件具有(i)第一端子和(ii)第二端子，並且其中所述電阻元件的所述第一端子連接到所述電阻隨機存取記憶體單元的所述第一端子；並且所述切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子，其中所述切換元件的所述第一端子連接到所述電阻元件的所述第二端子，其中所述切換元件的所述第二端子連接到所述電阻隨機存取記憶體單元的所述第三端子，並且其中所述切換元件的所述控制端子連接到所述電阻隨機存取記憶體單元的所述第二端子。
  23. 根據請求項7所述的系統，其中：所述電阻隨機存取記憶體單元具有連接到參考電勢的第三端子； 所述電阻元件具有(i)第一端子和(ii)第二端子，並且其中所述電阻元件的所述第一端子連接到所述電阻隨機存取記憶體單元的所述第三端子；並且所述切換元件具有(i)第一端子、(ii)第二端子和(iii)控制端子，其中所述切換元件的所述第一端子連接到所述電阻元件的所述第二端子，其中所述切換元件的所述第二端子連接到所述電阻隨機存取記憶體單元的所述第一端子，並且其中所述切換元件的所述控制端子連接到所述電阻隨機存取記憶體單元的所述第二端子。
TW102137127A 2012-10-15 2013-10-15 對用於寫入操作的電阻隨機存取記憶體(ｒｒａｍ) 陣列進行配置 TWI625725B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261713986P 2012-10-15 2012-10-15
US61/713,986 2012-10-15
US14/050,696 US9042159B2 (en) 2012-10-15 2013-10-10 Configuring resistive random access memory (RRAM) array for write operations
US14/050,696 2013-10-10

Publications (2)

Publication Number Publication Date
TW201432688A TW201432688A (zh) 2014-08-16
TWI625725B true TWI625725B (zh) 2018-06-01

Family

ID=50475196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137127A TWI625725B (zh) 2012-10-15 2013-10-15 對用於寫入操作的電阻隨機存取記憶體(ｒｒａｍ) 陣列進行配置

Country Status (3)

Country Link
US (1) US9042159B2 (zh)
TW (1) TWI625725B (zh)
WO (1) WO2014062562A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
WO2014070852A1 (en) 2012-10-31 2014-05-08 Marvell World Trade Ltd. Sram cells suitable for fin field-effect transistor (finfet) process
WO2014074362A1 (en) 2012-11-12 2014-05-15 Marvell World Trade Ltd. Concurrent use of sram cells with both nmos and pmos pass gates in a memory system
US9443588B2 (en) 2014-10-27 2016-09-13 Industrial Technology Research Institute Resistive memory system, driver circuit thereof and method for setting resistance thereof
US9472272B2 (en) * 2015-02-22 2016-10-18 Adesto Technologies Corporation Resistive switching memory with cell access by analog signal controlled transmission gate
US10270451B2 (en) * 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US9990992B2 (en) * 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1426975A2 (en) * 2002-12-03 2004-06-09 Sharp Kabushiki Kaisha Semiconductor memory device and data write method
US20040252548A1 (en) * 2003-03-31 2004-12-16 Yasumasa Tsukamoto Semiconductor memory device
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
EP2063467A1 (en) * 2007-06-05 2009-05-27 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
US20110007553A1 (en) * 2008-10-21 2011-01-13 Takeshi Takagi Nonvolatile storage device and method for writing into memory cell of the same
US7903448B2 (en) * 2007-01-23 2011-03-08 Samsung Electronics Co., Ltd. Resistance random access memory having common source line
US20110228599A1 (en) * 2008-10-30 2011-09-22 Seagate Technology Llc Non-Volatile Memory Cell with Programmable Unipolar Switching Element
US8213214B2 (en) * 2007-12-12 2012-07-03 Sony Corporation Storage device and information rerecording method

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567993A (en) 1978-11-14 1980-05-22 Fujitsu Ltd Semiconductor memory unit
JPH05325557A (ja) 1992-05-26 1993-12-10 Mitsubishi Electric Corp 半導体記憶装置
US5706226A (en) 1996-12-31 1998-01-06 Sgs-Thomson Microelectronics, Inc. Low voltage CMOS SRAM
GB2376781B (en) 2001-03-29 2003-09-24 Mentor Graphics Corp Memory device
US7656190B2 (en) 2003-12-24 2010-02-02 Tier Logic, Inc Incrementer based on carry chain compression
DE102004047666B4 (de) 2004-09-30 2015-04-02 Qimonda Ag Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
US7570524B2 (en) 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US7495944B2 (en) 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US8000127B2 (en) 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
JP2008146740A (ja) * 2006-12-08 2008-06-26 Sharp Corp 半導体記憶装置
EP2149884B1 (en) 2007-05-18 2013-06-19 Fujitsu Semiconductor Limited Semiconductor memory
US8068367B2 (en) 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
JP2009026382A (ja) 2007-07-19 2009-02-05 Hitachi Ltd 半導体記憶装置
WO2009013819A1 (ja) 2007-07-25 2009-01-29 Renesas Technology Corp. 半導体記憶装置
KR20090126587A (ko) 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US7881096B2 (en) * 2008-10-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation
US7852661B2 (en) 2008-10-22 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Write-assist SRAM cell
US7944730B2 (en) * 2008-10-31 2011-05-17 Seagate Technology Llc Write method with voltage line tuning
JP5287197B2 (ja) 2008-12-09 2013-09-11 ソニー株式会社 半導体装置
US8243541B2 (en) 2008-12-19 2012-08-14 Oracle America, Inc. Methods and apparatuses for improving reduced power operations in embedded memory arrays
US8164945B2 (en) 2009-05-21 2012-04-24 Texas Instruments Incorporated 8T SRAM cell with two single sided ports
US8159863B2 (en) 2009-05-21 2012-04-17 Texas Instruments Incorporated 6T SRAM cell with single sided write
TWI455129B (zh) 2010-07-16 2014-10-01 Univ Nat Chiao Tung 以史密特觸發器為基礎的鰭狀場效電晶體靜態隨機存取記憶體
KR101772019B1 (ko) 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
US8451652B2 (en) 2010-12-02 2013-05-28 Lsi Corporation Write assist static random access memory cell
US8441842B2 (en) 2010-12-21 2013-05-14 Lsi Corporation Memory device having memory cells with enhanced low voltage write capability
US8942024B2 (en) * 2011-12-06 2015-01-27 Agency For Science, Technology And Research Circuit arrangement and a method of writing states to a memory cell
US8760927B2 (en) 2012-01-17 2014-06-24 Texas Instruments Incorporated Efficient static random-access memory layout
US8817528B2 (en) 2012-08-17 2014-08-26 Globalfoundries Inc. Device comprising a plurality of static random access memory cells and method of operation thereof
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
WO2014070852A1 (en) 2012-10-31 2014-05-08 Marvell World Trade Ltd. Sram cells suitable for fin field-effect transistor (finfet) process
WO2014074362A1 (en) 2012-11-12 2014-05-15 Marvell World Trade Ltd. Concurrent use of sram cells with both nmos and pmos pass gates in a memory system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1426975A2 (en) * 2002-12-03 2004-06-09 Sharp Kabushiki Kaisha Semiconductor memory device and data write method
US20040252548A1 (en) * 2003-03-31 2004-12-16 Yasumasa Tsukamoto Semiconductor memory device
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
US7903448B2 (en) * 2007-01-23 2011-03-08 Samsung Electronics Co., Ltd. Resistance random access memory having common source line
EP2063467A1 (en) * 2007-06-05 2009-05-27 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
US8213214B2 (en) * 2007-12-12 2012-07-03 Sony Corporation Storage device and information rerecording method
US20110007553A1 (en) * 2008-10-21 2011-01-13 Takeshi Takagi Nonvolatile storage device and method for writing into memory cell of the same
US20110228599A1 (en) * 2008-10-30 2011-09-22 Seagate Technology Llc Non-Volatile Memory Cell with Programmable Unipolar Switching Element

Also Published As

Publication number Publication date
US20140104927A1 (en) 2014-04-17
WO2014062562A1 (en) 2014-04-24
TW201432688A (zh) 2014-08-16
US9042159B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
TWI625725B (zh) 對用於寫入操作的電阻隨機存取記憶體(ｒｒａｍ) 陣列進行配置
US10460802B2 (en) Apparatuses and methods for efficient write in a cross-point array
JP4133149B2 (ja) 半導体記憶装置
JP4282314B2 (ja) 記憶装置
US7248498B2 (en) Serial transistor-cell array architecture
US7889537B2 (en) Non-volatile memory device and method for writing data thereto
US8587986B2 (en) Variable-resistance memory device and its driving method
JP4427560B2 (ja) 不揮発性メモリ装置のデータ書き込み方法
TW201432678A (zh) 用於讀取電阻式隨機存取記憶體（ｒｒａｍ）單元的系統和方法
US10943660B2 (en) Resistive memory
JP2008123641A (ja) 不揮発性半導体記憶装置
US9530495B1 (en) Resistive switching memory having a resistor, diode, and switch memory cell
KR20130123904A (ko) 반도체 메모리 장치
US9472272B2 (en) Resistive switching memory with cell access by analog signal controlled transmission gate
JP4668668B2 (ja) 半導体装置
US20170076791A1 (en) Semiconductor memory device
US20230282277A1 (en) Semiconductor device and method of controlling the same
JP2009252283A (ja) 半導体記憶装置
US20180122461A1 (en) Resistive memory apparatus
US20220302214A1 (en) Semiconductor storage device
KR100934852B1 (ko) 상 변화 메모리 장치
CN114333936A (zh) 非易失性磁性随机存储结构及非易失性磁性随机存储器
JP2009140570A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees