TWI621730B - Film formation method and memory medium of TiN film - Google Patents

Film formation method and memory medium of TiN film Download PDF

Info

Publication number
TWI621730B
TWI621730B TW103100817A TW103100817A TWI621730B TW I621730 B TWI621730 B TW I621730B TW 103100817 A TW103100817 A TW 103100817A TW 103100817 A TW103100817 A TW 103100817A TW I621730 B TWI621730 B TW I621730B
Authority
TW
Taiwan
Prior art keywords
film
gas
tin
forming
tin film
Prior art date
Application number
TW103100817A
Other languages
English (en)
Other versions
TW201441407A (zh
Inventor
Hideaki Yamasaki
Shinya Okabe
Takeshi Yamamoto
Toru Onishi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201441407A publication Critical patent/TW201441407A/zh
Application granted granted Critical
Publication of TWI621730B publication Critical patent/TWI621730B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Composite Materials (AREA)

Abstract

提供一種藉由電漿CVD法形成TiN膜時，即使成膜片數增加亦可抑制微粒發生之TiN膜之成膜方法。
在對複數個被處理基板重複進行將被處理基板搬入至處理容器內，對處理容器內供給含Ti氣體及氮化氣體，並生成該些氣體的電漿而在被處理基板的表面形成TiN膜之工程的TiN膜成膜時，對預定片數之被處理基板形成TiN膜後，於處理容器內不存在有被處理基板的狀態下，藉由對處理容器內供給包含含Ti氣體的處理氣體，進行1次以上之形成Ti膜的Ti膜形成工程。

Description

TiN膜之成膜方法及記憶媒體
本發明係關於TiN膜之成膜方法及記憶媒體。
近年來，對應半導體元件之高速化等需求，為了使配線間的容積降低，而使用低介電膜(Low-k膜)作為層間絕緣膜。作為Low-k膜需尋找k值更低的材料，因此，使用多孔Low-k膜來作為Low-k膜，但於BEOL(Back End Of Line)形成配線時，蝕刻時的加工變得困難。
因此，在使用Low-k膜作為蝕刻對象膜的情況中，為了提升蝕刻時的加工精確度，或降低蝕刻時，灰化時對Low-k膜造成的損傷，而使用較硬且高蝕刻耐受性的TiN膜作為用來當作蝕刻遮罩之金屬硬遮罩。
作為金屬硬遮罩用的TiN膜之成膜方法，目前主要使用PVD(Physical Vapor Deposition)法。然而，評估經常被使用作為一般的TiN膜之成膜方法之使用含Ti氣體(TiCl4氣體)與氮化氣體的CVD(Chemical Vapor Deposition)法(例如專利文獻1)。又，亦評估作為CVD法的一種之以TiCl4氣體及氮化氣體重複交互進行TiN膜之 成膜與氮化的SFD(Sequential Flow Deposition)法，或者，交互供給該些氣體的ALD(Atomic Layer Deposition)法(例如專利文獻2)等，來作為金屬硬遮罩用的TiN膜之成膜方法。
由於金屬硬遮罩用的TiN膜被要求為緻密，故，評估藉由可達成使膜更緻密化之電漿CVD法所致的成膜。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平06-188205號公報
[專利文獻2]日本特開2003-077864號公報
然而，在由電漿CVD法(包含SFD法或ALD法)形成TiN膜中，發現成膜片數約從第150片以後，微粒有慢慢增加的傾向。微粒增加時，則不得不進行清洗，因而導致清洗的頻率變高，生產率下降。
本發明係鑑於該情事進行研究者，以提供藉由電漿CVD法形成TiN膜時，即使成膜片數增加亦可抑制微粒發生之TiN膜之成膜方法為課題。又，以提供記憶用於執行像這樣之方法的程式之記憶媒體為課題。
為了解決上述課題，本發明提供一種TiN膜之成膜方法，係對複數個被處理基板重複進行將被處理基板搬入至處理容器內，供給含Ti氣體及氮化氣體至前述處理容器內，並生成該些氣體的電漿而在被處理基板的表面形成TiN膜的工程，該TiN膜之成膜方法，其特徵係，對預定片數之被處理基板形成TiN膜後，於前述處理容器內不存在有被處理基板的狀態下，藉由對前述處理容器內供給包含含Ti氣體的處理氣體，進行1次以上之形成Ti膜的Ti膜形成工程。
在本發明中，前述Ti膜形成工程，係於對複數個被處理基板重複形成TiN膜之過程，在微粒開始發生前的階段開始進行為較佳。
前述Ti膜形成工程，係能夠藉由對前述處理容器內供給TiCl4氣體與還原氣體並生成該些之電漿來予以進行。該情況下，前述Ti膜形成工程係可具有下述步驟，其包括：對前述處理容器內供給TiCl4氣體與還原氣體，並生成該些之電漿而形成Ti膜的步驟；及藉由氮化氣體及電漿來對Ti膜的表面進行電漿氮化的步驟。
前述Ti膜形成工程，係能夠在每預定片數之被處理基板的TiN膜成膜處理時予以進行。在該情況下，前述Ti膜形成工程係能夠在每50片以下之被處理基板的TiN膜成膜處理時予以進行，又，亦能夠在每1批量或2批 量以上之被處理基板的TiN膜成膜處理時予以進行。
前述Ti膜的膜厚係設為0.1~50nm為較佳。又，前述Ti膜形成工程，係能夠在存在於前述處理容器內的氣體吐出構件的表面上形成Ti膜，該氣體吐出構件係用於對處理容器內吐出處理氣體。
在每預定片數之被處理基板的TiN膜成膜處理時進行前述Ti膜形成工程的同時，對複數個被處理基板重複進行形成前述TiN膜的工程，在其重複的過程中，能夠使前述Ti膜形成工程之Ti膜的膜厚增加。又，在每預定片數之被處理基板的TiN膜成膜處理時進行前述Ti膜形成工程的同時，對複數個被處理基板重複進行形成前述TiN膜的工程，在其重複的過程中，能夠提高前述Ti膜形成工程的頻率。
在開始朝被處理基板形成TiN膜前，於前述處理容器內不存在有被處理基板的狀態下，朝前述處理容器內進行TiN膜的預塗敷處理時，可進行1次以上的前述Ti膜形成工程。在該情況下，朝前述處理容器內進行TiN膜的預塗敷處理，係能夠將下述步驟視為1循環，且以複數循環重複交互進行該些步驟，而在每預定循環進行前述Ti膜形成工程，該步驟係包含：對前述處理容器內供給TiCl4氣體及氮化氣體，生成該些氣體的電漿而形成TiN預塗敷單位膜的步驟；及對前述處理容器內供給氮化氣體，生成該氣體的電漿來向前述TiN預塗敷單位膜施予電漿氮化處理的步驟。
在該情況下，進行前述TiN膜之預塗敷處理時，能夠在每1~100循環進行前述Ti膜形成工程。較佳的係進行前述TiN膜之預塗敷處理時，在每5~25循環進行前述Ti膜形成工程，而對複數個被處理基板重複形成TiN膜時，在每1~50片之TiN膜成膜處理時進行前述Ti膜形成工程。作為一典型例，可舉進行前述TiN膜之預塗敷處理時，在每10循環進行前述Ti膜形成工程，而對複數個被處理基板重複形成TiN膜時，在每10片之TiN膜成膜處理時進行前述Ti膜形成工程為例。
形成前述TiN膜的工程，係能夠藉由重複交互複數次下述步驟來進行，該步驟係包括：對前述處理容器內供給TiCl4氣體及氮化氣體，生成該些氣體的電漿而形成TiN單位膜的步驟；及對前述處理容器內供給氮化氣體，生成該氣體的電漿來向前述TiN單位膜施予電漿氮化處理的步驟。
本發明之其他觀點，係提供一種記憶媒體，係在電腦上動作並記憶有控制成膜裝置用之程式的記憶媒體，其特徵係，前述程式在執行時，使電腦控制前述成膜裝置，以進行上述TiN膜的成膜方法。
根據本發明，在藉由電漿CVD對複數個被處理基板重複進行形成TiN膜之工程的過程中，對預定片數之被處理基板形成TiN膜後，於處理容器內不存在有被處 理基板的狀態下，藉由對處理容器內供給包含含Ti氣體的處理氣體，來進行1次以上之形成Ti膜的Ti膜形成工程。藉此，在處理容器內的構件特別是在沈積於氣體吐出構件之表面的TiN膜會產生有形成微粒之原因的微龜裂時，能夠以Ti膜填埋此，且即使被處理基板的成膜片數增加亦能夠抑制微粒的產生。
1‧‧‧腔室
2‧‧‧基座
5‧‧‧加熱器
10‧‧‧噴頭
10a‧‧‧預塗敷膜(TiN膜)
10b‧‧‧TiN膜
10c‧‧‧Ti膜
20‧‧‧氣體供給機構
22‧‧‧TiCl4氣體供給源
23‧‧‧Ar氣體供給源
24‧‧‧H2氣體供給源
25‧‧‧NH3氣體供給源
26‧‧‧N2氣體供給源
50‧‧‧控制部
52‧‧‧記憶部
52a‧‧‧記憶媒體
100‧‧‧成膜裝置
W‧‧‧半導體晶圓
[圖1]表示使用於實施本發明之一實施形態之TiN膜之成膜方法的成膜裝置之一例的概略剖面圖。
[圖2]表示本發明之一實施形態之TiN膜之成膜方法的流程圖。
[圖3]表示本發明之一實施形態之TiN膜之成膜方法中的形成1次TiN膜之工程之例子的流程圖。
[圖4]表示產生微粒之機制的圖。
[圖5]用於說明本發明之一實施形態之TiN膜之成膜方法中的成膜階段的圖。
[圖6]用於說明在本發明之一實施形態之TiN膜之成膜方法的成膜階段中所導入之Ti膜的短預塗敷所致之抑制微粒機制的圖。
[圖7]短預塗敷的流程圖。
[圖8]表示進行TiN膜的預塗敷後，不經由短預塗敷而連續形成TiN膜後之形成於基座之膜的狀態之SEM照 片，(a)係表面狀態，(b)為剖面狀態。
[圖9]表示進行TiN膜的預塗敷後，進行TiN膜成膜時，在每25片晶圓進行Ti膜的短預塗敷而形成於成膜後之基座之膜的狀態之SEM照片，(a)係表面狀態，(b)為剖面狀態。
[圖10]表示掌握有無短預塗敷Ti膜所致之存在於晶圓上之TiN膜的微粒數之結果的圖。
[圖11]表示在每50片晶圓進行1次Ti膜的短預塗敷，在微粒增加的階段中，使進行短預塗敷時之Ti膜成膜的循環從1循環(5nm)增加至5循環進而使膜厚增加時之晶圓片數與TiN膜上微粒之關係的圖。
[圖12]表示在每25片晶圓進行1次Ti膜的短預塗敷，在微粒增加的階段中，將短預塗敷的頻率提高至每10片晶圓進行1次時之晶圓片數與TiN膜上之微粒之關係的圖。
[圖13]將從實驗例5中的預塗敷階段進行Ti膜之短預塗敷的情況與為了比較而從成膜階段進行Ti膜之短預塗敷時之進行短預塗敷的時間點加以比較的圖。
[圖14]表示在預塗敷階段中每10循環、在成膜階段中每10片實施Ti膜之短預塗敷時之晶圓處理片數與TiN膜上之微粒個數之關係的圖。
[圖15]表示在預塗敷階段中不進行Ti膜的短預塗敷，在成膜階段中每10片實施Ti膜之短預塗敷時之晶圓處理片數與TiN膜上之微粒個數之關係的圖。
以下，參閱附加圖面對本發明之實施形態進行具體地說明。
關於以下說明，氣體流量的單位雖係使用mL/min，但由於氣體的體積會隨溫度及氣壓增大而產生變化，因此，在本發明中使用換算為標準狀態後的數值。另外，由於換算為標準狀態後的流量通常以sccm(Standard Cubic Centimeter per Minutes)標示，故一併顯示為sccm。此處的標準狀態係指溫度為0℃(273.15K)、氣壓為1atm(101325Pa)的狀態。
圖1係表示使用於實施本發明之一實施形態之TiN膜之成膜方法的成膜裝置之一例的概略剖面圖。
該成膜裝置100係構成為藉由在平行平板電極形成高頻電場來形成電漿，且藉由CVD法來形成TiN膜的PECVD(Plasma Enhanced CVD)裝置，具有略呈圓筒狀的腔室1。腔室1的內部，作為用於水平支撐被處理基板(晶圓W)的載置台(平台)，AlN構成的基座2係在藉由設置於其中央下部之圓筒狀的支撐構件3而受到支撐的狀態下予以配置。基座2之外緣部設有用於引導晶圓W的導引環4。又，在基座2中嵌入有以鉬等高融點金屬所構成的加熱器5，該加熱器5係自加熱器電源6進行供電，藉此，將被處理基板(晶圓W)加熱至預定溫度。基座2的表面附近埋設有作為平行平板電極之下部電極功能的電極8，該電極8係接地。
腔室1之頂壁1a係隔著絕緣構件9而設有亦作為平行平板電極之上部電極功能的預先混合型噴頭(Shower head)10。噴頭10具有基底構件11與噴灑板12，噴灑板12之外周部係隔著防止接觸用之呈圓環狀的中間構件13，藉由圖中未顯示之螺絲而固定於基底構件11。噴灑板12呈凸緣狀，於其內部形成有凹部，在基底構件11與噴灑板12之間形成有氣體擴散空間14。基底構件11於其外周緣形成有凸緣部11a，該凸緣部11a被支撐於絕緣構件9。噴淋板12形成有複數個氣體吐出孔15，於基底構件11中央附近處形成有一個氣體導入孔16。
接著，上述氣體導入孔16係連接至氣體供給機構20的氣體管線。
氣體供給機構20具有：供給清洗氣體(ClF3)的ClF3氣體供給源21；供給Ti化合物氣體(TiCl4氣體)的TiCl4氣體供給源22；供給Ar氣體的Ar氣體供給源23；供給還原氣體(H2氣體)的H2氣體供給源24；供給氮化氣體(NH3氣體)的NH3氣體供給源25；以及供給N2氣體的N2氣體供給源26。接著，ClF3氣體供給源21係連接有ClF3氣體供給管線27及30b，TiCl4氣體供給源22係連接有TiCl4氣體供給管線28，Ar氣體供給源23係連接有Ar氣體供給管線29，H2氣體供給源24係連接有H2氣體供給管線30，NH3氣體供給源25係連接有NH3氣體供給管線30a，N2氣體供給源26係連接有N2氣體供給管線30c。接著，於各氣體管線處，設有質流控制器32以及夾著質流控制器32的 2個閥31。
於自TiCl4氣體供給源22延伸之TiCl4氣體供給管線28處，連接有自ClF3氣體供給源21延伸之ClF3氣體供給管線27以及自Ar氣體供給源23延伸之Ar氣體供給管線29。又，於自H2氣體供給源24延伸之H2氣體供給管線30處，連接有自NH3氣體供給源25延伸之NH3氣體供給管線30a、自N2氣體供給源26延伸之N2氣體供給管線30c以及自ClF3氣體供給源21延伸之ClF3氣體供給管線30b。TiCl4氣體供給管線28及H2氣體供給管線30係連接於氣體混合部47，在該處被混合的混合氣體會經由氣體配管48而連接於上述氣體導入孔16。接著，混合氣體會經由氣體導入孔16到達氣體擴散空間14，並通過噴灑板12之氣體吐出孔15朝向腔室1內的晶圓W被吐出。
此外，噴頭10亦可為將TiCl4氣體與H2氣體完全獨立地供給至腔室1內的後續混合型。
另外，可使用N2氣體及H2氣體，或是NH3氣體作為氮化氣體。又，亦可使用其它稀有氣體代替Ar氣體。
噴頭10係透過匹配器33而連接有高頻電源34，可自該高頻電源34將高頻電力供給至噴頭10。自高頻電源34供給高頻電力，藉此，將經由噴頭10供給至腔室1內的氣體電漿化而進行成膜處理。
又，噴頭10之基底構件11處設有用於加熱噴頭10的加熱器45。該加熱器45處連接有加熱器電源46，藉由從加熱器電源46對加熱器45進行供電，來將噴頭10加熱 至所期望的溫度。形成於基底構件11之上部的凹部處，設有提升加熱器45之加熱效率用的隔熱構件49。
腔室1之底壁1b中央部處形成有圓形的孔35，底壁1b處設有覆蓋該孔35般朝向下方突出的排氣室36。排氣室36的側面連接有排氣管37，該排氣管37處連接有排氣裝置38。接著，藉由使該排氣裝置38動作，便可使腔室1內減壓至預定真空度。
於基座2處，設置有能相對基座2表面而突出/沒入般之支撐晶圓W並使其昇降用的3根(圖中僅顯示2根)晶圓支撐銷39，該等晶圓支撐銷39係支撐於支撐板40。接著，晶圓支撐銷39係藉由氣缸等驅動機構41而經由支撐板40進行昇降。
腔室1之側壁處係設有在與鄰接腔室1而設置的未圖示的晶圓搬送室之間用於進行晶圓W之搬入搬出的搬入搬出口42，以及開關該搬入搬出口42的閘閥43。
作為成膜裝置100之構成部的加熱器電源6及46、閥31、質流控制器32、匹配器33、高頻電源34、驅動機構41等，係連接於具備微處理器(電腦)的控制部50而受到控制的構成。又，控制部50處連接有操作者為了管理成膜裝置100而進行指令的輸入操作等之鍵盤，或可視化地顯示成膜裝置100的運轉狀況之顯示器等所構成的使用者介面51。接著，控制部50處連接有記憶部52，該記憶部52係儲存有藉由控制部50之控制來實現成膜裝置100中所執行的各種處理之程式，或因應處理條件而讓成膜裝置 100之各構成部執行處理用的程式(即處理程式)。處理程式係記憶於記憶部52中的記憶媒體52a。記憶媒體52a係亦可為硬碟等固定式記憶媒體，亦可為CDROM、DVD等可移動式記憶媒體。又，亦可自其它裝置，例如透過專用線路適當地傳送處理程式。接著，因應所需，根據來自使用者介面51的指示等，從記憶部52呼叫出任意的處理程式並使控制部50執行，而在控制部50的控制下，以成膜裝置100進行期望的處理。
其次，針對上述成膜裝置100之本實施形態的TiN膜之成膜方法進行說明。
在本實施形態之TiN膜之成膜方法中，如圖2所示，重複進行預塗敷階段(第1階段)、成膜階段(第2階段)、清洗階段(第3階段)。第1階段的預塗敷階段，係於腔室1內不存在有晶圓的狀態下，將TiN膜預塗敷於腔室壁或腔室內構件表面。第2階段的成膜階段，係於預塗敷後的腔室1內，對預定片數的晶圓W重複進行在晶圓W之表面形成TiN膜的處理。第3階段的清洗階段，係在成膜步驟之後，於腔室1內不存在有晶圓的狀態下，藉由ClF3氣體對腔室1內進行乾清洗。
另外，重覆該等第1~第3階段預定次數後，藉由氨等的藥液對腔室內進行濕清洗。
第1階段的預塗敷階段，係藉由排氣裝置38使不存在有晶圓的腔室1內形成為抽真空狀態，自Ar氣體供給源23經由噴頭10將Ar氣體導入至腔室1內，並藉由加熱 器5將腔室1內預備加熱至325~450℃，當溫度穩定後，經由噴頭10以預定流量將TiCl4氣體、N2氣體、H2氣體、Ar氣體導入至腔室1內，自高頻電源34施加高頻電力來形成該等的電漿，將TiN膜預塗敷於腔室1內壁、排氣室36內壁及噴頭10等的表面。預塗敷TiN膜時，亦可將下述步驟視為1循環，使用以複數循環重複交互該些步驟的SFD法來預塗敷TiN膜，該步驟係包括：對腔室1內導入TiCl4氣體、N2氣體、H2氣體、Ar氣體，並形成該等的電漿來形成TiN預塗敷單位膜的步驟；及使N2氣體、H2氣體、Ar氣體流動並生成該等的電漿來對像這樣形成之TiN預塗敷單位膜進行氮化處理的步驟。該情況下的循環數並不特別限定，25~500循環為較佳，更佳的是50~300循環例如以100循環予以進行。又，電漿氮化處理時，亦可使用N2氣體及H2氣體與NH3氣體共同來取代N2氣體及H2氣體。另外，不一定要進行電漿氮化處理，亦可僅進行TiN膜之成膜步驟。
預塗敷階段結束後，實施第2步驟的成膜階段。於第2步驟，如上述對一片晶圓W進行TiN膜成膜處理。對一片晶圓W進行成膜處理係如下所述。
打開閘閥43，藉由搬送裝置從晶圓搬送室(皆未顯示)經由搬入搬出口42將晶圓W搬入到腔室1內，並載置於基座2。接著，將Ar氣體供給至腔室1內，並藉由加熱器5將晶圓W預先加熱至成膜溫度。在晶圓的溫度大致穩定後時，開始進行TiN膜的成膜。
在對晶圓W進行TiN膜的成膜處理時，係如圖3所示，重複複數次以PECVD進行TiN單位膜之成膜(步驟1)與以N2氣體及H2氣體進行電漿氮化處理(步驟2)，形成預定膜厚的TiN膜。此時，基座2及噴頭10會分別被加熱器5及加熱器45加熱至預定溫度。
步驟1中以PECVD進行TiN單位膜之成膜時，係加熱晶圓W，且自高頻電源34對噴頭10施加例如13.56MHz的高頻電力，並導入具有成膜原料的TiCl4氣體、與作為氮化氣體的N2氣體及H2氣體、以及Ar氣體，生成該等之氣體的電漿，以形成TiN單位膜。作為氮化氣體，亦可使用N2氣體及H2氣體與NH3氣體共同來取代N2氣體及H2氣體。
步驟2中進行電漿氮化處理時，係加熱晶圓W，且自高頻電源34對噴頭10施加例如13.56MHz的高頻電力，並導入N2氣體、H2氣體及Ar氣體，生成該等之氣體的電漿，進行電漿氮化處理，以強化TiN單位膜之氮化。作為氮化氣體，亦可使用N2氣體及H2氣體與NH3氣體共同來取代N2氣體及H2氣體。另外，不一定要進行步驟2的電漿氮化處理，亦可僅進行步驟1。
亦可在步驟1與步驟2之間，停止電漿，使N2氣體、H2氣體及Ar氣體流入腔室內以進行沖洗。亦可不進行沖洗而連續進行步驟1與步驟2。又，於步驟1與步驟2中電漿之狀態相異的情況下，切換匹配器33的設定(可變電容器之設定)。或是，亦可在步驟1與步驟2之間一邊保持 電漿，一邊調整匹配器33的設定。
該等步驟1及步驟2的較佳條件如下所述。另外，括弧內為更佳的範圍。
[步驟1]
．基座溫度：325~450℃(350~400℃)例如385℃
．噴頭溫度：300~600℃(400~550℃)、例如500℃
．壓力：13.3~1330Pa(133~800Pa)、例如260Pa
．TiCl4流量：5~200mL/min(sccm)(15~50mL/min(sccm))、例如33mL/min(sccm)
．Ar流量：5~10000mL/min(sccm)(100~5000mL/min(sccm))、例如400mL/min(sccm)
．H2流量：5~10000mL/min(sccm)(30~5000mL/min(sccm))、例如4000mL/min(sccm)
．N2流量：1~5000mL/min(sccm)(10~1000mL/min(sccm))、例如500mL/min(sccm)
．NH3流量：10000mL/min(sccm)以下(5000mL/min(sccm)以下)、例如0mL/min(sccm)
．高頻功率：100~5000W(300~3000W)、例如1350W
．1次的成膜時間：0.5~120sec(1.5~60sec)、例如3.9sec
．1回的成膜膜厚：0.1~50nm(1~15nm)
[步驟2]
．基座溫度：325~450℃(350~400℃)、例如385℃
．噴頭溫度：300~600℃(400~550℃)、例如500℃
．壓力：13.3~1330Pa(133~800Pa)、例如260Pa
．Ar流量：5~10000mL/min(sccm)(100~5000mL/min(sccm))、例如400mL/min(sccm)
．H2流量：5~10000mL/min(sccm)(30~5000mL/min(sccm))、例如4000mL/min(sccm)
．N2流量：1~5000mL/min(sccm)(10~1000mL/min(sccm))、例如500mL/min(sccm)
．NH3流量：10000mL/min(sccm)以下(5000mL/min(sccm)以下)、例如0mL/min(sccm)
．高頻功率：100~5000W(300~3000W)、例如1350W
．1回的氮化時間：0.1~60sec(0.5~30sec)，依據步驟1之膜的應力來予以調整。例如2sec
又，步驟1及步驟2的重複次數係依據目標膜厚及步驟1的時間而有所不同，1~25次為佳、3~10次更佳。例如，能夠以重複7次來獲得膜厚40nm的TiN膜。
如前述，由於是使用TiCl4氣體及氮化氣體之電漿來形成TiN單位膜，因此，Ti與N的反應性高，而即使以400℃以下的低溫進行成膜的情況，仍可形成牢固的Ti-N鍵結，且可降低膜中之雜質(Cl等)的濃度。又，藉由在TiN單位膜之成膜後所接續進行的電漿氮化處理，可強化氮化，並進一步降低膜中之雜質(Cl等)的濃度，且可降低膜應力。或是，亦可自壓縮應力至拉伸應力的範圍中 使膜應力產生變化至1~3GPa左右。接著，重複該些步驟而由本實施形態所形成之TiN膜的Ti-N鍵結很牢固，故適合作為金屬硬遮罩者。並且，藉由適當地調整TiN單位膜成膜之每次的膜厚或氮化時間、步驟1及步驟2的重複次數等，可使最終的TiN膜形成為應力及雜質少之極為優良的膜。
重複像這樣的步驟1及步驟2而形成預定厚度的TiN膜後，關閉氣體的供給及高頻電力，打開閘閥43，從搬入搬出口42搬出成膜後的晶圓W。
對複數個晶圓W重複進行這樣的成膜處理。但，發現了晶圓W的片數若到達約150片左右則微粒會增加。微粒增加時，則必須對腔室1內實施乾清洗，以這樣的短期間進行清洗時，會造成清洗的頻率變高而生產率下降。
發生像這樣的微粒之機制係考慮如下述者。
如圖4(a)所示，於腔室1內構件例如噴頭10的表面形成有由TiN膜所構成的預塗敷膜10a。該預塗敷膜10a係包含小的膜應力。於該狀態中對晶圓重複進行成膜處理時，則在預塗敷膜10a中作為副產物的TiN膜10b會沈積而逐漸變厚，膜的內應力亦會變大。於該狀態中，若受到由電漿所致之離子、自由基或電子所致的衝擊時，如圖4(b)所示，則會產生微龜裂。發生該狀態時，微細的膜剝落會因微龜裂的鍵結與較大的膜應力而產生，形成為微粒。又，像這樣的膜剝落會容易發生在沒有被完全氮化的 部份。
於此，本實施形態，在第2階段的成膜階段中，如圖5所示，對複數個晶圓W重複形成TiN膜的過程中，在達到預定片數之階段時，實施1次以上之Ti膜的短預塗敷，來抑制伴隨著膜剝落而產生的微粒。Ti膜之短預塗敷，係於使腔室1內不存在晶圓的狀態下對腔室1內壁及腔室內構件形成較薄的Ti膜之工程，藉此來抑制腔室1內壁及腔室內構件的膜剝落。開始進行短預塗敷的時間點，係在微粒發生前的階段為較佳。具體而言，事先掌握微粒開始發生的片數(本實施形態為150片)，並在此之前的階段開始進行。
如圖6所示，於微粒未發生的階段中，如前述，藉由進行Ti膜的短預塗敷，能夠以TiN膜10c來填埋存在於由TiN膜所構成之預塗敷膜10a及沈積為副產物之TiN膜10b的微龜裂。Ti膜係如後述使用PECVD法般的CVD法進行成膜，故階梯覆蓋能力良好，而因為Ti膜為金屬且延長性及延展性高的膜，因此，能夠藉由以Ti膜10c填埋微龜裂來抑制TiN膜之膜剝落所致的微粒發生。又，Ti膜之短預塗敷係如後述藉由使用TiCl4氣體等的PECVD予以進行，故能夠藉由當時產生的Cl來對沒有被完全氮化而容易剝落的TiN膜部份進行蝕刻而加以去除，亦可藉此來抑制在晶圓上形成TiN膜時之微粒的發生。因此，在即將形成Ti膜之前，於不使晶圓存在於腔室1內的狀態下，亦可藉由僅使TiCl4氣體與惰性氣體流動，來積極地對沒有被完 全氮化而容易剝落的TiN膜部份進行蝕刻而加以去除。
藉由像這樣的短預塗敷，在腔室1內壁及作為腔室內構件的基座2及噴頭10的表面形成Ti膜。在該些中，由於膜剝落會容易發生在作為氣體吐出構件的噴頭10的表面特別是氣體擴散空間14的內面，因此，朝噴頭10進行預塗敷特別重要。
從填埋TiN膜的龜裂來抑制微粒發生的觀點來看，不一定要使進行短預塗敷時之Ti膜的膜厚變厚，0.1~50nm的範圍為佳，1~15nm的範圍為更佳。例如，可舉出以2nm、5nm、10nm為例。若Ti膜的膜厚過薄時，則無法獲得Ti膜成膜所致之抑制微粒發生的效果，又，膜厚過厚時，生產率會下降或牽涉到來自Ti膜的微粒發生，並不佳。
如圖7所示，Ti膜之短預塗敷，係藉由以PECVD進行Ti膜的成膜(步驟11)與接下來的電漿氮化處理(步驟12)來予以進行。亦可重複2次以上之步驟11之Ti膜的成膜與步驟12之電漿氮化處理。另，亦可省略電漿氮化處理。
步驟11中以PECVD進行Ti膜之成膜時，係加熱晶圓W，且自高頻電源34對噴頭10施加例如13.56MHz的高頻電力，並導入具有成膜原料的TiCl4氣體、還原氣體(H2氣體)、以及Ar氣體，生成該等之氣體的電漿，以形成Ti膜。作為還原氣體，亦可為氘等其他氣體。
步驟12中進行電漿氮化處理時，係加熱晶圓 W，且自高頻電源34對噴頭10施加例如13.56MHz的高頻電力，並導入NH3氣體、H2氣體及Ar氣體，生成該等之氣體的電漿，進行電漿氮化處理，來對Ti膜的表面進行氮化。作為氮化氣體，亦可使用N2氣體來取代NH3氣體。另外，Ti膜之氮化處理係亦能夠以不使用電漿的氮化氣體進行熱反應。又，亦可省略氮化處理。
該等步驟11及步驟12之較佳條件如下所述。另外，括弧內為更佳的範圍。
[步驟11]
．基座溫度：325~450℃(350~400℃)、例如385℃
．噴頭溫度：300~600℃(400~550℃)、例如500℃
．壓力：13.3~1330Pa(133~800Pa)、例如666Pa
．TiCl4流量：1~200mL/min(sccm)(5~50mL/min(sccm))、例如6.7mL/min(sccm)
．Ar流量：5~10000mL/min(sccm)(100~5000mL/min(Sccm))、例如800mL/min(sccm)
．H2流量：1~10000mL/min(sccm)(10~5000mL/min(sccm))、例如4000mL/min(sccm)
．高頻功率：100~5000W(300~3000W)、例如800W
．時間：0.1~120sec(1~60sec)、例如30sec
[步驟12]
．基座溫度：325~450℃(350~400℃)、例如385℃
．噴頭溫度：300~600℃(400~550℃)、例如500℃
．壓力：13.3~1330Pa(133~800Pa)、例如666Pa
．Ar流量：5~10000mL/min(sccm)(100~5000mL/min(sccm))、例如800mL/min(sccm)
．H2流量：1~10000mL/min(sccm)(10~5000mL/min(sccm))、例如4000mL/min(sccm)
．NH3流量：1~10000mL/min(sccm)(10~5000mL/min(sccm))、例如500mL/min(sccm)
．高頻功率：100~5000W(300~3000W)、例如800W
．時間：0.1~300sec(1~180sec)、例如30sec
TiN膜之膜剝落所致的微粒發生，係特別容易發生在噴頭10，因此，有時欲增加噴頭10側的Ti膜成膜量。在該情況下，增加TiCl4流量(10~40mL/min(sccm)、(更佳的是12~30mL/min(sccm))、例如18mL/min(sccm))，提高壓力(300~1200Pa、例如1066Pa)為較佳。又，特別是需要高階梯覆蓋能力的情況下，增加TiCl4流量(10~80mL/min(sccm)、(更佳的是15~50mL/min(sccm))、例如25mL/min(sccm))，減少H2流量(10~300mL/min(sccm)、例如100mL/min(sccm))為較佳。
進行一次短預塗敷後，藉由接下來的成膜處理，進一步有沈積TiN膜而產生膜剝落的可能性，因此，短預塗敷是在進行預定片數之晶圓的成膜處理後來重複進行為較佳。例如亦可依每晶圓的處理片數來予以進行，亦 可以每1批量(25片)或2批量以上為1次，以批量單位來予以進行。從抑制微粒發生的觀點來看，頻率高者較佳，每50片以下為1次為佳。較佳的是每25片以下為1次，更佳的是每15片以下為1次，再更佳的是10片以下為1次。雖然最佳的是每1片為1次，但若頻率過高時則會使生產率下降，因此，以同時兼顧抑制微粒效果與生產率而適當進行調整為較佳。例如每5片為1次，每10片為1次或每15片為1次。又，開始進行短預塗敷的處理片數係在微粒開始發生的片數(本實施形態為150片)前為較佳，藉此，亦可在處理較此之前者的預定片數例如100片的晶圓後，依每預定片數進行短預塗敷，又，亦可從成膜開始依每預定片數進行短預塗敷。又，即使在進行一次短預塗敷而微粒開始發生後進行短預塗敷時，或微粒開始發生後初次進行短預塗敷時，亦可藉由上述短預塗敷的功能而獲得一定程度的效果。
對複數個晶圓進行成膜處理的過程中，亦可使短預塗敷的膜厚(循環數)，或亦可使短預塗敷的頻率增加。就算以預定條件重複進行短預塗敷，但在某階段中微粒仍會開始增加，此時，如前述，能夠藉由使短預塗敷的膜厚(循環數)增加或使短預塗敷的頻率增加，來減少微粒。
但，微粒開始增加前，亦可使該些增加。
在成膜階段(第2階段)前所進行的預塗敷階段(第1階段)中，亦可進行1次以上像這樣的Ti膜之短預 塗敷。如前述，即使藉由從第1階段的預塗敷階段進行Ti膜的短預塗敷，而在TiN預塗敷膜產生微龜裂時，亦能夠以Ti膜進行填埋，且能夠更有效地抑制微粒的發生。
如上述，將形成TiN預塗單位膜的步驟與對該TiN預塗單位膜進行氮化處理的步驟視為1循環，並使用以複數循環重複交互進行該些步驟的SFD法來進行預塗敷階段中的預塗敷處理時，在每預定循環追加Ti膜的短預塗敷，並形成預塗敷膜為較佳。在該情況下，追加短預塗敷的時間點係因應所需而能夠例如在每1~100循環的範圍進行調整，每5~25循環為佳，特別是每10循環左右為較佳。
為了不使生產率下降且最有效地抑制微粒發生，而在預塗敷階段之進行TiN膜的預塗敷處理時，在每5~25循環進行Ti膜的短預塗敷後，在成膜階段中，在每1~50片之晶圓處理時重複進行為較佳，更佳的是在每5~25片之晶圓處理時重複進行。例如，可舉出以在預塗敷階段中在每10循環進行Ti膜的短預塗敷，在成膜階段中，在每10片之晶圓處理時進行Ti膜之短預塗敷的方法作為一典型例。藉此，在預塗敷階段中，不進行Ti膜的短預塗敷，與僅在成膜階段中在每10片之晶圓處理時進行Ti膜之短預塗敷的方法相比，更能夠使微粒增加的時間點(微粒開始增加之晶圓的處理片數)大幅延遲。
<實驗例>
接下來，對掌握實際上進行短預塗敷時之效果的實驗 結果進行說明。
(實驗例1)
首先，掌握有無進行Ti膜的短預塗敷所致之基座表面的狀態。
圖8係表示進行TiN膜的預塗敷後，不經由短預塗敷，形成於對200片晶圓連續形成TiN膜後之基座之膜的狀態之掃描式電子顯微鏡(SEM)照片，(a)係表面狀態，(b)為剖面狀態。如該圖所示，在不進行短預塗敷的情況下，在表面可觀察到多數龜裂而產生膜剝落。又，膜為單層。
圖9係表示進行TiN膜的預塗敷後，在TiN膜成膜時，對每25片晶圓進行膜厚5nm之Ti膜的短預塗敷，而形成於對合計200片之晶圓成膜後的基座之膜的狀態之SEM照片，(a)係表面狀態，(b)為剖面狀態。如該圖所示，在進行短預塗敷的情況下，觀察到表面的龜裂被填埋而形成為無膜剝落的連續膜。又，因為是重複進行短預塗敷，故膜為多層構造。
由上述確認了，藉由Ti膜之短預塗敷而能夠填埋沈積於腔室內構件之TiN膜的龜裂進而形成為連續膜，並可抑制膜剝落。
(實驗例2)
接下來，掌握有無進行Ti膜的短預塗敷所致之存在於 晶圓上之TiN膜的微粒數。
在此，進行TiN膜的預塗敷後，藉由重複7次例示於上述之步驟1及步驟2的條件，而在不經由短預塗敷對晶圓連續進行TiN膜成膜後的情況、與每1批量(25片)的晶圓處理逐次進行短預塗敷的情況下，比較存在於晶圓上之TiN膜之微粒的數量。藉由以上述所例示的條件來進行1循環的步驟11及步驟12而形成膜厚5nm的Ti膜，來進行短預塗敷。在圖10表示結果。另外，微粒係計數大於0.08μm者。
如圖10所示，已確認了雖然在不進行短預塗敷時，晶圓片數自150片左右起微粒數會急遽增加，但藉由進行短預塗敷，即使晶圓片數超過150片，微粒也幾乎不會增加。
(實驗例3)
接下來，針對微粒數增加時的對策進行實驗。
在此，進行TiN膜的預塗敷後，與實驗例2相同地對晶圓進行TiN膜成膜，且以每50片晶圓進行1次與實驗例2相同的條件來進行膜厚5nm(1循環)之Ti膜的短預塗敷，在微粒增加的階段中，使進行短預塗敷時之Ti膜成膜的循環增加至5循環(合計25nm)，進而使膜厚增加。其結果表示於圖11。如該圖所示，即使在每2批量(50片)進行短預塗敷，晶圓片數為225片時微粒增加至67個，但進行短預塗敷時藉由進行Ti膜成膜5循環並使Ti膜的膜厚增加， 則微粒在晶圓片數為250片時會減少至19個。
(實驗例4)
接下來，相同地，在微粒數增加時，進行增加短預塗敷頻率的實驗。
在此，使用微粒容易發生之氣體吐出孔之直徑較大的噴頭，進行TiN膜的預塗敷後，與實驗例2相同地對晶圓進行TiN膜成膜，且以每25片晶圓進行1次與實驗例2相同的條件來進行膜厚5nm之Ti膜的短預塗敷，在微粒增加的階段中，使短預塗敷的頻率增至加每10片晶圓進行1次。其結果表示於圖12。如該圖所示，當晶圓片數達到175片後，使短預塗敷的頻率增加至每10片晶圓進行1次的結果，能夠使微粒數在185片、195片、205片時減少。
(實驗例5)
在此，以ClF3清洗腔室內後，如圖13(a)模式性所示，在預塗敷階段中，將下述步驟視為1循環，重複交互該些步驟100循環來進行TiN膜的預塗敷時，在每10循環進行合計10次之Ti膜的短預塗敷，於接下來的成膜階段中，在每10片的晶圓處理逐次進行短預塗敷，來確認TiN膜上微粒的發生狀況，該步驟係包括：對腔室1內導入TiCl4氣體、N2氣體、H2氣體、Ar氣體並形成該等的電漿而形成較薄之TiN膜的步驟；及使N2氣體、H2氣體、Ar氣體流動並生成該等的電漿來對像這樣所成膜之較薄的TiN膜進行氮 化處理的步驟。另外，在本實驗例中，亦可藉由進行1循環的上述步驟11及步驟12形成膜厚5nm的Ti膜，來進行Ti膜的短預塗敷，晶圓上之TiN膜的成膜處理係以重複7次上述步驟1及步驟2的條件來予以進行。又，計數了大於0.08μm者作為微粒。另外，此時的預塗敷膜(TiN膜+Ti膜)全體的厚度為417nm。
為了進行比較，如圖13(b)模式性所示，在預塗敷階段中，不進行Ti膜的短預塗敷，而在成膜階段中相同地在每10片晶圓處理進行1次短預塗敷，來確認TiN膜上微粒的發生狀況。但是，預塗敷的循環數為200循環，Ti膜之短預塗敷的厚度為2nm。
另外，確認了Ti膜之短預塗敷的厚度為2nm與5nm時，對於微粒增加之時間點並不會有顯著的差異。
圖14係表示從預塗敷階段進行Ti膜的短預塗敷時之晶圓處理片數與TiN膜上之微粒個數之關係的圖，圖15係表示從成膜階段進行Ti膜的短預塗敷時之晶圓處理片數與TiN膜上之微粒個數之關係的圖。
如圖14所示，可觀察到從預塗敷階段進行Ti膜之短預塗敷時，晶圓處理片數直至600片為止，超過0.08μm的微粒為12個以下，具有極高的微粒抑制效果。對此，從成膜階段進行Ti膜之短預塗敷時，晶圓處理片數為400片時超過0.08μm的微粒為13個，晶圓處理片數為500片時為30個，雖仍可觀察到其微粒抑制效果，但比起從預塗敷階段進行Ti膜之短預塗敷的情況，微粒發生的時 間點較早。
另外，本發明係不限定於上述實施形態，可進行各種變形。例如，在上述實施形態所使用之圖1的成膜裝置只是例示，並不限於圖1的裝置。

Claims (18)

  1. 一種TiN膜之成膜方法，係對複數個被處理基板重複進行將被處理基板搬入至處理容器內，對前述處理容器內供給含Ti氣體及氮化氣體，並生成該些氣體的電漿而在被處理基板的表面形成TiN膜的工程，其特徵係，對預定片數之被處理基板形成TiN膜後，於前述處理容器內不存在有被處理基板的狀態下，藉由對前述處理容器內供給包含含Ti氣體的處理氣體，進行1次以上之形成Ti膜的Ti膜形成工程。
  2. 如申請專利範圍第1項之TiN膜之成膜方法，其中，前述Ti膜形成工程，係於對複數個被處理基板重複形成TiN膜之過程，在微粒開始發生前的階段開始進行。
  3. 如申請專利範圍第1項之TiN膜之成膜方法，其中，前述Ti膜形成工程，係藉由對前述處理容器內供給TiCl4氣體與還原氣體並生成該些電漿來予以進行。
  4. 如申請專利範圍第3項之TiN膜之成膜方法，其中，前述Ti膜形成工程，係具有：對前述處理容器內供給TiCl4氣體與還原氣體，並生成該些之電漿而形成Ti膜的步驟；及藉由氮化氣體及電漿來對該Ti膜的表面進行電漿氮化的步驟。
  5. 如申請專利範圍第1~4項任一項之TiN膜之成膜方 法，其中，前述Ti膜形成工程，係在每預定片數之被處理基板的TiN膜成膜處理時予以進行。
  6. 如申請專利範圍第5項之TiN膜之成膜方法，其中，前述Ti膜形成工程，係在每50片以下之被處理基板的TiN膜成膜處理時予以進行。
  7. 如申請專利範圍第5項之TiN膜之成膜方法，其中，前述Ti膜形成工程，係在每1批量或2批量以上之被處理基板的TiN膜成膜處理時予以進行。
  8. 如申請專利範圍第1~4項中任一項之TiN膜之成膜方法，其中，前述Ti膜之膜厚，係0.1~50nm。
  9. 如申請專利範圍第1~4項中任一項之TiN膜之成膜方法，其中，前述Ti膜形成工程，係在存在於前述處理容器內的氣體吐出構件的表面上形成Ti膜，該氣體吐出構件係用於對處理容器內吐出處理氣體。
  10. 如申請專利範圍第1~4項中任一項之TiN膜之成膜方法，其中，在每預定片數之被處理基板的TiN膜成膜處理時進行前述Ti膜形成工程的同時，對複數個被處理基板重複進行前述TiN膜成膜的工程，在其重複的過程中，使前述Ti膜 形成工程之Ti膜的膜厚增加。
  11. 如申請專利範圍第1~4項中任一項之TiN膜之成膜方法，其中，在每預定片數之被處理基板的TiN膜成膜處理時進行前述Ti膜形成工程的同時，對複數個被處理基板重複進行前述TiN膜成膜的工程，在其重複的過程中，提高前述Ti膜形成工程的頻率。
  12. 如申請專利範圍第1~4項中任一項之TiN膜之成膜方法，其中，在開始朝被處理基板形成TiN膜前，於前述處理容器內不存在有被處理基板的狀態下，朝前述處理容器內進行TiN膜的預塗敷處理，在進行前述TiN膜的預塗敷處理時，進行1次以上的前述Ti膜形成工程。
  13. 如申請專利範圍第12項之TiN膜之成膜方法，其中，朝前述處理容器內進行TiN膜之預塗敷處理，係將下述步驟視為1循環，且以複數循環重複交互進行該些步驟，而在每預定循環進行前述Ti膜形成工程，該步驟係包含：對前述處理容器內供給TiCl4氣體及氮化氣體，生成該些氣體的電漿而形成TiN預塗敷單位膜的步驟；及對前述處理容器內供給氮化氣體，生成該氣體的電漿來對前述TiN預塗敷單位膜施予電漿氮化處理的步驟。
  14. 如申請專利範圍第13項之TiN膜之成膜方法，其中， 進行前述TiN膜的預塗敷處理時，在每1~100循環進行前述Ti膜形成工程。
  15. 如申請專利範圍第13項之TiN膜之成膜方法，其中，進行前述TiN膜之預塗敷處理時，在每5~25循環進行前述Ti膜形成工程，對複數個被處理基板重複形成TiN膜時，在每1~50片之TiN膜成膜處理時進行前述Ti膜形成工程。
  16. 如申請專利範圍第15項之TiN膜之成膜方法，其中，進行前述TiN膜之預塗敷處理時，在每10循環進行前述Ti膜形成工程，對複數個被處理基板重複形成TiN膜時，在每10片之TiN膜成膜處理時進行前述Ti膜形成工程。
  17. 如申請專利範圍第1~4項中任一項之TiN膜之成膜方法，其中，形成前述TiN膜的工程，係重複交互複數次下述步驟，該步驟係包含：對前述處理容器內供給TiCl4氣體及氮化氣體，生成該些氣體的電漿而形成TiN單位膜的步驟；及對前述處理容器內供給氮化氣體，生成該氣體的電漿來對前述TiN單位膜施予電漿氮化處理的步驟。
  18. 一種記憶媒體，係在電腦上動作並記憶有控制成膜裝置用之程式的記憶媒體，其特徵係，前述程式在執行時，使電腦控制前述成膜裝置，以進 行如申請專利範圍第1~4項中任一項之TiN膜之成膜方法。
TW103100817A 2013-01-22 2014-01-09 Film formation method and memory medium of TiN film TWI621730B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013009278 2013-01-22
JP2013206983A JP6280721B2 (ja) 2013-01-22 2013-10-02 ＴｉＮ膜の成膜方法および記憶媒体

Publications (2)

Publication Number Publication Date
TW201441407A TW201441407A (zh) 2014-11-01
TWI621730B true TWI621730B (zh) 2018-04-21

Family

ID=51208020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100817A TWI621730B (zh) 2013-01-22 2014-01-09 Film formation method and memory medium of TiN film

Country Status (4)

Country Link
US (1) US9133548B2 (zh)
JP (1) JP6280721B2 (zh)
KR (1) KR101787806B1 (zh)
TW (1) TWI621730B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423728B2 (ja) * 2015-02-06 2018-11-14 東京エレクトロン株式会社 成膜装置及び成膜方法
JP6583054B2 (ja) * 2016-02-26 2019-10-02 東京エレクトロン株式会社 基板処理方法及び記憶媒体
CN109778139B (zh) * 2017-11-13 2021-06-22 中芯国际集成电路制造(北京)有限公司 一种改善化学气相沉积腔室中加热器加热性能的方法及装置
CN110875181A (zh) * 2018-08-30 2020-03-10 长鑫存储技术有限公司 介电材料层及其形成方法、应用其的半导体结构
CN109911843B (zh) * 2019-02-27 2021-08-24 上海华虹宏力半导体制造有限公司 金属薄膜图形的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201301367A (zh) * 2011-06-20 2013-01-01 Applied Materials Inc 具有起始層之ｎ型金屬薄膜沉積

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3138892B2 (ja) 1992-12-17 2001-02-26 東京エレクトロン株式会社 薄膜形成方法及びその装置
JP3624628B2 (ja) * 1997-05-20 2005-03-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4178776B2 (ja) 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
JP4393071B2 (ja) * 2002-07-12 2010-01-06 東京エレクトロン株式会社 成膜方法
US20050136657A1 (en) * 2002-07-12 2005-06-23 Tokyo Electron Limited Film-formation method for semiconductor process
JP2007165479A (ja) * 2005-12-12 2007-06-28 Tokyo Electron Ltd 成膜装置のプリコート方法、成膜装置及び記憶媒体
CN101490307B (zh) * 2006-07-11 2011-06-08 东京毅力科创株式会社 成膜方法、清洁方法和成膜装置
US8906471B2 (en) * 2008-03-28 2014-12-09 Tokyo Electron Limited Method of depositing metallic film by plasma CVD and storage medium
JP2010180434A (ja) * 2009-02-03 2010-08-19 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201301367A (zh) * 2011-06-20 2013-01-01 Applied Materials Inc 具有起始層之ｎ型金屬薄膜沉積

Also Published As

Publication number Publication date
JP2014159625A (ja) 2014-09-04
KR20140094464A (ko) 2014-07-30
US9133548B2 (en) 2015-09-15
TW201441407A (zh) 2014-11-01
US20140206189A1 (en) 2014-07-24
JP6280721B2 (ja) 2018-02-14
KR101787806B1 (ko) 2017-10-18

Similar Documents

Publication Publication Date Title
KR100447284B1 (ko) 화학기상증착 챔버의 세정 방법
JP3725100B2 (ja) 成膜方法
KR102503141B1 (ko) 펄스화된 질화물 캡슐화
TWI621730B (zh) Film formation method and memory medium of TiN film
JP6796431B2 (ja) 成膜装置、およびそれに用いるガス吐出部材
JPWO2005098913A1 (ja) Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP6426893B2 (ja) コンタクト層の形成方法
TWI403607B (zh) The Ti-based film deposition method and storage medium
KR101739631B1 (ko) TiN막의 성막 방법 및 기억 매체
JP5208756B2 (ja) Ｔｉ系膜の成膜方法および記憶媒体
TW201826345A (zh) 成膜方法
TW201002850A (en) Method of depositing metallic film and memory medium
JP2010177382A (ja) 成膜方法及びプラズマ成膜装置
KR101759769B1 (ko) Ｔｉ막의 성막 방법
JP2010016136A (ja) 薄膜の成膜方法及び成膜装置
JP2006332139A (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP6584326B2 (ja) Ｃｕ配線の製造方法
JPWO2007125836A1 (ja) Ｔｉ膜の成膜方法
JP2006294861A (ja) 成膜方法、前処理方法および成膜システム
JP6770988B2 (ja) 基板処理装置および半導体装置の製造方法
JP2005064017A (ja) プラズマ処理方法及び成膜方法
JP2008274343A (ja) Ｔｉ膜の成膜方法および記憶媒体
JP2024047686A (ja) 成膜方法、成膜装置、および成膜システム
JPWO2007123212A1 (ja) Ｔｉ膜の成膜方法
WO2007125837A1 (ja) Ｔｉ膜の成膜方法