JP2006294861A - 成膜方法、前処理方法および成膜システム - Google Patents

成膜方法、前処理方法および成膜システム Download PDF

Info

Publication number
JP2006294861A
JP2006294861A JP2005113373A JP2005113373A JP2006294861A JP 2006294861 A JP2006294861 A JP 2006294861A JP 2005113373 A JP2005113373 A JP 2005113373A JP 2005113373 A JP2005113373 A JP 2005113373A JP 2006294861 A JP2006294861 A JP 2006294861A
Authority
JP
Japan
Prior art keywords
film
surface treatment
film forming
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005113373A
Other languages
English (en)
Other versions
JP5004432B2 (ja
Inventor
Kensaku Narishima
健索 成嶋
Satoru Wakabayashi
哲 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005113373A priority Critical patent/JP5004432B2/ja
Publication of JP2006294861A publication Critical patent/JP2006294861A/ja
Application granted granted Critical
Publication of JP5004432B2 publication Critical patent/JP5004432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 混載デバイスに対しても、前処理によって接合部位の自然酸化膜を確実に除去し、抵抗上昇を生じさせない成膜方法を提供する。
【解決手段】 被処理体に露出したSi含有部表面に金属含有膜を成膜する成膜方法は、Si含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、プラズマによる処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、化学的表面処理が施されたSi含有部分上に金属含有膜を成膜する成膜工程と、を具備する。
【選択図】図1

Description

本発明は、被処理体、例えばSi基板の表面や金属シリサイド層等のSi含有部分に対してプラズマ処理により金属シリサイド膜を形成する成膜方法に関する。
半導体デバイスの製造においては、最近の高密度化および高集積化の要請に対応して、回路構成を多層配線構造にする傾向にあり、このため、下層の半導体デバイスと上層の配線層との接続部であるコンタクトホールや、上下の配線層同士の接続部であるビアホールなど、層間の電気的接続を行なうための埋め込み技術が重要になっている。
このようなコンタクトホールやビアホールの埋め込みには、一般的にAl(アルミニウム)やW(タングステン)、あるいはこれらを主体とする合金が用いられるが、このような金属や合金と下層のSi基板やpoly−Si層とのコンタクトを形成するために、これらの埋め込みに先立ってコンタクトホールやビアホールの内側にTi膜等の金属含有膜を成膜し、さらにTiN膜等のバリア層を成膜することが行われている。これらの膜の成膜には、デバイスの微細化および高集積化が進んでも電気抵抗が増加せず良質な膜を形成することができ、しかもステップカバレッジを良好にすることができる化学的蒸着(CVD)が用いられている。
また、配線コンタクト部をよりいっそう低抵抗化するために、コンタクトホールやビアホールの底部の接合部位に予めCoSi層やNiSi層などのシリサイド層を形成し、その上にTi膜/TiN膜を形成することも行われている。Ti膜を成膜することにより、Tiと下地に含まれるSiとを反応させてコンタクトホール等の底のSi拡散層上に自己整合的にTiSiを成長させることができるので、さらに抵抗を低減できる。
上記のような半導体デバイスの製造過程では、シリコンウエハ上に不可避的に自然酸化膜が形成されるが、この自然酸化膜が形成されたままTi膜を形成すると配線コンタクト部の電気的特性が劣化するため、成膜前の前処理として、Si基板やpoly−Si層あるいは前記シリサイド層の表面の自然酸化膜を除去することが行われている。
シリコン表面上の自然酸化膜を除去する方法としては、従来から希フッ酸等の洗浄液によるウエットクリーニングが採用されていたが、近年では、反応性ガスのプラズマを用いた化学的処理が提案されている(例えば、特許文献1)。また、前記CoSi層などのシリサイド層を用いる場合には、ウエットクリーニングを行なうとCoSi層が腐食してしまうので、自然酸化膜を除去するための前処理として、Ar逆スパッタによる物理エッチングを行なうことが提案されている(例えば、特許文献2)。
特開2003−59861号公報(特許請求の範囲など)。 特開2004−158828号公報(特許請求の範囲など)。
半導体デバイスの中には、コンタクトホールやビアホールなどの凹部の底の接合部位の構造として、シリコンが露出した構造と、CoSi層やNiSi層などのシリサイド層が形成された構造とが混在した、所謂混載デバイスが存在する。このような混載デバイスに対して、上記Ar逆スパッタによる物理エッチングや、反応性ガスを用いた化学的処理を行なう場合には、以下のような問題があった。
混載デバイス上で、予め凹部の底にCoSi層などのシリサイド層が形成されている部位については、Ar逆スパッタによる物理エッチングを行なうことにより自然酸化膜の除去効果が十分に得られる。しかし、凹部の底にシリコンが露出した構造に対して前記物理エッチングを行なうと、十分な自然酸化膜の除去効果が得られないばかりか、凹部の側壁の酸化膜(SiO)がスパッタされ、凹部の底に酸化物が堆積してしまうため、後からTi膜を成膜してもTiSiの形成が妨げられ、コンタクト抵抗を上昇させてしまう。
一方、CoSi層などのシリサイド層が形成されている凹部に対して化学的処理のみを行なっても、シリサイド層の表面に形成された自然酸化膜を十分に除去することはできず、抵抗が増加する傾向がみられる。
このように、混載デバイスに特有の問題として、前処理として従来の化学処理または物理エッチングのいずれか一方を実施しただけでは、十分なクリーニング効果が得られず、逆に抵抗の上昇を招いてしまうという課題があった。
本発明は、かかる事情に鑑みてなされたものであって、成膜対象が混載デバイスである場合でも、前処理によってコンタクトホールやビアホールなどの凹部の底の自然酸化膜を確実に除去し、当該部位での抵抗上昇を生じさせない成膜方法を提供することを課題とする。
上記課題を解決するため、本発明の第1の観点では、被処理体上に露出したSi含有部分の表面に金属含有膜を成膜する成膜方法であって、
前記Si含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、
前記プラズマによる物理的表面処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、
前記化学的表面処理が施されたSi含有部分の上に金属含有膜を成膜する成膜工程と、
を具備することを特徴とする、成膜方法が提供される。
上記第1の観点において、前記化学的表面処理工程の後に、化学的表面処理の際に生成した反応生成物を除去するためのアニール工程を行なうこともできる。
また、前記Si含有部分は、Si基板、poly−Siまたは金属シリサイド層からなるものであってもよい。ここで、前記金属シリサイド層は、CoSiまたはNiSiであることが好ましい。
また、前記金属含有膜は、金属シリサイド膜であり、該金属シリサイド膜は、成膜しようとする金属シリサイド中の金属を含有する金属含有原料ガスのプラズマによって当該金属からなる金属膜を成膜した後、該金属膜と前記Si含有部分のSiとの反応により形成されるものであってもよい。
また、前記物理的表面処理工程では、Arガスプラズマの逆スパッタ作用による物理エッチング処理を行なうことができる。この場合、前記物理エッチング処理は、誘導結合プラズマを用いて行うことができる。また、前記物理エッチング処理を、被処理体に絶対値が50V以上のDCバイアス電圧(Vdc)を印加しつつ行うことが好ましい。
また、前記化学的表面処理工程は、前記反応性ガスのプラズマによる化学エッチング処理であってもよい。この場合、前記反応性ガスのプラズマとして、リモートプラズマを用いることができる。
また、前記金属含有膜中の金属は、Ti、Ni、Co、Pt、Mo、Ta、HfおよびZrから選択されたものであることが好ましい。
本発明の第2の観点によれば、被処理体上に露出したSi含有部分の表面に金属含有膜を成膜する成膜処理の前に行なわれる前処理方法であって、
前記Si含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、
前記プラズマによる物理的表面処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、
を具備することを特徴とする、前処理方法が提供される。
第2の観点において、前記化学的表面処理工程の後に、化学的表面処理の際に生成した反応生成物を除去するためのアニール工程を行なうこともできる。
本発明の第3の観点によれば、被処理体の表面に金属含有膜を成膜するための成膜システムであって、
被処理体の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理装置と、
物理的に処理された被処理体の表面を、反応性ガスにより化学的に処理する化学的表面処理装置と、
化学的に処理された被処理体の表面にTi膜を形成する成膜装置と
を具備することを特徴とする、成膜システムが提供される。
本発明の第4の観点によれば、被処理体の表面に金属含有膜を成膜するための成膜システムであって、
被処理体の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理装置と、
物理的に処理された被処理体の表面を、反応性ガスにより化学的に処理する化学的表面処理装置と、
化学的に処理された被処理体の表面にTi膜を形成する成膜装置と、
これらの装置を用い、第1の観点の成膜方法が行なわれるように制御する制御部と
を具備することを特徴とする、成膜システムが提供される。
本発明の第5の観点によれば、コンピュータ上で動作し、実行時に、第1の観点の成膜方法が行なわれるように、前記物理的表面処理工程で用いる物理的表面処理装置、前記化学的表面処理工程で用いる化学的表面処理装置および前記成膜工程で用いる成膜装置を制御するものであることを特徴とする、制御プログラムが提供される。
本発明の第6の観点によれば、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、第1の観点の成膜方法が行なわれるように、前記物理的表面処理工程で用いる物理的表面処理装置、前記化学的表面処理工程で用いる化学的表面処理装置および前記成膜工程で用いる成膜装置を制御するものであることを特徴とする、コンピュータ記憶媒体が提供される。
上記第1および第2の観点によれば、金属含有膜を成膜する成膜工程に先だって、被処理体上に露出したSi含有部分の表面を高周波を用いたプラズマにより物理的に表面処理する物理的表面処理工程と、物理的表面処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程とを行なうことにより、Si含有部分の表面に形成された自然酸化膜や付着物などを効果的にかつ確実に除去して、良好な特性の金属膜を成膜することができる。
従って、被処理体が、配線コンタクト部の接合部位の構造として、Si接合構造とCoSiなどの金属シリサイド接合構造とが混在している混載デバイスである場合においても、配線コンタクト部の電気抵抗を低く抑え、デバイスの電気的特性を優れたものとすることができる。
また、上記第3および第4の観点の成膜システムによれば、被処理体への成膜処理と、その前処理としての物理的表面処理および化学的表面処理を、例えば真空を破ることなく、一つのシステム内で連続して行なうことができる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。ここでは、金属含有原料ガスとしてTi含有原料ガスを用いてチタンシリサイド膜を形成する場合を例に説明する。図1は、本発明一実施形態に係る成膜方法の概略を説明するためのフロー図である。また、図2(a)〜(e)は、図1のフロー図に対応する処理を説明するため、成膜対象である被処理体としての半導体ウエハ(以下、単に「ウエハ」と記す)Wの断面の状態を示している。
図2に示すウエハWは、凹部としてのコンタクトホール(ビアホールでもよい)の底の接合部位の構造として、シリコンが露出した構造と、シリサイド層が形成された構造が混在している混載デバイスである。
Si基板201上の層間絶縁膜202には、エッチングによりコンタクトホール210,211が形成されている。図2(a)に示すように、Si基板201の表面には、Si含有部分としてCoSi層やNiSi層などの金属シリサイド層203が形成された部位と、Si含有部分としてシリコンが露出した部位(金属シリサイド層203が形成されていない状態)とが設けられ、両者を覆うように層間絶縁膜202が形成されている。つまり、コンタクトホール210は、金属シリサイド層203に達するまで形成されており、コンタクトホール211は、シリコン基板201に対するまで形成されている。
まず、ステップS11では、コンタクトホール210,211内で露出したSi基板201の表面および金属シリサイド層203の表面に、物理的表面処理を施す。具体的には、図2(b)に示すように、例えば高周波を用いたArガスプラズマによりSi基板201の表面および金属シリサイド層203の表面を逆スパッタして物理エッチングを行ない、自然酸化膜や汚染物を除去する。
次に、ステップS12では、前記物理的表面処理の後のSi基板201の表面および金属シリサイド層203の表面に、化学的表面処理を施す。具体的には、図2(c)に示すように、例えば反応性ガスのプラズマによりSi基板201の表面および金属シリサイド層203の表面を化学的に処理し、残存している自然酸化膜の除去や、前記物理的表面処理によって生成した付着物(SiOなどの酸化物)の改質を行なう。
さらに、ステップS13では、化学的表面処理後のウエハWをアニール(加熱処理)する。このアニールは、主として化学的表面処理の際に生成した反応生成物を分解、除去するために行なうものである。
なお、仮に、ステップS12の化学的表面処理を先に行ない、ステップS11の物理的表面処理をその後行なった場合には、物理的表面処理の際にスパッタされて生成した付着物がコンタクトホール210,211内に残存したままとなって、抵抗の増加を招くおそれがある。
そして、ステップS14では、図2(d)に示すように、Si基板201にTiCl等のTi含有原料ガスを供給し、プラズマを生成してTi層204を成膜する。Ti層204中のTiは、Si基板201や金属シリサイド層203中のSiとの反応によりシリサイド化してTiSi膜となる。その後、必要に応じて、バリアメタル層205の成膜の前にNHを用いてTiSi膜の表面に窒化処理を施す(ステップS15)。
ステップS16では、図2(e)に示すように、Ti層204(表面窒化されたTiSi膜)の上に、バリアメタル層205を積層形成する。バリアメタル層205は、例えば熱CVDにより形成されたTiN膜である。
以上のように、ステップS11〜ステップS15までの処理を行なった後、コンタクトホール210,211を埋めるように例えばAlなどを堆積させて配線層を形成することにより、配線コンタクト部を備えた半導体装置を製造できる。
図3は、本発明の一実施形態に係る成膜システムを示す概略構成図である。この成膜システム100は、中央に搬送室1が配置され、その周囲に開閉手段であるゲートバルブ(図示せず)を介して、2つのカセットチャンバー2,3、冷却チャンバー4、アニールチャンバー5、Ti成膜装置6、TiN成膜装置7、物理的表面処理装置8および化学的表面処理装置9が設けられたマルチチャンバータイプである。
成膜システムの各構成部は、CPUを備えたプロセスコントローラ20に接続されて制御される構成となっている。プロセスコントローラ20には、工程管理者が成膜システム100を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース21が接続されている。
また、プロセスコントローラ20には、成膜システム100で実行される各種処理をプロセスコントローラ20の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部22が接続されている。
そして、必要に応じて、ユーザーインターフェース21からの指示等にて任意のレシピを記憶部22から呼び出してプロセスコントローラ20に実行させることで、プロセスコントローラ20の制御下で、成膜システム100での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このような構成の成膜システム100では、図1に示す手順に従い、層間絶縁膜202に形成されたコンタクトホール210,211に対して、Ti層204の形成とシリサイド化、さらにバリアメタル層205の形成が行なわれる。そして、Ti層204の成膜の前処理として、物理的表面処理(ステップS11)、化学的表面処理(ステップS12)さらに必要に応じてアニール(ステップS13)が行なわれる。前処理は、Si基板201や金属シリサイド層203の表面のクリーニング、すなわち自然酸化膜や付着物の除去を目的として行なわれる。
成膜システム100では、上記一連の処理を、真空を破ることなくin−situに実施できるように構成されている。搬送室1は図示しない排気機構等により所定の真空度に保持され、その中央にはウエハWを搬送する多関節アーム構造の搬送装置10が設けられている。また、搬送室1のカセットチャンバー2,3近傍には、光学的にウエハWに形成されたノッチまたはオリエンテーションフラットの位置を合わせる位置合わせ機構11が設けられている。
そして、まず所定の真空度に保持された搬送室1内の搬送装置10により、カセットチャンバー2からウエハWを一枚取り出し、位置合わせ機構11によりウエハWの位置合わせが行われる。その後、物理的表面処理装置8に搬入して、物理的表面処理を行なう。具体的には、例えばArガスのプラズマの逆スパッタ作用により物理エッチングを行ない、コンタクトホール210,211などの底のSi基板201や金属シリサイド層203上の自然酸化膜や付着物を除去する。
次に、ウエハWを化学的表面処理装置9に搬入して、反応性ガスのプラズマにより化学的表面処理を行なう。具体的には、物理的表面処理後も残存している自然酸化膜や、Arプラズマの逆スパッタ作用によって削り取られ、コンタクトホール210,211の底に堆積している酸化物の改質を行なう。
次いで、ウエハWをアニールチャンバー5に装入してウエハWにアニール(加熱)処理を施して化学的表面処理の際の反応生成物を分解・気化させる。次に、ウエハWをTi成膜装置6に装入してTi層204の成膜を行い、さらにTiN成膜装置7に装入してバリアメタル層205の成膜を行う。その後ウエハWは冷却チャンバー4で冷却され、カセットチャンバー3に収容され、一連の処理が終了する。
次に、物理的表面処理装置8について説明する。
図4は、上記物理的表面処理を行う物理的表面処理装置8の概略構成を示す断面図である。この装置は誘導結合プラズマ(ICP)方式であり、基本的にArプラズマによる逆スパッタ作用を利用して物理エッチングを行ない、Si含有部分表面の自然酸化膜を除去するためのものであるが、自然酸化膜の除去のみならず、ウエハWにRFバイアスを印加してウエハWの面にイオンを引き込んでイオンによる処理を行うことも可能に構成されている。
物理的表面処理装置8は、その内部で高周波を用いてプラズマ処理を行うための略円筒状のチャンバー101と、チャンバー101の上方にチャンバー101に連続して設けられた略円筒状のベルジャー112とを有している。チャンバー101内には被処理体であるウエハWを水平に支持するための例えばAlN等のセラミックスからなるサセプタ113が円筒状の支持部材114に支持された状態で配置されている。サセプタ113の外縁部にはウエハWをクランプするクランプリング115が設けられている。また、サセプタ113内にはウエハWを加熱するためのヒーター116が埋設されており、このヒーター116はヒーター電源125から給電されることにより被処理体であるウエハWを所定の温度に加熱する。
ベルジャー112は、例えば石英、セラミックス材料等の電気絶縁材料で形成されており、その周囲にはアンテナ部材としてのコイル117が巻回されている。コイル117には高周波電源118が接続されている。高周波電源118は300kHz〜60MHz、好ましくは450kHzの周波数を有している。そして、高周波電源118からコイル117に高周波電力を供給することにより、ベルジャー112内に誘導電磁界が形成されるようになっている。
ガス供給機構120は、プラズマ処理用のガスをチャンバー101内に導入するためのものであり、所定のガスのガス供給源、ならびに各ガス供給源からの配管、開閉バルブ、および流量制御のためのマスフローコントローラ(いずれも図示せず)を有している。チャンバー101の側壁には、ガス導入ノズル127が設けられており、上記ガス供給機構120から延びる配管121がこのガス導入ノズル127に接続されており、所定のガスがガス導入ノズル127を介してチャンバー101内に導入される。なお、各配管のバルブおよびマスフローコントローラは図示しないコントローラにより制御される。
プラズマ処理用のガスとしては、Ar、Ne、Heが例示され、それぞれ単体で用いることができる。また、Ar、Ne、HeのいずれかとHとの併用、およびAr、Ne、HeのいずれかとNFとの併用であってもよい。これらの中では、Ar単独、またはArとHの併用が好ましい。
チャンバー101の底壁には、排気管128が接続されており、この排気管128には真空ポンプを含む排気装置129が接続されている。そして排気装置129を作動させることによりチャンバー101およびベルジャー112内を所定の真空度まで減圧することができる。
また、チャンバー101の側壁にはゲートバルブ110が設けられており、このゲートバルブ110を開にした状態でウエハWが隣接する搬送室1との間で搬送されるようになっている。
さらに、サセプタ113内には、例えば、タングステンやモリブデン線等をメッシュ状に編み込んでなる電極123が埋設され、この電極123には高周波電源122が接続されており、負のDCバイアスを印加することが可能となっている。
このように構成される装置において上述の物理的表面処理を行うに際しては、ゲートバルブ110を開にして、チャンバー101内にウエハWを装入し、サセプタ113にウエハWを載置し、クランプリング115によりクランプする。その後、ゲートバルブ110を閉じ、排気装置129によりチャンバー101およびベルジャー112内を排気して所定の減圧状態にし、引き続き、ガス供給機構120からガス導入ノズル127を介してチャンバー101内に所定のガス、例えばArガス、またはArガスおよびHガスを導入しつつ、高周波電源118からコイル117に高周波電力を供給してベルジャー112内に誘導電磁界を形成することにより、プラズマが生成される。一方、サセプタ113には、高周波電源122から高周波電力が供給され、ウエハWには負のバイアス電圧すなわちDCバイアス電圧(Vdc)が印加された状態となる。
このVdcが印加されることによりウエハWにはプラズマ中のイオンが引き込まれる。本実施形態では、この際のVdcの絶対値が200V以上になるように高周波電源118,122のパワーが調整される。例えば、高周波電源118に500W、高周波電源122に800Wを印加することによりVdc=−530Vとすることができる。Vdcを大きくすることにより、ウエハWの表面には、自然酸化膜除去の場合よりも強くプラズマ中のイオンが作用する。このため、成膜下地としてのウエハWの表面が全体的にアモルファス化して反応性の高い状態となり、その後にTiシリサイド膜を形成した際に、コンタクト抵抗をより低くすることができる。例えば、TiSiの場合、結晶構造C54のTiSiを多く形成することができる。この目的のために、Vdcの絶対値は50Vが好ましく200V以上が一層好ましい。
この際の処理条件は、例えば圧力が1〜0.01Pa、好ましくは0.7〜0.06Pa、ウエハ温度が室温〜500℃、ガス流量がArは、1〜20mL/min(sccm)、好ましくは1〜10mL/min(sccm)、Hは、1〜50mL/min(sccm)、好ましくは5〜20mL/min(sccm)、ICP用の高周波電源118の周波数が450kHz、パワーが200〜3000W、バイアス用の高周波電源122の周波数が13.56MHz、パワーが0〜1500Wとすることができる。このように、物理的表面処理装置8を用いてAr逆スパッタ作用による物理エッチングを行なうことにより、凹部の底の自然酸化膜の大半を除去することができる。
次に、化学的表面処理装置9の構造例について説明する。
図5は化学的表面処理装置9の構造の一例を示す断面図である。この化学的表面処理装置9は、マイクロ波リモートプラズマ方式であり、ウエハWを収容する気密に構成された略円筒状のチャンバー130と、チャンバー130内に処理ガスを供給するガス供給機構140と、マイクロ波により処理ガスを励起するためのプラズマを生成するプラズマ発生機構150とを有している。
チャンバー130の中には、被処理体であるウエハWを水平に支持するためのサセプタ132が円筒状の支持部材133により支持された状態で配置されている。サセプタ132の外縁部にはウエハWをクランプするためのクランプリング134が設けられている。また、サセプタ132の内部にはヒーター135および冷媒流路136が設けられおり、ヒーター135にはヒーター電源137が接続され、冷媒流路136には冷媒供給源138から冷媒が供給されるようになっている。そして、冷媒流路136に通流する冷媒によりサセプタ132を冷却しつつ、ヒーター135への給電を制御して、サセプタ132の温度ひいてはウエハWの温度を制御する。
ガス供給機構140は、Nを供給するN供給源141、Hを供給するH供給源142およびNFを供給するNF供給源143を有しており、これらにはそれぞれガスライン144,145および146が接続されている。各ガスラインにはバルブ147およびマスフローコントローラ148が設けられている。
プラズマ発生機構150は、チャンバー130の上方に設けられたプラズマ生成室151と、マイクロ波を発生するマイクロ波発生電源152と、このマイクロ波発生電源152で発生したマイクロ波をプラズマ生成室151に導く導波管153と、プラズマ生成室151で生成したプラズマをチャンバー130の天壁130aを介してチャンバー130内に導くプラズマ導入筒154とを有している。
ガス供給機構140のうち、N供給源141に接続されたガスライン144およびH供給源142に接続されたガスライン145は、プラズマ生成室151に繋がっており、マイクロ波発生電源152から導波管153を経てプラズマ生成室151に導入されたマイクロ波によりガスライン144,145を経て供給されたNガスおよびHガスがプラズマ化され、そのプラズマがプラズマ導入筒154を経てチャンバー130に導入される。一方、NF供給源143に接続されたガスライン146は、チャンバー130の天壁130aからチャンバー130に挿入された複数のガス導入ノズル149に接続されており、NFガスがこのガス導入ノズル149からチャンバー130内に導入される。
チャンバー130の底壁には、排気管155が接続されており、この排気管155には真空ポンプを含む排気装置156が接続されている。そして排気装置156を作動させることによりチャンバー130内を所定の真空度まで減圧することができる。
また、チャンバー130の側壁にはゲートバルブ157が設けられており、このゲートバルブ157を開にした状態でウエハWが隣接する搬送室1との間で搬送されるようになっている。
このように構成される化学的表面処理装置9においては、排気装置156によりチャンバー130内を排気して所定の減圧状態にし、所定のガスを流した状態で、ゲートバルブ157を開にして、搬送装置10により真空状態の搬送室1からチャンバー130内にウエハWを装入し、サセプタ132上に載置してクランプリング134によりクランプする。その後、ゲートバルブ157を閉じる。
そして、N供給源141およびH供給源142からプラズマ生成室151内にNおよびHを導入しつつ、マイクロ波発生電源152から導波管153を介してプラズマ生成室151内にマイクロ波を導入して、これらガスのプラズマを生成し、そのプラズマをチャンバー130内に導入する。
一方、NF供給源143からガスライン146およびガス導入ノズル149を介してチャンバー130内にNFを導入し、チャンバー130内に導入されたNおよびHのプラズマによりNFガスもプラズマ化させる。そして、このプラズマによりウエハWのシリコンやCoSi層などのシリサイド層表面の自然酸化膜に化学的エッチング作用が及ぼされ、分解可能な(NHSiF等が生成される。また、物理的表面処理装置8における物理エッチングによって削り取られ、コンタクトホールなどの凹部の底に付着した酸化物(SiOなど)についても、この化学的表面処理装置9における表面処理によって(NHSiF等に改質される。
その後、ゲートバルブ157が開かれ、ウエハWが搬送装置10により搬送室1に取り出される。その後、このウエハWをアニールチャンバー5に搬入してアニール処理することにより、上記反応成分が分解・揮発して、自然酸化膜や付着物が除去される。
マイクロ波リモートプラズマは高エネルギーであり、しかも上述のガスが自然酸化膜や付着酸化物に対して主に化学的作用を及ぼすから、下地のシリコンやCoSi層に物理的ダメージを与えることなく高い化学的エネルギーで効率良く、かつほぼ完全に自然酸化膜や付着酸化物を除去することができる。
化学的表面処理装置9における処理条件は、例えば圧力が1400〜100Pa、好ましくは700〜400Pa、ウエハ温度が−20〜100℃、好ましくは0〜50℃、ガス流量がH:0〜500mL/min(sccm)、好ましくは30〜100mL/min(sccm)、NF:0〜500mL/min(sccm)、好ましくは50〜250mL/min(sccm)、N:0〜3000mL/min(sccm)、好ましくは500〜1500mL/min(sccm)、マイクロ波発生電源152の周波数が2.45GHz、出力が0〜3000W、好ましくは500〜1500Wである。
また、アニールチャンバー5内では、例えば、チャンバー内をArガスなどの不活性ガス雰囲気として、ウエハ温度を100〜500℃に加熱してアニール処理を行うことができる。
次に、Ti成膜装置6について説明する。
図6はTi成膜装置の概略構成を示す断面図である。このTi成膜装置6は、気密に構成された略円筒状のチャンバー41を有しており、その中には被処理体であるウエハWを水平に支持するためのサセプタ42が円筒状の支持部材43により支持された状態で配置されている。このサセプタ42は、例えばAlN等のセラミックスで構成されている。サセプタ42の外縁部にはSi基板Wをガイドするためのガイドリング44が設けられている。このガイドリング44はプラズマのフォーカシング効果も奏する。また、サセプタ42にはモリブデンやタングステン線等からなる抵抗加熱型のヒーター45が埋め込まれており、このヒーター45はヒーター電源46から給電されることにより被処理体であるウエハWを所定の温度に加熱する。なお、サセプタ42に対するウエハWの受け渡しは、その中に突没自在に設けられた3本のリフトピン(図示せず)でウエハWを持ち上げた状態で行われる。
チャンバー41の側部には、搬送室1との間でウエハWの受け渡しを行なうためのゲートバルブ83が設けられ、このゲートバルブ83を開にした状態でウエハWが隣接する搬送室1との間で搬送されるようになっている。
また、チャンバー41の天壁41aには、絶縁部材49を介してシャワーヘッド50が設けられている。このシャワーヘッド50は、上段ブロック体50a、中段ブロック体50b、下段ブロック体50cで構成されている。そして、下段ブロック体50cにはガスを吐出する吐出孔57と58とが交互に形成されている。上段ブロック体50aの上面には、第1のガス導入口51と、第2のガス導入口52とが形成されている。
上段ブロック体50aの中では、第1のガス導入口51から多数のガス通路53が分岐している。中段ブロック体50bにはガス通路55が形成されており、上記ガス通路53がこれらガス通路55に連通している。さらにこのガス通路55が下段ブロック体50cの吐出孔57に連通している。また、上段ブロック体50aの中では、第2のガス導入口52から多数のガス通路54が分岐している。中段ブロック体50bにはガス通路56が形成されており、上記ガス通路54がこれらガス通路56に連通している。さらにこのガス通路56が下段ブロック体50cの吐出孔58に連通している。そして、上記第1および第2のガス導入口51,52は、ガス供給機構60のガスラインに接続されている。
ガス供給機構60は、クリーニングガスであるClFガスを供給するClFガス供給源61、Ti含有ガスであるTiClガスを供給するTiClガス供給源62、プラズマガスであるArガスを供給するArガス供給源63、還元ガスであるHガスを供給するHガス供給源64、NHガスを供給するNHガス供給源71を有している。そして、ClFガス供給源61にはガスライン65が、TiClガス供給源62にはガスライン66が、Arガス供給源63にはガスライン67が、Hガス供給源64にはガスライン68が、NHガス供給源71にはガスライン79がそれぞれ接続されている。また、各ラインにはバルブ69、バルブ77およびマスフローコントローラ70が設けられ、TiClガス供給源62から延びるガスライン66には、排気装置76と繋がるガスライン80がバルブ78を介して接続されている。前記第1のガス導入口51にはTiClガス供給源62から延びるガスライン66が接続されており、このガスライン66にはClFガス供給源61から延びるガスライン65およびArガス供給源63から延びるガスライン67が接続されている。また、前記第2のガス導入口52にはHガス供給源64から延びるガスライン68およびNHガス供給源71から延びるガスライン79が接続されている。したがって、プロセス時には、TiClガス供給源62からのTiClガスがArガスにキャリアされてガスライン66を介してシャワーヘッド50の第1のガス導入口51からシャワーヘッド50内に至り、ガス通路53,55を経て吐出孔57からチャンバー41内へ吐出される一方、Hガス供給源64からのHガスがガスライン68を介してシャワーヘッド50の第2のガス導入口52からシャワーヘッド50内に至り、ガス通路54,56を経て吐出孔58からチャンバー41内へ吐出される。すなわち、シャワーヘッド50は、TiClガスとHガスとが全く独立してチャンバー41内に供給されるポストミックスタイプとなっており、これらは吐出後に混合され反応が生じる。なお、各ガスラインのバルブやマスフローコントローラは図示しないコントローラにより制御される。
シャワーヘッド50には、整合器72を介して高周波電源73が接続されており、この高周波電源73からシャワーヘッド50に高周波電力が供給されることにより、シャワーヘッド50を介してチャンバー41内に供給されたガスがプラズマ化され、これにより成膜反応が進行される。高周波電力が供給される電極として機能するシャワーヘッド50の対向電極として、サセプタ42の上部に、例えば、モリブデン線等をメッシュ状に編み込んでなる電極74が埋設されている。
チャンバー41の底壁41bには、排気管75が接続されており、この排気管75には真空ポンプを含む排気装置76が接続されている。そしてこの排気装置76を作動させることによりチャンバー41内を所定の真空度まで減圧することが可能となっている。
次に、Ti成膜装置6におけるTi膜形成プロセスについて説明する。
まず、ヒーター45によりチャンバー41内を400〜650℃に加熱しながら排気装置76によりチャンバー41内を排気して所定の真空状態とし、ArガスおよびHガスを所定の流量比で、例えばArガスを200〜2000mL/min(sccm)、Hガスを500〜5000mL/min(sccm)でチャンバー41内に導入しつつ、高周波電源73からシャワーヘッド50に高周波電力を供給してチャンバー41内にプラズマを生成させ、さらに所定流量のTiClガスを、例えば1.5〜20mL/min(sccm)で供給してチャンバー41内にTi膜のプリコート処理を行う。その後、TiClガスを停止して、NHガスを例えば100〜2000mL/min(sccm)でチャンバー41内に導入して、プラズマを生成してプリコートTi膜を窒化して安定化させる。
次いで、ゲートバルブ83を開いて、搬送室1からTi成膜装置6のチャンバー41内にウエハWを装入してサセプタ42上に載置し、排気装置76によりチャンバー41内を排気しつつ、ヒーター45によりウエハWを加熱し、Hガスを500〜5000mL/min、好ましくは1500〜4000mL/min、Arガスを200〜2000mL/min、好ましくは300〜1600mL/minの流量でチャンバー41内に導入する。次に、ArガスとHガスを維持したまま、チャンバー41内を1400〜100Pa、好ましくは800〜500Paにする。これらの流量を維持したまま、TiClガスを1.5〜20mL/min(sccm)、好ましくは1.5〜12mL/minの流量でチャンバー41内に導入してプリフローを行った後、ヒーター45によるウエハWの加熱温度(サセプタ温度)を500〜700℃程度、好ましくは600℃程度に維持して、高周波電源73からシャワーヘッド50に300kHz〜1MHz、好ましくは350〜1000kHzの周波数で、200〜1500W、好ましくは350〜1000Wの高周波電力を供給し、チャンバー41内にプラズマを生成し、プラズマ化したガス中でTi膜を成膜する。
このようにしてTi膜が堆積されると同時に、このTi膜は下地のシリコンからSiを吸い上げてTiとSiとの反応によりTiSi膜が形成される。
Ti膜の成膜では、上記のようにTiClガスの供給とHガスの供給とプラズマ生成とを同時的に行ってもよいが、最初にTiClガスを短時間供給してTi膜の吸着反応(TiとSiとの反応)を生じさせた後、TiClガスとHガスとArガスとプラズマ生成でTi膜を成膜する工程、HガスとArガスの導入+プラズマ生成を行う工程を複数回繰り返すプロセス、例えばALD(Atomic Layered Deposition)プロセスで行うこともできる。これにより成膜温度をさらに低下させることができ、500℃以下、例えば350℃程度でも成膜可能となる。また、Ti膜の成膜において、プラズマ生成に先立ってTiClガスを所定時間供給してSi基板上にTi−Si結合を生じさせ、次いでプラズマを生成するようにしてもよい。これによりチタンシリサイド膜の抵抗を一層低下させることができる。
その後、必要に応じてTiSi膜の表面の窒化処理を行うが、この場合には、サセプタ42の温度を350〜700℃程度、好ましくは600℃にして、図6の装置のチャンバー41内へNHガス供給源71からNHガスを例えば200〜2000mL/min(sccm)の流量で、ArガスおよびHガスとともに流し、高周波の印加によりプラズマを生成して処理を行うことができる。窒化処理時のチャンバー41内圧力、温度、プラズマ生成条件、Arガス流量、およびHガス流量等は、Ti成膜時と同じである。
このようにして所定枚数の成膜後、チャンバー41内にClFガス供給源61からClFガスを供給し、チャンバー内のクリーニングを行う。
なお、本実施形態ではTi膜成膜後、TiN成膜装置7によりTi膜の上にTiN膜が成膜されるが、TiN成膜装置7は成膜ガスとしてHの代わりにNとNHを使用する他は、Ti成膜装置6と同様に構成されており、TiClとNおよびNHを用いて熱CVDによりTiN膜を成膜することができる。
次に、本発明の基礎となった実験結果について、図7および図8を参照しながら説明する。
図7は、CoSi層およびNiSi層に対し、物理的表面処理または化学的表面処理を行なった後、Ti膜成膜・シリサイド化を実施したコンタクトの電気的特性(コンタクト抵抗)を測定した結果を示している。図7の縦軸は、累積確率を示し、図7の横軸はコンタクト抵抗を示す。また、図中の符号aの曲線は、NiSi層に対し物理的表面処理のみを実施したデータを示し、符号bの曲線は、CoSi層に対し物理的表面処理のみを実施したデータを示し、符号cの曲線は、NiSi層に対し化学的表面処理のみを実施したデータを示し、符号dの曲線は、CoSi層に対し化学的表面処理のみを実施したデータを示している。
なお、物理的表面処理は、図4と同様の構成の物理的表面処理装置8を用い、また、化学的表面処理は、図5と同様の構成の化学的表面処理装置9を用いて、それぞれ下記の条件で実施した。
<物理的表面処理条件>
処理温度:200℃
処理圧力:0.067Pa(0.5mTorr)
ICP用パワー:500W
バイアス電圧用パワー:400W
処理ガス流量:Ar 4.6mL/min(sccm)
エッチ量:5nm
<化学的表面処理条件>
処理温度:16℃
処理圧力:533Pa(4Torr)
マイクロ波パワー:1000W
処理ガス流量:N/H/NF=1000/50/150mL/min(sccm)
エッチ量:5nm
この結果から、CoSi層およびNiSi層に対し、化学的表面処理のみを行なった場合(符号c、dの曲線)には抵抗の増加がみられたが、物理的表面処理のみを行なった場合(符号a、bの曲線)では、抵抗の増加は認められなかった。この結果から、CoSi層およびNiSi層に対して化学的表面処理を行なっても、表面の自然酸化膜(金属酸化物)を除去できないことが示唆された。
図8は、Si基板のシリコン表面に対して、上記と同様の条件で物理的表面処理または化学的表面処理を行なった後、図1と同様の手順でTi膜成膜・シリサイド化を実施したコンタクトの電気的特性(コンタクト抵抗)を測定した結果を示している。図8中、符号eの曲線は化学的表面処理のみを実施したデータを示し、符号fの曲線は物理的表面処理のみを実施したデータを示している。
この図8から、シリコンに物理的表面処理を行なった場合(符号fの曲線)には抵抗の増加傾向がみられたが、化学的表面処理を行なった場合(符号eの曲線)では、抵抗は増加しなかったことがわかる。物理的表面処理では、Si基板への物理的なダメージと、コンタクトホール側壁の酸化膜の再スパッタによってコンタクトホールの底に酸化物が付着することによって、コンタクト抵抗の増加を引き起こすものと考えられた。
以上の図7、図8の結果から、Si接合構造とCoSi/NiSi接合構造が混在する混載デバイスにおいては、物理的表面処理または化学的表面処理のいずれか一方の処理だけでは十分な前処理(表面のクリーニング)が困難で、コンタクト抵抗の増加を招くことが判明した。
次に、本発明の効果を確認した実験結果について説明する。
図3と同様の構成の成膜システム100を用い、図1のフロー図に示す手順に従って、ウエハWのコンタクトホールに前処理としての物理的表面処理、化学的表面処理、アニール(任意)を実施し、さらにCVDによるTi膜の堆積とシリサイド化、窒化処理、バリアメタル層としてのTiN膜の堆積、配線層の堆積を行なって製造した半導体デバイスについて、TiSi膜の比抵抗を測定した(実施例1)。前処理の条件は、以下の通りとした。
<物理的表面処理条件>
処理温度:200℃
処理圧力:0.067Pa(0.5mTorr)
ICP用パワー:500W
バイアス電圧用パワー:400W
処理ガス流量:Ar 4.6mL/min(sccm)
エッチ量:5nm
<化学的表面処理条件>
処理温度:16℃
処理圧力:533Pa(4Torr)
マイクロ波パワー:1000W
処理ガス流量:N/H/NF=1000/50/150mL/min(sccm)
処理時間:60秒
<アニール>
処理温度:200℃
雰囲気:Nガス
また、比較の為、前処理としてDHF(希フッ酸、ただしHF:HO=1:200)を用いたウエットクリーニングのみを行なった場合(比較例1)、化学的表面処理のみを行なった場合(比較例2)、物理的表面処理のみを行なった場合(比較例3〜5)、前処理を全く実施しなかった場合(比較例6)についても、それぞれ実施例1と同様にして半導体デバイスを作成し、TiSi膜の比抵抗を測定した。なお、比較例2の化学的表面処理は、実施例1と同様の条件で実施し、比較例3〜5の物理的表面処理は、以下の条件で実施した。
<比較例3>
ICP用パワーを271W、バイアス用パワーを65W、処理時間を50秒とした以外は、実施例1の物理的表面処理と同様の条件で実施した。
<比較例4>
ICP用パワーを500W、バイアス用パワーを100W、処理時間を35秒とした以外は、実施例1の物理的表面処理と同様の条件で実施した。
<比較例5>
ICP用パワーを500W、バイアス用パワーを400W、処理時間を8秒とした以外は、実施例1の物理的表面処理と同様の条件で実施した。
以上、実施例1並びに比較例1〜6までの結果をまとめて図9に示した。図9では、前処理の最後の工程であるアニールを行なわない場合とアニールを行なった場合に分けて比抵抗を掲載した。この図9から、前処理として化学的表面処理と物理的表面処理を組み合わせて2ステップ処理を行なった実施例1は、DHFによるウエット処理を行なった比較例1、化学的表面処理のみを実施した比較例2、物理的表面処理のみを実施した比較例3〜5と比べて明らかに比抵抗が小さく、2ステップの前処理が抵抗の抑制に有効であることが示された。
また、アニールを実施することによって、比抵抗がさらに低減していることから、2ステップの前処理の一部としてアニールを行なうことが、抵抗の抑制に有効であることが示された。
なお、本発明は上記実施形態に限定されることなく本発明の思想の範囲内で種々変更可能である。例えば、図1の成膜システムでは、前処理としての物理的表面処理と化学的表面処理を、それぞれ物理的表面処理装置8と化学的表面処理装置9において、それぞれ別々に実施するようにしたが、これら2ステップの処理を同一チャンバー内で引き続き実施するようにしてもよい。
また、上記実施形態では、所謂混載デバイスにおける成膜方法を対象にしたが、非混載デバイス、例えば、凹部の底の接合部位にSiが露出している構造のみから構成されるデバイス、あるいは凹部の底の接合部位に金属シリサイド層が形成されている構造のみから構成されるデバイス等への適用を妨げるものではない。
また、上記実施形態では前処理の一工程である物理的表面処理をICPプラズマにより行ったが、これに限定されずに平行平板型プラズマ(容量結合プラズマ)で行ってもよいし、チャンバー内に直接マイクロ波を導入するマイクロ波プラズマで行ってもよい。ただし、ICPプラズマのほうが不必要なダメージを被処理体に与える懸念が小さく好ましい。
また、上記実施形態に示す如く、化学的表面処理には基板へのダメージの小さいリモートプラズマを好適に用いることができるが、反応性ガスのみによる表面処理、例えばHFとNHの混合ガスを用いてプラズマを形成せずに化学的に作用させる表面処理を行なうこともできる。
さらに、TiSi膜を成膜する場合の下地としては、poly−Siであってもよい。
さらにまた、原料ガスとしてTiClガスを用いた場合を例にとって説明したが、これに限定されず、Ti含有原料ガスならばどのようなものでもよく、例えば有機チタンとしてTDMAT(ジメチルアミノチタニウム)、TDEAT(ジエチルアミノチタン)等を用いることもできる。
なお、上記実施形態では、Ti含有原料ガスを用いてチタンシリサイド膜を形成する場合を例にとって説明したが、これに限定されず、例えば、Ni、Co、Pt、Mo、Ta、Hf、Zr等の金属含有原料ガスを用いてこれら金属のシリサイド膜などの金属含有膜を形成する場合にも同様な効果を得ることができる。
また、金属含有膜を形成するための成膜方法として、CVD法を挙げたが、成膜方法はこれに限定されるものではなく、例えば物理的蒸着(PVD)法による成膜も可能である。
本発明の一実施形態に係る成膜方法の手順を説明するためのフロー図。 本発明の一実施形態に係る成膜方法の各工程を説明するためのウエハの要部断面図。 成膜システムの概要を説明するための図面。 物理的表面処理装置の概略構成を示す断面図。 化学的表面処理装置の概略構成を示す断面図。 Ti成膜装置の概略構成を示す断面図。 CoSi下地およびNiSi下地に物理的表面処理または化学的表面処理を行なった後のコンタクト抵抗を示すグラフ図。 シリコン下地に物理的表面処理または化学的表面処理を行なった後のコンタクト抵抗を示すグラフ図。 実施例および比較例による処理後のチタンシリサイドの比抵抗を示すグラフ図。
符号の説明
1 搬送室
5 アニールチャンバー
6 Ti成膜装置
7 TiN成膜装置
8 物理的表面処理装置
9 化学的表面処理装置
201 Si基板
202 層間絶縁膜
203 金属シリサイド層
204 Ti層
205 バリアメタル層

Claims (17)

  1. 被処理体上に露出したSi含有部分の表面に金属含有膜を成膜する成膜方法であって、
    前記Si含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、
    前記プラズマによる物理的表面処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、
    前記化学的表面処理が施されたSi含有部分の上に金属含有膜を成膜する成膜工程と、
    を具備することを特徴とする、成膜方法。
  2. 前記化学的表面処理工程の後に、化学的表面処理の際に生成した反応生成物を除去するためのアニール工程を行なうことを特徴とする、請求項1に記載の成膜方法。
  3. 前記Si含有部分は、Si基板、poly−Siまたは金属シリサイド層からなることを特徴とする、請求項1または請求項2に記載の成膜方法。
  4. 前記金属シリサイド層は、CoSiまたはNiSiであることを特徴とする、請求項3に記載の成膜方法。
  5. 前記金属含有膜は、金属シリサイド膜であり、
    該金属シリサイド膜は、成膜しようとする金属シリサイド中の金属を含有する金属含有原料ガスのプラズマによって当該金属からなる金属膜を成膜した後、該金属膜と前記Si含有部分のSiとの反応により形成されるものであることを特徴とする、請求項1から請求項4のいずれか1項に記載の成膜方法。
  6. 前記物理的表面処理工程では、Arガスプラズマの逆スパッタ作用による物理エッチング処理を行なうことを特徴とする、請求項1から請求項5のいずれか1項に記載の成膜方法。
  7. 前記物理エッチング処理は、誘導結合プラズマを用いて行うことを特徴とする、請求項6に記載の成膜方法。
  8. 前記物理エッチング処理を、被処理体に絶対値が50V以上のDCバイアス電圧(Vdc)を印加しつつ行うことを特徴とする、請求項7に記載の成膜方法。
  9. 前記化学的表面処理工程は、前記反応性ガスのプラズマによる化学エッチング処理であることを特徴とする、請求項1から請求項5のいずれか1項に記載の成膜方法。
  10. 前記反応性ガスのプラズマとして、リモートプラズマを用いることを特徴とする、請求項9に記載の成膜方法。
  11. 前記金属含有膜中の金属は、Ti、Ni、Co、Pt、Mo、Ta、HfおよびZrから選択されたものであることを特徴とする、請求項1から請求項10のいずれか1項に記載の成膜方法。
  12. 被処理体上に露出したSi含有部分の表面に金属含有膜を成膜する成膜処理の前に行なわれる前処理方法であって、
    前記Si含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、
    前記プラズマによる物理的表面処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、
    を具備することを特徴とする、前処理方法。
  13. 前記化学的表面処理工程の後に、化学的表面処理の際に生成した反応生成物を除去するためのアニール工程を行なうことを特徴とする、請求項12に記載の前処理方法。
  14. 被処理体の表面に金属含有膜を成膜するための成膜システムであって、
    被処理体の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理装置と、
    物理的に処理された被処理体の表面を、反応性ガスにより化学的に処理する化学的表面処理装置と、
    化学的に処理された被処理体の表面にTi膜を形成する成膜装置と
    を具備することを特徴とする、成膜システム。
  15. 被処理体の表面に金属含有膜を成膜するための成膜システムであって、
    被処理体の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理装置と、
    物理的に処理された被処理体の表面を、反応性ガスにより化学的に処理する化学的表面処理装置と、
    化学的に処理された被処理体の表面にTi膜を形成する成膜装置と、
    これらの装置を用い、請求項1から請求項11のいずれか1項に記載された成膜方法が行なわれるように制御する制御部と
    を具備することを特徴とする、成膜システム。
  16. コンピュータ上で動作し、実行時に、請求項1から請求項11のいずれか1項に記載された成膜方法が行なわれるように、前記物理的表面処理工程で用いる物理的表面処理装置、前記化学的表面処理工程で用いる化学的表面処理装置および前記成膜工程で用いる成膜装置を制御するものであることを特徴とする、制御プログラム。
  17. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に、請求項1から請求項11のいずれか1項に記載された成膜方法が行なわれるように、前記物理的表面処理工程で用いる物理的表面処理装置、前記化学的表面処理工程で用いる化学的表面処理装置および前記成膜工程で用いる成膜装置を制御するものであることを特徴とする、コンピュータ記憶媒体。
JP2005113373A 2005-04-11 2005-04-11 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体 Active JP5004432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005113373A JP5004432B2 (ja) 2005-04-11 2005-04-11 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005113373A JP5004432B2 (ja) 2005-04-11 2005-04-11 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体

Publications (2)

Publication Number Publication Date
JP2006294861A true JP2006294861A (ja) 2006-10-26
JP5004432B2 JP5004432B2 (ja) 2012-08-22

Family

ID=37415108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005113373A Active JP5004432B2 (ja) 2005-04-11 2005-04-11 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体

Country Status (1)

Country Link
JP (1) JP5004432B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016531A (ja) * 2007-07-04 2009-01-22 Showa Denko Kk Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
US7700448B2 (en) 2007-03-27 2010-04-20 Renesas Technology Corp. Manufacturing method of semiconductor device
US7955925B2 (en) 2007-07-03 2011-06-07 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2014090051A (ja) * 2012-10-30 2014-05-15 Renesas Electronics Corp 半導体装置およびその製造方法
WO2024014402A1 (ja) * 2022-07-11 2024-01-18 富士電機株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936360A (ja) * 1995-07-20 1997-02-07 Nec Corp 半導体装置の製造方法
JP2000332106A (ja) * 1999-05-19 2000-11-30 Sony Corp 半導体装置およびその製造方法
JP2003059861A (ja) * 2001-08-09 2003-02-28 Tokyo Electron Ltd 成膜方法および成膜装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936360A (ja) * 1995-07-20 1997-02-07 Nec Corp 半導体装置の製造方法
JP2000332106A (ja) * 1999-05-19 2000-11-30 Sony Corp 半導体装置およびその製造方法
JP2003059861A (ja) * 2001-08-09 2003-02-28 Tokyo Electron Ltd 成膜方法および成膜装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700448B2 (en) 2007-03-27 2010-04-20 Renesas Technology Corp. Manufacturing method of semiconductor device
US7955925B2 (en) 2007-07-03 2011-06-07 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2009016531A (ja) * 2007-07-04 2009-01-22 Showa Denko Kk Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
US8674398B2 (en) 2007-07-04 2014-03-18 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light emitting device and production method thereof, and lamp
JP2014090051A (ja) * 2012-10-30 2014-05-15 Renesas Electronics Corp 半導体装置およびその製造方法
WO2024014402A1 (ja) * 2022-07-11 2024-01-18 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5004432B2 (ja) 2012-08-22

Similar Documents

Publication Publication Date Title
JP4811870B2 (ja) Ti膜およびTiN膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP3574651B2 (ja) 成膜方法および成膜装置
JP5046506B2 (ja) 基板処理装置,基板処理方法,プログラム,プログラムを記録した記録媒体
US20060127601A1 (en) Film formation method
US20070000870A1 (en) Plasma processing method
US8951913B2 (en) Method for removing native oxide and associated residue from a substrate
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP4429695B2 (ja) 成膜方法および成膜システム
JPWO2007125836A1 (ja) Ti膜の成膜方法
JP4451097B2 (ja) 成膜方法
JP3951976B2 (ja) プラズマ処理方法
JP4105120B2 (ja) 成膜方法
JP2003059861A (ja) 成膜方法および成膜装置
JP2010056567A (ja) 成膜方法
JP4650440B2 (ja) 成膜方法
JPWO2007123212A1 (ja) Ti膜の成膜方法
JPWO2007125837A1 (ja) Ti膜の成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5004432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250