TWI608520B - 用於單晶底材之層移轉方法及在底材上包含單晶層之結構 - Google Patents

用於單晶底材之層移轉方法及在底材上包含單晶層之結構 Download PDF

Info

Publication number
TWI608520B
TWI608520B TW105114614A TW105114614A TWI608520B TW I608520 B TWI608520 B TW I608520B TW 105114614 A TW105114614 A TW 105114614A TW 105114614 A TW105114614 A TW 105114614A TW I608520 B TWI608520 B TW I608520B
Authority
TW
Taiwan
Prior art keywords
substrate
single crystal
layer
donor substrate
crystal
Prior art date
Application number
TW105114614A
Other languages
English (en)
Other versions
TW201703110A (zh
Inventor
魯多維克 伊卡諾
尼可拉斯 戴佛
穆罕默德 娜蒂雅 班
弗朗索瓦 波爾蒂
卡洛爾 大衛
伊莎貝爾 蓋倫
Original Assignee
索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 索泰克公司 filed Critical 索泰克公司
Publication of TW201703110A publication Critical patent/TW201703110A/zh
Application granted granted Critical
Publication of TWI608520B publication Critical patent/TWI608520B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

用於單晶底材之層移轉方法及在底材上包含單晶層之結構
本發明係關於一種從一單晶底材(稱為施體底材)將一層移轉到另一底材(稱為受體底材)上之方法，及應用此方法獲得之結構。
單晶底材，尤其是以諸如矽等半導體材料製成者，經常使用與微電子領域。
此類底材通常從晶錠開始製作而獲得。
詳言之，製作這些底材包括以下步驟：- 利用諸如柴式法(Czochralski method)從晶種開始生長晶錠，晶種的定向會決定晶錠的晶向(crystal orientation)，- 將晶錠切割為多段，切割係沿著實質上垂直於晶錠軸線的平面實施，- 在每一晶錠切段的圓周上形成一V型切口，該V型切口朝該晶錠 切段的軸向方向延伸，- 將每一晶錠切段切割成多個晶圓薄片，切割係沿著實質上垂直於晶錠切段的軸線的平面實施，- 對晶圓做最後修整處理，主要可包括研磨拋光、清潔及/或形成邊緣切角(peripheral chamfers)，以形成底材。
此類單晶底材的一應用為，從該底材(此處稱為「施體底材」)將一層移轉到稱為「受體底材」的另一底材上。實施此種移轉的一已知技術為Smart CutTM法，在該方法中，經由對施體底材進行植入而製造出一弱化區，該弱化區連接著待移轉之一層，接著將施體底材鍵合至受體底材，然後沿弱化區將施體底材分離，以將該層移轉到受體底材上。
在移轉後，被移轉層的自由表面，即施體底材被鍵合至受體底材那一面的相反面，呈現出一高粗度，需要以加工處理步驟處理。
事實上，前述粗度對於形成在被移轉層當中或上面的電子元件的效能特徵，有非常大的影響。舉例而言，高粗度會導致製作在被移轉層當中或上面的多個電晶體的臨界電壓(threshold voltage)彼此間有很大的變化。
為修補前述表面，針對表面平滑化的已知解決方案包含實施不同的加工製程，尤其是熱回火(thermal annealing)。
然而，經前述加工後，被移轉層的表面粗度並未達到最佳，仍需要降低粗度才能改進所欲製作在被移轉層當中或上面的元件的效能特徵。
本發明之一目的是設計出一種層移轉方法，讓被移轉層的自由表面的粗度大幅降低。
因此，本發明提供一種將一層從一單晶底材(稱為施體底材)，移轉至一受體底材之方法，該方法包括：- 提供該單晶施體底材，所述施體底材設有被定向成朝著其晶體之一第一方向之一V型切口，以及連接著待移轉層之一弱化區，- 將該單晶施體底材鍵合至該受體底材上，該施體底材之主要表面位於鍵合界面，就該待移轉層而言，該主要表面係在相反於該弱化區之一側，及- 使該單晶施體底材沿著該弱化區分離。
依照本發明，該單晶施體底材在鍵合至該受體底材之主要表面上具有一原子台階(atomic steps)陣列，該些原子台階實質上朝著所述晶體之一第二方向延伸，該第二方向相異於所述第一方向。
在本說明書中，「原子台階實質上朝該晶體之一單一方向延伸」，也就是該些原子台階實質上為一次元(one-dimensional)之敘述，應理解為指該些原子台階在該單一方向上的長度，大於該些原子台階在一正交方向(orthogonal direction)上的長度，換言之，該些原子台階在前述兩個方向的長度之比大於或等於2。舉例而言，該施體底材為矽底材時， 若該些原子台階在一方向上的長度大於0.6μm，且在另一方向上的長度小於0.3μm，可認為該些原子台階是一次元。
依照本發明之方法，當施體底材具有朝某一方向延伸之一V型切口，而使得在該方向上切割單晶晶錠切段的一傾角(inclination)會在施體底材表面產生二次元(two-dimensional)台階時，就修補源自施體底材(其具有實質上為一次元之原子台階)之被移轉層的自由表面而言，當施體底材表面處的原子台階為二次元台階時，可獲得較佳的結果。
本發明有利之處為，所述第二方向上的原子密度大於第一方向上的原子密度。
該些原子台階的特色為，其在所述晶體之第二方向上的長度，為其在垂直於該第二方向之另一方向上的長度的至少兩倍。
依照本發明一實施例，被移轉層的厚度大於或等於150nm。
較佳者為，施體底材具有一晶格(crystal lattice)，其具有一心立方(centred cubic)結構、面心立方(face-centred cubic)結構，或鑽石型結構。
依照本發明一實施例，施體底材係經由將一段單晶晶錠切割成薄片而獲得，該薄片被組構成只在該晶體之第二方向上具有一傾角。
舉例而言，所述晶錠切段之一主要表面係在具有一法線方向<1 0 0>之一平面上，所述V型切口被定向成與一方向<1 1 0>相交成45°之角度，且所述薄片被組構成只在該方向<1 1 0>上具有一傾角，以使該些原子台階實質上朝該方向<1 1 0>延伸。
依照本發明一較佳實施例，該施體底材為矽製。
本發明之另一標的與一結構有關，該結構包括一底材上之一單晶層，該單晶層設有被定向成朝著其晶體之一第一方向之一V型切口，該結構之特徵在於，該單晶層在相反於該底材之主要表面有一原子台階陣列，其實質上朝著所述晶體之一第二方向延伸，該第二方向相異於所述第一方向。
該些原子台階的特色為，其在所述晶體之第二方向上的長度，為其在垂直於該第二方向之另一方向上的長度的至少兩倍。
依照本發明一實施例，該單晶層具有一晶格，該晶格具有一心立方結構、面心立方結構，或鑽石型結構。
依照本發明一特定實施例，該單晶層為矽製。
舉例而言，該V型切口被定向成與該晶體之一方向<1 1 0>相交成45°之角度，且該些原子台階實質上朝該方向<1 1 0>延伸。
依照本發明一實施例，該單晶層之厚度大於或等於150nm。
1‧‧‧施體底材
2‧‧‧受體底材
10‧‧‧弱化區
11‧‧‧移轉層
12‧‧‧主要表面
13‧‧‧其餘部分
14‧‧‧自由表面
本發明其他特徵及優點在參考所附圖式之以下詳細說明中將更為彰顯，其中：-圖1A及1B為一單晶矽(1 0 0)切段之俯視圖，該單晶矽切段分別具有朝著該晶體之方向<1 1 0>之一V型切口，以及與該方向<1 1 0>相交成45°角之一V型切口，- 圖2A為一矽底材表面處之一次元原子台階之透視圖；圖2B為該些原子台階之剖視圖，- 圖3為一矽底材表面處之二次元原子台階之透視圖，- 圖4A至4C描繪本發明用於將一層從單晶施體底材移轉至一受體底材上之方法之連續步驟，- 圖5A及5B分別描繪呈現出二次元台階及一次元台階之一施體底材在實施平滑化回火後，其被移轉層之自由表面之峰谷幅度(peak-valley amplitude)，- 圖6A及6B分別描繪呈現出二次元台階及一次元台階之一施體底材在實施平滑化回火後，其被移轉層之自由表面之粗度之標準差。
本發明的優點為發明人在單晶底材表面處的晶格表面 形態(morphology)(一次元或二次元台階)，與被移轉單晶層自由表面的修補品質間所建立的連結。如下文所說明，相同的表面形態存在於被移轉層的自由表面，也存在於單晶底材的表面。但發明人發現，在將該層從施體底材移轉到受體底材後所實施的熱處理製程期間，單晶材料的重建(reconstruction)會根據被移轉層的自由表面的表面形態而表現出不同的品質。尤其，這些熱處理製程為涉及大約1100℃至1250℃溫度的平滑化回火製程。
V型切口相對於晶錠晶格的位置，是由含有被移轉層的底材的最後使用者設定，換言之，一般是由之後要在被移轉層當中或上面形成電子元件的製造者設定。
V型切口可視情況被定向成朝著晶體之一給定方向(例如，在矽晶體(1 0 0)的情況中，朝著方向<1 1 0>)，或被定向成朝著與該給定方向相交成45°角的方向。
V型切口可具有一等腰三角形之截面，且V型切口的方向是由該三角形的中線所定義。V型切口的方向，可由對電荷載子遷移率(該遷移率可取決於所考慮的方向而有不同)的要求所支配，及/或由與後續製程相關聯之約束條件(例如一蝕刻步驟可因其所處理底材的晶向而產生不同結果)所支配。
在亦為本發明所涵蓋的其他情況下，V型切口由形成在施體底材圓周上的一平坦部分(flat)組成。
實際上，一段晶錠的切割，並非依照完全相應於施體底材之一結晶面(crystallographic plane)的平面而進行，而是在該結晶面的一個或兩個正交方向上稍微帶有一傾角。此一切割方法的目的在於控制底材表面的形態。
圖1A及1B為一IV族單晶材料(例如矽或鍺)之晶錠切段之一平面(其具有一法線方向<1 0 0>)之俯視圖，該晶錠切段呈現出一鑽石型結構。
在圖1A的情況中，該晶錠切段設有一V型切口，其被定向成朝著一晶向(crystallographic direction)方向<1 1 0>，也就是晶體共價鍵所朝方向。
在圖1B的情況中，該晶錠切段設有一V型切口，其被定向成與正交之X及Y軸所代表的晶向方向<1 1 0>相交成45°角(即朝著一方向<1 0 0>)。
為使圖式清楚呈現起見，V型切口並未按其比例繪製。
在底材製作期間，薄片相對於結晶面法線在X軸及Y軸上的傾角會分別加以指定。
當傾角只存在於X軸時(即Y軸的傾角為零)，底材的表面S會呈現出一連續台階，其高度h通常相應於底材材料的晶格參數，這些參數在方向X上平行於Y軸，如圖2A的透視圖及圖2B的剖視圖所示。 這些台階被稱為一次元(以縮寫1D表示)台階；當傾角α的角度越大，則方向X上的台階長度1就越短。
當傾角存同時在於X軸及Y軸時，底材的表面S會呈現出一二次元(以縮寫2D表示)台階陣列，這些台階平行於X軸及Y軸，如圖3所示。如前文所指出，當傾角在某一軸的角度越大，則該方向上的台階長度就越短。
若欲使底材接收一磊晶層，呈現出一次元台階的表面是最好的[1]。這是因為，在二次元台階的垂直邊緣的交叉處會呈現出奇異點(singular point)，這些奇異點可能在磊晶層中造成缺陷。
因此，切割通常會沿著一單一軸的一傾角進行，而另一軸的傾角實質上為零。
然而，事實證明，晶錠段的切割與V型切口是相關聯的，換言之，底材製造商考慮的不是X軸、Y軸、晶向，而是V型切口的軸線，以及垂直於V型切口的一軸線。
當V型切口被定向成沿著一晶向，而該晶向會使切割產生一次元台階(圖1A所繪情況)時，切割的傾角會在該方向上發生。因此，可獲得諸如圖2A所概要描繪的一次元台階陣列。
反觀，當V型切口被定向成與一晶向相交成45°角，而該晶向會使切割產生一次元台階(圖1B所繪情況)時，切割後所獲底材的 表面會呈現出諸如圖3所概要描繪的二次元台階陣列。
發明人觀察到，相較於沿著相應於V型切口方向的一單一方向上的一傾角切割施體底材而產生二次元台階，當沿著一晶向方向上的一傾角切割施體底材而產生一次元台階時，修補被移轉層的表面出乎意料地更為容易。
此現象似乎可以這一事實來解釋：在單晶層移轉到受體底材上後，單晶層的自由表面呈現出一台階陣列，其類似於施體底材表面的台階陣列，而施體底材表面係對應於該自由表面的相反面。換言之，被移轉層的自由表面具有與一段單晶晶錠切割後的相反面相同的傾角，整個單晶體因切割時的傾角而失去定向。
此外，單晶層的自由表面的表面形態，會影響自平滑化回火所獲得的表面修補的品質。事實上，當該表面呈現二次元台階陣列時，平滑化回火所造成的粗度，實質上較該表面呈現一次元台階陣列時高。
此種表面形態對修補品質的影響是意料之外的，因為在斷裂後，被移轉層的自由表面的高頻粗度，在很大程度上與施體底材主要表面的表面形態無關(後者相當於一低頻粗度)。
前述移轉實施了以下步驟。
參考圖4A，提供一施體底材1，其具有連接著待移轉層11之一弱化區10。該施體底材1為單晶且設有一V型切口(未繪出)，該 V型切口被定向成朝著切割的傾角會造成二次元台階之一方向，亦即通常該V型切口被定向成與切割的傾角會造成一次元台階之晶體方向相交成45°角。該施體底材1不一定必須是主體底材，該施體底材1可包括多層的不同單晶(或非單晶)底材，且其中至少一層包含待移轉的單晶層，含有待移轉單晶層的底材設有前述V型切口。
舉例而言，當一底材為具有一鑽石型結構之IV族單晶材料(例如矽或鍺)底材，且有一法線方向<1 0 0>時，V型切口被定向成與一方向<1 1 0>相交成45°角，亦即V型切口被定向成朝著方向<1 0 0>，且切割沿著該方向<1 1 0>實施。
在待移轉層相反於弱化區的主要表面12上，該施體底材呈現出實質上為一次元原子台階之陣列，亦即該些台階係實質上朝著前述晶體之一單一方向延伸。
為此目的，該施體底材係經由將一段單晶晶錠切割成薄片而獲得，該切割係沿著晶體之一選定單一方向上之一傾角實施，以產生一次元台階。此一做法因而與通常做法(使切割相對於V型切口而傾斜)大不相同。
本發明之優點為，該弱化區係經由在該施體底材之一給定深度處植人原子物種而形成，以利於Smart Cut法之實施。相關說明可參考美國專利第5,374,564號。但亦可使用其他技術在施體底材中形成弱化區，例如美國專利公開第2003/0087503號所述之ELTRAN法。
參考圖4B，使該施體底材1鍵合至一受體底材2，該施體底材的主要表面12係位在就該待移轉層而言相反於該弱化區之一側，且該主要表面12在鍵合界面處具有實質上一次元之原子台階。該施體底材及/或該受體底材在其鍵合界面那一側，可以一介電層覆蓋之。
使該施體底材與該受體底材接觸後，接著可進行一熱處理以強化其黏附。
參考圖4C，使該施體底材沿著該弱化區分離。進行此步驟後，該層11仍保持鍵合在該受體底材2上，而該施體底材的其餘部分13則被分開且有可能可以再次使用。前述分離可經由在該弱化區的水平高度處使該施體底材斷裂而達成，該斷裂可以機械或化學方式產生。
被移轉至該受體底材2之層11的自由表面14，呈現出一次元原子台階，該些原子台階與在該施體底材之主要表面12上觀察到的原子台階類似。
該被移轉層之特色為，其厚度大於或等於150nm。
接著進行一熱回火，其目的在於使該被移轉層的自由表面變得平滑(此步驟未繪出)。此回火步驟可在介於1100℃與1250℃的溫度範圍中進行數分鐘。
若適當時，用於修整該被移轉層的自由表面的其他步驟，例如研磨拋光步驟、清潔步驟等等，亦可實施。
從圖5A至5B及圖6A至6B可看出，與呈現出二次元台階陣列之自由表面相較，平滑化回火對於依照本發明所獲得之呈現出一次元台階陣列之自由表面，效果更佳。
圖5A及5B分別描繪具有一法線方向<1 0 0>之一施體底材在經過諸如上述之平滑化回火後，當其分別呈現出二次元台階(該段晶錠的切割是沿著其V型切口與產生一次元台階的晶體方向相交成45°角的方向進行)及一次元台階(該段晶錠的切割是依照本發明，沿著產生一次元台階之晶體單一方向進行，因此與V型切口之定向相交成45°角)之情況下，該施體底材之被移轉層之自由表面之峰谷幅度。粗度測定係以DRM(Differential Reflectometry Microscopy，微分反射測量顯微鏡法)技術在一88 x 66μm2的區域上進行。
在二次元台階的情況中，平均峰谷比為9.27Å(埃)，在一次元台階的情況中，平均峰谷比為7.49Å，這表示，因為本發明而使平均峰谷比減少了20%。
圖6A及6B分別描繪呈現出二次元台階及一次元台階之一施體底材在實施平滑化回火後，其被移轉層之自由表面之粗度之標準差。
在二次元台階的情況中，平均標準差為1.19Å，在一次元台階的情況中，平均標準差為0.99Å，這表示，因為本發明而使平均標準差減少了大約17%。
參考文件：[1]US 2009/0304994
US 5,374,564
US 2003/0087503.
1‧‧‧施體底材
2‧‧‧受體底材
10‧‧‧弱化區
11‧‧‧移轉層
12‧‧‧主要表面

Claims (14)

  1. 一種用於將一層(11)從稱為施體底材(1)之一單晶底材移轉到一受體底材(2)上之方法，該方法包括：- 提供所述單晶施體底材(1)，所述施體底材設有一V型切口，其被定向成朝著晶體之一第一方向，以及一弱化區(10)，其連接著待移轉之該層(11)；- 將該單晶施體底材(1)鍵合至該受體底材(2)上，該施體底材(1)之主要表面(12)位於鍵合界面，就待移轉之該層(11)而言，該主要表面(12)係在相反於該弱化區(10)之一側；及- 使該施體底材(1)沿著該弱化區(10)分離；該方法之特徵在於，該施體底材(1)在鍵合至該受體底材(2)之主要表面(12)上具有一原子台階陣列，該些原子台階實質上朝著所述晶體之一第二方向延伸，且該第二方向相異於所述第一方向。
  2. 如申請專利範圍第1項之方法，其中所述第二方向上的原子密度，大於所述第一方向上的原子密度。
  3. 如申請專利範圍第1或2項之方法，其中所述原子台階在所述晶體之第二方向上的長度，是其在垂直於該第二方向之另一方向上的長度的至少兩倍。
  4. 如申請專利範圍第1項之方法，其中該被移轉層(11)之厚度大於或等於150nm。
  5. 如申請專利範圍第1項之方法，其中該施體底材(1)具有一晶格，該晶格具有一心立方結構、面心立方結構，或鑽石型結構。
  6. 如申請專利範圍第1項之方法，其中該施體底材(1)係經由將一段單晶晶錠切割成薄片而獲得，該薄片被組構成只在晶體之第二方向上具有一傾角。
  7. 如申請專利範圍第6項之方法，其中所述晶錠切段之一主要表面係在具有一法線方向<1 0 0>之一平面上，所述V型切口被定向成與一方向<1 1 0>相交成45°之角度，且所述薄片被組構成只在該方向<1 1 0>上具有一傾角，以使該些原子台階實質上朝該方向<1 1 0>延伸。
  8. 如申請專利範圍第1項之方法，其中該施體底材(1)為矽製。
  9. 在底材上包含單晶層之一結構，其在一底材(2)上包含一單晶層(11)，該單晶層(11)設有被定向成朝著其晶體之一第一方向之一V型切口，該結構之特徵在於，所述單晶層在相反於該底材(2)之主要表面(14)有一原子台階陣列，該些原子台階實質上朝著所述晶體之一第二方向延伸，且該第二方向相異於所述第一方向。
  10. 如申請專利範圍第9項之結構，其中所述原子台階在所述晶體之第二方向上的長度，是其在垂直於該第二方向之另一方向上的長度的至少兩倍。
  11. 如申請專利範圍第9或10項之結構，其中該單晶層(11)具有一晶格，該晶格具有一心立方結構、面心立方結構，或鑽石型結構。
  12. 如申請專利範圍第9項之結構，其中該單晶層(11)為矽製。
  13. 如申請專利範圍第9項之結構，其中該V型切口被定向成與所述晶體之一方向<1 1 0>相交成45°之角度，且該些原子台階實質上朝該方向<1 1 0>延伸。
  14. 如申請專利範圍第9項之結構，其中該單晶層(11)之厚度大於或等於150nm。
TW105114614A 2015-05-28 2016-05-11 用於單晶底材之層移轉方法及在底材上包含單晶層之結構 TWI608520B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1554818A FR3036845B1 (fr) 2015-05-28 2015-05-28 Procede de transfert d'une couche d'un substrat monocristallin

Publications (2)

Publication Number Publication Date
TW201703110A TW201703110A (zh) 2017-01-16
TWI608520B true TWI608520B (zh) 2017-12-11

Family

ID=54066018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114614A TWI608520B (zh) 2015-05-28 2016-05-11 用於單晶底材之層移轉方法及在底材上包含單晶層之結構

Country Status (7)

Country Link
US (1) US9768057B2 (zh)
EP (1) EP3098839B1 (zh)
JP (1) JP2016222525A (zh)
CN (1) CN106409692B (zh)
ES (1) ES2788148T3 (zh)
FR (1) FR3036845B1 (zh)
TW (1) TWI608520B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061200A1 (en) * 2002-09-30 2004-04-01 Renesas Technology Corp. Semiconductor wafer and manufacturing method thereof
CN101317258A (zh) * 2005-11-28 2008-12-03 硅绝缘体技术有限公司 通过分子黏附进行键合的方法和设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US20030087503A1 (en) 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3827167B2 (ja) * 1995-03-20 2006-09-27 東芝セラミックス株式会社 傾斜表面シリコンウエハの表面構造の形成方法
JP4947248B2 (ja) * 2001-09-14 2012-06-06 Ｄｏｗａエレクトロニクス株式会社 ノッチ付き化合物半導体ウエハ
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US7148559B2 (en) * 2003-06-20 2006-12-12 International Business Machines Corporation Substrate engineering for optimum CMOS device performance
FR2894067B1 (fr) * 2005-11-28 2008-02-15 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
JP2008205218A (ja) * 2007-02-20 2008-09-04 Covalent Materials Corp 半導体基板
FR2922681A1 (fr) * 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
JP5544986B2 (ja) * 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
FR2980279B1 (fr) * 2011-09-20 2013-10-11 Soitec Silicon On Insulator Procede de fabrication d'une structure composite a separer par exfoliation
US8557632B1 (en) * 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061200A1 (en) * 2002-09-30 2004-04-01 Renesas Technology Corp. Semiconductor wafer and manufacturing method thereof
CN101317258A (zh) * 2005-11-28 2008-12-03 硅绝缘体技术有限公司 通过分子黏附进行键合的方法和设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Florencio Sánchez,Carmen Ocal and Josep Fontcuberta," Tailored surfaces of perovskite oxide substrates for conducted growth of thin films", Chemical Society Reviews, Issue 7, 2014 *

Also Published As

Publication number Publication date
ES2788148T3 (es) 2020-10-20
TW201703110A (zh) 2017-01-16
CN106409692B (zh) 2019-02-05
FR3036845B1 (fr) 2017-05-26
US9768057B2 (en) 2017-09-19
EP3098839A1 (en) 2016-11-30
CN106409692A (zh) 2017-02-15
US20160351438A1 (en) 2016-12-01
FR3036845A1 (fr) 2016-12-02
EP3098839B1 (en) 2020-03-04
JP2016222525A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
KR100712042B1 (ko) 웨이퍼의 제조 방법
US6159824A (en) Silicon-on-silicon wafer bonding process using a thin film blister-separation method
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
US11373863B2 (en) Method of manufacturing a silicon carbide device and wafer composite including laser modified zones in a handle substrate
JP6582779B2 (ja) ＳｉＣ複合基板の製造方法
WO2017047508A1 (ja) ＳｉＣ複合基板の製造方法
JP7161158B2 (ja) ダイヤモンド基板層の製造方法
TWI291724B (en) Semiconductor wafer and method of manufacturing the same
TWI608520B (zh) 用於單晶底材之層移轉方法及在底材上包含單晶層之結構
CN110416062A (zh) 半导体衬底裂纹缓解系统和相关方法
JP6149988B2 (ja) 炭化珪素単結晶基板
JP4539053B2 (ja) 単結晶基板及びその製造方法
WO2017022647A1 (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2023534863A (ja) ひび割れを低減するための半導体半製品および半導体基板における結晶構造配向、ならびにそれを設定する方法
CN110769975B (zh) 金刚石晶体的研磨方法和金刚石晶体
TW202247252A (zh) 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法
JPH04113619A (ja) ウェーハおよびその製造方法
EP2128895A2 (en) Semiconductor wafer
CN116072520A (zh) 一种制备半导体衬底的方法