TWI606454B - 停用與記憶體裝置相關聯的命令之技術 - Google Patents

停用與記憶體裝置相關聯的命令之技術 Download PDF

Info

Publication number
TWI606454B
TWI606454B TW104105413A TW104105413A TWI606454B TW I606454 B TWI606454 B TW I606454B TW 104105413 A TW104105413 A TW 104105413A TW 104105413 A TW104105413 A TW 104105413A TW I606454 B TWI606454 B TW I606454B
Authority
TW
Taiwan
Prior art keywords
command
ppr
memory
memory device
devices
Prior art date
Application number
TW104105413A
Other languages
English (en)
Other versions
TW201543497A (zh
Inventor
克里斯多佛Ｐ 莫札克
庫吉特Ｓ 貝恩斯
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201543497A publication Critical patent/TW201543497A/zh
Application granted granted Critical
Publication of TWI606454B publication Critical patent/TWI606454B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Retry When Errors Occur (AREA)
  • Stored Programmes (AREA)
  • Dram (AREA)

Description

停用與記憶體裝置相關聯的命令之技術
本發明係有關於停用與記憶體裝置相關聯的命令之技術。
發明背景
針對一動態隨機存取記憶體(DRAM)裝置之命令訓練可被執行來訓練與該裝置相關聯之一命令匯流排。訓練可包含使用功能性寫入/讀取流量並同時註記計時或電壓來測試該命令匯流排。若訓練期間檢測到一失效，則通常假設該DRAM裝置位於一損壞狀態且必須作一完全重置。某些記憶體裝置之一議題可能是意外接收一損壞命令來作為一後封裝修復(PPR)命令。該PPR命令可使該記憶體裝置中之橫列替代熔絲燒毀。意外燒毀一熔絲可能會產生若干議題，包括永久消耗珍貴的PPR資源(導致實際修復時無資源留下)、產生下流失效之不完整橫列熔絲、以及將該記憶體裝置放在重置無法恢復的一未定義狀態。
依據本發明之一實施例，係特地提出一種裝置，包含有：包含至少一個模式暫存器(MR)之一記憶體裝置， 其中：該MR係用以儲存一位元來指出是否停用後封裝修復(PPR)模式，以及若該位元指出PPR模式為停用，則該記憶體裝置係用以不執行一PPR命令。
100‧‧‧計算裝置
110‧‧‧輸入/輸出匯流排
140‧‧‧基本輸入/輸出系統(BIOS)
150‧‧‧次要儲存器
155‧‧‧儲存裝置
160‧‧‧輸入裝置
170‧‧‧輸出裝置
180‧‧‧通訊介面
190‧‧‧匯流排
220‧‧‧處理邏輯
222a-n‧‧‧核心
224‧‧‧記憶體控制器
230‧‧‧主要儲存器
300、300a-n‧‧‧記憶體裝置
310‧‧‧裝置處理邏輯
320‧‧‧裝置儲存器
400‧‧‧模式暫存器
410、410a-n‧‧‧欄位
510、512、514、516、518、610、612、614、616‧‧‧方塊
合併在與組成本說明書之一部分的附圖繪示本文所述之一或更多實施例，並連同該說明來解釋該等實施例。該等圖式中：圖1繪示一計算裝置之一示範實施例的一方塊圖；圖2繪示一可包含在一計算裝置中之處理邏輯與主要儲存器的一示範實施例；圖3繪示一記憶體裝置之一示範實施例；圖4繪示一可與一記憶體裝置相關聯之一模式暫存器的一示範實施例；圖5繪示一可執行來停用與一記憶體裝置相關聯之一命令的示範動作之流程圖；以及圖6繪示一可由一記憶體裝置來執行處理已被停用之一命令的一實例(instance)之示範動作的流程圖。
較佳實施例之詳細說明
下列詳細說明參照該等附圖。不同圖式中之相同參考數字可識別相同或類似元件。此外，下列詳細說明並不限制本發明。
一計算裝置可包括，例如，一處理邏輯與儲存器。該處理邏輯可包括可執行及/或調處儲存於該儲存器 中之資訊的邏輯(例如，硬體)。該資訊可包括，例如，資料及/或電腦可執行指令。
該儲存器可包括用來儲存該資訊之一或更多記憶體裝置。該儲存器可為依電性及/或非依電性。電力從該儲存器移除時，為依電性之一儲存器會失去儲存在該儲存器中之資訊。電力從該儲存器移除時，為非依電性之一儲存器可維持該儲存器中之資訊。為依電性之一儲存器可參照為一依電性儲存器而為非依電性之一儲存器可參照為一非依電性儲存器。
例如，一計算裝置可包含一處理器與儲存器。該儲存器可包括用來儲存資訊之一或更多記憶體裝置。該資訊可包括，例如，可由該處理器調處之資訊及/或該處理器可執行之電腦可執行指令。
該等記憶體裝置可提供該計算裝置一依電性及/或非依電性儲存器。電力從該計算裝置移除後可持續之資訊可儲存在提供該計算裝置一非依電性儲存器之記憶體裝置中。電力從該計算裝置移除後，儲存在提供該計算裝置一依電性儲存器之記憶體裝置中的資訊會失去。
一計算裝置可包括可用來介接包含在該計算裝置中之處理邏輯以及包含在該計算裝置中之一或更多記憶體裝置的一記憶體控制器。該記憶體控制器可產生與發出(例如，傳送)一或更多命令實例至該等記憶體裝置以執行各種不同操作。
例如，一處理器可將資料寫入一儲存器中之一 位置。用於將該資料儲存在該位置之一儲存區可由包含在該儲存器中之多個記憶體裝置來提供。該處理器可包括可產生與發出一或更多命令實例至該等記憶體裝置以便將該資料寫入該等記憶體裝置之一記憶體控制器。
記憶體裝置可支援各種不同類型的命令。該等命令可包括，例如，標準命令及/或供應商特定命令。標準命令可包括可由一企業標準指定之命令。例如，聯合電子裝置工程會議(JEDEC)固態技術協會已針對記憶體裝置而開發各種不同的企業標準。JEDEC開發之一標準的範例包括JESD79-4，其針對第四代雙倍資料速率(DDR4)記憶體裝置而定義一最小的需求組合。
一供應商特定命令可為由，例如，一記憶體裝置之一特定供應商來定義的一非標準命令。因為該等命令可由該供應商來定義，因此與該命令相關聯之功能可或可不被文件化。因此，將一供應商特定命令之一實例發出至一記憶體裝置可將該記憶體裝置放置在一未知狀態中。
例如，來自一特定供應商之一記憶體裝置可包括支援一供應商特定命令，其只有將該命令放置在一供應商定義的操作模式之供應商所熟知。將該供應商特定命令之一實例發出至該記憶體裝置，會造成該記憶體裝置來執行將該記憶體裝置放置在該供應商定義的操作模式中之命令的實例。因為該操作模式為非標準，故該記憶體裝置位在哪個模式可能不明顯，因此該裝置可視為位在一未知狀態中。
一記憶體裝置支援之命令可包括，例如，一後封裝修復(PPR)命令。例如，該記憶體裝置已被封裝後，該PPR命令可用來修復該記憶體裝置。修復可包括不可逆地變更該記憶體裝置中之邏輯來修復該裝置。
例如，假設一記憶體裝置包含可用來將資訊儲存在該記憶體裝置中之一或更多記憶體胞元的空閒橫列。此外，假設該記憶體裝置支援使一目前使用的橫列能夠不可逆地再對映至該等空閒橫列的其中之一之一PPR命令。
現假設該記憶體裝置在一目前使用的橫列中包含一損壞的記憶體胞元。該PPR命令之一實例可發出至該記憶體裝置來將該目前使用的橫列再對映至該等空閒橫列的其中之一。該記憶體裝置可取得(例如，讀取、接收)該PPR命令之實例並處理它。處理可包括將包含該損壞記憶體胞元之目前使用的橫列不可逆地再對映至該等空閒橫列的其中之一，以便修復該記憶體裝置，並且使該記憶體裝置不再使用包含該損壞記憶體胞元之橫列。
各種不同命令之實例可在各種不同時間以及針對各種不同原因來發出至一記憶體裝置。例如，一計算裝置開機後，與該計算裝置相關聯之一記憶體控制器可將各種不同命令之實例發出至一或更多記憶體裝置，來例如，訓練及/或測試可用來將該等命令之實例從該記憶體控制器傳達至該等記憶體裝置的一命令匯流排。
若發出至該記憶體裝置之一命令的一實例被該記憶體裝置誤譯為，例如，一供應商特定命令或一PPR命 令，則會產生一問題。例如，假設一記憶體控制器與一記憶體裝置間之一訓練序列包含在該記憶體控制器與該記憶體裝置之間送出各種不同的命令實例。再者，假設該訓練序列期間，該記憶體裝置將該等命令實例的其中之一誤譯為一PPR命令。
處理該誤譯命令實例時，該記憶體裝置可使用記憶體胞元之一可用的空閒橫列來刻意再對映記憶體胞元之一橫列。該不必要的再對映會依次導致與該記憶體裝置相關聯之有價值資源不必要的損耗，亦即，空閒記憶體胞元之有限可用橫列的不必要損耗。本文所述之一或更多技術可消除，例如，命令實例由一記憶體裝置誤譯時會產生的問題。
本文所述之一或更多技術可於一計算裝置中執行。可執行本文所述之一或更多技術的計算裝置之範例包括，但不侷限於，一智慧型手機、平板電腦、桌上型電腦、或超筆電。圖1繪示可執行本文所述之一或更多技術的一計算裝置100之一示範實施例的一方塊圖。
參照圖1，計算裝置100可包括各種不同構件，諸如，例如，處理邏輯220、主要儲存器230、一基本輸入/輸出系統(BIOS)140、次要儲存器150、一或更多輸入裝置160、一或更多輸出裝置170、以及一或更多通訊介面180。
應注意圖1繪示可執行本文所述之一或更多技術的一計算裝置之一示範實施例。可執行本文所述之一或更多技術的計算裝置之其他實施例可包括比圖1繪示之構件 更多的構件或更少的構件。此外，該等構件的安排可與圖1繪示的不同。
例如，可執行本文所述之一或更多技術的一計算裝置之一實施例中，次要儲存器150之一部分可包含在提供“雲端”儲存器之一遠端站台中。該站台可經由一通訊網路，諸如，例如，網際網路來被該計算裝置存取。一通訊介面180可用來介接該計算裝置與該通訊網路。
此外，應注意包含在可執行本文所述之一或更多技術的計算裝置之其他實施例中的各種不同構件執行之功能可分布在不同於本文所述之構件間。
計算裝置100可包括一輸入/輸出(I/O)匯流排110，其可將計算裝置100中之構件間的通訊賦能，諸如，例如，處理邏輯220、次要儲存器150、一或更多輸入裝置160、一或更多輸出裝置170、及/或一或更多通訊介面180。除此之外，該通訊可包括轉移，例如，該等構件間之資料及/或控制信號。可用來執行I/O匯流排110之I/O匯流排範例包括，但不侷限於，該序列AT附接(SATA)匯流排、周邊組件互連(PCI)匯流排、快速PCI(PCI-e)匯流排、通用序列匯流排(USB)、小電腦系統介面(SCSI)匯流排、與該序列附接SCSI(SAS)匯流排。
計算裝置100可包括可使儲存在主要儲存器230中之資訊能夠在處理邏輯220與主要儲存器230之間轉移的一匯流排190。該資訊可包括，例如，可由處理邏輯220執行、調處、及/或以其他方式來處理之電腦可執行指令及/ 或資料。
匯流排190亦可包括提供可包含在處理邏輯220中之一記憶體控制器以及可包含在主要儲存器230中之一或更多記憶體裝置間的一或更多命令之實例的轉移。可包含在處理邏輯220中之一記憶體控制器以及可包含在主要儲存器230中之記憶體裝置的範例將於下文中進一步說明。
處理邏輯220可包括用以解譯、執行、及/或以其他方式來處理資訊之邏輯。該資訊可包括可儲存在，例如，主要儲存器230及/或次要儲存器150中之資訊。此外，該資訊可包括可由一或更多輸入裝置160及/或通訊介面180取得的資訊。
處理邏輯220可包括各種不同的異質硬體。該硬體可包括，例如，一或更多處理器、微處理器、場可規劃閘體陣列(FPGA)、特殊應用指令集處理器(ASIP)、特殊應用積體電路(ASIC)、複合式可規劃邏輯裝置(CPLD)、圖形處理單元(GPU)、及/或可，例如，解譯、執行、調處、及/或以其他方式來處理資訊之其他類型的處理邏輯之某些組合。處理邏輯220可包含一單一核心或多個核心。可用來執行處理邏輯220之處理器的範例包括，但不侷限於，可從加州聖塔克拉拉市，英特爾集團購得之英特爾®Xeon®處理器與英特爾®AtomTM品牌處理器。
輸入裝置160可包括可用來將資訊輸入至計算裝置100之一或更多裝置。該等裝置可包括，例如，一鍵盤、電腦滑鼠、麥克風、相機、軌跡球、迴轉儀裝置(例如，陀 螺儀)、迷你滑鼠、觸控板、尖筆、圖形輸入板、觸控螢幕、搖桿(等張性或等量性)、指向桿、加速計、手掌滑鼠、腳滑鼠、定位盤、眼球控制裝置、手指滑鼠、光筆、光槍、神經裝置、眼追蹤裝置、駕駛盤、軛、飛梭旋鈕、空間球、定向墊、舞動墊、香皂滑鼠、觸覺裝置、感觸裝置、神經裝置、多點輸入裝置、分離的指向裝置、及/或某些其他的輸入裝置。
該資訊可包括，例如，可使用，例如，諸如一電腦滑鼠之一指向裝置來輸入計算裝置100的空間(例如，連續、多維度)資料。該資訊亦可包括其他型式的資料，諸如，例如，可使用一鍵盤來輸入之文字。
輸出裝置170可包括可將資訊從計算裝置100輸出之一或更多裝置。該等裝置可包括，例如，一陰極射線管(CRT)、電漿顯示器裝置、發光二極體(LED)顯示器裝置、液晶顯示器(LCD)裝置、真空螢光顯示器(VFD)裝置、表面傳導電子發射器顯示器(SED)裝置、場發射顯示器(FED)裝置、觸覺裝置、感觸裝置、印表機、揚聲器、投影機、容積顯示器裝置、繪圖器、觸控螢幕、及/或某些其他的輸出裝置。
輸出裝置170可由，例如，處理邏輯220來導引以便從計算裝置100輸出該資訊。輸出該資訊可包括將該資訊呈現(例如，顯示、印刷)在一輸出裝置170上。該資訊可包括，例如，文字、圖形使用者介面(GUI)元件(例如，視窗、界面工具集、及/或其他GUI元件)、聲響(例如，音樂、聲音)、 及/或可由輸出裝置170輸出之其他資訊。
通訊介面180可包括用以將計算裝置100與，例如，一或更多通訊網路介接以及使計算裝置100能夠與耦合至該等通訊網路之一或更多實體(例如，節點)通訊的邏輯。該等通訊網路可包括，例如，網際網路、廣域網路(WAN)、區域網路(LAN)、3G及/或4G網路。
通訊介面180可包括使計算裝置100能夠與耦合至該等通訊網路之實體通訊的一或更多類似收發器之機構。通訊介面180之範例可包括一內建網路配接器、網路介面卡(NIC)、個人電腦記憶卡國際協會(PCMCIA)網路卡、卡匯流排網路配接器、無線網路配接器、通用序列匯流排(USB)網路配接器、數據機、及/或適合將計算裝置100介接至一通訊網路之其他裝置。
主要儲存器230與次要儲存器150可包括可用來儲存計算裝置100之資訊的一或更多記憶體裝置。一記憶體裝置可支援，例如，序列或隨機存取儲存於該記憶體裝置中之資訊。支援序列存取儲存於該記憶體裝置中之資訊的一記憶體裝置可參照為一序列記憶體裝置。支援隨機存取儲存於該記憶體裝置中之資訊的一記憶體裝置可參照為一隨機存取記憶體(RAM)裝置。
一記憶體裝置可為，例如，一依電性記憶體裝置或一非依電性記憶體裝置。一依電性記憶體裝置可為電力從該記憶體裝置移除後，會遺失儲存在該裝置中的資訊之一記憶體裝置。一非依電性記憶體裝置可為電力從該記 憶體裝置移除後，可維持儲存在該記憶體裝置中的資訊之一記憶體裝置。
可用於計算裝置100中之記憶體裝置的範例包括，但不侷限於，一動態RAM(DRAM)裝置、快閃記憶體裝置、靜態RAM(SRAM)裝置、零電容器RAM(ZRAM)裝置、雙電晶體RAM(TTRAM)裝置、唯讀記憶體(ROM)裝置、鐵電電晶體(FeTRAM)裝置、磁性電阻式RAM(MRAM)裝置、相變記憶體(PCM)裝置、PCM與交換器(PCMS)裝置、奈米線式裝置、電阻式RAM記憶體(RRAM)裝置、以及電子可抹除可程式化ROM(EEPROM)裝置。
主要儲存器230可經由記憶體匯流排190被處理邏輯220存取。主要儲存器230可儲存與一作業系統(OS)及/或一軟體應用程式相關聯(例如，執行)之電腦可執行指令及/或資料。該等電腦可執行指令可由處理邏輯220來執行、解譯、及/或以其他方式處理。
主要儲存器230可使用儲存處理邏輯220之資訊的一或更多記憶體裝置來執行。該資訊可包括由處理邏輯220來執行之可執行指令。該資訊亦可包括由處理邏輯220調處之資料。該等記憶體裝置可包括依電性及/或非依電性記憶體裝置。
如上所述，主要儲存器230可儲存與一OS相關聯之電腦可執行指令。該OS可為執行各種不同的習知作業系統功能之一習知作業系統。該等功能可包括，例如，(1)排程由該處理邏輯220執行之一軟體應用程式的一或更多 部分、(2)管理主要儲存器230、以及(3)控制存取計算裝置100中之各種不同構件(例如，輸入裝置160、輸出裝置170、通訊介面180、次要儲存器150)以及該等構件接收及/或發送之資訊。
可用之作業系統的範例包括，但不侷限於，Linux作業系統、微軟Windows作業系統、Symbian作業系統、麥金塔OS作業系統、iOS作業系統、Chrome OS與Android作業系統。可用之Linux作業系統的一分配為可從北卡羅來納州、洛利市Red Hat集團購得的Red Hat Linux。可用之微軟Windows作業系統的版本包括可從華盛頓州、雷蒙市之微軟集團購得的微軟Windows Mobile、微軟Windows 8.1、微軟Windows 8、微軟Windows 7、微軟Windows Vista、以及微軟Windows XP作業系統。Symbian作業系統可從愛爾蘭、都柏林市之埃森哲PLC購得。麥金塔OS與iOS作業系統可從加州、庫比蒂諾市之蘋果集團購得。Chrome OS與Android作業系統可從加州、門洛公園之谷哥集團購得。
此外如上所述，主要儲存器230可儲存與一軟體應用程式相關聯之電腦可執行指令。該應用程式可在計算裝置100上執行之一OS控制下來運作(執行)。該應用程式及/或OS可包含提供執行各種不同的操作，諸如，例如，(例如，從次要儲存器150)擷取資訊以及於一輸出裝置170上輸出(例如，顯示)該資訊。該等提供可使用包含在該應用程式及/或OS中之資料及/或電腦可執行指令來執行。
次要儲存器150可提供計算裝置100可使用之資 訊一次要儲存器。該資訊可包括處理邏輯220調處之資料。該資訊亦可包括處理邏輯220執行之前可轉移至主要儲存器230之電腦可執行指令。
次要儲存器150可包括用來儲存該資訊之一儲存裝置155。該儲存裝置155可經由I/O匯流排110被處理邏輯220來存取。該儲存裝置155可儲存某些或所有資訊。
該次要儲存器155可包括用以儲存該資訊之一依電性及/或非依電性儲存器。可用來執行儲存裝置155之裝置的範例包括，但不侷限於，一磁碟驅動器、光碟驅動器、隨機存取記憶體(RAM)磁碟驅動器、快閃驅動器、大姆哥驅動器、固態磁碟驅動器SSD、以及混合驅動器。
儲存裝置155儲存之資訊可儲存在包含在儲存裝置155中之一或更多非暫態有形的電腦可讀媒體中。可包含在儲存裝置155中之非暫態有形的電腦可讀媒體之範例可包括磁碟、光碟、依電性記憶體裝置、及/或非依電性記憶體裝置。
BIOS 140可包括，例如，可用來初始化計算裝置100之一或更多部分的韌體。該韌體可包括執行時可，例如，訓練及/或測試匯流排190之一或更多部分的電腦可執行指令。
例如，如上所述，匯流排190可用來在可包含在處理邏輯220中之一記憶體控制器以及可包含在主要儲存器230中之一或更多記憶體裝置之間轉移命令的實例。包含在BIOS 140中之韌體可包括電腦可執行指令，其由處理邏 輯220執行時，可例如，使一或更多命令的實例產生及/或由該記憶體控制器經由匯流排190來發出至該等記憶體裝置。該等命令的實例可用來訓練該記憶體控制器及/或該等記憶體裝置，使得未來的命令實例可在該記憶體控制器與該等記憶體裝置之間成功地轉移而無錯誤。
BIOS 140亦可合併一或更多的技術韌體，其可用來停用包含在主要儲存器230中之一或更多記憶體裝置中的某些命令實例之執行。該等技術之細節將於下文中進一步說明。
圖2繪示處理邏輯220與主要儲存器230之一示範實施例。參照圖2，處理邏輯220可包括一或更多核心222a-n以及一記憶體控制器224。主要儲存器可包括一或更多記憶體裝置300a-n。
該等核心222a-n可包含可執行，例如，通用處理器核心及/或圖形處理器核心之邏輯。該邏輯可解譯、執行、調處及/或以其他方式來處理包含在，例如，主要儲存器230、次要儲存器150、及/或BIOS 140中之資訊。
記憶體控制器224可包括可，例如，介接該等核心222a-n與主要儲存器230以及使資訊及/或命令實例能夠在該等核心222a-n與記憶體裝置300a-n間轉移之邏輯。該資訊可包括，例如，可由該等核心222a-n處理(例如，執行、調處)之資料及/或電腦可執行指令。該等命令實例可包括，例如，可導引該等記憶體裝置300a-n的其中之一或更多來執行各種不同操作之命令實例。例如，該等命令實例可包 括一PPR命令之一實例，諸如上述其可用來導引一記憶體裝置300再對映包含在該記憶體裝置300中之一記憶體胞元橫列。
一記憶體裝置300可包括用來儲存計算裝置100之資訊的邏輯。該資訊可包括，例如，諸如上述之資料及/或電腦可執行指令。
一記憶體裝置300可包含在主要儲存器230之一部分的一記憶體模組上。例如，該等記憶體裝置300a-n的其中之一或更多可包含在包含在主要儲存器230中之一雙行記憶體模組(DIMM)及/或一單行記憶體模組(SIMM)中。該記憶體模組可插入在該等記憶體裝置300與匯流排190之間提供一電氣連接的一插座。
一記憶體裝置300可提供儲存在該記憶體裝置300中之資訊一依電性及/或非依電性儲存器。可用來執行一記憶體裝置300之記憶體裝置的範例可包括，但不侷限於，DRAM裝置、快閃記憶體裝置、SRAM裝置、ZRAM裝置、TTRAM裝置、FeTRAM裝置、MRAM裝置、PCM裝置、PCMS裝置、奈米線式裝置、RRAM裝置、以及EEPROM裝置。例如，記憶體裝置300可為一低功率第四代雙資料速率(LPDDR4)DRAM裝置。
圖3繪示記憶體裝置300之一示範實施例。參照圖3，記憶體裝置300可包括，例如，裝置處理邏輯310與一裝置儲存器320。
裝置儲存器320可包括將資訊儲存在記憶體裝置 300中之邏輯。該邏輯可包括，例如，可儲存該資訊之一或更多記憶體胞元。裝置儲存器320可提供該資訊一非依電性儲存器及/或依電性儲存器。
裝置處理邏輯310可包括處理該記憶體裝置從記憶體控制器224取得之命令實例、資訊、及/或信號(例如，控制信號)的邏輯。該處理可包括，例如，執行從記憶體控制器224經由匯流排190轉移至該記憶體裝置300之各種不同的命令實例。
裝置處理邏輯310可包括一模式暫存器400。模式暫存器400可為用來指定記憶體裝置300之一或更多部分的一操作模式之一暫存器。圖4繪示模式暫存器400之一示範實施例。
參照圖4，模式暫存器400可包括一或更多欄位410a-n。一欄位410可用來指定該記憶體裝置300之一操作模式。例如，亦如下文進一步說明，一欄位410可用來指定該記憶體裝置300中一命令是否停用。應注意一欄位410可用於與記憶體裝置300相關聯之其他目的。例如，一欄位410可用來指定與該記憶體裝置300相關聯之一直行位址選通(CAS)潛伏期或與該記憶體裝置300相關聯之一叢訊長度。
模式暫存器400可包括用來停用與該記憶體裝置300相關聯之一或更多命令的一欄位410。該欄位410可為固著因為該欄位保有之一數值可維持直到與該記憶體裝置300相關聯之一特定事件發生為止(例如，該記憶體裝置300重置、該記憶體裝置300電力循環)。
例如，假設該記憶體裝置300支援該PPR命令之執行。模式暫存器400中之一欄位410可包括確立時(例如，設定為一)可指出針對該記憶體裝置300，該PPR命令之執行為停用的一位元。該位元確立後，該記憶體裝置300接收之一PPR命令的一實例可使與該記憶體裝置300相關聯之裝置處理邏輯310不執行該PPR命令之實例。該位元可維持確立而針對該記憶體裝置300，該PPR命令之執行可維持停用直到該記憶體裝置300，例如，重置或電力循環為止。例如，該記憶體裝置300可支援確立時可重置該記憶體裝置300之一Reset_N信號。該位元可維持確立而針對該記憶體裝置300，該PPR命令可維持停用直到該Reset_N信號確立為止。
應注意與該記憶體裝置300相關聯之其他命令可以一類似方式來停用。例如，該記憶體裝置300可支援各種不同的供應商特定命令。一或更多欄位410可用來，例如，如上述停用該記憶體裝置300可取得之支援供應商特定命令的一或更多實例之執行。可用來停用與該記憶體裝置300相關聯之一命令的一欄位410可被視為固著因為該命令可維持停用直到與該記憶體裝置300相關聯之某一事件發生為止。
諸如，例如，記憶體裝置300之一記憶體裝置，可取得一指示來停用該記憶體裝置300可支援之一命令。取得該指示後，該記憶體裝置可停用該命令。停用該命令可包括，例如，該記憶體裝置不執行該記憶體裝置之後取得之命令的實例。
圖5繪示一可執行來停用一記憶體裝置，諸如，例如，記憶體裝置300中之一命令的示範動作之流程圖。參照圖5，方塊510中，一指示可被取得來停用該記憶體裝置中之一命令。該指示可包括，例如，一數值，其設定至與該記憶體裝置相關聯之一模式暫存器的一欄位時，可針對該記憶體裝置使該命令停用。
方塊512中，該記憶體裝置組配來停用該命令。組配該記憶體裝置來停用該命令可包括，例如，在與該記憶體裝置相關聯之模式暫存器中的一欄位設定一數值以指出該命令停用。
方塊514中，可執行一檢查來判定一事件是否已發生來不再使該命令停用。若該事件未發生，則方塊516中，該命令可維持停用。若該事件的確發生，則方塊518中，針對該記憶體裝置該命令不再停用。
例如，參照圖1至5，假設計算裝置100中之一記憶體裝置300支援該PPR命令。此外，假設該記憶體裝置300包括包含一欄位410之一模式暫存器400，該欄位設定至某一數值時可使該記憶體裝置300中之PPR命令停用。
處理邏輯220可執行包含在BIOS 140中之一或更多電腦可執行指令，其可使記憶體控制器224產生一數值，其設定至該欄位410時可使該記憶體裝置300中之PPR命令停用。此外，該記憶體控制器224可產生一命令(例如，一模式暫存器寫入(MRW)命令)之一實例，其可用來導引該記憶體裝置300來將該數值設定至該欄位410。該命令之實例 與該數值可從該記憶體控制器224經由匯流排190轉移至該記憶體裝置300。記憶體裝置300可從該匯流排190取得該命令之實例與該數值。與該記憶體裝置300相關聯之裝置處理邏輯310可處理該命令之實例與該數值。該程序可包括組配該記憶體裝置300來藉由，例如，設定該數值至該欄位410以停用該PPR命令，以指出針對該記憶體裝置300該PPR命令停用。
現假設一事件發生使該命令不再停用。該事件可包括，例如，將該記憶體裝置300電力循環或將該記憶體裝置300重置。該事件之發生可使該記憶體裝置不再位於該命令停用之一狀態。於是，上述範例中，將該記憶體裝置電力循環或將該記憶體裝置300重置後，該模式暫存器400中之一欄位410的數值可設定來指出該PPR命令未停用。
一記憶體裝置組配來停用一特定命令之執行後，若該特定命令之一實例由該記憶體裝置取得，則該記憶體裝置，例如，可不執行該命令之實例。圖6繪示一可由一記憶體裝置來執行處理已被停用之一命令的一實例之示範動作的流程圖。
參照圖6，方塊610中，可取得該命令之實例。該命令之實例可，例如，藉由從諸如，例如，匯流排190之一匯流排讀取該命令之實例來取得。
方塊612中，執行一檢查來判定該命令是否停用。若判定該命令停用，則方塊614中，該命令之實例不執行。若判定該命令不停用，則方塊616中，該命令之實例被 執行。
例如，參照圖1至4以及圖6，假設計算裝置100中之一記憶體裝置300支援該PPR命令。再者，假設該記憶體裝置300包括一模式暫存器400而該模式暫存器400包含一欄位410，其設定為一特定數值時停用該PPR命令之實例的執行。現假設該欄位410設定來指出該PPR命令停用。
處理邏輯220可執行包含在BIOS 140中之各種不同指令，其可使各種不同的命令實例由記憶體控制器224產生。該等產生的命令實例可從記憶體控制器224經由該匯流排190轉移至該記憶體裝置300。與該記憶體裝置300相關聯之一裝置處理邏輯310可取得該等命令實例並處理之。
現假設一取得的命令實例由該裝置處理邏輯310解譯為一PPR命令。該裝置處理邏輯310可檢查該模式暫存器400中之欄位410並判定該欄位410指出該PPR命令停用。
判定該PPR命令停用後，該裝置處理邏輯310可不執行該命令之實例。不執行該命令之實例可包括，例如，忽略該命令之實例、丟棄該命令之實例、及/或可與執行該命令之實例相關聯的某些其他功能。
上述實施例之說明意欲提供舉例解說與說明，但不意欲為窮舉或將本發明侷限在該揭示的精確型式中。有鑑於上述教示可有其他修改與變化型態、或者其可從本發明之實作來取得。例如，上文已參照圖5與6來說明一序列動作，但在其他實施態樣中該等動作之順序可加以修改。此外，非相依動作可同時來執行。
此外，如本文所述之該術語“使用者”，除非於其他地方陳述，否則其意欲廣泛地解譯為包括，例如，一計算裝置(例如，固定計算裝置、行動計算裝置)或一計算裝置之一使用者。
很明顯地，本文說明之一或更多實施例可以許多不同型式的軟體及/或硬體來執行。用來執行本文所述之實施例的軟體碼及/或專門硬體並非本發明之限制。因此，實施例的操作與行為可不參照該等特定軟體碼及/或專門硬體來說明--應了解任何人能夠基於本文之說明來設計軟體及/或硬體以執行該等實施例。
再者，本發明之某些特徵可使用處理邏輯，諸如，例如，裝置處理邏輯310可執行之電腦可執行指令來執行。該等電腦可執行指令可儲存在一或更多非暫態有形的電腦可讀儲存媒體中。該媒體可為依電性或非依電性以及可包括，例如，DRAM儲存器、SRAM儲存器、及/或快閃記憶體儲存器。
除非其本身已明確說明，否則本文使用之元件、動作、或指令對本發明而言皆不應視為關鍵或必要。此外，如本文所使用，該物件“一”意欲包括一或更多項目。其中意欲表示僅有一項目時，其使用該術語“一個”或類似語言。再者，除非在其他地方明確陳述，否則該片語“基於”意欲表示“至少部分基於”。
本發明並不意欲侷限在上述揭示之特定實施例中，但本發明將包括落在下列後附請求項之範疇中的任何 與所有特定實施例與等效元件。
300‧‧‧記憶體裝置
310‧‧‧裝置處理邏輯
320‧‧‧裝置儲存器
400‧‧‧模式暫存器

Claims (18)

  1. 一種電子設備，其包含：包含至少一個模式暫存器(MR)的一記憶體裝置，其中：該至少一個MR可儲存用來指出是否停用後封裝修復(PPR)模式的一位元，並且若該位元指出PPR模式被停用，則該記憶體裝置不執行一PPR命令。
  2. 如請求項1之電子設備，其中，該MR可響應於該記憶體裝置之重置或電力循環而將該位元設定為指出對PPR模式之啟用的一數值。
  3. 如請求項1之電子設備，其包含：裝置處理邏輯，其可響應於接收到要將該位元設定成停用PPR模式的一命令而將該位元設定成停用PPR模式。
  4. 如請求項1之電子設備，其包含：裝置處理邏輯，其可至少部分基於該位元是否指示出PPR模式被停用而執行或不執行該PPR命令。
  5. 如請求項1之電子設備，其中，不執行該PPR命令之行為包含：忽略該PPR命令之實例或摒棄該PPR命令之實例。
  6. 如請求項1之電子設備，其進一步包含：一記憶體控制器； 用於將該記憶體控制器通訊式耦接至該記憶體裝置的一匯流排；以及通訊式耦接至該記憶體控制器的至少一個核心。
  7. 如請求項6之電子設備，其進一步包含：通訊式耦接至該至少一個核心的一顯示器裝置；以及通訊式耦接至該至少一個核心的一無線介面。
  8. 如請求項6之電子設備，其中：該記憶體控制器可利用一數值來將該位元規劃為停用PPR模式。
  9. 如請求項1之電子設備，其中，該記憶體裝置包含下列中之至少一者：依電性儲存器、非依電性儲存器、DRAM裝置、快閃記憶體裝置、SRAM裝置、ZRAM裝置、TTRAM裝置、FeTRAM裝置、MRAM裝置、PCM裝置、PCMS裝置、以奈米線為基礎之裝置、RRAM裝置、EEPROM裝置、或低功率第四代雙資料速率(LPDDR4)DRAM裝置。
  10. 一種用於控制記憶體裝置的電腦執行方法，該方法包含下列步驟：將所接收到的一位元儲存在與該記憶體裝置相關聯的一模式暫存器(MR)中，該位元指出對後封裝修復(PPR)模式之停用；接收要執行PPR的一命令；以及由於該位元指出對PPR模式之停用而不執行該命 令。
  11. 如請求項10之方法，其進一步包含下列步驟：響應於該記憶體裝置之重置或電力循環，將該位元設定為指出對PPR模式之啟用的一數值。
  12. 如請求項10之方法，其中，不執行該PPR命令之行為包含：忽略該PPR命令之實例或摒棄該命令之實例。
  13. 如請求項10之方法，其中，該記憶體裝置包含下列中之至少一者：依電性儲存器、非依電性儲存器、DRAM裝置、快閃記憶體裝置、SRAM裝置、ZRAM裝置、TTRAM裝置、FeTRAM裝置、MRAM裝置、PCM裝置、PCMS裝置、以奈米線為基礎之裝置、RRAM裝置、EEPROM裝置、或低功率第四代雙資料速率(LPDDR4)DRAM裝置。
  14. 一種電子設備，其包含：一記憶體控制器，其可產生要將一記憶體裝置之一模式暫存器(MR)規劃為停用一後封裝修復(PPR)模式的一命令，並可提供指出PPR模式是否被停用的一數值。
  15. 如請求項14之電子設備，其包含：用於將該命令與該數值轉移至該MR的一匯流排。
  16. 如請求項14之電子設備，其中，該記憶體裝置包含下列中之至少一者：依電性儲存器、非依電性儲存器、DRAM裝置、快閃記憶體裝置、SRAM裝置、ZRAM裝置、TTRAM裝置、FeTRAM裝置、MRAM裝置、PCM裝置、PCMS裝置、 以奈米線為基礎之裝置、RRAM裝置、EEPROM裝置、或低功率第四代雙資料速率(LPDDR4)DRAM裝置。
  17. 一種電腦執行方法，其包含下列步驟：產生要將一記憶體裝置之一模式暫存器(MR)規劃成停用一後封裝修復(PPR)模式的一命令；以及提供指出PPR模式是否被停用的一數值。
  18. 如請求項17之方法，其進一步包含下列步驟：經由一匯流排而將該命令與該數值轉移至該MR。
TW104105413A 2014-03-31 2015-02-16 停用與記憶體裝置相關聯的命令之技術 TWI606454B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/230,338 US9213491B2 (en) 2014-03-31 2014-03-31 Disabling a command associated with a memory device

Publications (2)

Publication Number Publication Date
TW201543497A TW201543497A (zh) 2015-11-16
TWI606454B true TWI606454B (zh) 2017-11-21

Family

ID=54190405

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104105413A TWI606454B (zh) 2014-03-31 2015-02-16 停用與記憶體裝置相關聯的命令之技術
TW106103280A TWI605463B (zh) 2014-03-31 2015-02-16 停用與記憶體裝置相關聯的命令之技術（二）

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106103280A TWI605463B (zh) 2014-03-31 2015-02-16 停用與記憶體裝置相關聯的命令之技術（二）

Country Status (7)

Country Link
US (3) US9213491B2 (zh)
EP (1) EP3126986B1 (zh)
JP (1) JP6381054B2 (zh)
KR (1) KR20160114662A (zh)
CN (1) CN106062723B (zh)
TW (2) TWI606454B (zh)
WO (1) WO2015153649A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213491B2 (en) 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
US9343184B2 (en) 2014-04-07 2016-05-17 Micron Technology, Inc. Soft post package repair of memory devices
US9741403B2 (en) 2014-11-12 2017-08-22 Micron Technology, Inc. Apparatuses and methods to perform post package trim
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR102412610B1 (ko) * 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치
US20170308447A1 (en) * 2016-04-26 2017-10-26 Quanta Computer Inc. Methods and systems for analyzing record and usage in post package repair
JP6752651B2 (ja) * 2016-08-02 2020-09-09 キヤノン株式会社 情報処理システム、情報処理システムにおける方法、及びプログラム
CN107301147A (zh) * 2017-06-20 2017-10-27 郑州云海信息技术有限公司 一种i2c总线信号质量的动态调节方法和装置
US20190108896A1 (en) * 2017-10-05 2019-04-11 Dell Products L.P. Systems and methods for providing post-package repair visibility to a host for memory reliability, availability, and serviceability
US10884951B2 (en) 2018-11-29 2021-01-05 Micron Technology, Inc. Memory disablement for data security
US10832791B2 (en) 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
US11030124B2 (en) * 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
KR20210141156A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 페이지 장애에 기초하여 메모리 고장을 예견하고, 예견되는 메모리 고장을 관리하는 시스템의 운영 체계 핸들링
US11644981B2 (en) 2020-09-25 2023-05-09 Micron Technology, Inc. Semiconductor devices with security lock and associated methods and systems
US11922066B2 (en) * 2021-01-21 2024-03-05 Rambus Inc. Stacked device communication
US11984185B2 (en) 2021-04-07 2024-05-14 Micron Technology, Inc. Apparatuses and methods for zone-based soft post-package repair
US11915775B2 (en) 2021-09-29 2024-02-27 Micron Technology, Inc. Apparatuses and methods for bad row mode

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896551A (en) * 1994-04-15 1999-04-20 Micron Technology, Inc. Initializing and reprogramming circuitry for state independent memory array burst operations control
JP3351953B2 (ja) * 1996-03-19 2002-12-03 富士通株式会社 モードレジスタ制御回路およびこれを有する半導体装置
JP2000030442A (ja) * 1998-07-10 2000-01-28 Mitsubishi Electric Corp 同期型半導体記憶装置
US20020133769A1 (en) * 2001-03-15 2002-09-19 Cowles Timothy B. Circuit and method for test and repair
US7102958B2 (en) * 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
US7124260B2 (en) 2002-08-26 2006-10-17 Micron Technology, Inc. Modified persistent auto precharge command protocol system and method for memory devices
US7218561B2 (en) * 2004-06-07 2007-05-15 Micron Technology, Inc. Apparatus and method for semiconductor device repair with reduced number of programmable elements
US7213188B2 (en) * 2004-08-31 2007-05-01 Micron Technology, Inc. Accessing test modes using command sequences
US7295478B2 (en) 2005-05-12 2007-11-13 Sandisk Corporation Selective application of program inhibit schemes in non-volatile memory
US8499014B2 (en) 2005-06-01 2013-07-30 Texas Instruments Incorporated Functionality disable and re-enable for programmable calculators
KR100722771B1 (ko) * 2005-12-03 2007-05-30 삼성전자주식회사 반도체 메모리 장치의 리페어 회로 및 방법
KR100963552B1 (ko) * 2006-03-28 2010-06-15 후지쯔 세미컨덕터 가부시키가이샤 반도체 메모리
JP2008165865A (ja) 2006-12-27 2008-07-17 Fujitsu Ltd 半導体メモリおよび半導体メモリの動作方法
US7733731B2 (en) * 2007-03-05 2010-06-08 Micron Technology, Inc. Control of inputs to a memory device
KR20080090664A (ko) * 2007-04-05 2008-10-09 삼성전자주식회사 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법
US7721163B2 (en) 2007-04-23 2010-05-18 Micron Technology, Inc. JTAG controlled self-repair after packaging
US8862973B2 (en) * 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
KR101688050B1 (ko) * 2009-12-22 2016-12-21 삼성전자 주식회사 반도체 장치 및 반도체 장치의 리드 또는 라이트 동작 수행 방법
KR20110083859A (ko) * 2010-01-15 2011-07-21 삼성전자주식회사 메모리 버퍼를 갖는 메모리 모듈 및 이를 포함하는 메모리 시스템
JP5793061B2 (ja) * 2011-11-02 2015-10-14 ルネサスエレクトロニクス株式会社 キャッシュメモリ装置、キャッシュ制御方法、およびマイクロプロセッサシステム
US8874979B2 (en) * 2012-06-14 2014-10-28 International Business Machines Corporation Three dimensional(3D) memory device sparing
KR102070203B1 (ko) * 2012-08-29 2020-01-29 에스케이하이닉스 주식회사 반도체 메모리 장치
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
WO2015053649A1 (ru) 2013-10-11 2015-04-16 Владимир Ильич КОРМИЛИЦЫН Кавитационный реактор (варианты)
US9202595B2 (en) * 2013-11-12 2015-12-01 Micron Technology, Inc. Post package repair of memory devices
US9213491B2 (en) 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
US9343184B2 (en) * 2014-04-07 2016-05-17 Micron Technology, Inc. Soft post package repair of memory devices
KR20150136675A (ko) * 2014-05-27 2015-12-08 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102160598B1 (ko) * 2014-08-05 2020-09-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법
KR20160046502A (ko) * 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160074211A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 포스트 패키지 리페어 장치
KR20160091688A (ko) * 2015-01-26 2016-08-03 에스케이하이닉스 주식회사 포스트 패키지 리페어 장치
US9349491B1 (en) * 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory

Also Published As

Publication number Publication date
KR20160114662A (ko) 2016-10-05
JP6381054B2 (ja) 2018-08-29
EP3126986B1 (en) 2020-11-25
EP3126986A4 (en) 2018-04-25
CN106062723A (zh) 2016-10-26
US9213491B2 (en) 2015-12-15
US20170075632A1 (en) 2017-03-16
EP3126986A1 (en) 2017-02-08
US9740433B2 (en) 2017-08-22
US20160188257A1 (en) 2016-06-30
US9542123B2 (en) 2017-01-10
CN106062723B (zh) 2021-10-22
WO2015153649A1 (en) 2015-10-08
US20150277790A1 (en) 2015-10-01
TW201732835A (zh) 2017-09-16
JP2017510018A (ja) 2017-04-06
TWI605463B (zh) 2017-11-11
TW201543497A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
TWI606454B (zh) 停用與記憶體裝置相關聯的命令之技術
US9037812B2 (en) Method, apparatus and system for memory validation
TWI709856B (zh) 高效能持續記憶體
JP6021241B2 (ja) 周辺装置の設定情報のエラー検出を有するデータ処理システム
US20190102088A1 (en) Method and apparatus for reducing silent data errors in non-volatile memory systems
US9122598B2 (en) Semiconductor device and operating method thereof
TWI542991B (zh) 驅動輔助系統核對點設定技術
US9824777B2 (en) Storage system managing run-time bad cells
US10153015B2 (en) Managing disturbance induced errors
US10929251B2 (en) Data loss prevention for integrated memory buffer of a self encrypting drive
TWI670601B (zh) 斷電保護方法及系統
CN115587011A (zh) 管理存储装置中的调试日志的方法
US9817738B2 (en) Clearing poison status on read accesses to volatile memory regions allocated in non-volatile memory
TW201201217A (en) Signal line to indicate program-fail in memory
CN105374394B (zh) 半导体存储装置及其操作方法和包括其的数据存储装置
CN105308584A (zh) 非易失性存储器接口
CN112394879B (zh) 操作存储设备的方法、存储设备及操作存储系统的方法
US9015388B2 (en) Controlling access to storage in a computing device
TW201525866A (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
TWI740454B (zh) 反應電源事件的資料存取方法及裝置
EP4160419A1 (en) Operation method of memory module, operation method of memory controller, and operation method of memory system